JP2003023123A - Circuit substrate and its manufacturing method - Google Patents
Circuit substrate and its manufacturing methodInfo
- Publication number
- JP2003023123A JP2003023123A JP2001207612A JP2001207612A JP2003023123A JP 2003023123 A JP2003023123 A JP 2003023123A JP 2001207612 A JP2001207612 A JP 2001207612A JP 2001207612 A JP2001207612 A JP 2001207612A JP 2003023123 A JP2003023123 A JP 2003023123A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- circuit pattern
- tin
- terminal portion
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、電子部品を実装
して用いるＣＯＦ（Chip On Film）やＴＡＢ（Tape Aut
omated Bonding）などの回路基板およびその製造方法に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a COF (Chip On Film) or TAB (Tape Aut) which is used by mounting electronic parts.
circuit board such as omated bonding) and a manufacturing method thereof.
【０００２】[0002]
【０００３】特開２０００−３６５２１号公報に、「電
子部品実装用フィルムキャリアテープおよびその製造方
法」の発明が開示されている。その回路基板の要部を図
５に示す。Japanese Unexamined Patent Publication No. 2000-36521 discloses the invention of "a film carrier tape for mounting electronic parts and a manufacturing method thereof". The main part of the circuit board is shown in FIG.
【０００４】上記公報に記載の発明は、金属層１２であ
る銅箔をエッチングして回路パターン１３を形成した後
に、その回路パターン１３のほぼ全面に第１のすずめっ
き層１５を形成し、加熱処理して、その第１のすずめっ
き層１５に回路パターン１３の銅を拡散させている。そ
の後、第１のすずめっき層１５の表面で、回路パターン
１３の端子部分を除く位置に、ソルダーレジスト層（保
護層）１６を形成する。その後、銅が拡散した第１のす
ずめっき層１５の表面で、回路パターン１３の端子部分
に実質的にすずからなる第２のすずめっき層１７を形成
している。In the invention described in the above publication, after the copper foil which is the metal layer 12 is etched to form the circuit pattern 13, the first tin-plated layer 15 is formed on almost the entire surface of the circuit pattern 13 and heated. By processing, the copper of the circuit pattern 13 is diffused in the first tin-plated layer 15. After that, a solder resist layer (protective layer) 16 is formed on the surface of the first tin-plated layer 15 at positions other than the terminal portions of the circuit pattern 13. Then, on the surface of the first tin-plated layer 15 in which copper is diffused, the second tin-plated layer 17 substantially made of tin is formed on the terminal portion of the circuit pattern 13.
【０００５】上記公報に記載の発明によれば、回路パタ
ーン１３のほぼ全面に第１のすずめっき層１５を形成す
ることによって、「ソルダーレジスト層１６の端部に沿
って、すずめっき液が滞留し、回路パターン１３の銅の
一部が溶出され、その回路パターン１３に溝状のえぐれ
が形成されてしまう、」という問題を解決している。According to the invention described in the above publication, by forming the first tin plating layer 15 on almost the entire surface of the circuit pattern 13, "the tin plating solution stays along the end of the solder resist layer 16". However, a part of copper of the circuit pattern 13 is eluted, and a groove-shaped cutout is formed in the circuit pattern 13. ”
【０００６】さらに、上記公報に記載の発明によれば、
二重にすずめっき層を形成することによって、「第１の
すずめっき層１５および第２のすずめっき層１７にウィ
スカーが発生してしまう、」という問題を解決してい
る。Further, according to the invention described in the above publication,
The double formation of the tin-plating layer solves the problem that "whiskers are generated in the first tin-plating layer 15 and the second tin-plating layer 17".
【０００７】その上、上記公報に記載の発明によれば、
回路パターン１３の端子部分に実質的にすずからなる第
２のすずめっき層１７を形成することによって、電子部
品との電気的な接続状態を良好としている。Moreover, according to the invention described in the above publication,
By forming the second tin-plated layer 17 that is substantially made of tin on the terminal portion of the circuit pattern 13, the electrical connection state with the electronic component is improved.
【０００８】[0008]
【発明が解決しようとする課題】しかし、第１のすずめ
っき層１５に回路パターン１３の銅を拡散させてＣｕ−
Ｓｎ拡散層としているが、そのＣｕ−Ｓｎ拡散層は、脆
性を有するという特性がある。そのため、回路パターン
１３のほぼ全面に、Ｃｕ−Ｓｎ拡散層を有する回路基板
を折り曲げた場合は、Ｃｕ−Ｓｎ拡散層が破断し、回路
パターン１３が破損する、という問題があった。However, the copper of the circuit pattern 13 is diffused in the first tin plating layer 15 to form Cu-
Although the Sn diffusion layer is used, the Cu—Sn diffusion layer has a characteristic of having brittleness. Therefore, when the circuit board having the Cu—Sn diffusion layer is bent on almost the entire surface of the circuit pattern 13, the Cu—Sn diffusion layer is broken, and the circuit pattern 13 is damaged.
【０００９】そこで、この発明の第１の目的は、回路パ
ターンに溝状のえぐれが形成されることを防止するこ
と、ウィスカー発生を抑制すること、および電子部品と
の電気的な接続状態を良好としながら、その上脆性のな
い回路基板を提供することにある。Therefore, a first object of the present invention is to prevent the formation of a groove-like recess in the circuit pattern, to suppress the generation of whiskers, and to improve the electrical connection with electronic parts. In addition, it is to provide a circuit board which is not fragile.
【００１０】この発明の第２の目的は、そのような回路
基板を製造する製造方法を提供することにある。A second object of the present invention is to provide a manufacturing method for manufacturing such a circuit board.
【００１１】[0011]
【課題を解決するための手段】そのため、請求項１の発
明は、上記第１の目的を達成すべく、回路基板におい
て、絶縁フィルムの表面に金属層があり、その金属層を
所望の回路パターンとし、回路パターンの表面にウィス
カー抑制層があり、そのウィスカー抑制層の表面に第１
のすずめっき層があり、その第１のすずめっき層の表面
で、回路パターンの端子部分を除く位置に、回路パター
ンを保護する保護層が形成されているとともに、回路パ
ターンの端子部分に、第２のすずめっき層が形成されて
いる、ことを特徴とする。Therefore, in order to achieve the first object, the invention according to claim 1 has a metal layer on the surface of an insulating film in a circuit board, and the metal layer has a desired circuit pattern. There is a whisker suppression layer on the surface of the circuit pattern, and the first whisker suppression layer is formed on the surface of the whisker suppression layer.
There is a tin-plated layer, and a protective layer for protecting the circuit pattern is formed on the surface of the first tin-plated layer at a position excluding the terminal portion of the circuit pattern. It is characterized in that two tin-plated layers are formed.
【００１２】請求項２に記載の発明は、上記第１の目的
を達成すべく、回路基板において、絶縁フィルムの表面
に金属層があり、その金属層を所望の回路パターンと
し、回路パターンの表面にはんだ材料層があり、そのは
んだ材料層の表面で、回路パターンの端子部分を除く位
置に、回路パターンを保護する保護層が形成されている
とともに、回路パターンの端子部分に、すずめっき層が
形成されている、ことを特徴とする。In order to achieve the first object, the invention according to claim 2 has a metal layer on the surface of the insulating film in the circuit board, and the metal layer is used as a desired circuit pattern, and the surface of the circuit pattern is formed. There is a solder material layer on the surface of the solder material layer, and a protective layer for protecting the circuit pattern is formed on the surface of the solder material layer at positions other than the terminal portion of the circuit pattern, and a tin plating layer is formed on the terminal portion of the circuit pattern. It is formed.
【００１３】請求項３に記載の発明は、上記第２の目的
を達成すべく、回路基板の製造方法において、絶縁フィ
ルム上の金属層をエッチングして所望の回路パターンを
形成した後、その回路パターンの表面にウィスカー抑制
層を形成し、その後そのウィスカー抑制層の表面に第１
のすずめっき層を形成した後、その第１のすずめっき層
の表面であって、回路パターンの端子部分を除く位置
に、回路パターンを保護する保護層を形成し、その後回
路パターンの端子部分に、第２のすずめっき層を形成す
る、ことを特徴とする。According to a third aspect of the present invention, in order to achieve the second object, in the method of manufacturing a circuit board, the metal layer on the insulating film is etched to form a desired circuit pattern, and then the circuit is formed. A whisker suppression layer is formed on the surface of the pattern, and then a first layer is formed on the surface of the whisker suppression layer.
After the tin-plated layer is formed, a protective layer for protecting the circuit pattern is formed on the surface of the first tin-plated layer except the terminal portion of the circuit pattern, and then on the terminal portion of the circuit pattern. And forming a second tin-plated layer.
【００１４】請求項４に記載の発明は、上記第２の目的
を達成すべく、回路基板の製造方法において、絶縁フィ
ルム上の金属層をエッチングして所望の回路パターンを
形成した後、その回路パターンの表面にはんだ材料層を
形成し、その後そのはんだ材料層の表面であって、回路
パターンの端子部分を除く位置に、回路パターンを保護
する保護層を形成し、その後回路パターンの端子部分
に、すずめっき層を形成する、ことを特徴とする。According to a fourth aspect of the present invention, in order to achieve the second object, in the method of manufacturing a circuit board, the metal layer on the insulating film is etched to form a desired circuit pattern, and then the circuit is formed. Form a solder material layer on the surface of the pattern, and then form a protective layer that protects the circuit pattern on the surface of the solder material layer except the terminal part of the circuit pattern, and then on the terminal part of the circuit pattern. And forming a tin-plated layer.
【００１５】[0015]
【発明の実施の形態】以下、図面を参照しつつ、この発
明の実施の形態につき説明する。図１（Ａ）〜（Ｆ）に
は、この発明による回路基板の製造方法の一例を、その
順に示す。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. 1A to 1F show an example of a method of manufacturing a circuit board according to the present invention in that order.
【００１６】準備として、図１（Ａ）に示すように、ポ
リイミド系樹脂、エポキシ系樹脂、または液晶ポリマな
どのテープ状絶縁フィルム１の表面に、アルミニウム、
ニッケル、金、または銅などの金属層２があるものを材
料とする。As a preparation, as shown in FIG. 1A, aluminum is formed on the surface of the tape-shaped insulating film 1 made of polyimide resin, epoxy resin, liquid crystal polymer, or the like.
A material having a metal layer 2 such as nickel, gold, or copper is used as a material.
【００１７】先ず、この材料の金属層２をエッチングし
て、図１（Ｂ）に示すように、所望の回路パターン３を
形成する。First, the metal layer 2 of this material is etched to form a desired circuit pattern 3 as shown in FIG.
【００１８】次に、図１（Ｃ）に示すように、その回路
パターン３の表面に、ウィスカー抑制層４をめっき法、
真空蒸着法、スパッタリング法、または気相蒸着法など
で形成する。Next, as shown in FIG. 1C, a whisker suppressing layer 4 is formed on the surface of the circuit pattern 3 by a plating method,
It is formed by a vacuum evaporation method, a sputtering method, a vapor deposition method, or the like.
【００１９】そのウィスカー抑制層４の金属としては、
第４周期の元素、例えば、カリウム、カルシウム、スカ
ンジウム、チタン、バナジウム、クロム、マンガン、
鉄、コバルト、ニッケル、銅、亜鉛、ガリウム、ゲルマ
ニウム、砒素、セレン、または臭素がある。As the metal of the whisker suppressing layer 4,
Elements of the fourth period, such as potassium, calcium, scandium, titanium, vanadium, chromium, manganese,
There are iron, cobalt, nickel, copper, zinc, gallium, germanium, arsenic, selenium, or bromine.
【００２０】さらに、ウィスカー抑制層４の他の金属と
して、第１１族の元素、例えば、銅、銀、または金があ
り、加えて他の金属として、白金族の元素、例えば、ル
テニウム、ロジウム、パラジウム、オスミウム、イリジ
ウム、または白金がある。白金族の元素は、耐食性が強
いため、ウィスカー抑制層４を白金族の元素、または白
金族の元素を含む合金で形成した場合、ウィスカー抑制
層４の耐食性を強くすることができる。Furthermore, as the other metal of the whisker suppressing layer 4, there are elements of Group 11 such as copper, silver, or gold, and in addition, as the other metals, elements of the platinum group such as ruthenium and rhodium, There are palladium, osmium, iridium, or platinum. Since the platinum group element has strong corrosion resistance, when the whisker suppressing layer 4 is formed of a platinum group element or an alloy containing the platinum group element, the whisker suppressing layer 4 can have high corrosion resistance.
【００２１】さらに、ウィスカー抑制層４の金属とし
て、上記した第４周期の元素、第１１族の元素、および
白金族の元素を複数種類混ぜ合わせた合金がある。Further, as the metal of the whisker suppressing layer 4, there is an alloy in which a plurality of kinds of the above-mentioned fourth period element, group 11 element and platinum group element are mixed.
【００２２】次いで、図１（Ｄ）に示すように、ウィス
カー抑制層４の表面に第１のすずめっき層５をめっき法
で形成する。Next, as shown in FIG. 1D, a first tin plating layer 5 is formed on the surface of the whisker suppressing layer 4 by a plating method.
【００２３】次に、図１（Ｅ）に示すように、第１のす
ずめっき層５の表面で、回路パターン３のインナーリー
ドやアウターリードなどの端子部分を除いた個所に、回
路パターン３を保護する保護層６を形成する。Next, as shown in FIG. 1 (E), the circuit pattern 3 is formed on the surface of the first tin-plated layer 5 on the surface of the circuit pattern 3 excluding the terminal portions such as inner leads and outer leads. A protective layer 6 for protection is formed.
【００２４】その保護層６の形成法は、例えば端子部分
を除いた個所にソルダーレジストを塗布し、加熱処理す
ることによってそのソルダーレジストを硬化させても良
いし、あるいはドライフィルムを回路パターン３の端子
部分を除いた個所に貼着して、保護層６を形成しても良
い。As the method of forming the protective layer 6, for example, the solder resist may be hardened by applying a solder resist to a portion excluding the terminal portion and performing a heat treatment, or a dry film may be formed on the circuit pattern 3. The protective layer 6 may be formed by sticking to a place excluding the terminal portion.
【００２５】次いで、図１（Ｆ）に示すように、第１の
すずめっき層５の表面で、回路パターン３の端子部分
に、実質的にすずからなる第２のすずめっき層７を形成
し、回路基板となす。Next, as shown in FIG. 1 (F), a second tin-plated layer 7 consisting essentially of tin is formed on the surface of the first tin-plated layer 5 at the terminal portion of the circuit pattern 3. , With the circuit board.
【００２６】これにより、図２に示すように、絶縁フィ
ルム１の表面に金属層２があり、その金属層２を所望の
回路パターン３とし、回路パターン３の表面にウィスカ
ー抑制層４があり、そのウィスカー抑制層４の表面に第
１のすずめっき層５があり、その第１のすずめっき層５
の表面で、回路パターン３の端子部分を除く位置に、回
路パターン３を保護する保護層６が形成されているとと
もに、回路パターン３の端子部分に、第２のすずめっき
層７が形成されている回路基板を得ることができる。As a result, as shown in FIG. 2, the metal layer 2 is provided on the surface of the insulating film 1, the metal layer 2 is used as a desired circuit pattern 3, and the whisker suppressing layer 4 is provided on the surface of the circuit pattern 3. There is a first tin-plated layer 5 on the surface of the whisker suppression layer 4, and the first tin-plated layer 5
A protective layer 6 for protecting the circuit pattern 3 is formed on the surface of the circuit pattern 3 at a position excluding the terminal portion of the circuit pattern 3, and a second tin plating layer 7 is formed on the terminal portion of the circuit pattern 3. It is possible to obtain an existing circuit board.
【００２７】ウィスカー抑制層４を上記した金属により
形成することによって、保護層６を形成する際に加熱処
理をした場合、回路パターン３の金属がウィスカー抑制
層４に拡散しないため、あるいは、回路パターン３の金
属がウィスカー抑制層４に拡散しても脆性のない合金と
なるため、回路基板を折り曲げても、回路パターン３の
破損を防止することができる。By forming the whisker suppressing layer 4 from the above-mentioned metal, when the heat treatment is performed in forming the protective layer 6, the metal of the circuit pattern 3 does not diffuse into the whisker suppressing layer 4, or the circuit pattern 3 does not diffuse. Since the metal of No. 3 becomes an alloy that is not brittle when diffused into the whisker suppressing layer 4, the circuit pattern 3 can be prevented from being damaged even when the circuit board is bent.
【００２８】回路パターン３の表面に、ウィスカー抑制
層４を形成し、そのウィスカー抑制層４の表面に第１の
すずめっき層５を形成していることによって、ソルダー
レジスト層６の端部に沿って、すずめっき液が滞留して
も、回路パターン３の金属の一部が溶出されることな
く、その回路パターン３に、溝状のえぐれが形成される
ことを防止することができる。By forming the whisker suppressing layer 4 on the surface of the circuit pattern 3 and forming the first tin plating layer 5 on the surface of the whisker suppressing layer 4, the whisker suppressing layer 4 is formed along the edge of the solder resist layer 6. Thus, even if the tin plating solution stays, part of the metal of the circuit pattern 3 is not eluted, and it is possible to prevent the formation of a groove-like recess in the circuit pattern 3.
【００２９】ウィスカー抑制層４を形成していることに
よって、第１のすずめっき層５、および第２のすずめっ
き層７で発生するウィスカーを抑制することができる。By forming the whisker suppressing layer 4, it is possible to suppress whiskers generated in the first tin-plating layer 5 and the second tin-plating layer 7.
【００３０】回路パターン３の端子部分に、実質的にす
ずからなる第２のすずめっき層７を形成しているため、
電子部品との電気的な接続状態を良好とすることができ
る。Since the second tin-plated layer 7 consisting essentially of tin is formed in the terminal portion of the circuit pattern 3,
The electrical connection state with the electronic component can be improved.
【００３１】なお、ウィスカー抑制層４をめっき法で形
成した場合、ウィスカー抑制層４と第１のすずめっき層
５をともにめっき法で工程を連続することができるの
で、回路基板の製造に要する時間を短くすることができ
る。When the whisker suppressing layer 4 is formed by the plating method, the whisker suppressing layer 4 and the first tin-plated layer 5 can be continuously formed by the plating method. Can be shortened.
【００３２】図３（Ａ）〜（Ｅ）には、この発明による
回路基板の製造方法の他例を、その順に示す。3A to 3E show another example of the method of manufacturing the circuit board according to the present invention in that order.
【００３３】先ず、上記した一例と同様に、図３（Ａ）
に示すように、テープ状絶縁フィルム１の表面に金属層
２があるものを材料とし、その金属層２をエッチングし
て、図３（Ｂ）に示すように、所望の回路パターン３を
形成する。First, as in the above example, FIG.
As shown in FIG. 3, the tape-shaped insulating film 1 having the metal layer 2 on the surface is used as a material, and the metal layer 2 is etched to form a desired circuit pattern 3 as shown in FIG. 3B. .
【００３４】次に、図３（Ｃ）に示すように、その回路
パターン３の表面にはんだ材料層８を、例えばめっき法
にて形成する。Next, as shown in FIG. 3C, a solder material layer 8 is formed on the surface of the circuit pattern 3 by, for example, a plating method.
【００３５】そのはんだ材料層８の金属としては、銀、
ビスマス、鉛、インジウムなどのはんだ用元素を含む合
金、たとえば、すず、およびビスマスからなる合金や、
すず、銅、および銀からなる合金などがある。The metal of the solder material layer 8 is silver,
Alloys containing soldering elements such as bismuth, lead, indium, for example, alloys made of tin and bismuth,
Examples include alloys of tin, copper, and silver.
【００３６】次いで、上記した一例と同様に、図３
（Ｄ）に示すように、そのはんだ材料層８の表面で、回
路パターン３の端子部分を除いた個所に、回路パターン
３を保護する保護層６を形成する。Then, as in the above example, FIG.
As shown in (D), a protective layer 6 that protects the circuit pattern 3 is formed on the surface of the solder material layer 8 at a portion excluding the terminal portion of the circuit pattern 3.
【００３７】次に、上記した一例と同様に、図３（Ｅ）
に示すように、回路パターン３の表面で、その回路パタ
ーン３の端子部分にすずめっき層９を形成する。Next, as in the above example, FIG.
As shown in, the tin plating layer 9 is formed on the surface of the circuit pattern 3 at the terminal portion of the circuit pattern 3.
【００３８】これにより、図４に示すように、絶縁フィ
ルム１の表面に金属層２があり、その金属層２を所望の
回路パターン３とし、回路パターン３の表面にはんだ材
料層８があり、そのはんだ材料層８の表面で、回路パタ
ーン３の端子部分を除く位置に、回路パターン３を保護
する保護層６が形成されているとともに、回路パターン
３の端子部分に、すずめっき層９が形成されている回路
基板を得ることができる。As a result, as shown in FIG. 4, the insulating film 1 has the metal layer 2 on the surface thereof, the metal layer 2 is the desired circuit pattern 3, and the surface of the circuit pattern 3 has the solder material layer 8. On the surface of the solder material layer 8, a protective layer 6 for protecting the circuit pattern 3 is formed at positions other than the terminal portion of the circuit pattern 3, and a tin plating layer 9 is formed on the terminal portion of the circuit pattern 3. The printed circuit board can be obtained.
【００３９】はんだ材料層８を上記した金属により形成
することによって、保護層６を形成する際に加熱処理を
した場合、回路パターン３の金属がはんだ材料層８に拡
散しないため、あるいは、回路パターン３の金属がはん
だ材料層８に拡散しても脆性のない合金となるため、回
路基板を折り曲げても、回路パターン３の破損を防止す
ることができる。When the solder material layer 8 is formed of the above-mentioned metal, when the heat treatment is performed when forming the protective layer 6, the metal of the circuit pattern 3 does not diffuse into the solder material layer 8 or the circuit pattern 3 is not diffused. Even if the metal of No. 3 diffuses into the solder material layer 8 and becomes an alloy that is not brittle, the circuit pattern 3 can be prevented from being damaged even when the circuit board is bent.
【００４０】回路パターン３の表面に、はんだ材料層８
を形成していることによって、ソルダーレジスト層６の
端部に沿って、すずめっき液が滞留しても、回路パター
ン３の金属の一部が溶出されることなく、その回路パタ
ーン３に、溝状のえぐれが形成されてしまうことを防止
することができる。A solder material layer 8 is formed on the surface of the circuit pattern 3.
By forming the groove, even if the tin plating solution stays along the edge of the solder resist layer 6, a part of the metal of the circuit pattern 3 is not eluted and the groove is formed in the circuit pattern 3. It is possible to prevent the formation of a hollowed out shape.
【００４１】はんだ材料層８を形成していることによっ
て、すずめっき層９で発生するウィスカーを抑制するこ
とができる。By forming the solder material layer 8, whiskers generated in the tin-plated layer 9 can be suppressed.
【００４２】回路パターン３の端子部分に実質的にすず
からなるすずめっき層９を形成しているため、電子部品
との電気的な接続状態を良好とすることができる。Since the tin-plated layer 9 which is substantially made of tin is formed on the terminal portion of the circuit pattern 3, the electrical connection state with the electronic component can be improved.
【００４３】はんだ材料層８は、はんだ用元素を含んで
いるため、さらに電子部品との電気的な接続状態を良好
とすることができる。Since the solder material layer 8 contains the element for soldering, the electrical connection state with the electronic component can be further improved.
【００４４】[0044]
【発明の効果】以上説明したように請求項１の発明によ
れば、回路パターンの表面にウィスカー抑制層を形成
し、そのウィスカー抑制層の表面に第１のすずめっき層
を形成し、その第１のすずめっき層の表面で、回路パタ
ーンの端子部分を除いた個所に、回路パターンを保護す
る保護層を形成し、回路パターンの端子部分に、第２の
すずめっき層を形成することによって、回路パターンに
溝状のえぐれが形成されることを防止すること、ウィス
カー発生を抑制すること、および電子部品との電気的な
接続状態を良好としながら、その上脆性のない回路基板
を提供することができる。As described above, according to the invention of claim 1, the whisker suppressing layer is formed on the surface of the circuit pattern, and the first tin plating layer is formed on the surface of the whisker suppressing layer. By forming a protective layer for protecting the circuit pattern on the surface of the tin-plated layer 1 excluding the terminal portion of the circuit pattern, and forming a second tin-plated layer on the terminal portion of the circuit pattern, To prevent the formation of groove-like cutouts in a circuit pattern, to suppress the generation of whiskers, and to provide a circuit board which is good in electrical connection with electronic parts and which is not brittle. You can
【００４５】請求項２の発明によれば、回路パターンの
表面にはんだ材料層を形成し、、そのはんだ材料層の表
面で、回路パターンの端子部分を除いた個所に、回路パ
ターンを保護そる保護層を形成し、回路パターンの端子
部分に、すずめっき層を形成することによって、同様に
回路パターンに溝状のえぐれが形成されることを防止す
ること、ウィスカー発生を抑制すること、および電子部
品との電気的な接続状態を良好としながら、その上脆性
のない回路基板を提供することができる。According to the second aspect of the invention, the solder material layer is formed on the surface of the circuit pattern, and the circuit pattern is protected on the surface of the solder material layer except the terminal portion of the circuit pattern. By forming a layer and forming a tin-plated layer on the terminal portion of the circuit pattern, similarly, it is possible to prevent the formation of a groove-like cutout in the circuit pattern, to suppress the occurrence of whiskers, and an electronic component. It is possible to provide a circuit board which is not brittle while having a good electrical connection state with.
【００４６】請求項３の発明によれば、回路パターンの
表面にウィスカー抑制層を形成し、そのウィスカー抑制
層の表面に第１のすずめっき層を形成し、その第１のす
ずめっき層の表面で、回路パターンの端子部分を除いた
個所に、回路パターンを保護する保護層を形成し、回路
パターンの端子部分に、第２のすずめっき層を形成する
ことによって、同様に回路パターンに溝状のえぐれが形
成されることを防止すること、ウィスカー発生を抑制す
ること、および電子部品との電気的な接続状態を良好と
しながら、その上脆性のない回路基板の製造方法を提供
することができる。According to the invention of claim 3, a whisker suppressing layer is formed on the surface of the circuit pattern, a first tin-plated layer is formed on the surface of the whisker suppressing layer, and the surface of the first tin-plated layer is formed. Then, a protective layer for protecting the circuit pattern is formed at a portion excluding the terminal portion of the circuit pattern, and a second tin plating layer is formed at the terminal portion of the circuit pattern. It is possible to provide a method for manufacturing a circuit board that is free from brittleness while preventing the formation of undercuts, suppressing the occurrence of whiskers, and improving the electrical connection state with electronic components. .
【００４７】請求項４の発明によれば、回路パターンの
表面にはんだ材料層を形成し、、そのはんだ材料層の表
面で、回路パターンの端子部分を除いた個所に、回路パ
ターンを保護そる保護層を形成し、回路パターンの端子
部分に、すずめっき層を形成することによって、同様に
回路パターンに溝状のえぐれが形成されることを防止す
ること、ウィスカー発生を抑制すること、および電子部
品との電気的な接続状態を良好としながら、その上脆性
のない回路基板の製造方法を提供することができる。According to the invention of claim 4, a solder material layer is formed on the surface of the circuit pattern, and the circuit pattern is protected on the surface of the solder material layer except the terminal portion of the circuit pattern. By forming a layer and forming a tin-plated layer on the terminal portion of the circuit pattern, similarly, it is possible to prevent the formation of a groove-like cutout in the circuit pattern, to suppress the occurrence of whiskers, and an electronic component. It is possible to provide a method for manufacturing a circuit board which is good in electrical connection with the circuit board and is not brittle.
【００４８】[0048]
【図１】この発明による回路基板の製造方法の一例を、
（Ａ）から（Ｆ）の順に示す工程図である。FIG. 1 shows an example of a method for manufacturing a circuit board according to the present invention,
It is a process drawing shown in order of (A) to (F).
【図２】この発明による回路基板の一例の要部を示す断
面図である。FIG. 2 is a sectional view showing a main part of an example of a circuit board according to the present invention.
【図３】この発明による回路基板の製造方法の他例を、
（Ａ）から（Ｅ）の順に示す工程図である。FIG. 3 is another example of the method for manufacturing a circuit board according to the present invention.
It is a process drawing shown in order of (A) to (E).
【図４】この発明による回路基板の他例の要部を示す断
面図である。FIG. 4 is a sectional view showing a main part of another example of the circuit board according to the present invention.
【図５】従来の回路基板の要部を示す断面図である。FIG. 5 is a cross-sectional view showing a main part of a conventional circuit board.
１ 絶縁フィルム ２ 金属層 ３ 回路パターン ４ ウィスカー抑制層 ５ 第１のすずめっき層 ６ ソルダーレジスト層（保護層） ７ 第２のすずめっき層 ８ はんだ材料層 ９ すずめっき層 1 insulating film 2 metal layers 3 circuit patterns 4 Whisker suppression layer 5 First tin plating layer 6 Solder resist layer (protective layer) 7 Second tin plating layer 8 Solder material layer 9 Tin plating layer
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/40 Ｈ０１Ｌ 23/12 Ｑ Ｆターム(参考） 4E351 AA03 AA04 AA16 BB01 BB23 BB24 BB33 BB36 CC06 DD04 DD12 DD24 GG02 GG12 4K024 AA07 AB02 BA01 BA06 BA09 BB11 5E317 AA01 AA07 BB02 BB03 BB11 BB18 CC31 CC52 CD23 CD25 GG05 GG09 GG11 5E343 AA02 AA17 AA18 AA33 BB09 BB17 BB18 BB24 BB34 BB54 BB61 BB71 DD43 EE52 GG14 GG20 Front page continuation (51) Int.Cl. 7 Identification code FI theme code (reference) H05K 3/40 H01L 23/12 QF term (reference) 4E351 AA03 AA04 AA16 BB01 BB23 BB24 BB33 BB36 CC06 DD04 DD12 DD24 GG02 GG12 4K024 AA07 AB02 BA01 BA06 BA09 BB11 5E317 AA01 AA07 BB02 BB03 BB11 BB18 CC31 CC52 CD23 CD25 GG05 GG09 GG11 5E343 AA02 AA17 AA18 AA33 BB09 BB17 BB18 BB24 BB34 BB54 BB61 BB71 DD43 GG20EE52
Claims (4)
の金属層を所望の回路パターンとして用いる回路基板に
おいて、前記回路パターンの表面にウィスカー抑制層が
あり、そのウィスカー抑制層の表面に第１のすずめっき
層があり、その第１のすずめっき層の表面で、前記回路
パターンの端子部分を除く位置に、前記回路パターンを
保護する保護層が形成されているとともに、前記回路パ
ターンの端子部分に、第２のすずめっき層が形成されて
いることを特徴とする回路基板。1. A circuit board having a metal layer on a surface of an insulating film and using the metal layer as a desired circuit pattern, wherein a whisker suppressing layer is provided on a surface of the circuit pattern, and a first whisker suppressing layer is provided on a surface of the whisker suppressing layer. A tin plating layer, and a protective layer for protecting the circuit pattern is formed on the surface of the first tin plating layer except the terminal portion of the circuit pattern, and the terminal portion of the circuit pattern is formed. A circuit board having a second tin-plated layer formed thereon.
の金属層を所望の回路パターンとして用いる回路基板に
おいて、前記回路パターンの表面にはんだ材料層があ
り、そのはんだ材料層の表面で、前記回路パターンの端
子部分を除く位置に、前記回路パターンを保護する保護
層が形成されているとともに、前記回路パターンの端子
部分に、すずめっき層が形成されていることを特徴とす
る回路基板。2. A circuit board having a metal layer on a surface of an insulating film and using the metal layer as a desired circuit pattern, wherein a solder material layer is provided on a surface of the circuit pattern, and the solder material layer has a surface. A circuit board, wherein a protective layer for protecting the circuit pattern is formed at a position excluding the terminal portion of the circuit pattern, and a tin plating layer is formed at the terminal portion of the circuit pattern.
て所望の回路パターンを形成した後、その回路パターン
の表面にウィスカー抑制層を形成し、その後そのウィス
カー抑制層の表面に第１のすずめっき層を形成した後、
その第１のすずめっき層の表面であって、前記回路パタ
ーンの端子部分を除く位置に、前記回路パターンを保護
する保護層を形成し、その後前記回路パターンの端子部
分に、第２のすずめっき層を形成することを特徴とする
回路基板の製造方法。3. A metal layer on the insulating film is etched to form a desired circuit pattern, a whisker suppressing layer is formed on the surface of the circuit pattern, and then a first tin plating is formed on the surface of the whisker suppressing layer. After forming the layers,
On the surface of the first tin plating layer, a protective layer for protecting the circuit pattern is formed at a position excluding the terminal portion of the circuit pattern, and then the second tin plating is formed on the terminal portion of the circuit pattern. A method for manufacturing a circuit board, which comprises forming a layer.
て所望の回路パターンを形成した後、その回路パターン
の表面にはんだ材料層を形成し、その後そのはんだ材料
層の表面であって、前記回路パターンの端子部分を除く
位置に、前記回路パターンを保護する保護層を形成し、
その後前記回路パターンの端子部分に、すずめっき層を
形成することを特徴とする回路基板の製造方法。4. A metal layer on an insulating film is etched to form a desired circuit pattern, a solder material layer is formed on a surface of the circuit pattern, and then a surface of the solder material layer, the circuit comprising: A protective layer for protecting the circuit pattern is formed at a position excluding the terminal portion of the pattern,
After that, a tin plating layer is formed on the terminal portion of the circuit pattern.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001207612A JP2003023123A (en) | 2001-07-09 | 2001-07-09 | Circuit substrate and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001207612A JP2003023123A (en) | 2001-07-09 | 2001-07-09 | Circuit substrate and its manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003023123A true JP2003023123A (en) | 2003-01-24 |
Family
ID=19043568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001207612A Pending JP2003023123A (en) | 2001-07-09 | 2001-07-09 | Circuit substrate and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003023123A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004339605A (en) * | 2003-05-12 | 2004-12-02 | Rohm & Haas Electronic Materials Llc | Improved tin-plating method |
| JP2012500493A (en) * | 2008-08-21 | 2012-01-05 | アギア システムズ インコーポレーテッド | Reduction of whiskers in Sn film |
| CN111201842A (en) * | 2017-10-18 | 2020-05-26 | 住友电气工业株式会社 | Printed circuit board and method of manufacturing printed circuit board |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05183017A (en) * | 1991-12-26 | 1993-07-23 | Hitachi Cable Ltd | Tab tape carrier |
| JPH1121673A (en) * | 1997-07-07 | 1999-01-26 | Ishihara Chem Co Ltd | Lead-free electroless tin alloy plating bath and plating method, and electronic parts having lead-free tin alloy film formed by using the electrolfss plating bath |
| JPH11330149A (en) * | 1998-03-18 | 1999-11-30 | Hitachi Cable Ltd | Semiconductor device, wiring substrate, electronic device and manufacture thereof |
| JP2000036521A (en) * | 1998-05-11 | 2000-02-02 | Mitsui Mining & Smelting Co Ltd | Film carrier tape for mounting electronic part and manufacture thereof |
| JP2000299242A (en) * | 1999-04-12 | 2000-10-24 | Murata Mfg Co Ltd | Ceramic electronic component and manufacture of the same |
-
2001
- 2001-07-09 JP JP2001207612A patent/JP2003023123A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05183017A (en) * | 1991-12-26 | 1993-07-23 | Hitachi Cable Ltd | Tab tape carrier |
| JPH1121673A (en) * | 1997-07-07 | 1999-01-26 | Ishihara Chem Co Ltd | Lead-free electroless tin alloy plating bath and plating method, and electronic parts having lead-free tin alloy film formed by using the electrolfss plating bath |
| JPH11330149A (en) * | 1998-03-18 | 1999-11-30 | Hitachi Cable Ltd | Semiconductor device, wiring substrate, electronic device and manufacture thereof |
| JP2000036521A (en) * | 1998-05-11 | 2000-02-02 | Mitsui Mining & Smelting Co Ltd | Film carrier tape for mounting electronic part and manufacture thereof |
| JP2000299242A (en) * | 1999-04-12 | 2000-10-24 | Murata Mfg Co Ltd | Ceramic electronic component and manufacture of the same |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004339605A (en) * | 2003-05-12 | 2004-12-02 | Rohm & Haas Electronic Materials Llc | Improved tin-plating method |
| JP4603812B2 (en) * | 2003-05-12 | 2010-12-22 | ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． | Improved tin plating method |
| JP2012500493A (en) * | 2008-08-21 | 2012-01-05 | アギア システムズ インコーポレーテッド | Reduction of whiskers in Sn film |
| US8653375B2 (en) | 2008-08-21 | 2014-02-18 | Agere Systems, Inc. | Mitigation of whiskers in Sn-films |
| CN111201842A (en) * | 2017-10-18 | 2020-05-26 | 住友电气工业株式会社 | Printed circuit board and method of manufacturing printed circuit board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3475910B2 (en) | Electronic component, method of manufacturing electronic component, and circuit board | |
| US5384204A (en) | Tape automated bonding in semiconductor technique | |
| US7396753B2 (en) | Semiconductor package substrate having bonding pads with plated layer thereon and process of manufacturing the same | |
| US7511232B2 (en) | Substrate for mounting electronic part and electronic part | |
| WO2010052973A1 (en) | Semiconductor device and method for manufacturing same | |
| KR100722554B1 (en) | Printed circuit board and surface treatment method the same | |
| US6292083B1 (en) | Surface-mount coil | |
| JP3076342B1 (en) | Film carrier tape for mounting electronic components and method of manufacturing the same | |
| EP3432693A1 (en) | Encapsulation of circuit trace | |
| JP3061613B2 (en) | Film carrier tape for mounting electronic components and method of manufacturing the same | |
| EP1209958A2 (en) | Laminated structure for electronic equipment and method of electroless gold plating | |
| JP2003023123A (en) | Circuit substrate and its manufacturing method | |
| US4925522A (en) | Printed circuit assembly with contact dot | |
| JP2002289653A (en) | Semiconductor device tape carrier and its manufacturing method | |
| JP2006253247A (en) | Flexible printed wiring board and its manufacturing method | |
| US20060084329A1 (en) | Connection terminal structure of wiring board | |
| JP2005244157A (en) | Printed-circuit board, its manufacturing method and semiconductor device | |
| JP2002289652A (en) | Semiconductor device tape carrier and its manufacturing method | |
| JP2760360B2 (en) | Solder bump and its manufacturing method | |
| KR100374075B1 (en) | Film carrier tape for mounting electronic parts and method for manufacturing the same | |
| KR0139071B1 (en) | Electronic component to be surface mounted | |
| JP2004103706A (en) | Tape carrier for semiconductor devices, and its manufacturing method | |
| JP4324032B2 (en) | Flexible printed circuit board having component mounting portion and electrolytic plating method | |
| JPH0765630A (en) | Laminated conductor and manufacture thereof | |
| JP2773288B2 (en) | Printed wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080630 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100826 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110421 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110929 |