JP2003020985A - エンジン制御装置 - Google Patents
エンジン制御装置Info
- Publication number
- JP2003020985A JP2003020985A JP2001206487A JP2001206487A JP2003020985A JP 2003020985 A JP2003020985 A JP 2003020985A JP 2001206487 A JP2001206487 A JP 2001206487A JP 2001206487 A JP2001206487 A JP 2001206487A JP 2003020985 A JP2003020985 A JP 2003020985A
- Authority
- JP
- Japan
- Prior art keywords
- fail
- unit
- control device
- engine control
- arithmetic unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrical Control Of Air Or Fuel Supplied To Internal-Combustion Engine (AREA)
- Combined Controls Of Internal Combustion Engines (AREA)
Abstract
のアクセスを可能にし、異常時のデータの記録及びその
保持を行うことができるエンジン制御装置を提供する。 【解決手段】 少なくともエンジンに供給される燃料噴
射量を演算する演算装置と、バッテリーの電圧から前記
演算装置に最適な電圧を生成するレギュレータと、該レ
ギュレータの電圧のレベルを監視する電圧検出器と、前
記演算装置の演算機能を監視するフェールセーフロジッ
ク部と、電気的に消去及び書き込みが可能な不揮発性メ
モリと、を有するエンジン制御装置であって、該エンジ
ン制御装置は、前記演算装置及び前記フェールセーフロ
ジック部の双方から前記不揮発性メモリにアクセスを可
能とするメモリアクセス手段を有してなる。
Description
に係り、特に、電源、不揮発性メモリ、及び電圧検出部
等をワンチップ化するとともに、演算装置を有するエン
ジン制御装置に関する。
燃料噴射等の各種システムに用いられる制御装置を内蔵
しており、これらの各システムの制御装置は、異常時に
対するフェールセーフによって信頼性の向上を図ること
が行われ、例えば、スロットルバルブをモータにより駆
動する電子制御スロットル制御装置を内蔵したエンジン
制御装置において、複数のマイコンにより相互機能監視
を行うエンジン制御装置等の技術が各種提案されている
(例えば、特開平11−294252号公報、特開平9
−123894号公報、特開2000−293246号
公報等参照)。また、前記エンジン制御装置は、異常時
のデータをメモリに記録しており、このデータ処理に関
しては、例えば、特開平9−170932号公報、特開
2000−339231号公報記載の技術等が各種提案
されている。
エンジン制御装置は、監視等を行うロジック部、及びレ
ギュレータ等を同一の半導体基板上に形成させてワンチ
ップ化することが一般的に行われ、その小型化及び軽量
化が図られている。そして、このワンチップ化された集
積回路(IC)と演算装置との間で種々のデータの授受
が行われ、上述の異常時のデータもまた、制御プログラ
ムの実行中においてはメモリに記録される。
データを記録するメモリは、揮発性メモリであることか
ら、電源が遮断された場合については考慮がなされてい
ないものである。つまり、揮発性メモリは、前記データ
を電気的に保持していることから、バッテリーを外した
際にはその内容もクリアされてしまい、例えマイコンの
相互監視により異常を検出した場合であっても、電源の
遮断によって前記異常時の結果は保持されないことにな
る。
メモリではなく、不揮発性のメモリに記録することも考
えられるが、この不揮発性メモリは、一般的に演算装置
と対になるものである。つまり、一の演算装置にはこの
一の演算装置からの命令に従う不揮発性メモリが存在
し、この不揮発性メモリは他の演算装置からアクセスす
ることができないものである。
タを消去せず、しかも、上記の如くのワンチップ化によ
る小型化及び軽量化を図るためには、演算装置毎の不揮
発性メモリを用いずに、一つの不揮発性メモリに対して
複数の演算装置等からのアクセスを可能とするための何
等かの手段が必要であるという新たな知見を得たもので
あるが、前記の従来の技術は、この点については格別の
配慮がなされていない。
たもので、その目的とするところは、不揮発性メモリに
対して複数の演算装置からのアクセスを可能にし、異常
時のデータの記録及びその保持を行うことができるエン
ジン制御装置を提供することである。
本発明に係るエンジン制御装置は、少なくともエンジン
に供給される燃料噴射量を演算する演算装置と、バッテ
リーの電圧から前記演算装置に最適な電圧を生成するレ
ギュレータと、該レギュレータの電圧のレベルを監視す
る電圧検出器と、前記演算装置の演算機能を監視するフ
ェールセーフロジック部と、電気的に消去及び書き込み
が可能な不揮発性メモリと、を有するエンジン制御装置
であって、該エンジン制御装置は、前記演算装置及び前
記フェールセーフロジック部の双方から前記不揮発性メ
モリにアクセスを可能とするメモリアクセス手段を有す
ることを特徴としている。
御装置は、不揮発性メモリにアクセスできるメモリアク
セス手段を有し、不揮発性メモリへの電気的な消去及び
書き込みが、該メモリアクセス手段を介して演算装置と
フェールセーフロジック部の双方から可能となるので、
異常の結果等を常に保持することができるとともに、従
来に比して前記不揮発性メモリにアクセスするデバイス
よりも少ないメモリで行うことができ、エンジン制御装
置の信頼性の向上を図り、かつ、その構成を安価にする
ことができる。
体的態様は、前記メモリアクセス手段は、前記演算装置
及び/又は前記フェールセーフロジック部からの信号に
基づいて、前記不揮発性メモリに対する消去及び書き込
みをすること、若しくは前記メモリアクセス手段は、前
記電圧検出器が前記レギュレータの電圧の異常値を検出
した場合には、前記不揮発性メモリに対する消去及び書
き込みを禁止することを特徴としている。
他の具体的態様は、前記メモリアクセス手段は、前記フ
ェールセーフロジック部が前記演算装置の演算機能の異
常を検出した場合には、該演算装置の異常判定結果を前
記不揮発性メモリに書き込むこと、若しくは前記演算装
置が自己診断によって演算機能の異常を検出した場合に
は、該演算装置の異常判定結果を前記不揮発性メモリに
書き込むこと、若しくは前記演算装置が前記フェールセ
ーフロジック部のロジックの異常を検出した場合には、
該フェールセーフロジックの異常判定結果を前記不揮発
性メモリに書き込むこと、又は前記フェールセーフロジ
ック部が自己診断によってロジックの異常を検出した場
合には、該フェールセーフロジック部の異常判定結果を
前記不揮発性メモリに書き込むことを特徴としている。
また、前記エンジン制御装置は、前記レギュレータと、
前記電圧検出器と、前記フェールセーフロジック部と、
前記不揮発性メモリと、前記メモリアクセス手段と、を
一つの基板に有することを特徴としている。
態について説明する。
置の構成を示すものである。該エンジン制御装置50
は、自動車車輌に設定されたバッテリー1を電源とし、
演算装置4に最適な電圧をバッテリー1の電圧から生成
するレギュレータ2と、レギュレータ2の電圧の電圧レ
ベルを監視する電圧検出器3と、少なくともエンジンに
供給される燃料噴射量を演算する演算装置4と、該演算
装置4の演算機能を監視するフェールセーフロジック部
5と、電気的に消去及び書き込みが可能な不揮発性メモ
リ7とを有するとともに、この不揮発性メモリ7に対し
て演算装置4及びフェールセーフロジック部5の双方か
らのアクセスを可能とするメモリアクセスコントローラ
(メモリアクセス手段)6を有している。そして、レギ
ュレータ2、電圧検出器3、フェールセーフロジック部
5、メモリアクセスコントローラ6、並びに不揮発性メ
モリ7は、一つの基板60に設けられている。
通常12Vであるため、エンジン制御装置50内のハー
ドウェアに最適な電圧値(VCC)に変換し、各部に供
給している。電圧検出部3は、前記レギュレータ2で生
成されたVCC電圧2aが、エンジン制御装置50内の
ハードウェアの動作電圧の範囲内であるか否かを検出す
る。そして、例えば、電圧検出部3は、VCC電圧2a
の異常電圧を検出すると、後述するように、演算装置
4、フェールセーフロジック部5、及びメモリアクセス
コントローラ6にリセット信号3aを出力し、これら演
算装置4、フェールセーフロジック部5、及びメモリア
クセスコントローラ6の動作を停止させる。
ンジンに燃料を噴射する燃料噴射装置を制御するための
演算を行うものであるが、次記のようにフェールセーフ
ロジック部5のロジックの機能監視を行うとともに、演
算装置4の演算機能の監視を行っており、演算装置4
は、前記ロジック及び/又は自己演算機能の異常を検知
した場合には、メモリアクセスコントローラ6にメモリ
7への書き込み要求信号4aを出力している。
ジック部5のロジックの機能監視は、フェールセーフロ
ジック部5に対し、故意に間違った演算結果を返信し、
フェールセーフロジック部5が、演算機能に異常がある
ことを演算装置4に信号線5cで出力されるか否かを確
認している。
演算装置4の機能を検査するためのものであり、フェー
ルセーフロジック部5から演算装置4に対して通信線5
bで出題を送信し、この出題に基づいた演算装置4から
の回答が通信線5bでフェールセーフロジック部5に返
信され、これをチェックすることにより、演算装置4の
演算機能の監視を行っている。また、フェールセーフロ
ジック部5は、そのロジックの監視をも行っており、前
記演算機能及び/又は自己診断機能の異常を検知した場
合には、メモリアクセスコントローラ6にメモリ7への
書き込み要求信号5aを出力している。つまり、演算装
置4とフェールセーフロジック部5は、自己の機能監視
を行うとともに、後述のように、相互に機能監視を行っ
ている。
アクセス手段の一態様であり、不揮発性メモリ7へのア
クセス権をハンドリングする、すなわち、演算装置4と
フェールセーフロジック部5とからの不揮発性メモリ7
に対するアクセスが衝突しないように、メモリ7へのア
クセス権を操作している。そして、メモリアクセスコン
トローラ6は、後述のように、演算装置4及び/又はフ
ェールセーフロジック部5からの信号に基づいて、不揮
発性メモリ7に対する消去及び書き込みを禁止してい
る。
フェールセーフロジック部5が演算装置4の演算機能の
異常を検出した場合、又は演算装置4が自己診断によっ
て演算機能の異常を検出したときには、この演算装置4
の異常判定結果を不揮発性メモリ7に書き込み、また、
演算装置4がフェールセーフロジック診断により、フェ
ールセーフロジック部5のロジックの異常を検出した場
合、又はフェールセーフロジック部5が自己診断によっ
てフェールセーフロジック部5のロジックの異常を検出
したときには、このフェールセーフロジック部5の異常
判定結果を不揮発性メモリ7に書き込んでいる。
モリ7は、電源遮断の有無にかかわらず前記診断結果等
を格納しておくものであり、メモリアクセスコントロー
ラ6を介して、演算装置4及びフェールセーフロジック
部5の双方からアクセス可能にされている。メモリ7の
消去、書き込みの最小単位はビット、及びブロックであ
る。
る。電圧検出部3では、バッテリー電圧1a、又はVC
C電圧2aを電源として生成される基準電圧源11と、
ディバイダー12と、コンパレータ13とからなり、前
記基準電圧11と、VCC電圧2aをディバイダー12
で分圧した信号12aとをコンパレータ13で比較し、
VCC電圧2aの異常電圧を検出する。
は、演算装置4、フェールセーフロジック部5、メモリ
アクセスコントローラ6に対してリセット信号3aを出
力し、演算装置4、フェールセーフロジック部5、及び
メモリアクセスコントローラ6の動作を停止させる。す
なわち、電圧検出部3がVCC電圧2aの異常電圧を検
出することによって、演算装置4、フェールセーフロジ
ック部5、及びメモリアクセスコントローラ6の誤動作
が防止され、特に、メモリ7のデータばけの防止が図ら
れることになる。
内部ブロック図を示す。メモリアクセスコントローラ6
は、演算装置4及びフェールセーフロジック部5からの
メモリ7へのアクセス要求が入力されるコントローラ5
1と、コントローラ51によるアクセス優先順位の高い
処理に対して切換えられるセレクタ52とからなり、こ
の切換えによって演算装置4又はフェールセーフロジッ
ク部5のいずれかによるメモリ7に対するアクセスが許
可される。
バイスはアクセス権待ちになり、他方のデバイスによる
メモリ7へのアクセスが終了した後にセレクタ52が切
換えられ、前記一方のデバイスによるメモリ7へのアク
セスが可能となる。また、電圧検出部3において異常電
圧が検出された場合には、メモリ7への異常値書込みを
防止するために、リセット信号3aをコントローラ51
に出力し、コントローラ51の動作が停止される。
ック部5の相互監視機能を示すフローチャートである。
演算装置4では、ステップ21にて、定時割り込みタス
クにより監視機能ロジックを起動する。
フェールセーフロジック部5とが通信線5bを介してデ
ータ通信を行い、フェールセーフロジック部5からの出
題データ22aを受信すると同時に、前回の演算結果を
回答データ22bとしてフェールセーフロジック部5に
送信する。
ク部5のロジックの機能を監視するプログラムの実行可
否を判断して、誤回答演算を実施するタイミングか否か
を決定する。つまり、誤回答演算を実施するタイミング
である場合、すなわち、OKのときには、演算装置4内
の制御シーケンスにおいて、通常制御の妨げにならない
条件、例えば、エンジンを停止した後の電源オフシーケ
ンス内で、機能監視プログラム(ステップ25〜ステッ
プ28)を実行する判定を行う。
ーフロジック部5からの出題データ22aを基に、誤回
答を演算し、ステップ26では、フェールセーフロジッ
ク部5からの通信データによらないFail信号5cを
確認してステップ27に進む。そして、ステップ27で
は、誤回答をフェールセーフロジック部5に送信した回
数をカウントしており、カウンタが指定回数以上、例え
ば、誤回答を2回送信したときに、フェールセーフロジ
ック部5からFail信号5cが出力されていることを
確認する。ここで、Fail信号5cがフェールセーフ
ロジック部5から出力されている場合、すなわち、OK
のときには、フェールセーフロジック部5の正常判定を
してステップ29にて監視機能ロジックの1JOBシー
ケンスを終了する。
ときには、ステップ28に進み、フェールセーフロジッ
ク部5の異常判定をして、その異常結果をメモリ7に書
き込み、ステップ29にて監視機能ロジックの1JOB
シーケンスを終了する。また、ステップ23において、
誤回答演算を実施するタイミングではない場合、つま
り、通常制御時にはステップ24に進み、フェールセー
フロジック部5からの出題データ22aに基づき、回答
を演算してステップ29にて監視機能ロジックの1JO
Bシーケンスを終了する。
ジック部5に送信するタイミングは、前記ステップ22
のタイミングである。また、図示していないが、回答演
算24を異なるRAMエリアで冗長演算することによ
り、演算装置4の自己診断を行っている。この冗長演算
結果が異なる場合は、演算装置4の異常判定により、メ
モリアクセスコントローラ6を介してメモリ7に異常結
果を書き込んでいる。
ステップ31にて、演算装置4に出題22aを送信する
と同時に、回答22bを受信する。そして、ステップ3
2では、受信した回答22bが前回の出題22aに対し
て正常回答であるか否かを判定し、回答22bが正常で
あると判定された場合、すなわち、OKのときには、ス
テップ33に進んで回答22bの異常回数を数えている
カウンタを0クリアしてステップ34に進む。ステップ
34では、次の通信で送信する出題22a、及びその出
題に対する正解回答の演算を行い、次回のステップ31
での通信に備え、ステップ40にて、フェールセーフロ
ジック部5での1JOBシーケンスを終了する。
常ではないと判定された場合には、ステップ35に進
み、異常が判定されたことからNGカウンタをインクリ
メントする。そして、NGカウンタが定められた値以
上、例えば、2回以上になった場合には、ステップ36
にて演算装置4の異常判定を行う。なお、異常判定をし
ないときにはステップ34に進み、次の通信で送信する
出題22a、及びその出題に対する正解回答の演算を行
い、次回のステップ31での通信に備え、ステップ40
にて、フェールセーフロジック部5での1JOBシーケ
ンスを終了する。
判定をした場合において、ステップ37では、演算装置
4がフェールセーフロジック部5の機能監視プログラム
の実行条件に入っているか否かを判断し、前記条件に入
っている場合、すなわち、YESのときには、ステップ
39に進んでFail信号5cを出力し、ステップ40
にてフェールセーフロジック部5の1JOBシーケンス
を終了する。
入っていない場合には、演算装置4が異常であることを
示しており、ステップ38にて演算装置 NG結果をメ
モリ7に書き込み、ステップ39でFail信号5cを
出力し、ステップ40にてフェールセーフロジック部5
の1JOBシーケンスを終了する。
異なるロジックで冗長演算することによりフェールセー
フロジック部5の自己診断を行っている。この冗長演算
結果が異なる場合は、フェールセーフロジック部5の異
常判定により、メモリアクセスコントローラ6を介して
メモリ7に異常結果を書き込んでいる。以上のように、
本発明の前記各実施形態は、上記の構成としたことによ
って次の機能を奏するものである。
置50は、レギュレータ2、電圧検出器3、フェールセ
ーフロジック部5、メモリアクセスコントローラ6、並
びに不揮発性メモリ7をIC化し、不揮発性メモリ7に
アクセスできるメモリアクセスコントローラ6が、演算
装置4とフェールセーフロジック部5の双方から不揮発
性メモリ7に対するアクセスを可能しているので、電源
の遮断等にもかかわらず、演算装置4又はフェールセー
フロジック部5の異常の結果等を常に保持することがで
き、しかも、従来の如く演算装置に対となる構成に比し
て、少ない不揮発性メモリで達成することができるの
で、エンジン制御装置50の信頼性を向上させることが
できるとともに、その構成を安価にすることができる。
たが、本発明は前記実施形態に限定されるものではな
く、特許請求の範囲に記載された発明の精神を逸脱しな
い範囲で、設計において種々の変更ができるものであ
る。
明のエンジン制御装置は、電源を遮断した場合、特に、
バッテリーを外した際においても演算装置、及びフェー
ルセーフロジック部の自己診断結果並びに相互監視結果
を保持することができる。また、不揮発性メモリに対
し、演算装置とフェールセーフロジック部の双方からア
クセスできるので、安価で信頼性の高いエンジン制御装
置を提供することができる。
構成図。
成図。
トローラの内部ブロック図。
セーフロジック部の相互監視機能等を示すフローチャー
ト。
ラ) 7 不揮発性メモリ 50 エンジン制御装置 60 基板
Claims (8)
- 【請求項1】 少なくともエンジンに供給される燃料噴
射量を演算する演算装置と、バッテリーの電圧から前記
演算装置に最適な電圧を生成するレギュレータと、該レ
ギュレータの電圧のレベルを監視する電圧検出器と、前
記演算装置の演算機能を監視するフェールセーフロジッ
ク部と、電気的に消去及び書き込みが可能な不揮発性メ
モリと、を有するエンジン制御装置において、 該エンジン制御装置は、前記演算装置及び前記フェール
セーフロジック部の双方から前記不揮発性メモリにアク
セスを可能とするメモリアクセス手段を有することを特
徴とするエンジン制御装置。 - 【請求項2】 前記メモリアクセス手段は、前記演算装
置及び/又は前記フェールセーフロジック部からの信号
に基づいて、前記不揮発性メモリに対する消去及び書き
込みをすることを特徴とする請求項1記載のエンジン制
御装置。 - 【請求項3】 前記メモリアクセス手段は、前記電圧検
出器が前記レギュレータの電圧の異常値を検出した場合
には、前記不揮発性メモリに対する消去及び書き込みを
禁止することを特徴とする請求項2記載のエンジン制御
装置。 - 【請求項4】 前記メモリアクセス手段は、前記フェー
ルセーフロジック部が前記演算装置の演算機能の異常を
検出した場合には、該演算装置の異常判定結果を前記不
揮発性メモリに書き込むことを特徴とする請求項1乃至
3のいずれか一項に記載のエンジン制御装置。 - 【請求項5】 前記メモリアクセス手段は、前記演算装
置が自己診断によって演算機能の異常を検出した場合に
は、該演算装置の異常判定結果を前記不揮発性メモリに
書き込むことを特徴とする請求項1乃至4のいずれか一
項に記載のエンジン制御装置。 - 【請求項6】 前記メモリアクセス手段は、前記演算装
置が前記フェールセーフロジック部のロジックの異常を
検出した場合には、該フェールセーフロジック部の異常
判定結果を前記不揮発性メモリに書き込むことを特徴と
する請求項1乃至5のいずれか一項に記載のエンジン制
御装置。 - 【請求項7】 前記メモリアクセス手段は、前記フェー
ルセーフロジック部が自己診断によってロジックの異常
を検出した場合には、該フェールセーフロジック部の異
常判定結果を前記不揮発性メモリに書き込むことを特徴
とする請求項1乃至6のいずれか一項に記載のエンジン
制御装置。 - 【請求項8】 前記エンジン制御装置は、前記レギュレ
ータと、前記電圧検出器と、前記フェールセーフロジッ
ク部と、前記不揮発性メモリと、前記メモリアクセス手
段と、を同一の基板に有することを特徴とする請求項1
乃至7のいずれか一項に記載のエンジン制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001206487A JP4516241B2 (ja) | 2001-07-06 | 2001-07-06 | エンジン制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001206487A JP4516241B2 (ja) | 2001-07-06 | 2001-07-06 | エンジン制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003020985A true JP2003020985A (ja) | 2003-01-24 |
JP4516241B2 JP4516241B2 (ja) | 2010-08-04 |
Family
ID=19042606
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001206487A Expired - Fee Related JP4516241B2 (ja) | 2001-07-06 | 2001-07-06 | エンジン制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4516241B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102583207B1 (ko) * | 2022-07-20 | 2023-09-25 | 주식회사 현대케피코 | 차량에서의 리셋 제어 시스템 및 방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05147477A (ja) * | 1991-05-08 | 1993-06-15 | Robert Bosch Gmbh | 自動車の制御装置 |
JPH06201524A (ja) * | 1992-11-04 | 1994-07-19 | Robert Bosch Gmbh | 監視ユニットを検査する方法および装置 |
JPH07119537A (ja) * | 1993-10-22 | 1995-05-09 | Hitachi Ltd | 制御装置 |
JPH1026030A (ja) * | 1996-07-08 | 1998-01-27 | Denso Corp | 電気負荷の通電制御装置 |
JPH1063542A (ja) * | 1996-08-22 | 1998-03-06 | Mitsubishi Electric Corp | 車載パワートレイン制御装置 |
-
2001
- 2001-07-06 JP JP2001206487A patent/JP4516241B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05147477A (ja) * | 1991-05-08 | 1993-06-15 | Robert Bosch Gmbh | 自動車の制御装置 |
JPH06201524A (ja) * | 1992-11-04 | 1994-07-19 | Robert Bosch Gmbh | 監視ユニットを検査する方法および装置 |
JPH07119537A (ja) * | 1993-10-22 | 1995-05-09 | Hitachi Ltd | 制御装置 |
JPH1026030A (ja) * | 1996-07-08 | 1998-01-27 | Denso Corp | 電気負荷の通電制御装置 |
JPH1063542A (ja) * | 1996-08-22 | 1998-03-06 | Mitsubishi Electric Corp | 車載パワートレイン制御装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102583207B1 (ko) * | 2022-07-20 | 2023-09-25 | 주식회사 현대케피코 | 차량에서의 리셋 제어 시스템 및 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP4516241B2 (ja) | 2010-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7383472B2 (en) | Disk array subsystem | |
US5768496A (en) | Method and apparatus for obtaining a durable fault log for a microprocessor | |
JP2880165B2 (ja) | 2つのプロセッサからなる自動車のコンピュータシステムを監視する装置 | |
US5630139A (en) | Program download type information processor | |
US7877637B2 (en) | Multicore abnormality monitoring device | |
US6415394B1 (en) | Method and circuit for analysis of the operation of a microcontroller using signature analysis during operation | |
JP2009037638A (ja) | システムに対する制御装置および制御装置の駆動方法 | |
JP2007507016A (ja) | シリアルインターフェイスを介したフラッシュプログラミングによる電子制御装置のソフトウェアアップデート方法およびこれに対応する状態自動装置 | |
US6480933B1 (en) | Disk cache device and method for secure writing of hard disks in mass memory subsystems | |
US20200033928A1 (en) | Method of periodically recording for events | |
US5553237A (en) | Safety critical monitoring of microprocessor controlled embedded systems | |
US7716524B2 (en) | Restarting an errored object of a first class | |
US20080133975A1 (en) | Method for Running a Computer Program on a Computer System | |
JP2003099120A (ja) | システムの機能性の監視方法,その監視装置,メモリ素子,コンピュータプログラム | |
JPH10177504A (ja) | 電子制御装置 | |
JPH1091289A (ja) | メモリの初期化装置及び方法 | |
JP2003020985A (ja) | エンジン制御装置 | |
TWI689811B (zh) | 週期性事件紀錄方法 | |
JP3915411B2 (ja) | 車両用電子制御装置 | |
US6813191B2 (en) | Microcomputer with nonvolatile memory protected against false erasing or writing | |
JP2002047998A (ja) | 車両用制御装置 | |
KR100196352B1 (ko) | 디젤엔진 차량에 내장된 차속센서 고장진단 제어방법 | |
US7596717B2 (en) | Microcomputer and debugging method | |
JPS61103251A (ja) | マイクロプロセサシステムデバツグ装置 | |
JPS5918722B2 (ja) | プロセス制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080513 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100119 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100304 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100511 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100514 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |