KR100559553B1 - 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법 - Google Patents

반도체 소자의 셸로우 트렌치 소자분리막 제조 방법 Download PDF

Info

Publication number
KR100559553B1
KR100559553B1 KR1020040052613A KR20040052613A KR100559553B1 KR 100559553 B1 KR100559553 B1 KR 100559553B1 KR 1020040052613 A KR1020040052613 A KR 1020040052613A KR 20040052613 A KR20040052613 A KR 20040052613A KR 100559553 B1 KR100559553 B1 KR 100559553B1
Authority
KR
South Korea
Prior art keywords
polysilicon
shallow trench
etching
pattern
semiconductor device
Prior art date
Application number
KR1020040052613A
Other languages
English (en)
Other versions
KR20060003645A (ko
Inventor
박동훈
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020040052613A priority Critical patent/KR100559553B1/ko
Priority to US11/176,083 priority patent/US7371665B2/en
Publication of KR20060003645A publication Critical patent/KR20060003645A/ko
Application granted granted Critical
Publication of KR100559553B1 publication Critical patent/KR100559553B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법에 관한 것으로, 실리콘 기판 상부에 폴리실리콘을 증착하는 단계와, 폴리실리콘 상부에 걸쳐 포토레지스트를 도포하고 셸로우 트렌치 소자분리막의 마스크 패턴을 이용하여 포토레지스트를 노광 및 현상하여 모트 패턴을 형성하는 단계와, 모트 패턴을 이용한 건식 식각 공정으로 적층된 폴리실리콘을 패터닝 및 식각하는 단계와, 패터닝 및 식각 완료된 모트 패턴을 제거한 후, 패턴 형성된 폴리실리콘 상부면에 걸쳐 질화막을 증착함으로써 측벽을 형성하는 단계와, 측벽이 형성된 패턴 상에서 이방성 식각을 진행하여 상기 측벽만 잔존하도록 하는 단계와, 기판 상에 실리콘을 성장시킨 후 화학적기계적연마로 식각하여 그 표면을 평탄화하는 단계를 포함한다. 본 발명에 의하면, 모트간 분리를 최소 CD를 가진 상태로 구현함으로써 모트 영역을 상대적으로 늘림으로써 소자의 집적도를 높일 수 있다.
트렌치, 소자분리, CMP

Description

반도체 소자의 셸로우 트렌치 소자분리막 제조 방법{METHOD FOR MANUFACTURING SHALLOW TRENCH ISOLATION LAYER OF THE SEMICONDUCTOR DEVICE}
도 1a 내지 도 1g는 종래 기술에 의한 반도체 소자의 트렌치 소자분리 공정을 순차적으로 나타낸 공정 단면도,
도 2a 내지 도 2g는 본 발명에 따른 반도체 소자의 트렌치 소자분리 공정을 순차적으로 나타낸 공정 단면도,
도 3은 도 2e의 사시도.
본 발명은 반도체 소자 제조 기술에 관한 것으로서, 특히 고집적 반도체 소자에서 소자간 분리를 위한 반도체 소자의 셸로우 트렌치 소자분리막(STI: Shallow Trench Isolation) 제조 방법에 관한 것이다.
현재 반도체 장치의 제조기술의 발달과 그 응용분야가 확장되어감에 따라 반도체 소자의 집적도 증가에 대한 연구 및 개발이 급속도로 발전되고 있다. 이러한 반도체 소자의 집적도 증가에 따라 미세 공정기술을 기본으로 한 반도체 소자의 미세화에 대한 연구가 활발히 진행되고 있다. 반도체 소자의 미세화 기술에 있어서, 소자를 집적화하기 위하여 소자 사이를 분리하는 소자분리막의 축소 기술이 중요한 항목중의 하나로 대두되었다.
종래의 소자분리기술로는 반도체 기판상에 두꺼운 산화막을 선택적으로 성장시켜 소자분리막을 형성하는 LOCOS(LOCal Oxidation of Silicon) 기술을 들 수 있는데, 이 기술은 소자분리막의 측면확산를 원하지 않는 부분에 산화막이 형성되는 것에 의해 소자분리막의 폭을 감소시키는데 한계가 있었다. 그래서, 소자설계치수가 서브미크론(submicron) 이하로 줄어드는 반도체 소자에 있어서는 LOCOS 기술의 적용이 불가능하기 때문에 새로운 소자분리 기술이 필요하게 되었다.
이에 등장한 셸로우 트렌치 소자분리(STI) 기술은 반도체 기판에 식각 공정으로 셸로우 트렌치를 형성하고 셸로우 트렌치에 절연물질을 매립함으로써 LOCOS에 비해 소자분리영역의 축소가 가능해졌다.
도 1a 내지 도 1g는 종래 기술에 의한 반도체 소자의 셸로우 트렌치 소자분리막의 제조 공정을 나타낸 공정 단면도이다. 이들 도면들을 참조로 종래 기술의 셸로우 트렌치 소자분리막 제조 공정을 설명하기로 한다.
도 1a에 도시된 바와 같이, 반도체 기판인 실리콘 기판(10)상에 버퍼 역할을 하는 패드 산화막(pad oxide)(SiO2)(12)을 열산화 공정으로 100Å∼200Å 성장시키고 그 위에 하드 마스크(hard mask)막으로서 실리콘 질화막(Si3N4)(14)을 1000Å∼2000Å정도 증착한다.
그리고 도 1b에 도시된 바와 같이, 하드 마스크막(14) 상부에 반도체 소자의 활성 영역과 셸로우 트렌치 소자분리영역을 정의하는 모트 패턴(moat pattern)(16)을 형성한다. 이때 모트 패턴(16)은 포토레지스트(photo resist)를 도포하고 셸로우 트렌치 소자분리막(STI)의 마스크 패턴을 이용하여 포토레지스트를 노광 및 현상하여 제조한다.
그 다음 도 1c에 도시된 바와 같이, 모트 패턴(16)을 이용한 건식 식각(dry etch)공정으로 적층된 하드 마스크막(14)과 패드 산화막(12)을 패터닝한다. 여기서, 하드 마스크막(14)의 건식 식각 공정은 MERIE(Magnetically Enhanced Reactive Ion Etching) 방식의 식각 장비에서 CHF3, O2의 식각 반응 가스와 Ar의 분위기 가스로 타겟인 실리콘 질화막(Si3N4)을 플라즈마 건식 식각한다. 이러한 식각 공정시 CHF3 가스는 40sccm∼80sccm, O2 가스는 0sccm∼20sccm, 그리고 Ar 가스는 6sccm∼120sccm으로 식각 장비에 주입한다. 또한 MERIE 식각 장비의 압력은 20mTorr∼70mTorr이며 RF 파워는 200W∼300W가 된다.
그런 다음 도 1d에 도시된 바와 같이, 하드 마스크막(14) 및 패드 산화막(12)의 패턴에 의해 드러난 반도체 기판(10)을 소정 깊이, 예컨대 3000Å∼5000Å로 건식 식각하여 이후 셸로우 트렌치 소자분리막이 제조될 셸로우 트렌치(18)를 형성한 후에 모트 패턴(16)을 제거한다.
도면에 미도시되어 있지만, 상기 결과물의 셸로우 트렌치(18) 내측면과 패드 산화막(12) 및 하드 마스크막(14)의 측면에 라이너(linear) 절연막으로서 실리콘 산화막(SiO2)을 얇게 형성한다.
그런 다음 도 1e에 도시된 바와 같이, 셸로우 트렌치가 매립되도록 갭필(gap-fill) 절연막(20)으로서 실리콘산화막(SiO2) 또는 TEOS(tetraetylorthosilicate)를 증착한다.
그리고 도 1f에 도시된 바와 같이, 하드 마스크막(14)이 드러날 때까지 갭필 절연막(20) 및 라이너 절연막을 화학적기계적연마(CMP : Chemical Mechanical Polishing)로 식각하여 그 표면을 평탄화한다. 도면부호(20a)는 평탄화 과정 이후의 갭필 절연막을 나타낸다.
그리고 나서 도 1g에서는 인산 용액 등으로 하드 마스크막(14)을 제거하고 세정 공정으로 패드 산화막(12)을 일부 제거하여 종래 기술에 의한 셸로우 트렌치 소자분리막(20a)을 완성한다.
이와 같이, 종래의 셸로우 트렌치 소자분리막 제조 공정은 패드 산화막과 질화막을 증착시킨 후 모트 패턴 형성, 식각 등을 실시하여 절연 영역인 셸로우 트렌치 소자분리막을 형성하였으나 그 기술적인 한계는 여전히 남아있다.
예를 들면, 종래 기술의 한계로 인해 일정 크기 미만으로 셸로우 트렌치 소자분리막 CD를 구현하지 못한다는 것이다. 즉, 게이트 라인이 형성될 수 있는 모트 영역 형성에 한계가 있어 집적도가 떨어질 수 있는 문제가 존재한다.
본 발명은 이러한 종래 기술의 문제를 해결하기 위해 구현된 것으로, 모트간 분리 영역을 최소화함으로써 소자내 게이트 라인이 형성되는 모트 영역을 넓혀 집 적도를 높이도록 한 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법을 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따르면, 실리콘 기판 상부에 폴리실리콘을 증착하는 단계와, 상기 폴리실리콘 상부에 걸쳐 포토레지스트를 도포하고 셸로우 트렌치 소자분리막의 마스크 패턴을 이용하여 상기 포토레지스트를 노광 및 현상하여 모트 패턴을 형성하는 단계와, 상기 모트 패턴을 이용한 건식 식각 공정으로 상기 적층된 폴리실리콘을 패터닝 및 식각하는 단계와, 패터닝 및 식각 완료된 모트 패턴을 제거한 후, 상기 패턴 형성된 폴리실리콘 상부면에 걸쳐 질화막을 증착함으로써 측벽을 형성하는 단계와, 상기 측벽이 형성된 패턴 상에서 이방성 식각을 진행하여 상기 측벽만 잔존하도록 하는 단계와, 상기 기판 상에 실리콘을 성장시킨 후 화학적기계적연마로 식각하여 그 표면을 평탄화하는 단계를 포함하는 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법을 제공한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하고자 한다.
도 2a 내지 도 2g는 본 발명의 바람직한 실시예에 따른 반도체 소자의 셸로우 트렌치 소자분리막 제조 공정을 나타낸 공정 단면도로서, 이들 도면들을 참조로 본 발명에 따른 셸로우 트렌치 소자분리막 제조 공정을 설명하기로 한다.
먼저, 도 2a에 도시된 바와 같이, 반도체 기판인 실리콘 기판(100) 상부에 폴리실리콘(102)을, 예를 들면 1000Å∼2000Å정도 증착한다. 이때, 이러한 폴리실 리콘(102)은 본 실시예에 따라 모트 대 모트 절연 영역을 최소화하여 게이트 집적도를 높이고자 실리콘 기판(100)이 노출된(bare) 상태에서 증착되며, 폴리실리콘(102)은 바람직하게는 후술하는 질화막과 식각 선택비가 유사한 재료가 사용될 수 있다.
그리고 도 2b에 도시된 바와 같이, 폴리실리콘(102) 상부에 반도체 소자의 활성 영역과 셸로우 트렌치 소자분리영역을 정의하는 모트 패턴(104)을 형성한다. 이때 모트 패턴(104)은 포토레지스트(photo resist)를 도포하고 셸로우 트렌치 소자분리막(STI)의 마스크 패턴을 이용하여 포토레지스트를 노광 및 현상하여 제조한다.
그 다음 도 2c에 도시된 바와 같이, 모트 패턴(104)을 이용한 건식 식각(dry etch)공정으로 적층된 폴리실리콘(102)을 패터닝 및 식각한다.
그런 다음 도 2d에 도시된 바와 같이, 패터닝 및 식각 완료된 모트 패턴(104)을 제거한 후, 패턴 형성된 폴리실리콘(102) 상부면에 걸쳐 질화막을 증착함으로써 측벽(side-wall)(106)을 형성한다.
도 2e에서는 이러한 측벽(106)이 형성된 패턴 상에서 이방성 식각(blanket etch)을 진행한다. 이때, 본 실시예에서는 측벽(106) 마지막 단계인 오버에칭(over-etching) 과정에서 EPD(End Point Detect)로 작용될 산화막이 존재하지 않으므로 질화막과 선택비에 차이가 없는 폴리실리콘(102)이 식각되고, 최종적으로 도 2e에 도시한 바와 같은 잔류 측벽(106a)만 남게 된다.
이러한 도 2e는 도 3의 A-A'축 상의 단면도를 나타낸 것으로, 실제 측벽 식 각시 질화막과 선택비가 같고 EPD를 사용하지 않아 측벽(106a)만 형성됨을 알 수 있다.
이후 도 2f 및 도 2g에서는 기판(100) 상에 실리콘(Si)(108)을 성장시킨 후 화학적기계적연마(CMP : Chemical Mechanical Polishing)로 식각하여 그 표면을 평탄화(108a)함으로써 최소 CD를 갖는 질화막으로 형성된 모트간 절연 영역이 형성된다.
이상, 본 발명의 실시예에 대해 상세히 기술하였으나 본 발명은 이러한 실시예에 국한되는 것은 아니며, 후술하는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자로부터 여러 가지 변형이 가능함은 물론이다.
본 발명에 의하면, 모트간 분리를 최소 CD를 가진 상태로 구현함으로써 모트 영역을 상대적으로 늘림으로써 소자의 집적도를 높일 수 있다.

Claims (4)

  1. 실리콘 기판 상부에 폴리실리콘을 증착하는 단계와,
    상기 폴리실리콘 상부에 걸쳐 포토레지스트를 도포하고 셸로우 트렌치 소자분리막의 마스크 패턴을 이용하여 상기 포토레지스트를 노광 및 현상하여 모트 패턴을 형성하는 단계와,
    상기 모트 패턴을 이용한 건식 식각 공정으로 상기 적층된 폴리실리콘을 패터닝 및 식각하는 단계와,
    패터닝 및 식각 완료된 모트 패턴을 제거한 후, 상기 패턴 형성된 폴리실리콘 상부면에 걸쳐 질화막을 증착함으로써 측벽을 형성하는 단계와,
    상기 측벽이 형성된 패턴 상에서 이방성 식각을 진행하여 상기 측벽만 잔존하도록 하는 단계와,
    상기 기판 상에 실리콘을 성장시킨 후 화학적기계적연마로 식각하여 그 표면을 평탄화하는 단계
    를 포함하는 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법.
  2. 제 1 항에 있어서,
    상기 폴리실리콘은 상기 실리콘 기판이 노출된 상태에서 증착되는 것을 특징으로 하는 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 폴리실리콘은 상기 질화막의 식각 선택비가 적용되는 것을 특징으로 하는 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법.
  4. 제 1 항에 있어서,
    상기 측벽만 잔존하도록 하는 단계는 상기 측벽 형성 후 EPD를 사용하지 않고 상기 폴리실리콘을 식각하는 단계인 것을 특징으로 하는 셸로우 트렌치 소자분리막 제조 방법.
KR1020040052613A 2004-07-07 2004-07-07 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법 KR100559553B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040052613A KR100559553B1 (ko) 2004-07-07 2004-07-07 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법
US11/176,083 US7371665B2 (en) 2004-07-07 2005-07-07 Method for fabricating shallow trench isolation layer of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040052613A KR100559553B1 (ko) 2004-07-07 2004-07-07 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법

Publications (2)

Publication Number Publication Date
KR20060003645A KR20060003645A (ko) 2006-01-11
KR100559553B1 true KR100559553B1 (ko) 2006-03-10

Family

ID=35541896

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040052613A KR100559553B1 (ko) 2004-07-07 2004-07-07 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법

Country Status (2)

Country Link
US (1) US7371665B2 (ko)
KR (1) KR100559553B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7119403B2 (en) * 2003-10-16 2006-10-10 International Business Machines Corporation High performance strained CMOS devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6200866B1 (en) * 1998-02-23 2001-03-13 Sharp Laboratories Of America, Inc. Use of silicon germanium and other alloys as the replacement gate for the fabrication of MOSFET
US6297109B1 (en) * 1999-08-19 2001-10-02 Chartered Semiconductor Manufacturing Ltd. Method to form shallow junction transistors while eliminating shorts due to junction spiking
US6656824B1 (en) * 2002-11-08 2003-12-02 International Business Machines Corporation Low resistance T-gate MOSFET device using a damascene gate process and an innovative oxide removal etch
US6943405B2 (en) * 2003-07-01 2005-09-13 International Business Machines Corporation Integrated circuit having pairs of parallel complementary FinFETs
US6939751B2 (en) * 2003-10-22 2005-09-06 International Business Machines Corporation Method and manufacture of thin silicon on insulator (SOI) with recessed channel
US6974730B2 (en) * 2003-12-17 2005-12-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating a recessed channel field effect transistor (FET) device
US20050136588A1 (en) * 2003-12-23 2005-06-23 Chris Speyer Method of forming isolation regions

Also Published As

Publication number Publication date
US7371665B2 (en) 2008-05-13
KR20060003645A (ko) 2006-01-11
US20060008971A1 (en) 2006-01-12

Similar Documents

Publication Publication Date Title
US6326283B1 (en) Trench-diffusion corner rounding in a shallow-trench (STI) process
US6159822A (en) Self-planarized shallow trench isolation
US8685831B2 (en) Trenches with reduced silicon loss
KR20040099533A (ko) 집적 회로 소자 리세스 트랜지스터의 제조 방법 및 이에의해 제조된 집적회로 소자 리세스 트랜지스터
US6171929B1 (en) Shallow trench isolator via non-critical chemical mechanical polishing
US20050158964A1 (en) Method of forming an STI feature to avoid electrical charge leakage
US20100129983A1 (en) Method of Fabricating Semiconductor Device
KR100677998B1 (ko) 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법
US6355539B1 (en) Method for forming shallow trench isolation
KR100478270B1 (ko) 에어갭을 갖는 셀로우 트렌치 소자 분리막 및 그 제조 방법
JP3773785B2 (ja) 半導体装置の製造方法
KR100559553B1 (ko) 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법
US6309947B1 (en) Method of manufacturing a semiconductor device with improved isolation region to active region topography
US6281063B1 (en) Method for manufacturing trench isolation
US7981802B2 (en) Method for manufacturing shallow trench isolation layer of semiconductor device
KR100559683B1 (ko) 반도체 소자의 셀로우 트렌치 소자분리막의 제조 방법
US6559028B1 (en) Method of topography management in semiconductor formation
KR100539001B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR101045548B1 (ko) 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법
KR100942077B1 (ko) 반도체 소자의 제조방법
KR100509821B1 (ko) 셀로우 트렌치 소자분리막의 제조 방법
KR100632033B1 (ko) 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법
KR100480896B1 (ko) 반도체소자의 소자분리막 형성방법
KR100451519B1 (ko) 반도체소자의 소자분리막 형성방법
KR100984853B1 (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120221

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee