JP2002532760A - レチクルを製造および検査するためのメカニズム - Google Patents
レチクルを製造および検査するためのメカニズムInfo
- Publication number
- JP2002532760A JP2002532760A JP2000588700A JP2000588700A JP2002532760A JP 2002532760 A JP2002532760 A JP 2002532760A JP 2000588700 A JP2000588700 A JP 2000588700A JP 2000588700 A JP2000588700 A JP 2000588700A JP 2002532760 A JP2002532760 A JP 2002532760A
- Authority
- JP
- Japan
- Prior art keywords
- reticle
- area
- critical
- circuit design
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/82—Auxiliary processes, e.g. cleaning or inspecting
- G03F1/84—Inspecting
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
は、特に、レチクルを製造および検査するためのメカニズムに関する。
が、標準的な工程になっている。先ず、特定の集積回路(IC)設計を示す回路
パターンデータが、回路の設計者によって、レチクル製造システムまたはレチク
ルライタに提供される。回路パターンデータは、通例として、製造後のICデバ
イスの物理層のレイアウト表現の形で表わされる。このレイアウトには、ICデ
バイスの各物理層(例えばゲート酸化物、ポリシリコン、金属被覆等々)を表す
層が含まれるのが通常であり、これらの各層は、その特定のICデバイスの各層
のパターニングを規定した複数の多角形からなる。
設計の製造において後ほど使用される複数のレチクルを描画する(例えば、通常
は、電子ビームライタまたはレーザスキャナを使用してレチクルのパターンを露
光させる)。次いで、レチクル検査システムが、レチクルの製造中に欠陥が生じ
たかどうかを検査する。
複数の領域を含んだ光学要素であり、これらの光学要素によって、電子デバイス
における集積回路等の共平面性のパターンが規定される。レチクルは、フォトリ
ソグラフィの工程で使用されることによって、エッチングの工程、イオン注入の
工程、または他の製造工程に備えて半導体ウエハ中の特定の領域を規定する。現
代の集積回路設計において、光学レチクルの形状は、ウエハ上の対応する形状の
約1〜5倍に拡大されている場合が多い。同様な範囲の縮小率が、他の露光シス
テム(例えば、X線、電子ビーム、超紫外線等)にも適用される。
あり、この透明体上に、クロムまたは他の適切な材料からなる不透明および/ま
たは半透明な層が堆積される。しかしながら、電子ビームによる直接露光(例え
ばステンシル型マスク)やX線による露光(例えば吸収型マスク)等が行われる
場合には、他のマスク技術が利用される。レチクルのパターン形成は、例えばレ
ーザまたは電子ビームによる直接描画によって行うことができ、これらの技術は
、いずれも当該分野において広く使用されている。
ら発せられる光を照射して、各レチクルの検査を行う。レチクルの光学像は、照
射された光のうち、反射された部分、透過された部分、そして光センサに向かっ
て方向付けられた部分に基づいて構成される。 このような検査の技術および装
置は、当該分野において周知であり、種々の市販製品に取り入れられている。こ
れらの市販製品の多くは、米国カリフォルニア州サンノゼ市所在のケーエルエー
・テンコール社(KLA-Tencor Corporation)から入手可能である。
であった。ベースライン像は、回路パターンデータから生成されるか、またはレ
チクル自体の上に隣接して配置されたダイから生成される。いずれの場合も、光
学像の形状が分析され、ベースライン像上の対応する形状との比較が行われる。
次いで、各形状の差が単一の閾値と比較される。光学像の形状とベースラインの
形状との差が所定の閾値を上回る場合に欠陥が規定される。
するために)高感度または低閾値が必要とされる適用分野や、もっと緩い基準の
高閾値が必要とされる適用分野もある。従来の検査では、所定タイプのレチクル
の形状を、全て同一の閾値および分析アルゴリズムによって分析していたが、こ
の方法だと、各形状によって基準が厳しすぎたり緩すぎたりする。
バイスのゲート幅が挙げられる。つまり、製造されたICデバイスを正しく機能
させるためには、レチクル上のゲート幅をもとに、比較的小差の誤差で、回路パ
ターン上に対応するゲート幅を作成する必要がある。閾値の設定が高すぎると、
これらのクリティカルなゲート領域が充分にチェックされない。反対に、例えば
ゲート領域間の相互接続の幅等の他の形状は、ゲート領域の幅ほど集積回路の機
能に影響を及ぼさないので、ゲート幅等の他の形状に対するような厳しい検査は
不要である。閾値の設定が低すぎると、多くのノンクリティカルな形状も欠陥と
見なされるので、検査結果を読み取るのが困難になったり、計算用のリソースが
オーバーロードしたりする。
すぎ、貴重なリソースを無駄にする一方で、厳しい基準を必要とする領域では、
充分に厳しい検査を行うことができない。つまり、上述した検査システムでは、
クリティカル領域の欠陥を充分に検出することができず、しかも、大きい欠陥が
あっても問題を生じないノンクリティカル領域の検査を効率的に行うことができ
ない。従来の検査システムおよび検査技術では、レチクルのクリティカル領域と
ノンクリティカル領域とを区別することができない。つまり、従来の設計ドキュ
メンテーション(例えばレチクルまたは集積回路に関する電子情報等)では、回
路の耐性やICデバイスの寸法に関するIC設計者の意図を、レチクルライタシ
ステムやレチクル検査システムひいてはウエハ検査システムへと適切に伝えるこ
とができない。
ノンクリティカル領域内およびクリティカル領域内に欠陥を有するか否かを決定
するための、改良されたICドキュメンテーションおよび装置が必要とされてい
る。
エハ検査システムへと設計者の意図を伝えるため、そして効率的且つ確実にレチ
クルを検査するための装置および方法を提供することによって、上述した問題点
を解決する。本発明は、IC回路パターンデータベースのクリティカル領域また
はノンクリティカル領域をフラグ付けするためのメカニズムを提供する。レチク
ルの製造、検査、およびICデバイスの製造等、他のフロー手続きは、IC回路
パターンデータベースにおけるフラグ付けされたクリティカル領域またはノンク
リティカル領域に基づいて行われる。
自動化(EDA)ツールとともに使用される回路設計を開示する。この回路設計
は、コンピュータ可読媒体に格納されており、集積回路の回路設計のうち少なく
とも一層のレイアウトパターンを電子表示したものを含む。レイアウトパターン
は、フラグ付きクリティカル領域を含み、このフラグ付きクリティカル領域は、
特殊な検査手続きまたは製造手続きを経るべきレチクル上または集積回路上のク
リティカル領域に対応している。フラグ付きクリティカル領域には、検査システ
ムまたは製造システムによって可読なフラグが含まれる。好ましい実施形態にお
いて、回路設計は再使用可能である。
造、および製造された集積回路の検査のうちいずれかの技術の最中に、特殊な分
析が実行される。本発明の別の態様では、回路設計に、(i)全体のレイアウト
パターンを含み、フラグ付きクリティカル領域を表示しないベース表示と、(ii
)クリティカル領域をフラグ付けし、全体のレイアウトパターンを表示しないシ
ャドウ表示と、が含まれる。1つの実施形態では、ベース表示およびシャドウ表
示が、これら2つの表示を合わせることによって、シングルレチクルを製造また
は検査するための命令を提供するように構成されている。
開示する。先ず、レチクル製造システムに電子表示が行われる。電子表示には、
フラグ付きクリティカル領域が含まれており、これによって、レチクル上の関連
のクリティカル領域に特殊な製造技術が必要であることが、レチクル製造システ
ムに示される。次に、電子表示に基づいたレチクルの製造が行われる。このとき
、電子表示のフラグ付きクリティカル領域に関連付けられたレチクルのクリティ
カル領域は特殊な製造技術によって製造され、レチクルの他の領域は通常の製造
技術によって製造される。また、上述したレチクルの製造方法を実現するコンピ
ュータ可読コードが格納されたコンピュータ可読媒体も開示する。
する方法を開示する。レチクルは、クリティカル領域に関連付けられた特殊分析
の領域と、通常領域に関連付けられた通常分析の領域とを有する。先ず、回路層
パターンの電子表示が提供される。この表示は、パターンの通常領域と、同パタ
ーンのフラグ付きクリティカル領域とを有する。次に、レチクルのテスト像が提
供される。また、テストレチクル像の予想パターンを含んだベースライン表示も
提供される。テストレチクル像とベースライン表示との比較は、(i)レチクル
の通常分析領域に対応するテストレチクル像の領域およびベースライン表示の領
域が通常分析を介して比較され、そして(ii)レチクルの特殊分析領域に対応
するテストレチクル像の領域およびベースライン表示の領域が特殊分析を介して
比較されるように、行われる。
殊なパラメータがベースラインの特殊分析領域における関連パラメータの第1の
閾値の範囲内であるか否かを決定することが含まれる。この比較の工程には、さ
らに、特殊分析領域における通常のパラメータが、ベースラインの通常分析領域
における関連パラメータの第2の閾値の範囲内であるか否かを決定することが含
まれる。また、上述したレチクルの検査方法を実現するコンピュータ可読コード
を格納したコンピュータ可読媒体も開示される。
化(EDA)ツールとともに使用される回路設計を開示する。回路設計は、コン
ピュータ可読媒体上に格納されており、集積回路の回路設計のうち少なくとも一
層のレイアウトパターンを電子表示したものを含む。レイアウトパターンは、フ
ラグ付きノンクリティカル領域を含み、このフラグ付きノンクリティカル領域は
、特殊な検査手続きまたは製造手続きを経るべきレチクル上または集積回路上の
ノンクリティカル領域に対応している。フラグ付きノンクリティカル領域には、
検査システムまたは製造システムによって可読なフラグが含まれる。
用して、レチクルまたは集積回路のノンクリティカル領域をレイアウトパターン
のフラグ付きノンクリティカル領域と比較し、通常の基準の閾値を使用して、レ
チクルまたは集積回路におけるフラグ付きノンクリティカル領域以外の通常領域
をレイアウトパターンにおけるフラグ付きノンクリティカル領域以外の通常領域
と比較することを含む。
な検査と通常の検査との2タイプ以上の検査を行うことが可能である。この形状
によって、様々な用途に対応して柔軟に検査技術を提供することができ、したが
って検査の工程が大幅に改善される。また、本発明は、レチクルやウエハ上の一
定のクリティカル領域に対する検査技術の向上を促進することによって、デバイ
スの歩留まりの大幅な向上に寄与することができる。つまり、ICデバイスの高
速化にともなって、構造が満たさなければならない公差要求が厳しくなるが、本
発明は、経済的な方法でこれらの厳しい公差要求を満足させるメカニズム、すな
わち、必ずしも全ての形状を厳しい公差要求でパターン形成および検査する必要
はないメカニズムを提供する。
明の上述したおよびその他の形状および利点が更に詳しく示される。
なお、この添付図面においては、同様の構成要素には同様の番号体型が与えられ
ている。
実施形態が例示されている。以下では、本発明をこの特定の実施形態と関連付け
て説明するが、これは、本発明を1つの実施形態に限定することを意図するもの
ではない。逆に、添付の特許請求の範囲によって定義される本発明の精神および
趣旨の範囲内に含まれ得る、代替物、変更態様、および均等物をもカバーするも
のである。以下の説明では、本発明の徹底的な理解を促すために、多くの項目を
特定している。しかしながら、本発明は、これらの項目の一部または全てを特定
しなくても実施できる。そのほか、本発明が不必要に不明瞭となるのを避けるた
め、周知の工程動作の説明は省略した。
示したフローチャートである。先ず、動作102において、任意の適切な設計技
術による集積回路(IC)デバイスの設計が行われる。例として、例えばコンピ
ュータによる設計の自動化(EDA)ツール等の既存の回路図ライブラリブロッ
クを使用して、ICデバイスを形成しても良い。また、従来のCADツール等の
任意の適切な設計システムの支援によって、スクラッチをもとに、ICデバイス
またはその一部分を作成して良い場合もある。例として、回路図CADツールを
使用し、特定のICデバイスのロジック図を設計しても良い。さらには、VHD
L等のハードウェア設計言語の支援によって、ICデバイスまたはその一部分の
仕様を記述しても良い。
般に「レイアウト」と称される)を作成する。回路パターンデータベースは、I
C層のレイアウトパターンを表した複数の電子表示からなり、これらの電子表示
は、ICデバイスの複数の物理層の製造に使用される複数のレチクルに後ほど変
換される。製造後のICデバイスの各物理層は、レチクルの1つと、回路パター
ンデータベースに関連した電子表示の1つとに対応する。例えば、ある電子表示
がシリコン基板上の拡散パターンに対応し、別の電子表示がゲート酸化物のパタ
ーンに、さらに別の電子表示がゲートポリシリコンのパターンに、さらに別の電
子表示が層間絶縁膜上のコンタクトのパターンに、さらに別の電子表示が配線層
上の配線パターンにそれぞれ対応するものとすることができる。各電子表示は、
複数の多角形または他の形状(以下では「図形」と称する)からなり、これらに
よってレチクルのパターンが規定される。
き、例えばEDAツールまたはCADツールを使用しても良い。例えば、ICデ
バイスの回路パターンを手動でレイアウト設計する際には、既存のライブラリセ
ルを使用しても良いし、使用しなくても良い。あるいは、合成ツールを使用する
ことによって、スクラッチをもとに、ICデバイスの回路パターンを自動的に作
成しても良いし、同じく合成ツールを使用することによって、既存のライブラリ
セルを繋ぎ合わせ、ICデバイスの回路パターンを自動的に作成しても良い。
き部分が含まれており、これらの部分は、レチクルや製造されたICデバイス中
の対応する部分を特殊な検査工程にしたがって検査するように検査システムに通
知するために使用される。フラグ付き部分は、また、レチクルやICデバイス中
の対応する部分を特殊な製造工程にしたがって製造するように製造システムに通
知するために使用するものとしてもよい。データベースの部分部分をフラグ付け
するためのメカニズムと、このようなフラグ付き部分を使用してレチクルまたは
ICデバイスを検査または製造するためのメカニズムとを、以下でさらに説明す
る。
、動作106において、複数のレチクルを製造するために使用される。レチクル
の製造は、カリフォルニア州ヘイワード市所在のETECから市販されているM
EBES 4500等の任意の適切なパターン生成器またはレチクルライタ装置
によって行われて良い。
電子表示に対応する。次に、動作108においてレチクルが検査され、動作11
0においてレチクルが検査をパスしたか否かが決定される。レチクルが検査をパ
スした場合は、動作112において、レチクルを使用してICデバイスの物理層
が製造される。しかしながら、レチクルが検査をパスしなかった場合は、動作1
14においてレチクルの修復またはリメイドが行われ、動作108において新し
いレチクルが検査される。回路パターンデータベースの各電子表示ごとに、動作
106〜112が実行される。
フォルニア州サンノゼ市所在のケーエルエー・テンコール社から市販されている
KLA301またはKLA305のレチクル検査ツールを利用しても良い。 以
下では、図9を参照にしながら検査システムの1つの実施形態を説明する。
上のフラグ付きクリティカル領域と、フラグ付きでないその他の通常領域とを含
む。フラグ付き領域は、レチクルまたは製造されたICデバイス中の対応するク
リティカル領域が特殊な検査手続きまたは製造手続きを必要とすることを示すも
のであり、後の工程において使用される。
任意の適切な技術によって行うことができる。例えば、ある所定の層の電子表示
において、その表示を構成する特定の「図形」上に特定のフラグまたはタグを含
ませても良い。別の実施形態としては、特定の層指定を使用してクリティカル領
域を識別するまたはフラグ付けしても良い。つまり、2つの層タイプを合わせて
使用することによって、同じ回路層を表示するのである(フラグ付き領域を含む
層タイプを「シャドウ表示」と称し、もう一方の層タイプを「ベース表示」と称
する場合もある。)。
して製造されたレチクルを検査するために使用することができる。あるいは、1
つの電子表示に複数の異なるシャドウ表示を含ませることによって、1つのレチ
クル上において複数タイプのクリティカル領域をフラグ付けしても良い。例えば
、あるシャドウ表示によって、厳しい閾値レベルまたは感度レベルで検査される
領域をフラグ付けし、別のシャドウ表示によって、特殊なアルゴリズムで検査さ
れる領域をフラグ付けしても良い。あるいは、ノンクリティカル領域をフラグ付
けすることによって、対応するフラグ付き領域が通常領域より緩い閾値レベルで
検査されることを示しても良い。
つ示した図である。本発明の1つの実施形態にしたがうと、これらの電子表示を
2つ合わせることによって、トランジスタの表示250が提供される。図に示す
ように、トランジスタ表示250は、(i)トランジスタのポリシリコン層を表
すポリ層電子表示254と、(ii)半導体基板上の拡散のレイアウトを表す拡散
層電子表示252とを含む。ポリ層電子表示254によって、トランジスタ25
0のゲート領域を含んだポリシリコン層のパターンが提供される。
いる。点線の境界内は、アクティブ領域258である。この例にはクリティカル
領域が含まれないので、フラグ付き領域も存在しない。ポリシリコンのレイアウ
トパターンは、電子表示254において実線の境界で示されている。実線の境界
内は、ポリシリコンの条片260である。この条片のゲート電極には、フラグ付
きクリティカル領域256が含まれる。ポリレベル電子表示254において、ク
リティカル領域は、(拡散電子表示の)アクティブ領域258とポリシリコン条
片260の交差部分によって規定されている。したがって、ポリ電子表示254
は、クリティカル領域256と、領域260全体またはクリティカル領域256
を除く260の少なくとも一部分を含む通常領域とを、ともに含んでいる。
に対して強化型の検査手続きや製造手続きを実行しても良い。例えば、フラグ付
きクリティカル領域およびフラグ付きでない領域の両方を使用することによって
、ポリシリコンのレチクルを製造しても良いが、フラグ付きクリティカル領域を
使用することによって、レチクル中の対応するクリティカル領域に強化型の検査
が実行されることを示しても良い。別の例として、フラグ付きクリティカル領域
を使用することによって、レチクル中の対応するクリティカル領域に、例えば細
い電子ビームを使用してレチクルのクリティカル領域を描画する等の強化型の製
造手続きが実行されることを示しても良い。
とができる。選択の幅を示すために、幾つかの実施例を次に挙げる。クリティカ
ル領域にフラグ付けする方法の1つとして、1つまたはそれ以上のシャドウ表示
を使用することが挙げられる。各シャドウ表示は、対象となるレベルの集積回路
設計に応じて、レイアウトパターンのクリティカル領域を1つまたはそれ以上フ
ラグ付けすることができる。
のパターンを含む(またはシャドウ層のフラグ付き領域を除いた部分を少なくと
も含む)ベース表示が含まれても良い。ベース表示に全体のパターンが含まれる
場合は、それ自体を使用してレチクルを製造することができる。一方のシャドウ
表示は、強化型の検査または製造が必要なレチクル中のクリティカル領域を示す
ためのみに使用される。したがって、ベース表示が、それに基づいてレチクルを
製造するために、パターン生成器またはレチクルライタに提供される一方で、シ
ャドウ表示は、レチクルまたは製造されたICデバイスをそれに基づいて検査す
るために、検査装置または製造装置に引き渡される。あるいは、シャドウ表示を
使用することによって、レチクル中(またはICデバイス中でも可能)の関連の
クリティカル領域を製造しても良い。
続きまたは製造手続きを指定しても良い。例として、1組のシャドウ領域を使用
することによって、必要とされる検査の閾値が異なる領域を、レチクル中で別々
にフラグ付けしても良い。別の例として、質的に異なる検査手続き、例えば領域
のエッジの位置をチェックするだけでなく領域の面積または平均幅もチェックす
る等の手続きを必要とする領域を、シャドウ領域を使用することによって、レチ
クル中でフラグ付けしても良い。
有した回路パターンデータベース300の一部分を示した図である。表示306
,308を2つ合わせることによって、トランジスタのポリシリコン層が示され
る。1つの実施形態では、ベース表示を使用してレチクルを製造するので、シャ
ドウ表示がレチクルの製造に使用されることはない。レチクルもしくは製造され
たICデバイスを検査するため、またはICデバイスを製造するためにのみ、シ
ャドウ表示を使用しても良い。レチクルを製造するために、ベース表示とシャド
ウ表示の両方を使用しても良い。この場合は、シャドウ表示のクリティカル領域
が特殊な製造手続き(例えば細い電子ビームを使用して解像度を引き上げる等)
を指定し、ベース表示が通常解像度の製造手続きを指定する。
使用しても良い。シャドウ表示とベース表示の両方が使用される場合は、ベース
表示を検査システムに提供することによって、レチクルまたはウエハ中で通常の
検査手続きを経る領域が特定される。反対に、シャドウ表示は、レチクルまたは
ウエハ中のどの領域が特殊な検査を必要とするかを検査システムに通知する。シ
ャドウ表示を単独で使用する場合は、シャドウ表示(少なくともクリティカル領
域を含む)に提供された領域のみが検査システムで検査される。あるいは、シャ
ドウ領域を使用することによって、低感度の検査が必要な領域または検査が全く
不要な領域を示しても良い。
パターンを規定しており、ポリシリコン条片302は、その下のシャドウ表示3
08において領域310としてフラグ付けされたクリティカルな部分304を含
む。つまり、クリティカルな部分が、隣接したシャドウ表示によってフラグ付け
されている。上述したように、レチクルや製造されたICデバイスに対して特殊
な検査手続きや製造手続きを実行するために、シャドウ表示を使用することがで
きる。ここで、シャドウ表示を使用する場合には、ベース表示におけるクリティ
カル領域のフラグ付けが不要であることに注意が必要である。
らのシステムを制御するコンピュータ)によって可読な任意の形態をとることが
できる。なかでも、図形(形状または多角形)のリストと、レチクルまたはダイ
のレイアウト内におけるその関連の位置と、を含んだファイルまたは他の適切な
機械可読データの形をとることが好ましい。このような幾何学的なレイアウトに
関しては、様々な標準フォーマットが入手可能であり、広く使用されている。
をフラグ付けする別の技術として、その層に関する改良されたベース表示または
標準表示を提供することが挙げられる。この実施形態は、シャドウ表示に依存し
ない。この実施形態では、対象となる回路層のファイルまたはデータベース表に
、パターンレイアウトを規定する図形のリストと、少なくともクリティカル領域
を含む図形に関連したフラグとが含まれる。
使用することができる。図4は、回路パターンレイアウト400を示した線図で
あり、図5A〜5Cは、本発明の3つの実施形態にしたがって図4の回路パター
ンレイアウト400を表した対応する各データベース構造である。回路パターン
レイアウト(図4に示されるような)は、EDAツールで使用するための再使用
可能なライブラリセルか、特定の集積回路のために特注されたオリジナルな設計
か、または集積回路設計内の層を描写するために使用された他の任意の電子表示
か、のいずれかとして提供することができる。図5A〜5Cのデータベースには
一層のみが示されているが、データベースには、特定のICデバイスの全物理層
に対応する1組の層全部を含ませることができる。
A 410は、複数の図形を含む。上述したように、図形は多角形または他の形
状で良く、これらを組み合わせることによって、IC層のパターン表示が形成さ
れる。例えば、セル410aは、図形402a、404a、406a、408a
を含む。各層および各セルは、それぞれ1つまたはそれ以上の図形を有するもの
とすることができる。これらの図形の組み合わせによって、集積回路上の特定の
位置におけるポリシリコン層のパターニングを規定することができる。あるいは
、これらの図形によって、基板や配線層等における拡散のパターニングを規定す
ることができる。また、回路パターン400には、それぞれが2つのセルA 4
10からなる複数のセルB 412が含まれる。図5A〜5Cに示されるように
、各図形をフラグ付し、それぞれを特定のタグまたはフラグに関連付けしても良
い。
ータベース構造は、図形およびセルの階層リストという形態をとっても良い。図
5Aに示すように、回路設計の1つの層(「層#1」)のデータベース500は
、セルAの規定502と、セルBの規定504と、セルのリスト506とを含む
。セルAの規定502は、4つの図形(図形1〜4)を含む。各図形は、セルA
内におけるその図形のサイズおよび位置を表した1組の座標を有する。セルBの
規定504は、2つのセルAと、それぞれの相対位置とを含む。セル506のリ
ストは、図4のセルを表している。したがって、リスト506には、セルA 4
10aに対応するセルAと、セルB 412a〜412cに対応する3つのセル
Bとが含まれる。
けられている。ここでは、手続きのタイプを区別する任意の適切なタグを使用す
ることができる。例えば、各タグによって、レチクル中の対応する部分を検査す
る際に使用される複数の閾値の1つを示しても良い。つまり、タグは、関連の図
形がどの程度の厳しさで検査されるかに関するものである。
を示す「1」、閾値の中間値を示す「2」、または閾値の最低値を示す「3」等
を示しても良い。あるいは、図5Bに示すように、タグによって、特定の図形に
強化型の検査を実行するか否かのみを示しても良い。例として、タグは「1」ま
たは「0」の値をとることができる。
リティカル領域に特定の検査アルゴリズムが実行されることを示しても良い。タ
グ「ゲート」は、トランジスタゲート用の強化型検査が図形1に実行されること
を示している。ゲート用の強化型検査は、例えば、図形1の平均幅または平均長
さのチェックを含んでも良い。タグ「コンタクト」は、コンタクト用の強化型検
査の手続きが図形3に実行されることを示している。強化型の検査手続きは、コ
ンタクトをチェックする際に特に適している。コンタクト用の特殊な検査手続き
は、例えば、コンタクト(図形3)の領域をチェックすることを含んでも良い。
することができる。例として、フラグを使用することによって、レチクルやIC
デバイス中の特定の領域に対して特定の検査アルゴリズムを選択したり、検査の
厳しさの度合い(例えば閾値のレベル)を選択したりしても良い。また、タグに
よって、このようなレチクルやICデバイスの製造を促進することもできる。例
えば、フラグ付き領域を使用することによって、レチクルやICデバイス中の対
応するクリティカル領域を製造する際に同領域に対して特別な注意が払われるこ
とを示しても良い。
明の1つの実施形態にしたがって示したフローチャートである。先ず、動作60
1において、与えられた回路パターンデータベースから、レチクルのベースライ
ン像を生成または「レンダ」する。ベースライン像は、単に回路パターンデータ
ベースの内容を像に直接変換する等の任意の適切な方法で生成することができる
。あるいは、回路パターンデータベースに完全に一致するレチクルを製造して得
られる結果をシミュレートすることによって、回路パターンデータベースをレン
ダしても良い。例えば、レチクルの製造時に一般的に生じる角の丸みを表すため
に、ベースライン像の回路パターンの角を丸めても良い。ベースライン像は、シ
ミュレートされたレチクルの光学像を引き出すことによって得られるシミュレー
トされた光学効果を含んでも良い。このような光学効果は、光学検査の技術を使
用してレチクルを評価する際に、必然的に遭遇するものである。また、例えば製
造設備等のレチクルのエンドユーザに、レチクルのベースライン像をベンダから
提供し、ベースラインの生成段階601における上述した工程を実施しても良い
。
したダイからベースライン像を生成しても良い。この方法では、レチクル上の同
一パターンだと見なされる像が、1つはベースライン像用に、もう1つは以下で
述べるテスト像用に、2つ生成される。ここで、多くのレチクルに、複数の同一
(および隣接)ダイのレイアウトパターンが含まれることに注意が必要である。
てレチクルの検査が行われ、レチクルまたはレチクルの一部分のテスト像が獲得
される。テスト像の獲得は、任意の適切なメカニズムによって行うことができる
。例えば、光学像または電子ビーム像を獲得しても良い。動作606では、テス
ト像とベースライン像の比較が行われる。この比較は、与えられた回路パターン
データベースのフラグ付きクリティカル領域に一部基づいて行われる。つまり、
フラグ付き領域によって、レチクル中の対応する領域に対して実行される検査の
タイプが示されている。
1つの実施形態にしたがって示したフローチャートである。動作702において
、レチクルの現領域が分析用に選択される。次に、動作704において、現領域
がクリティカル領域としてフラグ付けされているか否かが決定される。
おいて、レチクル上の対応するクリティカル領域またはそれを表したテスト像に
対して強化型の分析が実行される。現領域がフラグ付けされていない場合は、動
作714において通常の分析が実行される。
証するための、任意の適切なタイプの検査手続きを含むことができる。1つの実
施形態における強化型の分析では、フラグ付きでない通常領域に対して行われる
基準の緩い検査と異なる厳しい検査方法を提供することによって、対応するクリ
ティカル領域が設計仕様を満たすか否かが決定される。例として、テスト像上の
クリティカル領域のエッジをベースライン像のエッジと比較し、これらエッジの
位置の差が強化型の分析における閾値を上回るか否かを決定しても良い。別の例
として、強化型の分析に、通常の分析とは質的に異なる分析を含ませても良い。
つまり、強化型の分析において、通常の分析とは異なる検査アルゴリズムを使用
するのである。
カルな領域)で実行するのに適した任意の検査手続きの形をとることができる。
例えば、通常の分析では、従来の閾値を使用して、レチクル中の通常の(または
フラグ付きでない)領域を検査しても良い。このような閾値は、クリティカル領
域で利用される閾値よりも、基準が緩いのが通常である。つまり、ベースライン
からの差異のなかには、強化型の分析のもとでは欠陥を構成するが、通常の分析
のもとでは欠陥を構成しないものが含まれる。レチクルのタイプによっては、「
通常の分析」では実際には何の検査も必要としない場合がある。つまり、フラグ
付きでない領域におけるレチクルの形状が重要でなく、いくら欠陥を含んでも許
されるような場合である。このようなタイプの形状の1つとして、CMPのマー
キングが挙げられる。
たがって示した図である。図に示すように、テスト形状806(すなわち分析中
の形状)とベースライン形状808との比較が行われる。ベースライン形状は予
期される結果に対応し、テスト形状はレチクルの実際の製造結果に対応する。
が比較されるのみである。図に示すように、両者のエッジに関して正の差802
aおよび負の差802bが算出される。そして、このテスト形状およびベースラ
イン形状に関して差の合計が算出される。この分析では、正の差と負の差とが互
いに打ち消し合うので、2つの形状間の差の合計はほぼゼロに等しくなる。設計
仕様によって、テスト形状とベースライン形状の差が通常の閾値を上回ってはな
らないことが規定されている場合は、この通常の分析では欠陥が検出されない。
あるいは、エッジ位置の偏差の大きさを加算する場合も多く見られる。このよう
な場合は、例えば図8Aの例では、通常分析によっても普通に欠陥が検出される
。
ッジに対するテスト形状のエッジの位置よりも重要だと見なされるパラメータが
存在する場合は、そのテスト形状をフラグ付けし、質的に異なる検査の必要を示
すことができる。例えば、その形状をゲート(図5Cを参照)または配線として
フラグ付けすることによって、分析中の形状の平均幅804aをベースライン形
状804bの平均幅と比較することを示しても良い。あるいは、そのテスト形状
をフラグ付けすることによって、形状の平均幅が所定の範囲内でなければならな
いことを示しても良い。これらの比較および分析は、線幅またはゲート幅が、そ
れら配線またはゲートの位置全体のズレよりもずっと重要である場合に有用であ
る。線幅と全体の位置とがともに重要である場合は、その領域に対し、通常の分
析(エッジの位置)と強化型の分析(配線の幅)との両方を行うことができる。
図8Aの例では、線幅の分析によって、ベースライン像と分析中の像との間に重
大な偏差は存在しないことが示される(一方、通常のエッジ位置の分析では欠陥
が示される)。
明の1つの実施形態にしたがってそれぞれ示した図である。図8Bに示すように
、テスト形状856がベースライン形状852と比較される。通常の検査では、
上述したように、テスト形状とベースライン形状との間におけるエッジの差(例
えば854)が算出される。この実施例では、テスト形状の全体のサイズがベー
スライン形状の全体のサイズとかなり異なるが、エッジの差は比較的小さいかま
たは互いに打ち消し合うことができる。これに対して図8Cでは、テスト形状8
60がベースライン形状858とほぼ同面積を有するが、通常の分析のもとでは
、これらのエッジの差は比較的大きく、互いに打ち消し合うことができない。し
たがって、これらエッジの差の合計が意味を持つようになる。要するに、図8B
では大きな面積差が検出されず、図8Cでは面積が同じでも欠陥が検出される。
、例えばコンタクト等の検査に適さない場合もある。つまり、コンタクトが、例
えば特定のエネルギのスループットに適合するために一定の最小面積を必要とす
る場合等である。また、面積の大きさが適切である限りコンタクトの形状は重要
でない場合等である。したがって、本発明では、ベースラインの形状をフラグ付
けすることによって、領域のサイズチェックを含む強化型の検査を示すことが可
能になる。例えば、フラグによって、分析中の形状の領域をベースライン形状の
領域と比較することを示しても良い。したがって、本発明では、あるレチクル形
状の領域が重要な設計要求である場合に、それに対応するベースライン像をフラ
グ付けすることによって、領域の比較を利用した強化型分析の必要を示すことが
できる。
、欠陥が存在するか否かが決定される(例えば、ベースライン像と分析した像と
の間におけるエッジの位置、面積、または線幅の差が既定の閾値より大きい等)
。欠陥が存在する場合は、動作710においてエラーレポートが生成される。次
に、動作712において、他に検査するべき領域があるか否かが決定される。他
に検査するべき領域がある場合は、動作702において新しい現領域が獲得され
、その領域が分析される。他に検査する領域がない場合は、工程606は終了す
る。
とができる。図9は、本発明の好ましい実施形態において図6の構成108が実
行されるレチクル検査ステーション−レチクルストッカステーション900を示
した図である。レチクルを自動的に搬送するための自動ローダ208は、レチク
ル検査ステーション250の検査ポート202に向かって延びるアーム210を
有したロボット212を含む。アーム210は、回転して外部ポート204に向
かって延びることができ、このときの状態が符号210’で示されている。同様
に、符号210”で示されている状態において、ロボットアームは、レチクルス
トッカステーション216のストレージポート206に向かって延びることがで
きる。このレチクルストッカステーション216は、一般に、レチクルを保管す
るための多数のスロットまたはトラックを含む。ロボットアームは、さらに延び
てレチクルストッカステーション216からレチクル214を引き出すように設
計されている。
を外部ポート204に置いた後にスタートする。これは、例えば続く検査の用途
において使用するまでレチクルをレチクルストッカステーション216に保管す
ることを意図して行われる。位置210’にあるロボットアームは、図9に示す
ように延びることによって、レチクルを外部ポート204から搬送し、レチクル
ストッカステーション216のローディングポートに保管する。例えば製造用に
レチクルが必要とされる場合は、ロボットアーム210”は、レチクル214を
ローディングポートから引き出して、検査システム250の検査ポート202に
置く。
ピュータシステム252では、図6で詳述した検査工程108が実行され、レチ
クルが検査をパスしたか否かが決定される。コンピュータシステム252は、検
査システム250と一体化していても良いし、検査システム250から分離され
ていても良い。検査システム250は、例えば特殊な検査を必要とする領域にフ
ラグ付けする等の、設計者の意図に関するデータ254を、データ構造の形で受
信する。また、コンピュータシステム252は、検査システム250から像デー
タを受信する。像データは、ユーザの設計意図に関するデータ254に少なくと
も部分的に基づいて分析される。レチクルの検査が完了したら、レチクル214
は、使用に備えて製造設備に搬送できるように、外部ポート204上に置かれる
。これは、もちろん検査にパスしたことを想定した場合である。あるいは、レチ
クル214を修復またはリメイドしても良い。
常分析および強化型分析を行なう領域を特定したデータベースレコードを検索す
る、レチクルのベースライン像を格納する、レチクルの新しい像を格納する、新
しい像をベースライン像と比較する、欠陥の位置を格納する等々)を実行および
制御するために適したコンピュータシステムは、種々のベンダから得ることがで
きる。好ましい1つの実施形態では、Silicon Graphics 0−
200コンピュータ(カリフォルニア州マウンテンビュー市)またはSun S
PARC(カリフォルニア州サニーヴェイル市所在のサン・マイクロシステムズ
)を利用して良い。いずれの場合も、コンピュータシステムは、入出力ポートに
結合された1つまたはそれ以上のプロセッサと、適切なバスまたは他の通信メカ
ニズムを介した1つまたはそれ以上のメモリを有することが好ましい。
ーする。このような表示は、一般に、磁気式、電気式、または光学式に可読な媒
体に格納される。このような表示の内容は、電気信号、磁気信号、電磁信号、光
信号等々として伝送することができる。
多くを実行するコンピュータシステムに一体化されていることが好ましい。この
ような複合システムは、(a)メモリに格納された(好ましくは圧縮された)ベ
ースライン像と、(b)レチクルの光ビーム像または電子ビーム像を生成するよ
うに構成された結像システムと、(c)ベースライン像と現テスト像とを比較し
て欠陥を識別するように構成された処理装置と、を少なくとも含むことが好まし
い。結像システムは、最低限でも、(i)レチクルの特定の場所に直接放射する
ように方向付けられた照射源と、(ii)レチクルによって散乱された照射源を
もとにしてレチクルの像を検出するように方向付けられた1つまたはそれ以上の
検出器と、を含むのが一般的である。結像システムは、さらに走査手段を含んで
も良い。
請求の範囲を逸脱しない範囲内ならば、特定の変更および修正を加えられること
は明らかである。ここで、本発明の工程および装置を実現する代替の方法が数多
く存在することに注意が必要である。例として、対応する回路図ネットリストま
たはデータベース内にタグを提供することによって、回路パターンのクリティカ
ル領域をフラグ付けし、次いで、レチクルの検査にその回路図データベースを使
用しても良い。別の例として、検査の基準が緩いこと、または検査が行われない
ことを示すように、領域のフラグ付けを行っても良い(例えばノンクリティカル
なCMP層の場合等)。また、フラグ付けされない領域とフラグ付けされた領域
との両方に実行される通常の分析に加えて追加の検査分析が行われることを示す
ように、領域のフラグ付けを行っても良い。したがって、以上で取り上げた実施
形態は、例示を目的としたものであって、本発明の内容を限定するものではない
。このため本発明は、本明細書で特定した詳細に限定されることなく、添付した
特許請求の範囲の範囲および同等物の範囲内で、種々の変更を加えることが可能
である。
ートである。
れるレイアウトパターンの電子表示を2つ示した図である。
本発明の1つの実施形態にしたがって示した図である。
である。
の3つの実施形態にしたがってそれぞれ示した図である。
の3つの実施形態にしたがってそれぞれ示した図である。
の3つの実施形態にしたがってそれぞれ示した図である。
形態にしたがって示したフローチャートである。
にしたがって示したフローチャートである。
て示した図である。
て示した図である。
て示した図である。
るレチクル検査ステーション−レチクルストッカステーションを示した図である
。
Claims (40)
- 【請求項1】 集積回路の設計においてコンピュータによる設計の自動化
(EDA)ツールとともに使用される回路設計であって、 前記回路設計は、コンピュータ可読媒体上に格納されており、前記回路設計は
、集積回路上の前記回路設計の少なくとも一層に関するレイアウトパターンの電
子表示を含み、前記レイアウトパターンは、特殊な検査手続きまたは製造手続き
を経るべきレチクルまたは集積回路上のクリティカル領域に対応するフラグ付き
クリティカル領域を含み、前記フラグ付きクリティカル領域は、検査システムま
たは製造システムによって可読なフラグを含む、回路設計。 - 【請求項2】 請求項1に記載の回路設計であって、前記回路設計は再使用
可能である回路設計。 - 【請求項3】 請求項1または2に記載の回路設計であって、 前記特殊な分析は、レチクルの検査と、レチクルの製造と、集積回路の製造と
、製造された集積回路の検査のうちいずれかの工程の最中に実行される回路設計
。 - 【請求項4】 請求項1ないし3のいずれかに記載の回路設計であって、 前記回路設計は、(i)前記レイアウトパターン全体を含み、前記フラグ付き
クリティカル領域を表示しないベース表示と、(ii)前記クリティカル領域をフ
ラグ付けし、前記レイアウトパターン全体を表示しないシャドウ表示と、を含む
回路設計。 - 【請求項5】 請求項4に記載の回路設計であって、 前記ベース表示および前記シャドウ表示は、合わせて単一のレチクルを製造ま
たは検査するための命令を提供するように構成されている回路設計。 - 【請求項6】 請求項4または5に記載の回路設計であって、 前記ベース表示は単一のレチクルに変換されるように構成され、前記シャドウ
表示は前記単一のレチクルの検査に使用される検査システムに命令を提供するよ
うに構成されている回路設計。 - 【請求項7】 請求項1ないし6のいずれかに記載の回路設計であって、 前記特殊な検査手続きは、厳しい基準の閾値を使用して、前記レチクル中また
は前記集積回路中の前記クリティカル領域を、前記レイアウトパターンの前記フ
ラグ付きクリティカル領域と比較するとともに、通常の基準の閾値を使用して、
前記レチクル中または前記集積回路中における前記フラグ付きクリティカル領域
以外の通常の領域を、前記レイアウトパターン中における前記フラグ付きクリテ
ィカル領域以外の前記レイアウトパターンの通常の領域と比較することを含む回
路設計。 - 【請求項8】 請求項1ないし6のいずれかに記載の回路設計であって、 前記特殊な検査手続きは、厳しい基準の閾値を使用して、前記レチクル中また
は前記集積回路中の前記クリティカル領域を、前記レイアウトパターン中の前記
フラグ付きクリティカル領域と比較することを含み、前記レチクル中または前記
集積回路中における前記フラグ付きクリティカル領域以外の通常の領域は、前記
レイアウトパターン中における前記フラグ付きクリティカル領域以外の前記レイ
アウトパターンの通常の領域と比較されない回路設計。 - 【請求項9】 請求項8に記載の回路設計であって、 前記厳しい基準の閾値は、前記レチクルのクリティカル領域の線幅を、前記レ
イアウトパターンの前記フラグ付きクリティカル領域の線幅と比較するために使
用される回路設計。 - 【請求項10】 請求項8に記載の回路設計であって、 前記厳しい基準の閾値は、前記レチクルのクリティカル領域の面積を、前記レ
イアウトパターンの前記フラグ付きクリティカル領域の面積と比較するために使
用される回路設計。 - 【請求項11】 請求項1ないし10のいずれかに記載の回路設計であって
、 前記特殊な検査は、前記クリティカル領域中に欠陥があるか否かを決定するた
めに実行される回路設計。 - 【請求項12】 請求項1ないし11のいずれかに記載の回路設計であって
、 前記特殊な検査手続きまたは製造手続きは、前記レイアウトパターン中のフラ
グ付きでない領域に関連付けられた通常の検査または製造とは質的に異なる回路
設計。 - 【請求項13】 請求項1ないし12のいずれかに記載の回路設計であって
、 前記レイアウトパターンは、前記第1の検査手続きまたは製造手続きとは量的
に異なる第2の特殊な検査手続きまたは製造手続きを経るべきレチクルまたは集
積回路上の第2のクリティカル領域に対応する第2のフラグ付きクリティカル領
域を含む回路設計。 - 【請求項14】 請求項1ないし12のいずれかに記載の回路設計であって
、 前記レイアウトパターンは、前記第1の検査手続きまたは製造手続きとは質的
に異なる第2の特殊な検査手続きまたは製造手続きを経るべきレチクルまたは集
積回路上の第2のクリティカル領域に対応する第2のフラグ付きクリティカル領
域を含む回路設計。 - 【請求項15】 集積回路デバイスのためのレチクルを製造する方法であっ
て、 前記レチクルのためのレイアウトパターンの電子表示をレチクル製造システム
に提供する工程であって、前記電子表示は、前記レチクル中の関連のクリティカ
ル領域が特殊な製造技術を必要とすることを前記レチクル製造システムに示すフ
ラグ付きクリティカル領域を有する工程と、 前記電子表示に基づいてレチクルを製造する工程であって、前記電子表示の前
記フラグ付きクリティカル領域に関連付けられた前記レチクルの前記クリティカ
ル領域は特殊な製造技術によって製造され、前記レチクルの他の領域は通常の製
造技術によって製造される工程と を備える方法。 - 【請求項16】 請求項15に記載の方法であって、 前記表示の前記フラグ付きクリティカル領域は、前記レチクル製造システムに
よって可読なフラグを含む方法。 - 【請求項17】 請求項15または16に記載の方法であって、 前記フラグ付きクリティカル領域はシャドウ表示において識別され、前記シャ
ドウ表示はベース表示とともに前記全体のレイアウト表示を規定する方法。 - 【請求項18】 請求項15ないし17のいずれかに記載の方法であって、 前記レチクルの前記クリティカル領域は、前記レチクルの他の部分とは異なる
パターン形成の設定によって製造される方法。 - 【請求項19】 請求項18に記載の方法であって、 前記パターン形成の設定は電子ビームのサイズを選択する方法。
- 【請求項20】 請求項15ないし19のいずれかに記載の方法であって、
さらに、 前記レチクルの前記クリティカル領域を前記レチクルの他の部分と異なる方法
で検査する工程を含む方法。 - 【請求項21】 集積回路デバイスのためのレチクルを製造するためのプロ
グラム命令を含んだコンピュータ可読媒体であって、 電子表示をレチクル製造システムに提供するためのコンピュータ可読コードで
あって、前記電子表示は、前記レチクル中の関連のクリティカル領域が特殊な製
造技術を必要とすることを前記レチクル製造システムに示すフラグ付きクリティ
カル領域を有する、コンピュータ可読コードと、 前記電子表示に基づいてレチクルを製造するためのコンピュータ可読コードで
あって、前記電子表示の前記フラグ付きクリティカル領域に関連付けられた前記
レチクルの前記クリティカル領域は前記特殊な製造技術によって製造され、前記
レチクルの他の領域は通常の製造技術によって製造される、コンピュータ可読コ
ードと、 前記コンピュータ可読コードを格納するためのコンピュータ可読媒体と を備えるコンピュータ可読媒体。 - 【請求項22】 回路層パターンを規定するためのレチクルを検査する方法
であって、前記レチクルは、クリティカル領域に関連付けられた特殊な分析の領
域と、通常領域に関連付けられた通常の分析の領域とを有し、前記方法は、 前記パターンの通常領域と前記パターンのフラグ付きクリティカル領域とを有
した前記回路層パターンの電子表示を提供する工程と、 前記レチクルのテストレチクル像を提供する工程と、 前記テストレチクル像の予想パターンを含んだベースライン表示を提供する工
程と、 (i)前記レチクルの前記通常分析の領域に対応する前記テストレチクル像の
領域および前記ベースライン表示の領域が通常の分析によって比較され、(ii)
前記レチクルの前記特殊分析の領域に対応する前記テストレチクル像の領域およ
び前記ベースライン表示の領域が特殊な分析によって比較されるように、前記テ
ストレチクル像を前記ベースライン表示と比較する工程と を備える方法。 - 【請求項23】 請求項22に記載の方法であって、 前記テストレチクル像は電子光学像である方法。
- 【請求項24】 請求項22または23に記載の方法であって、 前記特殊な分析は前記通常の分析より厳しい基準の閾値によって実行される方
法。 - 【請求項25】 請求項22ないし24のいずれかに記載の方法であって、 前記通常の分析は、第1の閾値を使用して、前記テストレチクル像中および前
記ベースライン表示中の対応する形状のエッジ位置を比較し、前記特殊な分析は
、第2の閾値を使用して、前記テストレチクル像中および前記ベースライン表示
中の対応する形状のエッジ位置を比較する方法。 - 【請求項26】 請求項22ないし24のいずれかに記載の方法であって、 前記特殊な分析は、前記テストレチクル像中および前記ベースライン表示中の
対応する形状の線幅を比較する方法。 - 【請求項27】 請求項26に記載の方法であって、 前記対応する形状はゲート電極である方法。
- 【請求項28】 請求項22ないし24のいずれかに記載の方法であって、 前記特殊な分析は、前記テストレチクル像中および前記ベースライン表示中の
対応する形状の面積を比較する方法。 - 【請求項29】 請求項28に記載の方法であって、 前記対応する形状はバイアスホールまたはコンタクトホールである方法。
- 【請求項30】 請求項22ないし29のいずれかに記載の方法であって、 前記比較は、 前記特殊分析の領域における特殊なパラメータが前記ベースラインの特殊分
析の領域における関連のパラメータの第1の閾値の範囲内であるか否かを決定す
る工程を備える方法。 - 【請求項31】 請求項30に記載の方法であって、 前記比較は、さらに、 前記特殊分析の領域における通常のパラメータが前記ベースラインの通常分
析の領域における関連のパラメータの第2の閾値の範囲内であるか否かを決定す
る工程を備える方法。 - 【請求項32】 請求項31に記載の方法であって、 前記第2の閾値は前記第1の閾値より大きい値を有する方法。
- 【請求項33】 請求項31または32に記載の方法であって、 前記特殊なパラメータは前記特殊分析の領域の平均幅または線幅である方法。
- 【請求項34】 請求項33に記載の方法であって、 前記通常のパラメータは前記テストの通常分析の領域のエッジ位置である方法
。 - 【請求項35】 請求項31または32に記載の方法であって、 前記特殊なパラメータは前記特殊分析の領域中の形状の面積である方法。
- 【請求項36】 請求項22ないし35のいずれかに記載の方法であって、 前記特殊な分析は、前記通常の分析と質的に異なるアルゴリズムを実行する方
法。 - 【請求項37】 請求項22ないし36のいずれかに記載の方法であって、 前記ベースライン像は、テスト効果を含む前記回路層パターンの表示を描いた
ものである方法。 - 【請求項38】 回路層パターンを規定するためのレチクルを検査するため
のプログラム命令を含んだコンピュータ可読媒体であって、前記レチクルは、ク
リティカル領域に関連付けられた特殊な分析の領域と、通常領域に関連付けられ
た通常の分析の領域とを有し、前記コンピュータ可読媒体は、 前記パターンの通常領域と前記パターンのフラグ付きクリティカル領域とを有
した前記回路層パターンの電子表示を提供するためのコンピュータ可読コードと
、 前記レチクルのテストレチクル像を提供するためのコンピュータ可読コードと
、 前記テストレチクル像の予想パターンを含んだベースライン表示を提供するた
めのコンピュータ可読コードと、 (i)前記レチクルの前記通常分析の領域に対応する前記テストレチクル像の
領域および前記ベースライン表示の領域が通常の分析によって比較され、(ii)
前記レチクルの特殊分析の領域に対応する前記テストレチクル像の領域および前
記ベースライン表示の領域が特殊な分析によって比較されるように、前記テスト
レチクル像を前記ベースライン表示と比較するためのコンピュータ可読コードと
、 前記コンピュータ可読コードを格納するためのコンピュータ可読媒体と を備えるコンピュータ可読媒体。 - 【請求項39】 集積回路の設計においてコンピュータによる設計の自動化
(EDA)ツールとともに使用される回路設計であって、 前記回路設計は、コンピュータ可読媒体上に格納されており、前記回路設計は
、集積回路上の前記回路設計の少なくとも一層に関するレイアウトパターンの電
子表示を含み、前記レイアウトパターンは、特殊な検査手続きまたは製造手続き
を経るべきレチクル上または集積回路上のノンクリティカル領域に対応するフラ
グ付きノンクリティカル領域を含み、前記フラグ付きノンクリティカル領域は、
検査システムまたは製造システムによって可読なフラグを含む回路設計。 - 【請求項40】 請求項39に記載の回路設計であって、 前記特殊な検査手続きは、基準が緩い閾値を使用して、前記レチクル中または
前記集積回路中の前記ノンクリティカル領域を、前記レイアウトパターン中の前
記フラグ付きノンクリティカル領域と比較し、基準が通常の閾値を使用して、前
記レチクル中または前記集積回路中における前記フラグ付きノンクリティカル領
域以外の通常の領域を、前記レイアウトパターン中における前記フラグ付きノン
クリティカル領域以外の通常の領域と比較することを含む回路設計。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/213,744 US6529621B1 (en) | 1998-12-17 | 1998-12-17 | Mechanisms for making and inspecting reticles |
US09/213,744 | 1998-12-17 | ||
PCT/US1999/030240 WO2000036525A2 (en) | 1998-12-17 | 1999-12-17 | Mechanisms for making and inspecting reticles |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009259144A Division JP5075904B2 (ja) | 1998-12-17 | 2009-11-12 | 回路設計図、検査方法、および処理方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002532760A true JP2002532760A (ja) | 2002-10-02 |
JP2002532760A5 JP2002532760A5 (ja) | 2006-07-20 |
JP4739527B2 JP4739527B2 (ja) | 2011-08-03 |
Family
ID=22796329
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000588700A Expired - Lifetime JP4739527B2 (ja) | 1998-12-17 | 1999-12-17 | レチクルを製造および検査するためのメカニズム |
JP2009259144A Expired - Lifetime JP5075904B2 (ja) | 1998-12-17 | 2009-11-12 | 回路設計図、検査方法、および処理方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009259144A Expired - Lifetime JP5075904B2 (ja) | 1998-12-17 | 2009-11-12 | 回路設計図、検査方法、および処理方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US6529621B1 (ja) |
EP (2) | EP1141868A2 (ja) |
JP (2) | JP4739527B2 (ja) |
WO (1) | WO2000036525A2 (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002543463A (ja) * | 1999-05-03 | 2002-12-17 | ケーエルエー−テンカー コーポレイション | レチクル検査中にグローバルデータを収集するための装置および方法 |
JP2004502972A (ja) * | 2000-07-05 | 2004-01-29 | デュポン フォトマスクス, インコーポレイテッド | ネットワークに基づくフォトマスクデータ入力インタフェース及びフォトマスク製造用の命令生成装置 |
JP2004336022A (ja) * | 2003-04-11 | 2004-11-25 | Applied Materials Inc | 集積回路製造プロセスにおいて設計意図をキャプチャして使用する方法および装置 |
JP2005033013A (ja) * | 2003-07-14 | 2005-02-03 | Hitachi High-Technologies Corp | 半導体製造システム |
JP2005533283A (ja) * | 2002-07-12 | 2005-11-04 | ケイデンス デザイン システムズ インコーポレイテッド | コンテクスト特定のマスク書込のための方法及びシステム |
JP2006502422A (ja) * | 2002-07-12 | 2006-01-19 | ケイデンス デザイン システムズ インコーポレイテッド | コンテクスト特定型のマスク検査のための方法及びシステム |
WO2006075687A1 (ja) * | 2005-01-14 | 2006-07-20 | Fujitsu Limited | パターン欠陥検査方法及び半導体装置の製造方法 |
JP2007513385A (ja) * | 2003-12-04 | 2007-05-24 | ケーエルエー・テンコール・テクノロジーズ・コーポレーション | レチクル・レイアウト・データをシミュレートし、レチクル・レイアウト・データを検査し、レチクル・レイアウト・データの検査プロセスを生成する方法 |
JP2007536560A (ja) * | 2003-07-03 | 2007-12-13 | ケーエルエー−テンカー テクノロジィース コーポレイション | デザイナ・インテント・データを使用するウェハとレチクルの検査の方法およびシステム |
JP2007333783A (ja) * | 2006-06-12 | 2007-12-27 | Fujitsu Ltd | 露光用マスクの検査装置、検査方法、製造方法および露光用マスク |
JP2008166838A (ja) * | 2008-03-10 | 2008-07-17 | Hitachi High-Technologies Corp | 半導体製造システム |
JP2008299259A (ja) * | 2007-06-04 | 2008-12-11 | Dainippon Printing Co Ltd | フォトマスク欠陥判定方法 |
JP2012511168A (ja) * | 2008-12-05 | 2012-05-17 | マイクロニック マイデータ アーベー | マイクロリソグラフ印刷における勾配を援用した画像再サンプリング |
Families Citing this family (97)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6578188B1 (en) | 1997-09-17 | 2003-06-10 | Numerical Technologies, Inc. | Method and apparatus for a network-based mask defect printability analysis system |
US6453452B1 (en) | 1997-12-12 | 2002-09-17 | Numerical Technologies, Inc. | Method and apparatus for data hierarchy maintenance in a system for mask description |
US7107571B2 (en) | 1997-09-17 | 2006-09-12 | Synopsys, Inc. | Visual analysis and verification system using advanced tools |
US6370679B1 (en) | 1997-09-17 | 2002-04-09 | Numerical Technologies, Inc. | Data hierarchy layout correction and verification method and apparatus |
US6470489B1 (en) | 1997-09-17 | 2002-10-22 | Numerical Technologies, Inc. | Design rule checking system and method |
US6757645B2 (en) | 1997-09-17 | 2004-06-29 | Numerical Technologies, Inc. | Visual inspection and verification system |
US7617474B2 (en) | 1997-09-17 | 2009-11-10 | Synopsys, Inc. | System and method for providing defect printability analysis of photolithographic masks with job-based automation |
US7093229B2 (en) | 1997-09-17 | 2006-08-15 | Synopsys, Inc. | System and method for providing defect printability analysis of photolithographic masks with job-based automation |
US7106895B1 (en) * | 1999-05-05 | 2006-09-12 | Kla-Tencor | Method and apparatus for inspecting reticles implementing parallel processing |
US6778695B1 (en) * | 1999-12-23 | 2004-08-17 | Franklin M. Schellenberg | Design-based reticle defect prioritization |
US6557162B1 (en) * | 2000-09-29 | 2003-04-29 | Numerical Technologies, Inc. | Method for high yield reticle formation |
JP3266602B1 (ja) * | 2000-10-30 | 2002-03-18 | 洋一 奥寺 | アドレス照会システム、コンピュータプログラム製品及びその方法 |
US6873720B2 (en) | 2001-03-20 | 2005-03-29 | Synopsys, Inc. | System and method of providing mask defect printability analysis |
US6925202B2 (en) | 2001-03-20 | 2005-08-02 | Synopsys, Inc. | System and method of providing mask quality control |
US6617087B1 (en) * | 2001-06-27 | 2003-09-09 | Advanced Micro Devices, Inc. | Use of scatterometry to measure pattern accuracy |
US6721928B2 (en) | 2001-07-26 | 2004-04-13 | Numerical Technologies, Inc. | Verification utilizing instance-based hierarchy management |
US6560766B2 (en) | 2001-07-26 | 2003-05-06 | Numerical Technologies, Inc. | Method and apparatus for analyzing a layout using an instance-based representation |
US7035448B2 (en) * | 2001-08-20 | 2006-04-25 | Hoya Corporation | Method of defect inspection of graytone mask and apparatus doing the same |
US7014955B2 (en) | 2001-08-28 | 2006-03-21 | Synopsys, Inc. | System and method for indentifying dummy features on a mask layer |
US6670082B2 (en) | 2001-10-09 | 2003-12-30 | Numerical Technologies, Inc. | System and method for correcting 3D effects in an alternating phase-shifting mask |
US6976240B2 (en) | 2001-11-14 | 2005-12-13 | Synopsys Inc. | Simulation using design geometry information |
US7236847B2 (en) | 2002-01-16 | 2007-06-26 | Kla-Tencor Technologies Corp. | Systems and methods for closed loop defect reduction |
US7175503B2 (en) | 2002-02-04 | 2007-02-13 | Kla-Tencor Technologies Corp. | Methods and systems for determining a characteristic of polishing within a zone on a specimen from combined output signals of an eddy current device |
US7257247B2 (en) * | 2002-02-21 | 2007-08-14 | International Business Machines Corporation | Mask defect analysis system |
US6966047B1 (en) * | 2002-04-09 | 2005-11-15 | Kla-Tencor Technologies Corporation | Capturing designer intent in reticle inspection |
US6850050B2 (en) * | 2002-05-24 | 2005-02-01 | Intel Corporation | Reticle inspection |
US7302672B2 (en) * | 2002-07-12 | 2007-11-27 | Cadence Design Systems, Inc. | Method and system for context-specific mask writing |
AU2003247868A1 (en) | 2002-07-15 | 2004-02-02 | Kla-Tencor Technologies Corp. | Defect inspection methods that include acquiring aerial images of a reticle for different lithographic process variables |
US6902855B2 (en) | 2002-07-15 | 2005-06-07 | Kla-Tencor Technologies | Qualifying patterns, patterning processes, or patterning apparatus in the fabrication of microlithographic patterns |
US6792592B2 (en) | 2002-08-30 | 2004-09-14 | Numerical Technologies, Inc. | Considering mask writer properties during the optical proximity correction process |
US7043071B2 (en) | 2002-09-13 | 2006-05-09 | Synopsys, Inc. | Soft defect printability simulation and analysis for masks |
US7379175B1 (en) | 2002-10-15 | 2008-05-27 | Kla-Tencor Technologies Corp. | Methods and systems for reticle inspection and defect review using aerial imaging |
US7123356B1 (en) | 2002-10-15 | 2006-10-17 | Kla-Tencor Technologies Corp. | Methods and systems for inspecting reticles using aerial imaging and die-to-database detection |
US7027143B1 (en) | 2002-10-15 | 2006-04-11 | Kla-Tencor Technologies Corp. | Methods and systems for inspecting reticles using aerial imaging at off-stepper wavelengths |
US7126699B1 (en) | 2002-10-18 | 2006-10-24 | Kla-Tencor Technologies Corp. | Systems and methods for multi-dimensional metrology and/or inspection of a specimen |
US7457736B2 (en) | 2002-11-21 | 2008-11-25 | Synopsys, Inc. | Automated creation of metrology recipes |
US6990385B1 (en) | 2003-02-03 | 2006-01-24 | Kla-Tencor Technologies Corporation | Defect detection using multiple sensors and parallel processing |
US7135344B2 (en) * | 2003-07-11 | 2006-11-14 | Applied Materials, Israel, Ltd. | Design-based monitoring |
US7024638B2 (en) * | 2003-07-14 | 2006-04-04 | Cadence Design Systems, Inc. | Method for creating patterns for producing integrated circuits |
US7430898B1 (en) | 2003-09-04 | 2008-10-07 | Kla-Tencor Technologies Corp. | Methods and systems for analyzing a specimen using atomic force microscopy profiling in combination with an optical technique |
CN100416574C (zh) * | 2003-12-04 | 2008-09-03 | 克拉-坦科技术股份有限公司 | 模拟标线图案数据、检查标线图案数据以及产生用于检测标线图案数据工艺的方法 |
US7646906B2 (en) * | 2004-01-29 | 2010-01-12 | Kla-Tencor Technologies Corp. | Computer-implemented methods for detecting defects in reticle design data |
US9188974B1 (en) | 2004-02-13 | 2015-11-17 | Kla-Tencor Technologies Corp. | Methods for improved monitor and control of lithography processes |
WO2006019919A2 (en) * | 2004-07-21 | 2006-02-23 | Kla-Tencor Technologies Corp. | Computer-implemented methods for generating input for a simulation program for generating a simulated image of a reticle |
JP4904034B2 (ja) * | 2004-09-14 | 2012-03-28 | ケーエルエー−テンカー コーポレイション | レチクル・レイアウト・データを評価するための方法、システム及び搬送媒体 |
JP4679243B2 (ja) * | 2005-05-25 | 2011-04-27 | 株式会社東芝 | マスク作成方法および半導体装置の製造方法 |
US7769225B2 (en) * | 2005-08-02 | 2010-08-03 | Kla-Tencor Technologies Corp. | Methods and systems for detecting defects in a reticle design pattern |
JP4976681B2 (ja) * | 2005-10-31 | 2012-07-18 | 株式会社東芝 | パターン形状評価方法およびパターン形状評価プログラム |
US7570796B2 (en) | 2005-11-18 | 2009-08-04 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
US8041103B2 (en) * | 2005-11-18 | 2011-10-18 | Kla-Tencor Technologies Corp. | Methods and systems for determining a position of inspection data in design data space |
US7676077B2 (en) | 2005-11-18 | 2010-03-09 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
US20070174012A1 (en) * | 2006-01-25 | 2007-07-26 | Badger Karen D | Method Of Determining Photomask Inspection Capabilities |
JP4791267B2 (ja) * | 2006-06-23 | 2011-10-12 | 株式会社日立ハイテクノロジーズ | 欠陥検査システム |
US7877722B2 (en) * | 2006-12-19 | 2011-01-25 | Kla-Tencor Corp. | Systems and methods for creating inspection recipes |
US8194968B2 (en) * | 2007-01-05 | 2012-06-05 | Kla-Tencor Corp. | Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions |
US7962863B2 (en) * | 2007-05-07 | 2011-06-14 | Kla-Tencor Corp. | Computer-implemented methods, systems, and computer-readable media for determining a model for predicting printability of reticle features on a wafer |
US7738093B2 (en) | 2007-05-07 | 2010-06-15 | Kla-Tencor Corp. | Methods for detecting and classifying defects on a reticle |
US8213704B2 (en) * | 2007-05-09 | 2012-07-03 | Kla-Tencor Corp. | Methods and systems for detecting defects in a reticle design pattern |
US7796804B2 (en) | 2007-07-20 | 2010-09-14 | Kla-Tencor Corp. | Methods for generating a standard reference die for use in a die to standard reference die inspection and methods for inspecting a wafer |
US7711514B2 (en) * | 2007-08-10 | 2010-05-04 | Kla-Tencor Technologies Corp. | Computer-implemented methods, carrier media, and systems for generating a metrology sampling plan |
TWI469235B (zh) * | 2007-08-20 | 2015-01-11 | Kla Tencor Corp | 決定實際缺陷是潛在系統性缺陷或潛在隨機缺陷之由電腦實施之方法 |
US8139844B2 (en) * | 2008-04-14 | 2012-03-20 | Kla-Tencor Corp. | Methods and systems for determining a defect criticality index for defects on wafers |
JP2009300426A (ja) * | 2008-05-16 | 2009-12-24 | Nuflare Technology Inc | レチクル欠陥検査装置およびレチクル欠陥検査方法 |
JP2009294027A (ja) * | 2008-06-04 | 2009-12-17 | Toshiba Corp | パターン検査装置及び方法 |
WO2010014609A2 (en) | 2008-07-28 | 2010-02-04 | Kla-Tencor Corporation | Computer-implemented methods, computer-readable media, and systems for classifying defects detected in a memory device area on a wafer |
US8775101B2 (en) | 2009-02-13 | 2014-07-08 | Kla-Tencor Corp. | Detecting defects on a wafer |
US8204297B1 (en) | 2009-02-27 | 2012-06-19 | Kla-Tencor Corp. | Methods and systems for classifying defects detected on a reticle |
US8112241B2 (en) * | 2009-03-13 | 2012-02-07 | Kla-Tencor Corp. | Methods and systems for generating an inspection process for a wafer |
US8321422B1 (en) | 2009-04-23 | 2012-11-27 | Google Inc. | Fast covariance matrix generation |
US8396325B1 (en) | 2009-04-27 | 2013-03-12 | Google Inc. | Image enhancement through discrete patch optimization |
US8611695B1 (en) | 2009-04-27 | 2013-12-17 | Google Inc. | Large scale patch search |
US8391634B1 (en) * | 2009-04-28 | 2013-03-05 | Google Inc. | Illumination estimation for images |
US8385662B1 (en) | 2009-04-30 | 2013-02-26 | Google Inc. | Principal component analysis based seed generation for clustering analysis |
JP2011247957A (ja) * | 2010-05-24 | 2011-12-08 | Toshiba Corp | パターン検査方法および半導体装置の製造方法 |
US8781781B2 (en) | 2010-07-30 | 2014-07-15 | Kla-Tencor Corp. | Dynamic care areas |
US8890143B2 (en) | 2010-09-22 | 2014-11-18 | Qualcomm Incorporated | Method to optimize and reduce integrated circuit, package design, and verification cycle time |
US8798393B2 (en) | 2010-12-01 | 2014-08-05 | Google Inc. | Removing illumination variation from images |
US9170211B2 (en) | 2011-03-25 | 2015-10-27 | Kla-Tencor Corp. | Design-based inspection using repeating structures |
US9087367B2 (en) | 2011-09-13 | 2015-07-21 | Kla-Tencor Corp. | Determining design coordinates for wafer defects |
US8831334B2 (en) | 2012-01-20 | 2014-09-09 | Kla-Tencor Corp. | Segmentation for wafer inspection |
US8938119B1 (en) | 2012-05-01 | 2015-01-20 | Google Inc. | Facade illumination removal |
US8826200B2 (en) | 2012-05-25 | 2014-09-02 | Kla-Tencor Corp. | Alteration for wafer inspection |
US9189844B2 (en) | 2012-10-15 | 2015-11-17 | Kla-Tencor Corp. | Detecting defects on a wafer using defect-specific information |
US9053527B2 (en) | 2013-01-02 | 2015-06-09 | Kla-Tencor Corp. | Detecting defects on a wafer |
US9134254B2 (en) | 2013-01-07 | 2015-09-15 | Kla-Tencor Corp. | Determining a position of inspection system output in design data space |
US9311698B2 (en) | 2013-01-09 | 2016-04-12 | Kla-Tencor Corp. | Detecting defects on a wafer using template image matching |
WO2014149197A1 (en) | 2013-02-01 | 2014-09-25 | Kla-Tencor Corporation | Detecting defects on a wafer using defect-specific and multi-channel information |
US9448343B2 (en) | 2013-03-15 | 2016-09-20 | Kla-Tencor Corporation | Segmented mirror apparatus for imaging and method of using the same |
US9865512B2 (en) | 2013-04-08 | 2018-01-09 | Kla-Tencor Corp. | Dynamic design attributes for wafer inspection |
US9310320B2 (en) | 2013-04-15 | 2016-04-12 | Kla-Tencor Corp. | Based sampling and binning for yield critical defects |
US10539612B2 (en) | 2015-05-20 | 2020-01-21 | Kla-Tencor Corporation | Voltage contrast based fault and defect inference in logic chips |
US10018571B2 (en) | 2015-05-28 | 2018-07-10 | Kla-Tencor Corporation | System and method for dynamic care area generation on an inspection tool |
US10416087B2 (en) | 2016-01-01 | 2019-09-17 | Kla-Tencor Corporation | Systems and methods for defect detection using image reconstruction |
US10276346B1 (en) | 2016-03-09 | 2019-04-30 | Kla-Tencor Corporation | Particle beam inspector with independently-controllable beams |
US11237872B2 (en) | 2017-05-23 | 2022-02-01 | Kla-Tencor Corporation | Semiconductor inspection and metrology systems for distributing job among the CPUs or GPUs based on logical image processing boundaries |
US20220215523A1 (en) * | 2019-05-28 | 2022-07-07 | Nippon Telegraph And Telephone Corporation | Manufacturing Method of Optoelectronic Device and System for Aiding Manufacturing of Optoelectronic Device |
KR102473011B1 (ko) | 2020-11-29 | 2022-12-02 | 스마트로봇연구소(주) | 조선 철의장품 제작 중 조선소와 협력사 간 작업도면의 가공데이터 전달을 위한 가공요소 표현 데이터의 표준화용 데이터베이스를 구비한 시스템 |
Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59117214A (ja) * | 1982-12-20 | 1984-07-06 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 電子ビ−ム及び光による露光パタ−ンの形成方法 |
JPS6182425A (ja) * | 1984-09-29 | 1986-04-26 | Toshiba Corp | 荷電ビ−ム露光装置 |
JPS61140804A (ja) * | 1984-12-14 | 1986-06-27 | Hitachi Ltd | パタ−ン検査装置 |
JPS61273088A (ja) * | 1985-05-29 | 1986-12-03 | Hitachi Ltd | 表面パタ−ン検査方法 |
JPH01238016A (ja) * | 1988-03-17 | 1989-09-22 | Nec Corp | 電子線直接描画装置 |
JPH02236406A (ja) * | 1989-03-10 | 1990-09-19 | Fujitsu Ltd | マスクパターン検査方法 |
JPH03278057A (ja) * | 1990-02-14 | 1991-12-09 | Toshiba Corp | パターン検査装置 |
JPH06175353A (ja) * | 1992-12-04 | 1994-06-24 | Toshiba Corp | パターン検査方法及び装置 |
JPH06289596A (ja) * | 1991-03-11 | 1994-10-18 | Nippon Telegr & Teleph Corp <Ntt> | パタン欠陥検査装置 |
JPH06289597A (ja) * | 1993-04-01 | 1994-10-18 | Nec Corp | マスク欠陥検査装置 |
JPH1032161A (ja) * | 1996-07-17 | 1998-02-03 | Toshiba Corp | 試料検査装置 |
JPH1038812A (ja) * | 1996-07-18 | 1998-02-13 | Sony Corp | マスク欠陥の検出方法 |
JPH10104168A (ja) * | 1996-09-26 | 1998-04-24 | Toshiba Corp | 設計データに基づく図形データ展開装置 |
JPH10142771A (ja) * | 1996-11-06 | 1998-05-29 | Nikon Corp | パターンを検査する検査装置の感度設定方法及び感度設定可能な検査装置 |
JPH10242038A (ja) * | 1997-02-28 | 1998-09-11 | Toshiba Corp | パターン形成方法とリソグラフィシステム |
JPH10318950A (ja) * | 1997-05-21 | 1998-12-04 | Hitachi Ltd | パターン検査方法およびその装置 |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57149905A (en) * | 1981-03-11 | 1982-09-16 | Fujitsu Ltd | Pattern inspecting device |
JPS57167649A (en) * | 1981-03-31 | 1982-10-15 | Fujitsu Ltd | Inspecting device for pattern |
JPS59206705A (ja) * | 1983-05-11 | 1984-11-22 | Dainippon Screen Mfg Co Ltd | パタ−ン検査方法 |
JPS6061604A (ja) * | 1983-09-16 | 1985-04-09 | Hitachi Ltd | パタ−ン検査装置 |
JPH0621769B2 (ja) * | 1985-12-13 | 1994-03-23 | 大日本スクリ−ン製造株式会社 | パタ−ン欠陥検出方法およびその装置 |
US5267175A (en) | 1986-09-12 | 1993-11-30 | Digital Equipment Corporation | Data base access mechanism for rules utilized by a synthesis procedure for logic circuit design |
US5150308A (en) | 1986-09-12 | 1992-09-22 | Digital Equipment Corporation | Parameter and rule creation and modification mechanism for use by a procedure for synthesis of logic circuit designs |
US5097422A (en) | 1986-10-10 | 1992-03-17 | Cascade Design Automation Corporation | Method and apparatus for designing integrated circuits |
JPH0737892B2 (ja) * | 1988-01-12 | 1995-04-26 | 大日本スクリーン製造株式会社 | パターン欠陥検査方法 |
US4989255A (en) | 1988-03-25 | 1991-01-29 | Texas Instruments Incorporated | Expansion of compact database for pattern inspector or writer |
US5287290A (en) * | 1989-03-10 | 1994-02-15 | Fujitsu Limited | Method and apparatus for checking a mask pattern |
US5113451A (en) | 1989-10-16 | 1992-05-12 | Vlsi Technology, Inc. | Method for labelling polygons |
JP3020973B2 (ja) * | 1989-12-29 | 2000-03-15 | キヤノン株式会社 | 画像処理方法 |
US5230075A (en) | 1990-06-04 | 1993-07-20 | General Electric Company | Database shadowing system with data tags that select an operation of the save command |
IL125217A (en) | 1990-12-04 | 1999-10-28 | Orbot Instr Ltd | Apparatus and method for microscopic inspection of articles |
US5416722A (en) | 1992-11-19 | 1995-05-16 | Vlsi Technology, Inc. | System and method for compacting integrated circuit layouts |
US5483461A (en) * | 1993-06-10 | 1996-01-09 | Arcsys, Inc. | Routing algorithm method for standard-cell and gate-array integrated circuit design |
JPH0765040A (ja) | 1993-08-24 | 1995-03-10 | Matsushita Electric Ind Co Ltd | 機能データインターフェース方法および機能データインターフェース装置 |
JPH07159337A (ja) * | 1993-12-07 | 1995-06-23 | Sony Corp | 半導体素子の欠陥検査方法 |
US5625568A (en) | 1993-12-22 | 1997-04-29 | Vlsi Technology, Inc. | Method and apparatus for compacting integrated circuits with standard cell architectures |
JPH07249748A (ja) | 1994-03-14 | 1995-09-26 | Fujitsu Ltd | マスタースライス型lsiの設計装置 |
US6292582B1 (en) * | 1996-05-31 | 2001-09-18 | Lin Youling | Method and system for identifying defects in a semiconductor |
US5804340A (en) | 1996-12-23 | 1998-09-08 | Lsi Logic Corporation | Photomask inspection method and inspection tape therefor |
US6009251A (en) * | 1997-09-30 | 1999-12-28 | Synopsys, Inc. | Method and system for layout verification of an integrated circuit design with reusable subdesigns |
US6097884A (en) * | 1997-12-08 | 2000-08-01 | Lsi Logic Corporation | Probe points and markers for critical paths and integrated circuits |
US6282309B1 (en) * | 1998-05-29 | 2001-08-28 | Kla-Tencor Corporation | Enhanced sensitivity automated photomask inspection system |
JP2000146857A (ja) * | 1998-11-13 | 2000-05-26 | Toshiba Corp | パターン欠陥検査方法及びその装置 |
US6654488B1 (en) * | 1999-07-01 | 2003-11-25 | International Business Machines Corporation | Fill pattern inspection |
US6557162B1 (en) * | 2000-09-29 | 2003-04-29 | Numerical Technologies, Inc. | Method for high yield reticle formation |
-
1998
- 1998-12-17 US US09/213,744 patent/US6529621B1/en not_active Expired - Lifetime
-
1999
- 1999-12-17 EP EP99966428A patent/EP1141868A2/en not_active Ceased
- 1999-12-17 JP JP2000588700A patent/JP4739527B2/ja not_active Expired - Lifetime
- 1999-12-17 EP EP06009416A patent/EP1752897A1/en not_active Withdrawn
- 1999-12-17 WO PCT/US1999/030240 patent/WO2000036525A2/en not_active Application Discontinuation
-
2003
- 2003-02-04 US US10/359,444 patent/US6748103B2/en not_active Expired - Lifetime
-
2009
- 2009-11-12 JP JP2009259144A patent/JP5075904B2/ja not_active Expired - Lifetime
Patent Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59117214A (ja) * | 1982-12-20 | 1984-07-06 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 電子ビ−ム及び光による露光パタ−ンの形成方法 |
JPS6182425A (ja) * | 1984-09-29 | 1986-04-26 | Toshiba Corp | 荷電ビ−ム露光装置 |
JPS61140804A (ja) * | 1984-12-14 | 1986-06-27 | Hitachi Ltd | パタ−ン検査装置 |
JPS61273088A (ja) * | 1985-05-29 | 1986-12-03 | Hitachi Ltd | 表面パタ−ン検査方法 |
JPH01238016A (ja) * | 1988-03-17 | 1989-09-22 | Nec Corp | 電子線直接描画装置 |
JPH02236406A (ja) * | 1989-03-10 | 1990-09-19 | Fujitsu Ltd | マスクパターン検査方法 |
JPH03278057A (ja) * | 1990-02-14 | 1991-12-09 | Toshiba Corp | パターン検査装置 |
JPH06289596A (ja) * | 1991-03-11 | 1994-10-18 | Nippon Telegr & Teleph Corp <Ntt> | パタン欠陥検査装置 |
JPH06175353A (ja) * | 1992-12-04 | 1994-06-24 | Toshiba Corp | パターン検査方法及び装置 |
JPH06289597A (ja) * | 1993-04-01 | 1994-10-18 | Nec Corp | マスク欠陥検査装置 |
JPH1032161A (ja) * | 1996-07-17 | 1998-02-03 | Toshiba Corp | 試料検査装置 |
JPH1038812A (ja) * | 1996-07-18 | 1998-02-13 | Sony Corp | マスク欠陥の検出方法 |
JPH10104168A (ja) * | 1996-09-26 | 1998-04-24 | Toshiba Corp | 設計データに基づく図形データ展開装置 |
JPH10142771A (ja) * | 1996-11-06 | 1998-05-29 | Nikon Corp | パターンを検査する検査装置の感度設定方法及び感度設定可能な検査装置 |
JPH10242038A (ja) * | 1997-02-28 | 1998-09-11 | Toshiba Corp | パターン形成方法とリソグラフィシステム |
JPH10318950A (ja) * | 1997-05-21 | 1998-12-04 | Hitachi Ltd | パターン検査方法およびその装置 |
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002543463A (ja) * | 1999-05-03 | 2002-12-17 | ケーエルエー−テンカー コーポレイション | レチクル検査中にグローバルデータを収集するための装置および方法 |
JP2004502972A (ja) * | 2000-07-05 | 2004-01-29 | デュポン フォトマスクス, インコーポレイテッド | ネットワークに基づくフォトマスクデータ入力インタフェース及びフォトマスク製造用の命令生成装置 |
JP4873678B2 (ja) * | 2000-07-05 | 2012-02-08 | トッパン フォトマスクス, インコーポレイテッド | ネットワークに基づくフォトマスクデータ入力インタフェース及びフォトマスク製造用の命令生成装置 |
JP2005533283A (ja) * | 2002-07-12 | 2005-11-04 | ケイデンス デザイン システムズ インコーポレイテッド | コンテクスト特定のマスク書込のための方法及びシステム |
JP2006502422A (ja) * | 2002-07-12 | 2006-01-19 | ケイデンス デザイン システムズ インコーポレイテッド | コンテクスト特定型のマスク検査のための方法及びシステム |
JP2004336022A (ja) * | 2003-04-11 | 2004-11-25 | Applied Materials Inc | 集積回路製造プロセスにおいて設計意図をキャプチャして使用する方法および装置 |
JP4758343B2 (ja) * | 2003-07-03 | 2011-08-24 | ケーエルエー−テンカー コーポレイション | デザイナ・インテント・データを使用するウェハとレチクルの検査の方法およびシステム |
JP2007536560A (ja) * | 2003-07-03 | 2007-12-13 | ケーエルエー−テンカー テクノロジィース コーポレイション | デザイナ・インテント・データを使用するウェハとレチクルの検査の方法およびシステム |
US10713771B2 (en) | 2003-07-03 | 2020-07-14 | Kla-Tencor Technologies Corp. | Methods and systems for inspection of wafers and reticles using designer intent data |
JP2016145999A (ja) * | 2003-07-03 | 2016-08-12 | ケーエルエー−テンカー コーポレイション | デザイナ・インテント・データを使用するウェハとレチクルの検査の方法およびシステム |
JP2005033013A (ja) * | 2003-07-14 | 2005-02-03 | Hitachi High-Technologies Corp | 半導体製造システム |
JP2007513385A (ja) * | 2003-12-04 | 2007-05-24 | ケーエルエー・テンコール・テクノロジーズ・コーポレーション | レチクル・レイアウト・データをシミュレートし、レチクル・レイアウト・データを検査し、レチクル・レイアウト・データの検査プロセスを生成する方法 |
JPWO2006075687A1 (ja) * | 2005-01-14 | 2008-06-12 | 富士通株式会社 | パターン欠陥検査方法 |
JP4644210B2 (ja) * | 2005-01-14 | 2011-03-02 | 富士通セミコンダクター株式会社 | パターン欠陥検査方法 |
US7953269B2 (en) | 2005-01-14 | 2011-05-31 | Fujitsu Semiconductor Limited | Method for inspecting pattern defect occured on patterns formed on a substrate |
WO2006075687A1 (ja) * | 2005-01-14 | 2006-07-20 | Fujitsu Limited | パターン欠陥検査方法及び半導体装置の製造方法 |
JP2007333783A (ja) * | 2006-06-12 | 2007-12-27 | Fujitsu Ltd | 露光用マスクの検査装置、検査方法、製造方法および露光用マスク |
JP2008299259A (ja) * | 2007-06-04 | 2008-12-11 | Dainippon Printing Co Ltd | フォトマスク欠陥判定方法 |
JP2008166838A (ja) * | 2008-03-10 | 2008-07-17 | Hitachi High-Technologies Corp | 半導体製造システム |
JP2012511168A (ja) * | 2008-12-05 | 2012-05-17 | マイクロニック マイデータ アーベー | マイクロリソグラフ印刷における勾配を援用した画像再サンプリング |
Also Published As
Publication number | Publication date |
---|---|
WO2000036525A2 (en) | 2000-06-22 |
JP4739527B2 (ja) | 2011-08-03 |
WO2000036525A3 (en) | 2000-10-19 |
US6748103B2 (en) | 2004-06-08 |
US6529621B1 (en) | 2003-03-04 |
EP1141868A2 (en) | 2001-10-10 |
JP5075904B2 (ja) | 2012-11-21 |
JP2010044414A (ja) | 2010-02-25 |
US20030142860A1 (en) | 2003-07-31 |
EP1752897A1 (en) | 2007-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5075904B2 (ja) | 回路設計図、検査方法、および処理方法 | |
US6966047B1 (en) | Capturing designer intent in reticle inspection | |
US6691052B1 (en) | Apparatus and methods for generating an inspection reference pattern | |
US10713771B2 (en) | Methods and systems for inspection of wafers and reticles using designer intent data | |
US8151220B2 (en) | Methods for simulating reticle layout data, inspecting reticle layout data, and generating a process for inspecting reticle layout data | |
US10074036B2 (en) | Critical dimension uniformity enhancement techniques and apparatus | |
US6581193B1 (en) | Apparatus and methods for modeling process effects and imaging effects in scanning electron microscopy | |
US7646906B2 (en) | Computer-implemented methods for detecting defects in reticle design data | |
JP4588222B2 (ja) | レチクル検査中にグローバルデータを収集するための装置および方法 | |
US9733640B2 (en) | Method and apparatus for database-assisted requalification reticle inspection | |
US7745069B2 (en) | Structure and methodology for fabrication and inspection of photomasks | |
US7619730B2 (en) | Mask inspection DNIR replacement based on location of tri-tone level database images—2P shapes | |
CN100416574C (zh) | 模拟标线图案数据、检查标线图案数据以及产生用于检测标线图案数据工艺的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060519 |
|
A524 | Written submission of copy of amendment under section 19 (pct) |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20060519 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060519 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090811 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090818 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100305 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100312 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100607 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101203 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110428 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4739527 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |