JP2002373937A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2002373937A
JP2002373937A JP2001181186A JP2001181186A JP2002373937A JP 2002373937 A JP2002373937 A JP 2002373937A JP 2001181186 A JP2001181186 A JP 2001181186A JP 2001181186 A JP2001181186 A JP 2001181186A JP 2002373937 A JP2002373937 A JP 2002373937A
Authority
JP
Japan
Prior art keywords
insulating film
film
forming
wiring
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001181186A
Other languages
English (en)
Inventor
Katsumi Kagami
克巳 各務
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP2001181186A priority Critical patent/JP2002373937A/ja
Publication of JP2002373937A publication Critical patent/JP2002373937A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 金属配線が酸化されず、かつ多層配線の実効
的な容量を低く抑えることができる半導体装置の製造方
法を提供する。 【解決手段】 半導体基板11の上方に金属配線10a
を形成する工程と、金属配線10aの上に金属拡散防止
無機絶縁膜を14形成する工程と、金属拡散防止無機絶
縁膜14の上に有機絶縁膜16を形成する工程と、有機
絶縁膜16の上に層間絶縁膜18を形成する工程と、有
機絶縁膜16をエッチングストップ層となして、層間絶
縁膜18の所定の領域をエッチングすることにより層間
絶縁膜18の少なくとも金属配線10aの上に接続孔1
9aを形成する工程と、接続孔19aの底部に露出した
有機絶縁膜16をエッチングして金属拡散防止無機絶縁
膜14を露出させる工程と、接続孔19aを通して金属
拡散防止無機絶縁膜14をエッチングすることにより金
属配線10aを露出させる工程とを有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に係り、さらに詳しくは、多層配線構造を有す
る半導体装置と、ダマシン法を用いた多層配線の製造方
法に関する。
【0002】
【従来の技術】LSIは、半導体基板上に電気的に分離
して配置されたトランジスタやダイオード、キャパシ
タ、抵抗などの基本的な構成要素を配線で接続して製造
される。この素子同士を高密度で接続する技術が多層配
線技術であって、多層配線技術はLSIの高性能化を決
定づける重要な技術である。
【0003】多層配線の抵抗や容量などの寄生効果は、
LSIの回路性能に大きな影響を与える。このような観
点から、Cu(銅)などの抵抗が低い材料や誘電率が低
い層間絶縁膜の材料に対応した埋め込み方式、いわゆる
ダマシン方式により多層配線が形成されるようになって
きている。図8は従来のダマシン方式で形成される多層
配線に係る接続孔の形成方法を示す概略断面図である。
従来のダマシン方式で形成される多層配線に係る接続孔
の形成方法は、図8(a) に例示するように、まず、
所定の素子が形成された半導体基板上にこれらの素子に
接続された第1層目のCu配線40を形成し、この第1
層目のCu配線40上にCu拡散防止絶縁膜42と層間
絶縁膜44とを形成する。
【0004】その後、層間絶縁膜44上にレジスト膜4
6をパターニングし、このレジスト膜46をマスクとし
て層間絶縁膜44をエッチングして、接続孔46aの主
要部を形成する。このとき、Cu拡散防止絶縁膜42を
エッチングストップ膜としてCu配線40が露出しない
ようにする。次いで、図8(b)に示すように、Cu配
線40がCu拡散防止絶縁膜42で覆われている状態で
レジスト膜46を酸素プラズマで剥離する。次いで、層
間絶縁膜44をマスクにしてCu拡散防止絶縁膜42を
エッチングすることにより第1層目のCu配線が露出す
る接続孔46aを完成させる。
【0005】ここで、Cu配線40がCu拡散防止絶縁
膜42で覆われている状態でレジスト膜46を酸素プラ
ズマで剥離する理由は、Cu配線40は容易に酸化され
てしまうという特性をもっており、Cu配線40が露出
した状態で酸素プラズマを用いたレジスト剥離を行うと
Cu配線が容易に酸化されてしまうためである。このた
め、Cu配線40上にCu拡散防止絶縁膜42を形成す
ることにより、Cu配線40の酸化を防止することがで
きる。Cu配線40が酸化されると、Cu配線40自体
の抵抗が増加したり、また、接続孔46aを介した上層
と下層とのCu配線のコンタクトがオープンになった
り、コンタクト抵抗が増加したりするとういう問題が発
生する。
【0006】Cu拡散防止絶縁膜42としては、シリコ
ン酸化膜よりなる層間絶縁膜44をエッチングするとき
にエッチングストップ膜として機能する必要があるの
で、エッチング選択比(層間絶縁膜のエッチレート/C
u酸化拡散防止膜のエッチレート)がある程度とれる材
料、例えばシリコン窒化膜が一般に使用されている。以
上のように、従来、シリコン窒化膜などのCu拡散防止
絶縁膜をCu配線への酸素の拡散をブロックする膜とし
てだけではなく、層間絶縁膜をエッチングする際のエッ
チングストップ膜としても機能させることによりビアホ
ールなどを形成していた。
【0007】
【発明が解決しようとする課題】しかしながら、Cu拡
散防止絶縁膜としてのシリコン窒化膜は、シリコン酸化
膜に対するエッチング選択比が10程度しかとれないの
で、層間絶縁膜の成膜のばらつきやCu配線の沈み込
み、いわゆるディッシングのばらつきなどを考慮して層
間絶縁膜をある程度のオーバーエッチングする必要があ
るので、これによりCu拡散防止絶縁膜も僅かにエッチ
ングされて所望の膜厚、すなわち酸素の拡散をブロック
できる膜厚よりも薄くなりやすい。この結果、レジスト
膜を除去する工程などで酸素がCu拡散防止絶縁膜(シ
リコン窒化膜)を透過してCu配線に拡散してCu配線
が酸化されるおそれがある。
【0008】この問題を回避するために、シリコン窒化
膜の成膜膜厚を厚くすれば、層間絶縁膜をエッチングし
て接続孔の形成した後に所望の膜厚のシリコン窒化膜を
Cu配線上に残存させることができる。しかしながら、
シリコン窒化膜は層間絶縁膜に一般に用いられているシ
リコン酸化膜系の絶縁膜に比べて誘電率が高いので、シ
リコン窒化膜の膜厚を厚くすると多層配線の配線間及び
配線層間に係る容量が実効的に増加してしまう。これに
より、LSIの多層配線の配線中を伝搬する電気信号の
遅れ、いわゆる配線遅延が大きくなり、これが致命的な
問題になる可能性がある。
【0009】本発明は以上の問題点を鑑みて創作された
ものであり、金属配線が酸化されず、かつ多層配線の実
効的な容量を低く抑えることができる半導体装置及びそ
の製造方法を提供することを目的とする。
【0010】
【課題を解決するための手段】上記問題を解決するた
め、本発明は半導体装置の製造方法に係り、金属配線を
備えた半導体基板を用意する工程と、前記半導体基板の
上に前記金属配線を覆う金属拡散防止無機絶縁膜を形成
する工程と、前記金属拡散防止無機絶縁膜の上に有機絶
縁膜を形成する工程と、前記有機絶縁膜の上に層間絶縁
膜を形成する工程と、前記層間絶縁膜の所定の領域を、
前記有機絶縁膜をエッチングストップ膜としてエッチン
グすることにより、前記層間絶縁膜に少なくとも孔を形
成する工程と、前記孔の底部に露出した前記有機絶縁膜
をエッチングして前記金属拡散防止無機絶縁膜を露出さ
せる工程と、前記層間絶縁膜をマスクにして前記孔の底
部の前記金属拡散防止無機絶縁膜をエッチングして前記
金属配線を露出させることにより、少なくとも接続孔を
形成する工程とを有することを特徴とする。
【0011】本発明によれば、金属配線上に金属拡散防
止無機絶縁膜と有機絶縁膜とを介して層間絶縁膜を形成
し、まず、層間絶縁膜に少なくとも孔を形成するため、
例えばレジスト膜をマスクにしたドライエッチングによ
り、層間絶縁膜をエッチングする。このとき、下地の有
機絶縁膜がエッチングストップ膜として機能するように
工夫されている。すなわち、例えば、層間絶縁膜がプラ
ズマCVDで成膜されたシリコン含有絶縁膜であって、
有機絶縁膜が有機SOG膜である場合、エッチング選択
比(シリコン含有絶縁膜のエッチングレート/有機絶縁
膜のエッチングレート)が無限大に近くなり、有機絶縁
膜で完全にエッチングがストップする。
【0012】次いで、有機物と容易に反応する例えば酸
素などを含むガスを用いたドライエッチングやアッシン
グにより有機絶縁膜をエッチングするとともに、レジス
ト膜とを同時に除去する。このとき、金属配線が酸素の
拡散を防止することができる膜厚、すなわち、成膜時の
所定の膜厚と同一膜厚の金属拡散防止無機絶縁膜で覆わ
れているので、金属配線が酸素により酸化されるのを防
止することができる。
【0013】その後、金属拡散防止無機絶縁膜を、酸素
を用いないエッチング条件でエッチングして金属配線が
露出を露出することにより少なくとも接続孔を形成す
る。好ましい形態では、接続孔とこれに連通する配線溝
を形成するようにしてもよい。このように、本発明では
層間絶縁膜をエッチングする際に、エッチング選択比が
無限大に近く、かつ誘電率が低い有機絶縁膜をエッチン
グストップ膜として用い、その下の金属拡散防止無機絶
縁膜を保護することを特徴とし、従来のように金属拡散
防止無機絶縁膜にエッチングストップ膜としての機能を
もたせる必要がないので、金属拡散防止無機絶縁膜の膜
減りがおこるおそれがない。
【0014】従って、誘電率が比較的高い金属拡散防止
無機絶縁膜層の膜厚を酸素の拡散を防止できる最低限の
膜厚とするができるので、多層配線の配線間及び配線層
間に係る容量を実効的に小さくすることができる。並び
に、金属配線が例えば酸化されやすいCu配線である場
合、酸素の拡散を防止できる膜厚の金属拡散防止無機絶
縁膜層で覆われているので金属配線の酸化を防止するこ
とができる。また、金属配線の酸化を確実に防止できる
膜厚の金属拡散防止無機絶縁膜が膜減りなしで残存する
ようにしたことで、金属拡散防止無機絶縁膜をエッチン
グして金属配線を露出させる工程の前で、酸素を用いた
プラズマアッシングなどの工程を行うことができるよう
になるので、製造上の制限を受けることなくプロセス設
計の自由度を上げることができる。
【0015】以上のことより、設計仕様に対応した配線
遅延の小さい高性能LSIの多層配線を製造することが
できるようになる。
【0016】
【発明の実施の形態】以下、本発明の実施の形態につい
て、添付の図面を参照して説明する。 (第1の実施の形態)図1(a)〜(c)は本発明の第
1の実施の形態の半導体装置の製造方法を示す概略断面
図(その1)、図2(a)〜(c)は本発明の第1の実
施の形態の半導体装置の製造方法を示す概略断面図(そ
の2)、図3(a)及び(b)は本発明の第1の実施の
形態の半導体装置の製造方法を示す概略断面図(その
3)である。
【0017】本発明の実施の形態の半導体装置の製造方
法は、まず、図1(a)に示すような半導体基板11を
用意する。すなわち、この半導体基板11には所定の半
導体素子(図示せず)が形成され、半導体基板11の上
方には絶縁膜12の配線溝12aに埋め込まれて形成さ
れた第1のCu配線10が形成され、第1のCu配線1
0と半導体素子とは電気的に接続されている。
【0018】第1のCu配線10は、例えばTiNやT
aNなどからなるバリアメタル層10aを介して配線溝
12a内に形成されている。また、それらの金属膜は、
絶縁膜12上にも形成されるが、化学機械研磨法により
除去される。続いて、同じく図1(a)に示すように、
第1のCu配線10及び絶縁膜12上に金属拡散防止無
機絶縁膜の一例である膜厚が例えば30nmのシリコン
窒化膜14をプラズマCVDにより成膜する。このシリ
コン窒化膜14は後工程のレジスト膜を剥離する工程な
どで用いられる酸素プラズマなどから酸素が第1のCu
配線10に拡散されて第1のCu配線10が酸化される
のを防止する膜となる。また、このシリコン窒化膜14
は第1のCu配線10内のCuが層間絶縁膜に拡散する
ことを防止する機能も有する。このシリコン窒化膜14
は比較的、誘電率が高いので膜厚を薄く形成する方が好
ましいが、酸素プラズマなどからの酸素が第1のCu配
線10に拡散するのを完全に防止するために30nm程
度以上の膜厚とすることが好ましい。
【0019】なお、このシリコン窒化膜14の代わり
に、SiC(シリコンカーバイド)膜、PSG(Pho
sphor Silicate Glass)膜、又は
高密度プラズマなどを用いたCVDにより成膜された膜
密度が高いシリコン酸化膜を用いることができる。その
後、ダウコーニング社製の商品名(SILK)、又はア
ライドシグナル社製の商品名(FLARE)などを用意
する。これらは有機SOG(Spin On Glas
s)であって、シリコン窒化膜14上にスピンコータに
より膜厚が例えば100nmになるようにして塗布し、
例えば350〜400℃でキュアすることによりシリコ
ン窒化膜14上に有機絶縁膜の一例である有機SOG膜
16を形成することができる。
【0020】この有機SOG膜16は層間絶縁膜として
一般に使用されるプラズマCVDで成膜されたシリコン
含有絶縁膜より誘電率が低く、また、CF4/CHF3
などのガスを用いた一般的なシリコン含有絶縁膜のドラ
イエッチング条件ではほとんどエッチングされない特性
をもっている。このため、本実施の形態では、この有機
SOG膜16を接続孔の形成に係るエッチングにおける
エッチングストップ膜として用いることを特徴としてい
る。
【0021】次いで、有機SOG膜16上にプラズマC
VDにより、層間絶縁膜の一例である膜厚が例えば0.
8〜1.2μmのFSG(Fluorine Sili
cate Glass)膜18を成膜する。次いで、F
SG膜18上にレジスト膜20を形成した後に、第1の
Cu配線10の所定の部分上に接続孔が形成されるよう
にレジスト膜20をパターニングする。
【0022】次いで、図1(b)に示すように、このレ
ジスト膜20をマスクにして、例えばCF4/CHF3
などのガスを用いた異方性ドライエッチングによりFS
G膜18をエッチングする。このとき、前述したよう
に、有機SOG膜16はCF4/CHF3系などのガスを
用いた異方性ドライエッチングではほとんどエッチング
されず、エッチング選択比(FSG膜のエッチングレー
ト/有機SOG膜のエッチングレート)が無限大に近い
ので、FSG膜18をオーバーエッチングしても有機S
OG膜16が露出した時点でエッチングが完全にストッ
プする。これにより、接続孔19aが形成される。
【0023】次いで、図1(c)に示すように、NH3
ガス、N2/H2系のガス、又は酸素を含むガスなどを用
いた異方性ドライエッチングにより、有機SOG膜16
をエッチングする。このとき、有機SOG膜16の下の
シリコン窒化膜14は無機膜であるので、そのようなガ
スとは反応せず、シリコン窒化膜14が露出した時点で
エッチングがストップする。また、レジスト膜20も有
機膜であるので、この工程で同時に除去される。これに
より、接続孔19aの底部にシリコン窒化膜14が露出
する。
【0024】次いで、図2(a)に示すように、接続孔
19aが形成されたFSG膜18上にレジスト膜を塗布
し、フォトリソグラフィーにより、接続孔19aに連通
する配線溝を画定するためのレジスト膜21aのパター
ンを形成する。このとき、接続孔19a内に充填された
レジスト膜の一部は露光されないので、接続孔19a内
の底部を含む一部に未露光部のレジスト膜21bが残存
する。
【0025】次いで、図2(b)に示すように、レジス
ト膜21a,21bをマスクにして、FSG膜18をそ
の表面から例えば0.3〜0.4μm程度の深さまで異
方性ドライエッチングによりコントロールエッチングし
て接続孔19aに連通する配線溝19bを形成する。続
いて、FSG膜18上のレジスト膜21aと配線溝19
b内の一部に埋め込まれたレジスト膜21bとを酸素を
主に用いたプラズマアッシングにより剥離する。このと
き、第1のCu配線10は成膜された時点と同じ膜厚の
シリコン窒化膜14により覆われているので、プラズマ
アッシングの酸素がシリコン窒化膜14によりブロック
され、第1のCu配線10が酸化されるおそれがない。
【0026】なお、本実施の形態では酸素を主に用いた
等方性のプラズマアッシングでレジスト膜21a,21
aを剥離する形態を例示しているので、この工程で有機
SOG膜16に多少のサイドエッチが発生している。有
機SOG膜16にサイドエッチを発生させたくない場合
は、酸素などの有機膜と容易に反応するガスを主に用い
た異方性ドライエッチングでレジスト膜21a,21b
を除去してもよい。この場合、接続孔19aの側壁に残
渣が発生しないように接続孔19aをテーパー形状にな
るようにエッチングすることが好ましい。
【0027】次いで、図2(c)に示すように、FSG
膜18をマスクにしてシリコン窒化膜14をCF4/C
HF3系などのガスを用いた異方性ドライエッチングに
よりエッチングして接続孔19aを通して第1のCu配
線10を露出させる。次いで、図3(a)に示すよう
に、接続孔19a及び配線溝19bの内面上及びFSG
膜18の上面上にスパッタリング又はCVDにより膜厚
が例えば30〜50nmのTaN(タンタルナイトライ
ド)膜22を成膜し、続いて、スパッタリング又はCV
Dによりめっき給電層であるシードCu層24を形成す
る。続いて、このシードCu層24を介して電解めっき
により膜厚が例えば0.5μmのCu膜26を成膜す
る。これにより、Cu膜26は接続孔19a及び配線溝
19bを埋めこむようにして形成される。なお、TaN
膜22はCu配線のCuが外部に拡散するのを防止する
バリアメタル層であって、TaN膜22の代わりに、T
iN(チタンナイトライド)膜、Ta(タンタル)又は
WN(タングステンナイトライド)膜などを使用しても
よい。
【0028】次いで、図3(b)に示すように、CMP
により、Cu層26とシードCu層24とTaN膜22
とをFSG膜18が露出するまで研磨することにより、
配線溝19b内には第2のCu配線26aが、接続孔1
9a内にはCuプラグ26bが形成される。これによ
り、第1のCu配線10と第2のCu配線26aとがC
uプラグ26bを介して電気的に接続される。
【0029】以上の工程を繰り返すことにより、Cu配
線が所定の数で積層された多層配線を形成することがで
きる。本発明の第1の実施の形態の半導体装置の製造方
法によれば、FSG膜18をエッチングする工程で、エ
ッチング選択比が無限大に近い有機SOG膜16をエッ
チングストップ膜として用いているので、シリコン窒化
膜14にエッチングストップ膜としての機能をもたせる
必要がない。すなわち、誘電率が比較的高いシリコン窒
化膜14をエッチングストップ膜として機能させる必要
がないので、酸素が拡散しない程度の薄い膜厚とするこ
とができる。
【0030】従って、多層配線の配線間及び配線層間に
係る容量を小さくすることができるので、設計仕様に対
応した配線遅延の小さい高性能LSI用の多層配線を形
成することができるようになる。 (第2の実施の形態)図4(a)〜(d)は本発明の第
2の実施の形態の半導体装置の製造方法を示す概略断面
図(その1)、図5(a)〜(c)は本発明の第2の実
施の形態の半導体装置の製造方法を示す概略断面図(そ
の2)である。
【0031】第2の実施の形態は、本発明の実施の形態
の半導体装置の製造方法を利用して、FSG膜の膜中に
中間層として接続孔を画定するためのシリコン窒化膜の
パターンを予め形成しておき、次いで、FSG膜上に配
線溝を画定するためのレジストパターンを形成した後
に、このレジスト膜をマスクにしてFSG膜をシリコン
窒化膜までエッチングして配線溝を形成し、続いて、露
出したシリコン窒化膜をマスクにして接続孔を形成する
工程を含んでいる。図4及び図5において、図1〜図3
と同一要素には同一の符号を付してその詳しい説明を省
略する。
【0032】本実施の形態の半導体装置の製造方法は、
図4(a)に示すように、まず、第1の実施の形態の半
導体装置の製造方法と同様な方法で、第1のCu配線1
0及び絶縁膜12上に、プラズマCVDにより金属拡散
防止無機絶縁膜の一例である膜厚が例えば30nmの第
1のシリコン窒化膜14aを成膜する。なお、この第1
のシリコン窒化膜14aの代わりに、第1の実施の形態
と同様に、SiC(シリコンカーバイド)膜、PSG
(Phosphor silicate Glass)
膜、又は高密度プラズマなどを用いたCVDにより成膜
された膜密度が高いシリコン酸化膜を用いてもよい。
【0033】その後、第1のシリコン窒化膜14a上
に、有機絶縁膜の一例である膜厚が例えば100nmの
有機SOG膜16を形成する。続いて、有機SOG膜1
6上にプラズマCVDにより、下部層の一例である膜厚
が例えば250〜350nmである第1のFSG膜18
aを形成する。続いて、第1のFSG膜18a上にプラ
ズマCVDにより、中間層の一例である膜厚が例えば5
0〜100nmの第2のシリコン窒化膜14bを成膜す
る。
【0034】次いで、第2のシリコン窒化膜14b上
に、接続孔を画定するためのレジスト膜20bをパター
ニングし、このレジスト膜20bをマスクにして第2の
シリコン窒化膜14bを異方性ドライエッチングにより
エッチングする。これにより、図4(b)に示すよう
に、第2のシリコン窒化膜14bに接続孔を画定するた
めの孔14Iが形成される。この後に、レジスト膜20
bを除去する。
【0035】次いで、図4(c)に示すように、第2の
シリコン窒化膜14b及び第1のFSG膜18a上に、
上部層の一例である膜厚が例えば150〜200nmの
第2のFSG膜18bをプラズマCVDにより成膜す
る。これにより、第2の実施の形態での層間絶縁膜とな
る第1のFSG膜(下部層)18a、孔14Iを有する
第2のシリコン窒化膜(中間層)14b及び第2のFS
G膜(上部層)18bとが積層される。続いて、第2の
FSG膜18b上に配線溝を画定するためのレジスト膜
20cをパターニングする。
【0036】次いで、図4(d)に示すように、このレ
ジスト膜20cをマスクにして、エッチング選択比(F
SG膜のエッチレート/シリコン窒化膜のエッチレー
ト)が10以上とれるエッチング条件、例えば、C48
/CO/Ar/O2系などの混合ガスを用いた異方性ドラ
イエッチングで、第2のFSG膜18bをエッチングす
る。このとき、第2のシリコン窒化膜14bの一部が露
出するが、このエッチング条件では第2のシリコン窒化
膜14bのエッチングレートが低く、これがマスクにな
って孔14Iの下の第1のFSG膜18aがエッチング
される。また、このとき、上記したFSG膜のエッチン
グ条件は、エッチング選択比(FSG膜のエッチレート
/有機SOG膜のエッチレート)が無限大に近い条件で
もあるため、第1のFSG膜18aの下の有機SOG膜
16でエッチングがストップする。これにより、図4
(d)に示すように、第2のシリコン窒化膜14bの上
には配線溝19dが形成され、さらに、この配線溝19
dと連通する接続孔19eが形成される。
【0037】次いで、図5(a)に示すように、接続孔
19eの底部の有機SOG膜16をNH3ガス、N2/H
2系ガス、又はO2を主に用いた異方性ドライエッチング
でエッチングする。このとき、有機SOG膜16のエッ
チングと同時にレジスト膜20cも除去される。ここ
で、本実施の形態では、第1の実施の形態のようにエッ
チングされた有機SOG膜のパターンの側面が露出した
後に、酸素を主に用いた等方性のドライアッシングを行
う工程がないので、有機SOG膜16にサイドエッチが
発生しない。
【0038】これにより、図5(a)に示すように、接
続孔19eの底に第1のシリコン窒化膜14aが露出す
る。このとき、第1の実施の形態と同様に、第1のCu
配線10は、酸素の拡散を防止できる膜厚の第1のシリ
コン窒化膜14aで覆われているので第1のCu配線1
0が酸化されるおそれがない。次いで、図5(b)に示
すように、配線溝19dの底部に露出した第2のシリコ
ン窒化膜14bと接続孔19eの底に露出した第1のシ
リコン窒化膜14aとを例えばCF4/CHF3系のガス
を用いた異方性ドライエッチングでエッチングすること
により、接続孔19eとこの接続孔19eに連通する配
線溝19dが深くなり、第1のCu配線が露出する。
【0039】次いで、第1の実施の形態と同様な方法
(図3(a))で、接続孔19e、配線溝19d及び第
2のFSG膜18b上にTaN膜22及びシードCu膜
24を形成し、このシードCu膜24をめっき給電層と
して電解めっきにより接続孔19e及び配線溝19dを
埋めこむCu膜26を形成する。続いて、Cu膜26と
シードCu膜24とTaN膜22をCMP法により第2
のFSG膜18bが露出するまで研磨することにより、
図5(c)に示すように、接続孔19e内にはCuプラ
グ26bが、配線溝19d内には第2のCu配線26a
が形成される。これにより、第1のCu配線10と第2
のCu配線26aがCuプラグ26bを介して電気的に
接続され、以上の工程を繰り返すことにより、所定のC
u配線が所定の数で積層された多層配線を形成すること
ができる。
【0040】第2の実施の形態の半導体装置の製造方法
は、第1の実施の形態と同様な作用・効果を奏するとと
もに、配線溝19dの深さが第2のFSG膜18bと第
2のシリコン窒化膜14bとの合計膜厚で決定されるの
で、コントロールエッチングで配線溝を形成する第1の
実施の形態より第2のCu配線26aの抵抗のバラツキ
を抑えることができるとともに、設計要求に応じた配線
抵抗値とすることができる。また、接続孔19e内に露
出する有機SOG膜16にサイドエッチが発生するおそ
れがないので、多層配線の信頼性を向上させることがで
きる。
【0041】(第3の実施の形態)図6(a)〜(d)
は本発明の第3の実施の形態の半導体装置の製造方法を
示す概略断面図(その1)、図7(a)〜(c)は本発
明の第3の実施の形態の半導体装置の製造方法を示す概
略断面図(その2)である。第3の実施の形態は、本発
明の実施の形態の半導体装置の製造方法を利用して、同
一層の配線と配線との間に誘電率の低い有機SOG膜が
形成されるようにした形態である。図6及び図7におい
て、図1〜3と同一要素には同一符号を付してその詳し
い説明を省略する。
【0042】本実施の形態の半導体装置の製造方法は、
図6(a)に示すように、まず、第1の実施の形態の半
導体装置の製造方法と同様な方法で、第1のCu配線1
0及絶縁膜12上に、金属拡散防止無機絶縁膜の一例で
ある第1のシリコン窒化膜14cと有機絶縁膜の一例で
ある第1の有機SOG膜16aとを形成する。なお、こ
の第1のシリコン窒化膜14cの代わりに、第1の実施
の形態と同様に、SiC(シリコンカーバイド)膜、P
SG(Phosphor silicateGlas
s)膜、又は高密度プラズマなどを用いたCVDにより
成膜された膜密度が高いシリコン酸化膜を用いてもよ
い。
【0043】続いて、第1の有機SOG膜16a上にプ
ラズマCVDにより、無機下部層の一例である膜厚が例
えば250〜350nmの第1のUSG(Undope
dSilicate Glass)膜30を成膜する。
その後、この第1のUSG膜30上に、有機中間層の一
例である膜厚が例えば150〜250nmの第2の有機
SOG膜16bを形成する。この第2の有機SOG膜1
6bは、第1の実施の形態で説明した商品名(FLAR
EやSILK)などからなり、その誘電率が2.8前後
のものであって、最終的にはCu配線間の絶縁膜となる
ように微細加工される。プラズマCVDにより形成され
たUSG膜(誘電率が4.0前後)に比べて誘電率が低
いので、配線間及び配線層間に係る容量を低減すること
ができる。
【0044】次いで、第2の有機SOG膜16b上にプ
ラズマCVDにより、膜厚が例えば100nmの第2の
USG膜30aを成膜する。さらに、この第2のUSG
膜30a上にプラズマCVDにより、膜厚が例えば50
〜100nmの第2のシリコン窒化膜14dを成膜す
る。この第2のUSG膜30a及び第2のシリコン窒化
膜14dが無機上部層の一例である。
【0045】このように、第3の実施の形態では、第1
のUSG(無機下部層)30、第2の有機SOG膜(有
機中間層)16b及び第2のUSG膜30a+第2のシ
リコン窒化膜(無機上部層)14dが層間絶縁膜を構成
する。次いで、図6(b)に示すように、配線溝を形成
する領域を画定するために、第2のシリコン窒化膜14
dをパターニングすることにより、第2のUSG膜30
aが露出する開口部14eを形成する。続いて、接続孔
を形成する領域を画定するために、第2のUSG膜30
a及び第2のシリコン窒化膜14d上にレジスト膜20
dをパターニングし、このレジスト膜20dをマスクに
して第2のUSG膜30aを異方性ドライエッチングに
よりエッチングして第2の有機SOG膜16bが露出す
る開口部30cを形成する。
【0046】続いて、このレジスト膜20dが存在する
状態で、第2の有機SOG膜16bをNH3ガス、N2
2系ガス又はO2を主に用いた異方性ドライエッチング
によりエッチングする。このとき、第2の有機SOG膜
16bのエッチングと同時にレジスト膜20dも除去さ
れる。これにより、図6(c)に示すように、第2のシ
リコン窒化膜14dが配線溝を画定するようにパターニ
ングされて開口部14eが形成され、さらに、第2のU
SG膜30aと第2の有機SOG膜16bとが接続孔を
画定するようにしてパターニングされて孔16cが形成
される。
【0047】次いで、図6(d)に示すように、エッチ
ング選択比(USG膜のエッチレート/シリコン窒化膜
のエッチレート)が10以上とれるエッチング条件、例
えば、C48/CO/Ar/O2系などの混合ガスを用
いた異方性ドライエッチングで、第2のシリコン窒化膜
14dをマスクにして、表面が露出した第2のUSG膜
30aと孔16cの底部に露出した第1のUSG膜30
とを同時にエッチングする。このとき、上記したエッチ
ング条件は有機SOG膜に対して無限大に近い選択比が
とれる条件でもあるので、第2のUSG膜30a及び第
1のUSG膜30のエッチングが終了すると、それぞ
れ、その下の第2の有機SOG膜16b及び第1の有機
SOG膜16aでエッチングが完全にストップする。こ
れにより、接続孔19hが形成される。
【0048】次いで、図6(d)に示す露出した第2の
有機SOG膜16b及び接続孔19hの底部に露出した
第1の有機SOG膜16aをNH3ガス、N2/H2系ガ
ス又はO2を主に用いた異方性ドライエッチングにより
エッチングすることにより、図7(a)に示すように、
接続孔19hの底部に第1のシリコン窒化膜14cが露
出した構造体が形成される。
【0049】このとき、第1の実施の形態と同様に、第
1のCu配線10は酸素の拡散を防止できる膜厚の第1
のシリコン窒化膜14cで覆われているので、酸素を用
いて第1及び第2の有機SOG膜16a,16bのエッ
チングを行っても第1のCu配線10が酸化されるおそ
れがない。また、本実施の形態においても、第2の実施
の形態と同様に、エッチングされた第1の有機SOG膜
16aの側面が露出した後に、酸素を主に用いた等方性
のドライアッシングを行う必要がないでの、第1の有機
SOG膜16aにサイドエッチが発生しない。
【0050】次いで、図7(b)に示すように、最上層
の第2のシリコン窒化膜14dと接続孔19hの底部に
露出した第1のシリコン窒化膜14cとを異方性ドライ
エッチングにより同時にエッチングすることにより、第
1のCu配線10を露出させる。これにより、底部に第
1のCu配線が露出する接続孔19hとこれに連通する
配線溝19iとが形成される。
【0051】次いで、第1の実施の形態と同様な方法
(図3(a))で、接続孔19h及び配線溝19iの内
面上と第2のUSG膜30a上に、TaN膜22aとシ
ードCu膜24aとを成膜し、このシードCu膜24a
をめっき給電層として電解めっきにより接続孔19h及
び配線溝19iを埋めこむCu膜26を形成する。次い
で、図7(c)に示すように、このCu膜26、シード
Cu膜24a及びTaN膜22aをCMPにより研磨す
ることによりCuプラグ26bとこれに連通する第2の
Cu配線26aとを形成する。これにより、第2のCu
配線26aが第2のUSG膜30aと第2の有機SOG
膜16bとで画定された配線溝19iに埋め込まれて形
成される。このようにして、第1のCu配線10と第2
のCu配線26aとがCuプラグ26bを介して電気的
に接続され、以上の工程を繰り返すことにより、所定の
Cu配線が所定の数で積層された多層配線を形成するこ
とができる。
【0052】第3の実施の形態の半導体装置の製造方法
によれば、第1及び第2の実施の形態と同様な作用・効
果を奏するとともに、Cu配線間に誘電率が低い有機S
OG膜が形成されるように工夫したので、特に、Cu配
線間の容量の低減に大きく貢献することができる。これ
により、第1及び第2の実施の形態より半導体装置の多
層配線の配線遅延を小さくすることができ、半導体装置
の高性能化に貢献することができる。
【0053】以上、第1〜第3の実施の形態により、こ
の発明の詳細を説明したが、この発明の範囲は上記実施
の形態に具体的に示した例に限られるものではなく、こ
の発明を逸脱しない要旨の範囲の上記実施の形態の変更
はこの発明の範囲に含まれる。例えば、第1〜第3の本
実施の形態では、接続孔とこれに連通した配線溝を形成
し、Cuプラグと上層のCu配線とを同時に形成する、
いわゆるデュアルダマシン方式に基づいて説明したが、
まず、層間絶縁膜に接続孔のみを形成してCuプラグを
形成し、その後、配線溝を備えた絶縁膜を形成し、上層
Cu配線を形成する方式、すなわちシングルダマシン方
式に適用してもよい。
【0054】(付記1)半導体基板の上方に形成された
絶縁膜の表面から露出する金属配線を形成する工程と、
前記金属配線と前記絶縁膜の上に金属拡散防止無機絶縁
膜を形成する工程と、前記金属拡散防止無機絶縁膜の上
に有機絶縁膜を形成する工程と、前記有機絶縁膜の上に
層間絶縁膜を形成する工程と、前記有機絶縁膜をエッチ
ングストップ層となして、前記層間絶縁膜の所定の領域
をエッチングすることにより前記層間絶縁膜の少なくと
も前記金属配線の上に接続孔を形成する工程と、前記接
続孔の底部に露出した前記有機絶縁膜をエッチングして
前記金属拡散防止無機絶縁膜を露出させる工程と、前記
接続孔を通して前記金属拡散防止無機絶縁膜をエッチン
グすることにより前記金属配線を露出させる工程とを有
することを特徴とする半導体装置の製造方法。
【0055】(付記2)前記有機絶縁膜をエッチングし
た後であって前記金属拡散防止無機絶縁膜のエッチング
の前において、前記接続孔に連通する配線溝を前記層間
絶縁膜の上部に形成する工程をさらに有することを特徴
とする付記1に記載の半導体装置の製造方法。 (付記3)前記層間絶縁膜の形成工程は、前記有機絶縁
膜上に下部層を形成し、該下部層の上に材料の異なる中
間層を形成し、該中間層のうち前記金属配線の上方に孔
を形成し、該孔内と前記中間層上に前記下部層と同じ材
料の上部層を形成する工程からなり、かつ前記接続孔の
形成工程は、前記孔の上を通る配線溝を前記上部層に形
成した後に、前記孔を通して前記下部層をエッチングす
る工程であることを特徴とする付記1に記載の半導体装
置の製造方法。
【0056】(付記4)前記層間絶縁膜の形成工程は、
前記有機絶縁膜上に無機下部層を形成し、該無機下部層
の上に有機中間層を形成し、該有機中間層の上に無機上
部層を形成する工程であり、前記接続孔の形成工程は、
前記無機上部層と前記有機中間層をパターニングして前
記金属配線の上方に孔を形成した後に、前記無機上部層
の配線領域をエッチングして前記孔に重なる配線溝の上
部を形成する際に同時に前記有機中間膜の前記孔を通し
て前記無機下部層をエッチングする工程であり、かつ前
記接続孔を通した前記有機絶縁膜のエッチング工程は、
前記無機上部層をマスクにして前記有機中間層をエッチ
ングして前記配線溝の下部を形成する際に同時に前記無
機下部層をエッチングする工程であることを特徴とする
請求項1に記載の半導体装置の製造方法。
【0057】(付記5)前記接続孔と前記配線溝内に導
電膜を充填することにより前記接続孔内に導電性プラグ
を形成し、前記配線溝内に上側配線を形成する工程をさ
らに有することを特徴とする付記2乃至4のいずれか1
項に記載の半導体装置の製造方法。 (付記6)前記少なくとも接続孔を形成する工程の後、
又は前記接続孔と該接続孔に連通する前記配線溝とを形
成する工程の後に、前記接続孔、又は接続孔と該接続孔
に連通する前記配線溝の内面上と前記層間絶縁膜との上
に、下から順に、バリアメタル膜とめっき給電層とを形
成する工程と、前記めっき給電層上に電解めっきにより
前記接続孔、又は接続孔と該接続孔に連通する前記配線
溝を埋め込む金属膜を成膜する工程と、前記金属膜、め
っき給電層及びバリアメタル膜を研磨することにより、
前記接続孔、又は接続孔と該接続孔に連通する前記配線
溝に金属プラグ、又は金属プラグと該金属プラグに連通
する上層金属配線を形成することを特徴とする付記2乃
至4のいずれか1項に記載の半導体装置の製造方法。
【0058】(付記7)前記接続孔を通しての前記有機
絶縁膜のエッチングは、前記層間絶縁膜の上に形成され
るレジストの除去と同時に行われることを特徴とする付
記1乃至4のいずれか1項に記載の半導体装置の製造方
法。 (付記8)前記有機絶縁膜のエッチングは、酸素含有ガ
スによって行われることを特徴とする付記1乃至6のい
ずれか1項に記載の半導体装置の製造方法。
【0059】(付記9)前記金属配線が銅配線からな
り、前記金属拡散防止無機絶縁膜がシリコン窒化膜から
なることを特徴とする付記1乃至7のいずれか1項に記
載の半導体装置の製造方法。 (付記10)前記金属配線がCu(銅)配線からなり、
前記金属拡散防止無機絶縁膜がSiC(シリコンカーバ
イド)膜からなることを特徴とする付記1乃至9のいず
れか1項に記載の半導体装置の製造方法。
【0060】(付記11)前記金属配線がCu(銅)配
線からなり、前記金属拡散防止無機絶縁膜がPSG(リ
ンシリケイトガラス)膜からなることを特徴とする付記
1乃至9のいずれか1項に記載の半導体装置の製造方
法。 (付記12)前記金属配線がCu(銅)配線からなり、
前記金属拡散防止無機絶縁膜がプラズマCVDによって
形成された膜密度が高いシリコン酸化膜からなることを
特徴とする付記1乃至8のいずれか1項に記載の半導体
装置の製造方法。
【0061】(付記13)半導体基板の上方に形成され
た絶縁膜と、前記絶縁膜の表面から露出する金属配線
と、前記金属配線と前記絶縁膜の上に形成された金属拡
散防止無機絶縁膜と、前記金属拡散防止無機絶縁膜の上
に形成された有機絶縁膜と、前記有機絶縁膜の上に形成
された層間絶縁膜と、前記層間絶縁膜と前記有機絶縁膜
と前記無機絶縁膜に形成されて前記金属配線の表面に達
する深さの接続孔と、前記接続孔内に形成された導電性
プラグとを有することを特徴とする半導体装置。
【0062】
【発明の効果】以上説明したように、本発明によれば、
金属配線上に金属拡散防止無機絶縁膜と有機絶縁膜とを
介して層間絶縁膜を形成し、層間絶縁膜に接続孔、又は
接続孔と該接続孔に連通する配線溝を例えばレジスト膜
をマスクにしたドライエッチングで有機絶縁膜がエッチ
ングストップ膜として機能するように層間絶縁膜をエッ
チングする。
【0063】すなわち、層間絶縁膜のエッチングは有機
絶縁膜に対して無限大に近い選択性をもつので、有機絶
縁膜が露出した時点でエッチングが完全にストップす
る。その後、例えば、有機物と容易に反応する酸素など
を含むガスを用いたドライエッチングで、有機絶縁膜を
エッチングするとともに、レジスト膜とを同時に除去
し、続いて、金属拡散防止無機絶縁膜をエッチングして
金属配線が露出する接続孔などを形成する。
【0064】このようにすることにより、金属拡散防止
無機絶縁膜にエッチングストップ膜としての機能をもた
せる必要がないので、誘電率が比較的高い金属拡散防止
無機絶縁膜の膜厚を酸素の拡散を防止することができる
程度の薄い膜厚で形成することができる。従って、多層
配線の金属配線間及び金属配線層間に係る容量を実効的
に小さくすることができるとともに、金属配線上には酸
素の拡散を防止できる膜厚の金属拡散防止無機絶縁膜層
で覆われているので金属配線の酸化を防止することがで
きる。これにより、設計仕様に対応した配線遅延の小さ
い高性能LSIの多層配線を形成することができるよう
になる。
【図面の簡単な説明】
【図1】図1(a)〜(c)は本発明の第1の実施の形
態の半導体装置の製造方法を示す概略断面図(その1)
である。
【図2】図2(a)〜(c)は本発明の第1の実施の形
態の半導体装置の製造方法を示す概略断面図(その2)
である。
【図3】図3(a)及び(b)は第1の本発明の実施の
形態の半導体装置の製造方法を示す概略断面図(その
3)である。
【図4】図4(a)〜(d)は本発明の第2の実施の形
態の半導体装置の製造方法を示す概略断面図(その1)
である。
【図5】図5(a)〜(c)は本発明の第2の実施の形
態の半導体装置の製造方法を示す概略断面図(その2)
である。
【図6】図6(a)〜(d)は本発明の第3の実施の形
態の半導体装置の製造方法を示す概略断面図(その1)
である。
【図7】図7(a)〜(c)は本発明の第3の実施の形
態の半導体装置の製造方法を示す概略断面図(その2)
である。
【図8】図8(a)及び(b)は従来のダマシン方式で
形成される多層配線に係る接続孔の形成方法を示す概略
断面図である。
【符号の説明】
10:第1のCu配線(金属配線) 10a:バリアメタル層 11:半導体基板 12:絶縁膜 14、14a,14c:シリコン窒化膜(金属拡散防止
無機絶縁膜) 14b:第2のシリコン窒化膜(中間層) 14d:第2のシリコン窒化膜(無機上部層) 16,16a:有機SOG膜(有機絶縁膜) 16b:第2の有機SOG膜(有機中間層) 16c:孔 18:FSG膜(層間絶縁膜) 18a:第1のFSG膜(下部層) 18b:第2のFSG膜(上部層) 19b,19d,19i:配線溝 19a,19e,19h:接続孔 20、20b、20d、21a:レジスト膜のパターン 22:TaN層 24:シードCu層 26:Cu層 26a:第2のCu配線 26b:Cuプラグ 30:第1のUSG膜〈無機下部層〉 30a:第2のUSG膜(無機上部層)
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F004 AA04 BD01 DA01 DA16 DA24 DA25 DA26 DB00 DB04 DB07 DB26 EA23 EA28 EA29 EB01 5F033 HH11 HH21 HH32 HH33 HH34 JJ11 JJ21 JJ32 JJ33 JJ34 KK11 KK21 KK32 KK33 MM02 MM10 MM12 MM13 NN06 NN07 NN32 PP06 PP15 PP27 QQ09 QQ10 QQ16 QQ21 QQ25 QQ28 QQ33 QQ34 QQ35 QQ37 QQ48 RR01 RR04 RR06 RR11 RR14 RR25 SS15 SS22 TT04 XX01 XX18 XX24

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板の上方に形成された絶縁膜の
    表面から露出する金属配線を形成する工程と、 前記金属配線と前記絶縁膜の上に金属拡散防止無機絶縁
    膜を形成する工程と、前記金属拡散防止無機絶縁膜の上
    に有機絶縁膜を形成する工程と、 前記有機絶縁膜の上に層間絶縁膜を形成する工程と、 前記有機絶縁膜をエッチングストップ層となして、前記
    層間絶縁膜の所定の領域をエッチングすることにより前
    記層間絶縁膜の少なくとも前記金属配線の上に接続孔を
    形成する工程と、 前記接続孔の底部に露出した前記有機絶縁膜をエッチン
    グして前記金属拡散防止無機絶縁膜を露出させる工程
    と、 前記接続孔を通して前記金属拡散防止無機絶縁膜をエッ
    チングすることにより前記金属配線を露出させる工程と
    を有することを特徴とする半導体装置の製造方法。
  2. 【請求項2】 前記層間絶縁膜の形成工程は、前記有機
    絶縁膜上に下部層を形成し、該下部層の上に材料の異な
    る中間層を形成し、該中間層のうち前記金属配線の上方
    に孔を形成し、該孔内と前記中間層上に前記下部層と同
    じ材料の上部層を形成する工程からなり、かつ前記接続
    孔の形成工程は、前記孔の上を通る配線溝を前記上部層
    に形成した後に、前記孔を通して前記下部層をエッチン
    グする工程であることを特徴とする請求項1に記載の半
    導体装置の製造方法。
  3. 【請求項3】 前記層間絶縁膜の形成工程は、前記有機
    絶縁膜上に無機下部層を形成し、該無機下部層の上に有
    機中間層を形成し、該有機中間層の上に無機上部層を形
    成する工程であり、 前記接続孔の形成工程は、前記無機上部層と前記有機中
    間層とをパターニングして前記金属配線の上方に接続孔
    を画定するための孔を形成した後に、前記無機上部層の
    配線溝になる領域をエッチングして前記孔に連通する配
    線溝の上部を形成すると同時に前記有機中間膜の前記孔
    を通して前記無機下部層をエッチングする工程であり、
    かつ前記接続孔を通した前記有機絶縁膜のエッチング工
    程は、前記無機上部層をマスクにして前記有機中間層を
    エッチングして前記配線溝の下部を形成すると同時に前
    記有機絶縁膜をエッチングする工程であることを特徴と
    する請求項1に記載の半導体装置の製造方法。
  4. 【請求項4】 前記接続孔を通しての前記有機絶縁膜の
    エッチングは、前記層間絶縁膜の上に形成されるレジス
    トの除去と同時に行われることを特徴とする請求項1又
    は2に記載の半導体装置の製造方法。
  5. 【請求項5】 半導体基板の上方に形成された絶縁膜
    と、 前記絶縁膜の表面から露出する金属配線と、 前記金属配線と前記絶縁膜の上に形成された金属拡散防
    止無機絶縁膜と、 前記金属拡散防止無機絶縁膜の上に形成された有機絶縁
    膜と、 前記有機絶縁膜の上に形成された層間絶縁膜と、 前記層間絶縁膜と前記有機絶縁膜と前記無機絶縁膜に形
    成されて前記金属配線の表面に達する深さの接続孔と、 前記接続孔内に形成された導電性プラグとを有すること
    を特徴とする半導体装置。
JP2001181186A 2001-06-15 2001-06-15 半導体装置及びその製造方法 Withdrawn JP2002373937A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001181186A JP2002373937A (ja) 2001-06-15 2001-06-15 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001181186A JP2002373937A (ja) 2001-06-15 2001-06-15 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2002373937A true JP2002373937A (ja) 2002-12-26

Family

ID=19021494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001181186A Withdrawn JP2002373937A (ja) 2001-06-15 2001-06-15 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2002373937A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110018A (ja) * 2001-09-28 2003-04-11 Jsr Corp 銅ダマシン構造の製造方法およびデュアルダマシン構造
JP2006523954A (ja) * 2003-04-17 2006-10-19 インターナショナル・ビジネス・マシーンズ・コーポレーション 超小型電子相互接続構造の多層キャップ障壁
KR100679822B1 (ko) 2005-12-14 2007-02-06 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
US7172965B2 (en) 2003-05-21 2007-02-06 Rohm Co., Ltd. Method for manufacturing semiconductor device
US7215028B2 (en) 2003-09-26 2007-05-08 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
CN100440458C (zh) * 2004-03-04 2008-12-03 恩益禧电子股份有限公司 具有多层互连结构的半导体器件
JP2010004087A (ja) * 2003-05-01 2010-01-07 Samsung Electronics Co Ltd カーボンナノチューブを利用した半導体素子の配線形成方法およびその方法により製造された半導体素子
JP2010103445A (ja) * 2008-10-27 2010-05-06 Toshiba Corp 半導体装置及びその製造方法
JP2012175109A (ja) * 2011-02-17 2012-09-10 Freescale Semiconductor Inc 固定された導電性ビアおよびその製造方法
KR101344146B1 (ko) 2005-07-06 2013-12-23 르네사스 일렉트로닉스 가부시키가이샤 반도체집적회로장치 및 반도체집적회로장치의 제조 방법

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4513249B2 (ja) * 2001-09-28 2010-07-28 Jsr株式会社 銅ダマシン構造の製造方法
JP2003110018A (ja) * 2001-09-28 2003-04-11 Jsr Corp 銅ダマシン構造の製造方法およびデュアルダマシン構造
JP2006523954A (ja) * 2003-04-17 2006-10-19 インターナショナル・ビジネス・マシーンズ・コーポレーション 超小型電子相互接続構造の多層キャップ障壁
JP2010004087A (ja) * 2003-05-01 2010-01-07 Samsung Electronics Co Ltd カーボンナノチューブを利用した半導体素子の配線形成方法およびその方法により製造された半導体素子
US7172965B2 (en) 2003-05-21 2007-02-06 Rohm Co., Ltd. Method for manufacturing semiconductor device
US7215028B2 (en) 2003-09-26 2007-05-08 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
CN100431145C (zh) * 2003-09-26 2008-11-05 松下电器产业株式会社 半导体器件及其制造方法
US7400045B2 (en) 2003-09-26 2008-07-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US7935623B2 (en) 2003-09-26 2011-05-03 Panasonic Corporation Semiconductor device and method for fabricating the same
US8329572B2 (en) 2003-09-26 2012-12-11 Panasonic Corporation Semiconductor device and method for fabricating the same
US8648472B2 (en) 2003-09-26 2014-02-11 Panasonic Corporation Semiconductor device
CN100440458C (zh) * 2004-03-04 2008-12-03 恩益禧电子股份有限公司 具有多层互连结构的半导体器件
KR101344146B1 (ko) 2005-07-06 2013-12-23 르네사스 일렉트로닉스 가부시키가이샤 반도체집적회로장치 및 반도체집적회로장치의 제조 방법
KR100679822B1 (ko) 2005-12-14 2007-02-06 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
JP2010103445A (ja) * 2008-10-27 2010-05-06 Toshiba Corp 半導体装置及びその製造方法
JP2012175109A (ja) * 2011-02-17 2012-09-10 Freescale Semiconductor Inc 固定された導電性ビアおよびその製造方法

Similar Documents

Publication Publication Date Title
US8034712B2 (en) Method of fabricating dual damascene structure
JP2008294335A (ja) 半導体装置の製造方法
US7713863B2 (en) Method for manufacturing a semiconductor device and method for etching the same
JP2002043417A (ja) 半導体装置とその製造方法
JP2003197738A (ja) 半導体装置のマスク層および二重ダマシーン相互接続構造
JP3757213B2 (ja) 半導体装置の製造方法
US8455348B2 (en) Manufacturing method of semiconductor device
JP2006332503A (ja) 半導体装置及びその製造方法
JP2003045964A (ja) 半導体装置及びその製造方法
KR20050069591A (ko) 반도체 소자의 듀얼 다마신 배선 및 그 제조 방법
JP2002373937A (ja) 半導体装置及びその製造方法
KR100887118B1 (ko) 반도체 장치와 그 제조 방법
JPH11186391A (ja) 半導体装置およびその製造方法
JP2001135723A (ja) 半導体装置及びその製造方法
JP2001085518A (ja) 多層配線構造体及び半導体装置の製造方法
US6632707B1 (en) Method for forming an interconnect structure using a CVD organic BARC to mitigate via poisoning
JP2001007202A (ja) 半導体装置の製造方法
JP2012134422A (ja) 半導体装置及びその製造方法
JP2008021862A (ja) 半導体装置およびその製造方法
KR20050007639A (ko) 반도체 소자의 금속배선 형성방법
JP4472286B2 (ja) 変形されたデュアルダマシン工程を利用した半導体素子の金属配線形成方法
KR20090069366A (ko) 반도체 소자의 금속 배선 형성 방법
JP2008041783A (ja) 半導体装置の製造方法
JPH10209276A (ja) 配線形成方法
JP2001168191A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050830

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080902