JP2012175109A - 固定された導電性ビアおよびその製造方法 - Google Patents
固定された導電性ビアおよびその製造方法 Download PDFInfo
- Publication number
- JP2012175109A JP2012175109A JP2012033324A JP2012033324A JP2012175109A JP 2012175109 A JP2012175109 A JP 2012175109A JP 2012033324 A JP2012033324 A JP 2012033324A JP 2012033324 A JP2012033324 A JP 2012033324A JP 2012175109 A JP2012175109 A JP 2012175109A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- undercut
- conductive
- dielectric layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3512—Cracking
- H01L2924/35121—Peeling or delaminating
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】導電性ビアが、導電性接触構造と該導電性接触構造上に配置された誘電体層の突出部との間に配置された部分を含む。1つの実施形態において、突出部は、導電性接触構造上にアンダーカット層を形成し、次に、該導電性接触構造およびアンダーカット層上に誘電体層を形成することによって形成される。誘電体層に空洞を形成し、誘電体層の突出部を形成するようにアンダーカット層の材料が該空洞を通して除去される。導電性ビアの導電性材料は次に、突出部の下および空洞に形成される。
【選択図】図4
Description
項目1は、導電性ビアを形成するための方法において、
導電性材料の表面を有する導電性接触構造を形成するステップと、
前記導電性接触構造上に、前記導電性材料の表面と異なる材料からなるアンダーカット層を形成するステップと、
前記アンダーカット層の上方、かつ前記導電性接触構造の上方に、誘電体層を形成するステップであって、前記アンダーカット層は前記誘電体層と前記導電性接触構造との間に配置される、誘電体層を形成するステップと、
前記導電性接触構造の上方にある前記誘電体層に開口を形成するステップと、
前記誘電体層における前記開口を通してアンダーカット層の材料を除去するステップであって、前記導電性接触構造の表面が前記誘電体層の前記開口を通して露出され、かつ前記誘電体層が前記導電性接触構造の上方において前記誘電体層の前記開口に隣接する突出部を有することによって前記アンダーカット層の前記材料を除去することによって形成された空洞の幅は前記誘電体層の開口より広い、前記誘電体層の前記開口を通してアンダーカット層の材料を除去するステップと、
前記アンダーカット材料の除去によって形成された空洞を充填し、前記誘電体層の開口に導電性充填材料を少なくとも部分的に充填するステップであって、
前記充填することによって前記導電性充填材料を前記誘電体層の突出部と前記導電性接触構造との間に設ける、前記アンダーカット材料の除去によって形成された空洞を充填し、前記誘電体層の開口に導電性充填材料を少なくとも部分的に充填するステップとを備える方法に関する。項目2は項目1の方法において、アンダーカット材料は誘電体材料であることを特徴とする。項目3は項目1の方法において、アンダーカット材料が二酸化ケイ素を含有することを特徴する。項目4は、項目3の方法において、誘電体材料が窒化ケイ素を含んでなることを特徴とする。項目5は、請求項1の方法において、前記アンダーカット層の材料を除去するステップが、前記誘電体材料をエッチングする選択性を持たず、かつ前記アンダーカット材料に対して選択的なエッチング化学を有する等方性エッチングを用いるステップを含むことを特徴とする。項目6は項目2の方法において、前記アンダーカット層を形成するステップが、仕掛品の表面上にアンダーカット層を形成するステップであって、前記仕掛品が前記導電性接触構造を有し、前記仕掛品の表面上にアンダーカット層を形成するステップでは、前記導電性接触構造の外側の領域に前記アンダーカット層を形成するステップを含む、仕掛品の表面上にアンダーカット層を形成するステップを含み、前記誘電体層を形成するステップが、前記導電性接触構造の外側の前記領域における前記アンダーカット層上に前記誘電体層を形成するステップを含み、前記アンダーカット層の材料を除去するステップにおいて、少なくともいくつかの前記領域に前記アンダーカット層の材料を残すことを特徴とする。項目7は、項目6の方法において、該アンダーカット層の材料が、該仕掛品の表面に該誘電体層を付着させるための付着層として機能することを特徴とする。項目8は項目1の方法において、前記アンダーカット層を形成するステップが、仕掛品の表面上にアンダーカット層を形成するステップであって、前記仕掛品が前記導電性接触構造を有し、前記仕掛品の表面上にアンダーカット層を形成するステップでは、前記導電性接触構造の外側の領域に前記アンダーカット層を形成するステップを含む、仕掛品の表面上にアンダーカット層を形成するステップを含み、前記アンダーカット層を形成するステップが、前記導電性接触構造の上方に前記アンダーカット層の物理的に離隔された物理的離隔構造を形成するために前記アンダーカット層をパターニングするステップを含み、前記誘電体層を形成するステップは、前記誘電体層が前記物理的離隔構造のすべての側部を囲むように前記物理的離隔構造上に誘電体層を形成するステップであって、前記物理的離隔構造の幅は前記誘電体層の前記開口より広い、前記物理的離隔構造上に誘電体層を形成するステップをさらに含むことを特徴とする。項目9は項目8において、該アンダーカット層の材料を除去するステップが、物理的分離構造のすべての材料を除去するステップを含むことを特徴とする。項目10は項目1の方法において、該誘電体層はパッシベーション層であり、該導電性接触構造は、集積回路の最終金属層に配置された導電性構造であることを特徴とする。項目11は項目1の方法において、空洞を充填するステップは、突出部に上方向の圧力を与えるために導電性充填材料が内部引張応力を有するように実行される。項目12は項目11の方法において、前記開口を少なくとも部分的に充填するステップにおいて、前記誘電体層の上面の上方まで前記開口に前記導電性充填材料を充填し、前記誘電体層の前記開口に隣接する領域で前記誘電体層の前記上面に下向き圧力を与えるべく前記導電性充填材料は内部引張応力を有するように、前記誘電体層の前記開口に隣接する前記誘電体層の上面の領域に前記導電性充填材料を形成する。項目13は項目1の方法において、空洞を充填し、開口を少なくとも部分的に充填するステップは該導電性材料のメッキ処理によって実行される。項目14は項目1の方法において、空洞を充填し、開口を少なくとも部分的に充填するステップは導電性材料の無電解メッキ処理によって実行される。項目15は項目1の方法において、導電性材料が少なくとも85.0重量%のニッケル含量を有する。項目16は項目1の方法において、導電性材料が5〜10重量%の範囲のリン含量を有する。項目17は項目1の方法において、空洞を充填し、開口を少なくとも部分的に充填するステップは、4.0以上のpHレベルを有するメッキ溶液を用いるメッキ処理によって実行される。項目18は項目1の方法において、該空洞を充填し、該空洞を少なくとも部分的に充填するステップは、平方デシメトル当たり3.0アンペアの電流密度を有するメッキ処理によって実行される。項目19は項目1の方法において、前記開口を少なくとも部分的に充填するステップが、前記空洞の前記上面よりも上方まで前記開口を充填するステップを含み、前記方法が、
前記誘電体材料の前記上面および前記導電性充填材料を平坦化するステップと、
前記方法が、平坦化された導電性充填材料と導通する前記平坦化された導電性充填材料の上面上に導電性構造を形成するステップとをさらに備えることを特徴とする。
前記主要上面上に配置された誘電体層であって、前記誘電体層が前記主要上面上に設けられた突出部を有し、前記突出部は開口を画定するとともに前記主要上面の最高地点が存在する水平面から縦方向に分離された平坦な底面を有する、誘電体層と、
前記導電性接触構造と導通する導電性材料構造であって、
前記導電性材料構造は、前記突出部の平坦な底面と前記導電性接触構造の主要表面との間に垂直方向に延伸する第1部分と、前記突出部によって画定された前記開口を少なくとも部分的に充填する第2部分とを有する、導電性材料構造と、
を備える、集積回路を要旨とする。
Claims (20)
- 導電性ビアを形成するための方法において、
導電性材料の表面を有する導電性接触構造を形成するステップと、
前記導電性接触構造上に、前記導電性材料の表面と異なる材料からなるアンダーカット層を形成するステップと、
前記アンダーカット層の上方、かつ前記導電性接触構造の上方に、誘電体層を形成するステップであって、前記アンダーカット層は前記誘電体層と前記導電性接触構造との間に配置される、誘電体層を形成するステップと、
前記導電性接触構造の上方にある前記誘電体層に開口を形成するステップと、
前記誘電体層における前記開口を通してアンダーカット層の材料を除去するステップであって、前記導電性接触構造の表面が前記誘電体層の前記開口を通して露出され、かつ前記誘電体層が前記導電性接触構造の上方において前記誘電体層の前記開口に隣接する突出部を有することによって前記アンダーカット層の前記材料を除去することによって形成された空洞の幅は前記誘電体層の開口より広い、前記誘電体層の前記開口を通してアンダーカット層の材料を除去するステップと、
前記アンダーカット材料の除去によって形成された空洞を充填し、前記誘電体層の開口に導電性充填材料を少なくとも部分的に充填するステップであって、
前記充填することによって前記導電性充填材料を前記誘電体層の突出部と前記導電性接触構造との間に設ける、前記アンダーカット材料の除去によって形成された空洞を充填し、前記誘電体層の開口に導電性充填材料を少なくとも部分的に充填するステップとを備える、方法。 - 前記アンダーカット材料は誘電体材料である、請求項1記載の方法。
- 前記アンダーカット材料が二酸化ケイ素を含有する、請求項1記載の方法。
- 前記誘電体材料が窒化ケイ素を含有する、請求項3記載の方法。
- 前記アンダーカット層の材料を除去するステップが、
前記誘電体材料をエッチングする選択性を持たず、かつ前記アンダーカット材料に対して選択的なエッチング化学を有する等方性エッチングを用いるステップを含む、
請求項1記載の方法。 - 前記アンダーカット層を形成するステップが、仕掛品の表面上にアンダーカット層を形成するステップであって、前記仕掛品が前記導電性接触構造を有し、前記仕掛品の表面上にアンダーカット層を形成するステップでは、前記導電性接触構造の外側の領域に前記アンダーカット層を形成するステップを含む、仕掛品の表面上にアンダーカット層を形成するステップを含み、
前記誘電体層を形成するステップが、前記導電性接触構造の外側の前記領域における前記アンダーカット層上に前記誘電体層を形成するステップを含み、
前記アンダーカット層の材料を除去するステップにおいて、少なくともいくつかの前記領域に前記アンダーカット層の材料を残す、
請求項1記載の方法。 - 前記アンダーカット層の材料が前記仕掛品の表面に誘電体層を付着させるための付着層として機能する、請求項6記載の方法。
- 前記アンダーカット層を形成するステップが、仕掛品の表面上にアンダーカット層を形成するステップであって、前記仕掛品が前記導電性接触構造を有し、前記仕掛品の表面上にアンダーカット層を形成するステップでは、前記導電性接触構造の外側の領域に前記アンダーカット層を形成するステップを含む、仕掛品の表面上にアンダーカット層を形成するステップを含み、
前記アンダーカット層を形成するステップが、前記導電性接触構造の上方に前記アンダーカット層の物理的に離隔された物理的離隔構造を形成するために前記アンダーカット層をパターニングするステップを含み、
前記誘電体層を形成するステップは、前記誘電体層が前記物理的離隔構造のすべての側部を囲むように前記物理的離隔構造上に誘電体層を形成するステップであって、前記物理的離隔構造の幅は前記誘電体層の前記開口より広い、前記物理的離隔構造上に誘電体層を形成するステップをさらに含む、
請求項1記載の方法。 - 前記アンダーカット層の材料を除去するステップが、前記物理的離隔構造のすべての材料を除去するステップを含む、請求項8記載の方法。
- 前記誘電体層はパッシーション層であり、前記誘電性接触構造は集積回路の最終金属層に配置された導電性構造である、
請求項1記載の方法。 - 前記突出部に上向き圧力を与えるために導電性充填材料が内部引張応力を有するように前記空洞を充填する、
請求項1記載の方法。 - 前記開口を少なくとも部分的に充填するステップにおいて、前記誘電体層の上面の上方まで前記開口に前記導電性充填材料を充填し、前記誘電体層の前記開口に隣接する領域で前記誘電体層の前記上面に下向き圧力を与えるべく前記導電性充填材料は内部引張応力を有するように、前記誘電体層の前記開口に隣接する前記誘電体層の上面の領域に前記導電性充填材料を形成する、請求項11記載の方法。
- 前記空洞を充填するステップおよび前記開口を少なくとも部分的に充填するステップは前記導電性充填材料のメッキプロセスによって実行される、請求項1記載の方法。
- 前記空洞を充填するステップおよび前記開口を少なくとも部分的に充填するステップは前記導電性充填材料の無電解メッキプロセスによって実行される、請求項1記載の方法。
- 前記導電性充填材料が少なくとも85.0重量%のニッケル含量を有する、請求項1記載の方法。
- 前記導電性充填材料が5〜10重量%範囲のリン含量を有する、請求項1記載の方法。
- 前記空洞を充填するステップおよび前記開口を少なくとも部分的に充填するステップは4.0以上のpHレベルを有するメッキ溶液を用いるメッキプロセスによって実行する、請求項1記載の方法。
- 前記空洞を充填するステップおよび前記開口を少なくとも部分的に充填するステップは平方デシメトル当たり3.0アンペア以下の電流密度を有するメッキプロセスによって実行する、請求項1記載の方法。
- 前記開口を少なくとも部分的に充填するステップが、前記空洞の前記上面よりも上方まで前記開口を充填するステップを含み、
前記方法が、
前記誘電体材料の前記上面および前記導電性充填材料を平坦化するステップと、
前記方法が、平坦化された導電性充填材料と導通する前記平坦化された導電性充填材料の上面上に導電性構造を形成するステップとをさらに備える、
請求項1記載の方法。 - 最高地点を有する主要上面を有する導電性接触構造と、
前記主要上面上に配置された誘電体層であって、前記誘電体層が前記主要上面上に設けられた突出部を有し、前記突出部は開口を画定するとともに前記主要上面の最高地点が存在する水平面から縦方向に分離された平坦な底面を有する、誘電体層と、
前記導電性接触構造と導通する導電性材料構造であって、
前記導電性材料構造は、前記突出部の平坦な底面と前記導電性接触構造の主要表面との間に垂直方向に延伸する第1部分と、前記突出部によって画定された前記開口を少なくとも部分的に充填する第2部分とを有する、導電性材料構造と、
を備える、集積回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/029,205 US8314026B2 (en) | 2011-02-17 | 2011-02-17 | Anchored conductive via and method for forming |
US13/029,205 | 2011-02-17 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012175109A true JP2012175109A (ja) | 2012-09-10 |
JP2012175109A5 JP2012175109A5 (ja) | 2015-04-02 |
JP5967801B2 JP5967801B2 (ja) | 2016-08-10 |
Family
ID=46652077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012033324A Expired - Fee Related JP5967801B2 (ja) | 2011-02-17 | 2012-02-17 | 固定された導電性ビアおよびその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8314026B2 (ja) |
JP (1) | JP5967801B2 (ja) |
CN (1) | CN102646664B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10217644B2 (en) * | 2012-07-24 | 2019-02-26 | Infineon Technologies Ag | Production of adhesion structures in dielectric layers using photoprocess technology and devices incorporating adhesion structures |
US9832887B2 (en) * | 2013-08-07 | 2017-11-28 | Invensas Corporation | Micro mechanical anchor for 3D architecture |
CN105990314B (zh) * | 2015-03-16 | 2018-10-26 | 台湾积体电路制造股份有限公司 | 半导体器件结构及其形成方法 |
US9892957B2 (en) * | 2015-03-16 | 2018-02-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device structure and method for forming the same |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6480024A (en) * | 1987-09-22 | 1989-03-24 | Toshiba Corp | Semiconductor device and manufacture thereof |
JPH0226020A (ja) * | 1988-07-15 | 1990-01-29 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
JPH02110934A (ja) * | 1988-10-19 | 1990-04-24 | Matsushita Electric Works Ltd | コンタクト電極用窓の形成方法 |
JPH05308056A (ja) * | 1992-04-30 | 1993-11-19 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JPH1117009A (ja) * | 1997-06-10 | 1999-01-22 | Samsung Electron Co Ltd | アンカードタングステンプラグを具備した半導体装置の金属配線構造及びこの製造方法 |
JP2001127151A (ja) * | 1999-10-26 | 2001-05-11 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JP2002184778A (ja) * | 2000-11-01 | 2002-06-28 | Samsung Electronics Co Ltd | 半導体素子の金属配線及びその製造方法 |
JP2002319550A (ja) * | 2001-04-23 | 2002-10-31 | Sony Corp | 金属膜の形成方法および半導体装置の製造方法 |
JP2002373937A (ja) * | 2001-06-15 | 2002-12-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2003197739A (ja) * | 2001-12-13 | 2003-07-11 | Samsung Electronics Co Ltd | 半導体装置及びその形成方法 |
JP2003273209A (ja) * | 2002-03-20 | 2003-09-26 | Nec Electronics Corp | 半導体装置の製造方法 |
JP2004134498A (ja) * | 2002-10-09 | 2004-04-30 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
JP2009545871A (ja) * | 2006-08-01 | 2009-12-24 | フリースケール セミコンダクター インコーポレイテッド | チップ製造および設計における改良のための方法および装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5169680A (en) * | 1987-05-07 | 1992-12-08 | Intel Corporation | Electroless deposition for IC fabrication |
US5470790A (en) | 1994-10-17 | 1995-11-28 | Intel Corporation | Via hole profile and method of fabrication |
US6531384B1 (en) | 2001-09-14 | 2003-03-11 | Motorola, Inc. | Method of forming a bond pad and structure thereof |
US6864578B2 (en) | 2003-04-03 | 2005-03-08 | International Business Machines Corporation | Internally reinforced bond pads |
US7190078B2 (en) | 2004-12-27 | 2007-03-13 | Khandekar Viren V | Interlocking via for package via integrity |
TW200939509A (en) * | 2007-11-19 | 2009-09-16 | Applied Materials Inc | Crystalline solar cell metallization methods |
-
2011
- 2011-02-17 US US13/029,205 patent/US8314026B2/en active Active
-
2012
- 2012-02-17 CN CN201210037938.1A patent/CN102646664B/zh active Active
- 2012-02-17 JP JP2012033324A patent/JP5967801B2/ja not_active Expired - Fee Related
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6480024A (en) * | 1987-09-22 | 1989-03-24 | Toshiba Corp | Semiconductor device and manufacture thereof |
JPH0226020A (ja) * | 1988-07-15 | 1990-01-29 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
JPH02110934A (ja) * | 1988-10-19 | 1990-04-24 | Matsushita Electric Works Ltd | コンタクト電極用窓の形成方法 |
JPH05308056A (ja) * | 1992-04-30 | 1993-11-19 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JPH1117009A (ja) * | 1997-06-10 | 1999-01-22 | Samsung Electron Co Ltd | アンカードタングステンプラグを具備した半導体装置の金属配線構造及びこの製造方法 |
JP2001127151A (ja) * | 1999-10-26 | 2001-05-11 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JP2002184778A (ja) * | 2000-11-01 | 2002-06-28 | Samsung Electronics Co Ltd | 半導体素子の金属配線及びその製造方法 |
JP2002319550A (ja) * | 2001-04-23 | 2002-10-31 | Sony Corp | 金属膜の形成方法および半導体装置の製造方法 |
JP2002373937A (ja) * | 2001-06-15 | 2002-12-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2003197739A (ja) * | 2001-12-13 | 2003-07-11 | Samsung Electronics Co Ltd | 半導体装置及びその形成方法 |
JP2003273209A (ja) * | 2002-03-20 | 2003-09-26 | Nec Electronics Corp | 半導体装置の製造方法 |
JP2004134498A (ja) * | 2002-10-09 | 2004-04-30 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
JP2009545871A (ja) * | 2006-08-01 | 2009-12-24 | フリースケール セミコンダクター インコーポレイテッド | チップ製造および設計における改良のための方法および装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5967801B2 (ja) | 2016-08-10 |
US8314026B2 (en) | 2012-11-20 |
US20120211883A1 (en) | 2012-08-23 |
CN102646664A (zh) | 2012-08-22 |
CN102646664B (zh) | 2017-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI483312B (zh) | 使用電鍍之導電通孔之形成 | |
KR101690841B1 (ko) | 재배선을 갖는 적층 집적 회로 | |
CN102446886B (zh) | 3d集成电路结构及其形成方法 | |
JP4979320B2 (ja) | 半導体ウェハおよびその製造方法、ならびに半導体装置の製造方法 | |
US9831140B2 (en) | Wafer having pad structure | |
KR101334554B1 (ko) | 스트레스를 받은 후면 유전체층의 형성에 의한 소자 성능 제어 | |
US8822329B2 (en) | Method for making conductive interconnects | |
WO2012176392A1 (ja) | 半導体装置及びその製造方法 | |
CN102376689A (zh) | 具有台阶的硅通孔结构及其制备工艺 | |
TW201909362A (zh) | 用於著陸在不同接觸區階層的接觸方案 | |
JP5967801B2 (ja) | 固定された導電性ビアおよびその製造方法 | |
US9502366B2 (en) | Semiconductor structure with UBM layer and method of fabricating the same | |
CN102683308B (zh) | 穿硅通孔结构及其形成方法 | |
US8980738B2 (en) | Integrated circuit chip and fabrication method | |
CN110931373B (zh) | 一种半导体器件及其制造方法 | |
US10699954B2 (en) | Through-substrate vias formed by bottom-up electroplating | |
CN105742196B (zh) | 半导体器件制造方法 | |
WO2012119333A1 (zh) | 穿硅通孔结构及其形成方法 | |
CN202332839U (zh) | 一种硅通孔结构 | |
KR20110126994A (ko) | 반도체 소자 및 반도체 소자의 형성방법 | |
JP2006324388A (ja) | 半導体装置およびその製造方法 | |
KR101644266B1 (ko) | 캡 기판의 제조 방법, 이를 이용한 mems 장치의 제조 방법, 및 mems 장치 | |
JP2023543475A (ja) | 光電子デバイス | |
JP2004356453A (ja) | 半導体装置およびその製造方法 | |
JP2015228473A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150213 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151020 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160607 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160704 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5967801 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |