JP2012175109A - 固定された導電性ビアおよびその製造方法 - Google Patents

固定された導電性ビアおよびその製造方法 Download PDF

Info

Publication number
JP2012175109A
JP2012175109A JP2012033324A JP2012033324A JP2012175109A JP 2012175109 A JP2012175109 A JP 2012175109A JP 2012033324 A JP2012033324 A JP 2012033324A JP 2012033324 A JP2012033324 A JP 2012033324A JP 2012175109 A JP2012175109 A JP 2012175109A
Authority
JP
Japan
Prior art keywords
layer
undercut
conductive
dielectric layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012033324A
Other languages
English (en)
Other versions
JP5967801B2 (ja
JP2012175109A5 (ja
Inventor
S Yulin Tret
エス.ユーリン トレント
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of JP2012175109A publication Critical patent/JP2012175109A/ja
Publication of JP2012175109A5 publication Critical patent/JP2012175109A5/ja
Application granted granted Critical
Publication of JP5967801B2 publication Critical patent/JP5967801B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226Via connections in a multilevel interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816Aspects relating to the layout of the pattern or to the size of vias or trenches
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329Insulating materials
    • H01L23/53295Stacked insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3512Cracking
    • H01L2924/35121Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】導電性ビアおよびそれを形成する方法に関する。
【解決手段】導電性ビアが、導電性接触構造と該導電性接触構造上に配置された誘電体層の突出部との間に配置された部分を含む。1つの実施形態において、突出部は、導電性接触構造上にアンダーカット層を形成し、次に、該導電性接触構造およびアンダーカット層上に誘電体層を形成することによって形成される。誘電体層に空洞を形成し、誘電体層の突出部を形成するようにアンダーカット層の材料が該空洞を通して除去される。導電性ビアの導電性材料は次に、突出部の下および空洞に形成される。
【選択図】図4

Description

本発明は半導体処理一般に関し、より詳細には固定された導電性ビアおよびそれを形成する方法に関するものである。
半導体処理において、金属層の下面への付着が、半導体パッケージによる機械的応力または熱応力に対する十分な耐性を有しないことがある。
米国特許第5619071号明細書 米国特許第6531384号明細書 米国特許第7190078号明細書 米国特許出願公開第2005/121803号明細書 米国特許出願公開第2010/19395号明細書
上記のように、金属層の下面への付着が不十分であることにより、金属層が下面からリフトオフまたは分離することがある。このリフトオフまたは分離が、例えば、電気的開回路または、湿気あるいは汚染物の侵入経路を生じる。
1つの実施形態において、下にある金属パッドに対する導電性ビアの付着を改良するために、固定された導電性ビアが金属パッド上に形成される。1つの実施形態において、金属パッド上に誘電体層が形成され、誘電体に空洞が形成され、金属パッド上に誘電体層の突出部を生じる。次に、導電性ビアを形成するために、空洞には導電性材料が少なくとも部分的に充填され、ここで、誘電体の突出部の下に広がる導電性ビアのアンカー部分を形成するために、導電性材料は突出部の下に充填される。このように、アンカー部分が、下にある金属パッドに対する導電性ビアの改良された付着を可能にし得る。1つの実施形態、導電性材料は、導電性材料が誘電体の突出部に圧力をかけるような引張内部応力を有するように形成される。このように、誘電体層と導電性ビアとの間の間隙がさらに減少され得る。
本発明の一実施形態による処理工程における半導体構造10を示す断面図。 本発明の一実施形態による、図1に示した処理工程よりも後の工程における半導体構造10を示す断面図。 本発明の一実施形態による、図2に示した処理工程よりも後の工程における半導体構造10を示す断面図。 本発明の一実施形態による、図3に示した処理工程よりも後の工程における半導体構造10を示す断面図。 本発明の一実施形態による、図4に示した処理工程よりも後の工程における半導体構造10を示す断面図。 本発明の一実施形態による処理工程における半導体構造100を示す断面図。 本発明の一実施形態による、図6に示した処理工程よりも後の工程における半導体構造100を示す断面図。 本発明の一実施形態による、図7に示した処理工程よりも後の工程における半導体構造100を示す断面図。 本発明の一実施形態による、図8に示した処理工程よりも後の工程における半導体構造100を示す断面図。
本発明は例示の方法により説明されており、添付の図面により限定されるものではなく、図面において、同様の参照符号は類似の要素を示す。図中の要素は簡潔かつ明確に説明されており、必ずしも寸法通りに描かれていない。
図1は、本発明の1つの実施形態による、複数の相互接続層14および最終金属層12を備えたデバイス構造16を有する半導体構造10を示している。デバイス構造16は集積回路の一部やウェハまたは仕掛品の一部であってもよい。最終金属層12には、デバイス構造16の上面にある金属パッド26および金属パッド28を含む。金属パッド26および28は、例えば、銅またはアルミニウムのような金属から形成され得る。金属パッド26および28の各々は導電性接触構造として称されてもよい。相互接続層14には、最終金属層12と相互接続層14の下のデバイス構造16内部のデバイスとの間の電気的信号の伝達に用いられ得るいかなる相互接続層を含んでもよい。相互接続部14は、導電性相互接続部18,20および導電性ビア22,24を有する。導電性ビア22は導電性相互接続部18を金属パッド26に電気的に接続し、導電性ビア24は導電性相互接続部20を金属パッド28に電気的に接続する。相互接続層14の導電性部分(例えば、導電性ビア22,24および導電性接続部18,20)は、例えば、銅またはアルミニウムのような金属から形成され得る。デバイス構造16は、金属12および相互接続層14の導電性部分を囲まれる層間誘電体(ILD)30を有する。代替実施形態を参照して以下に記載されるように、追加的相互接続層は金属層12の後に形成され得る場合には、金属12は最終金属層ではないことがある。
図1を再び参照する。半導体構造10はデバイス構造16上に(金属パッド26,28上かつILD30上に)形成されたアンダーカット層32を含む。金属パッド26,28の各々が導電性材料の上面を有し、アンダーカット層32は金属パッド26,28と異なる材料である。1つの実施形態において、アンダーカット層32は、例えば、二酸化ケイ素のような誘電材料であってよい。また、1つの実施形態において、アンダーカット層32は層間誘電体30と異なる誘電体材料から形成され得る。半導体構造10は、アンダーカット層32上に形成されたパッシベーション層34をも有する。パッシベーション層34は誘電体層として称されてもよく、任意の適切な誘電材料を含んでなることが可能である。1つの実施形態において、アンダーカット層32は、上のパッシベーション層34および下の最終金属層12に付着する付着層である。デバイス構造16のデバイスは任意のタイプであってよく、任意のタイプの半導体基板に形成され得る。例えば、半導体基板が、ガリウムヒ素、シリコンゲルマニウム、シリコン・オン・インシュレータ(SOI)、シリコン、単結晶シリコン、またはこれらのものの組み合わせのような任意の半導体材料または材料の組み合わせを含んでもよい。また、1つの実施形態において、アンダーカット層32は、導電性接触構造の外側(金属パッド26,28の外側)のデバイス構造(仕掛品の一部であってもよい)の表面の領域に形成される。同様に、パッシベーション層34も、導電性接触構造の外側のデバイス構造16の表面の領域上に形成され得る。
図2は、本発明の1つの実施形態により、図1の半導体構造10に対して、それぞれの金属パッド26および金属パッド28上のパッシベーション層34に開口36,38を形成した後の状態を示す。1つの実施形態において、金属パッド26,28上のアンダーカット層32を露出するために、パッシベーション層34全体のエッチングが実行される。したがって、開口36,38の各々(それぞれの金属パッド26,28上にある)がアンダーカット層32の下にある部分を露出する。
図3は本発明の1つの実施形態により、図2の半導体構造10に対して、それぞれの金属パッド26,28を露出するために空洞36,38を拡張した後の状態を示す。空洞36,38は、ぞれぞれの下にある金属パッド26,28を露出するように形成され、空洞36,38の各々に隣接するパッシベーション層34の突出部を生じる。例えば、1つの実施形態において、等方的なエッチングは、パッシベーション層34を除去するように空洞36,38の各々の内側のアンダーカット層32の部分が除去されるように実行される。(よって、アンダーカット層32は、パッシベーション層34に対して選択的にエッチングされ得る材料である。)このように、パッシベーション層34は、空洞36に隣接する突出部40および、空洞38に隣接する突出部42を有する。よって、空洞は、金属パッド28とパッシベーション層34との間に配置される下部であって、パッシベーション層34内にある上部より広い開口を有する下部を有する。図3に示すように、金属パッド26,28の上面はそれぞれの空洞36,38によって露出される。ここで、パッシベーション層34がそれぞれの空洞36,38に隣接する突出部40,42を有するようにアンダーカット層32の部分の除去によって形成された空洞はパッシベーション層34における開口より広い。また、空洞36,38を拡張した後、金属パッド26および28を囲むアンダーカット層32の一部が残る。
図4は、本発明の1つの実施形態により図3の半導体構造10において、空洞36,38に導電性材料を充填した後の状態を示す。1つの実施形態において、導電性材料44は、アンダーカット層32によって形成された除去部を充填するように導電性材料44(導電性充填材料とも称される)は空洞36に形成される。すなわち、導電性材料44は、金属パッド26上に、かつパッシベーション層34の突出部40の下に形成される。同様に、導電性材料46を、金属パッド28上に、かつパッシベーション層34の突出部42の下に形成するように、導電性材料46がアンダーカット層34の除去部を充填する。1つの実施形態において、導電性材料44および46の各々が、ニッケル、アルミニウム、または銅のような金属を含む。1つの実施形態において、導電性材料44,46の各々が85重量%以上のニッケル含量を有する。1つの実施形態において、導電性材料44,46は、空洞36および38内への金属の無電解メッキ処理によって形成されたメッキ金属である。図示された実施形態において、導電性材料44,46は、導電性材料44,46がパッシベーション層34の上面に溢れて空洞36,38の各々を囲むように形成される。しかしながら、代替の実施形態において、導電性材料44,46は、導電性材料44,46がパッシベーション層34の上面と同一平面にあるまたはパッシベーション層34の上面よりも下にあるように形成され得る。すなわち、導電性材料44,46がアンダーカット層32の除去によって形成された空洞を充填し、パッシベーション層34内の開口36,38を少なくとも部分的に充填する。よって、導電性材料44および46の各々が、パッシベーション層34の突出部の下の位置を充填することによって固定された導電性ビアを形成することが理解され得る。
また、1つの実施形態において、導電性材料44,46は、導電性材料44,46が内部引張応力を有するように形成される。このように、パッシベーション層34を囲まれる導電性材料44の部分がパッシベーション層34を挟むようにパッシベーション層34の突出部40に圧力を加えるように導電性材料が収縮する。例えば、突出部40と金属パッド26との間の導電性材料44が突出部40に上方向の圧力を与え、パッシベーション層34の上面に重なる導電性材料44が下方向の圧力をパッシベーション層34の下面に与える。同様に、導電性材料42がパッシベーション層34を挟むように導電性材料46はパッシベーション層34の突出部42に圧力を加える。導電性材料44および46がパッシベーション層34の上面に重ならない場合であっても、改良された付着は、パッシベーション層34の突出部に導電性材料によって加えられた上方向の圧力によって達成される。また、内部引張応力によって与えられた圧力が、導電性材料44および46とパッシベーション層34との間に存在し得る空隙を減少することを促進する。1つの実施形態において、無電解メッキ処理の間、5〜10重量%の範囲でメッキ溶液にリン含量を有することによって、もしくは、メッキ溶液のpHを4以上に調整することによって、または一平方デシメートル当たり3アンペア(A/dm)以下の電流密度を有するメッキ処理によって、またはこれらの方法の組み合わせによって内部引張応力が達成される。1つの実施形態において、半導体構造10の製造工程は、集積回路の一部およびウェハから単品化または後にパッケージすることをもって完成され得る。
図5は、金属層12がデバイス構造16の最終金属層ではない1つの実施形態にしたがって、追加的相互接続層が金属層12上に形成される半導体構造10を示している。例えば、上記のように、金属層12は中間金属層であってよく、ここで、固定された導電性ビアは、例えば、中間金属層との間の付着を改良するために形成される。図5の実施形態において、相互接続層54はパッシベーション層34上にかつ導電性ビア44,46上に形成される。(1つの実施形態において、空洞36および38に導電性材料を充填した後、例えば、化学機械研磨(CMP)の実行によって平坦化の工程を実施し得る。)相互接続層54が、それぞれの導電性ビア44および46と電気的にコンタクトする(すなわち、電気的に導通する)導電性相互接続部48および50を有するパターン化された金属層および導電性相互接続部との間に、層間誘電体(ILD)52を含む。そして、集積回路に必要の相互接続層が形成されるまで、後の処理を続けてもよい。
図6は、本発明の1つの実施形態による構造100を示す。構造100がデバイス構造16を含む(構造100のデバイス構造16は構造10のデバイス構造16と類似し、したがって、構造10のデバイス構造16および同一符号を有する要素に対する上述のすべての記載を図6〜9に適用する)。構造100は、金属パッド26上に物理的に分離された第1の物理的分離構造60および金属パッド28上に第2物理的分離構造を有するアンダーカット材料のパターニングされた層を有する。アンダーカット材料のパターン化された層が、金属層12に必要とされるいかなる数量の、アンダーカット材料の物理的分離構造を有してもよい。また、物理的分離構造60,62は、アンダーカット層部分60,62とも称され得る。1つの実施形態において、アンダーカット層部分60,62のパターニングされた層(例えば、アンダーカット層部分60およびアンダーカット層部分62)が、金属パッド26,28の上面の導電性材料とは異なる材料を含んでなる。1つの実施形態において、アンダーカット材料のパターニングされた層は、例えば、シリコン酸化物またはシリコン窒化物のような誘電体材料を含んでなる。あるいは、アンダーカット層部分が、例えば、アルミニウムのような導電性材料を含んでもよい。この実施形態において、アンダーカット材料の導電性材料は、金属パッド26および28のアンダーカット材料と異なる材料であってよい。1つの実施形態において、アンダーカット材料のパターニングされた層の形成は、デバイス構造16(仕掛品の一部であってよい)の表面上にアンダーカット層を形成することを含み、ここで、アンダーカット層は、導電性接触構造(例えば、金属パッド26,28)外部のデバイス構造16の領域上に形成される。後に、アンダーカット層はそれぞれの金属パッド26,28上に物理的分離構造60,62を形成するためにパターニングされ得る。
再び図6を参照する。パッシベーション層64(誘電体層とも称される)はアンダーカット材料をパターニングした層の上に形成される。すなわち、パッシベーション層64はアンダーカット層部分60,62、金属層12、かつ金属パッド26および28の上方に形成される。パッシベーション層64は複数の誘電体層を用いて形成されてもよく、任意の適切な誘電体材料を含んでもよい。また、パッシベーション層64は、各物理的分離構造60,62のすべての周辺部を囲む。
図7は、本発明の1つの実施形態により、図6の構造100に対して、それぞれの金属パッド26および金属パッド28上のパッシベーション層64に開口66,68を形成した後の状態を示す。1つの実施形態において、金属パッド26上のアンダーカット層部分60および金属パッド28上のアンダーカット層部分62を露出するために、エッチングはパッシベーション層64を貫通するように実行される。よって、空洞66および68の各々がアンダーカット材料のパターニングされた層の下にある部分を露出する。
図8は、本発明の1つの実施形態により、図7の構造100に対して、それぞれの金属パッド26,28を露出するために、空洞66,68を拡張した後の状態を示す。空洞66,68は、それぞれの下方にある金属パッド26,28を露出するように形成され、空洞66,68の各々に隣接するパッシベーション層64の突出部を生じる。例えば、1つの実施形態において、等方的なエッチングは、パッシベーション層64を除去するために空洞66内のアンダーカット層部分60のすべてまたは一部および空洞68内のアンダーカット層部分62のすべてまたは一部を除去するように実行される。(よって、アンダーカット材料のパターニングされた層が、パッシベーション層64に対して選択エッチングされ得る材料を含む。)このように、パッシベーション層64が、空洞66に隣接する突出部70および空洞68に隣接する突出部72を有する。よって、空洞66は、金属パッド26と突出部70との間に配置される下部であって、パッシベーション層64内にある上部より広い開口を有した下部を有する。図8に示されるように、金属パッド26,28の上面はそれぞれの空洞66,68によって露出される。ここで、アンダーカット層部分60および62の除去によって形成された空洞の各々はパッシベーション64にある対応する開口より広く、パッシベーション層64は、それぞれの空洞66,68に隣接する突出部70,72を有する。
図9は、本発明の1つの実施形態により、図8の構造100に対して、空洞66,68に導電性材料を充填した後の状態を示す。1つの実施形態において、アンダーカット層部分60によって形成された除去部を導電性材料44が充填するように導電性材料74(導電性充填材料とも称される)が空洞66に形成される。すなわち、導電性材料74は、金属パッド26上のパッシベーション層64の突出部の下に形成される。同様に、導電性材料76は金属パッド28上のパッシベーション層64の突出部72の下に形成されるように、アンダーカット層部分62によって形成された除去部を導電性材料76が充填するように導電性材料74が空洞68に形成される。1つの実施形態において、導電性材料74,76の各々が、ニッケル、アルミニウム、または銅などの金属を含む。1つの実施形態において、導電性材料74,76の各々が85重量%以上のニッケル含量を有する。1つの実施形態において、導電性材料74,76は、空洞66,68内への金属の無電解メッキ処理によって形成されるメッキ金属である。図示された実施形態において、導電性材料74,76は、導電性材料74,76が空洞66,68の各々を囲むパッシベーション層64の上面から溢れるように形成される。しかしながら、代替の実施形態において、導電性材料74,76は、パッシベーション層64の上面と同一平面にあるか、またはパッシベーション層64の上面よりも下方にあるように形成される。すなわち、導電性材料74,76が、アンダーカット層部分60,62の除去によって形成された空洞を充填し、パッシベーション層64内の空洞66,68を少なくとも部分的に充填する。よって、導電性材料74,76がパッシベーション層64の突出部の下の位置を充填することによって固定された導電性ビアを形成する。
また、1つの実施形態において、導電性材料74,76は、内部引張応力を有するように形成される。これによると、突出部70と金属パッド26との間の導電性材料74が突出部に上方向の圧力を与え、パッシベーション層64の上面に重なる導電性材料74がパッシベーション層64の上面に下方向の圧力を与える。導電性材料76についても同様である。導電性材料74,76がパッシベーション層64の上面と重ならない場合においても、改良された付着は、パッシベーション層64の突出部に導電性材料によって与えられた上方向の圧力によって達成される。また、内部引張応力によって与えられた圧力は、導電性材料74,76とパッシベーション層64との間に存在し得る任意の間隙を減少することを促進し得る。1つの実施形態において、無電解メッキ処理の間、5〜10重量%の範囲のメッキ溶液のリン含量を有することによって、もしくは、メッキ溶液のpHを4以上に調整することによって、または1平方デシメトル当たり3アンペア(A/dm)以下の電流密度を有するメッキ処理によって、またはこれらの方法の組み合わせによって内部引張応力が達成される。1つの実施形態において、構造100の処理は、構造100が集積回路の部分またはウェハから単品化または後にパッケージされるように完成し得る。あるいは、追加的相互接続層は構造100に形成されてもよく、上述記載されるように、例えば、構造10に対して図5の例を参照する。
よって、図1〜9の実施形態が、最高地点を有した主要上面を有する導電性接触構造(例えば、金属パッド26)、該主要上面上に配置され、該主要上面上に突出部(例えば、部分40、42、70、または72)を含む誘電体層(例えば、パッシベーション層34または64)を有する集積回路を形成し得ることを理解されるべきである。突出部が空洞(例えば、空洞36,38,66,68)を画定し、突出部は、主要上面の最高地点が存在する水平方向の平面から縦方向に分離された下方の平坦表面を有する。集積回路が、導電性接触構造と電気的に導通する導電性材料構造(例えば、導電性充填材料44、46、74、または76)をさらに含んでもよい。導電性材料が、突出部の下の平坦表面と導電性接触構造の主要上面との間に縦方向に配置された第1部分を含む。すなわち、導電性材料が、突出部の下におよびアンダーカット層(例えば、アンダーカット層32またはアンダーカット層部分60または62)の除去によって形成されたアンダーカット領域内に配置される第1部分を含んでもよい。導電性材料構造も、突出部によって画定された空洞を少なくとも部分的に充填する(この空洞は、例えば、パッシベーション層34における空洞36または38またはパッシベーション64における空洞66または68であってよい)第2部分を含んでもよい。
この時点において、改良された付着および間隙の減少を生じ得る固定された導電性ビアを形成する方法が提供された。1つの実施形態において、露出された金属パッド上に空洞に隣接するパッシベーション層の突出部を形成するために、パッシベーション層下のアンダーカット材料の層は選択的にエッチングされる。導電性材料が金属パッドとパッシベーション層の突出部との間の空間を充填するように導電性材料は次に、空洞およびアンダーカットに形成される。この充填されたアンダーカットが導電性ビアにアンカーを提供し、該アンカーが下にある金属パッドを介して導電性ビアにの付着の維持を役に立つ。また、導電性材料は、導電材料が内部引張応力を有するように形成され得る。
さらに、明細書及び特許請求の範囲において、「前方」、「後方」、「上方」、「下方」、「上に」、「下に」など用語が、もしあるとすれば、説明の目的で用いられているが、これは必ずしも恒久的な相対関係を説明するものではない。これらのそのように用いられた用語は、適切な状況下においては交換可能であり、本明細書において説明される発明の実施形態は、例えば、明細書において図示または説明されたもの以外の位置づけによる動作が可能である。
前述の詳細な説明は、具体的な例示の実施の形態を参照しながら本発明を説明するものである。しかし、添付の特許請求の範囲で定義された本発明の範囲から逸脱することなく様々な修正及び変更が加えられ得ることが理解されよう。詳細な説明及び添付図面は限定するものではなく、単に例示とみなされるべきであり、そのような修正又は変更は、すべて本明細書で説明され定義された本発明の範囲内に入るものとする。以上、具体的な実施例に関して、利益、他の利点、及び問題の解決方法について説明してきたが、利益、利点、問題の解決方法、及びこうした利益、利点、問題 の解決方法をもたらし、又はより顕著なものにする構成要素は、全ての請求項又は何れかの請求項において重要とされ、要求され、不可欠とされる機能や構成要 素であるとみなされるべきではない。
特に明記しない限り、「第1」及び「第2」等の用語は、そのような用語が述べる要素間を任意に区別するために用いる。従って、これらの用語は、必ずしもそのような要素の時間的な又は他の優先順位付けを示そうとするものではない。
以下に本発明の様々な実施形態を記載する。
項目1は、導電性ビアを形成するための方法において、
導電性材料の表面を有する導電性接触構造を形成するステップと、
前記導電性接触構造上に、前記導電性材料の表面と異なる材料からなるアンダーカット層を形成するステップと、
前記アンダーカット層の上方、かつ前記導電性接触構造の上方に、誘電体層を形成するステップであって、前記アンダーカット層は前記誘電体層と前記導電性接触構造との間に配置される、誘電体層を形成するステップと、
前記導電性接触構造の上方にある前記誘電体層に開口を形成するステップと、
前記誘電体層における前記開口を通してアンダーカット層の材料を除去するステップであって、前記導電性接触構造の表面が前記誘電体層の前記開口を通して露出され、かつ前記誘電体層が前記導電性接触構造の上方において前記誘電体層の前記開口に隣接する突出部を有することによって前記アンダーカット層の前記材料を除去することによって形成された空洞の幅は前記誘電体層の開口より広い、前記誘電体層の前記開口を通してアンダーカット層の材料を除去するステップと、
前記アンダーカット材料の除去によって形成された空洞を充填し、前記誘電体層の開口に導電性充填材料を少なくとも部分的に充填するステップであって、
前記充填することによって前記導電性充填材料を前記誘電体層の突出部と前記導電性接触構造との間に設ける、前記アンダーカット材料の除去によって形成された空洞を充填し、前記誘電体層の開口に導電性充填材料を少なくとも部分的に充填するステップとを備える方法に関する。項目2は項目1の方法において、アンダーカット材料は誘電体材料であることを特徴とする。項目3は項目1の方法において、アンダーカット材料が二酸化ケイ素を含有することを特徴する。項目4は、項目3の方法において、誘電体材料が窒化ケイ素を含んでなることを特徴とする。項目5は、請求項1の方法において、前記アンダーカット層の材料を除去するステップが、前記誘電体材料をエッチングする選択性を持たず、かつ前記アンダーカット材料に対して選択的なエッチング化学を有する等方性エッチングを用いるステップを含むことを特徴とする。項目6は項目2の方法において、前記アンダーカット層を形成するステップが、仕掛品の表面上にアンダーカット層を形成するステップであって、前記仕掛品が前記導電性接触構造を有し、前記仕掛品の表面上にアンダーカット層を形成するステップでは、前記導電性接触構造の外側の領域に前記アンダーカット層を形成するステップを含む、仕掛品の表面上にアンダーカット層を形成するステップを含み、前記誘電体層を形成するステップが、前記導電性接触構造の外側の前記領域における前記アンダーカット層上に前記誘電体層を形成するステップを含み、前記アンダーカット層の材料を除去するステップにおいて、少なくともいくつかの前記領域に前記アンダーカット層の材料を残すことを特徴とする。項目7は、項目6の方法において、該アンダーカット層の材料が、該仕掛品の表面に該誘電体層を付着させるための付着層として機能することを特徴とする。項目8は項目1の方法において、前記アンダーカット層を形成するステップが、仕掛品の表面上にアンダーカット層を形成するステップであって、前記仕掛品が前記導電性接触構造を有し、前記仕掛品の表面上にアンダーカット層を形成するステップでは、前記導電性接触構造の外側の領域に前記アンダーカット層を形成するステップを含む、仕掛品の表面上にアンダーカット層を形成するステップを含み、前記アンダーカット層を形成するステップが、前記導電性接触構造の上方に前記アンダーカット層の物理的に離隔された物理的離隔構造を形成するために前記アンダーカット層をパターニングするステップを含み、前記誘電体層を形成するステップは、前記誘電体層が前記物理的離隔構造のすべての側部を囲むように前記物理的離隔構造上に誘電体層を形成するステップであって、前記物理的離隔構造の幅は前記誘電体層の前記開口より広い、前記物理的離隔構造上に誘電体層を形成するステップをさらに含むことを特徴とする。項目9は項目8において、該アンダーカット層の材料を除去するステップが、物理的分離構造のすべての材料を除去するステップを含むことを特徴とする。項目10は項目1の方法において、該誘電体層はパッシベーション層であり、該導電性接触構造は、集積回路の最終金属層に配置された導電性構造であることを特徴とする。項目11は項目1の方法において、空洞を充填するステップは、突出部に上方向の圧力を与えるために導電性充填材料が内部引張応力を有するように実行される。項目12は項目11の方法において、前記開口を少なくとも部分的に充填するステップにおいて、前記誘電体層の上面の上方まで前記開口に前記導電性充填材料を充填し、前記誘電体層の前記開口に隣接する領域で前記誘電体層の前記上面に下向き圧力を与えるべく前記導電性充填材料は内部引張応力を有するように、前記誘電体層の前記開口に隣接する前記誘電体層の上面の領域に前記導電性充填材料を形成する。項目13は項目1の方法において、空洞を充填し、開口を少なくとも部分的に充填するステップは該導電性材料のメッキ処理によって実行される。項目14は項目1の方法において、空洞を充填し、開口を少なくとも部分的に充填するステップは導電性材料の無電解メッキ処理によって実行される。項目15は項目1の方法において、導電性材料が少なくとも85.0重量%のニッケル含量を有する。項目16は項目1の方法において、導電性材料が5〜10重量%の範囲のリン含量を有する。項目17は項目1の方法において、空洞を充填し、開口を少なくとも部分的に充填するステップは、4.0以上のpHレベルを有するメッキ溶液を用いるメッキ処理によって実行される。項目18は項目1の方法において、該空洞を充填し、該空洞を少なくとも部分的に充填するステップは、平方デシメトル当たり3.0アンペアの電流密度を有するメッキ処理によって実行される。項目19は項目1の方法において、前記開口を少なくとも部分的に充填するステップが、前記空洞の前記上面よりも上方まで前記開口を充填するステップを含み、前記方法が、
前記誘電体材料の前記上面および前記導電性充填材料を平坦化するステップと、
前記方法が、平坦化された導電性充填材料と導通する前記平坦化された導電性充填材料の上面上に導電性構造を形成するステップとをさらに備えることを特徴とする。
項目20は、最高地点を有する主要上面を有する導電性接触構造と、
前記主要上面上に配置された誘電体層であって、前記誘電体層が前記主要上面上に設けられた突出部を有し、前記突出部は開口を画定するとともに前記主要上面の最高地点が存在する水平面から縦方向に分離された平坦な底面を有する、誘電体層と、
前記導電性接触構造と導通する導電性材料構造であって、
前記導電性材料構造は、前記突出部の平坦な底面と前記導電性接触構造の主要表面との間に垂直方向に延伸する第1部分と、前記突出部によって画定された前記開口を少なくとも部分的に充填する第2部分とを有する、導電性材料構造と、
を備える、集積回路を要旨とする。

Claims (20)

  1. 導電性ビアを形成するための方法において、
    導電性材料の表面を有する導電性接触構造を形成するステップと、
    前記導電性接触構造上に、前記導電性材料の表面と異なる材料からなるアンダーカット層を形成するステップと、
    前記アンダーカット層の上方、かつ前記導電性接触構造の上方に、誘電体層を形成するステップであって、前記アンダーカット層は前記誘電体層と前記導電性接触構造との間に配置される、誘電体層を形成するステップと、
    前記導電性接触構造の上方にある前記誘電体層に開口を形成するステップと、
    前記誘電体層における前記開口を通してアンダーカット層の材料を除去するステップであって、前記導電性接触構造の表面が前記誘電体層の前記開口を通して露出され、かつ前記誘電体層が前記導電性接触構造の上方において前記誘電体層の前記開口に隣接する突出部を有することによって前記アンダーカット層の前記材料を除去することによって形成された空洞の幅は前記誘電体層の開口より広い、前記誘電体層の前記開口を通してアンダーカット層の材料を除去するステップと、
    前記アンダーカット材料の除去によって形成された空洞を充填し、前記誘電体層の開口に導電性充填材料を少なくとも部分的に充填するステップであって、
    前記充填することによって前記導電性充填材料を前記誘電体層の突出部と前記導電性接触構造との間に設ける、前記アンダーカット材料の除去によって形成された空洞を充填し、前記誘電体層の開口に導電性充填材料を少なくとも部分的に充填するステップとを備える、方法。
  2. 前記アンダーカット材料は誘電体材料である、請求項1記載の方法。
  3. 前記アンダーカット材料が二酸化ケイ素を含有する、請求項1記載の方法。
  4. 前記誘電体材料が窒化ケイ素を含有する、請求項3記載の方法。
  5. 前記アンダーカット層の材料を除去するステップが、
    前記誘電体材料をエッチングする選択性を持たず、かつ前記アンダーカット材料に対して選択的なエッチング化学を有する等方性エッチングを用いるステップを含む、
    請求項1記載の方法。
  6. 前記アンダーカット層を形成するステップが、仕掛品の表面上にアンダーカット層を形成するステップであって、前記仕掛品が前記導電性接触構造を有し、前記仕掛品の表面上にアンダーカット層を形成するステップでは、前記導電性接触構造の外側の領域に前記アンダーカット層を形成するステップを含む、仕掛品の表面上にアンダーカット層を形成するステップを含み、
    前記誘電体層を形成するステップが、前記導電性接触構造の外側の前記領域における前記アンダーカット層上に前記誘電体層を形成するステップを含み、
    前記アンダーカット層の材料を除去するステップにおいて、少なくともいくつかの前記領域に前記アンダーカット層の材料を残す、
    請求項1記載の方法。
  7. 前記アンダーカット層の材料が前記仕掛品の表面に誘電体層を付着させるための付着層として機能する、請求項6記載の方法。
  8. 前記アンダーカット層を形成するステップが、仕掛品の表面上にアンダーカット層を形成するステップであって、前記仕掛品が前記導電性接触構造を有し、前記仕掛品の表面上にアンダーカット層を形成するステップでは、前記導電性接触構造の外側の領域に前記アンダーカット層を形成するステップを含む、仕掛品の表面上にアンダーカット層を形成するステップを含み、
    前記アンダーカット層を形成するステップが、前記導電性接触構造の上方に前記アンダーカット層の物理的に離隔された物理的離隔構造を形成するために前記アンダーカット層をパターニングするステップを含み、
    前記誘電体層を形成するステップは、前記誘電体層が前記物理的離隔構造のすべての側部を囲むように前記物理的離隔構造上に誘電体層を形成するステップであって、前記物理的離隔構造の幅は前記誘電体層の前記開口より広い、前記物理的離隔構造上に誘電体層を形成するステップをさらに含む、
    請求項1記載の方法。
  9. 前記アンダーカット層の材料を除去するステップが、前記物理的離隔構造のすべての材料を除去するステップを含む、請求項8記載の方法。
  10. 前記誘電体層はパッシーション層であり、前記誘電性接触構造は集積回路の最終金属層に配置された導電性構造である、
    請求項1記載の方法。
  11. 前記突出部に上向き圧力を与えるために導電性充填材料が内部引張応力を有するように前記空洞を充填する、
    請求項1記載の方法。
  12. 前記開口を少なくとも部分的に充填するステップにおいて、前記誘電体層の上面の上方まで前記開口に前記導電性充填材料を充填し、前記誘電体層の前記開口に隣接する領域で前記誘電体層の前記上面に下向き圧力を与えるべく前記導電性充填材料は内部引張応力を有するように、前記誘電体層の前記開口に隣接する前記誘電体層の上面の領域に前記導電性充填材料を形成する、請求項11記載の方法。
  13. 前記空洞を充填するステップおよび前記開口を少なくとも部分的に充填するステップは前記導電性充填材料のメッキプロセスによって実行される、請求項1記載の方法。
  14. 前記空洞を充填するステップおよび前記開口を少なくとも部分的に充填するステップは前記導電性充填材料の無電解メッキプロセスによって実行される、請求項1記載の方法。
  15. 前記導電性充填材料が少なくとも85.0重量%のニッケル含量を有する、請求項1記載の方法。
  16. 前記導電性充填材料が5〜10重量%範囲のリン含量を有する、請求項1記載の方法。
  17. 前記空洞を充填するステップおよび前記開口を少なくとも部分的に充填するステップは4.0以上のpHレベルを有するメッキ溶液を用いるメッキプロセスによって実行する、請求項1記載の方法。
  18. 前記空洞を充填するステップおよび前記開口を少なくとも部分的に充填するステップは平方デシメトル当たり3.0アンペア以下の電流密度を有するメッキプロセスによって実行する、請求項1記載の方法。
  19. 前記開口を少なくとも部分的に充填するステップが、前記空洞の前記上面よりも上方まで前記開口を充填するステップを含み、
    前記方法が、
    前記誘電体材料の前記上面および前記導電性充填材料を平坦化するステップと、
    前記方法が、平坦化された導電性充填材料と導通する前記平坦化された導電性充填材料の上面上に導電性構造を形成するステップとをさらに備える、
    請求項1記載の方法。
  20. 最高地点を有する主要上面を有する導電性接触構造と、
    前記主要上面上に配置された誘電体層であって、前記誘電体層が前記主要上面上に設けられた突出部を有し、前記突出部は開口を画定するとともに前記主要上面の最高地点が存在する水平面から縦方向に分離された平坦な底面を有する、誘電体層と、
    前記導電性接触構造と導通する導電性材料構造であって、
    前記導電性材料構造は、前記突出部の平坦な底面と前記導電性接触構造の主要表面との間に垂直方向に延伸する第1部分と、前記突出部によって画定された前記開口を少なくとも部分的に充填する第2部分とを有する、導電性材料構造と、
    を備える、集積回路。
JP2012033324A 2011-02-17 2012-02-17 固定された導電性ビアおよびその製造方法 Expired - Fee Related JP5967801B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/029,205 US8314026B2 (en) 2011-02-17 2011-02-17 Anchored conductive via and method for forming
US13/029,205 2011-02-17

Publications (3)

Publication Number Publication Date
JP2012175109A true JP2012175109A (ja) 2012-09-10
JP2012175109A5 JP2012175109A5 (ja) 2015-04-02
JP5967801B2 JP5967801B2 (ja) 2016-08-10

Family

ID=46652077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012033324A Expired - Fee Related JP5967801B2 (ja) 2011-02-17 2012-02-17 固定された導電性ビアおよびその製造方法

Country Status (3)

Country Link
US (1) US8314026B2 (ja)
JP (1) JP5967801B2 (ja)
CN (1) CN102646664B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10217644B2 (en) * 2012-07-24 2019-02-26 Infineon Technologies Ag Production of adhesion structures in dielectric layers using photoprocess technology and devices incorporating adhesion structures
US9832887B2 (en) * 2013-08-07 2017-11-28 Invensas Corporation Micro mechanical anchor for 3D architecture
CN105990314B (zh) * 2015-03-16 2018-10-26 台湾积体电路制造股份有限公司 半导体器件结构及其形成方法
US9892957B2 (en) * 2015-03-16 2018-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6480024A (en) * 1987-09-22 1989-03-24 Toshiba Corp Semiconductor device and manufacture thereof
JPH0226020A (ja) * 1988-07-15 1990-01-29 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JPH02110934A (ja) * 1988-10-19 1990-04-24 Matsushita Electric Works Ltd コンタクト電極用窓の形成方法
JPH05308056A (ja) * 1992-04-30 1993-11-19 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH1117009A (ja) * 1997-06-10 1999-01-22 Samsung Electron Co Ltd アンカードタングステンプラグを具備した半導体装置の金属配線構造及びこの製造方法
JP2001127151A (ja) * 1999-10-26 2001-05-11 Fujitsu Ltd 半導体装置およびその製造方法
JP2002184778A (ja) * 2000-11-01 2002-06-28 Samsung Electronics Co Ltd 半導体素子の金属配線及びその製造方法
JP2002319550A (ja) * 2001-04-23 2002-10-31 Sony Corp 金属膜の形成方法および半導体装置の製造方法
JP2002373937A (ja) * 2001-06-15 2002-12-26 Fujitsu Ltd 半導体装置及びその製造方法
JP2003197739A (ja) * 2001-12-13 2003-07-11 Samsung Electronics Co Ltd 半導体装置及びその形成方法
JP2003273209A (ja) * 2002-03-20 2003-09-26 Nec Electronics Corp 半導体装置の製造方法
JP2004134498A (ja) * 2002-10-09 2004-04-30 Renesas Technology Corp 半導体集積回路装置およびその製造方法
JP2009545871A (ja) * 2006-08-01 2009-12-24 フリースケール セミコンダクター インコーポレイテッド チップ製造および設計における改良のための方法および装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5169680A (en) * 1987-05-07 1992-12-08 Intel Corporation Electroless deposition for IC fabrication
US5470790A (en) 1994-10-17 1995-11-28 Intel Corporation Via hole profile and method of fabrication
US6531384B1 (en) 2001-09-14 2003-03-11 Motorola, Inc. Method of forming a bond pad and structure thereof
US6864578B2 (en) 2003-04-03 2005-03-08 International Business Machines Corporation Internally reinforced bond pads
US7190078B2 (en) 2004-12-27 2007-03-13 Khandekar Viren V Interlocking via for package via integrity
TW200939509A (en) * 2007-11-19 2009-09-16 Applied Materials Inc Crystalline solar cell metallization methods

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6480024A (en) * 1987-09-22 1989-03-24 Toshiba Corp Semiconductor device and manufacture thereof
JPH0226020A (ja) * 1988-07-15 1990-01-29 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JPH02110934A (ja) * 1988-10-19 1990-04-24 Matsushita Electric Works Ltd コンタクト電極用窓の形成方法
JPH05308056A (ja) * 1992-04-30 1993-11-19 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH1117009A (ja) * 1997-06-10 1999-01-22 Samsung Electron Co Ltd アンカードタングステンプラグを具備した半導体装置の金属配線構造及びこの製造方法
JP2001127151A (ja) * 1999-10-26 2001-05-11 Fujitsu Ltd 半導体装置およびその製造方法
JP2002184778A (ja) * 2000-11-01 2002-06-28 Samsung Electronics Co Ltd 半導体素子の金属配線及びその製造方法
JP2002319550A (ja) * 2001-04-23 2002-10-31 Sony Corp 金属膜の形成方法および半導体装置の製造方法
JP2002373937A (ja) * 2001-06-15 2002-12-26 Fujitsu Ltd 半導体装置及びその製造方法
JP2003197739A (ja) * 2001-12-13 2003-07-11 Samsung Electronics Co Ltd 半導体装置及びその形成方法
JP2003273209A (ja) * 2002-03-20 2003-09-26 Nec Electronics Corp 半導体装置の製造方法
JP2004134498A (ja) * 2002-10-09 2004-04-30 Renesas Technology Corp 半導体集積回路装置およびその製造方法
JP2009545871A (ja) * 2006-08-01 2009-12-24 フリースケール セミコンダクター インコーポレイテッド チップ製造および設計における改良のための方法および装置

Also Published As

Publication number Publication date
JP5967801B2 (ja) 2016-08-10
US8314026B2 (en) 2012-11-20
US20120211883A1 (en) 2012-08-23
CN102646664A (zh) 2012-08-22
CN102646664B (zh) 2017-06-20

Similar Documents

Publication Publication Date Title
TWI483312B (zh) 使用電鍍之導電通孔之形成
KR101690841B1 (ko) 재배선을 갖는 적층 집적 회로
CN102446886B (zh) 3d集成电路结构及其形成方法
JP4979320B2 (ja) 半導体ウェハおよびその製造方法、ならびに半導体装置の製造方法
US9831140B2 (en) Wafer having pad structure
KR101334554B1 (ko) 스트레스를 받은 후면 유전체층의 형성에 의한 소자 성능 제어
US8822329B2 (en) Method for making conductive interconnects
WO2012176392A1 (ja) 半導体装置及びその製造方法
CN102376689A (zh) 具有台阶的硅通孔结构及其制备工艺
TW201909362A (zh) 用於著陸在不同接觸區階層的接觸方案
JP5967801B2 (ja) 固定された導電性ビアおよびその製造方法
US9502366B2 (en) Semiconductor structure with UBM layer and method of fabricating the same
CN102683308B (zh) 穿硅通孔结构及其形成方法
US8980738B2 (en) Integrated circuit chip and fabrication method
CN110931373B (zh) 一种半导体器件及其制造方法
US10699954B2 (en) Through-substrate vias formed by bottom-up electroplating
CN105742196B (zh) 半导体器件制造方法
WO2012119333A1 (zh) 穿硅通孔结构及其形成方法
CN202332839U (zh) 一种硅通孔结构
KR20110126994A (ko) 반도체 소자 및 반도체 소자의 형성방법
JP2006324388A (ja) 半導体装置およびその製造方法
KR101644266B1 (ko) 캡 기판의 제조 방법, 이를 이용한 mems 장치의 제조 방법, 및 mems 장치
JP2023543475A (ja) 光電子デバイス
JP2004356453A (ja) 半導体装置およびその製造方法
JP2015228473A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150213

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160704

R150 Certificate of patent or registration of utility model

Ref document number: 5967801

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees