JP2002359524A

JP2002359524A - 水晶発振回路

Info

Publication number: JP2002359524A
Application number: JP2001165964A
Authority: JP
Inventors: Katsuyoshi Aihara; 克好相原; Yoshiki Iwakura; 良樹岩倉; Takakazu Yano; 矢野　　敬和; Yukio Otaka; 幸夫大高; Shinichi Komine; 小峰　　伸一
Original assignee: Citizen Watch Co Ltd
Current assignee: Citizen Watch Co Ltd
Priority date: 2001-06-01
Filing date: 2001-06-01
Publication date: 2002-12-13
Anticipated expiration: 2021-06-01
Also published as: US20020180542A1; US6727769B2; JP4598992B2

Abstract

(57)【要約】【課題】増幅部の入出力間に高抵抗である帰還抵抗を
接続した水晶発振回路は直流バイアスが電源電圧の１／
２に設定されるため、電源電圧は少なくとも増幅部を構
成するＭＯＳＦＥＴの２倍程度の閾値電圧を必要するた
め、電源電圧を低くするには限界がある。さらに、発振
起動時は電源電圧を高くすることによって増幅部の増幅
率を増加させるが、定常発振時に電源電圧を降圧する際
に電源変動が起こり、発振停止や発振が安定しないとい
う不具合が生じる。【解決手段】電源電圧に依存することなく、増幅部２
０の直流的バイアスを基準電流源５１によって、定電流
バイアスするために発振回路の駆動電源電圧を低くする
ことができ、さらに発振回路がＭＯＳＦＥＴの指数関数
領域で動作するため発振起動時は、増幅部のバイアス電
流のみを増加させるので、電源電圧変動もなく、低電力
でしかも安定な発振を得ることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、相補型電界効果型
トランジスタから構成する増幅部で、発振容量と水晶振
動子を有する共振部を励振する水晶発振回路の構成に関
する。

【０００２】

【従来の技術】水晶発振回路における従来技術として、
一般に電子時計に用いられる水晶発振回路の構成と動作
について図１０を用いて説明する。

【０００３】従来技術に示す水晶発振回路９は、増幅部
１２０と共振部１０を有する発振回路１３０と定電圧手
段９４から構成されている。尚、この水晶発振回路９
は、電池などの電源電圧９３を定電圧手段９４によって
レギュレート電圧９２に降圧し、それを電源としてい
る。増幅部１２０は、増幅用Ｐ型電界効果型トランジス
タ２１（以下、増幅用ＰＭＯＳＦＥＴと呼ぶ）と増幅用
Ｎ型電界効果型トランジスタ２２（以下、増幅用ＮＭＯ
ＳＦＥＴと呼ぶ）が相補的に動作するように接続してお
り、その入力端子１２３ａと出力端子１２３ｂ間には高
抵抗である帰還抵抗２３を接続する。

【０００４】共振部１０は、第１の発振容量１１と第２
の発振容量１２と水晶振動子１３から構成されている。
第１の発振容量１１と第２の発振容量１２とは、一方の
端子が基準電位９１に接続し、第１の発振容量１１の他
方の端子が増幅部１２０の入力端子１２３ａに接続し、
第２の発振容量１２の他方の端子が増幅部１２０の出力
端子１２３ｂに接続している。さらに、水晶振動子１３
は、増幅部１２０の入力端子１２３ａと出力端子１２３
ｂ間に接続している。この共振部１０で共振回路を構成
し、その共振周波数を３２．７６８ｋＨｚになるように
調整しており、水晶振動子１３の機械振動の減衰量を増
幅部１２０によって増幅し、共振部１０と増幅部１２０
間で正帰還をかけることによって発振が継続する。

【０００５】腕時計など携帯型機器の電源には、１．３
Ｖから３．０Ｖ程度の電圧範囲の銀電池またはリチウム
イオン電池が使用される。特に駆動電力をできるだけ小
さく抑え、電池寿命を延ばし、電池廃棄による環境破壊
低減や、使用者に対しての電池交換回数低減が望まれる
ため、発振回路１３０や後段に接続される分周回路の電
圧を、電池電圧から降圧する定電圧手段９４を設けて、
駆動電力を小さく抑える手段が取られる。

【０００６】しかし、電子時計が完全に停止している状
態から駆動する場合や、正常駆動状態から何らかの外乱
を受けて一時的に停止した状態が起こった場合、発振開
始初期段階から定電圧手段９４で駆動しようとすると、
発振起動時間が長くなったり、発振が開始しないという
現象が発生する。

【０００７】これは、増幅部１２０の入力端子１２３ａ
と出力端子１２３ｂ間に高抵抗である帰還抵抗２３を接
続しているため、常に電源電圧９３の１／２に増幅部１
２０の直流的なバイアスが決まる。そのため、増幅部１
２０を構成する増幅用ＰＭＯＳＦＥＴ２１と増幅用ＮＭ
ＯＳＦＥＴ２２の閾値電圧の２倍程度の電圧が、発振回
路１３０の電源として供給されないと動作し得ないこと
になる。これは、トランジスタ特性としては、電源電圧
が閾値電圧よりも高い領域である線形領域または飽和領
域で動作することを意味する。

【０００８】増幅部１２０による信号の増幅率が最大に
なるのは、増幅用ＰＭＯＳＦＥＴ２１と増幅用ＮＭＯＳ
ＦＥＴ２２とがハイレベルからローレベル、ローレベル
からハイレベルへと相補的に切り替わる動作状態近傍で
あり、その動作領域である飽和領域は電源電圧に比例し
て増幅率が増加する。この増幅用ＰＭＯＳＦＥＴ２１と
増幅用ＮＭＯＳＦＥＴ２２とが相補的に切り替わる動作
状態を直流的なバイアス点という。つまり、発振回路１
３０の発振開始初期段階で起動時間が長かったり、発振
しないという現象は、増幅用ＰＭＯＳＦＥＴ２１と増幅
用ＮＭＯＳＦＥＴ２２の増幅率が小さいことに起因して
いる。

【０００９】そこで、発振回路１３０の発振が停止して
いる時は、増幅用ＰＭＯＳＦＥＴ２１と増幅用ＮＭＯＳ
ＦＥＴ２２の増幅率を増加する手段をとることがある。
これは、発振回路１３０の発振と非発振を検出し、発振
が停止しているときは電源電圧９３で駆動し、定常的に
発振しているときは、消費電力を抑えるため電源電圧９
３から定電圧手段９４でレギュレート電圧９２に降圧し
て回路を駆動する。

【００１０】

【発明が解決しようとする課題】しかしながら、従来例
で示す発振回路１２０は、前述のように直流的なバイア
ス点が電源電圧９３の１／２に決まるため安定した発振
動作を得るには、発振回路１３０に印加する電源電圧９
３を増幅用ＰＭＯＳＦＥＴ２１と増幅用ＮＭＯＳＦＥＴ
２２の閾値電圧以下に設定することはできない。その
為、低電力駆動で発振回路１３０を発振させるには限界
がある。

【００１１】さらに、発振回路１３０を発振起動時には
電源電圧９３で駆動し、定常発振時には定電圧手段９４
によってレギュレート電圧９２に降圧すると、発振起動
時から定常発振時への電圧降下時に、定電圧手段９４の
周波数に対する応答性不足からレギュレートの出力電圧
の変動が起こり、発振が停止したり、発振が安定しない
という不具合が起こる。定電圧手段９４の周波数に対す
る応答性を上げるには、定電圧手段９４の駆動電流を増
加させ周波数特性を向上させればよいが、これでは、水
晶発振回路９全体の消費電流が増加してしまい、低電力
駆動には不利である。この電源変動は、電源電圧９３と
定電圧手段９４で降圧したレギュレート電圧９２との電
圧差が大きいほど顕著になって現れる。また、一般に集
積回路を構成するＰＭＯＳＦＥＴとＮＭＯＳＦＥＴは、
周囲温度や製造的な変動によって加工寸法誤差が生じ、
定電圧手段９４で生成するレギュレート電圧９２や増幅
部１２０の特性が変動するため安定した発振特性を得る
ことができない。

【００１２】〔発明の目的〕本発明の目的は、発振容量
と水晶振動子を有する共振部と、前記共振部を励振する
増幅部を有する発振回路において、発振起動時から定常
発振時に至るまで特性変動を最小限に抑えて、安定した
発振を可能にする水晶発振回路を提供するものである。

【００１３】

【課題を解決するための手段】上記目的を達成するた
め、本発明の水晶発振回路は、下記記載の構成を採用す
る。

【００１４】本発明の水晶発振回路は、発振容量と水晶
振動子を有する共振部と、前記共振部を励振する増幅部
を有する発振回路であって、前記増幅部のバイアス電流
を設定する基準電流制御手段と基準電流発生手段を有す
る基準電流源と、前記基準電流制御手段を制御する制御
信号発生手段を設けたことを特徴とする。

【００１５】〔作用〕本発明の水晶発振回路において
は、増幅部のバイアス電流を決定する基準電流制御手段
と基準電流発生手段を有する基準電流源と、基準電流制
御手段を制御する制御信号発生手段とを設ける。本発明
の構成では、制御信号発生手段によって発振回路の発振
と非発振を検出し、その結果に基づく出力信号で基準電
流制御手段を制御して基準電流源に流れる電流を設定す
る。そして、発振時と非発振時で基準電流源によって増
幅部のバイアス電流を制御し、発振起動時と定常発振時
で適切な増幅部の増幅率を設定する。その結果、発振起
動時から定常発振時に至るまで特性変動を最小限に抑え
て、低電力で瞬時に発振させ、かつ安定した定常発振を
可能にする発振特性を得ることができる。

【００１６】

【発明の実施の形態】以下、図面を用いて本発明の最適
な実施形態における水晶発振回路の構成について説明す
る。

【００１７】〔第１の実施形態における水晶発振回路の
構成説明：図１〕まずはじめに図１を用いて、本発明に
おける第１の実施形態における水晶発振回路の構成を説
明する。図１は、本発明の第１の実施形態における水晶
発振回路を示した回路図である。図１に示すように、水
晶発振回路８は、制御信号発生手段６０と、基準電流制
御手段４４と基準電流発生手段５２とを有する基準電流
源５１と、共振部１０と増幅部２０からなる発振回路３
０で構成している。これらは、いずれも電池などを電源
として動作する。すなわち、従来技術のように定電圧手
段によるレギュレート電圧で駆動していない。

【００１８】まず始めに、基準電流源５１の構成につい
て説明する。基準電流源５１は、基準電流制御手段４４
と基準電流発生手段５２から構成している。基準電流制
御手段４４は、制御用ＭＯＳＦＥＴ４１と第１の基準抵
抗４２と第２の基準抵抗４３から構成している。第１の
基準抵抗４２は、第２の基準抵抗４３に比較して、その
抵抗値は２桁以上低く設定する。例えば、第１の基準抵
抗４２を数十ＫΩとすれば、第２の基準抵抗４３は数Ｍ
Ωとする。

【００１９】制御用ＭＯＳＦＥＴ４１と第１の基準抵抗
４２とは、基準電位９１と電源電圧９３との電流経路に
対して直列に接続されている。制御用ＭＯＳＦＥＴ４１
のソースは、基準電位９１に接続し、ドレインが第１の
基準抵抗４２の一方の端子に接続し、その第１の基準抵
抗４２の他方の端子は接続点４４ａに接続している。第
２の基準抵抗４３は、基準電位９１と接続点４４ａ間に
接続しており、第１の基準抵抗４２と第２の基準抵抗４
３とは並列接続している。制御用ＭＯＳＦＥＴ４１のゲ
ートは、制御信号発生手段６０に接続し、制御信号発生
手段６０から出力される信号によって制御される。

【００２０】基準電流発生手段５２は、第１のカラム４
９と第２のカラム５０から構成している。第１のカラム
４９は、第１のＰＭＯＳＦＥＴ４５と第１のＮＭＯＳＦ
ＥＴ４６で構成され、第２のカラム５０は、第２のＰＭ
ＯＳＦＥＴ４７と第２のＮＭＯＳＦＥＴ４８で構成して
いる。第１のカラム４９と第２のカラム５０は、第１の
ＰＭＯＳＦＥＴ４５と第２のＰＭＯＳＦＥＴ４７のゲー
ト同士を接続し、第１のＮＭＯＳＦＥＴ４６と第２のＮ
ＭＯＳＦＥＴ４８のゲート同士を接続している。第２の
ＰＭＯＳＦＥＴ４７はゲートとドレインを接続し、第１
のＮＭＯＳＦＥＴ４６はゲートとドレインが接続してい
る。第１のＰＭＯＳＦＥＴ４５のソースは、基準電流制
御手段４４と接続点４４ａで接続し、第２のＰＭＯＳＦ
ＥＴ４７のソースは基準電位９１に接続している。第１
のＮＭＯＳＦＥＴ４６のソースと第２のＮＭＯＳＦＥＴ
４８のソースは、電源電圧９３に接続する。基準電位９
１と接続点４４ａ間に配置した基準電流制御手段４４を
一つの基準抵抗に置き換えると、一般的に知られたバン
ドギャップリファレンス型の定電圧回路になり、基準抵
抗によって出力端子５０ａの電圧が定まる。

【００２１】次に、図２を用いて制御信号発生手段６０
の構成について説明する。制御信号発生手段６０は、イ
ンバータ６７ａ、６７ｂと第１の充放電回路６１とイン
バータ６７ｃと第２の充放電回路６２と論理和６３によ
って構成している。同じ入力信号６８に対して、第１の
充放電回路６１側には、２段のインバータ６７ａ、６７
ｂを接続し、第２の充放電回路６２側には、１段のイン
バータ６７ｃを接続している。

【００２２】第１の充放電回路６１は、容量６４ａと抵
抗６５ａとＮ型電界効果型トランジスタ６６ａで構成し
ている。容量６４ａと抵抗６５ａは並列に接続し、その
一方を基準電位９１に接続し、他方をＮ型電界効果型ト
ランジスタ６６ａのドレインに接続する。Ｎ型電界効果
型トランジスタ６６ａのゲートは、インバータ６７ｂの
出力信号を入力とする。第２の充放電回路６２も、第１
の充放電回路６１と同様に、容量６４ｂと抵抗６５ｂと
Ｎ型電界効果型トランジスタ６６ｂで構成しており、Ｎ
型電界効果型トランジスタ６６ｂのゲートは、インバー
タ６７ｃの出力信号を入力とする。第１の充放電回路６
１と第２の充放電回路６２の出力は、２入力型の論理和
６３の各々の入力端子に入力される。

【００２３】入力信号６８にクロックが入力されると、
第１の充放電回路６１と第２の充放電回路６２のどちら
か一方が充電状態で他方が放電状態となる。充電状態で
は、Ｎ型電界効果型トランジスタがオンして容量に電荷
が充電され、放電状態では、Ｎ型電界効果型トランジス
タはオフとなり、容量に充電された電荷が抵抗を介して
放電される。

【００２４】次に、図１を用いて発振回路３０の構成に
ついて説明する。発振回路３０は、共振部１０と増幅部
２０から構成されている。この共振部１０は、第１の発
振容量１１と第２の発振容量１２と水晶振動子１３から
構成されている。第１の発振容量１１は、基準電位９１
と増幅部２０の入力端子２３ａ間に接続され、第２の発
振容量１２は基準電位９１と増幅部２０の出力端子２３
ｂ間に接続されている。水晶振動子１３は、増幅部２０
の入力端子２３ａと出力端子２３ｂ間に接続されてい
る。

【００２５】増幅部２０は、入力信号に対して相補的に
動作する増幅用ＰＭＯＳＦＥＴ２１と増幅用ＮＭＯＳＦ
ＥＴ２２と第１の高抵抗２４と第２の高抵抗２５と第１
の結合容量２６と第２の結合容量２７から構成してい
る。

【００２６】第１の高抵抗２４と第２の高抵抗２５は、
発振回路３０の交流信号が基準電流源５１にフィードバ
ックしないように抵抗の温度係数と製造ばらつきを考慮
し、数百ＭΩの抵抗値とする。第１の結合容量２６と第
２の結合容量２７は、発振回路３０で生成する交流成分
を増幅用ＰＭＯＳＦＥＴ２１と増幅用ＮＭＯＳＦＥＴ２
２のゲートに伝達させるためのもので、ゲート容量との
分圧比から、増幅用ＰＭＯＳＦＥＴ２１と増幅用ＮＭＯ
ＳＦＥＴ２２のゲート容量の１０倍以上の容量値に設定
する。例えば、ゲート容量を１ｐＦとすれば、結合容量
２６、２７は１０ｐＦの設定となる。

【００２７】第１の結合容量２６と第２の結合容量２７
の一方の端子は、増幅部２０の入力端子２３ａと接続
し、第１の結合容量２６の他方の端子は、増幅用ＰＭＯ
ＳＦＥＴ２１のゲートと接続し、第２の結合容量２７の
他方の端子は、増幅用ＮＭＯＳＦＥＴ２２のゲートと接
続されている。この第１の結合容量２６と第２の結合容
量２７によって、増幅部２０の入力端子２３ａが湿度な
どで漏れ電流が流れるような場合に起こる入力端子２３
ａの直流的なバイアス変動を小さくすることができる。

【００２８】第１の高抵抗２４は、基準電流源５１の出
力端子５０ａと増幅用ＰＭＯＳＦＥＴ２１のゲートとの
間に接続し、第２の高抵抗２５は、増幅部２０の出力端
子２３ｂと増幅用ＮＭＯＳＦＥＴ２２のゲートとの間に
接続する。これによって、増幅用ＰＭＯＳＦＥＴ２１
は、第１の高抵抗２４を介して基準電流源５１によって
定電流バイアスされ、増幅用ＮＭＯＳＦＥＴ２２は、第
２の高抵抗２５で直流的に電圧負帰還を与えることで、
増幅用ＰＭＯＳＦＥＴ２１でバイアスされた結果に応じ
て自己バイアスされる。

【００２９】この構成では、制御信号発生手段６０が、
発振回路３０の出力端子２３ｂの信号によって発振と非
発振を検出し、それに基づく信号を基準電流制御手段４
４に出力して制御する。基準電流源５１に流れる電流
は、基準電流制御手段４４で制御され設定される。さら
に、基準電流源５１で設定された電流に基づいて発振回
路３０の増幅部２０のバイアス電流を設定することで、
発振と非発振時で増幅部２０の増幅率を変化させる。こ
の時の電源電圧９３は、発振停止から発振起動時、さら
に定常発振時に至るまで変化しない。

【００３０】次に、第１の実施形態における水晶発振回
路の動作について詳細に説明する。図１に示す水晶発振
回路の構成では、図１０に示した従来技術の水晶発振回
路９のように定電圧手段９４で決まるレギュレート電圧
９２に依存することなく、基準電流源５１によって増幅
部２０のバイアスを決定することができる。増幅部２０
を構成する増幅用ＰＭＯＳＦＥＴ２１を基準電流源５１
によって、閾値電圧近傍にバイアスすると、ドレイン電
流が指数関数的に増加する領域で動作する。ここで、基
準電位９１を０Ｖ、電源電圧９３を負電圧とする。増幅
用ＰＭＯＳＦＥＴ２１の閾値電圧を−０．５Ｖ、増幅用
ＮＭＯＳＦＥＴ２２の閾値電圧を０．５Ｖとし、基準電
流源５１によって増幅用ＰＭＯＳＦＥＴ２１を閾値電圧
近傍にバイアスするとこの発振回路３０は、電源電圧が
−０．５Ｖでも動作する。

【００３１】このように、ゲート電圧が閾値電圧以下で
ある指数関数領域でのＭＯＳＦＥＴの増幅率は、バイポ
ーラトランジスタの電流増幅率と同様にドレイン電流に
比例して増加する。つまり、この増幅部２０を指数関数
領域で動作させ、増幅率を増加させるには基準電流源５
１によって増幅用ＰＭＯＳＦＥＴ２１のバイアス電流を
増加させればよい。

【００３２】つまり、非発振の時は増幅率を増加させる
ために基準電流源５１の電流を増加し、増幅用ＰＭＯＳ
ＦＥＴ２１のバイアス電流を増加させ、定常発振時は低
電力で動作させるため基準電流源５１によって発振に最
低必要な増幅率まで低下させる。

【００３３】基準電流源５１は、このように発振起動時
と定常発振時における増幅部２０のバイアス電流を決定
するために用いる。この基準電流源５１の出力端子５０
ａの電圧は、基準電流制御手段４４によって決定され、
水晶発振回路８が安定動作領域になると、電源電圧９３
に対して一定の電流が流れるようになる。増幅部２０を
構成する増幅用ＰＭＯＳＦＥＴ２１のバイアス電流は、
基準電流源５１を構成する第２のカラム５０に流れる電
流と、第２のＰＭＯＳＦＥＴ４７と増幅用ＰＭＯＳＦＥ
Ｔ２１のゲート幅Ｗとゲート長Ｌとの比とで決定され
る。

【００３４】この基準電流源５１に流れる一定電流を発
振停止時から定常発振に至る発振起動時と、定常発振時
とで、制御信号発生手段６０から出力される信号で動作
する基準電流制御手段４４によって切り換える。

【００３５】図２に示すように、制御信号発生手段６０
は、クロックが入力されると第１の充放電回路６１と第
２の充放電回路６２とは各々異なった論理が入力され、
どちらか一方が充電状態であれば、他方は放電状態とな
る。基準電位９１を０Ｖとして、電源電圧９３を負電圧
とすれば、充放電回路の出力は、充電されていれば電源
電圧９３のレベルとなり、放電状態ならば基準電位９１
のレベルを出力する。発振が継続した状態で、制御信号
発生手段６０にクロックが入力されていれば、どちらか
一方の充放電回路が放電状態にあっても、次のクロック
が入力されるため、充放電回路の出力に接続してある論
理和６３の出力は、常に電源電圧レベルを出力する。発
振が停止すると、どちらか一方の充放電回路は放電状態
にあって、放電が進み論理和６３の閾値を越えると、論
理和６３の出力は電源電圧レベルから反転して基準電位
レベルを出力する。

【００３６】このように制御信号発生手段６０は、発振
と非発振の状態を検出して、その検出結果に基づく信号
を出力して基準電流制御手段４４に入力する。尚、本例
の場合の論理和６３は負論理とし、発振停止を検出する
と電源電圧レベルを出力し、発振を検出すると基準電位
レベルを出力する。

【００３７】非発振時、つまり発振が停止している場合
は、制御信号発生手段６０が発振停止を検出し、電源電
圧レベルを出力して、基準電流制御手段４４の制御用Ｍ
ＯＳＦＥＴ４１がオンになる。そして、基準電流制御手
段４４は、低抵抗である第１の基準抵抗４２と高抵抗で
ある第２の基準抵抗４３とが並列接続される状態となる
ため、合成抵抗は低抵抗である第１の基準抵抗４２で決
定される。そして、第１の基準抵抗４２で決定された基
準電流によって、増幅部２０を構成する増幅用ＰＭＯＳ
ＦＥＴ２１のバイアス電流が決定する。

【００３８】この時、発振起動時に充分な増幅率を得
て、発振開始後、定常発振に至る。その後、制御信号発
生手段６０は、発振状態を検出する。発振を検出する
と、制御信号発生手段６０は、基準電位レベルを出力
し、基準電流制御手段４４の制御用ＭＯＳＦＥＴ４１を
オフさせる。この時、制御用ＭＯＳＦＥＴ４１のゲート
はハイの信号が入力されることになる。この場合は、制
御用ＭＯＳＦＥＴ４１のオフ抵抗が、第２の基準抵抗４
３に比較して数桁大きいので、基準電流制御手段４４の
合成抵抗は、第２の基準抵抗４３で決まり、基準電流源
５１に流れる電流が決定される。そして、第２の基準抵
抗４３で決定された基準電流によって、増幅部２０を構
成する増幅用ＰＭＯＳＦＥＴ２１のバイアス電流が決定
する。この時、増幅部２０を構成する増幅用ＰＭＯＳＦ
ＥＴ２１のバイアス電流は、定常発振時に最低必要な電
流まで低下することになる。バイアス電流を変化させる
ことは、前述したように増幅部２０の増幅率を変化させ
ることである。

【００３９】次に、本発明の水晶発振回路の重要なポイ
ントであるバイアス電流と高次発振について詳細に説明
する。まず、始めにバイアス電流について説明する。図
３は、増幅部２０の直流的なバイアス電流を説明するた
めに測定した回路図を示したものである。尚、図３では
図１と同一構成部分には同一符号を付けている。それ
は、図１に示す発振回路３０の増幅部２０を取り出し、
増幅部２０を構成する増幅用ＰＭＯＳＦＥＴ２１のゲー
ト電圧をパラメータにして、増幅部２０に印加する電源
電圧９３に対する増幅部２０に流れるバイアス電流を測
定するものである。増幅用ＰＭＯＳＦＥＴ２１にゲート
電圧を印加する直流電源９４は、第１の高抵抗２４と基
準電位９１との間に接続した。

【００４０】図５は、図３に示した測定回路によって、
増幅部２０を構成する増幅用ＰＭＯＳＦＥＴ２１のゲー
ト電圧をパラメータにして、増幅部２０に印加する電源
電圧９３に対する増幅部２０に流れるバイアス電流の変
化を示したものである。図５の横軸は、増幅部２０に印
加する電源電圧９３を示し、縦軸は増幅部２０に流れる
電流、すなわちバイアス電流を示している。ここで、基
準電位９１を０Ｖとして電源電圧９３を負電圧とした。
パラメータとした増幅用ＰＭＯＳＦＥＴ２１のゲート電
圧は、曲線７１が−０．４０Ｖ、曲線７２が−０．５０
Ｖ、曲線７３が−０．５５Ｖ、曲線７４が−０．６０Ｖ
を示している。

【００４１】図５に示すように、電源電圧９３を増加さ
せていくと、ある電源電圧からバイアス電流が増加し始
める。増幅用ＰＭＯＳＦＥＴ２１のゲート電圧が曲線７
１、７２、７３、７４と基準電位９１に対して低くなる
と、それに応じて定電流特性を示す飽和電流が増加す
る。これは、増幅用ＰＭＯＳＦＥＴ２１に印加されるゲ
ート電圧によって、定電流となる点７０が破線で示す曲
線７０ａの曲線上を変化することを示しており、基準電
位に対してゲート電圧が低くなるほど設定した電源電圧
側に移動することが判る。

【００４２】図６は、図３に示す測定回路によって、増
幅用ＰＭＯＳＦＥＴ２１のゲート電圧をパラメータにし
た時の増幅部２０に印加する電源電圧９３に対する出力
端子２３ｂの電圧（以下、出力電圧と呼ぶ）を示したも
のである。図６の横軸は、増幅部２０に印加する電源電
圧９３を示し、縦軸は増幅部２０の出力電圧を示してい
る。縦軸に示した出力電圧は、上側が負電位、つまり電
源電圧側を示している。パラメータとした増幅用ＰＭＯ
ＳＦＥＴ２１のゲート電圧は、曲線７５が−０．４０
Ｖ、曲線７６が−０．５０Ｖ、曲線７７が−０．５５
Ｖ、曲線７８が−０．６０Ｖである。

【００４３】増幅部２０に印加する電源電圧９３が一定
で、増幅用ＰＭＯＳＦＥＴ２１のゲート電圧が、基準電
位９１に対して低くなると、出力電圧は基準電位側に移
動する。さらに、増幅部２０に印加する電源電圧９３が
増加すると、出力電圧は基準電位９１に対して電源電圧
側に移動することを示している。この図６の出力電圧
は、図５に示した増幅部２０を構成する増幅用ＰＭＯＳ
ＦＥＴ２１の電源電圧９３に対する電流特性が、直線領
域から定電流領域に変わる点７０の変化に対応してお
り、増幅部２０の直流的なバイアスが電源電圧９３によ
って移動することを示している。つまり、増幅部２０を
構成する増幅用ＰＭＯＳＦＥＴ２１を常に定電流でバイ
アスするには、少なくとも増幅用ＰＭＯＳＦＥＴ２１が
定電流特性を示す領域に直流的なバイアスを設定する必
要がある。それは、図５に示す増幅用ＰＭＯＳＦＥＴ２
１の各ゲート電圧の定電流となる点７０を結んで描ける
曲線７０ａよりも右側である基準電位に対して低電源側
の電圧領域となる。

【００４４】本発明の水晶発振回路は、発振と非発振を
制御信号発生手段６０で検出し、その結果に基づく信号
によって基準電流制御手段４４を制御して基準電流源５
１の電流を制御する。その結果、基準電流によって決ま
る増幅部２０のバイアス電流を発振起動時は増加させ、
定常発振時は減少させる。これは、増幅部２０の増幅率
を定常発振時に比較して発振起動時は増加させるという
ことであるが、発振起動時に単純にバイアス電流を増加
させればよいのではなく、前述した直流的なバイアスが
増幅部２０を構成する増幅用ＰＭＯＳＦＥＴ２１の定電
流領域になるように設定する。

【００４５】つまり、図５と図６から電源電圧９３を−
０．６３Ｖとすると、増幅用ＰＭＯＳＦＥＴ２１が定電
流領域になる最大のバイアス電流値は、ゲート電圧が−
０．５５Ｖの時で約１５０ｎＡであることが判る。逆
に、この例でバイアス電流を１５０ｎＡ以上に設定しよ
うとしても、増幅用ＰＭＯＳＦＥＴ２１は定電流領域か
ら直線領域へと移動して（曲線７０ａの左側の領域に移
動して）、設定電流が得られない。これは、増幅部２０
の出力電圧が基準電位側に移動することを示しており、
直流的なバイアスが基準電位側にずれている状態とな
る。

【００４６】次に、本発明の水晶発振回路のもう１つの
ポイントであるバイアス電流と高次発振との関係を説明
する。図７は、図１に示す本発明の水晶発振回路のバイ
アス電流と高次発振との関係を示した図である。高次発
振とは、本来の発振周波数に対して２倍、３倍など高次
数の発振周波数となる発振状態のことである。ここで
は、発振回路３０の共振部１０が３２．７６８ｋＨｚで
共振するように設定しているので、２倍高次発振では発
振周波数が約６６ｋＨｚとなり、３倍高次発振では発振
周波数が約９９ｋＨｚとなる。

【００４７】高次発振は、発振回路３０の共振部１０で
設定した周波数から見れば異常な発振であり、設計上は
避ける必要がある。図７の横軸は、増幅部２０に印加す
る電源電圧９３を示し、縦軸は高次発振しない最大のバ
イアス電流を示している。つまり、増幅部２０に印加さ
れる電源電圧９３に対して、ここに示す曲線以上のバイ
アス電流が印加されると高次発振することを示してい
る。逆に言うと、図７の斜線領域内で電源電圧とバイア
ス電流を設定すれば、高次発振が起こらず正常に発振す
ることを示している。発振する最低電源電圧は、−０．
５Ｖであり、電源電圧９３を基準電位に対して負側に増
加していくと−０．８Ｖ付近でピークを持ち、−１．０
Ｖを越える付近から最大バイアス電流は急激に減少して
いく。つまり、電源電圧９３を増加させると正常発振す
るバイアス電流範囲が小さくなることを示している。

【００４８】前述の例において、図５の電源電圧９３に
対するバイアス電流の関係と図７の電源電圧９３と正常
発振領域の関係に当てはめると、電源電圧９３が−０．
６３Ｖでバイアス電流が１５０ｎＡの点は、図７中の点
７９であり、直流的なバイアスも増幅部２０を構成する
増幅用ＰＭＯＳＦＥＴ２１の定電流領域（飽和領域）に
位置し、しかも高次発振しない領域であることが判る。
このように、バイアス電流と高次発振領域とは、電源電
圧に対して密接な関係があることが判る。

【００４９】以上説明したように、本発明の水晶発振回
路の増幅部２０はＭＯＳＦＥＴの指数関数領域で動作す
るため、その増幅率は増幅部２０に流れる電流であるバ
イアス電流によって決まる。そのため、発振起動時はバ
イアス電流を増加し、定常発振時はバイアス電流を発振
が持続するに必要な程度まで低下させることによって低
電力で駆動することができる。このバイアス電流の切換
は、発振と非発振を検出して基準電流制御手段４４で基
準電流源５１の電流を設定することで実現する。さら
に、そのバイアス電流は、増幅部２０の増幅用ＰＭＯＳ
ＦＥＴ２１が定電流領域にバイアスされ、且つ電源電圧
９３によって変化する図７に示した斜線領域である高次
発振が起こらない安定領域に設定する。

【００５０】図８は、図１の水晶発振回路の動作を示し
た一例である。横軸は、増幅部２０に印加する電源電圧
９３を示し、縦軸は発振回路３０の発振電流を示したも
のである。この時の、非発振状態である発振起動時のバ
イアス電流は１５０ｎＡとし、定常発振時のバイアス電
流を１０ｎＡとした。実際に印加する電源電圧９３は、
−０．６３Ｖとする。図８中の曲線１０１は、発振起動
時にバイアス電流が１５０ｎＡに設定された状態を示し
ており、曲線１０２は発振を検出して、バイアス電流が
１０ｎＡに減少したときの発振電流曲線を示している。
電源電圧９３が−０．６３Ｖであれば、異常発振するこ
となく瞬時に発振が開始し、定常発振時には、曲線１０
２の電源電圧−０．６３Ｖに対する発振電流１５ｎＡで
安定した発振が得られる。

【００５１】このように、本発明の水晶発振回路では、
電源電圧に依存することなく、増幅部の直流的なバイア
スを基準電流源によって定電流バイアスするために、発
振回路の駆動電源電圧を低くすることができる。さら
に、発振回路がＭＯＳＦＥＴの指数関数領域で動作する
ため、発振起動時の増幅率増加の手段は、増幅部のバイ
アス電流のみを増加させるので、電源電圧変動もなく、
低電力でしかも安定な発振を得ることができる。

【００５２】〔第２の実施形態における水晶発振回路の
構成説明：図４〕次に図４を用いて、本発明の第２の実
施形態における水晶発振回路の構成について説明する。
図４は、本発明の第２の実施形態における水晶発振回路
を示したものであり、図１の第１の実施形態における水
晶発振回路と同一構成要素には同一符号をつけている。
図４に示すように、水晶発振回路７は、制御信号発生手
段６０と、基準電流制御手段４４と基準電流発生手段５
２を有する基準電流源５１と、共振部１０と増幅部２０
と電流制御用素子２９からなる発振回路２３０と、定電
圧手段９４から構成している。

【００５３】制御信号発生手段６０と、基準電流制御手
段４４と基準電流発生手段５２を有する基準電流源５１
の構成については、図１を用いて説明した第１の実施形
態における水晶発振回路の構成と同じであるので構成の
説明は省略する。発振回路２３０は、共振部１０と増幅
部２０と電流制御用素子２９から構成されている。共振
部１０と増幅部２０の構成も第１の実施形態と同じであ
り、構成の説明は省略する。第１の実施形態における発
振回路３０の構成と異なっている点は、電流制御用素子
２９と定電圧手段９４を設けたことである。電流制御要
素子２９は、Ｎ型電界効果型トランジスタである。定電
圧手段９４は、基準電位９１と電源電圧９３によって駆
動し、その出力電圧は電源電圧９３を降圧したレギュレ
ート電圧９２となる。そのレギュレート電圧９２は、制
御信号発生手段６０と基準電流源５１と発振回路２３０
の電源として接続される。

【００５４】この電流制御用素子２９は、増幅部２０を
構成する増幅用ＰＭＯＳＦＥＴ２１と電流経路方向に対
して直列に接続している。つまり電流制御用素子２９
は、増幅用ＰＭＯＳＦＥＴ２１のソースとレギュレート
電圧９２間に接続している。さらに、電流制御用素子２
９のゲート電圧は、第３の高抵抗２８を介して基準電流
源５１によって制御され、前述した増幅部２０のバイア
ス電流の変化に連動して印加される。

【００５５】第１の実施形態における水晶発振回路で
は、電源電圧の絶対値を低く設定できる場合を示した
が、第２の実施形態における水晶発振回路では、水晶発
振回路以降の例えば、分周回路が発振回路駆動電圧で
は、動作することができないような場合に、分周回路が
動作する電圧まで電源電圧９３を降圧してレギュレート
電圧９２で駆動し、さらに発振回路２３０の駆動電圧を
低下させたい場合に有効である。電流制御用素子２９に
印加される電圧をレギュレート電圧９２として、基準電
流源５１によって電流制御用素子２９に流れる電流を制
御することができる。

【００５６】次に、第２の実施形態における水晶発振回
路の動作について説明する。前述した図８において、曲
線１０３は、図４の水晶発振回路の電源電圧に対する発
振電流の関係を示したものである。この場合は、第１の
実施形態の水晶発振回路と同じく、電源電圧９３に対し
て増幅部２０の増幅用ＰＭＯＳＦＥＴ２１が定電流領域
となり、且つ、高次発振しない領域でバイアス電流を設
定する。ここでは、電源電圧はレギュレート電圧９２を
−０．７Ｖ、発振開始時のバイアス電流は、１５０ｎ
Ａ、定常発振時は１０ｎＡとした。

【００５７】発振起動時は、１５０ｎＡのバイアス電流
が増幅部２０の増幅用ＰＭＯＳＦＥＴ２１に流れるが、
発振を検出した後は、曲線１０３のように電源電圧９３
に対して１５ｎＡの定電流である発振電流が流れる。本
例の場合、発振起動時はレギュレート電圧９２である−
０．７Ｖが印加されているが、定常発振時は、電流制御
用素子２９によって発振電流が１５ｎＡになる。この定
常発振時、増幅部２０に印加される実際の電圧は、図８
の曲線１０３から発振電流が１５ｎＡになる点、つまり
−０．５５Ｖ程度になる。

【００５８】このように、発振回路以降の回路が低電圧
で駆動できない場合は、分周回路をレギュレート電圧９
２で駆動し、発振回路２３０は電流制御用素子２９を用
いて発振回路を定電流制御して、実質の発振回路に印加
される電圧をレギュレート電圧よりもさらに下げること
ができる。この場合も、第１の実施の形態と同じく水晶
発振回路は、電源電圧に依存することなく、増幅部の直
流的なバイアスを基準電流源によって定電流バイアスす
るために、発振回路の駆動電源電圧を低くすることがで
き、さらに発振回路がＭＯＳＦＥＴの指数関数領域で動
作するため、発振起動時の増幅率増加の手段は、増幅部
のバイアス電流のみを増加させるので、電源電圧変動も
なく、低電力でしかも安定な発振を得ることができる。

【００５９】〔本発明の水晶発振回路を用いた電子時計
の構成説明：図９〕次に、本発明の水晶発振回路を電子
時計に利用した場合についてその構成を説明する。図９
は、電子時計の構成を示す図である。図９に示す電子時
計は、制御信号発生手段６０と、タイマ回路８１と、基
準電流制御手段と基準電流発生手段を有する基準電流源
５１と、共振部と増幅部と電流制御用素子からなる発振
回路３０と、電子時計の運針や歩度調整などの各種制御
を行う分周回路８２と、バッファ回路８３と、針を回転
させるための各種ギアを駆動するステップモータ８４
と、定電圧手段９４から構成している。一般に電子時計
用の共振部は、３２．７６８ｋＨｚで共振するように調
整している。

【００６０】〔本発明の水晶発振回路を用いた電子時計
の動作説明：図４、図９〕つぎに、電子時計に本発明の
水晶発振回路を用いた場合の動作について図４及び図９
を用いて説明する。図４に示す本発明の第２の実施形態
における水晶発振回路で説明する。発振回路３０の出力
は、分周回路８２に入力され、バッファ回路８３には周
波数１Ｈｚとなった信号が入力され、ステップモータ８
４を駆動する。ステップモータ８４を駆動するときのバ
ッファ回路８３の出力信号は、レギュレート電圧９２か
ら電源電圧９３である電池電圧に昇圧されている。発振
と非発振は、制御信号発生手段６０によってその状態を
検出し、タイマ回路８１を介して基準電流源５１の基準
電流制御手段４４を制御する。タイマ回路８１は、発振
状態を確実に検出するため任意時間後に発振検出した信
号を基準電流制御手段４４の制御用ＭＯＳＦＥＴ４１の
ゲートに出力するようにしている。

【００６１】非発振時、つまり発振が停止して電子時計
が停止している時から駆動する場合は、制御信号発生手
段６０が発振停止を検出し、タイマ回路８１で任意時間
だけその状態を保持した後、その信号を基準電流制御手
段４４の制御用ＭＯＳＦＥＴ４１のゲートに印加する。
この場合、制御用ＭＯＳＦＥＴ４１をオンにするためゲ
ートに入力される信号はローである。そして、基準電流
制御手段４４は、低抵抗である第１の基準抵抗４２と高
抵抗である第２の基準抵抗４３とが並列接続される状態
となるため、合成抵抗は低抵抗である第１の基準抵抗４
２で決定される。そして、第１の基準抵抗４２で決定さ
れた基準電流によって、増幅部２０を構成する増幅用Ｐ
ＭＯＳＦＥＴ２１のバイアス電流が決定する。この時、
発振起動時に充分な増幅率を得て、発振開始後、定常発
振に至る。

【００６２】その後、分周回路８２を動作させるに必要
な発振振幅が得られると電子時計を駆動するすべての回
路が動作し、分周回路８２から出力される信号が制御信
号発生手段６０に入力され、発振状態を検出する。発振
を検出すると、タイマ回路８１で安定発振時間（例え
ば、５００ｍｓ）だけその状態を保持した後、基準電流
制御手段４４の制御用ＭＯＳＦＥＴ４１をオフさせる。
この時、制御用ＭＯＳＦＥＴ４１のゲートはハイの信号
が入力されることになる。この場合は、制御用ＭＯＳＦ
ＥＴ４１のオフ抵抗が、第２の基準抵抗４３に比較して
数桁大きいので、基準電流制御手段４４の合成抵抗は、
第２の基準抵抗４３で決まり、基準電流源５１に流れる
電流が決定される。そして、第２の基準抵抗４３で決定
された基準電流によって、増幅部２０を構成する増幅用
ＰＭＯＳＦＥＴ２１のバイアス電流が決定する。この
時、増幅部２０を構成する増幅用ＰＭＯＳＦＥＴ２１の
バイアス電流は、定常発振時に最低必要な電流まで低下
することになる。

【００６３】従来の水晶発振回路では、増幅部の直流バ
イアスは電源電圧の１／２に自動的に決まるため、増幅
部を構成する電界効果型トランジスタの約２倍の閾値電
圧分だけ電源電圧を必要とした。そのため、電源電圧を
低くするには限界があった。さらに、発振起動時にレギ
ュレータ電圧から電源電圧に切換えて増幅部の増幅率を
増加させる手段では、定常発振時に電源電圧からレギュ
レート電圧に切り換えるときに、レギュレータ回路の周
波数応答性が低いために電源電圧変動が起こり、安定し
た発振を得ることができなかった。本発明の水晶発振回
路を電子時計に用いることにより、電源電圧変動もな
く、発振起動時から定常発振時まで１秒以内に発振し、
定常発振時には電子時計を駆動する回路全体で、３０ｎ
Ａという低電流で安定動作することができた。

【００６４】

【発明の効果】以上説明したように、本発明の水晶発振
回路においては、電源電圧に依存することなく、増幅部
の直流的なバイアスを基準電流源によって定電流バイア
スするために、発振回路の駆動電源電圧を低くすること
ができる。さらに、発振回路がＭＯＳＦＥＴの指数関数
領域で動作するため、発振起動時の増幅率増加の手段
は、増幅部のバイアス電流のみを増加させるので、電源
電圧変動もなく、低電力でしかも安定な発振を得ること
ができる。その結果、発振起動時から定常発振時に至る
まで特性変動を最小限に抑えて、低電力で瞬時に発振さ
せ、かつ安定した定常発振を可能にする発振特性が本発
明の水晶発振回路では得られる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態における水晶発振回路
を示す回路図である。

【図２】本発明の実施形態における水晶発振回路の制御
信号発生手段を示す回路図である。

【図３】本発明の実施形態における水晶発振回路の特性
測定を行う測定回路を示す図面である。

【図４】本発明の第２の実施形態における水晶発振回路
を示す回路図である。

【図５】本発明の実施形態における水晶発振回路の特性
を示す図面である。

【図６】本発明の実施形態における水晶発振回路の特性
を示す図面である。

【図７】本発明の実施形態における水晶発振回路の特性
を示す図面である。

【図８】本発明の実施形態における水晶発振回路の特性
を示す図面である。

【図９】本発明の実施形態における水晶発振回路を電子
時計に用いた場合の構成を示すブロック図である。

【図１０】従来技術における水晶発振回路を示す回路図
である。

【符号の説明】

７：水晶発振回路８：水晶発振回路１０：共振部１１：第１の発振容量１２：第１の発振容量１３：水晶振動子２０：増幅部２９：電流制御用素子３０：発振回路４１：制御用ＭＯＳＦＥＴ４２：第１の基準抵抗４３：第２の基準抵
抗４４：基準電流制御手段５１：基準電流源６０：制御信号発生手段９１：基準電位９２：レギュレート電圧９３：電源電圧９４：定電圧手段

───────────────────────────────────────────────────── フロントページの続き (72)発明者大高幸夫東京都西東京市田無町六丁目１番12号シチズン時計株式会社内 (72)発明者小峰伸一東京都西東京市田無町六丁目１番12号シチズン時計株式会社内Ｆターム(参考） 5J079 AA04 BA21 BA41 EA11 EA16 FA05 FA21 FB32 GA05 GA14 KA02

Claims

【特許請求の範囲】

【請求項１】発振容量と水晶振動子を有する共振部
と、前記共振部を励振する増幅部を有する発振回路であ
って、前記増幅部のバイアス電流を設定する基準電流制御手段
と基準電流発生手段を有する基準電流源と、前記基準電流制御手段を制御する制御信号発生手段を設
けたことを特徴とする水晶発振回路。
【請求項２】前記基準電流制御手段は、前記制御信号発生手段から出力される信号で動作する制
御用電界効果型トランジスタと、前記制御用電界効果型
トランジスタと直列に接続する第１の基準抵抗と、前記
第１の基準抵抗と並列に接続する第２の基準抵抗とを有
することを特徴とする請求項１記載の水晶発振回路。
【請求項３】前記制御信号発生手段は、同一入力信号に対して互いに充電と放電の異なる状態と
なる並列に接続した２つの充放電回路を有し、前記２つ
の充放電回路の出力信号を入力とする論理和を備えたこ
とを特徴とする請求項１記載の水晶発振回路。
【請求項４】前記水晶発振回路は、定電圧手段を設け、前記定電圧手段の出力を前記制御信
号発生手段と前記基準電流源と前記発振回路に入力する
ことを特徴とする請求項１記載の水晶発振回路。
【請求項５】前記増幅部と直列に接続され、前記基準
電流源によって制御する電流制御用素子を有することを
特徴とする請求項４記載の水晶発振回路。