JP2002345256A - サーボ制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 ネット対応やネットワークドライブ構成時に
不要な回路要素を持つことなく、より装置コストを低減
したサーボ制御装置を提供することを目的とする。 【解決手段】 主回路モジュール１００およびデバイス
ネットインタフェースモジュール２００により、１対１
で上位コントローラと接続されてデジタル指令を受け付
けるデジタル入力サーボ構成とした場合に、サーボ演算
を行いゲートドライブ信号ＧＤを生成する回路部分とし
て、主回路モジュール１００内にＣＰＵ１０２およびド
ライブ回路（ＡＳＩＣ）１０３を搭載し、主回路モジュ
ール１００およびデバイスネットインタフェースモジュ
ール２００間における位相指令や制御情報等のデータ授
受を、シリアルインタフェース１０６、シリアル信号線
ケーブル１５０およびシリアルインタフェース２０４を
介して、高速シリアル伝送により行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、各相の上下の半導
体スイッチをブリッジ接続したインバータを備え、該イ
ンバータの各半導体スイッチの開閉により制御対象のモ
ータの速度制御または位置制御を行うサーボ制御装置に
係り、特に、デバイスネット対応やネットワークドライ
ブ構成時に不要な回路要素を持つことなくシステム構築
をすることができ、より装置コストを低減したサーボ制
御装置に関する。

【０００２】

【従来の技術】図４に、従来のデバイスネット対応のサ
ーボ制御装置（第１従来例）の構成図を示す。図４にお
いて、第１従来例のサーボ制御装置は、主回路モジュー
ル５００と、オプションのデバイスネットインタフェー
スモジュール６００と、制御回路モジュール７００とを
備えて構成され、制御対象のモータ５１１の速度制御や
位置制御を行うものである。なお、各モジュールはそれ
ぞれ基板として構成されるものである。可変速駆動され
るモータ５１１には、回転速度および位置を検出する手
段としてエンコーダ５１２が付属的に設置されている。
主回路モジュール５００は、コンバータ５０１、ＣＰＵ
５０２、３相インバータ５０４、インタフェース５０６
および電流検出用抵抗５０７を備えて構成されている。
また、デバイスネットインタフェースモジュール６００
は、デバイスネットインタフェース部６０１、ＣＰＵ６
０２および２ポートＲＡＭ６０３を備えて構成されてい
る。さらに、制御回路モジュール７００は、ＡＤコンバ
ータ７０１、ＣＰＵ７０２、制御回路（ＡＳＩＣ）７０
３、パラメータスイッチおよびＬＥＤ７０４並びにイン
タフェース７０５を備えて構成されている。先ず、主回
路モジュール５００および制御回路モジュール７００の
みの（構成で、デバイスネットインタフェースモジュー
ル６００を接続していない）構成を考えると、この場
合、制御回路モジュール７００にアナログ速度指令が与
えられ、ＡＤコンバータ７０１によりデジタル速度指令
に変換された後、ＣＰＵ７０２に読み込まれ、所定の演
算による演算結果が制御回路（ＡＳＩＣ）７０３に供給
されて、３相インバータ５０４のＵ相，Ｖ相，Ｗ相の各
相の上下のパワートランジスタをオン／オフ制御するた
めのゲートドライブ信号ＧＤが生成される。制御回路
（ＡＳＩＣ）７０３で生成されたゲートドライブ信号Ｇ
Ｄは、インタフェース７０５および５０６のアイソレー
タを介して、主回路モジュール５００の３相インバータ
５０４に供給される。また、主回路モジュール５００の
電流検出用抵抗５０７等によって検出された電流や電圧
等はＣＰＵ５０２に取り込まれて電流制御等に反映され
ているが、ＣＰＵ５０２およびＣＰＵ７０２間はシリア
ルインタフェースで結合されており、電流・電圧等の情
報はインタフェース５０６および７０５のアイソレータ
を介して、制御回路モジュール７００のＣＰＵ７０２に
入力されて速度制御やベクトル制御等に反映される。ま
た、モータ５１１に付属のエンコーダ５１２からの速度
または位置検出情報は、制御回路モジュール７００の制
御回路（ＡＳＩＣ）７０３に入力されて、フィードバッ
ク制御に供される。なお、制御回路モジュール７００に
おいて行われるモータ制御のパラメータ設定について
は、パラメータスイッチおよびＬＥＤ７０４により入力
および出力（確認）が行われ、また、制御回路（ＡＳＩ
Ｃ）７０３よりアナログモニタ出力を得ることが可能で
ある。次に、オプションのデバイスネットインタフェー
スモジュール６００を付加した構成を考える。デバイス
ネットインタフェースモジュール６００では、デジタル
速度指令がデバイスネットインタフェース部６０１を介
してＣＰＵ６０２に読み込まれると、所定の演算による
演算結果は２ポートＲＡＭ６０３に書き込まれる。一
方、制御回路モジュール７００のＣＰＵ７０２は、信号
線（データバス、アドレスバスおよび制御信号群を含
む）６５０を介して２ポートＲＡＭ６０３にアクセス可
能であり、２つのＣＰＵ６０２および７０２は、２ポー
トＲＡＭ６０３によって結合された構成である。次に、
図５に従来のネットワークドライブ構成のサーボ制御装
置（第２従来例）の構成図を示す。図５において、第２
従来例のサーボ制御装置は、主回路モジュール５００
と、メカトロリンクインタフェースモジュール８００
と、制御回路モジュール７００とを備えて構成され、主
回路モジュール５００、制御回路モジュール７００、制
御対象のモータ５１１およびエンコーダ５１２について
は、第１従来例（図４参照）と同等である。ネットワー
クドライブ構成では、メカトロリンクインタフェースモ
ジュール８００を１つのスレーブ局とし、上位のコント
ローラをマスタ局とする時、マスタ局とＮ個（Ｎは正整
数）のスレーブ局とが１対Ｎにマルチドロップ接続され
る。この場合、スレーブ局たる各下位コントローラは、
マスタ局たる上位コントローラから送られるデータによ
って動作制御されることになり、マスタ局（上位コント
ローラ）は、各スレーブ局（下位コントローラ）に対し
てネットワーク伝送路８５０を介して制御指令を送り、
必要なデータを要求する。メカトロリンクインタフェー
スモジュール８００は、メカトロリンクインタフェース
部８０１、ＣＰＵ８０２および２ポートＲＡＭ８０３を
備えて構成されている。メカトロリンクインタフェース
モジュール８００では、ネットワーク８５０からの速度
指令がメカトロリンクインタフェース部８０１を介して
ＣＰＵ８０２に読み込まれると、所定の演算による演算
結果は２ポートＲＡＭ８０３に書き込まれる。一方、制
御回路モジュール７００のＣＰＵ７０２は、信号線（デ
ータバス、アドレスバスおよび制御信号群を含む）７５
０を介して２ポートＲＡＭ６０３にアクセス可能であ
り、２つのＣＰＵ６０２および７０２は、２ポートＲＡ
Ｍ６０３によって結合された構成である。

【０００３】

【発明が解決しようとする課題】しかしながら、上記従
来のサーボ制御装置にあっては、そもそも主回路モジュ
ール５００および制御回路モジュール７００の構成は、
アナログインタフェースを標準として外部からのアナロ
グ指令を受け付ける構成であるため、１対１で上位コン
トローラと接続されてデジタル指令を受け付けるための
構成や、１対Ｎにマルチドロップ接続されたネットワー
クドライブの構成とするためには、オプションのモジュ
ールを付加して対応しており、該オプションモジュール
装着時には、アナログインタフェース用の回路部分が無
駄な構成となっていた。また、従来のサーボ制御装置に
あっては、主回路モジュール５００および制御回路モジ
ュール７００間のインタフェース５０６および７０５と
して、ゲートドライブ信号ＧＤや検出電流や電圧等があ
るが、これらをパラレルにアイソレータを介して接続す
る構成であったために、信号の本数だけ絶縁のためのア
イソレータが必要であった。本発明は、上記従来の事情
に鑑みてなされたものであって、１対１で上位コントロ
ーラと接続されてデジタル指令を受け付ける構成や、１
対Ｎにマルチドロップ接続されたネットワークドライブ
の構成とした場合でも、無駄な回路部分を持つことな
く、またシリアルインタフェースとすることにより信号
絶縁のアイソレータを極力低減してコストパフォーマン
スに優れたサーボ制御装置を提供することを目的として
いる。

【０００４】

【課題を解決するための手段】上記課題を解決するため
に、本発明の請求項１に係るサーボ制御装置は、各相の
上下の半導体スイッチをブリッジ接続したインバータ
と、前記モータに付属の位置検出手段からの位置フィー
ドバックまたは電流検出手段からの電流フィードバック
に基づく内部の位相指令、或いは、外部からの位相指令
に基づき、前記インバータの各相の上下半導体スイッチ
の開閉を制御する駆動信号を生成する駆動信号生成手段
と、前記位相指令または当該主回路モジュール内の制御
情報について、シリアル伝送路を介して他モジュールと
シリアル伝送を行う第１インタフェース手段とを備えた
主回路モジュールと、上位コントローラからの速度指令
を受信する第２インタフェース手段と、前記速度指令に
基づき前記主回路モジュールに対する位相指令を決定す
る制御手段と、前記位相指令または前記主回路モジュー
ル内の制御情報について、前記シリアル伝送路を介して
前記主回路モジュールとシリアル伝送を行う第３インタ
フェース手段とを備えた制御回路モジュールと、を具備
するものである。また、請求項２に係るサーボ制御装置
は、請求項１に記載のサーボ制御装置において、前記第
２インタフェース手段は、上位コントローラからの速度
指令をデジタル信号に変換するものである。また、請求
項３に係るサーボ制御装置は、請求項１または２に記載
のサーボ制御装置において、前記制御回路モジュール
は、他の制御回路モジュールと共により上位の制御ユニ
ットに設置されるものである。さらに、請求項４に係る
サーボ制御装置は、各相の上下の半導体スイッチをブリ
ッジ接続したインバータと、前記モータに付属の位置検
出手段からの位置フィードバックまたは電流検出手段か
らの電流フィードバックに基づく内部の位相指令、或い
は、外部からの速度指令に基づき、前記インバータの各
相の上下半導体スイッチの開閉を制御する駆動信号を生
成する駆動信号生成手段と、前記速度指令または当該主
回路モジュール内の制御情報について、シリアル伝送路
を介して他モジュールとシリアル伝送を行う第１インタ
フェース手段と、を備えた主回路モジュールをＮ個（Ｎ
は正整数）具備し、前記Ｎ個の主回路モジュールは、１
個の主制御モジュールと１対Ｎにマルチドロップ接続さ
れるものである。

【０００５】本発明の請求項１，３に係るサーボ制御装
置では、主回路モジュールに、インバータ、駆動信号生
成手段および第１インタフェース手段を備え、また制御
回路モジュールに、第２インタフェース手段、制御手段
および第３インタフェース手段を備えてそれぞれ構成
し、制御回路モジュール内の第２インタフェース手段を
介して上位コントローラからの速度指令を受信すると、
制御手段により、速度指令に基づき主回路モジュールに
対する位相指令を決定し、主回路モジュール内の駆動信
号生成手段により、モータに付属の位置検出手段からの
位置フィードバックまたは電流検出手段からの電流フィ
ードバックに基づく内部の位相指令、或いは、外部から
の位相指令に基づき、インバータの各相の上下半導体ス
イッチの開閉を制御する駆動信号を生成する。これによ
り、１対１で上位コントローラと接続されてデジタル指
令を受け付ける構成とした場合でも、従来のように無駄
な回路部分を持つことがない。また、第１および第３イ
ンタフェース手段により、外部からの位相指令または主
回路モジュール内の制御情報について、シリアル伝送路
を介して制御回路モジュールとシリアル伝送を行うの
で、信号絶縁のアイソレータを極力低減してコストパフ
ォーマンスに優れたサーボ制御装置を実現できる。ま
た、本発明の請求項２，３に係るサーボ制御装置では、
主回路モジュールに、インバータ、駆動信号生成手段お
よび第１インタフェース手段を備え、また制御回路モジ
ュールに、第２インタフェース手段、制御手段および第
３インタフェース手段を備えてそれぞれ構成し、制御回
路モジュール内の第２インタフェース手段を介して上位
コントローラからの速度指令を受信してデジタル信号に
変換すると、制御手段により、速度指令に基づき主回路
モジュールに対する位相指令を決定し、主回路モジュー
ル内の駆動信号生成手段により、モータに付属の位置検
出手段からの位置フィードバックまたは電流検出手段か
らの電流フィードバックに基づく内部の位相指令、或い
は、外部からの位相指令に基づき、インバータの各相の
上下半導体スイッチの開閉を制御する駆動信号を生成す
る。これにより、１対１で上位コントローラと接続され
てアナログ指令を受け付ける構成とした場合に、第１お
よび第３インタフェース手段により、外部からの位相指
令または主回路モジュール内の制御情報について、シリ
アル伝送路を介して制御回路モジュールとシリアル伝送
を行うので、信号絶縁のアイソレータを極力低減してコ
ストパフォーマンスに優れたサーボ制御装置を実現でき
る。さらに、請求項４に係るサーボ制御装置では、主回
路モジュールに、インバータ、駆動信号生成手段および
第１インタフェース手段を備えて構成し、Ｎ個の主回路
モジュールを、１個の主制御モジュールと１対Ｎにマル
チドロップ接続したネットワークドライブの構成におい
て、主回路モジュール内の駆動信号生成手段により、モ
ータに付属の位置検出手段からの位置フィードバックま
たは電流検出手段からの電流フィードバックに基づく内
部の位相指令、或いは、外部からの速度指令に基づき、
インバータの各相の上下半導体スイッチの開閉を制御す
る駆動信号を生成する。これにより、１対Ｎにマルチド
ロップ接続されたネットワークドライブの構成とした場
合でも、従来のように無駄な回路部分を持つことがな
い。また、第１インタフェース手段により、外部からの
速度指令または主回路モジュール内の制御情報につい
て、ネットワークを介して主制御モジュールとシリアル
伝送を行うので、信号絶縁のアイソレータを極力低減し
てコストパフォーマンスに優れたサーボ制御装置を実現
できる。

【０００６】

【発明の実施の形態】以下、本発明のサーボ制御装置の
実施の形態について、〔第１の実施形態〕、〔第２の実
施形態〕、〔第３の実施形態〕の順に、図面を参照して
詳細に説明する。 〔第１の実施形態〕図１は本発明の第１の実施形態に係
るサーボ制御装置の構成図である。図１において、本実
施形態のサーボ制御装置は、主回路モジュール１００
と、デバイスネットインタフェースモジュール２００と
を備えて構成され、制御対象のモータ１１１の速度制御
や位置制御を行うものである。なお、各モジュールはそ
れぞれ基板として構成されている。また、可変速駆動さ
れるモータ１１１には、回転速度および位置を検出する
手段（位置検出手段）としてエンコーダ１１２が付属的
に設置されている。主回路モジュール１００は、コンバ
ータ１０１、ＣＰＵ１０２、ドライブ回路（ＡＳＩＣ）
１０３、３相インバータ１０４、シリアルインタフェー
ス１０６および電流検出用抵抗１０７を備えて構成され
ている。また、デバイスネットインタフェースモジュー
ル２００は、デバイスネットインタフェース部２０１、
ＣＰＵ２０２、制御回路（ＡＳＩＣ）２０３およびシリ
アルインタフェース２０４を備えて構成されている。こ
こで、ＣＰＵ１０２およびドライブ回路（ＡＳＩＣ）１
０３は、モータ１１１に付属のエンコーダ１１２からの
位置フィードバックまたは電流検出用抵抗１０７からの
電流フィードバックに基づく内部の位相指令、或いは、
デバイスネットインタフェースモジュール２００からの
位相指令に基づき、３相インバータ１０４のＵ相，Ｖ
相，Ｗ相の各相の上下のパワートランジスタをオン／オ
フ制御するゲートドライブ信号ＧＤを生成する駆動信号
生成手段に該当する。また、シリアルインタフェース１
０６は、デバイスネットインタフェースモジュール２０
０からの位相指令または当該主回路モジュール１００内
の制御情報について、シリアル信号線ケーブル１５０を
介して高速シリアル伝送を行う第１インタフェース手段
に該当する。また、デバイスネットインタフェース部２
０１は、上位コントローラからの速度指令を受信する第
２インタフェース手段に該当し、ＣＰＵ２０２および制
御回路（ＡＳＩＣ）２０３は、速度指令に基づき主回路
モジュール１００に対する位相指令を決定する制御手段
に該当し、シリアルインタフェース２０４は、位相指令
または主回路モジュール１００内の制御情報について、
シリアル信号線ケーブル１５０を介して高速シリアル伝
送を行う第３インタフェース手段に該当する。なお、シ
リアルインタフェース１０６およびシリアルインタフェ
ース２０４では、パルストランス等でアイソレーション
されている。本実施形態のサーボ制御装置は、商用電源
の出力をコンバータ１０１によって直流に変換し、該直
流電圧を３相インバータ１０４によってＵ相、Ｖ相およ
びＷ相の３相交流に変換してモータ１１１の駆動電圧を
生成する、いわゆるインバータ制御方式を用いた駆動に
より制御対象であるモータ１１１の速度制御または位置
制御を行うものである。なお、インバータ制御方式とし
ては、電圧制御形インバータまたはＰＷＭ制御形インバ
ータを適用可能な構成である。３相インバータ１０４
は、Ｕ相，Ｖ相，Ｗ相の各相に上下の半導体スイッチと
してパワートランジスタをそれぞれ備え、これらをブリ
ッジ接続した構成である。なお、３相インバータ１０４
の出力電圧が矩形波であることから、各パワートランジ
スタには、回生エネルギーや無効電力を処理するための
帰還ダイオードが付加されている。なお、３相インバー
タ１０４を構成する半導体スイッチとしては、バイポー
ラパワートランジスタや、ＧＴＯ（Gate Turn Off Thyr
istor）、ＩＧＢＴ（Insuated Gate Bipolar Transisto
r）、パワーＭＯＳＦＥＴ（PowerMetal Oxide Semicond
uctor Field Effect Transistor）等を適用可能であ
る。本実施形態のサーボ制御装置は、１対１で上位コン
トローラと接続されてデジタル指令を受け付ける構成で
あり、先ず、デバイスネットインタフェースモジュール
２００にデジタル速度指令が与えられると、デバイスネ
ットインタフェース部２０１を介してデジタル速度指令
がＣＰＵ２０２に読み込まれ、ＣＰＵ２０２および制御
回路（ＡＳＩＣ）２０３により、該デジタル速度指令に
基づき主回路モジュール１００に対する位相指令を決定
し、シリアルインタフェース２０４、シリアル信号線ケ
ーブル１５０およびシリアルインタフェース１０６を介
して、ドライブ回路（ＡＳＩＣ）１０３に供給される。
ＣＰＵ１０２およびドライブ回路（ＡＳＩＣ）１０３で
は、エンコーダ１１２からの位置フィードバックまたは
電流検出用抵抗１０７からの電流フィードバックに基づ
く内部の位相指令、或いは、デバイスネットインタフェ
ースモジュール２００からの位相指令に基づきゲートド
ライブ信号ＧＤを生成し、３相インバータ１０４に該ゲ
ートドライブ信号ＧＤを供給してＵ相，Ｖ相，Ｗ相の各
相の上下のパワートランジスタをオン／オフ制御する。
このように、本実施形態のサーボ制御装置では、主回路
モジュール１００およびデバイスネットインタフェース
モジュール２００により、１対１で上位コントローラと
接続されてデジタル指令を受け付けるデジタル入力サー
ボ構成とした場合に、第１従来例（図４参照）のよう
に、アナログ指令の入力系統などの無駄な回路部分を持
つことがない。また、サーボ演算を行いゲートドライブ
信号ＧＤを生成する回路部分として、主回路モジュール
１００内にＣＰＵ１０２およびドライブ回路（ＡＳＩ
Ｃ）１０３を搭載し、主回路モジュール１００およびデ
バイスネットインタフェースモジュール２００間におけ
る位相指令や制御情報等のデータ授受を、シリアルイン
タフェース１０６、シリアル信号線ケーブル１５０およ
びシリアルインタフェース２０４を介して、高速シリア
ル伝送により行うので、第１従来例（図４参照）と比較
して、信号絶縁のアイソレーションを通信部分の１箇所
に低減することができ、回路部品点数の削減が可能とな
り、コストパフォーマンスに優れたサーボ制御装置を実
現できる。

【０００７】〔第２の実施形態〕図２は本発明の第２の
実施形態に係るサーボ制御装置の構成図である。図２に
おいて、本実施形態のサーボ制御装置は、主回路モジュ
ール１００と、アナログインタフェースモジュール３０
０とを備えて構成され、主回路モジュール１００、制御
対象のモータ１１１およびエンコーダ１１２について
は、第１の実施形態（図１参照）と同等である。アナロ
グインタフェースモジュール３００は、ＡＤコンバータ
３０１、ＣＰＵ３０２、制御回路（ＡＳＩＣ）３０３、
パラメータスイッチおよびＬＥＤ３０４並びにシリアル
インタフェース３０５を備えて構成されている。ここ
で、ＡＤコンバータ３０１は、上位コントローラからの
速度指令を受信してデジタル信号に変換する第２インタ
フェース手段に該当し、ＣＰＵ３０２および制御回路
（ＡＳＩＣ）３０３は、速度指令に基づき主回路モジュ
ール１００に対する位相指令を決定する制御手段に該当
し、シリアルインタフェース３０５は、位相指令または
主回路モジュール１００内の制御情報について、シリア
ル信号線ケーブル１５０を介して高速シリアル伝送を行
う第３インタフェース手段に該当する。本実施形態のサ
ーボ制御装置は、１対１で上位コントローラと接続され
てアナログ指令を受け付ける構成であり、先ず、アナロ
グインタフェースモジュール３００にアナログ速度指令
が与えられると、ＡＤコンバータ３０１によりデジタル
速度指令に変換された後、ＣＰＵ３０２に読み込まれ、
ＣＰＵ３０２および制御回路（ＡＳＩＣ）３０３によ
り、該速度指令に基づき主回路モジュール１００に対す
る位相指令を決定し、シリアルインタフェース３０５、
シリアル信号線ケーブル２５０およびシリアルインタフ
ェース１０６を介して、ドライブ回路（ＡＳＩＣ）１０
３に供給される。ＣＰＵ１０２およびドライブ回路（Ａ
ＳＩＣ）１０３では、エンコーダ１１２からの位置フィ
ードバックまたは電流検出用抵抗１０７からの電流フィ
ードバックに基づく内部の位相指令、或いは、アナログ
インタフェースモジュール３００からの位相指令に基づ
きゲートドライブ信号ＧＤを生成し、３相インバータ１
０４に該ゲートドライブ信号ＧＤを供給してＵ相，Ｖ
相，Ｗ相の各相の上下のパワートランジスタをオン／オ
フ制御する。このように、本実施形態のサーボ制御装置
では、主回路モジュール１００およびアナログインタフ
ェースモジュール３００により、１対１で上位コントロ
ーラと接続されてアナログ指令を受け付けるアナログ入
力サーボ構成とした場合に、サーボ演算を行いゲートド
ライブ信号ＧＤを生成する回路部分として、主回路モジ
ュール１００内にＣＰＵ１０２およびドライブ回路（Ａ
ＳＩＣ）１０３を搭載し、主回路モジュール１００およ
びアナログインタフェースモジュール３００間における
位相指令や制御情報等のデータ授受を、シリアルインタ
フェース１０６、シリアル信号線ケーブル２５０および
シリアルインタフェース３０５を介して、シリアル伝送
により行うので、第１従来例（図４参照）と比較して、
信号絶縁のアイソレータを１箇所に低減することがで
き、回路部品点数の削減が可能となり、コストパフォー
マンスに優れたサーボ制御装置を実現できる。

【０００８】〔第３の実施形態〕図３は本発明の第３の
実施形態に係るサーボ制御装置の構成図である。図３に
おいて、本実施形態のサーボ制御装置は、主回路モジュ
ール１００を備えて構成され、主回路モジュール１０
０、制御対象のモータ１１１およびエンコーダ１１２に
ついては、第１の実施形態（図１参照）と同等である。
本実施形態のサーボ制御装置は、Ｎ個（Ｎは正整数）の
主回路モジュール１００をスレーブ局とし、１個の主制
御モジュール（図示せず；前述の上位のコントローラに
該当）をマスタ局として１対Ｎにマルチドロップ接続し
て、ネットワークドライブ構成としたものであり、この
場合、スレーブ局たる各主回路モジュール１００は、マ
スタ局たる上位コントローラから送られるデータや指令
によって動作制御されることになり、主制御モジュール
（マスタ局）は、各主回路モジュール１００に対してネ
ットワーク伝送路３５０を介して制御指令等を送り、必
要なデータを要求する。主回路モジュール１００内のＣ
ＰＵ１０２およびドライブ回路（ＡＳＩＣ）１０３で
は、エンコーダ１１２からの位置フィードバックまたは
電流検出用抵抗１０７からの電流フィードバックに基づ
く内部の位相指令、或いは、シリアルインタフェース部
１０６を介して受信した主制御モジュールからの速度指
令に基づきゲートドライブ信号ＧＤを生成し、３相イン
バータ１０４に該ゲートドライブ信号ＧＤを供給してＵ
相，Ｖ相，Ｗ相の各相の上下のパワートランジスタをオ
ン／オフ制御する。このように、本実施形態のサーボ制
御装置では、１対Ｎにマルチドロップ接続されたネット
ワークドライブの構成とした場合でも、第２従来例（図
５参照）のようにメカトロリンクインタフェースモジュ
ール８００や制御回路モジュール７００といったオプシ
ョンモジュールを持つことがない。また、第１インタフ
ェース手段により、主制御モジュールからの速度指令ま
たは主回路モジュール１００内の制御情報について、ネ
ットワーク伝送路３５０を介して主制御モジュールとシ
リアル伝送を行うので、第２従来例（図５参照）と比較
して、信号絶縁のアイソレータを１箇所に低減すること
ができ、回路部品点数の削減が可能となり、コストパフ
ォーマンスに優れたサーボ制御装置を実現できる。

【０００９】

【発明の効果】以上説明したように、本発明のサーボ制
御装置によれば、主回路モジュールに、インバータ、駆
動信号生成手段および第１インタフェース手段を備え、
また制御回路モジュールに、第２インタフェース手段、
制御手段および第３インタフェース手段を備えてそれぞ
れ構成し、主回路モジュール内の駆動信号生成手段によ
り、モータに付属の位置検出手段からの位置フィードバ
ックまたは電流検出手段からの電流フィードバックに基
づく内部の位相指令、或いは、外部からの位相指令に基
づき、インバータの各相の上下半導体スイッチの開閉を
制御する駆動信号を生成することとしたので、１対１で
上位コントローラと接続されてデジタル指令やアナログ
指令を受け付ける構成とした場合でも、従来のように無
駄な回路部分を持つことがなく、また、第１および第３
インタフェース手段により、外部からの位相指令または
主回路モジュール内の制御情報について、シリアル伝送
路を介して制御回路モジュールとシリアル伝送を行うの
で、信号絶縁のアイソレータを極力低減してコストパフ
ォーマンスに優れたサーボ制御装置を提供することがで
きる。また、本発明のサーボ制御装置によれば、主回路
モジュールに、インバータ、駆動信号生成手段および第
１インタフェース手段を備えて構成し、Ｎ個の主回路モ
ジュールを、１個の主制御モジュールと１対Ｎにマルチ
ドロップ接続したネットワークドライブの構成におい
て、主回路モジュール内の駆動信号生成手段により、モ
ータに付属の位置検出手段からの位置フィードバックま
たは電流検出手段からの電流フィードバックに基づく内
部の位相指令、或いは、外部からの速度指令に基づき、
インバータの各相の上下半導体スイッチの開閉を制御す
る駆動信号を生成することとしたので、１対Ｎにマルチ
ドロップ接続されたネットワークドライブの構成とした
場合でも、従来のように無駄な回路部分を持つことがな
く、また、第１インタフェース手段により、外部からの
速度指令または主回路モジュール内の制御情報につい
て、ネットワークを介して主制御モジュールとシリアル
伝送を行うので、信号絶縁のアイソレータを極力低減し
てコストパフォーマンスに優れたサーボ制御装置を提供
することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係るサーボ制御装置
の構成図である。

【図２】本発明の第２の実施形態に係るサーボ制御装置
の構成図である。

【図３】本発明の第３の実施形態に係るサーボ制御装置
の構成図である。

【図４】従来のデバイスネット対応のサーボ制御装置
（第１従来例）の構成図である。

【図５】従来のネットワークドライブ構成のサーボ制御
装置（第２従来例）の構成図である。

【符号の説明】

１００，５００ 主回路モジュール １０１，５０１ コンバータ １０２，５０２ ＣＰＵ １０３ ドライブ回路（ＡＳＩＣ） １０４，５０４ ３相インバータ １０６，２０４，３０５ シリアルインタフェース ５０６，７０５ インタフェース １０７，５０７ 電流検出用抵抗 ＧＤ ゲートドライブ信号 １１１，５１１ モータ １１２，５１２ エンコーダ １５０，２５０，３５０ シリアル信号線ケーブル ２００，６００ デバイスネットインタフェースモジ
ュール ２０１，６０１ デバイスネットインタフェース部 ２０２，６０２，８０２ ＣＰＵ ２０３ 制御回路（ＡＳＩＣ） ６０３，８０３ ２ポートＲＡＭ ６５０，７５０ 信号線 ３００ アナログインタフェースモジュール ７００ 制御回路モジュール ３０１，７０１ ＡＤコンバータ ３０２，７０２ ＣＰＵ ３０３，７０３ 制御回路（ＡＳＩＣ） ３０４，７０４ パラメータスイッチおよびＬＥＤ ８００ メカトロリンクインタフェースモジュール ８０１ メカトロリンクインタフェース部 ３５０，８５０ ネットワーク伝送路

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H007 AA05 BB06 CA01 CB05 CC23 DA03 DB01 DB07 DC04 DC07 EA08

Claims (4)

【特許請求の範囲】
1. 【請求項１】 各相の上下の半導体スイッチをブリッジ
   接続したインバータと、前記モータに付属の位置検出手
   段からの位置フィードバックまたは電流検出手段からの
   電流フィードバックに基づく内部の位相指令、或いは、
   外部からの位相指令に基づき、前記インバータの各相の
   上下半導体スイッチの開閉を制御する駆動信号を生成す
   る駆動信号生成手段と、前記位相指令または当該主回路
   モジュール内の制御情報について、シリアル伝送路を介
   して他モジュールとシリアル伝送を行う第１インタフェ
   ース手段と、を備えた主回路モジュールと、 上位コントローラからの速度指令を受信する第２インタ
   フェース手段と、前記速度指令に基づき前記主回路モジ
   ュールに対する位相指令を決定する制御手段と、前記位
   相指令または前記主回路モジュール内の制御情報につい
   て、前記シリアル伝送路を介して前記主回路モジュール
   とシリアル伝送を行う第３インタフェース手段と、を備
   えた制御回路モジュールと、を有することを特徴とする
   サーボ制御装置。
2. 【請求項２】 前記第２インタフェース手段は、上位コ
   ントローラからの速度指令をデジタル信号に変換するこ
   とを特徴とする請求項１に記載のサーボ制御装置。
3. 【請求項３】 前記制御回路モジュールは、他の制御回
   路モジュールと共により上位の制御ユニットに設置され
   ることを特徴とする請求項１または２に記載のサーボ制
   御装置。
4. 【請求項４】 各相の上下の半導体スイッチをブリッジ
   接続したインバータと、前記モータに付属の位置検出手
   段からの位置フィードバックまたは電流検出手段からの
   電流フィードバックに基づく内部の位相指令、或いは、
   外部からの速度指令に基づき、前記インバータの各相の
   上下半導体スイッチの開閉を制御する駆動信号を生成す
   る駆動信号生成手段と、前記速度指令または当該主回路
   モジュール内の制御情報について、シリアル伝送路を介
   して他モジュールとシリアル伝送を行う第１インタフェ
   ース手段と、を備えた主回路モジュールをＮ個（Ｎは正
   整数）有し、 前記Ｎ個の主回路モジュールは、１個の主制御モジュー
   ルと１対Ｎにマルチドロップ接続されることを特徴とす
   るサーボ制御装置。