CN115442178A - 多轴伺服总线控制电路及多轴伺服*** - Google Patents
多轴伺服总线控制电路及多轴伺服*** Download PDFInfo
- Publication number
- CN115442178A CN115442178A CN202211052808.5A CN202211052808A CN115442178A CN 115442178 A CN115442178 A CN 115442178A CN 202211052808 A CN202211052808 A CN 202211052808A CN 115442178 A CN115442178 A CN 115442178A
- Authority
- CN
- China
- Prior art keywords
- unit
- control unit
- interface unit
- circuit
- transceiving interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 claims abstract description 36
- 230000004044 response Effects 0.000 abstract description 9
- 101100236764 Caenorhabditis elegans mcu-1 gene Proteins 0.000 description 25
- 238000010586 diagram Methods 0.000 description 10
- 238000002955 isolation Methods 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 7
- 101100443272 Arabidopsis thaliana DIR2 gene Proteins 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 101000807859 Homo sapiens Vasopressin V2 receptor Proteins 0.000 description 3
- 102100037108 Vasopressin V2 receptor Human genes 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 102100029272 5-demethoxyubiquinone hydroxylase, mitochondrial Human genes 0.000 description 1
- 101000770593 Homo sapiens 5-demethoxyubiquinone hydroxylase, mitochondrial Proteins 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40013—Details regarding a bus controller
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40032—Details regarding a bus interface enhancer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Abstract
本发明公开了一种多轴伺服总线控制电路及多轴伺服***，其中，多轴伺服总线控制电路包括整流单元电路和至少一个逆变单元电路，逆变单元电路通过总线与整流单元电路连接，整流单元电路通过两个多点低压差分信号收发接口单元实现与逆变单元电路发送/接收时钟信号和数据信号的功能，整流单元电路和逆变单元电路的数据链路层协议均设置为快速串行接口协议。在本实施例技术方案中将整流单元电路和逆变单元电路设置为控制单元与多点低压差分信号收发接口单元的电路架构，能够实现高速而可靠的通信，有效提高通讯速度，可以满足响应带宽需要，而且数据链路层协议设置为快速串行接口协议，能够有效提高通讯速度，可以满足响应带宽需要，实现us级的数据延时。
Description
技术领域
本发明涉及电路技术领域，尤其涉及一种多轴伺服总线控制电路及多轴伺服***。
背景技术
目前，多轴伺服总线电路主要是利用RS422/RS485总线进行设计，以两线间的电压差作为判断标注，如果两线之间的电压差为+(2-6)V，则判断为逻辑”1”，如果两线间的电压差为-(2-6)V，则判断为逻辑”0”。由于RS422/RS485信号幅值比较高，驱动电流比较大，所以通信速率较慢，RS422/RS485总线最高通信速率只有10Mbps，难以满足多轴伺服内部速度环路的带宽要求。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本发明实施例提供了一种多轴伺服总线控制电路及多轴伺服***，能够有效提高通讯速度，可以满足响应带宽需要，实现us级的数据延时。
本发明第一方面的实施例提供了一种多轴伺服总线控制电路，包括：
整流单元电路，包括第一控制单元、与所述第一控制单元连接的第一收发接口单元、以及与所述第一控制单元连接的第二收发接口单元，所述第一收发接口单元与所述第一控制单元之间传输时钟信号，所述第二收发接口单元与所述第一控制单元之间传输数据信号；
至少一个逆变单元电路，通过总线与所述整流单元电路连接，所述逆变单元电路包括第二控制单元、第三控制单元、第三收发接口单元和第四收发接口单元，所述第三收发接口单元分别与所述第二控制单元和所述第三控制单元之间传输时钟信号，所述第四收发接口单元分别与所述第二控制单元和所述第三控制单元之间传输数据信号。
根据本发明第一方面实施例的多轴伺服总线控制电路，至少具有如下有益效果：整流单元电路通过两个多点低压差分信号收发接口单元可以分别向逆变单元电路发送时钟信号和数据信号，也可以接收逆变单元返回的时钟信号和数据信号，由于接口采用多点低压差分信号电平，时钟信号速率最高可达50Mhz，其上升沿和下降沿均为有效边沿，所以最大数据传输速率为100Mbps，从而实现us级的数据延时，而且整流单元电路和逆变单元电路的控制单元的数据链路层协议均设置为快速串行接口协议，为接收端提供延迟线控制功能，可在接收到的数据和时钟信号中***自定义的延时，能够有效补偿由于信号隔离、缓冲电路、线路长度不同等引入的信号延时，从而保证接收端信号的同步性。即将整流单元电路和逆变单元电路设置为控制单元与多点低压差分信号收发接口单元的电路架构，能够实现高速而可靠的通信，有效提高通讯速度，并且可以满足响应带宽需要。
在一些实施例中，所述第一收发接口单元与所述第一控制单元之间通过全双工通信方式进行连接，所述第二收发接口单元与所述第一控制单元之间通过全双工通信方式进行连接。
在一些实施例中，所述第一控制单元包括第一时钟信号发送端、第一时钟信号接收端、第一数据信号发送端和第一数据信号接收端，所述第一收发接口单元包括与所述第一时钟信号发送端连接第一发送端和与所述第一时钟信号接收端连接的第一接收端，所述第二收发接口单元包括与所述第一数据信号发送端连接的第二发送端和所述第一数据信号接收端连接的第二接收端。
在一些实施例中，所述整流单元电路还包括第一数字隔离器，所述第一控制单元通过所述第一数字隔离器分别与所述第一收发接口单元和所述第二收发接口单元连接。
在一些实施例中，所述第三收发接口单元分别与所述第二控制单元和所述第三控制单元之间通过全双工通信方式进行连接，所述第四收发接口单元分别与所述第二控制单元和所述第三控制单元之间通过全双工通信方式进行连接。
在一实施例中，所述逆变单元电路还包括第一与门单元、第二与门单元以及或门单元，所述第二控制单元包括第二时钟信号发送端、第二时钟信号接收端、第二数据信号发送端、第二数据信号接收端和第二驱动芯片端，所述第三控制单元包括第三时钟信号发送端、第三时钟信号接收端、第三数据信号发送端、第三数据信号接收端和第三驱动芯片端，所述第三收发接口单元包括第三接收端、第三发送端和第三使能端，所述第四收发接口单元包括第四接收端、第四发送端和第四使能端，所述第二时钟信号发送端和所述第三时钟信号发送端通过所述第一与门单元与所述第三发送端连接，所述第二数据信号发送端和所述第三数据信号发送端通过所述第二与门单元与所述第四发送端连接，所述第二驱动芯片端和所述第三驱动芯片端通过所述或门单元分别与所述第三使能端和所述第四使能端连接，所述第三接收端分别与所述第二时钟信号接收端和第三时钟信号接收端连接，所述第四接收端分别与所述第二数据信号接收端和第三数据信号接收端连接。
在一些实施例中，所述逆变单元电路还包括第二数字隔离器，所述第二控制单元通过所述第二数字隔离器分别与所述第二收发接口单元和所述第三收发接口单元连接，所述第三控制单元通过所述第二数字隔离器分别与所述第二收发接口单元和所述第三收发接口单元连接。
在一些实施例中，所述第一控制单元、所述第二控制单元和所述第三控制单元的数据链路层协议均设置为快速串行接口协议，所述第一收发接口单元、所述第二收发接口单元、所述第三收发接口单元以及所述第四收发接口单元均为多点低压差分信号收发接口单元。
在一些实施例中，所述整流单元电路中的所述第一收发接口单元通过所述总线与所述逆变单元电路中的第三收发接口单元连接，所述整流单元电路中的所述第二收发接口单元通过所述总线与所述逆变单元电路中的第四收发接口单元连接。
本发明第二方面的实施例提供了一种多轴伺服***，包括整流单元、逆变单元和第一方面所述的多轴伺服总线控制电路。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
图1是本发明提供一个实施例的整流单元电路的示意图；
图2是本发明提供另一个实施例的整流单元电路的示意图；
图3是本发明提供一个实施例的逆变单元电路的示意图；
图4是本发明提供另一个实施例的逆变单元电路的示意图；
图5是本发明提供一个实施例的多轴伺服***的示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。另外，说明书中所描述的特点、操作或者特征可以以任意适当的方式结合形成各种实施方式。同时，方法描述中的各步骤或者动作也可以按照本领域技术人员所能显而易见的方式进行顺序调换或调整。因此，说明书和附图中的各种顺序只是为了清楚描述某一个实施例，并不意味着是必须的顺序，除非另有说明其中某个顺序是必须遵循的。
在本发明的描述中，若干的含义是一个或者多个，多个的含义是两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。
本发明的描述中，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。
目前，多轴伺服总线电路主要是利用RS422/RS485总线进行设计，以两线间的电压差作为判断标注，如果两线之间的电压差为+(2-6)V，则判断为逻辑”1”，如果两线间的电压差为-(2-6)V，则判断为逻辑”0”。由于RS422/RS485信号幅值比较高，驱动电流比较大，所以通信速率较慢，RS422/RS485总线最高通信速率只有10Mbps，难以满足多轴伺服内部速度环路的带宽要求。
在相关技术中还有另外一种实现方案，是利用EtherCAT实时以太网技术，由一个主站设备和多个从站设备组成。主站设备使用标准的以太网控制器，具有良好的兼容性，EtherCAT从站使用专门的从站控制器，EtherCAT物理层使用标准的以太网物理层器件。Ethercat总线虽然能够很好实现数据的高速交互和精确同步，但由于对以太网主站和从站控制器有特殊要求，并且需要较复杂的算法进行数据包的解析，所以会导致较高的硬件成本和长周期的研发成本，并且由于Ethercat总线一般为菊花链连接方式，当总线中某个单元故障时，整个***都会收到影响。
基于上述情况，本发明实施例提供了一种多轴伺服总线控制电路及多轴伺服***，该多轴伺服总线控制电路包括整流单元电路和至少一个逆变单元电路，逆变单元电路通过总线与整流单元电路连接，整流单元电路包括第一控制单元、与第一控制单元连接的第一收发接口单元、以及与第一控制单元连接的第二收发接口单元，第一收发接口单元与第一控制单元之间传输时钟信号，第二收发接口单元与第一控制单元之间传输数据信号；逆变单元电路包括第二控制单元、第三控制单元、第三收发接口单元和第四收发接口单元，第三收发接口单元分别与第二控制单元和第三控制单元之间传输时钟信号，第四收发接口单元分别与第二控制单元和第三控制单元之间传输数据信号；其中，第一控制单元、第二控制单元和第三控制单元的数据链路层协议均设置为快速串行接口协议，第一收发接口单元、第二收发接口单元、第三收发接口单元以及第四收发接口单元均为多点低压差分信号收发接口单元。
在本实施例的技术方案中，整流单元电路通过两个多点低压差分信号收发接口单元可以分别向逆变单元电路发送时钟信号和数据信号，也可以接收逆变单元返回的时钟信号和数据信号，由于接口采用多点低压差分信号电平，时钟信号速率最高可达50Mhz，其上升沿和下降沿均为有效边沿，所以最大数据传输速率为100Mbps，从而实现us级的数据延时，而且整流单元电路和逆变单元电路的控制单元的数据链路层协议均设置为快速串行接口协议，为接收端提供延迟线控制功能，可在接收到的数据和时钟信号中***自定义的延时，能够有效补偿由于信号隔离、缓冲电路、线路长度不同等引入的信号延时，从而保证接收端信号的同步性。即将整流单元电路和逆变单元电路设置为控制单元与多点低压差分信号收发接口单元的电路架构，能够实现高速而可靠的通信，有效提高通讯速度，并且可以满足响应带宽需要。
下面结合附图，对本发明实施例作进一步阐述。
如图1所示，图1是本发明一个实施例提供的整流单元电路的示意图。
整流单元电路包括第一控制单元MCU1、与第一控制单元MCU1连接的第一收发接口单元ML1、以及与第一控制单元MCU1连接的第二收发接口单元ML2，第一收发接口单元ML1与第一控制单元MCU1之间传输时钟信号，第二收发接口单元ML2与第一控制单元MCU1之间传输数据信号，第一控制单元MCU1的数据链路层协议设置为快速串行接口协议，第一收发接口单元ML1以及第二收发接口单元ML2均为多点低压差分信号收发接口单元。
需要说明的是，多点低压差分信号(Multipoint low Voltage DifferentialSignaling，M-LVDS)收发接口单元，即M-LVDS收发器，是一种多点高速差分电气接口，最高能够支持32个节点，收发接口单元可以在需要更大带宽或冗余的高密度应用中，将功耗和印制电路板(Printed Circuit Board，PCB)的面积降至最低。收发接口单元遵循M-LVDS的TIA/EIA-899标准，通过1类和2类的收发接口单元为TIA/EIA-644LVDS器件添加额外的多点能力。
需要说明的是，快速串行接口(Fast Serial Interface，FSI)协议，具有可编程的数据长度、硬件CRC校验、ECC等功能特性。针对隔离情况下的通信应用场景，FSI协议能够对接收端口提供延迟线控制功能，可在接收到的数据和时钟信号中***自定义的延时，能够有效补偿由于信号隔离、缓冲电路、线路长度不同等引入的信号延时，从而保证接收端信号的同步性，实现高速而可靠的通信。
本实施例中的包括整流单元电路的整流单元电路(主机)采用第一控制单元MCU1+MLVDS接口芯片(收发接口单元)的架构，其中MCU数据链路层协议为FSI协议，且设置为全双工同步通信模式。能够通过第一收发接口单元ML1和第二收发接口单元ML2分别向逆变单元电路(从机)发送时钟信号和数据信号，其中时钟信号速率最高可达50Mhz，而且上升沿和下降沿均为有效边沿，所以最大数据传输速率为100Mbps。能够实现高速而可靠的通信，有效提高通讯速度，并且可以满足响应带宽需要。
在一实施例中，第一控制单元MCU1包括第一时钟信号发送端TXC1、第一时钟信号接收端RXC1、第一数据信号发送端TXD1和第一数据信号接收端RXD1，第一收发接口单元ML1包括与第一时钟信号发送端TXC1连接第一发送端TX1和与第一时钟信号接收端RXC1连接的第一接收端RX1，第二收发接口单元ML2包括与第一数据信号发送端TXD1连接的第二发送端TX2和第一数据信号接收端RXD1连接的第二接收端RX2。
如图2所示，图2是本发明另一个实施例提供的整流单元电路的示意图。
整流单元电路包括第一控制单元MCU1、与第一控制单元MCU1连接的第一收发接口单元ML1、以及与第一控制单元MCU1连接的第二收发接口单元ML2。
第一收发接口单元ML1与第一控制单元MCU1之间传输时钟信号，第二收发接口单元ML2与第一控制单元MCU1之间传输数据信号，第一控制单元MCU1的数据链路层协议设置为快速串行接口协议。
第一控制单元MCU1包括第一时钟信号发送端TXC1、第一时钟信号接收端RXC1、第一数据信号发送端TXD1和第一数据信号接收端RXD1，第一收发接口单元ML1包括与第一时钟信号发送端TXC1连接第一发送端TX1和与第一时钟信号接收端RXC1连接的第一接收端RX1，第二收发接口单元ML2包括与第一数据信号发送端TXD1连接的第二发送端TX2和第一数据信号接收端RXD1连接的第二接收端RX2。
整流单元电路还包括第一数字隔离器，第一控制单元MCU1通过第一数字隔离器分别与第一收发接口单元ML1和第二收发接口单元ML2连接。
该实施例与图1中的整流单元电路的实施例的差异主要在于第一控制单元MCU1通过第一数字隔离器分别与第一收发接口单元ML1和第二收发接口单元ML2连接，第一数字隔离器对电子信号进行传递时,使电子信号具有很高的电阻隔离特性,以实现电子***与用户之间的隔离，能够有效降低接地环路的噪声等。在整流单元电路中增加第一数字隔离器的电路方案可以用于多个单元共地且单元与单元之间总线距离比较远的场景中。
如图3所示，图3是本发明一个实施例提供的逆变单元电路的示意图。该逆变单元电路包括第二控制单元MCU2、第三控制单元MCU3、第三收发接口单元ML3和第四收发接口单元ML4，第三收发接口单元ML3分别与第二控制单元MCU2和第三控制单元MCU3之间传输时钟信号，第四收发接口单元ML4分别与第二控制单元MCU2和第三控制单元MCU3之间传输数据信号，第二控制单元MCU2和第三控制单元MCU3的数据链路层协议均设置为快速串行接口协议，第三收发接口单元ML3以及第四收发接口单元ML4均为多点低压差分信号收发接口单元。利用与图1或者图2中的整流单元电路的实施例相同的技术特点设计逆变单元电路，包括逆变单元电路的逆变单元电路(从机)向整流单元电路(主机)返回的时钟信号和数据信号，同样最大速率可以达到100Mbps，即能够实现高速而可靠的通信，有效提高通讯速度，并且可以满足响应带宽需要。
在一实施例中，逆变单元电路包括第二控制单元MCU2、第三控制单元MCU3、第三收发接口单元ML3、第四收发接口单元ML4、第一与门单元、第二与门单元以及或门单元，第二控制单元MCU2包括第二时钟信号发送端TXC2、第二时钟信号接收端RXC2、第二数据信号发送端TXD2、第二数据信号接收端RXD2和第二驱动芯片端DIR2，第三控制单元MCU3包括第三时钟信号发送端TXC3、第三时钟信号接收端RXC3、第三数据信号发送端TXD3、第三数据信号接收端RXD3和第三驱动芯片端DIR3，第三收发接口单元ML3包括第三接收端RX3、第三发送端TX3和第三使能端TXEN3，第四收发接口单元ML4包括第四接收端RX4、第四发送端TX4和第四使能端TXEN4。
第二时钟信号发送端TXC2和第三时钟信号发送端TXC3通过第一与门单元与第三发送端TX3连接，第二数据信号发送端TXD2和第三数据信号发送端TXD3通过第二与门单元与第四发送端TX4连接，第二驱动芯片端DIR2和第三驱动芯片端DIR3通过或门单元分别与第三使能端TXEN3和第四使能端TXEN4连接，第三接收端RX3分别与第二时钟信号接收端RXC2和第三时钟信号接收端RXC3连接，第四接收端RX4分别与第二数据信号接收端RXD2和第三数据信号接收端RXD3连接。
在本实施例的技术方案中，逆变单元采用两个MCU(控制单元)+逻辑门+MLVDS接口芯片(收发接口单元)的架构。MCU数据链路层协议设置为FSI协议,采用全双工同步通信模式。两个MCU独立控制两个伺服电机轴，且通过同一MLVDS接口连接到总线上，能够实现与主控单元的通信。当整流单元电路(主机)发送指令时，所有逆变单元电路(从机)中的第二控制单元MCU2和第三控制单元MCU3同时接收到指令，通过节点号来判断是否对指令进行响应。
例如：当第二控制单元MCU2需要对指令进行响应时，第二控制单元MCU2通过第二驱动芯片端DIR2将第三使能端TXEN3、第四使能端TXEN4设置为有效，占用总线，然后分别通过第二时钟信号发送端TXC2和第二数据信号发送端TXD2输出时钟信号和数据信号；在数据发送完毕时，通过第二驱动芯片端DIR2将第三使能端TXEN3、第四使能端TXEN4关闭，将总线释放给第三控制单元MCU3使用。
此处将第二时钟信号发送端TXC2和第二数据信号发送端TXD2默认电平均设置为高电平，所以使用与门单元将第二控制单元MCU2和第三控制单元MCU3的信号相与，而第三使能端TXEN3、第四使能端TXEN4为高电平有效。另外，为了实现第二控制单元MCU2和第三控制单元MCU3均能有效发送数据，本实施例使用或门对两个信号进行取或操作。
如图4所示，图4是本发明一个实施例提供的逆变单元电路的示意图。逆变单元电路包括第二控制单元MCU2、第三控制单元MCU3、第三收发接口单元ML3、第四收发接口单元ML4、第一与门单元、第二与门单元、或门单元和第二数字隔离器，第二控制单元MCU2包括第二时钟信号发送端TXC2、第二时钟信号接收端RXC2、第二数据信号发送端TXD2、第二数据信号接收端RXD2和第二驱动芯片端DIR2，第三控制单元MCU3包括第三时钟信号发送端TXC3、第三时钟信号接收端RXC3、第三数据信号发送端TXD3、第三数据信号接收端RXD3和第三驱动芯片端DIR3，第三收发接口单元ML3包括第三接收端RX3、第三发送端TX3和第三使能端TXEN3，第四收发接口单元ML4包括第四接收端RX4、第四发送端TX4和第四使能端TXEN4。
第二时钟信号发送端TXC2和第三时钟信号发送端TXC3通过第一与门单元与第三发送端TX3连接，第二数据信号发送端TXD2和第三数据信号发送端TXD3通过第二与门单元与第四发送端TX4连接，第二驱动芯片端DIR2和第三驱动芯片端DIR3通过或门单元分别与第三使能端TXEN3和第四使能端TXEN4连接，第三接收端RX3分别与第二时钟信号接收端RXC2和第三时钟信号接收端RXC3连接，第四接收端RX4分别与第二数据信号接收端RXD2和第三数据信号接收端RXD3连接，第二控制单元MCU2通过第二数字隔离器分别与第一收发接口单元ML1和第二收发接口单元ML2连接，第三控制单元MCU3通过第二数字隔离器分别与第一收发接口单元ML1和第二收发接口单元ML2连接。
该实施例与图3中的逆变单元电路的实施例的差异主要在于第二控制单元MCU2通过第二数字隔离器分别与第二收发接口单元ML2和第三收发接口单元ML3连接，第三控制单元MCU3通过第二数字隔离器分别与第二收发接口单元ML2和第三收发接口单元ML3连接，第二数字隔离器对电子信号进行传递时,使电子信号具有很高的电阻隔离特性,以实现电子***与用户之间的隔离，能够有效降低接地环路的噪声等。逆变单元电路中增加第二数字隔离器的电路方案可以用于多个单元共地且单元与单元之间总线距离比较远的场景中。
如图5所示，图5是本发明一个实施例提供的多轴伺服***的示意图。该多轴伺服***包括整流单元、逆变单元和多轴伺服总线控制电路，该多轴伺服总线控制电路包括上述实施例中的整流单元电路和逆变单元电路，逆变单元电路通过总线与整流单元电路连接，整流单元电路包括第一控制单元MCU1、与第一控制单元MCU1连接的第一收发接口单元ML1、以及与第一控制单元MCU1连接的第二收发接口单元ML2，第一收发接口单元ML1与第一控制单元MCU1之间传输时钟信号，第二收发接口单元ML2与第一控制单元MCU1之间传输数据信号；逆变单元电路包括第二控制单元MCU2、第三控制单元MCU3、第三收发接口单元ML3和第四收发接口单元ML4，第三收发接口单元ML3分别与第二控制单元MCU2和第三控制单元MCU3之间传输时钟信号，第四收发接口单元ML4分别与第二控制单元MCU2和第三控制单元MCU3之间传输数据信号；其中，第一控制单元MCU1、第二控制单元MCU2和第三控制单元MCU3的数据链路层协议均设置为快速串行接口协议，第一收发接口单元ML1、第二收发接口单元ML2、第三收发接口单元ML3以及第四收发接口单元ML4均为多点低压差分信号收发接口单元。在***工作过程中，当整流单元电路(主机)的第一控制单元MCU1接收到上位机速度指令后，第一控制单元MCU1通过速度环计算将上位机速度指令转换为电流转矩指令，然后将电流转矩指令通过总线下发到对应的逆变单元。
逆变单元电路(从机)的每个轴通过数据帧中的节点号来判断是否为本节点的电流转矩指令数据，若是，则对接收到的电流转矩指令进行处理。同时逆变单元电路(从机)的第三控制单元MCU3需要实时的将编码器反馈的电机轴位置信息通过总线反馈至整流单元电路(主机)，该电机轴位置信息用于速度环计算，所以该逆变单元电路(从机)的第三控制单元MCU3会将对第三收发接口单元ML3、第四收发接口单元ML4的第三使能端TXEN3和第四使能端TXEN4的位置设置为有效，通过总线将数据发送至整流单元电路(主机)，整个环路的周期时间及实时性决定着整个伺服控制***的精度和性能。
从上述实施例中可以得到，整流单元电路(主机)能够通过第一收发接口单元ML1和第二收发接口单元ML2分别向逆变单元电路(从机)发送时钟信号和数据信号，其中时钟信号速率最高可达50Mhz，而且上升沿和下降沿均为有效边沿，所以最大数据传输速率为100Mbps；逆变单元电路(从机)通过总线向整流单元电路(主机)返回的时钟信号和数据信号，同样最大速率可以达到100Mbps，即多轴伺服***能够实现高速而可靠的通信，有效提高通讯速度，并且可以满足响应带宽需要。
而且，当***中某个逆变单元电路(从机)对应的逆变轴故障宕机时，整流单元电路(主机)能够判断该逆变轴无响应，从而可以将该逆变轴跳过，而对其他逆变轴进行正常操作。当***由于某种外在突发事件需要做急停处理时，整流单元电路(主机)发出急停广播帧，此时，所有的逆变轴都将同时接收到该帧数据，并对数据内容进行响应处理。本实施例的总线架构采用多发多收的连接方式，而非菊花链手挽手的连接方式，非菊花链手挽手的连接方式可以有效避免当某一逆变单元电路(从机)宕机时，影响到整个总线，并且当***急停信号给到整流单元电路(主机)后，整流单元电路(主机)可以第一时间通知所有的逆变单元电路(从机)进行停机处理，从而实现最大程度的安全性。
需要说明的是，总线可以是双绞屏蔽线，或者可以是四对100Ω双绞线的带屏蔽的网线，或者可以是四对100Ω双绞线作为传输介质，且为CAT5以上带屏蔽的网线，本实施例对其不作具体限定。
需要说明的是，逆变单元电路(从机)的数量可以是2个，可以是3个，可以是4个，本实施例对其不作具体限定，可以根据实际情况进行设置。
在一实施例中，整流单元电路(主机)中的第一收发接口单元ML1通过总线与逆变单元电路(从机)中的第三收发接口单元ML3连接，整流单元中的第二收发接口单元ML2通过总线与逆变单元中的第四收发接口单元ML4连接。具体地，其中总线为四对100Ω双绞线的带屏蔽的网线，整流单元电路(主机)的第一时钟信号发送端TXC1连接到所有逆变单元电路(从机)的时钟信号接收端(第二时钟信号接收端RXC2、第三时钟信号接收端RXC3)，主机的第一时钟信号接收端RXC1通过总线连接到所有从机的时钟信号发送端(第二时钟信号发送端TXC2、第三时钟信号发送端TXC3)。
同理，整流单元电路(主机)的第一数据信号发送端TXD1连接到所有逆变单元电路(从机)的数据信号接收端(第二数据信号接收端RXD2、第三数据信号接收端RXD3)，主机的第一数据信号接收端RXD1通过总线连接到所有从机的数据信号发送端(第二数据信号发送端TXD2、第三数据信号发送端TXD3)。为了方便实现从机的自由扩展，从机使用双网口作为物理层连接器，通过网线实现全双工同步通信。
在本实施例的技术方案中，采用全双工的通讯模式，指令下发和位置反馈可以同时进行，不会产生冲突，大幅提高控制***的实时性；整流单元电路(主机)和逆变单元电路(从机)之间传输的信号均为MLVDS电平级别，可以实现最大传输速率250MHz，与传统RS485/422总线方式比较，通讯速度有较大优势，可以满足响应带宽需要达到上百kHz的应用，实现us级的数据延时；该总线架构采用多发多收的连接方式，而非菊花链手挽手的连接方式，能够有效避免当某一个逆变单元电路(从机)宕机时，影响到整个总线，并且当***发送急停信号给至整流单元电路(主机)后，整流单元电路(主机)可以第一时间通知所有的逆变单元电路(从机)进行停机处理，从而实现最大程度的安全性；采用同步通讯的方式，时钟信号和数据信号同时传输，可以通过调整两个信号的相对延时来降低由于线路线长不匹配、阻抗不匹配等造成的信号建立和保持时间不够的风险，从而实现低误码率和高可靠性，具有较高的通讯效率；再而，在数据链路层采用FSI协议，集成节点号自动识别、信号延迟补偿和错误校验纠正等功能，大幅降低软件处理的复杂度，从而降低开发难度和研发周期。
以上是对本申请的较佳实施进行了具体说明，但本申请并不局限于上述实施方式，熟悉本领域的技术人员在不违背本申请精神的前提下还可作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。
Claims (10)
1.一种多轴伺服总线控制电路，其特征在于，包括：
整流单元电路，包括第一控制单元、与所述第一控制单元连接的第一收发接口单元、以及与所述第一控制单元连接的第二收发接口单元，所述第一收发接口单元与所述第一控制单元之间传输时钟信号，所述第二收发接口单元与所述第一控制单元之间传输数据信号；
至少一个逆变单元电路，通过总线与所述整流单元电路连接，所述逆变单元电路包括第二控制单元、第三控制单元、第三收发接口单元和第四收发接口单元，所述第三收发接口单元分别与所述第二控制单元和所述第三控制单元之间传输时钟信号，所述第四收发接口单元分别与所述第二控制单元和所述第三控制单元之间传输数据信号。
2.根据权利要求1所述的多轴伺服总线控制电路，其特征在于，所述第一收发接口单元与所述第一控制单元之间通过全双工通信方式进行连接，所述第二收发接口单元与所述第一控制单元之间通过全双工通信方式进行连接。
3.根据权利要求2所述的多轴伺服总线控制电路，其特征在于，所述第一控制单元包括第一时钟信号发送端、第一时钟信号接收端、第一数据信号发送端和第一数据信号接收端，所述第一收发接口单元包括与所述第一时钟信号发送端连接第一发送端和与所述第一时钟信号接收端连接的第一接收端，所述第二收发接口单元包括与所述第一数据信号发送端连接的第二发送端和所述第一数据信号接收端连接的第二接收端。
4.根据权利要求1至3任意一项所述的多轴伺服总线控制电路，其特征在于，所述整流单元电路还包括第一数字隔离器，所述第一控制单元通过所述第一数字隔离器分别与所述第一收发接口单元和所述第二收发接口单元连接。
5.根据权利要求1所述的多轴伺服总线控制电路，其特征在于，所述第三收发接口单元分别与所述第二控制单元和所述第三控制单元之间通过全双工通信方式进行连接，所述第四收发接口单元分别与所述第二控制单元和所述第三控制单元之间通过全双工通信方式进行连接。
6.根据权利要求5所述的多轴伺服总线控制电路，其特征在于，所述逆变单元电路还包括第一与门单元、第二与门单元以及或门单元，所述第二控制单元包括第二时钟信号发送端、第二时钟信号接收端、第二数据信号发送端、第二数据信号接收端和第二驱动芯片端，所述第三控制单元包括第三时钟信号发送端、第三时钟信号接收端、第三数据信号发送端、第三数据信号接收端和第三驱动芯片端，所述第三收发接口单元包括第三接收端、第三发送端和第三使能端，所述第四收发接口单元包括第四接收端、第四发送端和第四使能端，所述第二时钟信号发送端和所述第三时钟信号发送端通过所述第一与门单元与所述第三发送端连接，所述第二数据信号发送端和所述第三数据信号发送端通过所述第二与门单元与所述第四发送端连接，所述第二驱动芯片端和所述第三驱动芯片端通过所述或门单元分别与所述第三使能端和所述第四使能端连接，所述第三接收端分别与所述第二时钟信号接收端和第三时钟信号接收端连接，所述第四接收端分别与所述第二数据信号接收端和第三数据信号接收端连接。
7.根据权利要求1或5或6所述的多轴伺服总线控制电路，其特征在于，所述逆变单元电路还包括第二数字隔离器，所述第二控制单元通过所述第二数字隔离器分别与所述第二收发接口单元和所述第三收发接口单元连接，所述第三控制单元通过所述第二数字隔离器分别与所述第二收发接口单元和所述第三收发接口单元连接。
8.根据权利要求1所述的多轴伺服总线控制电路，其特征在于，所述第一控制单元、所述第二控制单元和所述第三控制单元的数据链路层协议均设置为快速串行接口协议，所述第一收发接口单元、所述第二收发接口单元、所述第三收发接口单元以及所述第四收发接口单元均为多点低压差分信号收发接口单元。
9.根据权利要求1所述的多轴伺服总线控制电路，其特征在于，所述整流单元电路中的所述第一收发接口单元通过所述总线与所述逆变单元电路中的第三收发接口单元连接，所述整流单元电路中的所述第二收发接口单元通过所述总线与所述逆变单元电路中的第四收发接口单元连接。
10.一种多轴伺服***，其特征在于，包括整流单元、逆变单元和权利要求1-9任意一项所述的多轴伺服总线控制电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211052808.5A CN115442178B (zh) | 2022-08-31 | 2022-08-31 | 多轴伺服总线控制电路及多轴伺服*** |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211052808.5A CN115442178B (zh) | 2022-08-31 | 2022-08-31 | 多轴伺服总线控制电路及多轴伺服*** |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115442178A true CN115442178A (zh) | 2022-12-06 |
| CN115442178B CN115442178B (zh) | 2023-12-15 |
Family
ID=84244947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211052808.5A Active CN115442178B (zh) | 2022-08-31 | 2022-08-31 | 多轴伺服总线控制电路及多轴伺服*** |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115442178B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116079763A (zh) * | 2023-04-13 | 2023-05-09 | 广东美的制冷设备有限公司 | 一种机器人、安全扭矩关断电路及安全扭矩控制方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6460098B1 (en) * | 1999-06-14 | 2002-10-01 | Storcase Technology | Low voltage differential SCSI bus interconnect system having repeater means |
| JP2002345256A (ja) * | 2001-05-14 | 2002-11-29 | Yaskawa Electric Corp | サーボ制御装置 |
| CN101710789A (zh) * | 2009-12-03 | 2010-05-19 | 华章电气（桐乡）有限公司 | 兆瓦级永磁直驱式风力发电变流器及控制方法 |
| CN102082542A (zh) * | 2011-01-30 | 2011-06-01 | 北京科技大学 | 一种基于vme总线的三相异步电动机矢量控制*** |
| CN106603358A (zh) * | 2016-11-24 | 2017-04-26 | 南京国电南自电网自动化有限公司 | 一种基于mlvds接口的快速总线***和实现方法 |
| CN114116563A (zh) * | 2021-10-25 | 2022-03-01 | 天津市英贝特航天科技有限公司 | 基于pcie总线的高速同步串口模块 |
-
2022
- 2022-08-31 CN CN202211052808.5A patent/CN115442178B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6460098B1 (en) * | 1999-06-14 | 2002-10-01 | Storcase Technology | Low voltage differential SCSI bus interconnect system having repeater means |
| JP2002345256A (ja) * | 2001-05-14 | 2002-11-29 | Yaskawa Electric Corp | サーボ制御装置 |
| CN101710789A (zh) * | 2009-12-03 | 2010-05-19 | 华章电气（桐乡）有限公司 | 兆瓦级永磁直驱式风力发电变流器及控制方法 |
| CN102082542A (zh) * | 2011-01-30 | 2011-06-01 | 北京科技大学 | 一种基于vme总线的三相异步电动机矢量控制*** |
| CN106603358A (zh) * | 2016-11-24 | 2017-04-26 | 南京国电南自电网自动化有限公司 | 一种基于mlvds接口的快速总线***和实现方法 |
| CN114116563A (zh) * | 2021-10-25 | 2022-03-01 | 天津市英贝特航天科技有限公司 | 基于pcie总线的高速同步串口模块 |
Non-Patent Citations (1)
| Title |
|---|
| 孙驰;张成;艾胜;: "一种实用的大容量电力电子***高速光纤环网拓扑及其协议", 中国电机工程学报, no. 15, pages 63 - 73 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116079763A (zh) * | 2023-04-13 | 2023-05-09 | 广东美的制冷设备有限公司 | 一种机器人、安全扭矩关断电路及安全扭矩控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115442178B (zh) | 2023-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8611365B2 (en) | Method and system for training an ethernet channel based on an active channel to support energy efficient ethernet networks | |
| US8064373B2 (en) | Method and system for simplex or duplex transmission mode of an ethernet link in an energy efficient network | |
| US8654786B2 (en) | Method and system for 10GBASE-T start-up | |
| US20040208180A1 (en) | System and method for supporting auto-negotiation among standards having different rates | |
| US6965610B2 (en) | System and method for providing compatibility between different transceivers in a multi-pair communication system | |
| US10454527B1 (en) | NBASE-T PHY-to-PHY information exchange method and apparatus | |
| EP1171975A2 (en) | Powered ethernet for instrumentation and control | |
| JP2002271445A (ja) | 高速リンクのための自動−交渉方法及び自動−交渉装置 | |
| CN109165184B (zh) | 一种基于双总线收发器的1553b总线*** | |
| TWI404389B (zh) | 有線網路連線方法及應用該方法之網路裝置 | |
| CN115442178B (zh) | 多轴伺服总线控制电路及多轴伺服*** | |
| EP2018707A2 (en) | 1000base-t transmission over 2-pair | |
| CN113992471B (zh) | 一种多主机与多从机的通讯***及方法 | |
| CN113194048B (zh) | 一种动态切换cpu与gpu拓扑的装置及使用方法 | |
| CN213367785U (zh) | 基于can通信的板内通信电路及装置 | |
| CN212811729U (zh) | 基于can通信的板内通信电路及装置 | |
| US11115236B2 (en) | Subscriber station for a bus system and method for transmitting data in a bus system | |
| KR101396293B1 (ko) | 스페이스와이어 기반 고속 직렬 통신 시스템 | |
| CN1439971A (zh) | 一种串行接口总线通信控制器 | |
| US20060291602A1 (en) | Communications link clock recovery | |
| CN202818349U (zh) | 一种most网络与以太网络网关 | |
| WO2022041000A1 (zh) | 基于can通信的板内通信电路及装置 | |
| CN112199241B (zh) | 双网口多板卡网络热备份装置 | |
| EP2073465A1 (en) | Method and system for a distinct physical pattern on an active channel to indicate a data rate transition for energy efficient ethernet | |
| CN113169923B (zh) | 基于can通信的板内通信电路及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |