JP2002344360A - 分割モードによる伝送形式組合せ表示ビットの伝送装置及び方法 - Google Patents
分割モードによる伝送形式組合せ表示ビットの伝送装置及び方法Info
- Publication number
- JP2002344360A JP2002344360A JP2002052153A JP2002052153A JP2002344360A JP 2002344360 A JP2002344360 A JP 2002344360A JP 2002052153 A JP2002052153 A JP 2002052153A JP 2002052153 A JP2002052153 A JP 2002052153A JP 2002344360 A JP2002344360 A JP 2002344360A
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- output
- multiplier
- inverse hadamard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0072—Error control for data other than payload data, e.g. control data
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
- H04B1/7075—Synchronisation aspects with code phase acquisition
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/0007—Code type
- H04J13/004—Orthogonal
- H04J13/0048—Walsh
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/10—Code generation
- H04J13/12—Generation of orthogonal codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
- H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
- H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
- H04B2201/70703—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation using multiple or variable rates
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mobile Radio Communication Systems (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【課題】 非同期移動通信システムのＤＳＣＨチャネル
とＤＣＨチャネルのＴＦＣＩを伝送する方法を提供す
る。 【解決手段】 ＳＲＮＣがＤＳＣＨデータをＤＲＮＣに
伝送し、ＤＲＮＣがＤＳＣＨデータの伝送時間を決定し
た後、該当するＴＦＣＩをＳＲＮＣに伝送し、ＤＳＣＨ
データをノードＢに伝送する過程４０４と、ＳＲＮＣが
ＤＣＨデータ及びＴＦＣＩを決定してノードＢに伝送す
る過程４０５，４０６と、ノードＢがＤＰＣＨを通じて
ＤＳＣＨ及びＤＣＨのＴＦＣＩをＵＥに伝送する過程４
０７，４０８と、からなる。
とＤＣＨチャネルのＴＦＣＩを伝送する方法を提供す
る。 【解決手段】 ＳＲＮＣがＤＳＣＨデータをＤＲＮＣに
伝送し、ＤＲＮＣがＤＳＣＨデータの伝送時間を決定し
た後、該当するＴＦＣＩをＳＲＮＣに伝送し、ＤＳＣＨ
データをノードＢに伝送する過程４０４と、ＳＲＮＣが
ＤＣＨデータ及びＴＦＣＩを決定してノードＢに伝送す
る過程４０５，４０６と、ノードＢがＤＰＣＨを通じて
ＤＳＣＨ及びＤＣＨのＴＦＣＩをＵＥに伝送する過程４
０７，４０８と、からなる。
Description
【０００１】
【発明の属する技術分野】本発明はＣＤＭＡ移動通信シ
ステムに関するもので、特にダウンリンク共有チャネル
(Downlink Shared Channel)を通じたデータの伝送時、
伝送形式組合せ表示(Transport Format Combination In
dicator、以下“ＴＦＣＩ”)ビットを伝送する装置及び
方法に関する。
ステムに関するもので、特にダウンリンク共有チャネル
(Downlink Shared Channel)を通じたデータの伝送時、
伝送形式組合せ表示(Transport Format Combination In
dicator、以下“ＴＦＣＩ”)ビットを伝送する装置及び
方法に関する。
【０００２】
【従来の技術】通常的に移動通信システムにおいて、同
一のセル内に配置された複数の使用者は、一つのダウン
リンク共有チャネル(Downlink Shared Channel、以下
“ＤＳＣＨ”)を時分割して使用する。前記ＤＳＣＨは
使用者ごとに専用チャネル(Dedicated Channel、以下
“ＤＣＨ”)と共に設定される。前記ＤＣＨは専用物理
制御チャネル(Dedicated Physical Control Channel、
以下、“ＤＰＣＣＨ”)と専用物理データチャネル(Dedi
cated Physical Data Channel、以下、“ＤＰＤＣＨ”)
を含む。特に、前記ＤＰＣＣＨは前記ＤＳＣＨのための
物理チャネルとして使用される。従って、前記ＤＰＣＣ
Ｈを通じては該当ＤＣＨとＤＳＣＨの制御チャネルがそ
れぞれ伝送される。前記制御信号には、１０ビットに構
成された情報を３０ビットに符号化(coding)することに
より伝送される伝送形式組合せ表示ビット(Transport F
ormat Combination Indicator、以下、“ＴＦＣＩ”)が
含まれる。即ち、データ情報量に関する情報は１０ビッ
トに示され、これを物理チャネルに伝送する場合には、
３０ビットに構成して伝送するようになる。従って、前
記ＤＰＣＣＨを通じてＤＣＨのためのＴＦＣＩとＤＳＣ
ＨのためのＴＦＣＩを同時に伝送すべきである。以下、
前記ＤＣＨのためのＴＦＣＩはＴＦＣＩフィールド１、
または第１ＴＦＣＩとし、ＤＳＣＨのためのＴＦＣＩは
ＴＦＣＩフィールド２、または第２ＴＦＣＩとする。
一のセル内に配置された複数の使用者は、一つのダウン
リンク共有チャネル(Downlink Shared Channel、以下
“ＤＳＣＨ”)を時分割して使用する。前記ＤＳＣＨは
使用者ごとに専用チャネル(Dedicated Channel、以下
“ＤＣＨ”)と共に設定される。前記ＤＣＨは専用物理
制御チャネル(Dedicated Physical Control Channel、
以下、“ＤＰＣＣＨ”)と専用物理データチャネル(Dedi
cated Physical Data Channel、以下、“ＤＰＤＣＨ”)
を含む。特に、前記ＤＰＣＣＨは前記ＤＳＣＨのための
物理チャネルとして使用される。従って、前記ＤＰＣＣ
Ｈを通じては該当ＤＣＨとＤＳＣＨの制御チャネルがそ
れぞれ伝送される。前記制御信号には、１０ビットに構
成された情報を３０ビットに符号化(coding)することに
より伝送される伝送形式組合せ表示ビット(Transport F
ormat Combination Indicator、以下、“ＴＦＣＩ”)が
含まれる。即ち、データ情報量に関する情報は１０ビッ
トに示され、これを物理チャネルに伝送する場合には、
３０ビットに構成して伝送するようになる。従って、前
記ＤＰＣＣＨを通じてＤＣＨのためのＴＦＣＩとＤＳＣ
ＨのためのＴＦＣＩを同時に伝送すべきである。以下、
前記ＤＣＨのためのＴＦＣＩはＴＦＣＩフィールド１、
または第１ＴＦＣＩとし、ＤＳＣＨのためのＴＦＣＩは
ＴＦＣＩフィールド２、または第２ＴＦＣＩとする。
【０００３】前記ＤＰＣＣＨを通じてＤＣＨのためのＴ
ＦＣＩとＤＳＣＨのためのＴＦＣＩを同時に伝送する方
法は、二つの方法に大別される。一番目がハードスプリ
ット(Hard Split)方法であり、二番目が論理スプリット
(Logical Split)方法である。
ＦＣＩとＤＳＣＨのためのＴＦＣＩを同時に伝送する方
法は、二つの方法に大別される。一番目がハードスプリ
ット(Hard Split)方法であり、二番目が論理スプリット
(Logical Split)方法である。
【０００４】前記ハードスプリット方法は、５ビットの
前記ＴＦＣＩフィールド１と５ビットのＴＦＣＩフィー
ルド２のそれぞれを(１５、５)穿孔された二重直交符号
(Bi-Orthogonal code)に符号化し、これを多重化して３
０シンボルの符号化シンボルを伝送する。
前記ＴＦＣＩフィールド１と５ビットのＴＦＣＩフィー
ルド２のそれぞれを(１５、５)穿孔された二重直交符号
(Bi-Orthogonal code)に符号化し、これを多重化して３
０シンボルの符号化シンボルを伝送する。
【０００５】前記論理スプリット方法は、所定比率の前
記ＴＦＣＩフィールド１とＴＦＣＩフィールド２を一つ
のＴＦＣＩに入力して、(３０、１０)穿孔されたリード
ミュラー符号(または、sub-code second order Reed Mu
ller Code)に符号化(coding)して３０シンボルの符号化
シンボルを伝送する。前記ＴＦＣＩフィールド１とＴＦ
ＣＩフィールド２の比率は、１：９、２：８、３：７、
４：６、５：５、６：４、７：３、８：２、または９：
１中のいずれか一つである。
記ＴＦＣＩフィールド１とＴＦＣＩフィールド２を一つ
のＴＦＣＩに入力して、(３０、１０)穿孔されたリード
ミュラー符号(または、sub-code second order Reed Mu
ller Code)に符号化(coding)して３０シンボルの符号化
シンボルを伝送する。前記ＴＦＣＩフィールド１とＴＦ
ＣＩフィールド２の比率は、１：９、２：８、３：７、
４：６、５：５、６：４、７：３、８：２、または９：
１中のいずれか一つである。
【０００６】図１は前記ハードスプリット方法による送
信器の構造を示す図である。
信器の構造を示す図である。
【０００７】前記図１を参照すると、先ず５ビットのＤ
ＣＨのためのＴＦＣＩフィールド１が符号器１００に入
力されると、前記符号器１００は前記５ビットのＤＣＨ
のためのＴＦＣＩフィールド１を(１５、５)穿孔された
二重直交符号に符号化して１５シンボルの符号化シンボ
ルをマルチプレクサ１１０に出力する。同時に５ビット
のＤＳＣＨのためのＴＦＣＩフィールド２が(１５、５)
二重直交符号器１０５に入力されると、前記符号器１０
５は前記５ビットのＤＳＣＨのためのＴＦＣＩフィール
ド１を符号化して１５シンボルの符号化シンボルをマル
チプレクサ１１０に出力する。前記マルチプレクサ１１
０は前記符号器１００から出力された１５シンボルの符
号化シンボルと前記符号器１０５から出力された１５シ
ンボルの符号化シンボルを、時間的にマルチプレクシン
グして３０シンボルを配列して出力する。マルチプレク
サ１２０は前記マルチプレクサ１１０の出力と同時に入
力された他の信号（例えば、電力制御ビット（ＴＰ
Ｃ）、パイロットビット、およびデータビット）を時間
的にマルチプレクシングした後、拡散器１３０に出力す
る。前記拡散器１３０は拡散符号生成器１３５から入力
された拡散符号に前記マルチプレクサ１２０の出力信号
を拡散して出力する。スクランブラー１４０はスクラン
ブリング符号生成器１４５から入力されたスクランブリ
ング符号に前記拡散信号をスクランブルして出力する。
ＣＨのためのＴＦＣＩフィールド１が符号器１００に入
力されると、前記符号器１００は前記５ビットのＤＣＨ
のためのＴＦＣＩフィールド１を(１５、５)穿孔された
二重直交符号に符号化して１５シンボルの符号化シンボ
ルをマルチプレクサ１１０に出力する。同時に５ビット
のＤＳＣＨのためのＴＦＣＩフィールド２が(１５、５)
二重直交符号器１０５に入力されると、前記符号器１０
５は前記５ビットのＤＳＣＨのためのＴＦＣＩフィール
ド１を符号化して１５シンボルの符号化シンボルをマル
チプレクサ１１０に出力する。前記マルチプレクサ１１
０は前記符号器１００から出力された１５シンボルの符
号化シンボルと前記符号器１０５から出力された１５シ
ンボルの符号化シンボルを、時間的にマルチプレクシン
グして３０シンボルを配列して出力する。マルチプレク
サ１２０は前記マルチプレクサ１１０の出力と同時に入
力された他の信号（例えば、電力制御ビット（ＴＰ
Ｃ）、パイロットビット、およびデータビット）を時間
的にマルチプレクシングした後、拡散器１３０に出力す
る。前記拡散器１３０は拡散符号生成器１３５から入力
された拡散符号に前記マルチプレクサ１２０の出力信号
を拡散して出力する。スクランブラー１４０はスクラン
ブリング符号生成器１４５から入力されたスクランブリ
ング符号に前記拡散信号をスクランブルして出力する。
【０００８】図２は既存の３ＧＰＰ(3rd Generation Pa
rtnership Project)で定義した前記ハードスプリット方
法のための基地局と基地局制御器間(ノードＢとＲＮＣ
間)の信号メッセージ及びデータ伝送を示す図である。
rtnership Project)で定義した前記ハードスプリット方
法のための基地局と基地局制御器間(ノードＢとＲＮＣ
間)の信号メッセージ及びデータ伝送を示す図である。
【０００９】前記図２を参照すると、前記伝送するＤＳ
ＣＨのデータが発生すると、ＳＲＮＣ(Serving ＲＮＣ)
１０のＲＬＣ(Radio Link Control)１１は、１０１段階
でＳＲＮＣ１０のＭＡＣ-Ｄ(Medium Access Control-De
dicated Control)１３に前記ＤＳＣＨデータを伝送す
る。この時、伝送されるプリミティブ(primitive)はＭ
ＡＣ-Ｄ-Data-ＲＥＱである。
ＣＨのデータが発生すると、ＳＲＮＣ(Serving ＲＮＣ)
１０のＲＬＣ(Radio Link Control)１１は、１０１段階
でＳＲＮＣ１０のＭＡＣ-Ｄ(Medium Access Control-De
dicated Control)１３に前記ＤＳＣＨデータを伝送す
る。この時、伝送されるプリミティブ(primitive)はＭ
ＡＣ-Ｄ-Data-ＲＥＱである。
【００１０】１０２段階でＳＲＮＣ１０のＭＡＣ-Ｄ１
３は、ＣＲＮＣ(Control ＲＮＣ)２０のＭＡＣ-Ｃ(ＭＡ
Ｃ-Common Channel)２１にＲＬＣ１１から受信したＤＳ
ＣＨデータを伝送する。この時、伝送されるプリミティ
ブはＭＡＣ-Ｃ／ＳＨ-Data-ＲＥＱである。
３は、ＣＲＮＣ(Control ＲＮＣ)２０のＭＡＣ-Ｃ(ＭＡ
Ｃ-Common Channel)２１にＲＬＣ１１から受信したＤＳ
ＣＨデータを伝送する。この時、伝送されるプリミティ
ブはＭＡＣ-Ｃ／ＳＨ-Data-ＲＥＱである。
【００１１】１０３段階でＣＲＮＣ２０のＭＡＣ-Ｃ２
１は、１０２段階でＳＲＮＣ１０のＭＡＣ-Ｄ１３から
受信されたＤＳＣＨデータのための伝送時間を決定した
後(scheduling)、前記ＤＳＣＨデータと該当ＴＦＩ(Tra
nsport Format Indicator)をノードＢ(以下、“ノード
Ｂ”との用語は基地局を意味する)のＬ１(Layer １)３
０に伝送する。この時、伝送されるプリミティブはＭＰ
ＨＹ-Data-ＲＥＱである。
１は、１０２段階でＳＲＮＣ１０のＭＡＣ-Ｄ１３から
受信されたＤＳＣＨデータのための伝送時間を決定した
後(scheduling)、前記ＤＳＣＨデータと該当ＴＦＩ(Tra
nsport Format Indicator)をノードＢ(以下、“ノード
Ｂ”との用語は基地局を意味する)のＬ１(Layer １)３
０に伝送する。この時、伝送されるプリミティブはＭＰ
ＨＹ-Data-ＲＥＱである。
【００１２】１０４段階でＳＲＮＣ１０のＭＡＣ-Ｄ１
３はノードＢのＬ１ ３０にＤＣＨの伝送データと該当
ＴＦＩを伝送する。この時、伝送されるプリミティブは
ＭＰＨＹ-Data-ＲＥＱである。
３はノードＢのＬ１ ３０にＤＣＨの伝送データと該当
ＴＦＩを伝送する。この時、伝送されるプリミティブは
ＭＰＨＹ-Data-ＲＥＱである。
【００１３】前記１０３段階と１０４段階で伝送される
データは互いに独立的に伝送され、ノードＢのＬ１ ３
０はＤＣＨのためのＴＦＣＩとＤＳＣＨのためのＴＦＣ
Ｉに区分されたＴＦＣＩを生成する。
データは互いに独立的に伝送され、ノードＢのＬ１ ３
０はＤＣＨのためのＴＦＣＩとＤＳＣＨのためのＴＦＣ
Ｉに区分されたＴＦＣＩを生成する。
【００１４】前記１０３段階及び１０４段階で、データ
とＴＦＩはデータフレームプロトコール(data frame pr
otocol)を利用して伝送される。
とＴＦＩはデータフレームプロトコール(data frame pr
otocol)を利用して伝送される。
【００１５】前記１０３段階及び１０４段階でデータと
ＴＦＩを受信したノードＢのＬ１３０は、１０５段階で
ＵＥ(User Equipment：以下、“ＵＥ”との用語は移動
端末を意味する)４０のＬ１ ４１に物理ＤＳＣＨ(以
下、ＰＤＳＣＨ)を通じてＤＳＣＨデータを伝送する。
ＴＦＩを受信したノードＢのＬ１３０は、１０５段階で
ＵＥ(User Equipment：以下、“ＵＥ”との用語は移動
端末を意味する)４０のＬ１ ４１に物理ＤＳＣＨ(以
下、ＰＤＳＣＨ)を通じてＤＳＣＨデータを伝送する。
【００１６】そして１０６段階でノードＢのＬ１ ３０
はＵＥ４０のＬ１ ４１にＤＰＣＨを利用してＴＦＣＩ
を伝送する。前記ノードＢのＬ１ ３０は１０３段階と
１０４段階で受信したＴＦＩを利用して生成したＴＦＣ
ＩをそれぞれＤＣＨ用、ＤＳＣＨ用フィールドを利用し
て伝送する。
はＵＥ４０のＬ１ ４１にＤＰＣＨを利用してＴＦＣＩ
を伝送する。前記ノードＢのＬ１ ３０は１０３段階と
１０４段階で受信したＴＦＩを利用して生成したＴＦＣ
ＩをそれぞれＤＣＨ用、ＤＳＣＨ用フィールドを利用し
て伝送する。
【００１７】図３は前記論理スプリット方法のための基
地局間の信号メッセージ及びデータ伝送を示す図であ
る。
地局間の信号メッセージ及びデータ伝送を示す図であ
る。
【００１８】前記図３を参照すると、伝送するＤＳＣＨ
データが発生すると、ＲＮＣ３００のＲＬＣ３０１は、
２０１段階でＲＮＣ３００のＭＡＣ-Ｄ３０３にＤＳＣ
Ｈデータを伝送する。この時、伝送されるプリミティブ
はＭＡＣ-Ｄ-Data-ＲＥＱである。
データが発生すると、ＲＮＣ３００のＲＬＣ３０１は、
２０１段階でＲＮＣ３００のＭＡＣ-Ｄ３０３にＤＳＣ
Ｈデータを伝送する。この時、伝送されるプリミティブ
はＭＡＣ-Ｄ-Data-ＲＥＱである。
【００１９】前記ＲＬＣ３０１からＤＳＣＨデータを受
信したＭＡＣ-Ｄ３０３は、２０２段階で前記ＤＳＣＨ
データをＭＡＣ-Ｃ／ＳＨ(ＭＡＣ-Common／Shared chan
nel)３０５に伝送する。この時、伝送されるプリミティ
ブはＭＡＣ-Ｃ／ＳＨ-Data-ＲＥＱである。
信したＭＡＣ-Ｄ３０３は、２０２段階で前記ＤＳＣＨ
データをＭＡＣ-Ｃ／ＳＨ(ＭＡＣ-Common／Shared chan
nel)３０５に伝送する。この時、伝送されるプリミティ
ブはＭＡＣ-Ｃ／ＳＨ-Data-ＲＥＱである。
【００２０】前記ＤＳＣＨデータを受信したＭＡＣ-Ｃ
／ＳＨ３０５は、前記ＤＳＣＨデータの伝送時間を決定
した後、２０３段階で前記ＤＳＣＨデータに該当するＴ
ＦＣＩをＭＡＣ-Ｄ３０３に伝送する。
／ＳＨ３０５は、前記ＤＳＣＨデータの伝送時間を決定
した後、２０３段階で前記ＤＳＣＨデータに該当するＴ
ＦＣＩをＭＡＣ-Ｄ３０３に伝送する。
【００２１】前記ＭＡＣ-Ｃ／ＳＨ３０５は前記２０３
段階で該当ＴＦＣＩをＭＡＣ-Ｄ３０３に伝送した後、
２０４段階でノードＢのＬ１ ３０７にＤＳＣＨデータ
を伝送する。前記ＤＳＣＨデータは前記２０３段階で予
め決定された(scheduled)時間に伝送される。
段階で該当ＴＦＣＩをＭＡＣ-Ｄ３０３に伝送した後、
２０４段階でノードＢのＬ１ ３０７にＤＳＣＨデータ
を伝送する。前記ＤＳＣＨデータは前記２０３段階で予
め決定された(scheduled)時間に伝送される。
【００２２】前記２０３段階でＭＡＣ-Ｃ／ＳＨ３０５
から伝送されるＤＳＣＨデータに対するＴＦＣＩを受信
したＭＡＣ-Ｄ３０３は、２０５段階でＤＳＣＨのため
のＴＦＩを決定してノードＢのＬ１ ３０７に伝送す
る。前記ＭＡＣ-Ｄ３０３は前記ＴＦＩの代わりＴＦＣ
Ｉを伝送することもできる。この時、伝送されるプリミ
ティブはＭＰＨＹ-Data-ＲＥＱである。
から伝送されるＤＳＣＨデータに対するＴＦＣＩを受信
したＭＡＣ-Ｄ３０３は、２０５段階でＤＳＣＨのため
のＴＦＩを決定してノードＢのＬ１ ３０７に伝送す
る。前記ＭＡＣ-Ｄ３０３は前記ＴＦＩの代わりＴＦＣ
Ｉを伝送することもできる。この時、伝送されるプリミ
ティブはＭＰＨＹ-Data-ＲＥＱである。
【００２３】前記ＤＳＣＨのためのＴＦＩ(ＴＦＩ１)を
伝送した後、前記ＭＡＣ-Ｄ３０３は２０６段階でＤＣ
ＨのためのＴＦＩ(ＴＦＩ２)を決定し、前記ＴＦＩ２と
共にＤＣＨデータをノードＢのＬ１ ３０７に伝送す
る。前記ＭＡＣ-Ｄ３０３は前記ＴＦＩの代わりＴＦＣ
Ｉを伝送することもできる。この時、伝送されるプリミ
ティブはＭＰＨＹ-Data-ＲＥＱである。
伝送した後、前記ＭＡＣ-Ｄ３０３は２０６段階でＤＣ
ＨのためのＴＦＩ(ＴＦＩ２)を決定し、前記ＴＦＩ２と
共にＤＣＨデータをノードＢのＬ１ ３０７に伝送す
る。前記ＭＡＣ-Ｄ３０３は前記ＴＦＩの代わりＴＦＣ
Ｉを伝送することもできる。この時、伝送されるプリミ
ティブはＭＰＨＹ-Data-ＲＥＱである。
【００２４】前記２０４段階で伝送されるＤＳＣＨデー
タと２０５段階で伝送されるＴＦＩは、前記２０３段階
で決定された時間と関係を有する。即ち、２０５段階で
伝送されるＴＦＩは、２０４段階で前記ＤＳＣＨデータ
がＰＤＳＣＨを通じて伝送される直前フレームにＤＰＣ
ＣＨを通じてＵＥ３１０に伝送される。
タと２０５段階で伝送されるＴＦＩは、前記２０３段階
で決定された時間と関係を有する。即ち、２０５段階で
伝送されるＴＦＩは、２０４段階で前記ＤＳＣＨデータ
がＰＤＳＣＨを通じて伝送される直前フレームにＤＰＣ
ＣＨを通じてＵＥ３１０に伝送される。
【００２５】前記２０４、２０５及び２０６段階で前記
データ及びＴＦＩはフレームプロトコール(Frame proto
col)を利用して伝送される。特に、２０６段階で前記Ｔ
ＦＣＩは制御フレーム(Control frame)を通じて伝送さ
れる。
データ及びＴＦＩはフレームプロトコール(Frame proto
col)を利用して伝送される。特に、２０６段階で前記Ｔ
ＦＣＩは制御フレーム(Control frame)を通じて伝送さ
れる。
【００２６】２０７段階でノードＢのＬ１ ３０７は、
ＵＥ３１０のＬ１ ３１１にＰＤＳＣＨを通じてＤＳＣ
Ｈデータを伝送する。
ＵＥ３１０のＬ１ ３１１にＰＤＳＣＨを通じてＤＳＣ
Ｈデータを伝送する。
【００２７】２０８段階でノードＢのＬ１ ３０７は前
記２０５段階と２０６段階で受信されたＴＦＩを利用し
てＴＦＣＩを生成し、前記生成されたＴＦＣＩをＵＥ３
１０のＬ１ ３１１にＤＰＣＨを通じて伝送する。具体
的に前記ノードＢのＬ１ ３０７は前記２０５段階と２
０６段階で受信したそれぞれのＴＦＣＩ、またはＴＦＩ
を利用してＴＦＣＩを生成してＤＰＣＣＨを利用してＬ
１ ３１１に伝送する。
記２０５段階と２０６段階で受信されたＴＦＩを利用し
てＴＦＣＩを生成し、前記生成されたＴＦＣＩをＵＥ３
１０のＬ１ ３１１にＤＰＣＨを通じて伝送する。具体
的に前記ノードＢのＬ１ ３０７は前記２０５段階と２
０６段階で受信したそれぞれのＴＦＣＩ、またはＴＦＩ
を利用してＴＦＣＩを生成してＤＰＣＣＨを利用してＬ
１ ３１１に伝送する。
【００２８】前記論理スプリット方法を要約すると、前
記ＭＡＣ-Ｃ／ＳＨ３０５は２０３段階でＭＡＣ-Ｄ３０
３にＤＳＣＨスケジューリング情報及び該当ＤＳＣＨの
ＴＦＣＩ情報を伝送する。これはＤＳＣＨのためのＴＦ
ＣＩとＤＣＨのためのＴＦＣＩを同一の符号化方法に符
号化するので、ＭＡＣ-Ｄ３０３は前記ＤＳＣＨスケジ
ューリング情報とＴＦＣＩ情報をノードＢのＬ１ ３０
７に同時に伝送すべきであるためである。従ってＭＡＣ
-Ｄ３０３が伝送するデータを有する場合、ＭＡＣ-Ｃ／
ＳＨ３０５にデータを伝送した後、ＭＡＣ-Ｃ／ＳＨ３
０５からのスケジューリング(Scheduling)情報及びＴＦ
ＣＩ情報を受信するまで、遅延が発生する。またＭＡＣ
-Ｃ／ＳＨ３０５とＭＡＣ-Ｄ３０３がｌｕｒ上に分離さ
れている場合、即ち、ＭＡＣ-Ｃ／ＳＨ３０５はＤＲＮ
Ｃ(Drift ＲＮＣ)に、ＭＡＣ-Ｄ３０３はＳＲＮＣにあ
る場合、ｌｕｒ上でスケジューリング情報及びＴＦＣＩ
情報を交換するので、大きな遅延が発生する。
記ＭＡＣ-Ｃ／ＳＨ３０５は２０３段階でＭＡＣ-Ｄ３０
３にＤＳＣＨスケジューリング情報及び該当ＤＳＣＨの
ＴＦＣＩ情報を伝送する。これはＤＳＣＨのためのＴＦ
ＣＩとＤＣＨのためのＴＦＣＩを同一の符号化方法に符
号化するので、ＭＡＣ-Ｄ３０３は前記ＤＳＣＨスケジ
ューリング情報とＴＦＣＩ情報をノードＢのＬ１ ３０
７に同時に伝送すべきであるためである。従ってＭＡＣ
-Ｄ３０３が伝送するデータを有する場合、ＭＡＣ-Ｃ／
ＳＨ３０５にデータを伝送した後、ＭＡＣ-Ｃ／ＳＨ３
０５からのスケジューリング(Scheduling)情報及びＴＦ
ＣＩ情報を受信するまで、遅延が発生する。またＭＡＣ
-Ｃ／ＳＨ３０５とＭＡＣ-Ｄ３０３がｌｕｒ上に分離さ
れている場合、即ち、ＭＡＣ-Ｃ／ＳＨ３０５はＤＲＮ
Ｃ(Drift ＲＮＣ)に、ＭＡＣ-Ｄ３０３はＳＲＮＣにあ
る場合、ｌｕｒ上でスケジューリング情報及びＴＦＣＩ
情報を交換するので、大きな遅延が発生する。
【００２９】前記説明によると、論理スプリット方法に
比べてハードスプリット方法が、ＭＡＣ-Ｃ／ＳＨでの
スケジューリング以後に、ＭＡＣ-Ｄへの情報伝送が不
要であるので、遅延(delay)を低減することができる。
これはハードスプリット方法の場合、ノードＢでＤＣＨ
用ＴＦＣＩとＤＳＣＨ用ＴＦＣＩをそれぞれ独立的に符
号化できるので可能である。またＭＡＣ-Ｃ／ＳＨとＭ
ＡＣ-Ｄがｌｕｒ上に分離されている場合、即ちＭＡＣ-
Ｃ／ＳＨはＤＲＮＣに、ＭＡＣ-ＤはＳＲＮＣにある場
合、ｌｕｒ上でスケジューリング情報を交換しないの
で、遅延増加を防止することができる利点がある。前記
説明によると、ＤＣＨとＤＳＣＨのための前記ＴＦＣＩ
の情報量(ビット)は、それぞれ５ビットずつ固定的に分
けられ、それぞれ最大前記ＤＣＨのための３２個の情報
と前記ＤＳＣＨのための３２個の情報を示すことができ
る。従って、ＤＳＣＨ、またはＤＣＨのための情報が３
２個以上である場合は、ハードスプリットモードが使用
できない短所がある。
比べてハードスプリット方法が、ＭＡＣ-Ｃ／ＳＨでの
スケジューリング以後に、ＭＡＣ-Ｄへの情報伝送が不
要であるので、遅延(delay)を低減することができる。
これはハードスプリット方法の場合、ノードＢでＤＣＨ
用ＴＦＣＩとＤＳＣＨ用ＴＦＣＩをそれぞれ独立的に符
号化できるので可能である。またＭＡＣ-Ｃ／ＳＨとＭ
ＡＣ-Ｄがｌｕｒ上に分離されている場合、即ちＭＡＣ-
Ｃ／ＳＨはＤＲＮＣに、ＭＡＣ-ＤはＳＲＮＣにある場
合、ｌｕｒ上でスケジューリング情報を交換しないの
で、遅延増加を防止することができる利点がある。前記
説明によると、ＤＣＨとＤＳＣＨのための前記ＴＦＣＩ
の情報量(ビット)は、それぞれ５ビットずつ固定的に分
けられ、それぞれ最大前記ＤＣＨのための３２個の情報
と前記ＤＳＣＨのための３２個の情報を示すことができ
る。従って、ＤＳＣＨ、またはＤＣＨのための情報が３
２個以上である場合は、ハードスプリットモードが使用
できない短所がある。
【００３０】
【発明が解決しようとする課題】従って本発明の目的
は、多様な符号率により相異なる比率に伝送されるＤＣ
Ｈ用ＴＦＣＩと前記ＤＳＣＨ用ＴＦＣＩそれぞれに対し
て、適応的に相関度を計算する装置及び方法を提供する
ことにある。
は、多様な符号率により相異なる比率に伝送されるＤＣ
Ｈ用ＴＦＣＩと前記ＤＳＣＨ用ＴＦＣＩそれぞれに対し
て、適応的に相関度を計算する装置及び方法を提供する
ことにある。
【００３１】本発明の他の目的は、ウォルシュ符号に対
する逆アダマール変換器を使用して、ＴＦＣＩの受信を
最適化する装置及び方法を提供することにある。
する逆アダマール変換器を使用して、ＴＦＣＩの受信を
最適化する装置及び方法を提供することにある。
【００３２】本発明のさらに他の目的は、受信されるＴ
ＦＣＩの情報量に対応して最小限の計算に相関度を測定
する装置及び方法を提供することにある。
ＦＣＩの情報量に対応して最小限の計算に相関度を測定
する装置及び方法を提供することにある。
【００３３】本発明のさらに他の目的は、逆アダマール
変換による相関度計算を所定段階に区分し、入力される
情報量に対応して一部段階のみを選択的に適用する装置
及び方法を提供することにある。
変換による相関度計算を所定段階に区分し、入力される
情報量に対応して一部段階のみを選択的に適用する装置
及び方法を提供することにある。
【００３４】本発明のさらに他の目的は、逆アダマール
変換による相関度計算を所定段階に区分し、各段階で遂
行する計算を簡略化する装置及び方法を提供することに
ある。
変換による相関度計算を所定段階に区分し、各段階で遂
行する計算を簡略化する装置及び方法を提供することに
ある。
【００３５】
【課題を解決するための手段】このような目的を達成す
るための第１見地による本発明は、可変長さを有する所
定の直交符号により符号化されたダウンリンク共有チャ
ネルのための伝送形式組合せ表示ビット、または専用チ
ャネルのための伝送形式組合せ表示ビットを受信する移
動通信システムの受信装置で、前記ダウンリンク共有チ
ャネルのための伝送形式組合せ表示ビット、または前記
専用チャネルのための伝送形式組合せ表示ビットを復号
化する方法において、最大逆アダマール変換段階中、所
定の符号長さにより使用する逆アダマール変換段階を決
定する過程と、前記所定の符号長さを有する信号を順次
的に入力し、前記決定された逆アダマール変換段階に対
応して逆アダマール変換を順次的に遂行する過程と、前
記逆アダマール変換段階によるすべての逆アダマール変
換が完了されると、最終逆アダマール変換段階により出
力される演算信号を前記所定の符号長さを有するすべて
の直交符号による相関値に出力する過程と、からなる。
るための第１見地による本発明は、可変長さを有する所
定の直交符号により符号化されたダウンリンク共有チャ
ネルのための伝送形式組合せ表示ビット、または専用チ
ャネルのための伝送形式組合せ表示ビットを受信する移
動通信システムの受信装置で、前記ダウンリンク共有チ
ャネルのための伝送形式組合せ表示ビット、または前記
専用チャネルのための伝送形式組合せ表示ビットを復号
化する方法において、最大逆アダマール変換段階中、所
定の符号長さにより使用する逆アダマール変換段階を決
定する過程と、前記所定の符号長さを有する信号を順次
的に入力し、前記決定された逆アダマール変換段階に対
応して逆アダマール変換を順次的に遂行する過程と、前
記逆アダマール変換段階によるすべての逆アダマール変
換が完了されると、最終逆アダマール変換段階により出
力される演算信号を前記所定の符号長さを有するすべて
の直交符号による相関値に出力する過程と、からなる。
【００３６】このような目的を達成するための第２見地
による本発明は、可変長さを有する所定の直交符号によ
り符号化されたダウンリンク共有チャネルのための伝送
形式組合せ表示ビット、または専用チャネルのための伝
送形式組合せ表示ビットを受信する移動通信システムの
受信装置で、前記ダウンリンク共有チャネルのための伝
送形式組合せ表示ビット、または前記専用チャネルのた
めの伝送形式組合せ表示ビットを復号化する装置におい
て、順次的に入力される所定の符号長さを有する信号に
対してｉ番目逆アダマール変換段階を遂行する場合、前
記信号を入力順に基づいて、２i個の信号に少なくとも
一つのグループを構成し、前記各グループを構成する信
号において、ｋ番目信号とｋ＋２i-1番目信号を加算し
た演算信号と、前記各グループを構成する信号におい
て、ｋ番目信号からｋ＋２i-1番目信号を減算した演算
信号を出力する逆アダマール変換部と、前記逆アダマー
ル変換部それぞれを次の逆アダマール変換部、または最
終出力端にスイッチングするスイッチと、前記逆アダマ
ール変換部中、前記所定の符号長さにより要求される逆
アダマール変換部から順次的に遂行された逆アダマール
変換により出力された演算信号が前記最終出力端に出力
されるように前記スイッチのそれぞれを制御する制御信
号を出力する制御部と、からなる。
による本発明は、可変長さを有する所定の直交符号によ
り符号化されたダウンリンク共有チャネルのための伝送
形式組合せ表示ビット、または専用チャネルのための伝
送形式組合せ表示ビットを受信する移動通信システムの
受信装置で、前記ダウンリンク共有チャネルのための伝
送形式組合せ表示ビット、または前記専用チャネルのた
めの伝送形式組合せ表示ビットを復号化する装置におい
て、順次的に入力される所定の符号長さを有する信号に
対してｉ番目逆アダマール変換段階を遂行する場合、前
記信号を入力順に基づいて、２i個の信号に少なくとも
一つのグループを構成し、前記各グループを構成する信
号において、ｋ番目信号とｋ＋２i-1番目信号を加算し
た演算信号と、前記各グループを構成する信号におい
て、ｋ番目信号からｋ＋２i-1番目信号を減算した演算
信号を出力する逆アダマール変換部と、前記逆アダマー
ル変換部それぞれを次の逆アダマール変換部、または最
終出力端にスイッチングするスイッチと、前記逆アダマ
ール変換部中、前記所定の符号長さにより要求される逆
アダマール変換部から順次的に遂行された逆アダマール
変換により出力された演算信号が前記最終出力端に出力
されるように前記スイッチのそれぞれを制御する制御信
号を出力する制御部と、からなる。
【００３７】
【発明の実施の形態】以下、本発明の望ましい実施形態
について添付図を参照しつつ詳細に説明する。下記の発
明において、本発明の要旨のみを明瞭にする目的で、関
連した公知機能又は構成に関する具体的な説明は省略す
る。
について添付図を参照しつつ詳細に説明する。下記の発
明において、本発明の要旨のみを明瞭にする目的で、関
連した公知機能又は構成に関する具体的な説明は省略す
る。
【００３８】本発明はハードスプリット方法の場合、Ｄ
ＳＣＨとＤＣＨのための情報ビットの数が総１０ビット
であり、前記１０情報ビットが１：９、２：８、３：
７、４：６、５：５、６：４、７：３、８：２、または
９：１に分けられた後、それぞれに対して符号化(codin
g)を適用する。
ＳＣＨとＤＣＨのための情報ビットの数が総１０ビット
であり、前記１０情報ビットが１：９、２：８、３：
７、４：６、５：５、６：４、７：３、８：２、または
９：１に分けられた後、それぞれに対して符号化(codin
g)を適用する。
【００３９】先ず、物理階層で一つのフレームには３０
個のＴＦＣＩ符号シンボルが符号率１／３に伝送され
る。前記ＴＦＣＩ情報ビットが前記のように一定比に分
けられる時、前記一定比と同一の比率に符号シンボルの
数を分けてそれぞれの符号率を維持するのが望ましい。
例えば、１０個の入力ビットが１：９の比に分けられる
場合、３０個の出力シンボルは符号率１／３に３：２７
の比に分けられ、１０個の入力ビットが２：８に分けら
れる場合、３０個の出力シンボルは６：２４の比に分け
られ、１０個の入力ビットが３：７に分けられる場合、
３０個の出力シンボルは９：２１の比に分けられ、１０
個の入力ビットが４：６に分けられる場合、３０個の出
力シンボルは１２：１８の比に分けられる。
個のＴＦＣＩ符号シンボルが符号率１／３に伝送され
る。前記ＴＦＣＩ情報ビットが前記のように一定比に分
けられる時、前記一定比と同一の比率に符号シンボルの
数を分けてそれぞれの符号率を維持するのが望ましい。
例えば、１０個の入力ビットが１：９の比に分けられる
場合、３０個の出力シンボルは符号率１／３に３：２７
の比に分けられ、１０個の入力ビットが２：８に分けら
れる場合、３０個の出力シンボルは６：２４の比に分け
られ、１０個の入力ビットが３：７に分けられる場合、
３０個の出力シンボルは９：２１の比に分けられ、１０
個の入力ビットが４：６に分けられる場合、３０個の出
力シンボルは１２：１８の比に分けられる。
【００４０】従って、情報量の比率が１：９である場
合、１ビットを受信して３個の符号シンボルを出力する
(３、１)符号器と、９ビットを受信して２７個の符号シ
ンボルを出力する(２７、９)符号器が必要であり、情報
量の比率が２：８である場合、２ビットを受信して６個
の符号シンボルを出力する(６、２)符号器と、８ビット
を受信して２４個の符号シンボルを出力する(２４、８)
符号器が必要であり、情報量の比率が３：７である場
合、３ビットを受信して９個の符号シンボルを出力する
(９、３)符号器と、７ビットを受信して２１個の符号シ
ンボルを出力する(２１、７)符号器が必要であり、情報
量の比率が４：６である場合、４ビットを受信して１２
個の符号シンボルを出力する(１２、４)符号器と、６ビ
ットを受信して１８個の符号シンボルを出力する(１
８、６)符号器が必要である。従って、前記１０種類の
符号器が優秀な性能及び低いハードウェアの複雑度を有
するために、前記１０種類の符号器が同一の方法で動作
することが要求される。
合、１ビットを受信して３個の符号シンボルを出力する
(３、１)符号器と、９ビットを受信して２７個の符号シ
ンボルを出力する(２７、９)符号器が必要であり、情報
量の比率が２：８である場合、２ビットを受信して６個
の符号シンボルを出力する(６、２)符号器と、８ビット
を受信して２４個の符号シンボルを出力する(２４、８)
符号器が必要であり、情報量の比率が３：７である場
合、３ビットを受信して９個の符号シンボルを出力する
(９、３)符号器と、７ビットを受信して２１個の符号シ
ンボルを出力する(２１、７)符号器が必要であり、情報
量の比率が４：６である場合、４ビットを受信して１２
個の符号シンボルを出力する(１２、４)符号器と、６ビ
ットを受信して１８個の符号シンボルを出力する(１
８、６)符号器が必要である。従って、前記１０種類の
符号器が優秀な性能及び低いハードウェアの複雑度を有
するために、前記１０種類の符号器が同一の方法で動作
することが要求される。
【００４１】通常的に、線形誤り訂正符号(Linear Erro
r Correcting Code)の性能を示す尺度(measure)には、
誤り訂正符号の符号語(codeword)のハミング距離(Hammi
ng distance)分布があるが、これはそれぞれの符号語で
０ではないシンボルの数を意味する。例えば、“０１１
１”が所定符号語であれば、この符号語に含まれた１の
数、即ち、ハミング距離は３である。この時、各種符号
語のハミング距離値中の一番小さい値を最小距離
(ｄmin：minimum distance)とする。前記最小距離が大
きいほど、前記線形誤り訂正符号は優秀な誤り訂正性能
を有する。これは参照文献“The Theory of Error-Corr
ecting Codes”- F．J．Macwilliams, N．J．A．Sloan
e, North-Hollandで詳細に開示されている。
r Correcting Code)の性能を示す尺度(measure)には、
誤り訂正符号の符号語(codeword)のハミング距離(Hammi
ng distance)分布があるが、これはそれぞれの符号語で
０ではないシンボルの数を意味する。例えば、“０１１
１”が所定符号語であれば、この符号語に含まれた１の
数、即ち、ハミング距離は３である。この時、各種符号
語のハミング距離値中の一番小さい値を最小距離
(ｄmin：minimum distance)とする。前記最小距離が大
きいほど、前記線形誤り訂正符号は優秀な誤り訂正性能
を有する。これは参照文献“The Theory of Error-Corr
ecting Codes”- F．J．Macwilliams, N．J．A．Sloan
e, North-Hollandで詳細に開示されている。
【００４２】また、低いハードウェアの複雑度のため、
前記相異なる長さの符号器を同一構造で動作させるため
には、一番大きな長さの符号、即ち、(３２、１０)符号
をショートニング(Shortening)するのが望ましい。前記
ショートニング方法を使用するためには符号シンボルの
穿孔が必要であるが、前記(３２、１０)符号の穿孔にお
いて、前記符号の最小距離は前記穿孔位置によって変わ
る。従って、前記穿孔された符号が最適の最小距離を有
するようにする穿孔位置を求めることが望ましい。
前記相異なる長さの符号器を同一構造で動作させるため
には、一番大きな長さの符号、即ち、(３２、１０)符号
をショートニング(Shortening)するのが望ましい。前記
ショートニング方法を使用するためには符号シンボルの
穿孔が必要であるが、前記(３２、１０)符号の穿孔にお
いて、前記符号の最小距離は前記穿孔位置によって変わ
る。従って、前記穿孔された符号が最適の最小距離を有
するようにする穿孔位置を求めることが望ましい。
【００４３】例えば、前記複数個の符号中、(６、２)符
号として、最適の符号は(３、２)シンプレックス符号を
２回反復して使用するのが最小距離観点で一番望まし
い。この時、前記(３、２)シンプレックスの入力情報ビ
ットと出力される(３、２)シンプレックス符号語間の関
係は、下記＜表１＞のようである。
号として、最適の符号は(３、２)シンプレックス符号を
２回反復して使用するのが最小距離観点で一番望まし
い。この時、前記(３、２)シンプレックスの入力情報ビ
ットと出力される(３、２)シンプレックス符号語間の関
係は、下記＜表１＞のようである。
【表１】
【００４４】もし、前記(３、２)シンプレックス符号語
を２回反復すると、入力情報ビットと出力される(３、
２)シンプレックス符号語間の関係は、下記＜表２＞の
ようである。
を２回反復すると、入力情報ビットと出力される(３、
２)シンプレックス符号語間の関係は、下記＜表２＞の
ようである。
【表２】
【００４５】しかし、前記２回反復した(３、２)シンプ
レックス符号語は、既存の(１６、４)リードミュラー符
号をショートニングすることにより具現することができ
る。ショートニング方法に対して例を挙げて説明する
と、先ず、(１６、４)リードミュラー符号は長さ１６で
ある４個の基底符号語の線形結合である(ここで、４は
入力情報ビットの数である)。前記４個の入力情報ビッ
ト中、２ビットのみを受信するとは、長さ１６である４
個の基底符号語中、２個の基底符号語のみの線形結合を
使用し、残りは使用しないということである。また、前
記のように基底符号語の使用を制限した後、前記１６個
のシンボル中、１０個のシンボルを穿孔すると、前記
(１６、４)符号器を(６、２)符号器として動作させるこ
とができる。下記＜表３＞は前記ショートニング方法を
説明する。
レックス符号語は、既存の(１６、４)リードミュラー符
号をショートニングすることにより具現することができ
る。ショートニング方法に対して例を挙げて説明する
と、先ず、(１６、４)リードミュラー符号は長さ１６で
ある４個の基底符号語の線形結合である(ここで、４は
入力情報ビットの数である)。前記４個の入力情報ビッ
ト中、２ビットのみを受信するとは、長さ１６である４
個の基底符号語中、２個の基底符号語のみの線形結合を
使用し、残りは使用しないということである。また、前
記のように基底符号語の使用を制限した後、前記１６個
のシンボル中、１０個のシンボルを穿孔すると、前記
(１６、４)符号器を(６、２)符号器として動作させるこ
とができる。下記＜表３＞は前記ショートニング方法を
説明する。
【表３】
【００４６】前記＜表３＞を参照すると、先ず、全ての
(１６、４)符号語は４個の長さ１６である基底符号語
(表３のＡ、Ｂ、Ｃ、Ｄ)の線形結合である。この時、前
記(６、２)符号を得るために、前記４個の基底符号語
中、上位２個の符号語のみを使用する。すると、前記上
位４個の符号語のみ使用され、残り下位１２個の符号語
は自動的に使用されないようになる。また前記上位４個
の符号語を長さ６の符号語に形成するためには、１６個
のシンボル中、１０個のシンボルを穿孔すべきである。
前記＜表３＞で(＊)に表示された部分を穿孔し、残り６
個の符号シンボルを集めると、前記＜表２＞で示した２
回反復された(３、２)シンプレックス符号語を得ること
ができる。従って、下記では(３２、１０)リードミュラ
ー符号(Sub-code of the Second order Reed Muller co
de)をショートニングして、情報量の比が１：９である
場合に使用される(３、１)最適符号と(２７、９)最適符
号を形成する符号器の構造と、情報量の比が２：８であ
る場合に使用される(６、２)最適符号と(２４、８)最適
符号を形成する符号器の構造と、情報量の比が３：７で
ある場合に使用される(９、３)最適符号と(２１、７)最
適符号を形成する符号器の構造と、情報量の比が４：６
である場合に使用される(１２、４)最適符号と(１８、
６)最適符号を形成する符号器の構造と、情報量の比が
５：５である場合に使用される(１５、５)最適符号と
(１５、５)最適符号を形成する符号器の構造に対して実
施形態を通じて説明する。また、これに対応する復号器
の構造に対して実施形態を通じて説明する。
(１６、４)符号語は４個の長さ１６である基底符号語
(表３のＡ、Ｂ、Ｃ、Ｄ)の線形結合である。この時、前
記(６、２)符号を得るために、前記４個の基底符号語
中、上位２個の符号語のみを使用する。すると、前記上
位４個の符号語のみ使用され、残り下位１２個の符号語
は自動的に使用されないようになる。また前記上位４個
の符号語を長さ６の符号語に形成するためには、１６個
のシンボル中、１０個のシンボルを穿孔すべきである。
前記＜表３＞で(＊)に表示された部分を穿孔し、残り６
個の符号シンボルを集めると、前記＜表２＞で示した２
回反復された(３、２)シンプレックス符号語を得ること
ができる。従って、下記では(３２、１０)リードミュラ
ー符号(Sub-code of the Second order Reed Muller co
de)をショートニングして、情報量の比が１：９である
場合に使用される(３、１)最適符号と(２７、９)最適符
号を形成する符号器の構造と、情報量の比が２：８であ
る場合に使用される(６、２)最適符号と(２４、８)最適
符号を形成する符号器の構造と、情報量の比が３：７で
ある場合に使用される(９、３)最適符号と(２１、７)最
適符号を形成する符号器の構造と、情報量の比が４：６
である場合に使用される(１２、４)最適符号と(１８、
６)最適符号を形成する符号器の構造と、情報量の比が
５：５である場合に使用される(１５、５)最適符号と
(１５、５)最適符号を形成する符号器の構造に対して実
施形態を通じて説明する。また、これに対応する復号器
の構造に対して実施形態を通じて説明する。
【００４７】《１．送信器の構成及び動作》下記の実施
形態はハードスプリット方法で、ハードスプリット方法
の場合、それぞれ５ビットに構成される情報量を論理(L
ogical)スプリットモードのように、１０ビットを１：
９、２：８、３：７、４：６、５：５、６：４、７：
３、８：２、または９：１に分けて情報を示した後、そ
れぞれに対して符号化を適用できるようにする装置及び
方法を示す。
形態はハードスプリット方法で、ハードスプリット方法
の場合、それぞれ５ビットに構成される情報量を論理(L
ogical)スプリットモードのように、１０ビットを１：
９、２：８、３：７、４：６、５：５、６：４、７：
３、８：２、または９：１に分けて情報を示した後、そ
れぞれに対して符号化を適用できるようにする装置及び
方法を示す。
【００４８】図４は本発明の実施形態による送信器の構
造を示す。図４を参照すると、前記情報量の比に応じて
分けられたＤＳＣＨ用ＴＦＣＩビットとＤＣＨ用ＴＦＣ
Ｉビットが第１符号器４００と第２符号器４０５にそれ
ぞれ入力される。ここで、前記ＤＳＣＨ用ＴＦＣＩビッ
トはＴＦＣＩフィールド１、または第１ＴＦＣＩとし、
ＤＣＨ用ＴＦＣＩビットはＴＦＣＩフィールド２、また
は第２ＴＦＣＩビットとする。前記ＤＳＣＨ用ＴＦＣＩ
ビットは第１ＴＦＣＩビット発生器４５０で発生され、
ＤＣＨ用ＴＦＣＩビットは第２ＴＦＣＩビット発生器４
５５で発生される。前記第１及び第２ＴＦＣＩビットは
情報量の比に応じて、上述したように相異なる比率を有
する。また前記情報量の比に応じた符号語の長さ設定値
である符号長さ情報を示す長さ制御信号が第１符号器４
００と第２符号器４０５に入力される。前記符号長さ情
報は符号長さ情報発生器４６０で発生され、この時、前
記符号長さ情報は前記第１ＴＦＣＩビット及び第２ＴＦ
ＣＩビットの長さによって可変される値を有する。
造を示す。図４を参照すると、前記情報量の比に応じて
分けられたＤＳＣＨ用ＴＦＣＩビットとＤＣＨ用ＴＦＣ
Ｉビットが第１符号器４００と第２符号器４０５にそれ
ぞれ入力される。ここで、前記ＤＳＣＨ用ＴＦＣＩビッ
トはＴＦＣＩフィールド１、または第１ＴＦＣＩとし、
ＤＣＨ用ＴＦＣＩビットはＴＦＣＩフィールド２、また
は第２ＴＦＣＩビットとする。前記ＤＳＣＨ用ＴＦＣＩ
ビットは第１ＴＦＣＩビット発生器４５０で発生され、
ＤＣＨ用ＴＦＣＩビットは第２ＴＦＣＩビット発生器４
５５で発生される。前記第１及び第２ＴＦＣＩビットは
情報量の比に応じて、上述したように相異なる比率を有
する。また前記情報量の比に応じた符号語の長さ設定値
である符号長さ情報を示す長さ制御信号が第１符号器４
００と第２符号器４０５に入力される。前記符号長さ情
報は符号長さ情報発生器４６０で発生され、この時、前
記符号長さ情報は前記第１ＴＦＣＩビット及び第２ＴＦ
ＣＩビットの長さによって可変される値を有する。
【００４９】この時、前記情報量の比が６：４である場
合、前記符号器４００は前記６ビットのＤＳＣＨ用ＴＦ
ＣＩビットを受信すると同時に、６ビットを受信して１
８シンボルの符号語を出力する(１８、６)符号器として
動作するようにする長さ制御信号に応答して、１８シン
ボルの符号化シンボルを出力し、符号器４０５は前記４
ビットのＤＣＨ用ＴＦＣＩビットを受信すると同時に、
４ビットを受信して１２シンボルの符号語を出力する
(１２、４)符号器として動作するようにする長さ制御信
号に応答して、１２シンボルの符号化シンボルを出力す
るようになる。また、情報量の比が７：３である場合、
前記符号器４００は前記７ビットのＤＳＣＨ用ＴＦＣＩ
ビットを受信すると同時に、７ビットを受信して２１シ
ンボルの符号語を出力する(２１、７)符号器として動作
するようにする長さ制御信号に応答して、２１シンボル
の符号化シンボルを出力し、前記符号器４０５は前記３
ビットのＤＣＨ用ＴＦＣＩビットを受信すると同時に、
３ビットを受信して９シンボルの符号語を出力する
(９、３)符号器として動作するようにする長さ制御信号
に応答して、９シンボルの符号化シンボルを出力するよ
うになる。また、情報量の比が８：２である場合、前記
符号器４００は前記８ビットのＤＳＣＨ用ＴＦＣＩビッ
トを受信すると同時に、８ビットを受信して２４シンボ
ルの符号語を出力する(２４、８)符号器として動作する
ようにする長さ制御信号に応答して、２４シンボルの符
号化シンボルを出力し、前記符号器４０５は前記２ビッ
トのＤＣＨ用ＴＦＣＩビットを受信すると同時に、２ビ
ットを受信して６シンボルの符号語を出力する(６、２)
符号器として動作するようにする長さ制御信号に応答し
て、６シンボルの符号化シンボルを出力するようにな
る。
合、前記符号器４００は前記６ビットのＤＳＣＨ用ＴＦ
ＣＩビットを受信すると同時に、６ビットを受信して１
８シンボルの符号語を出力する(１８、６)符号器として
動作するようにする長さ制御信号に応答して、１８シン
ボルの符号化シンボルを出力し、符号器４０５は前記４
ビットのＤＣＨ用ＴＦＣＩビットを受信すると同時に、
４ビットを受信して１２シンボルの符号語を出力する
(１２、４)符号器として動作するようにする長さ制御信
号に応答して、１２シンボルの符号化シンボルを出力す
るようになる。また、情報量の比が７：３である場合、
前記符号器４００は前記７ビットのＤＳＣＨ用ＴＦＣＩ
ビットを受信すると同時に、７ビットを受信して２１シ
ンボルの符号語を出力する(２１、７)符号器として動作
するようにする長さ制御信号に応答して、２１シンボル
の符号化シンボルを出力し、前記符号器４０５は前記３
ビットのＤＣＨ用ＴＦＣＩビットを受信すると同時に、
３ビットを受信して９シンボルの符号語を出力する
(９、３)符号器として動作するようにする長さ制御信号
に応答して、９シンボルの符号化シンボルを出力するよ
うになる。また、情報量の比が８：２である場合、前記
符号器４００は前記８ビットのＤＳＣＨ用ＴＦＣＩビッ
トを受信すると同時に、８ビットを受信して２４シンボ
ルの符号語を出力する(２４、８)符号器として動作する
ようにする長さ制御信号に応答して、２４シンボルの符
号化シンボルを出力し、前記符号器４０５は前記２ビッ
トのＤＣＨ用ＴＦＣＩビットを受信すると同時に、２ビ
ットを受信して６シンボルの符号語を出力する(６、２)
符号器として動作するようにする長さ制御信号に応答し
て、６シンボルの符号化シンボルを出力するようにな
る。
【００５０】また、情報量の比が９：１である場合、前
記符号器４００は前記９ビットのＤＳＣＨ用ＴＦＣＩビ
ットを受信すると同時に、９ビットを受信して２７シン
ボルの符号語を出力する(２７、９)符号器として動作す
るようにする長さ制御信号に応答して、２７シンボルの
符号化シンボルを出力し、前記符号器４０５は前記１ビ
ットのＤＣＨ用ＴＦＣＩビットを受信すると同時に、１
ビットを受信して３シンボルの符号語を出力する(３、
１)符号器として動作するようにする長さ制御信号に応
答して、３シンボルの符号化シンボルを出力するように
なる。
記符号器４００は前記９ビットのＤＳＣＨ用ＴＦＣＩビ
ットを受信すると同時に、９ビットを受信して２７シン
ボルの符号語を出力する(２７、９)符号器として動作す
るようにする長さ制御信号に応答して、２７シンボルの
符号化シンボルを出力し、前記符号器４０５は前記１ビ
ットのＤＣＨ用ＴＦＣＩビットを受信すると同時に、１
ビットを受信して３シンボルの符号語を出力する(３、
１)符号器として動作するようにする長さ制御信号に応
答して、３シンボルの符号化シンボルを出力するように
なる。
【００５１】図５は前記符号器４００及び符号器４０５
の構造を示す。図５を参照して前記符号器の動作をそれ
ぞれの情報量の比に応じて説明する。
の構造を示す。図５を参照して前記符号器の動作をそれ
ぞれの情報量の比に応じて説明する。
【００５２】〈１．情報量の比が１：９である場合〉情
報量の比が１：９である場合、符号器４００は(３、１)
符号器として動作し、符号器４０５は(２７、９)符号器
として動作する。従って、符号器４００と符号器４０５
の動作については別々に説明する。まず最初に前記符号
化器４００の動作について説明することにする。
報量の比が１：９である場合、符号器４００は(３、１)
符号器として動作し、符号器４０５は(２７、９)符号器
として動作する。従って、符号器４００と符号器４０５
の動作については別々に説明する。まず最初に前記符号
化器４００の動作について説明することにする。
【００５３】１ビットの入力ビットが符号器４００に入
力されると、前記入力ビットはａ０にし、残りａ１、ａ
２、ａ３、ａ４、ａ５、ａ６、ａ７、ａ８、ａ９はすべ
て０に満たす。すると、前記入力ビットａ０は乗算器５
１０に、入力ビットａ１は乗算器５１２に、入力ビット
ａ２は乗算器５１４に、入力ビットａ３は乗算器５１６
に、入力ビットａ４は乗算器５１８に、入力ビットａ５
は乗算器５２０に、入力ビットａ６は乗算器５２２に、
入力ビットａ７は乗算器５２４に、入力ビットａ８は乗
算器５２６に、入力ビットａ９は乗算器５２８に入力さ
れる。これと同時に、ウォルシュ符号生成器５００は基
底符号語Ｗ１＝１０１０１０１０１０１０１０１１０１
０１０１０１０１０１０１００を生成して乗算器５１０
に出力すると、前記乗算器５１０はシンボル単位に前記
符号語Ｗ１と入力ビットａ０を乗算して排他的加算器５
４０に出力する。また、前記ウォルシュ符号生成器５０
０はその以外の基底符号語Ｗ２、Ｗ４、Ｗ８、Ｗ１６を
生成してそれぞれ乗算器５１２、５１４、５１６、５１
８に出力し、all １符号生成器５０２は全部１である基
底符号語を生成して乗算器５２０に出力する。
力されると、前記入力ビットはａ０にし、残りａ１、ａ
２、ａ３、ａ４、ａ５、ａ６、ａ７、ａ８、ａ９はすべ
て０に満たす。すると、前記入力ビットａ０は乗算器５
１０に、入力ビットａ１は乗算器５１２に、入力ビット
ａ２は乗算器５１４に、入力ビットａ３は乗算器５１６
に、入力ビットａ４は乗算器５１８に、入力ビットａ５
は乗算器５２０に、入力ビットａ６は乗算器５２２に、
入力ビットａ７は乗算器５２４に、入力ビットａ８は乗
算器５２６に、入力ビットａ９は乗算器５２８に入力さ
れる。これと同時に、ウォルシュ符号生成器５００は基
底符号語Ｗ１＝１０１０１０１０１０１０１０１１０１
０１０１０１０１０１０１００を生成して乗算器５１０
に出力すると、前記乗算器５１０はシンボル単位に前記
符号語Ｗ１と入力ビットａ０を乗算して排他的加算器５
４０に出力する。また、前記ウォルシュ符号生成器５０
０はその以外の基底符号語Ｗ２、Ｗ４、Ｗ８、Ｗ１６を
生成してそれぞれ乗算器５１２、５１４、５１６、５１
８に出力し、all １符号生成器５０２は全部１である基
底符号語を生成して乗算器５２０に出力する。
【００５４】マスク生成器５０４は基底符号語Ｍ１、Ｍ
２、Ｍ４、Ｍ８を生成してそれぞれ乗算器５２２、５２
４、５２６、５２８に出力する。しかし、前記乗算器５
１２、５１４、５１６、５１８、５２０、５２２、５２
４、５２６、５２８それぞれに入力された前記入力ビッ
トａ１、ａ２、ａ３、ａ４、ａ５、ａ６、ａ７、ａ８、
ａ９がすべて０であるので、前記乗算器５１２、５１
４、５１６、５１８、５２０、５２２、５２４、５２
６、５２８は０(信号なし)を出力して、排他的加算器５
４０の出力に影響を与えない。即ち、前記排他的加算器
５４０が乗算器５１０、５１２、５１４、５１６、５１
８、５２０、５２２、５２４、５２６、５２８の出力値
を排他的加算した値が、前記乗算器５１０の出力値と同
一である。前記排他的加算器５４０から出力された３２
個のシンボルは穿孔器５６０に入力される。
２、Ｍ４、Ｍ８を生成してそれぞれ乗算器５２２、５２
４、５２６、５２８に出力する。しかし、前記乗算器５
１２、５１４、５１６、５１８、５２０、５２２、５２
４、５２６、５２８それぞれに入力された前記入力ビッ
トａ１、ａ２、ａ３、ａ４、ａ５、ａ６、ａ７、ａ８、
ａ９がすべて０であるので、前記乗算器５１２、５１
４、５１６、５１８、５２０、５２２、５２４、５２
６、５２８は０(信号なし)を出力して、排他的加算器５
４０の出力に影響を与えない。即ち、前記排他的加算器
５４０が乗算器５１０、５１２、５１４、５１６、５１
８、５２０、５２２、５２４、５２６、５２８の出力値
を排他的加算した値が、前記乗算器５１０の出力値と同
一である。前記排他的加算器５４０から出力された３２
個のシンボルは穿孔器５６０に入力される。
【００５５】これと同時に、制御器５５０は符号長さ情
報を受信し、符号長さに該当する穿孔位置を示す制御信
号を穿孔器５６０に出力し、前記穿孔器５６０は前記制
御器５５０で出力された長さ制御信号によって前記入力
された０番目から３１番目までの総３２個の符号シンボ
ル中、０、１、３、６、７、８、９、１０、１１、１
２、１３、１４、１５、１６、１７、１８、１９、２
０、２１、２２、２３、２４、２５、２６、２７、２
８、２９、３０、３１番目符号シンボルを穿孔する。言
い換えれば、前記穿孔器５６０は３２符号シンボル中、
２９シンボルが穿孔された３個の符号化シンボルを出力
する。
報を受信し、符号長さに該当する穿孔位置を示す制御信
号を穿孔器５６０に出力し、前記穿孔器５６０は前記制
御器５５０で出力された長さ制御信号によって前記入力
された０番目から３１番目までの総３２個の符号シンボ
ル中、０、１、３、６、７、８、９、１０、１１、１
２、１３、１４、１５、１６、１７、１８、１９、２
０、２１、２２、２３、２４、２５、２６、２７、２
８、２９、３０、３１番目符号シンボルを穿孔する。言
い換えれば、前記穿孔器５６０は３２符号シンボル中、
２９シンボルが穿孔された３個の符号化シンボルを出力
する。
【００５６】符号器４０５の動作において、９ビットの
入力ビットが符号器４０５に入力されると、前記入力ビ
ットはそれぞれａ０、ａ１、ａ２、ａ３、ａ４、ａ５、
ａ６、ａ７、ａ８にし、残りａ９は０に満たす。前記入
力ビットａ０は乗算器５１０に、入力ビットａ１は乗算
器５１２に、入力ビットａ２は乗算器５１４に、入力ビ
ットａ３は乗算器５１６に、入力ビットａ４は乗算器５
１８に、入力ビットａ５は乗算器５２０に、入力ビット
ａ６は乗算器５２２に、入力ビットａ７は乗算器５２４
に、入力ビットａ８は乗算器５２６に、入力ビットａ９
は乗算器５２８に入力される。これと同時に、ウォルシ
ュ符号生成器５００は基底符号語Ｗ１＝１０１０１０１
０１０１０１０１１０１０１０１０１０１０１０１００
を生成して乗算器５１０に出力し、基底符号語Ｗ２＝０
１１００１１００１１００１１０１１００１１００１１
００１１００を生成して乗算器５１２に出力し、基底符
号語Ｗ４＝０００１１１１００００１１１１０００１１
１１００００１１１１００を生成して乗算器５１４に出
力し、基底符号語Ｗ８＝０００００００１１１１１１１
１０００００００１１１１１１１１００を生成して乗算
器５１６に出力し、基底符号語Ｗ１６＝０００００００
００００００００１１１１１１１１１１１１１１１０１
を生成して乗算器５１８に出力する。すると、前記乗算
器５１０はシンボル単位に前記基底符号語Ｗ１と入力ビ
ットａ０を乗算して排他的加算器５４０に出力し、前記
乗算器５１２はシンボル単位に前記基底符号語Ｗ２と入
力ビットａ１を乗算して排他的加算器５４０に出力し、
前記乗算器５１４はシンボル単位に前記基底符号語Ｗ４
と入力ビットａ２を乗算して排他的加算器５４０に出力
し、前記乗算器５１６はシンボル単位に前記基底符号語
Ｗ８と入力ビットａ３を乗算して排他的加算器５４０に
出力し、前記乗算器５１８はシンボル単位に前記基底符
号語Ｗ１６と入力ビットａ４を乗算して排他的加算器５
４０に出力する。また、all １符号生成器５０２は全部
１である長さ３２の基底符号語を生成して乗算器５２０
に出力すると、前記乗算器５２０はシンボル単位に前記
全部１である基底符号語と入力ビットａ５を乗算して排
他的加算器５４０に出力する。
入力ビットが符号器４０５に入力されると、前記入力ビ
ットはそれぞれａ０、ａ１、ａ２、ａ３、ａ４、ａ５、
ａ６、ａ７、ａ８にし、残りａ９は０に満たす。前記入
力ビットａ０は乗算器５１０に、入力ビットａ１は乗算
器５１２に、入力ビットａ２は乗算器５１４に、入力ビ
ットａ３は乗算器５１６に、入力ビットａ４は乗算器５
１８に、入力ビットａ５は乗算器５２０に、入力ビット
ａ６は乗算器５２２に、入力ビットａ７は乗算器５２４
に、入力ビットａ８は乗算器５２６に、入力ビットａ９
は乗算器５２８に入力される。これと同時に、ウォルシ
ュ符号生成器５００は基底符号語Ｗ１＝１０１０１０１
０１０１０１０１１０１０１０１０１０１０１０１００
を生成して乗算器５１０に出力し、基底符号語Ｗ２＝０
１１００１１００１１００１１０１１００１１００１１
００１１００を生成して乗算器５１２に出力し、基底符
号語Ｗ４＝０００１１１１００００１１１１０００１１
１１００００１１１１００を生成して乗算器５１４に出
力し、基底符号語Ｗ８＝０００００００１１１１１１１
１０００００００１１１１１１１１００を生成して乗算
器５１６に出力し、基底符号語Ｗ１６＝０００００００
００００００００１１１１１１１１１１１１１１１０１
を生成して乗算器５１８に出力する。すると、前記乗算
器５１０はシンボル単位に前記基底符号語Ｗ１と入力ビ
ットａ０を乗算して排他的加算器５４０に出力し、前記
乗算器５１２はシンボル単位に前記基底符号語Ｗ２と入
力ビットａ１を乗算して排他的加算器５４０に出力し、
前記乗算器５１４はシンボル単位に前記基底符号語Ｗ４
と入力ビットａ２を乗算して排他的加算器５４０に出力
し、前記乗算器５１６はシンボル単位に前記基底符号語
Ｗ８と入力ビットａ３を乗算して排他的加算器５４０に
出力し、前記乗算器５１８はシンボル単位に前記基底符
号語Ｗ１６と入力ビットａ４を乗算して排他的加算器５
４０に出力する。また、all １符号生成器５０２は全部
１である長さ３２の基底符号語を生成して乗算器５２０
に出力すると、前記乗算器５２０はシンボル単位に前記
全部１である基底符号語と入力ビットａ５を乗算して排
他的加算器５４０に出力する。
【００５７】また、マスク生成器５０４は基底符号語Ｍ
１＝０１０１ ００００ １１０００１１１ １１００ ０
００１ １１０１ １１０１を生成して乗算器５２２に出
力し、基底符号語Ｍ２＝００００ ００１１ １００１
１０１１ １０１１ ０１１１ ０００１ １１００を生成
して乗算器５２４に出力し、基底符号語Ｍ４＝０００１
０１０１ １１１１ ００１０ ０１１０ １１００ １０
１０ １１００を生成して乗算器５２６に出力する。す
ると、前記乗算器５２２はシンボル単位に前記基底符号
語Ｍ１と入力ビットａ６を乗算して排他的加算器５４０
に出力し、前記乗算器５２４はシンボル単位に前記基底
符号語Ｍ２と入力ビットａ７を乗算して排他的加算器５
４０に出力し、前記乗算器５２６はシンボル単位に前記
基底符号語Ｍ４と入力ビットａ８を乗算して排他的加算
器５４０に出力する。また、前記マスク生成器５０４は
基底符号語Ｍ８を生成して乗算器５２８に出力する。し
かし、前記乗算器５２８に入力された前記入力ビットａ
９が０であるので、前記乗算器５２８は０(信号なし)を
出力して、排他的加算器５４０の出力に影響を与えな
い。即ち、前記排他的加算器５４０が乗算器５１０、５
１２、５１４、５１６、５１８、５２０、５２２、５２
４、５２６、５２８からの出力値をすべて排他的加算し
た値は、前記乗算器５１０、５１２、５１４、５１６、
５１８、５２０、５２２、５２４、５２６からの出力値
を排他的加算した値と同一である。前記排他的加算器５
４０から出力された３２個のシンボルは穿孔器５６０に
入力される。
１＝０１０１ ００００ １１０００１１１ １１００ ０
００１ １１０１ １１０１を生成して乗算器５２２に出
力し、基底符号語Ｍ２＝００００ ００１１ １００１
１０１１ １０１１ ０１１１ ０００１ １１００を生成
して乗算器５２４に出力し、基底符号語Ｍ４＝０００１
０１０１ １１１１ ００１０ ０１１０ １１００ １０
１０ １１００を生成して乗算器５２６に出力する。す
ると、前記乗算器５２２はシンボル単位に前記基底符号
語Ｍ１と入力ビットａ６を乗算して排他的加算器５４０
に出力し、前記乗算器５２４はシンボル単位に前記基底
符号語Ｍ２と入力ビットａ７を乗算して排他的加算器５
４０に出力し、前記乗算器５２６はシンボル単位に前記
基底符号語Ｍ４と入力ビットａ８を乗算して排他的加算
器５４０に出力する。また、前記マスク生成器５０４は
基底符号語Ｍ８を生成して乗算器５２８に出力する。し
かし、前記乗算器５２８に入力された前記入力ビットａ
９が０であるので、前記乗算器５２８は０(信号なし)を
出力して、排他的加算器５４０の出力に影響を与えな
い。即ち、前記排他的加算器５４０が乗算器５１０、５
１２、５１４、５１６、５１８、５２０、５２２、５２
４、５２６、５２８からの出力値をすべて排他的加算し
た値は、前記乗算器５１０、５１２、５１４、５１６、
５１８、５２０、５２２、５２４、５２６からの出力値
を排他的加算した値と同一である。前記排他的加算器５
４０から出力された３２個のシンボルは穿孔器５６０に
入力される。
【００５８】これと同時に、制御器５５０は符号長さ情
報を受信し、符号長さに該当する穿孔位置を示す制御信
号を穿孔器５６０に出力し、前記穿孔器５６０は前記制
御器５５０で出力された制御信号によって前記入力され
た０番目から３１番目までの総３２個の符号シンボル
中、０、２、８、１９、２０番目符号シンボルを穿孔す
る。言い換えれば、前記穿孔器５６０は３２個の符号シ
ンボル中、５シンボルが穿孔された２７個の符号化シン
ボルを出力する。
報を受信し、符号長さに該当する穿孔位置を示す制御信
号を穿孔器５６０に出力し、前記穿孔器５６０は前記制
御器５５０で出力された制御信号によって前記入力され
た０番目から３１番目までの総３２個の符号シンボル
中、０、２、８、１９、２０番目符号シンボルを穿孔す
る。言い換えれば、前記穿孔器５６０は３２個の符号シ
ンボル中、５シンボルが穿孔された２７個の符号化シン
ボルを出力する。
【００５９】〈２．情報量の比が２：８である場合〉情
報量の比が２：８である場合、符号器４００は(６、２)
符号器として動作し、符号器４０５は(２４、８)符号器
として動作する。従って、符号器４００と符号器４０５
の動作については別々に説明する。まず最初に前記符号
化器４００の動作について説明することにする。
報量の比が２：８である場合、符号器４００は(６、２)
符号器として動作し、符号器４０５は(２４、８)符号器
として動作する。従って、符号器４００と符号器４０５
の動作については別々に説明する。まず最初に前記符号
化器４００の動作について説明することにする。
【００６０】２ビットの入力ビットが符号器４００に入
力されると、前記入力ビットはａ０、ａ１にし、残りａ
２、ａ３、ａ４、ａ５、ａ６、ａ７、ａ８、ａ９は０に
満たす。前記入力ビットａ０は乗算器５１０に、入力ビ
ットａ１は乗算器５１２に、入力ビットａ２は乗算器５
１４に、入力ビットａ３は乗算器５１６に、入力ビット
ａ４は乗算器５１８に、入力ビットａ５は乗算器５２０
に、入力ビットａ６は乗算器５２２に、入力ビットａ７
は乗算器５２４に、入力ビットａ８は乗算器５２６に、
入力ビットａ９は乗算器５２８に入力される。これと同
時に、ウォルシュ符号生成器５００は基底符号語Ｗ１＝
１０１０１０１０１０１０１０１１０１０１０１０１０
１０１０１００を生成して乗算器５１０に出力すると、
前記乗算器５１０はシンボル単位に前記符号語Ｗ１と入
力ビットａ０を乗算して排他的加算器５４０に出力し、
基底符号語Ｗ２＝０１１００１１００１１００１１０１
１００１１００１１００１１００を生成して乗算器５１
２に出力すると、前記乗算器５１２はシンボル単位に前
記符号語Ｗ２と入力ビットａ１を乗算して排他的加算器
５４０に出力する。また、前記ウォルシュ符号生成器５
００は、その以外の基底符号語Ｗ４、Ｗ８、Ｗ１６を生
成してそれぞれ乗算器５１４、５１６、５１８に出力
し、all １符号生成器５０２は全部１である基底符号語
を生成して乗算器５２０に出力する。
力されると、前記入力ビットはａ０、ａ１にし、残りａ
２、ａ３、ａ４、ａ５、ａ６、ａ７、ａ８、ａ９は０に
満たす。前記入力ビットａ０は乗算器５１０に、入力ビ
ットａ１は乗算器５１２に、入力ビットａ２は乗算器５
１４に、入力ビットａ３は乗算器５１６に、入力ビット
ａ４は乗算器５１８に、入力ビットａ５は乗算器５２０
に、入力ビットａ６は乗算器５２２に、入力ビットａ７
は乗算器５２４に、入力ビットａ８は乗算器５２６に、
入力ビットａ９は乗算器５２８に入力される。これと同
時に、ウォルシュ符号生成器５００は基底符号語Ｗ１＝
１０１０１０１０１０１０１０１１０１０１０１０１０
１０１０１００を生成して乗算器５１０に出力すると、
前記乗算器５１０はシンボル単位に前記符号語Ｗ１と入
力ビットａ０を乗算して排他的加算器５４０に出力し、
基底符号語Ｗ２＝０１１００１１００１１００１１０１
１００１１００１１００１１００を生成して乗算器５１
２に出力すると、前記乗算器５１２はシンボル単位に前
記符号語Ｗ２と入力ビットａ１を乗算して排他的加算器
５４０に出力する。また、前記ウォルシュ符号生成器５
００は、その以外の基底符号語Ｗ４、Ｗ８、Ｗ１６を生
成してそれぞれ乗算器５１４、５１６、５１８に出力
し、all １符号生成器５０２は全部１である基底符号語
を生成して乗算器５２０に出力する。
【００６１】マスク生成器５０４は前記基底符号語Ｍ
１、Ｍ２、Ｍ４、Ｍ８を生成してそれぞれ乗算器５２
２、５２４、５２６、５２８に出力する。しかし、前記
乗算器５１４、５１６、５１８、５２０、５２２、５２
４、５２６、５２８に入力された前記入力ビットａ２、
ａ３、ａ４、ａ５、ａ６、ａ７、ａ８、ａ９が０である
ので、前記乗算器５１４、５１６、５１８、５２０、５
２２、５２４、５２６、５２８は０を出力して、排他的
加算器５４０の出力に影響を与えない。即ち、前記排他
的加算器５４０が乗算器５１０、５１２、５１４、５１
６、５１８、５２０、５２２、５２４、５２６、５２８
の出力値を排他的加算した値は、前記乗算器５１０と乗
算器５１２の出力値を排他的加算した値と同一である。
前記排他的加算器５４０から出力された３２個のシンボ
ルは穿孔器５６０に入力される。
１、Ｍ２、Ｍ４、Ｍ８を生成してそれぞれ乗算器５２
２、５２４、５２６、５２８に出力する。しかし、前記
乗算器５１４、５１６、５１８、５２０、５２２、５２
４、５２６、５２８に入力された前記入力ビットａ２、
ａ３、ａ４、ａ５、ａ６、ａ７、ａ８、ａ９が０である
ので、前記乗算器５１４、５１６、５１８、５２０、５
２２、５２４、５２６、５２８は０を出力して、排他的
加算器５４０の出力に影響を与えない。即ち、前記排他
的加算器５４０が乗算器５１０、５１２、５１４、５１
６、５１８、５２０、５２２、５２４、５２６、５２８
の出力値を排他的加算した値は、前記乗算器５１０と乗
算器５１２の出力値を排他的加算した値と同一である。
前記排他的加算器５４０から出力された３２個のシンボ
ルは穿孔器５６０に入力される。
【００６２】これと同時に、前記制御器５５０は符号長
さ情報を受信し、符号長さに該当する穿孔位置を示す制
御信号を穿孔器５６０に出力する。前記穿孔器５６０は
前記制御器５５０で出力された制御信号によって前記入
力された０番目から３１番目までの総３２個の符号シン
ボル中、３、７、８、９、１０、１１、１２、１３、１
４、１５、１６、１７、１８、１９、２０、２１、２
２、２３、２４、２５、２６、２７、２８、２９、３
０、３１番目符号シンボルを穿孔する。言い換えれば、
前記穿孔器５６０は３２符号シンボル中、２６シンボル
が穿孔された６個の符号化シンボルを出力する。
さ情報を受信し、符号長さに該当する穿孔位置を示す制
御信号を穿孔器５６０に出力する。前記穿孔器５６０は
前記制御器５５０で出力された制御信号によって前記入
力された０番目から３１番目までの総３２個の符号シン
ボル中、３、７、８、９、１０、１１、１２、１３、１
４、１５、１６、１７、１８、１９、２０、２１、２
２、２３、２４、２５、２６、２７、２８、２９、３
０、３１番目符号シンボルを穿孔する。言い換えれば、
前記穿孔器５６０は３２符号シンボル中、２６シンボル
が穿孔された６個の符号化シンボルを出力する。
【００６３】符号器４０５の動作において、８ビットの
入力ビットが符号器４０５に入力されると、前記入力ビ
ットはそれぞれａ０、ａ１、ａ２、ａ３、ａ４、ａ５、
ａ６、ａ７にし、残りａ８、ａ９は０に満たす。する
と、前記入力ビットａ０は乗算器５１０に、入力ビット
ａ１は乗算器５１２に、入力ビットａ２は乗算器５１４
に、入力ビットａ３は乗算器５１６に、入力ビットａ４
は乗算器５１８に、入力ビットａ５は乗算器５２０に、
入力ビットａ６は乗算器５２２に、入力ビットａ７は乗
算器５２４に、入力ビットａ８は乗算器５２６に、入力
ビットａ９は乗算器５２８に入力される。これと同時
に、ウォルシュ符号生成器５００は基底符号語Ｗ１＝１
０１０１０１０１０１０１０１１０１０１０１０１０１
０１０１００を生成して乗算器５１０に出力し、基底符
号語Ｗ２＝０１１００１１００１１００１１０１１００
１１００１１００１１００を生成して乗算器５１２に出
力し、基底符号語Ｗ４＝０００１１１１００００１１１
１０００１１１１００００１１１１００を生成して乗算
器５１４に出力し、基底符号語Ｗ８＝０００００００１
１１１１１１１０００００００１１１１１１１１００を
生成して乗算器５１６に出力し、基底符号語Ｗ１６＝０
００００００００００００００１１１１１１１１１１１
１１１１０１を生成して乗算器５１８に出力する。する
と、前記乗算器５１０はシンボル単位に前記基底符号語
Ｗ１と入力ビットａ０を乗算して排他的加算器５４０に
出力し、前記乗算器５１２はシンボル単位に前記基底符
号語Ｗ２と入力ビットａ１を乗算して排他的加算器５４
０に出力し、前記乗算器５１４はシンボル単位に前記基
底符号語Ｗ４と入力ビットａ２を乗算して排他的加算器
５４０に出力し、前記乗算器５１６はシンボル単位に前
記基底符号語Ｗ８と入力ビットａ３を乗算して排他的加
算器５４０に出力し、前記乗算器５１８はシンボル単位
に前記基底符号語Ｗ１６と入力ビットａ４を乗算して排
他的加算器５４０に出力する。また、all １符号生成器
５０２は全部１である長さ３２の基底符号語を生成して
乗算器５２０に出力する。すると、前記乗算器５２０は
シンボル単位に全部１である前記基底符号語と入力ビッ
トａ５を乗算して排他的加算器５４０に出力する。
入力ビットが符号器４０５に入力されると、前記入力ビ
ットはそれぞれａ０、ａ１、ａ２、ａ３、ａ４、ａ５、
ａ６、ａ７にし、残りａ８、ａ９は０に満たす。する
と、前記入力ビットａ０は乗算器５１０に、入力ビット
ａ１は乗算器５１２に、入力ビットａ２は乗算器５１４
に、入力ビットａ３は乗算器５１６に、入力ビットａ４
は乗算器５１８に、入力ビットａ５は乗算器５２０に、
入力ビットａ６は乗算器５２２に、入力ビットａ７は乗
算器５２４に、入力ビットａ８は乗算器５２６に、入力
ビットａ９は乗算器５２８に入力される。これと同時
に、ウォルシュ符号生成器５００は基底符号語Ｗ１＝１
０１０１０１０１０１０１０１１０１０１０１０１０１
０１０１００を生成して乗算器５１０に出力し、基底符
号語Ｗ２＝０１１００１１００１１００１１０１１００
１１００１１００１１００を生成して乗算器５１２に出
力し、基底符号語Ｗ４＝０００１１１１００００１１１
１０００１１１１００００１１１１００を生成して乗算
器５１４に出力し、基底符号語Ｗ８＝０００００００１
１１１１１１１０００００００１１１１１１１１００を
生成して乗算器５１６に出力し、基底符号語Ｗ１６＝０
００００００００００００００１１１１１１１１１１１
１１１１０１を生成して乗算器５１８に出力する。する
と、前記乗算器５１０はシンボル単位に前記基底符号語
Ｗ１と入力ビットａ０を乗算して排他的加算器５４０に
出力し、前記乗算器５１２はシンボル単位に前記基底符
号語Ｗ２と入力ビットａ１を乗算して排他的加算器５４
０に出力し、前記乗算器５１４はシンボル単位に前記基
底符号語Ｗ４と入力ビットａ２を乗算して排他的加算器
５４０に出力し、前記乗算器５１６はシンボル単位に前
記基底符号語Ｗ８と入力ビットａ３を乗算して排他的加
算器５４０に出力し、前記乗算器５１８はシンボル単位
に前記基底符号語Ｗ１６と入力ビットａ４を乗算して排
他的加算器５４０に出力する。また、all １符号生成器
５０２は全部１である長さ３２の基底符号語を生成して
乗算器５２０に出力する。すると、前記乗算器５２０は
シンボル単位に全部１である前記基底符号語と入力ビッ
トａ５を乗算して排他的加算器５４０に出力する。
【００６４】また、マスク生成器５０４は基底符号語Ｍ
１＝０１０１ ００００ １１０００１１１ １１００ ０
００１ １１０１ １１０１を生成して乗算器５２２に出
力し、基底符号語Ｍ２＝００００ ００１１ １００１
１０１１ １０１１ ０１１１ ０００１ １１００を生成
して乗算器５２４に出力する。前記乗算器５２２はシン
ボル単位に前記基底符号語Ｍ１と入力ビットａ６を乗算
して排他的加算器５４０に出力し、前記乗算器５２４は
シンボル単位に前記基底符号語Ｍ２と入力ビットａ７を
乗算して排他的加算器５４０に出力する。また、前記マ
スク生成器５０４は前記基底符号語Ｍ４、Ｍ８を生成し
てそれぞれ乗算器５２６及び５２８に出力する。しか
し、前記乗算器５２６、５２８にそれぞれ入力された前
記入力ビットａ８、ａ９が０であるので、前記乗算器５
２６、５２８は０(信号なし)を出力して、前記排他的加
算器５４０の出力に影響を与えない。即ち、前記排他的
加算器５４０が乗算器５１０、５１２、５１４、５１
６、５１８、５２０、５２２、５２４、５２６、５２８
からの出力値をすべて排他的加算して値と、前記乗算器
５１０、５１２、５１４、５１６、５１８、５２０、５
２２、５２４からの出力値を排他的加算した値が同一で
ある。前記排他的加算器５４０から出力された３２個の
シンボルは穿孔器５６０に入力される。
１＝０１０１ ００００ １１０００１１１ １１００ ０
００１ １１０１ １１０１を生成して乗算器５２２に出
力し、基底符号語Ｍ２＝００００ ００１１ １００１
１０１１ １０１１ ０１１１ ０００１ １１００を生成
して乗算器５２４に出力する。前記乗算器５２２はシン
ボル単位に前記基底符号語Ｍ１と入力ビットａ６を乗算
して排他的加算器５４０に出力し、前記乗算器５２４は
シンボル単位に前記基底符号語Ｍ２と入力ビットａ７を
乗算して排他的加算器５４０に出力する。また、前記マ
スク生成器５０４は前記基底符号語Ｍ４、Ｍ８を生成し
てそれぞれ乗算器５２６及び５２８に出力する。しか
し、前記乗算器５２６、５２８にそれぞれ入力された前
記入力ビットａ８、ａ９が０であるので、前記乗算器５
２６、５２８は０(信号なし)を出力して、前記排他的加
算器５４０の出力に影響を与えない。即ち、前記排他的
加算器５４０が乗算器５１０、５１２、５１４、５１
６、５１８、５２０、５２２、５２４、５２６、５２８
からの出力値をすべて排他的加算して値と、前記乗算器
５１０、５１２、５１４、５１６、５１８、５２０、５
２２、５２４からの出力値を排他的加算した値が同一で
ある。前記排他的加算器５４０から出力された３２個の
シンボルは穿孔器５６０に入力される。
【００６５】これと同時に、前記制御器５５０は符号長
さ情報を受信し、符号長さに該当する穿孔位置を示す制
御信号を穿孔器５６０に出力する。前記穿孔器５６０は
前記制御器５５０で出力された制御信号に応じて前記入
力された０番目から３１番目までの総３２個の符号シン
ボル中、１、７、１３、１５、２０、２５、３０、３１
番目符号シンボルを穿孔する。言い換えれば、前記穿孔
器５６０は３２符号シンボル中、８シンボルが穿孔され
た２４個の符号化シンボルを出力する。
さ情報を受信し、符号長さに該当する穿孔位置を示す制
御信号を穿孔器５６０に出力する。前記穿孔器５６０は
前記制御器５５０で出力された制御信号に応じて前記入
力された０番目から３１番目までの総３２個の符号シン
ボル中、１、７、１３、１５、２０、２５、３０、３１
番目符号シンボルを穿孔する。言い換えれば、前記穿孔
器５６０は３２符号シンボル中、８シンボルが穿孔され
た２４個の符号化シンボルを出力する。
【００６６】〈３．情報量の比が３：７である場合〉情
報量の比が３：７である場合、符号器４００は(９、３)
符号器として動作し、符号器４０５は(２１、７)符号器
として動作する。従って、符号器４００及び符号器４０
５の動作については別々に説明する。まず最初に前記符
号化器４００の動作について説明することにする。
報量の比が３：７である場合、符号器４００は(９、３)
符号器として動作し、符号器４０５は(２１、７)符号器
として動作する。従って、符号器４００及び符号器４０
５の動作については別々に説明する。まず最初に前記符
号化器４００の動作について説明することにする。
【００６７】３ビットの入力ビットが符号器４００に入
力されると、前記入力ビットはａ０、ａ１、ａ２にし、
残りａ３、ａ４、ａ５、ａ６、ａ７、ａ８、ａ９は０に
満たす。前記入力ビットａ０は乗算器５１０に、入力ビ
ットａ１は乗算器５１２に、入力ビットａ２は乗算器５
１４に、入力ビットａ３は乗算器５１６に、入力ビット
ａ４は乗算器５１８に、入力ビットａ５は乗算器５２０
に、入力ビットａ６は乗算器５２２に、入力ビットａ７
は乗算器５２４に、入力ビットａ８は乗算器５２６に、
入力ビットａ９は乗算器５２８に入力される。これと同
時に、ウォルシュ符号生成器５００は基底符号語Ｗ１＝
１０１０１０１０１０１０１０１１０１０１０１０１０
１０１０１００を生成して乗算器５１０に出力し、基底
符号語Ｗ２＝０１１００１１００１１００１１０１１０
０１１００１１００１１００を生成して乗算器５１２に
出力し、基底符号語Ｗ４＝０００１１１１００００１１
１１０００１１１１００００１１１１００を生成して乗
算器５１４に出力すると、前記乗算器５１０はシンボル
単位に前記符号語Ｗ１と入力ビットａ０を乗算して排他
的加算器５４０に出力し、前記乗算器５１２はシンボル
単位に前記符号語Ｗ２と入力ビットａ１を乗算して排他
的加算器５４０に出力し、前記乗算器５１４はシンボル
単位に前記符号語Ｗ４と入力ビットａ２を乗算して排他
的加算器５４０に出力する。また、前記ウォルシュ符号
生成器５００はその以外の基底符号語Ｗ８、Ｗ１６を生
成してそれぞれ乗算器５１６、５１８に出力し、all １
符号生成器５０２は全部１である基底符号語を生成して
乗算器５２０に出力する。
力されると、前記入力ビットはａ０、ａ１、ａ２にし、
残りａ３、ａ４、ａ５、ａ６、ａ７、ａ８、ａ９は０に
満たす。前記入力ビットａ０は乗算器５１０に、入力ビ
ットａ１は乗算器５１２に、入力ビットａ２は乗算器５
１４に、入力ビットａ３は乗算器５１６に、入力ビット
ａ４は乗算器５１８に、入力ビットａ５は乗算器５２０
に、入力ビットａ６は乗算器５２２に、入力ビットａ７
は乗算器５２４に、入力ビットａ８は乗算器５２６に、
入力ビットａ９は乗算器５２８に入力される。これと同
時に、ウォルシュ符号生成器５００は基底符号語Ｗ１＝
１０１０１０１０１０１０１０１１０１０１０１０１０
１０１０１００を生成して乗算器５１０に出力し、基底
符号語Ｗ２＝０１１００１１００１１００１１０１１０
０１１００１１００１１００を生成して乗算器５１２に
出力し、基底符号語Ｗ４＝０００１１１１００００１１
１１０００１１１１００００１１１１００を生成して乗
算器５１４に出力すると、前記乗算器５１０はシンボル
単位に前記符号語Ｗ１と入力ビットａ０を乗算して排他
的加算器５４０に出力し、前記乗算器５１２はシンボル
単位に前記符号語Ｗ２と入力ビットａ１を乗算して排他
的加算器５４０に出力し、前記乗算器５１４はシンボル
単位に前記符号語Ｗ４と入力ビットａ２を乗算して排他
的加算器５４０に出力する。また、前記ウォルシュ符号
生成器５００はその以外の基底符号語Ｗ８、Ｗ１６を生
成してそれぞれ乗算器５１６、５１８に出力し、all １
符号生成器５０２は全部１である基底符号語を生成して
乗算器５２０に出力する。
【００６８】マスク生成器５０４は前記基底符号語Ｍ
１、Ｍ２、Ｍ４、Ｍ８を生成してそれぞれ乗算器５２
２、５２４、５２６、５２８に出力する。しかし、前記
乗算器５１６、５１８、５２０、５２２、５２４、５２
６、５２８に入力された前記入力ビットａ３、ａ４、ａ
５、ａ６、ａ７、ａ８、ａ９が０であるので、前記乗算
器５１６、５１８、５２０、５２２、５２４、５２６、
５２８は０(信号なし)を出力して、前記排他的加算器５
４０の出力に影響を与えない。即ち、前記排他的加算器
５４０が乗算器５１０、５１２、５１４、５１６、５１
８、５２０、５２２、５２４、５２６、５２８からの出
力値をすべて排他的加算した値は、前記乗算器５１０、
５１２、及び５１４からの出力値を排他的加算した値と
同一である。前記排他的加算器５４０から出力された３
２個のシンボルは穿孔器５６０に入力される。これと同
時に、前記制御器５５０は符号長さ情報を受信し、符号
長さに該当する穿孔位置を示す制御信号を穿孔器５６０
に出力する。
１、Ｍ２、Ｍ４、Ｍ８を生成してそれぞれ乗算器５２
２、５２４、５２６、５２８に出力する。しかし、前記
乗算器５１６、５１８、５２０、５２２、５２４、５２
６、５２８に入力された前記入力ビットａ３、ａ４、ａ
５、ａ６、ａ７、ａ８、ａ９が０であるので、前記乗算
器５１６、５１８、５２０、５２２、５２４、５２６、
５２８は０(信号なし)を出力して、前記排他的加算器５
４０の出力に影響を与えない。即ち、前記排他的加算器
５４０が乗算器５１０、５１２、５１４、５１６、５１
８、５２０、５２２、５２４、５２６、５２８からの出
力値をすべて排他的加算した値は、前記乗算器５１０、
５１２、及び５１４からの出力値を排他的加算した値と
同一である。前記排他的加算器５４０から出力された３
２個のシンボルは穿孔器５６０に入力される。これと同
時に、前記制御器５５０は符号長さ情報を受信し、符号
長さに該当する穿孔位置を示す制御信号を穿孔器５６０
に出力する。
【００６９】これと同時に、前記制御器５５０は符号長
さ情報を受信し、符号長さに該当する穿孔位置を示す制
御信号を穿孔器５６０に出力する。前記穿孔器５６０は
前記制御器５５０から出力された制御信号に応じて前記
入力された０番目から３１番目までの総３２個の符号シ
ンボル中、７、８、１１、１２、１３、１４、１５、１
６、１７、１８、１９、２０、２１、２２、２３、２
４、２５、２６、２７、２８、２９、３０、３１番目符
号シンボルを穿孔する。言い換えれば、前記穿孔器５６
０は３２符号シンボル中、２３シンボルが穿孔された９
個の符号化シンボルを出力する。
さ情報を受信し、符号長さに該当する穿孔位置を示す制
御信号を穿孔器５６０に出力する。前記穿孔器５６０は
前記制御器５５０から出力された制御信号に応じて前記
入力された０番目から３１番目までの総３２個の符号シ
ンボル中、７、８、１１、１２、１３、１４、１５、１
６、１７、１８、１９、２０、２１、２２、２３、２
４、２５、２６、２７、２８、２９、３０、３１番目符
号シンボルを穿孔する。言い換えれば、前記穿孔器５６
０は３２符号シンボル中、２３シンボルが穿孔された９
個の符号化シンボルを出力する。
【００７０】符号器４０５の動作において、７ビットの
入力ビットが符号器４０５に入力されると、前記入力ビ
ットはそれぞれａ０、ａ１、ａ２、ａ３、ａ４、ａ５、
ａ６にし、残りａ７、ａ８、ａ９は０に満たす。する
と、前記入力ビットａ０は乗算器５１０に、入力ビット
ａ１は乗算器５１２に、入力ビットａ２は乗算器５１４
に、入力ビットａ３は乗算器５１６に、入力ビットａ４
は乗算器５１８に、入力ビットａ５は乗算器５２０に、
入力ビットａ６は乗算器５２２に、入力ビットａ７は乗
算器５２４に、入力ビットａ８は乗算器５２６に、入力
ビットａ９は乗算器５２８に入力される。これと同時
に、ウォルシュ符号生成器５００は基底符号語Ｗ１＝１
０１０１０１０１０１０１０１１０１０１０１０１０１
０１０１００を生成して乗算器５１０に出力し、基底符
号語Ｗ２＝０１１００１１００１１００１１０１１００
１１００１１００１１００を生成して乗算器５１２に出
力し、基底符号語Ｗ４＝０００１１１１００００１１１
１０００１１１１００００１１１１００を生成して乗算
器５１４に出力し、基底符号語Ｗ８＝０００００００１
１１１１１１１０００００００１１１１１１１１００を
生成して乗算器５１６に出力し、基底符号語Ｗ１６＝０
００００００００００００００１１１１１１１１１１１
１１１１０１を生成して乗算器５１８に出力する。する
と、前記乗算器５１０はシンボル単位に前記基底符号語
Ｗ１と入力ビットａ０を乗算して排他的加算器５４０に
出力し、前記乗算器５１２はシンボル単位に前記基底符
号語Ｗ２と入力ビットａ１を乗算して排他的加算器５４
０に出力し、前記乗算器５１４はシンボル単位に前記基
底符号語Ｗ４と入力ビットａ２を乗算して排他的加算器
５４０に出力し、前記乗算器５１６はシンボル単位に前
記基底符号語Ｗ８と入力ビットａ３を乗算して排他的加
算器５４０に出力し、前記乗算器５１８はシンボル単位
に前記基底符号語Ｗ１６と入力ビットａ４を乗算して排
他的加算器５４０に出力する。また、all １符号生成器
５０２は全部１である長さ３２の基底符号語を生成して
乗算器５２０に出力する。すると、前記乗算器５２０は
シンボル単位に全部１である前記基底符号語と入力ビッ
トａ５を乗算して排他的加算器５４０に出力する。
入力ビットが符号器４０５に入力されると、前記入力ビ
ットはそれぞれａ０、ａ１、ａ２、ａ３、ａ４、ａ５、
ａ６にし、残りａ７、ａ８、ａ９は０に満たす。する
と、前記入力ビットａ０は乗算器５１０に、入力ビット
ａ１は乗算器５１２に、入力ビットａ２は乗算器５１４
に、入力ビットａ３は乗算器５１６に、入力ビットａ４
は乗算器５１８に、入力ビットａ５は乗算器５２０に、
入力ビットａ６は乗算器５２２に、入力ビットａ７は乗
算器５２４に、入力ビットａ８は乗算器５２６に、入力
ビットａ９は乗算器５２８に入力される。これと同時
に、ウォルシュ符号生成器５００は基底符号語Ｗ１＝１
０１０１０１０１０１０１０１１０１０１０１０１０１
０１０１００を生成して乗算器５１０に出力し、基底符
号語Ｗ２＝０１１００１１００１１００１１０１１００
１１００１１００１１００を生成して乗算器５１２に出
力し、基底符号語Ｗ４＝０００１１１１００００１１１
１０００１１１１００００１１１１００を生成して乗算
器５１４に出力し、基底符号語Ｗ８＝０００００００１
１１１１１１１０００００００１１１１１１１１００を
生成して乗算器５１６に出力し、基底符号語Ｗ１６＝０
００００００００００００００１１１１１１１１１１１
１１１１０１を生成して乗算器５１８に出力する。する
と、前記乗算器５１０はシンボル単位に前記基底符号語
Ｗ１と入力ビットａ０を乗算して排他的加算器５４０に
出力し、前記乗算器５１２はシンボル単位に前記基底符
号語Ｗ２と入力ビットａ１を乗算して排他的加算器５４
０に出力し、前記乗算器５１４はシンボル単位に前記基
底符号語Ｗ４と入力ビットａ２を乗算して排他的加算器
５４０に出力し、前記乗算器５１６はシンボル単位に前
記基底符号語Ｗ８と入力ビットａ３を乗算して排他的加
算器５４０に出力し、前記乗算器５１８はシンボル単位
に前記基底符号語Ｗ１６と入力ビットａ４を乗算して排
他的加算器５４０に出力する。また、all １符号生成器
５０２は全部１である長さ３２の基底符号語を生成して
乗算器５２０に出力する。すると、前記乗算器５２０は
シンボル単位に全部１である前記基底符号語と入力ビッ
トａ５を乗算して排他的加算器５４０に出力する。
【００７１】また、マスク生成器５０４は基底符号語Ｍ
１＝０１０１ ００００ １１０００１１１ １１００ ０
００１ １１０１ １１０１を生成して乗算器５２２に出
力する。前記乗算器５２２はシンボル単位に前記基底符
号語Ｍ１と入力ビットａ６を乗算して排他的加算器５４
０に出力する。さらに前記マスク生成器５０４は前記基
底符号語Ｍ２、Ｍ４、Ｍ８を生成してそれぞれ乗算器５
２４、５２６、５２８に出力する。しかし、前記乗算器
５２４、５２６、５２８にそれぞれ入力された前記入力
ビットａ７、ａ８、ａ９が０であるので、前記乗算器５
２４、５２６、５２８は０(信号なし)を出力して、前記
排他的加算器５４０の出力に影響を与えない。即ち、前
記排他的加算器５４０が乗算器５１０、５１２、５１
４、５１６、５１８、５２０、５２２、５２４、５２
６、５２８からの出力値をすべて排他的加算した値が、
前記乗算器５１０、５１２、５１４、５１６、５１８、
５２０、５２２からの出力値を排他的加算した値と同一
である。前記排他的加算器５４０から出力された３２個
のシンボルは穿孔器５６０に入力される。
１＝０１０１ ００００ １１０００１１１ １１００ ０
００１ １１０１ １１０１を生成して乗算器５２２に出
力する。前記乗算器５２２はシンボル単位に前記基底符
号語Ｍ１と入力ビットａ６を乗算して排他的加算器５４
０に出力する。さらに前記マスク生成器５０４は前記基
底符号語Ｍ２、Ｍ４、Ｍ８を生成してそれぞれ乗算器５
２４、５２６、５２８に出力する。しかし、前記乗算器
５２４、５２６、５２８にそれぞれ入力された前記入力
ビットａ７、ａ８、ａ９が０であるので、前記乗算器５
２４、５２６、５２８は０(信号なし)を出力して、前記
排他的加算器５４０の出力に影響を与えない。即ち、前
記排他的加算器５４０が乗算器５１０、５１２、５１
４、５１６、５１８、５２０、５２２、５２４、５２
６、５２８からの出力値をすべて排他的加算した値が、
前記乗算器５１０、５１２、５１４、５１６、５１８、
５２０、５２２からの出力値を排他的加算した値と同一
である。前記排他的加算器５４０から出力された３２個
のシンボルは穿孔器５６０に入力される。
【００７２】これと同時に、前記制御器５５０は符号長
さ情報を受信し、符号長さに該当する穿孔位置を示す制
御信号を穿孔器５６０に出力する。前記穿孔器５６０は
前記制御器５５０で出力された制御信号に応じて前記入
力された０番目から３１番目までの総３２個の符号シン
ボル中、０、１、２、３、４、５、７、１２、１８、２
１、２４番目符号シンボルを穿孔する。言い換えれば、
前記穿孔器５６０は３２符号シンボル中、１１シンボル
が穿孔された２１個の符号化シンボルを出力する。
さ情報を受信し、符号長さに該当する穿孔位置を示す制
御信号を穿孔器５６０に出力する。前記穿孔器５６０は
前記制御器５５０で出力された制御信号に応じて前記入
力された０番目から３１番目までの総３２個の符号シン
ボル中、０、１、２、３、４、５、７、１２、１８、２
１、２４番目符号シンボルを穿孔する。言い換えれば、
前記穿孔器５６０は３２符号シンボル中、１１シンボル
が穿孔された２１個の符号化シンボルを出力する。
【００７３】〈４．情報量の比が４：６である場合〉情
報量の比が４：６である場合、符号器４００は(１２、
４)符号器として動作し、符号器４０５は(１８、６)符
号器として動作する。従って、符号器４００及び符号器
４０５の動作については別々に説明する。まず最初に前
記符号化器４００の動作について説明することにする。
報量の比が４：６である場合、符号器４００は(１２、
４)符号器として動作し、符号器４０５は(１８、６)符
号器として動作する。従って、符号器４００及び符号器
４０５の動作については別々に説明する。まず最初に前
記符号化器４００の動作について説明することにする。
【００７４】４ビットの入力ビットが符号器４００に入
力されると、前記入力ビットはａ０、ａ１、ａ２、ａ３
にし、残りａ４、ａ５、ａ６、ａ７、ａ８、ａ９は０に
満たす。前記入力ビットａ０は乗算器５１０に、入力ビ
ットａ１は乗算器５１２に、入力ビットａ２は乗算器５
１４に、入力ビットａ３は乗算器５１６に、入力ビット
ａ４は乗算器５１８に、入力ビットａ５は乗算器５２０
に、入力ビットａ６は乗算器５２２に、入力ビットａ７
は乗算器５２４に、入力ビットａ８は乗算器５２６に、
入力ビットａ９は乗算器５２８に入力される。これと同
時に、ウォルシュ符号生成器５００が基底符号語Ｗ１＝
１０１０１０１０１０１０１０１１０１０１０１０１０
１０１０１００を生成して乗算器５１０に出力し、基底
符号語Ｗ２＝０１１００１１００１１００１１０１１０
０１１００１１００１１００を生成して乗算器５１２に
出力し、基底符号語Ｗ４＝０００１１１１００００１１
１１０００１１１１００００１１１１００を生成して乗
算器５１４に出力し、基底符号語Ｗ８＝０００００００
１１１１１１１１０００００００１１１１１１１１００
を生成して乗算器５１６に出力すると、前記乗算器５１
０はシンボル単位に前記符号語Ｗ１と入力ビットａ０を
乗算して排他的加算器５４０に出力し、前記乗算器５１
２はシンボル単位に前記符号語Ｗ２と入力ビットａ１を
乗算して排他的加算器５４０に出力し、前記乗算器５１
４はシンボル単位に前記符号語Ｗ４と入力ビットａ２を
乗算して排他的加算器５４０に出力し、前記乗算器５１
６はシンボル単位に前記符号語Ｗ８と入力ビットａ３を
乗算して排他的加算器５４０に出力する。そして、前記
ウォルシュ符号生成器５００はその以外の基底符号語Ｗ
１６を生成して乗算器５１８に出力し、前記all １符号
生成器５０２は全部１である基底符号語を生成して乗算
器５２０に出力する。
力されると、前記入力ビットはａ０、ａ１、ａ２、ａ３
にし、残りａ４、ａ５、ａ６、ａ７、ａ８、ａ９は０に
満たす。前記入力ビットａ０は乗算器５１０に、入力ビ
ットａ１は乗算器５１２に、入力ビットａ２は乗算器５
１４に、入力ビットａ３は乗算器５１６に、入力ビット
ａ４は乗算器５１８に、入力ビットａ５は乗算器５２０
に、入力ビットａ６は乗算器５２２に、入力ビットａ７
は乗算器５２４に、入力ビットａ８は乗算器５２６に、
入力ビットａ９は乗算器５２８に入力される。これと同
時に、ウォルシュ符号生成器５００が基底符号語Ｗ１＝
１０１０１０１０１０１０１０１１０１０１０１０１０
１０１０１００を生成して乗算器５１０に出力し、基底
符号語Ｗ２＝０１１００１１００１１００１１０１１０
０１１００１１００１１００を生成して乗算器５１２に
出力し、基底符号語Ｗ４＝０００１１１１００００１１
１１０００１１１１００００１１１１００を生成して乗
算器５１４に出力し、基底符号語Ｗ８＝０００００００
１１１１１１１１０００００００１１１１１１１１００
を生成して乗算器５１６に出力すると、前記乗算器５１
０はシンボル単位に前記符号語Ｗ１と入力ビットａ０を
乗算して排他的加算器５４０に出力し、前記乗算器５１
２はシンボル単位に前記符号語Ｗ２と入力ビットａ１を
乗算して排他的加算器５４０に出力し、前記乗算器５１
４はシンボル単位に前記符号語Ｗ４と入力ビットａ２を
乗算して排他的加算器５４０に出力し、前記乗算器５１
６はシンボル単位に前記符号語Ｗ８と入力ビットａ３を
乗算して排他的加算器５４０に出力する。そして、前記
ウォルシュ符号生成器５００はその以外の基底符号語Ｗ
１６を生成して乗算器５１８に出力し、前記all １符号
生成器５０２は全部１である基底符号語を生成して乗算
器５２０に出力する。
【００７５】マスク生成器５０４は前記基底符号語Ｍ
１、Ｍ２、Ｍ４、Ｍ８を生成してそれぞれ乗算器５２
２、５２４、５２６、５２８に出力する。しかし、前記
乗算器５１８、５２０、５２２、５２４、５２６、５２
８に入力された前記入力ビットａ４、ａ５、ａ６、ａ
７、ａ８、ａ９が０であるので、前記乗算器５１８、５
２０、５２２、５２４、５２６、５２８が０を出力し
て、前記排他的加算器５４０の出力に影響を与えない。
即ち、前記排他的加算器５４０が乗算器５１０、５１
２、５１４、５１６、５１８、５２０、５２２、５２
４、５２６、５２８からの出力値をすべて排他的加算し
た値が、前記乗算器５１０、５１２、５１４、５１６か
らの出力値を排他的加算した値と同一である。前記排他
的加算器５４０から出力された３２個のシンボルは穿孔
器５６０に入力される。これと同時に、前記制御器５５
０は符号長さ情報を受信し、符号長さに該当する穿孔位
置を示す制御信号を穿孔器５６０に出力する。
１、Ｍ２、Ｍ４、Ｍ８を生成してそれぞれ乗算器５２
２、５２４、５２６、５２８に出力する。しかし、前記
乗算器５１８、５２０、５２２、５２４、５２６、５２
８に入力された前記入力ビットａ４、ａ５、ａ６、ａ
７、ａ８、ａ９が０であるので、前記乗算器５１８、５
２０、５２２、５２４、５２６、５２８が０を出力し
て、前記排他的加算器５４０の出力に影響を与えない。
即ち、前記排他的加算器５４０が乗算器５１０、５１
２、５１４、５１６、５１８、５２０、５２２、５２
４、５２６、５２８からの出力値をすべて排他的加算し
た値が、前記乗算器５１０、５１２、５１４、５１６か
らの出力値を排他的加算した値と同一である。前記排他
的加算器５４０から出力された３２個のシンボルは穿孔
器５６０に入力される。これと同時に、前記制御器５５
０は符号長さ情報を受信し、符号長さに該当する穿孔位
置を示す制御信号を穿孔器５６０に出力する。
【００７６】これと同時に、前記制御器５５０は符号長
さ情報を受信し、符号長さに該当する穿孔位置を示す制
御信号を穿孔器５６０に出力する。前記穿孔器５６０は
前記制御器５５０から出力された制御信号に応じて前記
入力された０番目から３１番目までの総３２個の符号シ
ンボル中、０、１、２、１５、１６、１７、１８、１
９、２０、２１、２２、２３、２４、２５、２６、２
７、２８、２９、３０、３１番目符号シンボルを穿孔す
る。言い換えれば、前記穿孔器５６０は３２符号シンボ
ル中、２０シンボルが穿孔された１２個の符号化シンボ
ルを出力する。
さ情報を受信し、符号長さに該当する穿孔位置を示す制
御信号を穿孔器５６０に出力する。前記穿孔器５６０は
前記制御器５５０から出力された制御信号に応じて前記
入力された０番目から３１番目までの総３２個の符号シ
ンボル中、０、１、２、１５、１６、１７、１８、１
９、２０、２１、２２、２３、２４、２５、２６、２
７、２８、２９、３０、３１番目符号シンボルを穿孔す
る。言い換えれば、前記穿孔器５６０は３２符号シンボ
ル中、２０シンボルが穿孔された１２個の符号化シンボ
ルを出力する。
【００７７】次に、符号器４０５の動作において、６ビ
ットの入力ビットが符号器４０５に入力されると、前記
入力ビットはそれぞれａ０、ａ１、ａ２、ａ３、ａ４、
ａ５にし、残りａ６、ａ７、ａ８、ａ９は０に満たす。
前記入力ビットａ０は乗算器５１０に、入力ビットａ１
は乗算器５１２に、入力ビットａ２は乗算器５１４に、
入力ビットａ３は乗算器５１６に、入力ビットａ４は乗
算器５１８に、入力ビットａ５は乗算器５２０に、入力
ビットａ６は乗算器５２２に、入力ビットａ７は乗算器
５２４に、入力ビットａ８は乗算器５２６に、入力ビッ
トａ９は乗算器５２８に入力される。これと同時に、ウ
ォルシュ符号生成器５００は基底符号語Ｗ１＝１０１０
１０１０１０１０１０１１０１０１０１０１０１０１０
１００を生成して乗算器５１０に出力し、基底符号語Ｗ
２＝０１１００１１００１１００１１０１１００１１０
０１１００１１００を生成して乗算器５１２に出力し、
基底符号語Ｗ４＝０００１１１１００００１１１１００
０１１１１００００１１１１００を生成して乗算器５１
４に出力し、基底符号語Ｗ８＝０００００００１１１１
１１１１０００００００１１１１１１１１００を生成し
て乗算器５１６に出力し、基底符号語Ｗ１６＝００００
０００００００００００１１１１１１１１１１１１１１
１０１を生成して乗算器５１８に出力する。すると、前
記乗算器５１０はシンボル単位に前記基底符号語Ｗ１と
入力ビットａ０を乗算して排他的加算器５４０に出力
し、前記乗算器５１２はシンボル単位に前記基底符号語
Ｗ２と入力ビットａ１を乗算して排他的加算器５４０に
出力し、前記乗算器５１４はシンボル単位に前記基底符
号語Ｗ４と入力ビットａ２を乗算して排他的加算器５４
０に出力し、前記乗算器５１６はシンボル単位に前記基
底符号語Ｗ８と入力ビットａ３を乗算して排他的加算器
５４０に出力し、前記乗算器５１８はシンボル単位に前
記基底符号語Ｗ１６と入力ビットａ４を乗算して排他的
加算器５４０に出力する。また、前記all １符号生成器
５０２は全部１である長さ３２の基底符号語を生成して
乗算器５２０に出力する。すると、前記乗算器５２０は
シンボル単位に前記全部１である基底符号語と入力ビッ
トａ５を乗算して排他的加算器５４０に出力する。
ットの入力ビットが符号器４０５に入力されると、前記
入力ビットはそれぞれａ０、ａ１、ａ２、ａ３、ａ４、
ａ５にし、残りａ６、ａ７、ａ８、ａ９は０に満たす。
前記入力ビットａ０は乗算器５１０に、入力ビットａ１
は乗算器５１２に、入力ビットａ２は乗算器５１４に、
入力ビットａ３は乗算器５１６に、入力ビットａ４は乗
算器５１８に、入力ビットａ５は乗算器５２０に、入力
ビットａ６は乗算器５２２に、入力ビットａ７は乗算器
５２４に、入力ビットａ８は乗算器５２６に、入力ビッ
トａ９は乗算器５２８に入力される。これと同時に、ウ
ォルシュ符号生成器５００は基底符号語Ｗ１＝１０１０
１０１０１０１０１０１１０１０１０１０１０１０１０
１００を生成して乗算器５１０に出力し、基底符号語Ｗ
２＝０１１００１１００１１００１１０１１００１１０
０１１００１１００を生成して乗算器５１２に出力し、
基底符号語Ｗ４＝０００１１１１００００１１１１００
０１１１１００００１１１１００を生成して乗算器５１
４に出力し、基底符号語Ｗ８＝０００００００１１１１
１１１１０００００００１１１１１１１１００を生成し
て乗算器５１６に出力し、基底符号語Ｗ１６＝００００
０００００００００００１１１１１１１１１１１１１１
１０１を生成して乗算器５１８に出力する。すると、前
記乗算器５１０はシンボル単位に前記基底符号語Ｗ１と
入力ビットａ０を乗算して排他的加算器５４０に出力
し、前記乗算器５１２はシンボル単位に前記基底符号語
Ｗ２と入力ビットａ１を乗算して排他的加算器５４０に
出力し、前記乗算器５１４はシンボル単位に前記基底符
号語Ｗ４と入力ビットａ２を乗算して排他的加算器５４
０に出力し、前記乗算器５１６はシンボル単位に前記基
底符号語Ｗ８と入力ビットａ３を乗算して排他的加算器
５４０に出力し、前記乗算器５１８はシンボル単位に前
記基底符号語Ｗ１６と入力ビットａ４を乗算して排他的
加算器５４０に出力する。また、前記all １符号生成器
５０２は全部１である長さ３２の基底符号語を生成して
乗算器５２０に出力する。すると、前記乗算器５２０は
シンボル単位に前記全部１である基底符号語と入力ビッ
トａ５を乗算して排他的加算器５４０に出力する。
【００７８】また、前記マスク生成器５０４は基底符号
語Ｍ１、Ｍ２、Ｍ４、Ｍ８を生成してそれぞれ乗算器５
２２、５２４、５２６、５２８に出力する。しかし、前
記乗算器５２２、５２４、５２６、５２８にそれぞれ入
力された前記入力ビットａ６、ａ７、ａ８、ａ９が０で
あるので、前記乗算器５２２、５２４、５２６、５２８
は０(信号なし)を出力して、前記排他的加算器５４０の
出力に影響を与えない。即ち、前記排他的加算器５４０
が乗算器５１０、５１２、５１４、５１６、５１８、５
２０、５２２、５２４、５２６、５２８からの出力値を
すべて排他的加算した値が、前記乗算器５１０、５１
２、５１４、５１６、５１８、５２０からの出力値を排
他的加算した値と同一である。前記排他的加算器５４０
から出力された３２個のシンボルは穿孔器５６０に入力
される。
語Ｍ１、Ｍ２、Ｍ４、Ｍ８を生成してそれぞれ乗算器５
２２、５２４、５２６、５２８に出力する。しかし、前
記乗算器５２２、５２４、５２６、５２８にそれぞれ入
力された前記入力ビットａ６、ａ７、ａ８、ａ９が０で
あるので、前記乗算器５２２、５２４、５２６、５２８
は０(信号なし)を出力して、前記排他的加算器５４０の
出力に影響を与えない。即ち、前記排他的加算器５４０
が乗算器５１０、５１２、５１４、５１６、５１８、５
２０、５２２、５２４、５２６、５２８からの出力値を
すべて排他的加算した値が、前記乗算器５１０、５１
２、５１４、５１６、５１８、５２０からの出力値を排
他的加算した値と同一である。前記排他的加算器５４０
から出力された３２個のシンボルは穿孔器５６０に入力
される。
【００７９】これと同時に、前記制御器５５０は符号長
さ情報を受信し、符号長さに該当する穿孔位置を示す制
御信号を穿孔器５６０に出力する。前記穿孔器５６０は
前記制御器５５０から出力された制御信号に応じて前記
入力された０番目から３１番目までの総３２個の符号シ
ンボル中、０、７、９、１１、１６、１９、２４、２
５、２６、２７、２８、２９、３０、３１番目符号シン
ボルを穿孔する。言い換えれば、前記穿孔器５６０は３
２符号シンボル中、１４シンボルが穿孔された１８個の
符号化シンボルを出力する。
さ情報を受信し、符号長さに該当する穿孔位置を示す制
御信号を穿孔器５６０に出力する。前記穿孔器５６０は
前記制御器５５０から出力された制御信号に応じて前記
入力された０番目から３１番目までの総３２個の符号シ
ンボル中、０、７、９、１１、１６、１９、２４、２
５、２６、２７、２８、２９、３０、３１番目符号シン
ボルを穿孔する。言い換えれば、前記穿孔器５６０は３
２符号シンボル中、１４シンボルが穿孔された１８個の
符号化シンボルを出力する。
【００８０】上述したように、情報量の比がそれぞれ
９：１、８：２、７：３、または６：４である場合に
は、前記説明によりそれぞれ符号器４００，４０５の動
作が理解できるだろう。上述した符号化動作後、符号器
４００，４０５から出力される符号化シンボルは、それ
ぞれマルチプレクサ４１０により時間的にマルチプレク
シングされ、３０シンボルのマルチプレクシングされた
信号が出力される。
９：１、８：２、７：３、または６：４である場合に
は、前記説明によりそれぞれ符号器４００，４０５の動
作が理解できるだろう。上述した符号化動作後、符号器
４００，４０５から出力される符号化シンボルは、それ
ぞれマルチプレクサ４１０により時間的にマルチプレク
シングされ、３０シンボルのマルチプレクシングされた
信号が出力される。
【００８１】次は、マルチプレクサ４１０が符号化され
たＤＳＣＨとＤＣＨをマルチプレクシングする方法に対
して説明する。前記マルチプレクサ４１０は前記符号器
４００，４０５で出力される符号化シンボルを可能な限
り均一に分布されるようにマルチプレクシングして３０
ビットを配列する。
たＤＳＣＨとＤＣＨをマルチプレクシングする方法に対
して説明する。前記マルチプレクサ４１０は前記符号器
４００，４０５で出力される符号化シンボルを可能な限
り均一に分布されるようにマルチプレクシングして３０
ビットを配列する。
【００８２】下記の説明で、ＤＣＨのためのＴＦＣＩビ
ットとＤＳＣＨのためのＴＦＣＩビットがそれぞれｍビ
ットとｎビットに構成されると仮定する。この時、ｍと
ｎが有することができる値は(ｍ、ｎ)＝１：９、２：
８、３：７、４：６、５：５、６：４、７：３、８：
２、または９：１である。
ットとＤＳＣＨのためのＴＦＣＩビットがそれぞれｍビ
ットとｎビットに構成されると仮定する。この時、ｍと
ｎが有することができる値は(ｍ、ｎ)＝１：９、２：
８、３：７、４：６、５：５、６：４、７：３、８：
２、または９：１である。
【００８３】先ず、ｍ値がｎ値より大きな場合を説明す
る。ｎ値がｍ値より大きな場合にもｎ値とｍ値を置き換
えて下記方法を利用すると、ＤＣＨとＤＳＣＨのための
ＴＦＣＩビットを配列することができる。
る。ｎ値がｍ値より大きな場合にもｎ値とｍ値を置き換
えて下記方法を利用すると、ＤＣＨとＤＳＣＨのための
ＴＦＣＩビットを配列することができる。
【００８４】本明細書において上述した符号化方法にお
いて、ＤＣＨとＤＳＣＨのためのＴＦＣＩビットがそれ
ぞれｍビットとｎビットに構成された場合、符号化後に
生成されたビット数は、それぞれｍ＊３とｎ＊３であ
る。
いて、ＤＣＨとＤＳＣＨのためのＴＦＣＩビットがそれ
ぞれｍビットとｎビットに構成された場合、符号化後に
生成されたビット数は、それぞれｍ＊３とｎ＊３であ
る。
【００８５】従って、生成された符号化シンボルを伝送
するための位置を選定するために、先ずＤＰＣＣＨを通
じて伝送する３０ビットを１０ビットずつ分けた後、そ
れぞれの１０ビットにＤＣＨのためのｍ＊３ビットを３
等分したｍビットと、ＤＳＣＨのためのｎ＊３ビットを
３等分したｎビットを配列する。
するための位置を選定するために、先ずＤＰＣＣＨを通
じて伝送する３０ビットを１０ビットずつ分けた後、そ
れぞれの１０ビットにＤＣＨのためのｍ＊３ビットを３
等分したｍビットと、ＤＳＣＨのためのｎ＊３ビットを
３等分したｎビットを配列する。
【００８６】次に、与えられた１０ビットを利用してＤ
ＣＨのためのｍビットとＤＳＣＨのためのｎビットを配
列する方法を説明する。
ＣＨのためのｍビットとＤＳＣＨのためのｎビットを配
列する方法を説明する。
【００８７】Ｌは１０ビット中のＬ番目ビットを示す。
【００８８】Ｆ（ｋ），Ｇ（ｋ）を、下記のように定義
する。
する。
【数１】
【数２】
【００８９】前記＜数式１＞及び＜数式２＞で、
【数３】 はｘより小さいか、同じである整数中、一番大きな値を
示し、
示し、
【数４】 はｘより大きいか、同じである整数の中、一番小さな値
を示す。
を示す。
【００９０】前記＜数式２＞でＦ(−１)は０に定義す
る。即ち、Ｆ(-１)＝０である。前記数式を利用してＤ
ＣＨのためのｍビットとＤＳＣＨのためのｎビットを配
列する方法を説明すると、次の＜数式３＞のようであ
る。１０個のＬ値中、ｎ個のＬ値にはＤＳＣＨのための
ビットが順に配列される。
る。即ち、Ｆ(-１)＝０である。前記数式を利用してＤ
ＣＨのためのｍビットとＤＳＣＨのためのｎビットを配
列する方法を説明すると、次の＜数式３＞のようであ
る。１０個のＬ値中、ｎ個のＬ値にはＤＳＣＨのための
ビットが順に配列される。
【数５】
【００９１】前記＜数式３＞でｌ(１≦ｌ≦ｎ)はＤＳＣ
Ｈのためのｎ個のビット中、ｌ番目ビットを示す。従っ
て前記＜数式３＞は、ＤＳＣＨのための１０個のビット
中、ｌ番目位置に該当する値を求める式である。
Ｈのためのｎ個のビット中、ｌ番目ビットを示す。従っ
て前記＜数式３＞は、ＤＳＣＨのための１０個のビット
中、ｌ番目位置に該当する値を求める式である。
【００９２】１０個のＬ値中、前記＜数式３＞に与えら
れた値以外のＬ値には、ＤＣＨのためのｍ個のビットを
配列する。即ち、下記＜数式４＞のように表示する。
れた値以外のＬ値には、ＤＣＨのためのｍ個のビットを
配列する。即ち、下記＜数式４＞のように表示する。
【数６】
【００９３】前記＜数式４＞でｌ値は１≦ｌ≦ｎの範囲
を有する。
を有する。
【００９４】＜表４＞はｍ：ｎが９：１、８：２、７：
３、６：４、５：５のそれぞれの場合に対するＦ(ｋ)及
びＧ(ｋ)を示す。
３、６：４、５：５のそれぞれの場合に対するＦ(ｋ)及
びＧ(ｋ)を示す。
【表４】
【００９５】図９はｍ：ｎ＝６：４である場合に、ＤＣ
ＨのためのＴＦＣＩビットとＤＳＣＨのためのＴＦＣＩ
ビットをＤＰＣＣＨ３０ビットに対応させる関係を説明
する図である。前記＜表４＞のように、ｍ：ｎ＝６：４
である場合、ＤＳＣＨの位置はＬ値が２、４、７、９で
ある場合に対応する。
ＨのためのＴＦＣＩビットとＤＳＣＨのためのＴＦＣＩ
ビットをＤＰＣＣＨ３０ビットに対応させる関係を説明
する図である。前記＜表４＞のように、ｍ：ｎ＝６：４
である場合、ＤＳＣＨの位置はＬ値が２、４、７、９で
ある場合に対応する。
【００９６】すると、前記マルチプレクシングされた信
号は、さらにマルチプレクサ４２０に印加され、図８の
ように電力制御ビット(ＴＰＣ)、パイロットビットのよ
うな信号と時間的にマルチプレクシングされ出力され
る。拡散器４３０は前記マルチプレクシングされたシン
ボルを拡散符号生成器４３５から入力された拡散符号と
チャネル区分のためシンボル単位にチャネル拡散してチ
ップ単位に出力する。スクランブラー４４０は前記チャ
ネル拡散された信号をスクランブリング符号発生器４４
５から入力されたスクランブリング符号にスクランブリ
ングして出力する。
号は、さらにマルチプレクサ４２０に印加され、図８の
ように電力制御ビット(ＴＰＣ)、パイロットビットのよ
うな信号と時間的にマルチプレクシングされ出力され
る。拡散器４３０は前記マルチプレクシングされたシン
ボルを拡散符号生成器４３５から入力された拡散符号と
チャネル区分のためシンボル単位にチャネル拡散してチ
ップ単位に出力する。スクランブラー４４０は前記チャ
ネル拡散された信号をスクランブリング符号発生器４４
５から入力されたスクランブリング符号にスクランブリ
ングして出力する。
【００９７】《２．受信器の構成及び動作》一方、上述
したように、所定比率を有するＤＳＣＨ用ＴＦＣＩビッ
トとＤＣＨ用ＴＦＣＩビットを伝送することにおいて、
可変的な符号率により符号化を遂行する送信器に対応し
て復号化を遂行する受信器が提案されるべきである。即
ち、後述される詳細な説明では多様な符号率により符号
化された受信シンボルの情報量に対する復号化を遂行す
る復号器を含む受信器に対して説明する。
したように、所定比率を有するＤＳＣＨ用ＴＦＣＩビッ
トとＤＣＨ用ＴＦＣＩビットを伝送することにおいて、
可変的な符号率により符号化を遂行する送信器に対応し
て復号化を遂行する受信器が提案されるべきである。即
ち、後述される詳細な説明では多様な符号率により符号
化された受信シンボルの情報量に対する復号化を遂行す
る復号器を含む受信器に対して説明する。
【００９８】図６は本発明の実施形態による受信器の構
造を示す。
造を示す。
【００９９】図６を参照すると、先ず、受信信号がデス
クランブラー６４０に入力される。これと同時にスクラ
ンブリング符号発生器６４５からスクランブリング符号
が入力され、前記入力された受信信号を前記入力された
スクランブリング符号にデスクランブリングして出力す
る。前記デスクランブリングされたシンボルが逆拡散器
６３０に入力されると、これと同時に、拡散符号生成器
６３５から拡散符号が入力され、逆拡散されシンボル単
位に出力される。
クランブラー６４０に入力される。これと同時にスクラ
ンブリング符号発生器６４５からスクランブリング符号
が入力され、前記入力された受信信号を前記入力された
スクランブリング符号にデスクランブリングして出力す
る。前記デスクランブリングされたシンボルが逆拡散器
６３０に入力されると、これと同時に、拡散符号生成器
６３５から拡散符号が入力され、逆拡散されシンボル単
位に出力される。
【０１００】すると、前記逆拡散された受信信号はデマ
ルチプレクサ６２０により電力制御ビット(ＴＰＣ)、パ
イロットビット、フィードバック信号のようなその他の
信号とＴＦＣＩビットにデマルチプレクシングされる。
前記デマルチプレクシングされたＴＦＣＩシンボルは、
さらにデマルチプレクサ６１０に入力される。これと同
時に、前記ＤＳＣＨ用ＴＦＣＩビットとＤＣＨ用ＴＦＣ
Ｉビットの情報量比率に応じた符号長さ制御情報がデマ
ルチプレクサ６１０に入力され、前記比率によってＤＳ
ＣＨ用ＴＦＣＩ符号シンボルとＤＣＨ用ＴＦＣＩ符号シ
ンボルに分離され、それぞれの復号器６００と復号器６
０５に入力される。前記復号器６００と復号器６０５
は、前記ＤＳＣＨ用ＴＦＣＩビットとＤＣＨ用ＴＦＣＩ
ビットの情報量比率に応じた符号長さ制御情報に基づい
て、それぞれに該当する符号による復号過程を遂行した
後、それぞれＤＳＣＨ用ＴＦＣＩビットとＤＣＨ用ＴＦ
ＣＩビットを出力する。
ルチプレクサ６２０により電力制御ビット(ＴＰＣ)、パ
イロットビット、フィードバック信号のようなその他の
信号とＴＦＣＩビットにデマルチプレクシングされる。
前記デマルチプレクシングされたＴＦＣＩシンボルは、
さらにデマルチプレクサ６１０に入力される。これと同
時に、前記ＤＳＣＨ用ＴＦＣＩビットとＤＣＨ用ＴＦＣ
Ｉビットの情報量比率に応じた符号長さ制御情報がデマ
ルチプレクサ６１０に入力され、前記比率によってＤＳ
ＣＨ用ＴＦＣＩ符号シンボルとＤＣＨ用ＴＦＣＩ符号シ
ンボルに分離され、それぞれの復号器６００と復号器６
０５に入力される。前記復号器６００と復号器６０５
は、前記ＤＳＣＨ用ＴＦＣＩビットとＤＣＨ用ＴＦＣＩ
ビットの情報量比率に応じた符号長さ制御情報に基づい
て、それぞれに該当する符号による復号過程を遂行した
後、それぞれＤＳＣＨ用ＴＦＣＩビットとＤＣＨ用ＴＦ
ＣＩビットを出力する。
【０１０１】以下、本発明で提案する復号器及び復号化
方法を詳細に説明すると、次のようである。
方法を詳細に説明すると、次のようである。
【０１０２】前記図６に示されている復号器６００と復
号器６０５は、多様な符号率により符号化されたＤＳＣ
ＨのためのＴＦＣＩ符号シンボルとＤＣＨのためのＴＦ
ＣＩ符号シンボルを復号するための構成を有すべきであ
る。後述される実施形態では前記復号器の具体的な構成
と動作に対して説明する。
号器６０５は、多様な符号率により符号化されたＤＳＣ
ＨのためのＴＦＣＩ符号シンボルとＤＣＨのためのＴＦ
ＣＩ符号シンボルを復号するための構成を有すべきであ
る。後述される実施形態では前記復号器の具体的な構成
と動作に対して説明する。
【０１０３】［第１実施形態(復号器)］図７は前記図６
の復号器６００及び復号器６０５の構造を示す。
の復号器６００及び復号器６０５の構造を示す。
【０１０４】図７を参照すると、前記受信シンボルｒ
(ｔ)が復号器に入力されると、前記受信シンボルｒ(ｔ)
は０挿入器７００に入力され、これと同時に、符号長さ
情報が制御器７７０に入力される。前記制御器７７０は
前記受信シンボルの符号長さによる穿孔位置情報を貯蔵
し、前記貯蔵された穿孔位置情報を０挿入器７００に出
力する。例えば、前記制御器７７０は符号率が(３、１)
であると、２９個の穿孔位置に対する情報を、符号率が
(６、２)であると、２６個の穿孔位置に対する情報を、
符号率が(９、３)であると、２３個の穿孔位置に対する
情報を、符号率が(１２、４)であると、２０個の穿孔位
置に対する情報を、符号率が(１８、６)であると、１４
個の穿孔位置に対する情報を、符号率が(２１、７)であ
ると、１１個の穿孔位置に対する情報を、符号率が(２
４、８)であると、８個の穿孔位置に対する情報を、符
号率が(２７、９)であると、５個の穿孔位置に対する情
報を前記０挿入器７００に出力する。それぞれの場合に
対して、前記穿孔位置は前記符号器の説明と同一であ
る。前記０挿入器７００は前記穿孔位置制御情報に従っ
て穿孔位置に０を挿入して長さ３２シンボル列を出力す
る。前記シンボル列は逆アダマール変換器７２０と乗算
器７０１，７０２，７１５にそれぞれ入力される。前記
乗算器７０１，７０２，７１５に入力された信号はマス
ク生成器７８０で前記基底符号語Ｍ１、Ｍ２、Ｍ４、Ｍ
８から生成されたマスク関数Ｍ１乃至Ｍ１５と乗算され
た後、出力される。前記乗算器７０１，７０２，７１５
から出力されたシンボルはスイッチ７５１，７５２，７
６５にそれぞれ出力される。これと同時に、前記制御器
７７０は前記受信された符号長さ情報に基づいたマスク
関数の使用／不使用を示す制御情報をスイッチ７５１，
７５２，７６５にそれぞれ出力する。(３、１)、(６、
２)、(９、３)、(１２、４)、(１８、６)符号器はマス
ク関数を使用しないので、前記スイッチ７５１，７５
２，７６５は前記制御情報に応じて全部連結を切る。
(２１、７)符号器の場合は、一つの基底符号語のみを使
用するので、スイッチ７５１のみが連結され、前記符号
率に応じて使用されるマスク関数の数によって制御され
る。すると、前記逆アダマール変換器７２０、７５１の
それぞれは、受信された３２個のシンボルを逆アダマー
ル変換して、前記入力信号に乗算されたマスク関数のイ
ンデックスを示す０(前記逆アダマール変換器７２０に
入力された信号はどのマスク関数も乗算されなかったの
で)と長さウォルシュ符号との相関度中、一番大きな相
関値を有するウォルシュ符号のインデックスと前記相関
値を計算して相関度比較器７４０に入力する。すると、
前記相関度比較器７４０は前記逆アダマール変換器から
提供される相関値を比較して、一番大きな相関値を有す
るものに対するマスクインデックスと前記ウォルシュ符
号インデックスを結合して出力する。
(ｔ)が復号器に入力されると、前記受信シンボルｒ(ｔ)
は０挿入器７００に入力され、これと同時に、符号長さ
情報が制御器７７０に入力される。前記制御器７７０は
前記受信シンボルの符号長さによる穿孔位置情報を貯蔵
し、前記貯蔵された穿孔位置情報を０挿入器７００に出
力する。例えば、前記制御器７７０は符号率が(３、１)
であると、２９個の穿孔位置に対する情報を、符号率が
(６、２)であると、２６個の穿孔位置に対する情報を、
符号率が(９、３)であると、２３個の穿孔位置に対する
情報を、符号率が(１２、４)であると、２０個の穿孔位
置に対する情報を、符号率が(１８、６)であると、１４
個の穿孔位置に対する情報を、符号率が(２１、７)であ
ると、１１個の穿孔位置に対する情報を、符号率が(２
４、８)であると、８個の穿孔位置に対する情報を、符
号率が(２７、９)であると、５個の穿孔位置に対する情
報を前記０挿入器７００に出力する。それぞれの場合に
対して、前記穿孔位置は前記符号器の説明と同一であ
る。前記０挿入器７００は前記穿孔位置制御情報に従っ
て穿孔位置に０を挿入して長さ３２シンボル列を出力す
る。前記シンボル列は逆アダマール変換器７２０と乗算
器７０１，７０２，７１５にそれぞれ入力される。前記
乗算器７０１，７０２，７１５に入力された信号はマス
ク生成器７８０で前記基底符号語Ｍ１、Ｍ２、Ｍ４、Ｍ
８から生成されたマスク関数Ｍ１乃至Ｍ１５と乗算され
た後、出力される。前記乗算器７０１，７０２，７１５
から出力されたシンボルはスイッチ７５１，７５２，７
６５にそれぞれ出力される。これと同時に、前記制御器
７７０は前記受信された符号長さ情報に基づいたマスク
関数の使用／不使用を示す制御情報をスイッチ７５１，
７５２，７６５にそれぞれ出力する。(３、１)、(６、
２)、(９、３)、(１２、４)、(１８、６)符号器はマス
ク関数を使用しないので、前記スイッチ７５１，７５
２，７６５は前記制御情報に応じて全部連結を切る。
(２１、７)符号器の場合は、一つの基底符号語のみを使
用するので、スイッチ７５１のみが連結され、前記符号
率に応じて使用されるマスク関数の数によって制御され
る。すると、前記逆アダマール変換器７２０、７５１の
それぞれは、受信された３２個のシンボルを逆アダマー
ル変換して、前記入力信号に乗算されたマスク関数のイ
ンデックスを示す０(前記逆アダマール変換器７２０に
入力された信号はどのマスク関数も乗算されなかったの
で)と長さウォルシュ符号との相関度中、一番大きな相
関値を有するウォルシュ符号のインデックスと前記相関
値を計算して相関度比較器７４０に入力する。すると、
前記相関度比較器７４０は前記逆アダマール変換器から
提供される相関値を比較して、一番大きな相関値を有す
るものに対するマスクインデックスと前記ウォルシュ符
号インデックスを結合して出力する。
【０１０５】［第２実施形態(復号器)］図１４は前記図
６の第１復号器６００と第２復号器６０５の構造を示す
図である。
６の第１復号器６００と第２復号器６０５の構造を示す
図である。
【０１０６】前記図１４を参照すると、符号化器から符
号化された受信シンボルｒ(ｔ)は０挿入器１４００に入
力される。これと同時に、前記符号化器で使用された符
号長さ情報が制御器１４３０に入力される。前記制御器
１４３０は前記符号化器で使用されることができるすべ
ての符号長さによる穿孔位置を貯蔵している。従って、
前記制御器１４３０は前記符号長さ情報に対応して貯蔵
されている制御情報を前記０挿入器１４００に出力す
る。前記符号長さ情報は前記符号化器で使用された符号
の長さ、または符号率であり、前記制御情報は穿孔位置
を示す制御情報である。一方、前記穿孔位置は前記符号
化器で入力される所定数のビットに対応して所望する符
号化シンボルの長さを得るために除去されたシンボルの
位置である。従って、前記すべての符号長さそれぞれに
対応して貯蔵される穿孔位置の一例は、下記＜表５＞の
ようである。
号化された受信シンボルｒ(ｔ)は０挿入器１４００に入
力される。これと同時に、前記符号化器で使用された符
号長さ情報が制御器１４３０に入力される。前記制御器
１４３０は前記符号化器で使用されることができるすべ
ての符号長さによる穿孔位置を貯蔵している。従って、
前記制御器１４３０は前記符号長さ情報に対応して貯蔵
されている制御情報を前記０挿入器１４００に出力す
る。前記符号長さ情報は前記符号化器で使用された符号
の長さ、または符号率であり、前記制御情報は穿孔位置
を示す制御情報である。一方、前記穿孔位置は前記符号
化器で入力される所定数のビットに対応して所望する符
号化シンボルの長さを得るために除去されたシンボルの
位置である。従って、前記すべての符号長さそれぞれに
対応して貯蔵される穿孔位置の一例は、下記＜表５＞の
ようである。
【表５】
【０１０７】前記＜表５＞では符号長さ情報を符号化器
で使用された符号率に仮定している。前記符号率(ｎ，
ｋ)はｋビットの入力によりｎ個の符号化シンボルを出
力することを意味する。従って、前記受信シンボルは長
さｎを有するということができる。また、穿孔位置にお
いて、“Ｆ_ｘ”はｘ個の穿孔ビットを意味する。各々
の符号率の穿孔位置については、前述のように説明した
通りである。穿孔位置から決定されるように、前記制御
情報は前記受信シンボルがどのような符号長さを有して
も、前記０挿入器１４００で一定のシンボル個数(３２
シンボル)を有するシンボル列が出力されるようにする
ことを基準にしている。
で使用された符号率に仮定している。前記符号率(ｎ，
ｋ)はｋビットの入力によりｎ個の符号化シンボルを出
力することを意味する。従って、前記受信シンボルは長
さｎを有するということができる。また、穿孔位置にお
いて、“Ｆ_ｘ”はｘ個の穿孔ビットを意味する。各々
の符号率の穿孔位置については、前述のように説明した
通りである。穿孔位置から決定されるように、前記制御
情報は前記受信シンボルがどのような符号長さを有して
も、前記０挿入器１４００で一定のシンボル個数(３２
シンボル)を有するシンボル列が出力されるようにする
ことを基準にしている。
【０１０８】前記＜表５＞を参照すると、前記制御器１
４３０は符号率が(３、１)であると、２９個の穿孔位置
に対する情報を、符号率が(６、２)であると、２６個の
穿孔位置に対する情報を、符号率が(９、３)であると、
２３個の穿孔位置に対する情報を、符号率が(１２、４)
であると、２０個の穿孔位置に対する情報を、符号率が
(１８、６)であると、１４個の穿孔位置に対する情報
を、符号率が(２１、７)であると、１１個の穿孔位置に
対する情報を、符号率が(２４、８)であると、８個の穿
孔位置に対する情報を、符号率が(２７、９)であると、
５個の穿孔位置に対する情報を出力する。上述したそれ
ぞれの場合に対する具体的な穿孔位置は前記符号化器の
説明と同一である。
４３０は符号率が(３、１)であると、２９個の穿孔位置
に対する情報を、符号率が(６、２)であると、２６個の
穿孔位置に対する情報を、符号率が(９、３)であると、
２３個の穿孔位置に対する情報を、符号率が(１２、４)
であると、２０個の穿孔位置に対する情報を、符号率が
(１８、６)であると、１４個の穿孔位置に対する情報
を、符号率が(２１、７)であると、１１個の穿孔位置に
対する情報を、符号率が(２４、８)であると、８個の穿
孔位置に対する情報を、符号率が(２７、９)であると、
５個の穿孔位置に対する情報を出力する。上述したそれ
ぞれの場合に対する具体的な穿孔位置は前記符号化器の
説明と同一である。
【０１０９】すると、前記０挿入器１４００は前記制御
器１４３０からの制御情報により前記受信シンボルの該
当穿孔位置に０を挿入して長さ３２であるシンボル列を
出力する。前記シンボル列は逆アダマール変換器１４２
０と乗算器１４０２、１４０４、１４０６にそれぞれ入
力される。前記乗算器１４０２、１４０４、１４０６に
入力されたシンボル列はマスク生成器１４１０から生成
されたマスク関数(Ｍ１、Ｍ２…Ｍ１６)とそれぞれ乗算
された後、出力される。前記マスク生成器１４１０から
生成されるマスク関数は前記符号化器で使用されるマス
ク関数に対応する。前記乗算器１４０２、１４０４、１
４０６それぞれにより乗算されたシンボルは、スイッチ
１４５２、１４５４、１４５６中、対応するスイッチに
入力される。これと同時に、前記制御器１４３０は前記
符号長さ情報により前記マスク生成器１４１０から生成
されたマスク関数の使用／不使用に対するスイッチ制御
情報を出力する。前記スイッチ制御情報は前記スイッチ
１４５２、１４５４、１４５６にそれぞれ提供される。
器１４３０からの制御情報により前記受信シンボルの該
当穿孔位置に０を挿入して長さ３２であるシンボル列を
出力する。前記シンボル列は逆アダマール変換器１４２
０と乗算器１４０２、１４０４、１４０６にそれぞれ入
力される。前記乗算器１４０２、１４０４、１４０６に
入力されたシンボル列はマスク生成器１４１０から生成
されたマスク関数(Ｍ１、Ｍ２…Ｍ１６)とそれぞれ乗算
された後、出力される。前記マスク生成器１４１０から
生成されるマスク関数は前記符号化器で使用されるマス
ク関数に対応する。前記乗算器１４０２、１４０４、１
４０６それぞれにより乗算されたシンボルは、スイッチ
１４５２、１４５４、１４５６中、対応するスイッチに
入力される。これと同時に、前記制御器１４３０は前記
符号長さ情報により前記マスク生成器１４１０から生成
されたマスク関数の使用／不使用に対するスイッチ制御
情報を出力する。前記スイッチ制御情報は前記スイッチ
１４５２、１４５４、１４５６にそれぞれ提供される。
【０１１０】従って、前記スイッチ１４５２、１４５
４、１４５６は前記スイッチ制御信号により対応する乗
算器からの乗算されたシンボルをスイッチングする。例
えば、符号率(３、１)、(６、２)、(９、３)、(１２、
４)、(１８、６)の場合は、マスク関数を使用しないの
で、前記スイッチ制御情報によって前記スイッチ１４５
２、１４５４、１４５６は全部連結を切る。即ち、前記
乗算器１４０２、１４０４、１４０６からの乗算された
シンボルの出力を遮断する。符号率(２１、７)の場合
は、一つのマスク関数のみを使用するので、前記スイッ
チ制御情報に応じて前記スイッチ１４５２のみ連結(clo
se)され、残りのスイッチ１４０４、１４０６は遮断(op
en)される。このように、符号率に応じて使用されるマ
スク関数の個数が決定され、前記使用されるマスク関数
の個数により前記スイッチが制御される。従って、前記
図６の前記第１復号器６００と前記第２復号器６０５が
(３、１)、(６、２)、(９、３)、(１２、４)、(１５、
５)、(１８、６)符号器として動作する場合には、逆ア
ダマール変換器１４２０のみが動作する。逆アダマール
変換器１４２２，１４２４，１４２６は各種長さ、即ち
多様な符号率に対して適応的に動作することができる。
４、１４５６は前記スイッチ制御信号により対応する乗
算器からの乗算されたシンボルをスイッチングする。例
えば、符号率(３、１)、(６、２)、(９、３)、(１２、
４)、(１８、６)の場合は、マスク関数を使用しないの
で、前記スイッチ制御情報によって前記スイッチ１４５
２、１４５４、１４５６は全部連結を切る。即ち、前記
乗算器１４０２、１４０４、１４０６からの乗算された
シンボルの出力を遮断する。符号率(２１、７)の場合
は、一つのマスク関数のみを使用するので、前記スイッ
チ制御情報に応じて前記スイッチ１４５２のみ連結(clo
se)され、残りのスイッチ１４０４、１４０６は遮断(op
en)される。このように、符号率に応じて使用されるマ
スク関数の個数が決定され、前記使用されるマスク関数
の個数により前記スイッチが制御される。従って、前記
図６の前記第１復号器６００と前記第２復号器６０５が
(３、１)、(６、２)、(９、３)、(１２、４)、(１５、
５)、(１８、６)符号器として動作する場合には、逆ア
ダマール変換器１４２０のみが動作する。逆アダマール
変換器１４２２，１４２４，１４２６は各種長さ、即ち
多様な符号率に対して適応的に動作することができる。
【０１１１】このために、受信されたビットの符号長さ
または符号率を示す制御信号が前記制御器１４３０から
生成され前記逆アダマール変換器１４２０に入力され
る。すると、前記逆アダマール変換器１４２０は前記０
挿入器１４００から入力された３２個のシンボルを逆ア
ダマール変換して、所定長さを有するウォルシュ符号と
の相関度が計算される。一方、前記逆アダマール変換器
１４２０はマスク関数のインデックスと前記相関度中、
一番大きな相関度と前記一番大きな相関度を有するウォ
ルシュ符号のインデックスを相関度比較器１４４０に提
供する。前記逆アダマール変換器１４２０から前記相関
度比較器１４４０へは０が前記マスク関数のインデック
スに提供される。前記マスク関数のインデックスに０が
提供されることは、前記入力シンボルがどのマスク関数
によっても乗算されないことを意味する。
または符号率を示す制御信号が前記制御器１４３０から
生成され前記逆アダマール変換器１４２０に入力され
る。すると、前記逆アダマール変換器１４２０は前記０
挿入器１４００から入力された３２個のシンボルを逆ア
ダマール変換して、所定長さを有するウォルシュ符号と
の相関度が計算される。一方、前記逆アダマール変換器
１４２０はマスク関数のインデックスと前記相関度中、
一番大きな相関度と前記一番大きな相関度を有するウォ
ルシュ符号のインデックスを相関度比較器１４４０に提
供する。前記逆アダマール変換器１４２０から前記相関
度比較器１４４０へは０が前記マスク関数のインデック
スに提供される。前記マスク関数のインデックスに０が
提供されることは、前記入力シンボルがどのマスク関数
によっても乗算されないことを意味する。
【０１１２】その以外の逆アダマール変換器１４２２、
１４２４、１４２６は対応するスイッチ１４５２、１４
５４、１４５６を通じてシンボルが入力される場合に対
して逆アダマール変換を遂行する。逆アダマール変換を
行う意味は、ある一定の長さを有する全てのウォルシュ
符号との相関度の値を計算することにある。前記相関度
の計算が遂行されると、前記逆アダマール変換器１４２
２、１４２４、１４２６それぞれは前に使用されたマス
ク関数のインデックスと前記相関度中、一番大きな相関
度と前記一番大きな相関度を有するウォルシュ符号のイ
ンデックスを前記相関度比較器１４４０に提供する。
１４２４、１４２６は対応するスイッチ１４５２、１４
５４、１４５６を通じてシンボルが入力される場合に対
して逆アダマール変換を遂行する。逆アダマール変換を
行う意味は、ある一定の長さを有する全てのウォルシュ
符号との相関度の値を計算することにある。前記相関度
の計算が遂行されると、前記逆アダマール変換器１４２
２、１４２４、１４２６それぞれは前に使用されたマス
ク関数のインデックスと前記相関度中、一番大きな相関
度と前記一番大きな相関度を有するウォルシュ符号のイ
ンデックスを前記相関度比較器１４４０に提供する。
【０１１３】前記相関度比較器１４４０は前記入力され
た相関度を比較して、一番大きな相関度と前記一番大き
な相関度を有することに対するマスクインデックスとウ
ォルシュ符号インデックスを結合して出力する。
た相関度を比較して、一番大きな相関度と前記一番大き
な相関度を有することに対するマスクインデックスとウ
ォルシュ符号インデックスを結合して出力する。
【０１１４】上述した復号器の構成において、前記逆ア
ダマール変換器１４２０、１４２２、１４２４、１４２
６は、本発明の実施のため符号器で使用された符号率に
対して適応的に動作ができるべきである。
ダマール変換器１４２０、１４２２、１４２４、１４２
６は、本発明の実施のため符号器で使用された符号率に
対して適応的に動作ができるべきである。
【０１１５】以下、送信器での可変的な長さを有するウ
ォルシュ符号器に対応した復号器に動作する場合に要求
される逆アダマール変換器に対して説明すると、(６、
２)符号器に対応した復号器に動作する場合は、長さ８
(２3)であるウォルシュ符号器に対する逆アダマール変
換器が使用され、(９、３)符号器に対応した復号器に動
作する場合には、長さ１６(２4)であるウォルシュ符号
器に対する逆アダマール変換器が使用される。(１２、
４)符号器に対応した復号器に動作する場合には、長さ
１６(２4)であるウォルシュ符号器に対する逆アダマー
ル変換器が使用され、(１５、５)符号器に対応した復号
器に動作する場合には、長さ１６(２4)であるウォルシ
ュ符号器に対する逆アダマール変換器が使用される。さ
らに、(１８、６)、(２１、７)、(２４、８)、(２７、
９)及び(３０、１０)符号器に対応した復号器に動作す
る場合には、長さ３２(２5)であるウォルシュ符号器に
対する逆アダマール変換器が使用される。前記のような
復号化器として動作するためには、可変長さに対して動
作可能な逆アダマール変換器の構造を有すべきである。
本発明では前記のような可変長さに対して動作可能な逆
アダマール変換器の構造を提供し、下記の実施形態で説
明する。
ォルシュ符号器に対応した復号器に動作する場合に要求
される逆アダマール変換器に対して説明すると、(６、
２)符号器に対応した復号器に動作する場合は、長さ８
(２3)であるウォルシュ符号器に対する逆アダマール変
換器が使用され、(９、３)符号器に対応した復号器に動
作する場合には、長さ１６(２4)であるウォルシュ符号
器に対する逆アダマール変換器が使用される。(１２、
４)符号器に対応した復号器に動作する場合には、長さ
１６(２4)であるウォルシュ符号器に対する逆アダマー
ル変換器が使用され、(１５、５)符号器に対応した復号
器に動作する場合には、長さ１６(２4)であるウォルシ
ュ符号器に対する逆アダマール変換器が使用される。さ
らに、(１８、６)、(２１、７)、(２４、８)、(２７、
９)及び(３０、１０)符号器に対応した復号器に動作す
る場合には、長さ３２(２5)であるウォルシュ符号器に
対する逆アダマール変換器が使用される。前記のような
復号化器として動作するためには、可変長さに対して動
作可能な逆アダマール変換器の構造を有すべきである。
本発明では前記のような可変長さに対して動作可能な逆
アダマール変換器の構造を提供し、下記の実施形態で説
明する。
【０１１６】本発明の実施形態で提案される逆アダマー
ル変換器に対して詳細に説明する前に、通常的な逆アダ
マール変換器の演算構造について図１６を参照して説明
すると、次のようである。
ル変換器に対して詳細に説明する前に、通常的な逆アダ
マール変換器の演算構造について図１６を参照して説明
すると、次のようである。
【０１１７】前記図１６は長さ８であるウォルシュ符号
器による一般的な逆アダマール変換器の演算構造を示
す。一般的に長さ２nであるウォルシュ符号器に対する
逆アダマール変換器はｎ個の段階に構成されている。そ
れぞれの段階では一つの列に対応して入力される２個の
入力信号を加算するか、減算する過程を進行する。
器による一般的な逆アダマール変換器の演算構造を示
す。一般的に長さ２nであるウォルシュ符号器に対する
逆アダマール変換器はｎ個の段階に構成されている。そ
れぞれの段階では一つの列に対応して入力される２個の
入力信号を加算するか、減算する過程を進行する。
【０１１８】前記図１６を参照すると、段階１ではｒ
１、ｒ２、ｒ３、ｒ４、ｒ５、ｒ６、ｒ７、ｒ８を入力
にして二つの信号間の加算と減算を遂行する。
１、ｒ２、ｒ３、ｒ４、ｒ５、ｒ６、ｒ７、ｒ８を入力
にして二つの信号間の加算と減算を遂行する。
【０１１９】一番目列ではｒ１とｒ２を加算及び減算し
て、ｒ１＋ｒ２、ｒ１−ｒ２を出力することにより、長
さ２であるウォルシュ符号に対する相関値を計算する。
同一の計算によりｒ３とｒ４に対してｒ３＋ｒ４、ｒ３
−ｒ４を出力し、ｒ５とｒ６に対してｒ５＋ｒ６、ｒ５
−ｒ６を出力し、ｒ７とｒ８に対してｒ７＋ｒ８、ｒ７
−ｒ８を出力する。
て、ｒ１＋ｒ２、ｒ１−ｒ２を出力することにより、長
さ２であるウォルシュ符号に対する相関値を計算する。
同一の計算によりｒ３とｒ４に対してｒ３＋ｒ４、ｒ３
−ｒ４を出力し、ｒ５とｒ６に対してｒ５＋ｒ６、ｒ５
−ｒ６を出力し、ｒ７とｒ８に対してｒ７＋ｒ８、ｒ７
−ｒ８を出力する。
【０１２０】上述した段階１を通じて出力された８個の
信号に対して段階２を進行する。前記段階２ではｒ１＋
ｒ２とｒ３＋ｒ４を加算して(ｒ１＋ｒ２)＋(ｒ３＋ｒ
４)を出力し、ｒ１−ｒ２とｒ３−ｒ４を加算して(ｒ１
−ｒ２)＋(ｒ３−ｒ４)を出力する。また、前記ｒ１＋
ｒ２と前記ｒ３＋ｒ４を減算して(ｒ１＋ｒ２)−(ｒ３
＋ｒ４)を出力し、前記ｒ１−ｒ２と前記ｒ３−ｒ４を
減算して(ｒ１−ｒ２)−(ｒ３−ｒ４)を出力する。上述
した計算による４個の出力により長さ４であるウォルシ
ュ符号に対する相関値を計算する。その以外にも、ｒ５
＋ｒ６とｒ７＋ｒ８を加算して(ｒ５＋ｒ６)＋(ｒ７＋
ｒ８)を出力し、ｒ５−ｒ６とｒ７−ｒ８を加算して(ｒ
５−ｒ６)＋(ｒ７−ｒ８)を出力する。また、前記ｒ５
＋ｒ６と前記ｒ７＋ｒ８を減算して(ｒ５＋ｒ６)−(ｒ
７＋ｒ８)を出力し、前記ｒ５−ｒ６と前記ｒ７−ｒ８
を減算して(ｒ５−ｒ６)−(ｒ７−ｒ８)を出力する。
信号に対して段階２を進行する。前記段階２ではｒ１＋
ｒ２とｒ３＋ｒ４を加算して(ｒ１＋ｒ２)＋(ｒ３＋ｒ
４)を出力し、ｒ１−ｒ２とｒ３−ｒ４を加算して(ｒ１
−ｒ２)＋(ｒ３−ｒ４)を出力する。また、前記ｒ１＋
ｒ２と前記ｒ３＋ｒ４を減算して(ｒ１＋ｒ２)−(ｒ３
＋ｒ４)を出力し、前記ｒ１−ｒ２と前記ｒ３−ｒ４を
減算して(ｒ１−ｒ２)−(ｒ３−ｒ４)を出力する。上述
した計算による４個の出力により長さ４であるウォルシ
ュ符号に対する相関値を計算する。その以外にも、ｒ５
＋ｒ６とｒ７＋ｒ８を加算して(ｒ５＋ｒ６)＋(ｒ７＋
ｒ８)を出力し、ｒ５−ｒ６とｒ７−ｒ８を加算して(ｒ
５−ｒ６)＋(ｒ７−ｒ８)を出力する。また、前記ｒ５
＋ｒ６と前記ｒ７＋ｒ８を減算して(ｒ５＋ｒ６)−(ｒ
７＋ｒ８)を出力し、前記ｒ５−ｒ６と前記ｒ７−ｒ８
を減算して(ｒ５−ｒ６)−(ｒ７−ｒ８)を出力する。
【０１２１】上述した段階２により出力された８個の信
号に対して段階３に進行して、前記段階１と前記段階２
での演算と同一の演算を適用することにより、長さ８で
あるウォルシュ符号とのすべての相関値を出力すること
ができる。
号に対して段階３に進行して、前記段階１と前記段階２
での演算と同一の演算を適用することにより、長さ８で
あるウォルシュ符号とのすべての相関値を出力すること
ができる。
【０１２２】前記のような一般的な例からみると、長さ
が２nである信号を入力にして、長さ２iであるウォルシ
ュ符号とのすべての相関値を出力するためのｉ段階での
逆アダマール変換による演算は、下記のように一般化さ
れることができる。
が２nである信号を入力にして、長さ２iであるウォルシ
ュ符号とのすべての相関値を出力するためのｉ段階での
逆アダマール変換による演算は、下記のように一般化さ
れることができる。
【０１２３】ｉ−１段階の逆アダマール変換により出力
される２n個の演算信号(ｔ1乃至ｔn)はｉ段階遂行のた
めの入力に印加される。前記２n個の演算信号(ｔ1乃至
ｔn)は入力順に基づいて、２i個ずつを一つのブロック
に構成することにより、２n-i個のブロックを構成す
る。即ち、ｔ1からｔiまでを一番目ブロックに構成し、
ｔi+ 1からｔ2iまでを二番目ブロックに構成する。従っ
て、最終２n-i番目ブロックはｔn-i乃至ｔnまでの演算
信号に構成される。一方、前記ブロックそれぞれを構成
する演算信号に対しては、所定演算過程を通じて所望す
る相関値に該当する演算信号を出力する。前記所定演算
過程は、一つのブロックを構成する演算信号中、ｋ番目
演算信号それぞれとこれに対応するｋ＋２i-1番目演算
信号を加算して出力する過程と、前記ｋ番目演算信号そ
れぞれで前記ｋ番目演算信号に対応するｋ＋２i-1番目
演算信号を減算して出力する過程と、からなる。
される２n個の演算信号(ｔ1乃至ｔn)はｉ段階遂行のた
めの入力に印加される。前記２n個の演算信号(ｔ1乃至
ｔn)は入力順に基づいて、２i個ずつを一つのブロック
に構成することにより、２n-i個のブロックを構成す
る。即ち、ｔ1からｔiまでを一番目ブロックに構成し、
ｔi+ 1からｔ2iまでを二番目ブロックに構成する。従っ
て、最終２n-i番目ブロックはｔn-i乃至ｔnまでの演算
信号に構成される。一方、前記ブロックそれぞれを構成
する演算信号に対しては、所定演算過程を通じて所望す
る相関値に該当する演算信号を出力する。前記所定演算
過程は、一つのブロックを構成する演算信号中、ｋ番目
演算信号それぞれとこれに対応するｋ＋２i-1番目演算
信号を加算して出力する過程と、前記ｋ番目演算信号そ
れぞれで前記ｋ番目演算信号に対応するｋ＋２i-1番目
演算信号を減算して出力する過程と、からなる。
【０１２４】上述したｉ段階での逆アダマール変換によ
る演算過程を通じて２n個の演算信号(ｔ'1乃至ｔ'n)が
出力され、前記２n個の演算信号(ｔ'1乃至ｔ'n)中、初
めの演算信号から連続される２i個の演算信号(ｔ'1乃至
ｔ'n)が得ようとする相関値になる。即ち、上述した過
程により前記２n個の入力信号(ｔ1乃至ｔn)中、初めの
２i個の入力信号(ｔ1乃至ｔn)と長さ２iであるウォルシ
ュ符号とのすべての相関値が順に出力されることが分か
る。
る演算過程を通じて２n個の演算信号(ｔ'1乃至ｔ'n)が
出力され、前記２n個の演算信号(ｔ'1乃至ｔ'n)中、初
めの演算信号から連続される２i個の演算信号(ｔ'1乃至
ｔ'n)が得ようとする相関値になる。即ち、上述した過
程により前記２n個の入力信号(ｔ1乃至ｔn)中、初めの
２i個の入力信号(ｔ1乃至ｔn)と長さ２iであるウォルシ
ュ符号とのすべての相関値が順に出力されることが分か
る。
【０１２５】例えば、最初の入力信号に“ｒ１、ｒ２、
ｒ３、ｒ４、ｒ５、ｒ６、ｒ７、ｒ８”が入力され、前
記ｎが３、前記ｉが２であると仮定すると、前記ｉ段階
遂行のため入力される演算信号は、“ｒ１＋ｒ２”、
“ｒ１−ｒ２”、“ｒ３＋ｒ４”、“ｒ３−ｒ４”、
“ｒ５＋ｒ６”、“ｒ５−ｒ６”、“ｒ７＋ｒ８”、
“ｒ７−ｒ８”に定義される。一方、前記入力される演
算信号を入力順に基づいて２ i個、即ち、４(２2)個の入
力信号を一つのブロックに構成することにより、
２n- i、２個のブロックを形成する。従って、“ｒ１＋
ｒ２”、“ｒ１−ｒ２”、“ｒ３＋ｒ４”、“ｒ３−ｒ
４”が一番目ブロックに構成され、“ｒ５＋ｒ６”、
“ｒ５−ｒ６”、“ｒ７＋ｒ８”、“ｒ７−ｒ８”が二
番目ブロックに構成される。このようにブロックが構成
されると、各ブロック内でｋ番目演算信号とｋ＋２i-1
番目演算信号をそれぞれ加算及び減算することにより、
ブロックそれぞれにより４個の演算信号が出力される。
例えば、ｋが１である場合、一番目演算信号“ｒ１＋ｒ
２”はｋ＋２i-1番目演算信号、即ち３番目演算信号
“ｒ３＋ｒ４”と加算及び減算され、２個の演算信号
(“ｒ１＋ｒ２”、“ｒ１−ｒ２”)が出力される。従っ
て、一番目ブロックを構成する“ｒ１＋ｒ２”、“ｒ１
−ｒ２”、“ｒ３＋ｒ４”、“ｒ３−ｒ４”により
“(ｒ１＋ｒ２)＋(ｒ３＋ｒ４)”、“(ｒ１＋ｒ２)−
(ｒ３＋ｒ４)”、“(ｒ１−ｒ２)＋(ｒ３−ｒ４)”、
“(ｒ１−ｒ２)−(ｒ３−ｒ４)”が出力され、二番目ブ
ロックを構成する“ｒ５＋ｒ６”、“ｒ５−ｒ６”、
“ｒ７＋ｒ８”、“ｒ７−ｒ８”により“(ｒ５＋ｒ６)
＋(ｒ７＋ｒ８)”、“(ｒ５＋ｒ６)−(ｒ７＋ｒ８)”、
“(ｒ５−ｒ６)＋(ｒ７−ｒ８)”、“(ｒ５−ｒ６)−
(ｒ７−ｒ８)”が出力される。しかし、前記出力される
８個の演算信号中、前記一番目ブロックにより出力され
る４個の演算信号“(ｒ１＋ｒ２)＋(ｒ３＋ｒ４)”、
“(ｒ１＋ｒ２)−(ｒ３＋ｒ４)”、“(ｒ１−ｒ２)＋
(ｒ３−ｒ４)”、“(ｒ１−ｒ２)−(ｒ３−ｒ４)”のみ
がｉ段階の逆アダマール変換による相関値になる。
ｒ３、ｒ４、ｒ５、ｒ６、ｒ７、ｒ８”が入力され、前
記ｎが３、前記ｉが２であると仮定すると、前記ｉ段階
遂行のため入力される演算信号は、“ｒ１＋ｒ２”、
“ｒ１−ｒ２”、“ｒ３＋ｒ４”、“ｒ３−ｒ４”、
“ｒ５＋ｒ６”、“ｒ５−ｒ６”、“ｒ７＋ｒ８”、
“ｒ７−ｒ８”に定義される。一方、前記入力される演
算信号を入力順に基づいて２ i個、即ち、４(２2)個の入
力信号を一つのブロックに構成することにより、
２n- i、２個のブロックを形成する。従って、“ｒ１＋
ｒ２”、“ｒ１−ｒ２”、“ｒ３＋ｒ４”、“ｒ３−ｒ
４”が一番目ブロックに構成され、“ｒ５＋ｒ６”、
“ｒ５−ｒ６”、“ｒ７＋ｒ８”、“ｒ７−ｒ８”が二
番目ブロックに構成される。このようにブロックが構成
されると、各ブロック内でｋ番目演算信号とｋ＋２i-1
番目演算信号をそれぞれ加算及び減算することにより、
ブロックそれぞれにより４個の演算信号が出力される。
例えば、ｋが１である場合、一番目演算信号“ｒ１＋ｒ
２”はｋ＋２i-1番目演算信号、即ち３番目演算信号
“ｒ３＋ｒ４”と加算及び減算され、２個の演算信号
(“ｒ１＋ｒ２”、“ｒ１−ｒ２”)が出力される。従っ
て、一番目ブロックを構成する“ｒ１＋ｒ２”、“ｒ１
−ｒ２”、“ｒ３＋ｒ４”、“ｒ３−ｒ４”により
“(ｒ１＋ｒ２)＋(ｒ３＋ｒ４)”、“(ｒ１＋ｒ２)−
(ｒ３＋ｒ４)”、“(ｒ１−ｒ２)＋(ｒ３−ｒ４)”、
“(ｒ１−ｒ２)−(ｒ３−ｒ４)”が出力され、二番目ブ
ロックを構成する“ｒ５＋ｒ６”、“ｒ５−ｒ６”、
“ｒ７＋ｒ８”、“ｒ７−ｒ８”により“(ｒ５＋ｒ６)
＋(ｒ７＋ｒ８)”、“(ｒ５＋ｒ６)−(ｒ７＋ｒ８)”、
“(ｒ５−ｒ６)＋(ｒ７−ｒ８)”、“(ｒ５−ｒ６)−
(ｒ７−ｒ８)”が出力される。しかし、前記出力される
８個の演算信号中、前記一番目ブロックにより出力され
る４個の演算信号“(ｒ１＋ｒ２)＋(ｒ３＋ｒ４)”、
“(ｒ１＋ｒ２)−(ｒ３＋ｒ４)”、“(ｒ１−ｒ２)＋
(ｒ３−ｒ４)”、“(ｒ１−ｒ２)−(ｒ３−ｒ４)”のみ
がｉ段階の逆アダマール変換による相関値になる。
【０１２６】図１５は前記図１６と関連して説明した逆
アダマール変換過程に基づいて前記図１４での逆アダマ
ール変換器１４２０の動作を示している図である。即
ち、前記図１５は前記図６の復号器６００と復号器６０
５が(３、１)、(６、２)、(９、３)、(１２、４)、(１
５、５)、(１８、６)復号器に動作する場合に、前記復
号器に対応した前記逆アダマール変換器１４２０が動作
する過程に対する全体構造を示す。
アダマール変換過程に基づいて前記図１４での逆アダマ
ール変換器１４２０の動作を示している図である。即
ち、前記図１５は前記図６の復号器６００と復号器６０
５が(３、１)、(６、２)、(９、３)、(１２、４)、(１
５、５)、(１８、６)復号器に動作する場合に、前記復
号器に対応した前記逆アダマール変換器１４２０が動作
する過程に対する全体構造を示す。
【０１２７】以下、前記図１５を参照して最大長さ２n
であるウォルシュ符号に対する逆変換まで可変的に可能
な逆アダマール変換器の構造及び動作について前記図１
６を通じて説明した逆アダマール変換器の演算特性を利
用して説明すると、次のようである。
であるウォルシュ符号に対する逆変換まで可変的に可能
な逆アダマール変換器の構造及び動作について前記図１
６を通じて説明した逆アダマール変換器の演算特性を利
用して説明すると、次のようである。
【０１２８】２t個の入力信号が逆アダマール変換の段
階１に入力されると、これと同時に、長さに対する制御
信号がすべてのスイッチ１５１１、１５１２、１５１３
に入力される。この時、前記制御信号は前記長さ２tの
入力信号に対して段階ｔまで遂行するようにする制御信
号である。従って、前記制御信号により段階１乃至段階
ｔ−１までの出力をスイッチングするスイッチは、前記
出力が次の段階に入力されるようにスイッチングされ
る。一方、前記制御信号により最終段階である段階ｔの
出力をスイッチングするスイッチは、前記出力が段階ｔ
＋１に提供されなく、最終相関度として出力されるよう
にスイッチングされる。
階１に入力されると、これと同時に、長さに対する制御
信号がすべてのスイッチ１５１１、１５１２、１５１３
に入力される。この時、前記制御信号は前記長さ２tの
入力信号に対して段階ｔまで遂行するようにする制御信
号である。従って、前記制御信号により段階１乃至段階
ｔ−１までの出力をスイッチングするスイッチは、前記
出力が次の段階に入力されるようにスイッチングされ
る。一方、前記制御信号により最終段階である段階ｔの
出力をスイッチングするスイッチは、前記出力が段階ｔ
＋１に提供されなく、最終相関度として出力されるよう
にスイッチングされる。
【０１２９】例えば、前記ｔが１であると、２個の入力
信号は段階１に入力される。前記段階１では前記図１６
を参照して説明した段階１での演算過程を同一に遂行す
ることにより、２個の演算信号を出力する。前記演算信
号は前記段階１の出力を段階２にスイッチングするスイ
ッチ１５１１の入力に提供される。前記スイッチ１５１
１は制御信号によりスイッチングされ前記演算信号を前
記段階２に提供しなく、前記２個の入力信号に対応した
相関値として出力する。
信号は段階１に入力される。前記段階１では前記図１６
を参照して説明した段階１での演算過程を同一に遂行す
ることにより、２個の演算信号を出力する。前記演算信
号は前記段階１の出力を段階２にスイッチングするスイ
ッチ１５１１の入力に提供される。前記スイッチ１５１
１は制御信号によりスイッチングされ前記演算信号を前
記段階２に提供しなく、前記２個の入力信号に対応した
相関値として出力する。
【０１３０】一方、前記図１６に示されたように、前記
ｔが３である場合、前記段階１から出力される８個の演
算信号は、前記制御信号によりスイッチングされるスイ
ッチ１５１１により段階２に入力される。前記段階２は
前記入力される８個の演算信号に対して前記図１６に示
されている段階２での演算過程を同一に遂行する。前記
段階２での演算過程により８個の演算信号が出力され
る。前記段階２からの演算信号は前記制御信号によりス
イッチングされるスイッチ１５１２により次の段階であ
る段階３に入力される。前記段階３は前記入力された８
個の演算信号に対して前記図１６に示されている段階３
での演算過程を同一に遂行する。前記段階３での演算過
程により出力される８個の演算信号はスイッチ１５１３
に入力される。前記スイッチ１５１３は前記制御信号に
よりスイッチングされ前記演算信号を段階４に提供しな
く、前記８個の入力信号の相関値として出力する。
ｔが３である場合、前記段階１から出力される８個の演
算信号は、前記制御信号によりスイッチングされるスイ
ッチ１５１１により段階２に入力される。前記段階２は
前記入力される８個の演算信号に対して前記図１６に示
されている段階２での演算過程を同一に遂行する。前記
段階２での演算過程により８個の演算信号が出力され
る。前記段階２からの演算信号は前記制御信号によりス
イッチングされるスイッチ１５１２により次の段階であ
る段階３に入力される。前記段階３は前記入力された８
個の演算信号に対して前記図１６に示されている段階３
での演算過程を同一に遂行する。前記段階３での演算過
程により出力される８個の演算信号はスイッチ１５１３
に入力される。前記スイッチ１５１３は前記制御信号に
よりスイッチングされ前記演算信号を段階４に提供しな
く、前記８個の入力信号の相関値として出力する。
【０１３１】図１７は前記図１５に示されているＮ個の
段階中、任意の一つの段階(段階ｋ)でのハードウェア構
成を示す図である。
段階中、任意の一つの段階(段階ｋ)でのハードウェア構
成を示す図である。
【０１３２】前記図１７を参照して説明すると、減算器
１７００は入力シンボルとメモリ１７２０から出力され
るシンボルを減算して出力する。加算器１７０５は前記
入力シンボルと前記メモリ１７２０から出力されるシン
ボルを加算して出力する。第１スイッチ１７１０は所定
制御信号により前記減算器１７００の出力、または前記
入力シンボルを前記メモリ１７２０の入力にスイッチン
グする。第２スイッチ１７１５は前記加算器１７０５か
らの出力、または前記メモリ１７２０から出力されるシ
ンボルを最終出力端にスイッチングする。前記メモリ１
７２０は所定長さを有するバッファに具現することがで
き、前記第１スイッチ１７１０から入力されるシンボル
を前記長さだけに順次的に貯蔵する。この時、前記メモ
リ１７２０の長さは一つのシンボルを貯蔵することがで
きるメモリ領域に対応し、前記入力信号を構成するシン
ボルの個数により決定されることができる。
１７００は入力シンボルとメモリ１７２０から出力され
るシンボルを減算して出力する。加算器１７０５は前記
入力シンボルと前記メモリ１７２０から出力されるシン
ボルを加算して出力する。第１スイッチ１７１０は所定
制御信号により前記減算器１７００の出力、または前記
入力シンボルを前記メモリ１７２０の入力にスイッチン
グする。第２スイッチ１７１５は前記加算器１７０５か
らの出力、または前記メモリ１７２０から出力されるシ
ンボルを最終出力端にスイッチングする。前記メモリ１
７２０は所定長さを有するバッファに具現することがで
き、前記第１スイッチ１７１０から入力されるシンボル
を前記長さだけに順次的に貯蔵する。この時、前記メモ
リ１７２０の長さは一つのシンボルを貯蔵することがで
きるメモリ領域に対応し、前記入力信号を構成するシン
ボルの個数により決定されることができる。
【０１３３】上述した構成を参照して動作を説明する
と、入力信号を構成する２k個のシンボル中、最初シン
ボルは減算器１７００、加算器１７０５と第１スイッチ
１７１０に入力される。前記第１スイッチ１７１０は前
記入力シンボルが印加される側と連結され、前記入力シ
ンボルがメモリ１７２０に入力されるようにする。一
方、第２スイッチ１７１５により前記メモリ１７２０は
最終出力端に連結される。二番目入力シンボルが段階ｋ
に入力されると、前記減算器１７００、前記加算器１７
０５と前記第１スイッチ１７１０に入力される。前記第
１スイッチ１７１０は前記入力シンボルが印加される側
と連結される。これによって前記メモリ１７２０に以前
に入力された前記一番目入力シンボルは次のメモリ領域
に移動し、同時に前記二番目入力シンボルが前記一番目
入力シンボルの貯蔵されていたメモリ領域に貯蔵され
る。
と、入力信号を構成する２k個のシンボル中、最初シン
ボルは減算器１７００、加算器１７０５と第１スイッチ
１７１０に入力される。前記第１スイッチ１７１０は前
記入力シンボルが印加される側と連結され、前記入力シ
ンボルがメモリ１７２０に入力されるようにする。一
方、第２スイッチ１７１５により前記メモリ１７２０は
最終出力端に連結される。二番目入力シンボルが段階ｋ
に入力されると、前記減算器１７００、前記加算器１７
０５と前記第１スイッチ１７１０に入力される。前記第
１スイッチ１７１０は前記入力シンボルが印加される側
と連結される。これによって前記メモリ１７２０に以前
に入力された前記一番目入力シンボルは次のメモリ領域
に移動し、同時に前記二番目入力シンボルが前記一番目
入力シンボルの貯蔵されていたメモリ領域に貯蔵され
る。
【０１３４】このような方式に２k-1個の入力シンボル
が前記メモリ１７２０に貯蔵された後に、２k-1＋１番
目入力シンボルが入力されると、前記２k-1＋１番目入
力シンボルは前記減算器１７００、前記加算器１７０５
と前記第１スイッチ１７１０に入力される。すると、前
記第１スイッチ１７１０は前記減算器１７００に連結さ
れ、前記第２スイッチ１７１５は前記加算器１７０５に
連結される。一方、前記メモリ１７２０から前記貯蔵さ
れた一番目入力シンボルが前記減算器１７００、前記加
算器１７０５と前記第２スイッチ１７１５に入力され
る。この時、前記メモリ１７２０から前記一番目入力シ
ンボルが出力されると共に、前記メモリ１７２０に貯蔵
されていた２k-1個の入力シンボルが左側に一欄ずつ移
動して貯蔵される。前記減算器１７００は前記メモリ１
７２０から入力された一番目入力シンボルで前記新たに
入力された２k-1＋１番目入力信号を減算して前記第１
スイッチ１７１０を通過して前記メモリ１７２０に入力
される。これと同時に、前記加算器１７０５は前記メモ
リ１７２０から入力された一番目入力シンボルと前記新
たに入力された２k-1＋１番目入力シンボルを加算して
前記第２スイッチ１７１５を通過して最終出力端に出力
される。
が前記メモリ１７２０に貯蔵された後に、２k-1＋１番
目入力シンボルが入力されると、前記２k-1＋１番目入
力シンボルは前記減算器１７００、前記加算器１７０５
と前記第１スイッチ１７１０に入力される。すると、前
記第１スイッチ１７１０は前記減算器１７００に連結さ
れ、前記第２スイッチ１７１５は前記加算器１７０５に
連結される。一方、前記メモリ１７２０から前記貯蔵さ
れた一番目入力シンボルが前記減算器１７００、前記加
算器１７０５と前記第２スイッチ１７１５に入力され
る。この時、前記メモリ１７２０から前記一番目入力シ
ンボルが出力されると共に、前記メモリ１７２０に貯蔵
されていた２k-1個の入力シンボルが左側に一欄ずつ移
動して貯蔵される。前記減算器１７００は前記メモリ１
７２０から入力された一番目入力シンボルで前記新たに
入力された２k-1＋１番目入力信号を減算して前記第１
スイッチ１７１０を通過して前記メモリ１７２０に入力
される。これと同時に、前記加算器１７０５は前記メモ
リ１７２０から入力された一番目入力シンボルと前記新
たに入力された２k-1＋１番目入力シンボルを加算して
前記第２スイッチ１７１５を通過して最終出力端に出力
される。
【０１３５】前記のような方法に２k-1回さらに遂行さ
れた後、２k＋１番目入力シンボルが入力されると、前
記新たに入力された２k＋１番目入力シンボルは前記減
算器１７００、前記加算器１７０５と前記第１スイッチ
１７１０に入力される。これと同時に、前記第２スイッ
チ１７１５は前記メモリ１７２０と連結され、前記第１
スイッチ１７１０は入力信号端と連結される。従って、
前記メモリ１７２０から最左側に入力された一番目入力
シンボルで２k-1＋１番目入力シンボルを減算した値
は、前記第２スイッチ１７１５を通じて出力される。こ
れと同時に、前記メモリ１７２０に貯蔵されている値は
左側に一欄ずつ移動され貯蔵され、これと同時に、前記
新たに入力された２k＋１番目入力シンボルは前記第１
スイッチ１７１０を通じて前記メモリ１７２０の最右側
に入力される。前記のような過程が反復され、入力シン
ボルの長さだけが出力されると、前記の段階ｋがすべて
遂行されたものである。
れた後、２k＋１番目入力シンボルが入力されると、前
記新たに入力された２k＋１番目入力シンボルは前記減
算器１７００、前記加算器１７０５と前記第１スイッチ
１７１０に入力される。これと同時に、前記第２スイッ
チ１７１５は前記メモリ１７２０と連結され、前記第１
スイッチ１７１０は入力信号端と連結される。従って、
前記メモリ１７２０から最左側に入力された一番目入力
シンボルで２k-1＋１番目入力シンボルを減算した値
は、前記第２スイッチ１７１５を通じて出力される。こ
れと同時に、前記メモリ１７２０に貯蔵されている値は
左側に一欄ずつ移動され貯蔵され、これと同時に、前記
新たに入力された２k＋１番目入力シンボルは前記第１
スイッチ１７１０を通じて前記メモリ１７２０の最右側
に入力される。前記のような過程が反復され、入力シン
ボルの長さだけが出力されると、前記の段階ｋがすべて
遂行されたものである。
【０１３６】本発明の第４及び第５目的を達成するため
の方法を図１０、１１、１２、１３を参照して説明す
る。
の方法を図１０、１１、１２、１３を参照して説明す
る。
【０１３７】図１０は前記論理スプリット方法のための
基地局間(ノードＢとＲＮＣ間)の信号メッセージ及びデ
ータ伝送を示す図であり、図１１は本発明の実施形態に
よるＳＲＮＣの動作を示す図であり、図１２は本発明の
実施形態によるＤＲＮＣの動作を示す図であり、図１３
は図８に示したＤＲＮＣからＳＲＮＣに伝送される情報
を含む制御フレーム(Control Frame)の構造を示す図で
ある。
基地局間(ノードＢとＲＮＣ間)の信号メッセージ及びデ
ータ伝送を示す図であり、図１１は本発明の実施形態に
よるＳＲＮＣの動作を示す図であり、図１２は本発明の
実施形態によるＤＲＮＣの動作を示す図であり、図１３
は図８に示したＤＲＮＣからＳＲＮＣに伝送される情報
を含む制御フレーム(Control Frame)の構造を示す図で
ある。
【０１３８】先ず、図１０を参照すると、前記ＳＲＮＣ
１０のＲＬＣ１１は伝送するＤＳＣＨデータがある場
合、４０１段階でＳＲＮＣ１０のＭＡＣ-Ｄ１３に前記
ＤＳＣＨデータを伝送する。
１０のＲＬＣ１１は伝送するＤＳＣＨデータがある場
合、４０１段階でＳＲＮＣ１０のＭＡＣ-Ｄ１３に前記
ＤＳＣＨデータを伝送する。
【０１３９】前記ＤＳＣＨデータを受信したＳＲＮＣ１
０のＭＡＣ-Ｄ１３は、４０２段階でＤＲＮＣ２０のＭ
ＡＣ-Ｃ／ＳＨ２１に前記受信されたＤＳＣＨデータを
伝送する。この時、前記ＤＳＣＨデータはｌｕｒ上のフ
レームプロトコール(Frame protocol)を利用して伝送さ
れる。
０のＭＡＣ-Ｄ１３は、４０２段階でＤＲＮＣ２０のＭ
ＡＣ-Ｃ／ＳＨ２１に前記受信されたＤＳＣＨデータを
伝送する。この時、前記ＤＳＣＨデータはｌｕｒ上のフ
レームプロトコール(Frame protocol)を利用して伝送さ
れる。
【０１４０】前記ＤＳＣＨのデータを受信したＤＲＮＣ
２０のＭＡＣ-Ｃ／ＳＨ２１は、４０３段階で前記ＤＳ
ＣＨデータの伝送時間を決定し、前記決定された伝送時
間情報とＤＳＣＨデータに対するＴＦＣＩをＳＲＮＣ１
０のＭＡＣ-Ｄ１３に伝送する。
２０のＭＡＣ-Ｃ／ＳＨ２１は、４０３段階で前記ＤＳ
ＣＨデータの伝送時間を決定し、前記決定された伝送時
間情報とＤＳＣＨデータに対するＴＦＣＩをＳＲＮＣ１
０のＭＡＣ-Ｄ１３に伝送する。
【０１４１】前記４０３段階でＳＲＮＣ１０のＭＡＣ-
Ｄ１３に伝送時間情報とＤＳＣＨデータに対するＴＦＣ
Ｉを伝送した後、前記ＤＲＮＣ２０のＭＡＣ-Ｃ／ＳＨ
２１は、４０４段階でノードＢのＬ１ ３０にＤＳＣＨ
データを伝送する。この時、前記ＤＳＣＨデータは４０
３段階で予め決定された(scheduled)伝送時間に伝送さ
れる。
Ｄ１３に伝送時間情報とＤＳＣＨデータに対するＴＦＣ
Ｉを伝送した後、前記ＤＲＮＣ２０のＭＡＣ-Ｃ／ＳＨ
２１は、４０４段階でノードＢのＬ１ ３０にＤＳＣＨ
データを伝送する。この時、前記ＤＳＣＨデータは４０
３段階で予め決定された(scheduled)伝送時間に伝送さ
れる。
【０１４２】ＤＲＮＣ２０のＭＡＣ-Ｃ／ＳＨ２１から
前記伝送時間情報及びＤＳＣＨデータに対するＴＦＣＩ
を受信したＳＲＮＣ１０のＭＡＣ-Ｄ１３は、４０５段
階で前記伝送時間以前にノードＢのＬ１ ３０に前記Ｔ
ＦＣＩと伝送時間情報を共に伝送する。この時、前記デ
ータは制御フレーム(control frame)を利用して伝送さ
れる。さらに、前記ＳＲＮＣ１０のＭＡＣ-Ｄ１３は、
４０６段階でＤＣＨデータとＤＣＨのためのＴＦＣＩを
決定して前記ノードＢのＬ１ ３０に伝送する。
前記伝送時間情報及びＤＳＣＨデータに対するＴＦＣＩ
を受信したＳＲＮＣ１０のＭＡＣ-Ｄ１３は、４０５段
階で前記伝送時間以前にノードＢのＬ１ ３０に前記Ｔ
ＦＣＩと伝送時間情報を共に伝送する。この時、前記デ
ータは制御フレーム(control frame)を利用して伝送さ
れる。さらに、前記ＳＲＮＣ１０のＭＡＣ-Ｄ１３は、
４０６段階でＤＣＨデータとＤＣＨのためのＴＦＣＩを
決定して前記ノードＢのＬ１ ３０に伝送する。
【０１４３】前記４０４段階で伝送されるＤＳＣＨデー
タと４０５段階で伝送されるＴＦＣＩは、前記４０３段
階で決定された伝送時間と関係を有する。即ち、４０５
段階で伝送されるＴＦＣＩは、４０４段階で前記ＤＳＣ
ＨデータがＰＤＳＣＨを通じて伝送される直前フレーム
にＤＰＣＣＨを通じてＵＥに伝送される。
タと４０５段階で伝送されるＴＦＣＩは、前記４０３段
階で決定された伝送時間と関係を有する。即ち、４０５
段階で伝送されるＴＦＣＩは、４０４段階で前記ＤＳＣ
ＨデータがＰＤＳＣＨを通じて伝送される直前フレーム
にＤＰＣＣＨを通じてＵＥに伝送される。
【０１４４】前記４０４、４０５及び４０６段階で、前
記データ及びＴＦＣＩはフレームプロトコール(Frame p
rotocol)を利用して伝送される。特に、４０６段階で、
前記ＴＦＣＩは制御フレーム(control frame)を通じて
伝送される。
記データ及びＴＦＣＩはフレームプロトコール(Frame p
rotocol)を利用して伝送される。特に、４０６段階で、
前記ＴＦＣＩは制御フレーム(control frame)を通じて
伝送される。
【０１４５】前記４０４、４０５及び４０６段階で伝送
されたデータ及びＴＦＣＩを受信したノードＢのＬ１
３０は、４０７段階で前記ＤＳＣＨデータをＰＤＳＣＨ
を通じてＵＥのＬ１ ４１に伝送する。また、前記ノー
ドＢのＬ１ ３０は、４０８段階でＵＥのＬ１ ４１にＤ
ＰＣＨを利用してＴＦＣＩを伝送する。この時、前記ノ
ードＢのＬ１ ３０は、前記４０５段階及び４０６段階
で受信したそれぞれのＴＦＣＩ、またはＴＦＩを利用し
て一つのＴＦＣＩを生成してＤＰＣＣＨを利用して伝送
する。
されたデータ及びＴＦＣＩを受信したノードＢのＬ１
３０は、４０７段階で前記ＤＳＣＨデータをＰＤＳＣＨ
を通じてＵＥのＬ１ ４１に伝送する。また、前記ノー
ドＢのＬ１ ３０は、４０８段階でＵＥのＬ１ ４１にＤ
ＰＣＨを利用してＴＦＣＩを伝送する。この時、前記ノ
ードＢのＬ１ ３０は、前記４０５段階及び４０６段階
で受信したそれぞれのＴＦＣＩ、またはＴＦＩを利用し
て一つのＴＦＣＩを生成してＤＰＣＣＨを利用して伝送
する。
【０１４６】図１１は本発明の実施形態によるＳＲＮＣ
の動作を示す図である。
の動作を示す図である。
【０１４７】図１１を参照すると、先ず、ＳＲＮＣは４
１１段階で伝送するＤＳＣＨデータを準備する。
１１段階で伝送するＤＳＣＨデータを準備する。
【０１４８】前記伝送するＤＳＣＨデータが準備される
と、ＳＲＮＣは４１２段階に進行してＲＬＣとＭＡＣ-
Ｄを通じてＤＲＮＣにＤＳＣＨデータを伝送する。
と、ＳＲＮＣは４１２段階に進行してＲＬＣとＭＡＣ-
Ｄを通じてＤＲＮＣにＤＳＣＨデータを伝送する。
【０１４９】前記ＳＲＮＣは前記４１２段階でＤＳＣＨ
データをＤＲＮＣに伝送した後、前記ＤＳＣＨデータに
対するスケジューリング情報、即ち、伝送時間情報及び
ＴＦＣＩを４１３段階で受信する。この時、前記スケジ
ューリング情報は制御フレーム(Control Frame)を利用
して受信されることができる。
データをＤＲＮＣに伝送した後、前記ＤＳＣＨデータに
対するスケジューリング情報、即ち、伝送時間情報及び
ＴＦＣＩを４１３段階で受信する。この時、前記スケジ
ューリング情報は制御フレーム(Control Frame)を利用
して受信されることができる。
【０１５０】前記図１３でＣＦＮ(Connection Frame Nu
mber)は伝送されるフレームの番号を示し、これはＤＳ
ＣＨデータが伝送される時間に対する情報である。ま
た、前記図１３のＴＦＣＩフィールド２は伝送されるＤ
ＳＣＨデータに対するＴＦＣＩ情報を示す。
mber)は伝送されるフレームの番号を示し、これはＤＳ
ＣＨデータが伝送される時間に対する情報である。ま
た、前記図１３のＴＦＣＩフィールド２は伝送されるＤ
ＳＣＨデータに対するＴＦＣＩ情報を示す。
【０１５１】さらに図１１を参照すると、前記ＳＲＮＣ
は４１４段階でノードＢに該当ＤＳＣＨに対する伝送時
間情報とＴＦＣＩ情報を入れた制御フレーム(Control F
rame)を伝送する。前記制御フレームは該当伝送時間前
にノードＢに到着する。
は４１４段階でノードＢに該当ＤＳＣＨに対する伝送時
間情報とＴＦＣＩ情報を入れた制御フレーム(Control F
rame)を伝送する。前記制御フレームは該当伝送時間前
にノードＢに到着する。
【０１５２】４１５段階で前記ＳＲＮＣはＤＣＨデータ
をＤＣＨに対するＴＦＣＩと共にノードに伝送する。
をＤＣＨに対するＴＦＣＩと共にノードに伝送する。
【０１５３】図１２は本発明の実施形態によるＤＲＮＣ
の動作を示す図である。
の動作を示す図である。
【０１５４】図１２を参照すると、ＤＲＮＣは５０１段
階で、図１１の４１３段階で前記ＳＲＮＣが伝送したＤ
ＳＣＨデータを受信する。
階で、図１１の４１３段階で前記ＳＲＮＣが伝送したＤ
ＳＣＨデータを受信する。
【０１５５】前記ＤＳＣＨデータが受信されると、ＤＲ
ＮＣは５０２段階で複数のＲＮＣから受信されたＤＳＣ
Ｈデータのスケジューリングを遂行する。即ち、ＤＲＮ
Ｃは複数のＲＮＣから受信したＤＳＣＨとＤＲＮＣ自体
で生成されたＤＳＣＨを伝送する時間を決定し、また伝
送中に使用するチャネルを考慮して、ＴＦＩ、またはＴ
ＦＣＩを決定する。
ＮＣは５０２段階で複数のＲＮＣから受信されたＤＳＣ
Ｈデータのスケジューリングを遂行する。即ち、ＤＲＮ
Ｃは複数のＲＮＣから受信したＤＳＣＨとＤＲＮＣ自体
で生成されたＤＳＣＨを伝送する時間を決定し、また伝
送中に使用するチャネルを考慮して、ＴＦＩ、またはＴ
ＦＣＩを決定する。
【０１５６】前記５０２段階で伝送時間及びＴＦＩ、ま
たはＴＦＣＩが決定されると、ＤＲＮＣは５０３段階で
前記決定された伝送時間情報とＴＦＣＩ情報を制御フレ
ームを利用してＳＲＮＣに伝送する。この時、伝送され
る制御フレームの構造は前記図８に示されている。
たはＴＦＣＩが決定されると、ＤＲＮＣは５０３段階で
前記決定された伝送時間情報とＴＦＣＩ情報を制御フレ
ームを利用してＳＲＮＣに伝送する。この時、伝送され
る制御フレームの構造は前記図８に示されている。
【０１５７】前記決定された時間情報とＴＦＣＩ情報を
伝送した後、ＤＲＮＣは５０４段階に進行してＤＳＣＨ
データに対して決定された時間にＤＳＣＨデータをノー
ドＢに伝送する。
伝送した後、ＤＲＮＣは５０４段階に進行してＤＳＣＨ
データに対して決定された時間にＤＳＣＨデータをノー
ドＢに伝送する。
【０１５８】
【発明の効果】上述したように本発明の実施形態では、
一つの符号器／復号器構造を利用して多様な種類のＴＦ
ＣＩビットを符号化／復号化することができる。また相
異なる符号化方法を使用して符号化された複数のＴＦＣ
Ｉシンボルを伝送する時、前記ＴＦＣＩシンボルが均一
に分布され伝送されるように多重化することができる。
ここで、ＴＦＣＩ符号化は、１０ビットである場合、Ｄ
ＳＣＨ及びＤＣＨのデータ伝送量によって、１：９、
２：８、３：７、４：６、５：５、６：４、７：３、
８：２、または９：１中のいずれか一つを選択して使用
することができる。また本発明の実施形態によると、論
理スプリット方法の場合、ＳＲＮＣとＤＲＮＣが分離さ
れていると、スケジューリング情報をＤＲＮＣのＭＡＣ
-Ｃ／ＳＨからＳＮＲＣのＭＡＣ-Ｄに伝送することがで
きる。またＤＳＣＨに対するＴＦＣＩを送信する相異な
る方法であるハードスプリット方法と論理スプリット方
法を区別して使用できるように信号メッセージを伝送す
ることもできる。
一つの符号器／復号器構造を利用して多様な種類のＴＦ
ＣＩビットを符号化／復号化することができる。また相
異なる符号化方法を使用して符号化された複数のＴＦＣ
Ｉシンボルを伝送する時、前記ＴＦＣＩシンボルが均一
に分布され伝送されるように多重化することができる。
ここで、ＴＦＣＩ符号化は、１０ビットである場合、Ｄ
ＳＣＨ及びＤＣＨのデータ伝送量によって、１：９、
２：８、３：７、４：６、５：５、６：４、７：３、
８：２、または９：１中のいずれか一つを選択して使用
することができる。また本発明の実施形態によると、論
理スプリット方法の場合、ＳＲＮＣとＤＲＮＣが分離さ
れていると、スケジューリング情報をＤＲＮＣのＭＡＣ
-Ｃ／ＳＨからＳＮＲＣのＭＡＣ-Ｄに伝送することがで
きる。またＤＳＣＨに対するＴＦＣＩを送信する相異な
る方法であるハードスプリット方法と論理スプリット方
法を区別して使用できるように信号メッセージを伝送す
ることもできる。
【０１５９】また、本発明によると、多様な符号率に対
応して逆アダマール変換を適応的に適用することによ
り、相関度を測定するための過程を簡略化することがで
きるだけではなく、処理時間を節減することができる効
果がある。
応して逆アダマール変換を適応的に適用することによ
り、相関度を測定するための過程を簡略化することがで
きるだけではなく、処理時間を節減することができる効
果がある。
【図１】 一般的なＣＤＭＡ移動通信システムでハード
スプリット方法による(１５、５)符号器を備える送信器
の構造を示す図である。
スプリット方法による(１５、５)符号器を備える送信器
の構造を示す図である。
【図２】 一般的なＣＤＭＡ移動通信システムでハード
スプリット方法のための基地局及び基地局制御器間の信
号メッセージ及びデータ伝送を示す図である。
スプリット方法のための基地局及び基地局制御器間の信
号メッセージ及びデータ伝送を示す図である。
【図３】 一般的な非同期ＣＤＭＡ移動通信システムで
論理スプリット方法のための基地局及び基地局制御器間
の信号メッセージ及びデータ伝送を示す図である。
論理スプリット方法のための基地局及び基地局制御器間
の信号メッセージ及びデータ伝送を示す図である。
【図４】 本発明の一実施形態によるＤＳＣＨ用ＴＦＣ
ＩビットとＤＣＨ用ＴＦＣＩビットを相異なる符号化方
法に符号化する送信器の構造を示す図である。
ＩビットとＤＣＨ用ＴＦＣＩビットを相異なる符号化方
法に符号化する送信器の構造を示す図である。
【図５】 図４の符号器を示す図である。
【図６】 本発明の一実施形態による符号化されたシン
ボルを復号化する受信器の構造を示す図である。
ボルを復号化する受信器の構造を示す図である。
【図７】 図６の復号器を示す図である。
【図８】 ダウンリンクＤＣＨの信号伝送フォマットを
示す図である。
示す図である。
【図９】 相異なる符号化方法を用いて符号化された符
号化シンボルをマルチプレクシングする方法を示す図で
ある。
号化シンボルをマルチプレクシングする方法を示す図で
ある。
【図１０】 ＳＲＮＣとＤＲＮＣが同一ではない場合、
前記論理スプリット方法のための基地局及び基地局制御
器間の信号メッセージ及びデータ伝送を示す図である。
前記論理スプリット方法のための基地局及び基地局制御
器間の信号メッセージ及びデータ伝送を示す図である。
【図１１】 本発明の一実施形態によるＳＲＮＣの動作
を示す図である。
を示す図である。
【図１２】 本発明の一実施形態によるＤＲＮＣの動作
を示す図である。
を示す図である。
【図１３】 前記図８のＤＲＮＣからＳＲＮＣに伝送さ
れる情報を含めている制御フレームの構造を示す図であ
る。
れる情報を含めている制御フレームの構造を示す図であ
る。
【図１４】 本発明の実施形態による復号器の構造を示
す図である。
す図である。
【図１５】 本発明の実施形態による可変的な長さを有
する逆アダマール変換器を示す図である。
する逆アダマール変換器を示す図である。
【図１６】 長さ８である符号化されたビットによる一
般的な逆アダマール演算過程を示す図である。
般的な逆アダマール演算過程を示す図である。
【図１７】 図１５のそれぞれの段階に対する装置を示
す図である。
す図である。
１０ ＳＲＮＣ １１ ＳＲＮＣのＲＬＣ １３ ＳＲＮＣのＭＡＣ-Ｄ ２０ ＤＲＮＣ ２１ ＤＲＮＣのＭＡＣ-Ｃ／ＳＨ ３０ ノードＢのＬ１ ４１ ＵＥのＬ１ ４００，４０５ 符号器 ４１０，４２０ マルチプレクサ ４３０ 拡散器 ４３５ 拡散符号生成器 ４４０ スクランブラー ４４５ スクランブリング符号発生器 ４５０，４５５ ＴＦＣＩビット発生器 ４６０ 符号長さ情報発生器 ５００ ウォルシュ符号生成器 ５０２ all １符号生成器 ５０４ マスク生成器 ５１０〜５２８ 乗算器 ５４０ 排他的加算器 ５５０ 制御器 ５６０ 穿孔器 ６００，６０５ 復号器 ６１０，６２０ デマルチプレクサ ６３０ 逆拡散器 ６３５ 拡散符号生成器 ６４０ デスクランブラー ６４５ スクランブリング符号発生器 ７００ ０挿入器 ７０１〜７１５ 乗算器 ７２０〜７３５ 逆アダマール変換器 ７４０ 相関度比較器 ７５１〜７６５ スイッチ ７７０ 制御器 ７８０ マスク生成器 １４００ ０挿入器 １４０２、１４０４、１４０６ 乗算器 １４１０ マスク生成器 １４２０、１４２２、１４２４、１４２６ 逆アダマー
ル変換器 １４３０ 制御器 １４４０ 相関度比較器 １４５２、１４５４、１４５６ スイッチ １５１１、１５１２、１５１３ スイッチ １７００ 減算器 １７１０，１７１５ スイッチ １７２０ メモリ
ル変換器 １４３０ 制御器 １４４０ 相関度比較器 １４５２、１４５４、１４５６ スイッチ １５１１、１５１２、１５１３ スイッチ １７００ 減算器 １７１０，１７１５ スイッチ １７２０ メモリ
フロントページの続き (72)発明者 李 ▲ヒュン▼又 大韓民国京畿道水原市勸善區勸善洞（番地 なし）碧山アパート806棟901號 Ｆターム(参考） 5K022 EE02 EE14 EE21 EE31 5K067 CC10 DD57 EE10 EE16 EE64
Claims (15)
- 【請求項１】 可変長さを有する所定の直交符号によっ
て符号化されたダウンリンク共有チャネルのための伝送
形式組合せ表示ビットまたは専用チャネルのための伝送
形式組合せ表示ビットを受信する移動通信システムの受
信装置で、前記ダウンリンク共有チャネルのための伝送
形式組合せ表示ビットまたは前記専用チャネルのための
伝送形式組合せ表示ビットを復号する方法において、 所定の符号長さによって、最大逆アダマール変換段階の
うち使用する逆アダマール変換段階を決定する過程と、 前記所定の符号長さを有する信号を順次に入力し、前記
決定された逆アダマール変換段階に対応して逆アダマー
ル変換を順次に遂行する過程と、 前記逆アダマール変換段階による全ての逆アダマール変
換が完了すると、最終の逆アダマール変換段階によって
出力される演算信号を前記所定の符号長さを有する全て
の直交符号による相関値として出力する過程と、を含む
ことを特徴とする方法。 - 【請求項２】 前記所定の符号長さが２nである時、ｎ
個の逆アダマール変換段階が要求されることを特徴とす
る請求項１記載の方法。 - 【請求項３】 前記各逆アダマール変換段階は、 前記所定の符号長さを有する信号を順次に入力し、現在
ｉ番目の逆アダマール変換段階を遂行するとみなす場
合、前記信号の入力される順によって２i個の信号から
少なくとも１つのグループを構成する過程と、 前記各グループを構成する２i個の信号において、ｋ番
目の信号とｋ＋２i-1番目の信号とを加算した演算信号
を出力する過程と、 前記各グループを構成する２i個の信号において、前記
ｋ番目の信号から前記ｋ＋２i-1番目の信号を減算した
演算信号を出力する過程と、を含むことを特徴とする請
求項１記載の方法。 - 【請求項４】 前記各逆アダマール変換段階は、 順次に入力される前記所定の符号長さを有する信号に対
してｉ番目の逆アダマール変換段階を遂行するとみなす
場合、２i-1のサイズを有するバッファを通して入力さ
れる信号を先入先出によってバッファリングする過程
と、 前記バッファリングされて出力される信号から前記順次
に入力される信号を減算する過程と、 前記バッファリングされて出力される信号と前記順次に
入力される信号とを加算する過程と、 前記２i-1を周期にする時、奇数番目の周期において
は、前記順次に入力される信号を前記バッファリングの
ための入力にスイッチングし、前記バッファリングされ
て出力される信号を前記最終の出力端にスイッチングす
る過程と、 前記２i-1を周期にする時、偶数番目の周期において
は、前記減算された信号を前記バッファリングのための
入力にスイッチングし、前記加算された信号を前記最終
の出力端にスイッチングする過程と、を含むことを特徴
とする請求項１記載の方法。 - 【請求項５】 前記所定の符号長さを有する信号は、最
初に入力される信号または前の逆アダマール変換段階に
よって出力される演算信号であることを特徴とする請求
項３記載の方法。 - 【請求項６】 前記所定の符号長さは、４、８、１６、
または３２のいずれか１つであることを特徴とする請求
項１記載の方法。 - 【請求項７】 前記所定の符号長さは、前記ダウンリン
ク共有チャネルのための伝送形式組合せ表示ビットの符
号化のために使用された直交符号の長さであることを特
徴とする請求項１記載の方法。 - 【請求項８】 前記所定の符号長さは、前記専用チャネ
ルのための伝送形式組合せ表示ビットの符号化のために
使用された直交符号の長さであることを特徴とする請求
項１記載の方法。 - 【請求項９】 可変長さを有する所定の直交符号によっ
て符号化されたダウンリンク共有チャネルのための伝送
形式組合せ表示ビットまたは専用チャネルのための伝送
形式組合せ表示ビットを受信する移動通信システムの受
信装置で、前記ダウンリンク共有チャネルのための伝送
形式組合せ表示ビットまたは前記専用チャネルのための
伝送形式組合せ表示ビットを復号する装置において、 順次に入力される所定の符号長さを有する信号に対して
ｉ番目の逆アダマール変換段階を遂行するとみなす場
合、前記信号の入力される順によって２i個の信号から
少なくとも１つのグループを構成し、前記各グループを
構成する信号において、ｋ番目の信号とｋ＋２i-1番目
の信号とを加算した演算信号と、前記各グループを構成
する信号においてｋ番目の信号からｋ＋２i-1番目の信
号を減算した演算信号とを出力する逆アダマール変換部
と、 それぞれの前記逆アダマール変換部を次の逆アダマール
変換部または最終の出力端にスイッチングするスイッチ
と、 前記逆アダマール変換部のうち、前記所定の符号長さに
よって要求される逆アダマール変換部から順次に遂行さ
れた逆アダマール変換によって出力される演算信号が前
記最終の出力端に出力されるようにそれぞれの前記スイ
ッチを制御する制御信号を出力する制御部と、を含むこ
とを特徴とする装置。 - 【請求項１０】 前記所定の符号長さが２nである時、
前記要求される逆アダマール変換部はｎ個であることを
特徴とする請求項９記載の装置。 - 【請求項１１】 前記所定の符号長さを有する信号は、
最初に入力される信号または前段の逆アダマール変換部
から前記スイッチを通して伝達される演算信号であるこ
とを特徴とする請求項９記載の装置。 - 【請求項１２】 前記所定の符号長さは、４、８、１
６、または３２のいずれか１つであることを特徴とする
請求項９記載の装置。 - 【請求項１３】 前記逆アダマール変換部は、 順次に入力される所定の符号長さを有する信号に対して
ｉ番目の逆アダマール変換段階を遂行するとみなす時、
２i-1のサイズを有し、先入先出によるバッファリング
を遂行するバッファと、 前記バッファからの出力から前記順次に入力される信号
を減算する減算器と、 前記バッファからの出力と前記順次に入力される信号と
を加算する加算器と、 前記２i-1を周期にする時、奇数番目の周期において
は、前記順次に入力される信号を前記バッファにスイッ
チングし、偶数番目の周期においては、前記減算器の出
力を前記バッファにスイッチングする第１スイッチと、 前記２i-1を周期にする時、前記奇数番目の周期におい
ては、前記バッファからの出力を前記最終の出力端にス
イッチングし、前記偶数番目の周期においては、前記加
算器の出力を前記最終の出力端にスイッチングする第２
スイッチと、を含むことを特徴とする請求項９記載の装
置。 - 【請求項１４】 前記所定の符号長さは、前記ダウンリ
ンク共有チャネルのための伝送形式組合せ表示ビットの
符号化のために使用された直交符号の長さであることを
特徴とする請求項９記載の装置。 - 【請求項１５】 前記所定の符号長さは、前記専用チャ
ネルのための伝送形式組合せ表示ビットの符号化のため
に使用された直交符号の長さであることを特徴とする請
求項９記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2001-010150 | 2001-02-27 | ||
| KR20010010150 | 2001-02-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002344360A true JP2002344360A (ja) | 2002-11-29 |
| JP3599713B2 JP3599713B2 (ja) | 2004-12-08 |
Family
ID=19706325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002052153A Expired - Fee Related JP3599713B2 (ja) | 2001-02-27 | 2002-02-27 | 分割モードによる伝送形式組合せ表示ビットの伝送装置及び方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US7068638B2 (ja) |
| EP (1) | EP1237292B1 (ja) |
| JP (1) | JP3599713B2 (ja) |
| KR (1) | KR100433904B1 (ja) |
| CN (1) | CN1199365C (ja) |
| AU (1) | AU772724B2 (ja) |
| DE (1) | DE10208410B4 (ja) |
| GB (1) | GB2377352B (ja) |
| WO (1) | WO2002069514A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009527958A (ja) * | 2006-02-24 | 2009-07-30 | パナソニック株式会社 | 無線通信システムにおけるパケット・スケジューリングを用いたリソース・ブロック候補選択技法 |
| US7995552B2 (en) | 2001-06-28 | 2011-08-09 | Samsung Electronics Co., Ltd | Apparatus and method for transmitting TFCI bits for a hard split mode in a CDMA mobile communication system |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2380105B (en) * | 2001-07-09 | 2003-12-10 | Samsung Electronics Co Ltd | Apparatus and method for symbol mapping tfci bits for a hard split mode in a cdma mobile communication system |
| DE10159637C1 (de) * | 2001-12-05 | 2003-08-07 | Siemens Ag | Verfahren zur Zuweisung von Übertragungskanälen in einer Mobilfunkzelle für einen Multicast-Dienst |
| JP3918922B2 (ja) * | 2002-06-04 | 2007-05-23 | 日本電気株式会社 | Ｔｆｃｉ復号回路および復号方法 |
| US20050099968A1 (en) * | 2002-06-25 | 2005-05-12 | Osamu Yamano | Power control method and apparatus |
| WO2004019579A1 (en) | 2002-08-13 | 2004-03-04 | Vanu, Inc. | Noise-adaptive decoding |
| AU2003259781A1 (en) * | 2002-08-13 | 2004-02-25 | Vanu, Inc. | Convolutional decoding |
| EP1568142A4 (en) * | 2002-11-15 | 2010-06-02 | Vanu Inc | COMMUNICATION SYSTEM |
| SG113440A1 (en) * | 2002-11-19 | 2005-08-29 | St Microelectronics Asia | Method and apparatus for a transport format combination indicator (tfci) decoder |
| KR100548346B1 (ko) * | 2003-05-13 | 2006-02-02 | 엘지전자 주식회사 | 이동통신 시스템에서의 ｔｆｃｉ 전송 방법 |
| BRPI0508489A (pt) * | 2004-03-05 | 2007-07-31 | Vanu Inc | efeitos de instabilidade de controle |
| CN101147346A (zh) * | 2004-06-09 | 2008-03-19 | 瓦努股份有限公司 | 降低回程带宽 |
| JP2008503188A (ja) * | 2004-06-09 | 2008-01-31 | ヴァヌ・インコーポレーテッド | セルラーバックホールのコストを低減する方法及びシステム |
| US20060009236A1 (en) * | 2004-06-09 | 2006-01-12 | Vanu Bose | Determining a location |
| US7721179B2 (en) * | 2004-09-15 | 2010-05-18 | Samsung Electronics Co., Ltd. | Method and apparatus for encoding/decoding transmission information in mobile telecommunication system |
| CN100411476C (zh) * | 2004-09-20 | 2008-08-13 | 华为技术有限公司 | 一种宽带码分多址***中上行增强链路信令编码方法 |
| KR100594943B1 (ko) | 2004-11-30 | 2006-06-30 | 리전츠 오브 더 유니버스티 오브 미네소타 | 원칩시스템에서 데이터 변복조 방법 |
| FI20055311A0 (fi) | 2005-06-15 | 2005-06-15 | Nokia Corp | Datasekvenssin ilmaisu viestintäjärjestelmässä |
| FI20055314A0 (fi) * | 2005-06-15 | 2005-06-15 | Nokia Corp | Lähetysparametrien ja hajotuskertoimien samanaikainen ilmaisu CDMA-viestintäjärjestelmässä |
| CN100433608C (zh) * | 2005-08-12 | 2008-11-12 | 华为技术有限公司 | 进行译码处理的方法 |
| CN100433863C (zh) * | 2005-08-27 | 2008-11-12 | 华为技术有限公司 | 提高基站译码速度的方法 |
| WO2007044501A2 (en) * | 2005-10-07 | 2007-04-19 | Vanu, Inc. | Decoding of walsh codes |
| US7689222B2 (en) * | 2006-01-27 | 2010-03-30 | Alcatel-Lucent Usa Inc. | Method of managing use of channelization codes during soft handoff |
| US20080076406A1 (en) * | 2006-09-22 | 2008-03-27 | Vanu, Inc. | Wireless Backhaul |
| US20080076435A1 (en) * | 2006-09-22 | 2008-03-27 | Vanu, Inc. | Wireless Backhaul |
| US20080109507A1 (en) * | 2006-10-23 | 2008-05-08 | L3 Communications Integrated Systems, L.P. | System and method for performing an optimized discrete walsh transform |
| CN102347824B (zh) | 2007-06-21 | 2014-09-17 | 韩国电子通信研究院 | 用于传送/接收上行链路控制信息的方法和终端设备 |
| EP2889350B1 (en) * | 2013-06-19 | 2020-11-18 | LG Chem, Ltd. | Pressure-sensitive adhesive composition |
| CN104471993A (zh) * | 2013-07-16 | 2015-03-25 | 华为技术有限公司 | 控制信息传输的方法、用户设备和基站 |
| JP6315298B2 (ja) * | 2013-08-30 | 2018-04-25 | エルジー・ケム・リミテッド | ブロック共重合体 |
| EP3086145B1 (en) * | 2013-12-20 | 2018-12-05 | LG Chem, Ltd. | Optical film |
| KR102328268B1 (ko) * | 2017-03-23 | 2021-11-18 | 삼성전자 주식회사 | 무선통신 시스템을 위한 짧은 블록 부호화 및 복호화 장치 및 방법 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5561618A (en) * | 1993-12-22 | 1996-10-01 | Qualcomm Incorporated | Method and apparatus for performing a fast Hadamard transform |
| US6094428A (en) * | 1997-04-30 | 2000-07-25 | Motorola, Inc. | Method and apparatus for transmission and reception of a transmission rate in a CDMA communication system |
| JP3597023B2 (ja) * | 1997-09-12 | 2004-12-02 | 富士通株式会社 | Ｍ系列直交変調を用いた無線通信システムの基準位相の確定方法及びこれを用いた同期検波方法 |
| EP0993127A1 (en) * | 1998-10-06 | 2000-04-12 | Texas Instruments Incorporated | Method and apparatus using Walsh-Hadamard transformation for forward link multiuser detection in CDMA systems |
| KR100595147B1 (ko) * | 1998-12-09 | 2006-08-30 | 엘지전자 주식회사 | 트랜스포트 채널 멀티플렉싱 정보 송수신 방법 및 이를 위한 송수신 장치 |
| PT1188269E (pt) * | 1999-07-06 | 2005-01-31 | Samsung Electronics Co Ltd | Aparelho para a codificacao de um indicador de combinacao de formato de transporte para um sistema de comunicacoes |
| US6781970B1 (en) * | 1999-08-27 | 2004-08-24 | Telefonaktiebolaget Lm Ericsson (Publ) | Transport format combination indicator mapping for telecommunications |
| US6868075B1 (en) * | 1999-09-28 | 2005-03-15 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus for compressed mode communications over a radio interface |
| KR100396649B1 (ko) * | 1999-11-16 | 2003-09-02 | 엘지전자 주식회사 | 가변 길이 정보에 대한 배직교 코딩의 최적 코드 맵핑 방법 |
| ATE456205T1 (de) * | 1999-11-18 | 2010-02-15 | Lg Electronics Inc | Verfahren zum kodieren und übertragen eines transportformatkombinationsindikators |
| KR100382521B1 (ko) * | 1999-11-23 | 2003-05-01 | 엘지전자 주식회사 | 최적의 전송 포맷 조합 식별자 전송 방법 |
| WO2001039386A1 (en) * | 1999-11-29 | 2001-05-31 | Samsung Electronics Co., Ltd | Apparatus and method for assigning a common packet channel in a cdma communication system |
| CN1419748A (zh) * | 2000-02-16 | 2003-05-21 | 三星电子株式会社 | 在码分多址通信***中指定公用分组信道的设备和方法 |
| JP3512774B2 (ja) * | 2000-02-17 | 2004-03-31 | サムスン エレクトロニクス カンパニー リミテッド | 符号分割多重接続通信システムにおける共通パケットチャンネルを割り当てるための装置及び方法 |
| CN100420167C (zh) * | 2000-10-09 | 2008-09-17 | 三星电子株式会社 | 异步码分多址通信***中编解码传输格式组合指示符位的装置和方法 |
| EP1349312A4 (en) * | 2000-12-26 | 2009-09-02 | Fujitsu Ltd | ERROR RATE CONTROL DEVICE |
| WO2002056297A1 (en) * | 2001-01-11 | 2002-07-18 | Sasken Communication Technologies Limited | Adaptive-block-length audio coder |
| JP3914877B2 (ja) * | 2001-02-06 | 2007-05-16 | 三菱電機株式会社 | 誤り訂正復号化方法 |
-
2002
- 2002-02-27 JP JP2002052153A patent/JP3599713B2/ja not_active Expired - Fee Related
- 2002-02-27 DE DE2002108410 patent/DE10208410B4/de not_active Expired - Fee Related
- 2002-02-27 US US10/085,776 patent/US7068638B2/en not_active Expired - Fee Related
- 2002-02-27 CN CNB028011139A patent/CN1199365C/zh not_active Expired - Fee Related
- 2002-02-27 AU AU18726/02A patent/AU772724B2/en not_active Ceased
- 2002-02-27 EP EP20020004550 patent/EP1237292B1/en not_active Expired - Fee Related
- 2002-02-27 KR KR10-2002-0010693A patent/KR100433904B1/ko not_active IP Right Cessation
- 2002-02-27 WO PCT/KR2002/000332 patent/WO2002069514A1/en active Application Filing
- 2002-02-27 GB GB0204593A patent/GB2377352B/en not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7995552B2 (en) | 2001-06-28 | 2011-08-09 | Samsung Electronics Co., Ltd | Apparatus and method for transmitting TFCI bits for a hard split mode in a CDMA mobile communication system |
| JP2009527958A (ja) * | 2006-02-24 | 2009-07-30 | パナソニック株式会社 | 無線通信システムにおけるパケット・スケジューリングを用いたリソース・ブロック候補選択技法 |
| JP2012010348A (ja) * | 2006-02-24 | 2012-01-12 | Panasonic Corp | 無線通信システムにおけるパケット・スケジューリングを用いたリソース・ブロック候補選択技法 |
| US9100981B2 (en) | 2006-02-24 | 2015-08-04 | Panasonic Intellectual Property Corporation Of America | Resource block candidate selection technique employing packet scheduling in wireless communication systems |
| US9380573B2 (en) | 2006-02-24 | 2016-06-28 | Sun Patent Trust | Resource block candidate selection technique employing packet scheduling in wireless communication systems |
| US9655085B2 (en) | 2006-02-24 | 2017-05-16 | Sun Patent Trust | Resource block candidate selection technique employing packet scheduling in wireless communication systems |
| US10321438B2 (en) | 2006-02-24 | 2019-06-11 | Sun Patent Trust | Resource block candidate selection technique employing packet scheduling in wireless communication systems |
| US10993210B2 (en) | 2006-02-24 | 2021-04-27 | Sun Patent Trust | Resource block candidate selection technique employing packet scheduling in wireless communication systems |
| US11671966B2 (en) | 2006-02-24 | 2023-06-06 | Sun Patent Trust | Resource block candidate selection technique employing packet scheduling in wireless communication systems |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1237292B1 (en) | 2004-06-30 |
| EP1237292A3 (en) | 2002-12-11 |
| KR100433904B1 (ko) | 2004-06-04 |
| US7068638B2 (en) | 2006-06-27 |
| EP1237292A2 (en) | 2002-09-04 |
| WO2002069514A1 (en) | 2002-09-06 |
| CN1199365C (zh) | 2005-04-27 |
| AU772724B2 (en) | 2004-05-06 |
| CN1461535A (zh) | 2003-12-10 |
| GB2377352B (en) | 2004-02-18 |
| US20020162073A1 (en) | 2002-10-31 |
| GB2377352A (en) | 2003-01-08 |
| JP3599713B2 (ja) | 2004-12-08 |
| DE10208410A1 (de) | 2002-10-31 |
| AU1872602A (en) | 2002-08-29 |
| GB0204593D0 (en) | 2002-04-10 |
| KR20020070160A (ko) | 2002-09-05 |
| DE10208410B4 (de) | 2006-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3599713B2 (ja) | 分割モードによる伝送形式組合せ表示ビットの伝送装置及び方法 | |
| AU767790B2 (en) | Apparatus and method for coding/decoding TFCI bits in an asynchronous CDMA communication system | |
| US7995552B2 (en) | Apparatus and method for transmitting TFCI bits for a hard split mode in a CDMA mobile communication system | |
| KR100396503B1 (ko) | 분할모드에 따른 전송형식 조합표시 비트의 전송장치 및방법 | |
| JP2004173302A (ja) | 符号分割移動通信システムにおける硬分割モードのための伝送形式組み合わせ表示ビットのシンボルマッピング装置及び方法 | |
| GB2387751A (en) | Coding/decoding TFCI bits in an Asynchronous CDMA Communication System |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040113 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040413 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040416 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040713 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040824 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040914 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |