CN1461535A - 在异步码分多址通信***中编码/解码传输格式组合指示符位的设备和方法 - Google Patents

在异步码分多址通信***中编码/解码传输格式组合指示符位的设备和方法 Download PDF

Info

Publication number
CN1461535A
CN1461535A CN02801113A CN02801113A CN1461535A CN 1461535 A CN1461535 A CN 1461535A CN 02801113 A CN02801113 A CN 02801113A CN 02801113 A CN02801113 A CN 02801113A CN 1461535 A CN1461535 A CN 1461535A
Authority
CN
China
Prior art keywords
code
multiplier
tfci
relevant
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02801113A
Other languages
English (en)
Other versions
CN1199365C (zh
Inventor
崔成豪
金宰烈
李炫又
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1461535A publication Critical patent/CN1461535A/zh
Application granted granted Critical
Publication of CN1199365C publication Critical patent/CN1199365C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0072—Error control for data other than payload data, e.g. control data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7075—Synchronisation aspects with code phase acquisition
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/0007—Code type
    • H04J13/004—Orthogonal
    • H04J13/0048—Walsh
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/10—Code generation
    • H04J13/12—Generation of orthogonal codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70703—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation using multiple or variable rates

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

一种在解码器中解码接收数据的方法，该解码器从根据发送数据的编码率改变Walsh码的长度的编码器接收数据，并且具有甚至能够解码通过最大长度的Walsh码编码的数据的最大IFHT(快速Hadamard逆变换)级数。该方法包括：根据用于接收数据的Walsh码的长度，从最大IFHT级数中选择至少一个IFHT级；和通过所选的IFHT级对接收数据进行快速Hadamard逆变换。

Description

在异步码分多址通信***中编码/解码 传输格式组合指示符位的设备和方法
                        发明背景
1.发明领域
本发明一般涉及CDMA(码分多址)***，尤其涉及在CDMA移动通信***中，在下行链路共享信道上发送在数据发送期间使用的TFCI(传输格式组合指示符)位的设备和方法。
2.相关技术描述
在移动通信***中，位于同一小区内的若干个用户根据时分共享下行链路共享信道(DSCH)。DSCH信道是与每个用户的专用信道(DCH)相联系建立起来的。DCH包括专用物理控制信道(DPCCH)和专用物理数据信道(DPDCH)。尤其是，DPCCH也用作DSCH的物理控制信道。因此，DPCCH发送相关DCH和DSCH的控制信号。控制信号包括把10-位信息编码成30个位发送的TFCI(传输格式组合指示符)。也就是说，有关数据量的信息用10个位表示，并且，把10-位信息编码成30个位，以便在物理信道上发送。因此，DPCCH应该同时发送与DCH有关的TFCI和与DSCH有关的TFCI。这里把与DCH有关的TFCI称为TFCI字段#1或第一TFCI，和把与DSCH有关的TFCI称为TFCI字段#2或第二TFCI。
在DPCCH上同时发送TFCI字段#1和TFCI字段#2的方法分为两种：硬分割方法和逻辑分割方法。
在逻辑分割方法中，利用(30，10)Reed-Muller(里德-缪勒)码(或二阶Reed-Muller码的子代码)把由TFCI字段#1和TFCI字段#2按特定比例组成的一个TFCI编码成30个编码码元。 TFCI字段#1与TFCI字段#2之比是1∶9、2∶8、3∶7、4∶6、5∶5、6∶4、7∶3、8∶2和9∶1之一。
在硬分割方法中，利用(15，5)收缩双正交码编码5-位TFCI字段#1和5-位TFCI字段#2，然后将它们多路复用成30个编码码元。
图1显示了基于硬分割方法的发送器的结构。参照图1，(15，5)双正交编码器100利用(15，5)收缩双正交码把与DCH有关的5-位TFCI字段#1编码成15个编码码元，并且把15个编码码元提供给多路复用器110。同时，(15，5)双正交编码器105利用(15，5)收缩双正交码把与DSCH有关的5-位TFCI字段#2编码成15个编码码元，并且把15个编码码元也提供给多路复用器110。然后，多路复用器110时分多路复用来自编码器100的15个编码码元和来自编码器105的15个编码码元，并且输出经过排列之后的30个码元。多路复用器120时分多路复用从多路复用器110输出的30个码元和其它信号(例如，发送功率控制位(TPC)、导频位、和数据位)，并且把它的输出提供给扩展器130。扩展器130利用扩展码发生器135提供的扩展码扩展多路复用器120的输出信号。加扰器140利用加扰码发生器145提供的加扰码加扰扩展信号。
图2显示了对于在现有3GPP(第三代协作项目)中定义的硬分割方法，在节点B与RNC(无线电网络控制器)之间交换信令消息和数据的过程。参照图2，如果生成DSCH的发送数据，SRNC(服务RNC)10的无线电链路控制器(RLC)11在步骤101中把DSCH数据发送到SRNC10的MAC-D(媒体访问控制-专用信道)13。此时发送的原语是MAC-D-Data-REQ。在步骤102中，SRNC10的MAC-D13把从RLC11接收的DSCH数据发送到CRNC(控制RNC)20的  MAC-C/SH(MAC-公用/共享信道)21。此时发送的原语是MAC-C/SH-Data-REQ。在步骤103中，CRNC20的MAC-C/SH21确定(安排)在步骤102中从SRNC10的MAC-D13接收的DSCH数据的发送时间，然后，把DSCH数据与它相关的TFI(传输格式指示符)一起发送到节点B(下文把术语“节点B”称为基站)的L1(层1)30。此时发送的原语是MPHY-Data-REQ。在步骤104中，SRNC10的MAC-D13把DCH的发送数据和它相关的TFI发送到节点B的L130。此时发送的原语是MPHY-Data-REQ。在这个步骤103中发送的数据与在步骤104中发送的数据无关，节点B的L130生成分成与DCH有关的TFCI和与DSCH有关的TFCI的TFCI。在步骤103和104中，数据和TFI是利用数据帧协议发送的。
在步骤103和104中接收到数据和TFI之后，在步骤105中，节点B的L130在物理DSCH(PDSCH)上把DSCH数据发送到UE(用户设备；下文把术语“UE”称为移动台)40的L141。在步骤106中，节点B的L130利用DPCH把TFCI发送到UE40的L141。节点B的L130利用与DCH和DSCH有关的字段，发送利用在步骤103和104中接收的TFI生成的TFCI。
图3显示了对于逻辑分割方法，在节点B与RNC之间交换信令消息和数据的过程。参照图3，如果生成要发送的DSCH数据，RNC300的RLC301在步骤201中把DSCH数据发送到RNC300的MAC-D303。此时发送的原语是MAC-D-Data-REQ。一旦接收到来自RLC301的DSCH数据，MAC-D303就在步骤202中把DSCH数据发送到MAC-C/SH(MAC-公用/共享信道)305。此时发送的原语是MAC-C/SH-Data-REQ。一旦接收到DSCH数据，MAC-C/SH305就在步骤203确定DSCH数据的发送时间，然后，把与DSCH数据相联系的TFCI发送到MAC-D303。在步骤203中把TFCI发送到MAC-D303之后，MAC-C/SH305在步骤204中把DSCH数据发送到节点B的L1307。DSCH数据是在在步骤204中确定(安排)的时间发送的。一旦接收到在步骤203中从MAC-C/SH305发送的与DSCH有关的TFCI，MAC-D303就在步骤205中确定与DSCH有关的TFIC，并且把TFCI发送到节点B的L1307。此时发送的原语是MPHY-Data-REQ。
在发送了与DSCH有关的TFCI之后，MAC-D303在步骤206中确定与DCH有关的TFCI，并且把DCH数据与与DCH有关的TFCI一起发送到节点B的L1307。此时发送的原语是MPHY-Data-REQ。在步骤204中发送的DSCH数据和在步骤205中发送的TFCI与在步骤203中确定的时间有关。也就是说，正好在在PDSCH上发送步骤204中的DSCH数据之前的帧上，在DPCCH上把步骤205中的TFCI发送到UE310。在步骤204、205和206中，数据和TFCI是利用帧协议发送的。尤其是，在步骤206中，TFCI是通过控制帧发送的。在步骤207中，节点B的L1307在PDSCH信道上把DSCH数据发送到UE310的L1311。在步骤208中，节点B的L1307利用在步骤205和206中接收的各个TFCI生成TFCI，并且利用DPCCH把生成的TFCI发送到L1311。
概括一下逻辑分割方法，MAC-C/SH305在步骤203中把DSCH调度信息和DSCH的TFCI信息发送到MAC-D303。这是因为，为了用相同编码方法编码与DSCH有关的TFCI和与DCH有关的TFCI，MAC-D303必须同时把DSCH调度信息和TFCI信息发送到节点B的L1307。因此，当MAC-D303存在要发送的数据时，从MAC-D303把数据发送到MAC-C/SH305，到从MAC-C/SH305接收到调度信息和TFCI信息，存在延迟。另外，当MAC-C/SH305在lur上与MAC-D303分开时，即，当MAC-C/SH305存在于DRNC(漂移RNC)之中，而MAC-D303存在于SRNC之中时，在1ur上交换调度信息和TFCI信息，造成延迟变长。
与逻辑分割方法相比，硬分割方法因在MAC-C/SH中调度之后，不需要把信息发送到MAC-D而使延迟缩短。这是可能的，因为节点B可以用硬分割方法独立编码与DCH有关的TFCI和与DSCH有关的TFCI。另外，当MAC-C/SH305在lur上与MAC-D303分开时，即，当MAC-C/SH305存在于DRNC之中，而MAC-D303存在于SRNC之中时，在lur上不交换调度信息，防止了延迟变长。但是，根据前面的描述，与DCH有关的TFCI的信息量和与DSCH有关的TFCI的信息量固定地以5个位对5个位的比例划分，致使对于DCH和DSCH，最多可以分别表示32种信息。因此，如果对于DCH和DSCH，存在多于32种的信息，就无法使用硬分割方法了。
                        发明概述
因此，本发明的一个目的是提供一种根据编码率适当地计算以不同比例发送的与DCH有关的TFCI和与DSCH有关的TFCI的相关值的设备和方法。
本发明的另一个目的是提供一种通过把快速Hadamard(哈达玛)逆变换器用于Walsh(沃尔什)码最佳地接收TFCI的设备和方法。
本发明的另一个目的是提供一种根据接收的TFCI信息量用最小量计算估计相关值的设备和方法。
本发明的另一个目的是提供一种把通过快速Hadamard逆变换进行的相关值计算处理划分成几个步骤，然后，根据接收的信息量，只有选择地执行其中的一些步骤的设备和方法。
本发明的另一个目的是提供一种把通过快速Hadamard逆变换进行的相关值计算处理划分成几个步骤，和简化在各个步骤中进行的计算的设备和方法。
为了实现上面和其它目的，本发明提供了在解码器中解码接收数据的方法，该解码器从根据发送数据的编码率改变编码位的长度的编码器接收数据，并且具有甚至能够解码通过一定长度的代码编码的数据的最大IFHT(快速Hadamard逆变换)级数。该方法包括：根据用于接收数据的编码位的长度，从最大IFHT级数中选择至少一个IFHT级；和通过所选的IFHT级对接收数据进行快速Hadamard逆变换。
                           附图简述
通过结合附图，进行如下详细描述，本发明的上面和其它目的、特征和优点将更加清楚，在附图中：
图1是显示一般CDMA移动通信***中，基于硬分割技术的、含有(15，5)编码器的发送器的结构的图形；
图2是显示在一般CDMA移动通信***中，对于硬分割技术，在节点B与无线电网络控制器之间交换信令消息和数据的过程的流图；
图3是显示在一般异步CDMA移动通信***中，对于逻辑分割技术，在节点B与RNC之间交换信令消息和数据的过程的流图；
图4是显示根据本发明的一个实施例的、利用不同编码技术编码与DSCH有关的TFCI和与DCH有关的TFCI的发送器的结构的方块图；
图5是显示图4所示的编码器的详图；
图6是显示根据本发明的一个实施例的、解码编码码元的接收器的结构的方块图；
图7是显示图6所示的解码器的详图；
图8是显示用于下行链路DCH的信号传输格式的图形；
图9是显示多路复用利用不同编码技术编码的编码码元的方法的图形；
图10是显示对于SRNC与DRNC不同的逻辑分割技术，在节点B与RNC之间交换信令消息和数据的过程的流图；
图11是显示根据本发明一个实施例的SRNC的操作的流程图；
图12是显示根据本发明一个实施例的DRNC的操作的流程图；
图13是显示包含如图8所示的、从DRNC发送到SRNC的信息的控制帧的结构的图形；
图14是显示根据本发明一个实施例的解码器的结构的图形；
图15是显示根据本发明一个实施例的、长度可变的快速Hadamard逆变换器的图形；
图16是显示对长度为8的编码位进行一般快速Hadamard逆变换操作的图形；和
图17是显示用在图15的每一级中的器件的结构的图形。
                    优选实施例详述
下文参照附图描述本发明的优选实施例。在如下的描述中，对那些众所周知的功能或结构将不作详细描述，否则的话，本发明的重点将不突出。
在硬分割技术的情况中，与DSCH和DCH的信息位数总共是10，把10个信息位按1∶9、2∶8、3∶7、4∶6、5∶5、6∶4、7∶3、8∶2和9∶1的比例分配给DSCH和DCH，然后加以编码。
物理层以编码率1/3为每个帧发送30个编码TFCI码元。当按如上所述的特定比例划分TFCI信息位时，最好以与特定比例相同的比例划分编码码元，从而维持各个编码率。例如，当按1∶9的比例划分10个输入位时，按3∶27的比例划分30个输出码元。当按2∶8的比例划分10个输入位时，按6∶24的比例划分30个输出码元。当按3∶7的比例划分10个输入位时，按9∶21的比例划分30个输出码元。当按4∶6的比例划分10个输入位时，按12∶18的比例划分30个输出码元。
因此，当信息位之比是1∶9时，需要一个接收1个输入位输出3个输出码元的(3，1)编码器和一个接收9个输入位输出27个输出码元的(27，9)编码器。当信息位之比是2∶8时，需要一个接收2个输入位输出6个输出码元的(6，2)编码器和一个接收8个输入位输出24个输出码元的(24，8)编码器。当信息位之比是3∶7时，需要一个接收3个输入位输出9个输出码元的(9，3)编码器和一个接收7个输入位输出21个输出码元的(21，7)编码器。当信息位之比是4∶6时，需要一个接收4个输入位输出12个输出码元的(12，4)编码器和一个接收6个输入位输出18个输出码元的(18，6)编码器，如此等等。因此，为了使10个编码器具有高的性能和低的硬盘复杂度，需要它们以相同的方式操作。
一般来说，线性纠错码的性能由纠错码字中的Hamming(汉明)距离分布来量度。Hamming距离定义为每个码字中非零码元的个数。例如，对于码字“0111”，它的Hamming距离是3。最小Hamming距离被称为最小距离dmin。随着最小距离不断增大，线性纠错码具有更好的纠错能力。有关细节请参阅F.J.macwilliams和N.J.A.Sloane著的《纠错码理论》(“The Theory of ErrorCorrecting Codes”，F.J.macwilliams，N.J.A.Sloane，North Holland)。
另外，对于低硬件复杂度，最好缩短长度最长的代码，即(32，10)代码，以便在相同的结构下操作长度不同的编码器。有必要收缩编码码元，以便缩短(32，10)代码。在收缩(32，10)代码时，代码的最小距离随收缩位置而改变。因此，最好这样来计算收缩位置，使收缩代码具有最佳最小距离。
例如，对于最佳(6，2)代码，就最小距离而言，最好重复上述代码当中的(3，2)单工码一次。表1显示了(3，2)单工码的输入信息位和输出(3，2)单工码字之间的关系。
表1
    输入信息位   (3，2)单工码字
    00     000
    01     101
    10     011
    11     110
如果重复(3，2)单工码字一次，那么，输入信息位和输出(3，2)单工码字之间的关系如表所示那样给出。
表2
  输入信息位   重复一次的(3，2)单工码字
    00     000 000
    01     101 101
    10     011 011
    11     110 110
但是，重复一次的(3，2)单工码字可以通过缩短存有(16，4)Reed-Muller码来实现。下面描述缩短方法的例子。(16，4)Reed-Muller码是长度为16的4个基码字的线性组合，此处，‘4’是输入信息位数。只接收4个输入信息位当中的两个位等效于只使用长度为16的4个基码字当中的2个基码字的线性组合，而不使用其余的码字。另外，通过限制基码字的使用，然后，收缩16个码元当中的10个码元，就可以使(16，4)编码器起(6，2)编码器的作用。表3显示了缩短方法。
表3
  输入信息位 码字
  0000     0(*)   0     0     0     0(*)     0     0     0     0(*)     0(*)     0(*)     0(*)     0(*)     0(*)     0(*)     0(*)
  0001     0(*)   1     0     1     0(*)     1     0     1     0(*)     1(*)     0(*)     1(*)     0(*)     1(*)     0(*)     1(*)
  0010     0(*)   0     1     1     0(*)     0     1     1     0(*)     0(*)     1(*)     1(*)     0(*)     0(*)     1(*)     1(*)
  0011     0(*)   1     1     0     0(*)     1     1     0     0(*)     1(*)     1(*)     0(*)     0(*)     1(*)     1(*)     0(*)
  0100     0   0     0     0     1     1     1     1     0     0     0     0     1     1     1     1
  0101     0   1     0     1     1     0     1     0     0     1     0     1     1     0     1     0
  0110     0   0     1     1     1     1     0     0     0     0     1     1     1     1     0     0
  0111     0   1     1     0     1     0     0     1     0     1     1     0     1     0     0     1
  1000     0   0     0     0     0     0     0     0     1     1     1     1     1     1     1     1
  1001     0   1     0     1     0     1     0     1     1     0     1     0     1     0     1     0
  1010     0   0     1     1     0     0     1     1     1     1     0     0     1     1     0     0
  1011     0   1     1     0     0     1     1     0     1     0     0     1     1     0     0     1
  1100     0   0     0     0     1     1     1     1     1     1     1     1     0     0     0     0
  1101     0   1     0     1     1     0     1     0     1     0     1     0     0     1     0     1
  1110     0   0     1     1     1     1     0     0     1     1     0     0     0     0     1     1
  1111     0   1     1     0     1     0     0     1     1     0     0     1     0     1     1     0
参照表3，每个(16，4)码字都是长度为16的4个粗线基码字的线性组合。为了获取(6，4)代码，只使用了4个基码字当中的上面2个码字。然后，只使用上面4个码字，而其余的下面12个码字就自动不用了。为了把上面4个码字转换成长度为6的4个码字，有必要收缩掉10个码元。通过收缩由表3中(*)表示的码元，然后，把其余的6个编码码元集中在一起，可以获得表2所示的重复一次的(3，2)单工码字。在这里，将描述通过缩短二阶Reed-Muller码的(32，10)子代码，生成用于1∶9的信息位(数)比的(3，1)最佳码和(27，9)最佳码的编码器的结构、生成用于2∶8的信息位比的(6，2)最佳码和(24，8)最佳码的编码器的结构、生成用于3∶7的信息信比的(9，3)最佳码和(21，7)最佳码的编码器的结构、生成用于6∶4的信息位比的(12，4)最佳码和(18，6)最佳码的编码器的结构、生成用于5∶5的信息信比的(15，5)最佳码和(15，5)最佳码的编码器的结构。另外，下面还将描述与这些编码器相对应的解码器的结构。
1.发送器的结构和操作
本发明的示范性实施例提供了与在逻辑分割模式下所作的一样，甚至在硬分割模式下，也在编码之前，按1∶9、2∶8、3∶7、4∶6、5∶5、6∶4、7∶3、8∶2和9∶1的比例划分10个信息位的设备和方法。
图4显示了根据本发明的发送器的结构。参照图4，把根据信息位比划分的与DSCH有关的TFCI和与DCH有关的TFCI分别提供给第一和第二编码器400和405。这里，与DSCH有关的TFCI被称为TFCI字段#1或第一TFCI位，和与DCH有关的TFCI被称为TFCI字段#2或第二TFCI位。与DSCH有关的TFCI是由第一TFCI位发生器450生成的，和与DCH有关的TFCI是由第二TFCI位发生器455生成的。第一和第二TFCI位根据它们的信息位比，变成如上所述的具有不同速率的新TFCI位。另外，把指示代码长度信息的控制信号，即，与根据信息位比设置的码字的长度值有关的信息，提供给第一和第二编码器400和405。代码长度信息是由代码长度信息发生器460生成的，并且具有随第一TFCI位和第二TFCI位的长度而改变的值。
当信息位比是6∶4时，编码器400响应使编码器400起接收6个输入位输出18-码元码字的(18，6)编码器作用的控制信号，接收与DSCH有关的6-位TFCI和输出18个编码码元，而编码器405响应使编码器405起接收4个输入位输出12-码元码字的(12，4)编码器作用的控制信号，接收与DCH有关的4-位TFCI和输出12个编码码元。当信息位比是7∶3时，编码器400响应使编码器400起接收7个输入位输出21-码元码字的(21，7)编码器作用的控制信号，接收与DSCH有关的7-位TFCI和输出21个编码码元，而编码器405响应使编码器405起接收3个输入位输出9-码元码字的(9，3)编码器作用的控制信号，接收与DCH有关的3-位TFCI和输出9个编码码元。当信息位比是8∶2时，编码器400响应使编码器400起接收8个输入位输出24-码元码字的(24，8)编码器作用的控制信号，接收与DSCH有关的8-位TFCI和输出24个编码码元，而编码器405响应使编码器405起接收2个输入位输出6-码元码字的(6，2)编码器作用的控制信号，接收与DCH有关的2-位TFCI和输出6个编码码元。当信息位比是9∶1时，编码器400响应使编码器400起接收9个输入位输出27-码元码字的(27，9)编码器作用的控制信号，接收与DSCH有关的9-位TFCI和输出27个编码码元，而编码器405响应使编码器405起接收1个输入位输出3-码元码字的(3，1)编码器作用的控制信号，如此等等。
图5显示了编码器400和405的详细结构。下面针对各个信息位比描述编码器的操作。
1)信息位比＝1∶9
对于1∶9的信息位比，编码器400用作(3，1)编码器，而编码器405用作(27，9)编码器。因此，下面分开描述编码器400和405的操作，首先描述编码器400的操作。
把一个输入位提供给编码器400，作为输入位a0，同时，把‘0’填入所有其余的输入位a1、a2、a3、a4、a5、a6、a7、a8和a9中。把输入位a0施加到乘法器510上，把输入位a1施加到乘法器512上，把输入位a2施加到乘法器514上，输入位a3施加到乘法器516上，输入位a4施加到乘法器518上，输入位a5施加到乘法器520上，输入位a6施加到乘法器522上，输入位a7施加到乘法器524上，输入位a8施加到乘法器526上，和输入位a9施加到乘法器528上。同时，Walsh码发生器500生成基码字W1＝10101010101010110101010101010100。然后，乘法器510以码元为单位将输入位a0乘以基码字W1，并且把它的结果提供给异或(XOR)运算器540。并且，Walsh码发生器500生成其它基码字W2、W4、W8和W16，并且把它们分别提供给乘法器512、514、516和518。全1代码发生器502生成全1基码字，并且把生成的全1基码字提供给乘法器520。
掩码发生器504生成基码字M1、M2、M4和M8，并且把生成的基码字M1、M2、M4和M8分别提供给乘法器522、524、526和528。但是，由于施加给乘法器512、514、516、518、520、522、524、526和528的输入位a1、a2、a3、a4、a5、a6、a7、a8和a9都是0，乘法器512、514、516、518、520、522、524、526和528把0输出到异或运算器540，因此不影响异或运算器540的输出。也就是说，由异或运算器540对乘法器510、512、514、516、518、520、522、524、526和528的输出值进行异或运算确定的值等于乘法器510的输出值。把从异或运算器540输出的32个码元提供给收缩器560。
此刻，控制器550接收代码长度信息，和根据代码长度，把指示收缩位置的控制信号提供给收缩器560。然后，收缩器560根据从控制器550输出的控制信号，从由第0到第31码元组成的总共32个编码码元当中，收缩掉第0、1、3、6、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、31编码码元。换句话说，收缩器560收缩掉32个编码码元当中的29个码元，因此，输出3个未收缩编码码元。
在编码器405的操作中，把九个输入位提供给编码器405，作为输入位a0、a1、a2、a3、a4、a5、a6、a7和a8，同时，把‘0’填入其余的输入位a9中。把输入位a0施加到乘法器510上，把输入位a1施加到乘法器512上，把输入位a2施加到乘法器514上，输入位a3施加到乘法器516上，输入位a4施加到乘法器518上，输入位a5施加到乘法器520上，输入位a6施加到乘法器522上，输入位a7施加到乘法器524上，输入位a8施加到乘法器526上，和输入位a9施加到乘法器528上。同时，Walsh码发生器500把基码字W1＝10101010101010110101010101010100提供给乘法器510，把基码字W2＝01100110011001101100110011001100提供给乘法器512，把基码字W4＝00011110000111100011110000111100提供给乘法器514，把基码字W8＝00000001111111100000001111111100提供给乘法器516，和把基码字W16＝0000000000000001111111111111101提供给乘法器518。然后，乘法器510以码元为单位将基码字W1乘以输入位a0，并且把它的结果提供给异或运算器540。乘法器512以码元为单位将基码字W2乘以输入位a1，并且把它的结果提供给异或运算器540。乘法器514以码元为单位将基码字W4乘以输入位a2，并且把它的结果提供给异或运算器540。乘法器516以码元为单位将基码字W8乘以输入位a3，并且把它的结果提供给异或运算器540。乘法器518以码元为单位将基码字W16乘以输入位a4，并且把它的结果提供给异或运算器540。另外，全1代码发生器502生成长度为32的全1基码字，并且把生成的全1基码字提供给乘法器520。然后，乘法器520以码元为单位将全1基码字乘以输入位a5，并且把它的结果提供给异或运算器540。
并且，掩码发生器504把基码字M1＝0101 0000 1100 0111 1100 0001 11011101提供给乘法器522，把基码字M2＝0000 0011 1001 1011 1011 0111 00011100提供给乘法器524，和把基码字M4＝0001 0101 1111 0010 0110 1100 10101100提供给乘法器526。然后，乘法器522以码元为单位将基码字M1乘以输入位a6，并且把它的结果提供给异或运算器540。乘法器524以码元为单位将基码字M2乘以输入位a7，并且把它的结果提供给异或运算器540。乘法器526以码元为单位将基码字M4乘以输入位a8，并且把它的结果提供给异或运算器540。并且，掩码发生器504生成基码字M8，并且把生成的基码字M8提供给乘法器528。但是，由于施加给乘法器528的输入位a9是0，乘法器528把0输出到异或运算器540，因此，不影响异或运算器540的输出。也就是说，由异或运算器540对乘法器512、514、516、518、520、522、524、526和528的输出值进行异或运算确定的值等于对乘法器510、512、514、516、518、520、522、524和526的输出值进行异或运算确定的值。把从异或运算器540输出的32个码元提供给收缩器560。
此刻，控制器550接收代码长度信息，和根据代码长度，把指示收缩位置的控制信号提供给收缩器560。然后，收缩器560根据从控制器550输出的控制信号，从由第0到第31码元组成的总共32个编码码元当中，收缩掉第0、2、8、19和20编码码元。换句话说，收缩器560收缩掉32个编码码元当中的5个码元，因此，输出27个未收缩编码码元。
2)信息位比＝2∶8
对于2∶8的信息位比，编码器400用作(6，2)编码器，而编码器405用作(24，8)编码器。因此，下面分开描述编码器400和405的操作，首先描述编码器400的操作。
把两个输入位提供给编码器400，作为输入位a0和a1，同时，把‘0’填入所有其余的输入位a2、a3、a4、a5、a6、a7、a8和a9中。把输入位a0施加到乘法器510上，把输入位a1施加到乘法器512上，把输入位a2施加到乘法器514上，输入位a3施加到乘法器516上，输入位a4施加到乘法器518上，输入位a5施加到乘法器520上，输入位a6施加到乘法器522上，输入位a7施加到乘法器524上，输入位a8施加到乘法器526上，和输入位a9施加到乘法器528上。同时，Walsh码发生器500把基码字W1＝10101010101010110101010101010100提供给乘法器510，和把基码字W2＝01100110011001101100110011001100提供给乘法器512。乘法器510以码元为单位将基码字W1乘以输入位a0，并且把它的结果提供给异或(XOR)运算器540。乘法器512以码元为单位将基码字W2乘以输入位a1，并且把它的结果提供给异或(XOR)运算器540。并且，Walsh码发生器500生成其它基码字W4、W8和W16，并且把它们分别提供给乘法器514、516和518。全1代码发生器502生成全1基码字，并且把生成的全1基码字提供给乘法器520。
掩码发生器504生成基码字M1、M2、M4和M8，并且把生成的基码字M1、M2、M4和M8分别提供给乘法器522、524、526和528。但是，由于施加给乘法器514、516、518、520、522、524、526和528的输入位a2、a3、a4、a5、a6、a7、a8和a9都是0，乘法器514、516、518、520、522、524、526和528把0输出到异或运算器540，因此不影响异或运算器540的输出。也就是说，由异或运算器540对乘法器510、512、514、516、518、520、522、524、526和528的输出值进行异或运算确定的值等于对乘法器510和512的输出值进行异或运算确定的值。把从异或运算器540输出的32个码元提供给收缩器560。
此刻，控制器550接收代码长度信息，和根据代码长度，把指示收缩位置的控制信号提供给收缩器560。然后，收缩器560根据从控制器550输出的控制信号，从由第0到第31码元组成的总共32个编码码元当中，收缩掉第3、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、3 1编码码元。换句话说，收缩器560收缩掉32个编码码元当中的26个码元，因此，输出6个未收缩编码码元。
在编码器405的操作中，把八个输入位提供给编码器405，作为输入位a0、a1、a2、a3、a4、a5、a6和a7，同时，把‘0’填入其余的输入位a8和a9中。把输入位a0施加到乘法器510上，把输入位a1施加到乘法器5 12上，把输入位a2施加到乘法器514上，输入位a3施加到乘法器516上，输入位a4施加到乘法器518上，输入位a5施加到乘法器520上，输入位a6施加到乘法器522上，输入位a7施加到乘法器524上，输入位a8施加到乘法器526上，和输入位a9施加到乘法器528上。同时，Walsh码发生器500把基码字W1＝10101010101010110101010101010100提供给乘法器510，把基码字W2＝01100110011001101100110011001100提供给乘法器512，把基码字W4＝00011110000111100011110000111100提供给乘法器514，把基码字W8＝00000001111111100000001111111100提供给乘法器516，和把基码字W16＝00000000000000011111111111111101提供给乘法器518。然后，乘法器510以码元为单位将基码字W1乘以输入位a0，并且把它的结果提供给异或运算器540。乘法器512以码元为单位将基码字W2乘以输入位a1，并且把它的结果提供给异或运算器540。乘法器514以码元为单位将基码字W4乘以输入位a2，并且把它的结果提供给异或运算器540。乘法器516以码元为单位将基码字W8乘以输入位a3，并且把它的结果提供给异或运算器540。乘法器518以码元为单位将基码字W16乘以输入位a4，并且把它的结果提供给异或运算器540。另外，全1代码发生器502生成长度为32的全1基码字，并且把生成的全1基码字提供给乘法器520。然后，乘法器520以码元为单位将全1基码字乘以输入位a5，并且把它的结果提供给异或运算器540。
并且，掩码发生器504把基码字M1＝0101 0000 1100 0111 1100 0011 11011101提供给乘法器522，和把基码字M2＝0000 0011 1001 1011 1011 0111 00011100提供给乘法器524。然后，乘法器522以码元为单位将基码字M1乘以输入位a6，并且把它的结果提供给异或运算器540。乘法器524以码元为单位将基码字M2乘以输入位a7，并且把它的结果提供给异或运算器540。并且，掩码发生器504生成基码字M4和M8，并且把生成的基码字M4和M8分别提供给乘法器526和528。但是，由于施加给乘法器526和528的输入位a8和a9都是0，乘法器526和528把0输出到异或运算器540，因此，不影响异或运算器540的输出。也就是说，由异或运算器540对乘法器510、512、514、516、518、520、522、524、526和528的输出值进行异或运算确定的值等于对乘法器510、512、514、516、518、520、522和524的输出值进行异或运算确定的值。把从异或运算器540输出的32个码元提供给收缩器560。
此刻，控制器550接收代码长度信息，和根据代码长度，把指示收缩位置的控制信号提供给收缩器560。然后，收缩器560根据从控制器550输出的控制信号，从由第0到第31码元组成的总共32个编码码元当中，收缩掉第1、7、13、15、20、25、30和31编码码元。换句话说，收缩器560收缩掉32个编码码元当中的8个码元，因此，输出24个未收缩编码码元。
3)信息位比＝3∶7
对于3∶7的信息位比，编码器400用作(9，3)编码器，而编码器405用作(21，7)编码器。因此，下面分开描述编码器400和405的操作，首先描述编码器400的操作。
把三个输入位提供给编码器400，作为输入位a0、a1和a2，同时，把‘0’填入所有其余的输入位a3、a4、a5、a6、a7、a8和a9中。把输入位a0施加到乘法器510上，把输入位a1施加到乘法器512上，把输入位a2施加到乘法器514上，输入位a3施加到乘法器516上，输入位a4施加到乘法器518上，输入位a5施加到乘法器520上，输入位a6施加到乘法器522上，输入位a7施加到乘法器524上，输入位a8施加到乘法器526上，和输入位a9施加到乘法器528上。同时，Walsh码发生器500把基码字W1＝10101010101010110101010101010100提供给乘法器510，把基码字W2＝01100110011001101100110011001100提供给乘法器512，和把基码字W4＝00011110000111100011110000111100提供给乘法器514。乘法器510以码元为单位将基码字W1乘以输入位a0，并且把它的结果提供给异或(XOR)运算器540。乘法器512以码元为单位将基码字W2乘以输入位a1，并且把它的结果提供给异或(XOR)运算器540。乘法器514以码元为单位将基码字W4乘以输入位a2，并且把它的结果提供给异或(XOR)运算器540。并且，Walsh码发生器500生成其它基码字W8和W16，并且把它们分别提供给乘法器516和518。全1代码发生器502生成全1基码字，并且把生成的全1基码字提供给乘法器520。
掩码发生器504生成基码字M1、M2、M4和M8，并且把生成的基码字M1、M2、M4和M8分别提供给乘法器522、524、526和528。但是，由于施加给乘法器516、518、520、522、524、526和528的输入位a3、a4、a5、a6、a7、a8和a9都是0，乘法器516、518、520、522、524、526和528把0输出到异或运算器540，因此不影响异或运算器540的输出。也就是说，由异或运算器540对乘法器510、512、514、516、518、520、522、524、526和528的输出值进行异或运算确定的值等于对乘法器510、512和514的输出值进行异或运算确定的值。把从异或运算器540输出的32个码元提供给收缩器560。
此刻，控制器550接收代码长度信息，和根据代码长度，把指示收缩位置的控制信号提供给收缩器560。然后，收缩器560根据从控制器550输出的控制信号，从由第0到第31码元组成的总共32个编码码元当中，收缩掉第7、8、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、31编码码元。换句话说，收缩器560收缩掉32个编码码元当中的23个码元，因此，输出9个未收缩编码码元。
在编码器405的操作中，把七个输入位提供给编码器405，作为输入位a0、a1、a2、a3、a4、a5、和a6，同时，把‘0’填入其余的输入位a7、a8和a9中。把输入位a0施加到乘法器5 10上，把输入位a1施加到乘法器512上，把输入位a2施加到乘法器514上，输入位a3施加到乘法器516上，输入位a4施加到乘法器518上，输入位a5施加到乘法器520上，输入位a6施加到乘法器522上，输入位a7施加到乘法器524上，输入位a8施加到乘法器526上，和输入位a9施加到乘法器528上。同时，Walsh码发生器500把基码字W1＝10101010101010110101010101010100提供给乘法器510，把基码字W2＝01100110011001101100110011001100提供给乘法器512，把基码字W4＝00011110000111100011110000111100提供给乘法器514，把基码字W8＝00000001111111100000001111111100提供给乘法器516，和把基码字W16＝00000000000000011111111111111101提供给乘法器518。然后，乘法器510以码元为单位将基码字W1乘以输入位a0，并且把它的结果提供给异或运算器540。乘法器512以码元为单位将基码字W2乘以输入位a1，并且把它的结果提供给异或运算器540。乘法器514以码元为单位将基码字W4乘以输入位a2，并且把它的结果提供给异或运算器540。乘法器516以码元为单位将基码字W8乘以输入位a3，并且把它的结果提供给异或运算器540。乘法器518以码元为单位将基码字W16乘以输入位a4，并且把它的结果提供给异或运算器540。另外，全1代码发生器502生成长度为32的全1基码字，并且把生成的全1基码字提供给乘法器520。然后，乘法器520以码元为单位将全1基码字乘以输入位a5，并且把它的结果提供给异或运算器540。
并且，掩码发生器504把基码字M1＝0101 0000 1100 0111 1100 0001 11011101提供给乘法器522。然后，乘法器522以码元为单位将基码字M1乘以输入位a6，并且把它的结果提供给异或运算器540。并且，掩码发生器504生成基码字M2、M4和M8，并且把生成的基码字M2、M4和M8分别提供给乘法器524、526和528。但是，由于施加给乘法器524、526和528的输入位a7、a8和a9都是0，乘法器524、526和528把0输出到异或运算器540，因此，不影响异或运算器540的输出。也就是说，由异或运算器540对乘法器510、512、514、516、518、520、522、524、526和528的输出值进行异或运算确定的值等于对乘法器510、512、514、516、518、520、和522的输出值进行异或运算确定的值。把从异或运算器540输出的32个码元提供给收缩器560。
此刻，控制器550接收代码长度信息，和根据代码长度，把指示收缩位置的控制信号提供给收缩器560。然后，收缩器560根据从控制器550输出的控制信号，从由第0到第31码元组成的总共32个编码码元当中，收缩掉第0、1、2、3、4、5、7、12、18、21和24编码码元。换句话说，收缩器560收缩掉32个编码码元当中的11个码元，因此，输出21个未收缩编码码元。
4)信息位比＝4∶6
对于4∶6的信息位比，编码器400用作(12，4)编码器，而编码器405用作(18，6)编码器。因此，下面分开描述编码器400和405的操作，首先描述编码器400的操作。
把四个输入位提供给编码器400，作为输入位a0、a1、a2和a3，同时，把‘0’填入所有其余的输入位a4、a5、a6、a7、a8和a9中。把输入位a0施加到乘法器510上，把输入位a1施加到乘法器512上，把输入位a2施加到乘法器514上，输入位a3施加到乘法器516上，输入位a4施加到乘法器518上，输入位a5施加到乘法器520上，输入位a6施加到乘法器522上，输入位a7施加到乘法器524上，输入位a8施加到乘法器526上，和输入位a9施加到乘法器528上。同时，Walsh码发生器500把基码字W1＝10101010101010110101010101010100提供给乘法器510，把基码字W2＝01100110011001101100110011001100提供给乘法器512，把基码字W4＝00011110000111100011110000111100提供给乘法器514，和把基码字W8＝00000001111111100000001111111100提供给乘法器516。乘法器510以码元为单位将基码字W1乘以输入位a0，并且把它的结果提供给异或(XOR)运算器540。乘法器512以码元为单位将基码字W2乘以输入位a1，并且把它的结果提供给异或(XOR)运算器540。乘法器514以码元为单位将基码字W4乘以输入位a2，并且把它的结果提供给异或(XOR)运算器540。乘法器516以码元为单位将基码字W8乘以输入位a3，并且把它的结果提供给异或(XOR)运算器540。并且，Walsh码发生器500生成其它基码字W16，并且把它提供给乘法器518。全1代码发生器502生成全1基码字，并且把生成的全1基码字提供给乘法器520。
掩码发生器504生成基码字M1、M2、M4和M8，并且把生成的基码字M1、M2、M4和M8分别提供给乘法器522、524、526和528。但是，由于施加给乘法器518、520、522、524、526和528的输入位a4、a5、a6、a7、a8和a9都是0，乘法器518、520、522、524、526和528把0输出到异或运算器540，因此不影响异或运算器540的输出。也就是说，由异或运算器540对乘法器510、512、514、516、518、520、522、524、526和528的输出值进行异或运算确定的值等于对乘法器510、512、514和516的输出值进行异或运算确定的值。把从异或运算器540输出的32个码元提供给收缩器560。
此刻，控制器550接收代码长度信息，和根据代码长度，把指示收缩位置的控制信号提供给收缩器560。然后，收缩器560根据从控制器550输出的控制信号，从由第0到第31码元组成的总共32个编码码元当中，收缩掉第0、1、2、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、31编码码元。换句话说，收缩器560收缩掉32个编码码元当中的20个码元，因此，输出12个未收缩编码码元。
在编码器405的操作中，把六个输入位提供给编码器405，作为输入位a0、a1、a2、a3、a4和a5，同时，把‘0’填入其余的输入位a6、a7、a8和a9中。把输入位a0施加到乘法器510上，把输入位a1施加到乘法器512上，把输入位a2施加到乘法器514上，输入位a3施加到乘法器516上，输入位a4施加到乘法器518上，输入位a5施加到乘法器520上，输入位a6施加到乘法器522上，输入位a7施加到乘法器524上，输入位a8施加到乘法器526上，和输入位a9施加到乘法器528上。同时，Walsh码发生器500把基码字W1＝10101010101010110101010101010100提供给乘法器510，把基码字W2＝01100110011001101100110011001100提供给乘法器512，把基码字W4＝00011110000111100011110000111100提供给乘法器514，把基码字W8＝00000001111111100000001111111100提供给乘法器516，和把基码字W16＝00000000000000011111111111111101提供给乘法器518。然后，乘法器510以码元为单位将基码字W1乘以输入位a0，并且把它的结果提供给异或运算器540。乘法器512以码元为单位将基码字W2乘以输入位a1，并且把它的结果提供给异或运算器540。乘法器514以码元为单位将基码字W4乘以输入位a2，并且把它的结果提供给异或运算器540。乘法器516以码元为单位将基码字W8乘以输入位a3，并且把它的结果提供给异或运算器540。乘法器518以码元为单位将基码字W16乘以输入位a4，并且把它的结果提供给异或运算器540。另外，全1代码发生器502生成长度为32的全1基码字，并且把生成的全1基码字提供给乘法器520。然后，乘法器520以码元为单位将全1基码字乘以输入位a5，并且把它的结果提供给异或运算器540。
并且，掩码发生器504生成基码字M1、M2、M4和M8，并且把生成的基码字M1、M2、M4和M8分别提供给乘法器522、524、526和528。但是，由于施加给乘法器522、524、526和528的输入位a6、a7、a8和a9都是0，乘法器522、524、526和528把0输出到异或运算器540，因此，不影响异或运算器540的输出。也就是说，由异或运算器540对乘法器510、512、514、516、518、520、522、524、526和528的输出值进行异或运算确定的值等于对乘法器510、512、514、516、518和520的输出值进行异或运算确定的值。把从异或运算器540输出的32个码元提供给收缩器560。
此刻，控制器550接收代码长度信息，和根据代码长度，把指示收缩位置的控制信号提供给收缩器560。然后，收缩器560根据从控制器550输出的控制信号，从由第0到第31码元组成的总共32个编码码元当中，收缩掉第0、7、9、11、16、19、24、25、26、27、28、29、30和31编码码元。换句话说，收缩器560收缩掉32个编码码元当中的14个码元，因此，输出18个未收缩编码码元。
上面针对9∶1、8∶2、7∶3和6∶4的信息位比，描述了编码器400和405的操作。经过上面这些操作之后，从编码器400和405输出的编码码元由多路复用410进行时分多路复用，从而输出多路复用30-码元信号。
接着，针对多路复用410如何多路复用编码DSCH和DCH加以描述。多路复用器410多路复用从编码器400和405输出的编码码元，以便尽可能均匀地排列30个编码码元。
在如下的描述中，假设与DCH有关的TFCI和与DSCH有关的TFCI分别由m个位和n个位组成。m与n的可能比值(m∶n)是1∶9、2∶8、3∶7、4∶6、5∶5、6∶4、7∶3、8∶2或9∶1。
首先，考虑m＞n的情况。即使在n＞m的情况下，也可以以如下通过交换n和m的方式排列与DCH有关的TFCI位和与DSCH有关的TFCI位。
在如上所述的编码方法中，当与DCH有关的TFCI和与DSCH有关的TFCI分别由m个位和n个位组成时，编码之后生成的位数分别是m*3和n*4。因此，为了选择发送生成的编码码元的位置，把要在DPCCH上发送的30个位除以10个位，然后，排列将与DCH有关的m*3个位分成3等分确定的m个位和将与DSCH有关的n*3个位分成3等分确定的n个位。
接着，对利用给定的10个位排列与DCH有关的m个位和与DSCH有关的n个位加以描述。
设L表示10个位的第L位。
让我们定义F(k)，G(k)：
在方程(1)和(2)中，
Figure A0280111300223
表示小于或等于给定值x的整数当中的最大值，和
Figure A0280111300224
表示大于或等于给定值x的整数当中的最小值。
在方程(2)，F(-1)定义为零(0)。也就是说，F(-1)＝0。利用上述公式排列与DCH有关的m个位和与DSCH有关的n个位的方法由如下方程(3)定义。把与DSCH有关的位依次排列成10L个值当中的nL个值。
L＝F(1-1)+G(1)+1     .........(3)
在方程(3)中，1(1≤1≤n)表示与DSCH有关的n位当中的第1位。因此，方程(3)用在计算对应于与DSCH有关的n位当中的第1位置的值中。
把与DCH有关的m个位排列成10L个值当中除了方程(2)给出那些值之外的L值。这通过如下方程(4)定义。
F(1-2)+G(1-1)+1≤L≤F(1-1)+G(1)+1-1  .........(4)
在方程(4)中，值1具有1≤1≤n的范围。
下表4显示了m∶n＝9∶1、8∶2、7∶3、6∶4和5∶5各种情况的F(k)和G(k)。
表4
m∶n  F(k)     F(1)     F(2)     F(3)     F(4)     F(5)
 G(k)     G(1)     G(2)     G(3)     G(4)     G(5)
 DSCH的TFCI位位置
5∶5     1     2     3     4     5
    1     1     1     1     1
    2     4     6     8     10
6∶4     1     3     4     6
    1     1     1     1
    2     4     7     9
7∶3     2     4     7
    1     1     1
    2     5     8
8∶2     4     8
    2     2
    3     8
9∶1     9
    4
    5
图9是显示对于m∶n＝6∶4，如何将与DCH有关的TFCI位和与DSCH有关的TFCI位与30个DPCCH位相匹配的图形。如表4所示，对于m∶n＝6∶4，DSCH的位置对应于L值是2、4、7和9的情况。
然后，把多路复用信号施加给多路复用器420，在多路复用器420中，如图8所示，将它们与其它信号，譬如，传输功率控制(TPC)位和导频位进行时分多路复用。为了信道化，接收器430以码元为单元，利用扩展码发生器435提供的扩展码，信道扩展多路复用信号，并且以码片为单位输出信道扩展信号。加扰器440利用加扰码发生器445提供的加扰码，加扰信道扩展信号。
2.接收器的结构和操作
现在描述与在以特定比例发送与DSCH有关的TFCI位和与DCH有关的TFCI位的过程中，以可变编码率进行编码的发送器相对应的接收器。接收器包括解码以可变编码率编码的接收码元的解码器。
图6显示了根据本发明一个实施例的接收器的结构。参照图6，接收信号由解扰器640利用加扰码发生器645提供的加扰码解扰。解码码元由解扩器630利用扩展码发生器635提供的扩展码解扩。接收的解扩信号由多路分用器620多路分用成TFCI位和诸如TPC位、导频位和反馈信号之类的其它信号。多路分用的TFCI码元由多路分用器610根据与DSCH有关的TFCI与与DCH有关的TFCI的信息位比，再次多路分用成取决于代码长度控制信息的与DSCH有关的编码TFCI位和与DCH有关的编码TFCI位，然后分别提供给相关解码器600和605。取决于基于与DSCH有关的TFCI与与DCH有关的TFCI的信息位比的代码长度控制信息，解码器600和605分别解码与DSCH有关的编码TFCI位和与DCH有关的编码TFCI位，然后，分别输出与DSCH有关的TFCI位和与DCH有关的TFCI位。
下面描述根据本发明实施例的解码器的结构和操作。图6所示的解码器600和605应该被构造成解码以可变编码率编码的、与DSCH有关的TFCI位和与DCH有关的TFCI位。
第一实施例(解码器)
图7显示了解码器600和605的详细结构。参照图7，把接收码元r(t)提供给零***器700，同时，把代码长度信息提供给控制器770。控制器770存储基于接收码元的代码长度的收缩位置信息，并且把存储的收缩位置信息提供给零***器700。例如，控制器770把对于编码率(3，1)与29个收缩位置有关的信息、对于编码率(6，2)与26个收缩位置有关的信息、对于编码率(9，3)与23个收缩位置有关的信息、对于编码率(12，4)与20个收缩位置有关的信息、对于编码率(18，6)与14个收缩位置有关的信息、对于编码率(21，7)与11个收缩位置有关的信息、对于编码率(24，8)与8个收缩位置有关的信息、和对于编码率(17，9)与5个收缩位置有关的信息提供给零***器700。对于各种情况，收缩位置与描述编码器时给出的收缩位置相同。零***器700根据收缩位置控制信号，把0***收缩位置中，然后，输出长度为32的码元流。把码元流提供给快速Hadamard逆变换器(IFHT)720和乘法器701、702和715 。提供给乘法器701、702和715的信号分别与掩码发生器780提供的掩码函数M1、M2和M15相乘。把乘法器701、702和715的输出码元分别提供给切换器751、752和765。此刻，控制器770根据接收的代码长度信息，把提示使用/不使用掩码函数的控制信息提供给切换器751、752和765。对于不使用掩码函数的(3，1)、(6，2)、(9，3)、(12，4)和(18，6)解码器，根据控制信息，切换器751、752和765总是断开的。对于只使用一个基码字的(12，7)解码器，只有切换器751是连接的，并且按照根据编码率使用的掩码函数的个数得到控制。然后，IFHT720，721，722和735每一个都对接收的32个码元进行快速Hadamard逆变换，利用Walsh码计算相关值，和输出最高相关值、从快速Hadamard逆变换获得的相关值当中相关值最高的Walsh码的指标、和被接收信号所乘的掩码函数的指标。由于提供给IFHT720的信号不与任何掩码函数相乘，IFHT720不含有掩码指标(掩码指标是零)。然后，相关值比较器740比较每个IFHT提供的最高相关值，并且，通过链接与最高相关值当中的最大相关值对应的Walsh码指标和掩码指标，输出解码位。在另一种实施方案中，每个IFHT输出进行快速Hadamard逆变换获得的所有相关值。然后，比较器比较从每个IFHT输出的所有相关值，并且输出与最高相关值对应的Walsh码指标和掩码指标，作为解码TFCI位。
第二实施例(解码器)
图14显示了图6的第一和第二解码器600和605的结构。参照图14，把从编码器接收的编码码元r(t)提供给零***器1400，同时，把有关编码器使用的代码长度的信息提供给控制器1430。控制器1430与适合于编码器的代码长度相联系地存储有关收缩位置的信息，并且把与代码长度信息相联系存储在其中的控制信息提供给零***器1400。代码长度信息指示用在编码器中的代码长度或编码率，而控制信息指示收缩位置。收缩位置代表为获取与从编码器接收的位相对应的所需编码码元长度而删除掉的码元的位置。例如，表5显示了与代码长度相联系存储的收缩位置。
表5
    代码长度信息(编码率)     收缩位
    (3，1)     F_29
    (6，2)     F_26
    (9，3)     F_23
    (12，4)     F_20
    (18，6)     F_14
    (21，7)     F_11
    (24，8)     F_8
    (27，9)     F_5
在表5中，假设代码长度信息指示用在编码器中的编码率。当编码率(n，k)指示k个输入位被编码成n个码元时，接收码元具有长度n。并且，表5的Fx代表x个收缩位。在上面的描述中，描述了每种编码率的收缩位置。从收缩位置中可以确定，控制信息使零***器1400能够与接收码元的代码长度无关地保持输出码元的个数(32)。
参照表5，控制器1430输出代码长度信息和对于编码率(3，1)与29个收缩位置有关的信息、对于编码率(6，2)与26个收缩位置有关的信息、对于编码率(9，3)与23个收缩位置有关的信息、对于编码率(12，4)与20个收缩位置有关的信息、对于编码率(18，6)与14个收缩位置有关的信息、对于编码率(21，7)与11个收缩位置有关的信息、对于编码率(24，8)与8个收缩位置有关的信息、或对于编码率(17，9)与5个收缩位置有关的信息。对于各种情况，收缩位置与描述编码器时给出的收缩位置相同。
零***器1400根据来自控制器1430的控制信号，把0***收缩位置中，形成零***信号，然后，输出长度为32的码元流。把码元流提供给快速Hadamard逆变换器(IFHT)1420和乘法器1402、1404和1406。提供给乘法器1402、1404和1406的信号分别与掩码发生器1410提供的掩码函数M1、M2和M15相乘。把乘法器1402、1404和140的输出码元分别提供给切换器1452、1454和1456。此刻，控制器1430根据接收的代码长度信息，把提示使用/不使用掩码函数的控制信息提供给切换器1452、1454和1456。
因此，切换器1452、1454和1456分别让乘法器1402、1404和1406的输出码元通过。例如，当在编码率(3，1)、(6，2)、(9，3)、(12，4)和(18，6)下不使用掩码函数时，根据控制信息，切换器1452、1454和1456总是断开的，从而阻止乘法器1402、1404和1406的输出码元通过。当在编码率(12，7)下只使用一个基码字时，根据控制信息，只有切换器1452是连接的，而其余的切换器1404和1406都是断开的。这样，根据编码率确定正在使用之中的掩码函数的个数，和依照所确定的正在使用之中的掩码函数的个数控制切换器。因此，当图6的第一和第二解码器600和605用作解码器(3，1)、(6，2)、(9，3)、(12，4)和(18，6)时，只启用IFHT1420。IFHT1422、1424和1426可以自适应地对几种代码长度，即几种编码率进行操作。
控制器1430生成指示接收位的代码长度或编码率的控制信息，提供把控制信息提供给IFHT1420。IFHT1420、1424和1426每一个都对从零***器1400接收的32个码元进行快速Hadmard逆变换，并且计算码元与具有特定长度的Walsh码之间的相关值。IFHT1420把掩码函数的指标、相关值当中的最高相关值、和具有最高相关值的Walsh码的指标提供给相关值比较器1440。IFHT1420把‘0’提供给相关值比较器1440，作为掩码函数的指标。提供‘0’作为掩码函数的指标意味着，输入码元没有被掩码函数所乘。一旦分别通过相关切换器1452、1454和1456接收到码元，其它IFHT1422、1424和1426就进行快速Hadmard逆变换。进行快速Hadmard逆变换的含义是用具有一定长度的所有Walsh码计算相关值。在计算相关值之后，IFHT1422、1424和1426每一个都把所使用的掩码函数的指标、相关值当中的最高相关值、和具有最高相关值的Walsh码的指标提供给相关值比较器1440。然后，相关值比较器1440比较IFHT提供的相关值，并且，把具有最高相关值的掩码指标与Walsh码指标组合在一起。
解码器中的IFHT1420、1422、1424和1426应该能够自适应地对用在编码器中的编码率进行操作。下面介绍当用在与发送器中具有可变长度的Walsh编码器对应的解码器中时所需的IFHT。当解码器与(6，2)编码器联系在一起进行操作时，使用与长度为8(23)的Walsh编码器有关的IFHT。当解码器与(9，3)编码器联系在一起进行操作时，使用与长度为16(24)的Walsh编码器有关的IFHT。当解码器与(12，4)编码器联系在一起进行操作时，使用与长度为16(24)的Walsh编码器有关的IFHT。当解码器与(15，5)编码器联系在一起进行操作时，使用与长度为16(24)的Walsh编码器有关的IFHT。此外，当解码器与(1 8，6)、(21，7)、(24，8)、(27，9)和(30，10)编码器联系在一起进行操作时，使用与长度为32(25)的Walsh编码器有关的IFHT。为了在解码器中进行操作，IFHT应该能够对可变长度进行操作。本发明提供了可对可变长度进行操作的IFHT的结构。
图16显示了与长度为8的Walsh编码器有关的一般IFHT的操作。一般说来，与长度为2n的Walsh编码器有关的IFHT包括n个级。在每一级中，IFHT进行与一行相联系接收的2个输入信号相加或相减的处理。
参照图16，第1级接收输入信号r1、r2、r3、r4、r5、r6、r7和r8，然后，对两个相邻输入信号进行相加和相减。在第1行中，第1级通过对信号r1和r2进行相加和相减，计算长度为2的Walsh码之间的相关值。类似地，第1级对于r3和r4，输出r3+r4和r3-r4；对于r5和r6，输出r5+r6和r5-r6；和对于r7和r8，输出r7+r8和r7-r8。把第1级的8个输出信号提供给第2级。第2级通过相加r1+r2和r3+r4，输出(r1+r2)+(r3+r4)，和通过相加r1-r2和r3-r4，输出(r1-r2)+(r3-r4)。并且，第2级通过相减r1+r2和r3+r4，输出(r1+r2)-(r3+r4)，和通过相减r1-r2和r3-r4，输出(r1-r2)-(r3-r4)。第2级根据这4个输出计算长度为4的Walsh码之间的相关值。另外，第2级通过相加r5+r6和r7+r8，输出(r5+r6)+(r7+r8)，和通过相加r5-r6和r7-r8，输出(r5-r6)+(r7-r8)。并且，第2级通过相减r5+r6和r7+r8，输出(r5+r6)-(r7+r8)，和通过相减r5-r6和r7-r8，输出(r1-r2)-(r3-r4)。把第2级的8个输出信号提供给第3级，在第3级中，通过进行与在第1级和第2级中进行的相同运算，计算长度为8的Walsh码之间的所有相关值。
例如，通过接收长度为2n的信号，输出长度为2i的Walsh码当中的所有相关值的操作可以概括如下。
把从IFHT的第(i-1)级输出的2n个工作信号t1-tn施加到第i级上。按接收顺序把2n个工作信号分组成2n-i个块，每个块含有2i个工作信号。也就是说，第1块由工作信号t1到ti组成，第2块由工作信号ti+1到t2i组成。这样，最后第2n+i块由工作信号tn-i到tn组成。对于构成各个块的工作信号，通过特定的操作处理提供与所需相关值对应的工作信号。特定的操作处理包括把构成一个块的工作信号当中的第k工作信号加入与它相关的第(k+2i-1)工作信号中的步骤和从第k工作信号中减去第(k+2i-1)工作信号的步骤。
当第i级通过快速Hadamard逆变换操作输出2n个工作信号t1′-tn′时，2n个工作信号t1′-tn′当中的前面2i个相继工作信号ti′-ti′成为所需的相关值。也就是说，请注意，依次输出2n个输入信号t1-tn当中的前面2i个输入信号t1-ti与长度为2i的Walsh码之间的相关值。
例如，如果假定前面输入信号是r1、r2、r3、r4、r5、r6、r7和r8，n＝3，和i＝2，那么，输入第i级的工作信号可以定义为“r1+r2”、“r1-r2”、“r3+r4”、“r3-r4”、“r5+r6”、“r5-r6”、“r7+r8”、和“r7-r8”。按接收顺序把输入工作信号分组成2n-i＝2个块，每个块包括2i＝22＝4个输入信号。因此，第1块由“r1+r2”、“r1-r2”、“r3+r4”、和“r3-r4”组成，和第2块由“r5+r6”、“r5-r6”、“r7+r8”、和“r7-r8”组成。通过相加和相关每个块中的第k工作信号和第(k+2i-1)工作信号，每个块输出4个工作信号。例如，如果k＝1，把第1工作信号“r1+r2”与第(k+2i-1)工作信号，即第3工作信号“r3+r4”相加和相减，从而输出两个工作信号“(r1+r2)+(r3+r4)”和“(r1+r2)-(r3+r4)”。因此，通过构成第1块的“r1+r2”、“r1-r2”、“r3+r4”、和“r3-r4”，输出“(r1+r2)+(r3+r4)”、“(r1+r2)-(r3+r4)”、“(r1-r2)+(r3-r4)”、和“(r1-r2)-(r3-r4)”，和通过构成第2块的“r5+r6”、“r5-r6”、“r7+r8”、和“r7-r8”，输出“(r5+r6)+(r7+r8)”、“(r5+r6)-(r7+r8)”、“(r5-r6)+(r7-r8)”、和“(r5-r6)-(r7-r8)”。但是，通过第i级的快速Hadamard逆变换，在这8个输出工作信号当中，只有由第1块输出的4个工作信号“(r1+r2)+(r3+r4)”、“(r1+r2)-(r3+r4)”、“(r1-r2)+(r3-r4)”、和“(r1-r2)-(r3-r4)”变成相关值
图15显示了基于上面结合图16所述的快速Hadamard逆变换处理的、图14所示的IFHT1420进行的操作。具体地说，图15显示了为了让解码器600和605起(3，1)、(6，2)、(9，3)、(12，4)、(15，5)和(18，6)解码器的作用，IFHT1420进行操作的总体方案。下面参照图15，根据图16所示的IFHT工作特性，详细描述能够对长度最多可达2n的Walsh码可变地进行快速Hadamard逆变换的IFHT的结构和操作。
一旦把2t个输入信号施加到IFHT的第1级上，就同时把长度控制信号提供给所有切换器1511、1512和1513。生成控制信号是为了只有到第t级才对2t个输入信号进行快速Hadamard逆变换。因此，切换第1级到第(t-1)级的输出的切换器响应控制信号，把它们的输出切换到下一级。但是，切换最后第t级的输出的切换器响应控制信号，切换成提供它的输出作为最后相关值，而不是把它的输出提供给下一个第(t+1)级。
例如，如果t＝1。把两个输入信号施加到第1级上。第1级进行与在图16的第1级中进行的操作相同的操作，从而输出2个工作信号。把工作信号提供给用于把第1级的输出切换到第2级的切换器1511。在这种情况下，切换器1511响应控制信号，输出工作信号作为两个输入信号之间的相关值，而不是把工作信号提供给第2级。
同时，如果像图16所示的那样，t＝3，那么，切换器1511响应控制信号，把从第1级输出的八个工作信号施加到第2级上。第2级进行与在图16的第2级中对接收的8个工作信号进行的操作相同的操作，从而输出8个工作信号。切换器1512响应控制信号，把从第2级输出的工作信号施加到第3级上。第3级进行与在图16的第3级中对接收的8个工作信号进行的操作相同的操作。把从第3级输出的8个工作信号提供给切换器1513。在这种情况下，切换器1513响应控制信号，输出工作信号作为8个输入信号之间的相关值，而不是把工作信号提供给第4级。
图17显示了根据本发明实施例的、如图15所示的第k级的硬件结构。参照图17，减法器1700从存储器1720的输出码元中减去输入码元。加法器1705把输入码元加入存储器1720的输出码元中。第1切换器1710响应控制信号，把输入码元或减法器1700的输出码元切换到存储器1720的输入端。第2切换器1715响应控制信号，把存储器1720的输出码元或加法器1705的输出码元切换到存储器1720的输入端。存储器1720可以用具有特定长度的缓冲器来实现，并且依次存储从第1切换器1710接收的、与它的长度一样多的码元。存储器1720的长度依构成输入信号的码元的个数而定。
在操作过程中，首先把构成输入信号的2k个码元的第1个码元施加在减法器1700、加法器1705和第1切换器1710上。在这种状态下，第1切换器1710切换到把输入码元施加在上面的节点，从而把输入码元提供给存储器1720。并且，存储器1720的输出节点通过第2切换器1715与最后输出节点相连接。接着，当第2个码元输入第k级时，把输入码元施加在减法器1700、加法器1705和第1切换器1710上。然后，第1切换器1710切换到把输入码元施加在上面的节点。因此，以前存储在存储器1720中的第1个输入码元被移动到下一个存储区，同时，把第2个输入码元存储在以前存储第1个输入码元的存储区中。
当按照这种方式，把2k-1个输入码元存储在存储器1720中之后，接收到第(2k+1+1)个输入码元时，把第(2k-1+1)个输入码元提供给减法器1700、加法器1705和第1切换器1710上。然后，第1切换器1710切换到减法器1700，和第2切换器1715切换到加法器1705。并且，把存储在存储器1720中的第1个输入码元提供给减法器1700、加法器1705和第2切换器1715。同时，把存储在存储器1720中的第2k-1个输入码元左移一个码元。然后，减法器1700将从存储器1720中输出的第1个输入码元与第(2k-1+1)个新输入码元相减，并且通过第1切换器1710把它的输出码元提供给存储器1720。同时，加法器1705把从存储器1720接收的第1个输入码元加入第(2k-1+1)个新输入码元中，并且通过第2切换器1715把它的输出码元提供给最后输出节点。
当在上述操作执行了2k-1次之后接收到第(2k-1+1)个输入码元时，把第(2k-1+1)个新输入码元提供给减法器1700、加法器1705和第1切换器1710上。同时，第2切换器1715切换到存储器1720，和第1切换器1710切换到输入信号节点。因此，从存储器1720提供的第1个输入码元中减去第(2k-1+1)个输入码元确定的码元通过第2切换器1715输出。同时，把存储在存储器1720中的码元左移一个码元，和通过第1切换器1710把第(2k-1+1)个新输入码元提供给存储器1720的最右边存储区。通过重复上述处理，存储输入码元，使码元数达到缓冲区长度那么多，从而完成第k级的操作。
现在，参照图10到13描述实现本发明第四和第五目的的方法。
图10显示了对于逻辑分割技术，在节点B与RNC之间交换信令消息和数据的过程。图11显示了根据本发明实施例的SRNC的操作。图12显示了根据本发明实施例的DRNC的操作。图13显示了包含如图8所示的、从DRNC发送到SRNC的信息的控制帧的结构。
首先参照图10，当存在要发送的DSCH数据时，在步骤401中，SRNC10的RLC11把DSCH数据发送到SRN10的MAC-D13。一旦接收到来自RLC11的DSCH数据，SRN10的MAC-D13就在步骤402中，把接收的DSCH数据发送到DRNC20的MAC-C/SH21。此时，在1ur上利用帧协议发送DSCH数据。一旦接收到DSCH数据，DRNC20的MAC-C/SH21就在步骤403中，确定(安排)DSCH数据的发送时间，然后，把确定的发送时间信息与与DSCH数据有关的TFCI一起发送到SRN10的MAC-D13。在步骤403中把发送时间信息与与DSCH数据有关的TFCI一起发送到SRN10的MAC-D13之后，DRNC20的MAC-C/SH21在步骤404中，把DSCH数据发送到节点B的L130。此刻，按照在步骤403中确定(安排)的发送时间发送DSCH数据。
一旦从DRNC20的MAC-C/SH21接收到与与DSCH数据有关的TFCI一起的发送时间信息，SRN10的MAC-D13就在步骤405中，在发送时间之前，把TFCI与发送时间信息一起发送到节点B的L130。此时，利用控制帧发送数据。并且，SRN10的MAC-D13在步骤406中，确定DCH数据和与DCH有关的TFCI，并且把它们发送到节点B的L130。在步骤404中发送的DSCH数据和在步骤405中发送的TFCI数据与在步骤403中确定的发送时间信息有关。也就是说，正好在在步骤404中在PDSCH上发送DSCH数据之前的帧上，在DPCCH上把在步骤405中发送的TFCI发送到UE。在步骤404、405和406中，数据和TFCI是利用帧协议发送的。尤其是，在步骤406中，TFCI是通过控制帧发送的。一旦接收到在步骤404、405和406中发送的数据和TFCI，节点B的L130就在步骤407中，在PDSCH信道上把DSCH数据发送到UE的L141。并且，在步骤408中，节点B的L130在DPCH上把TFCI发送到UE的L141。此刻，节点B的L130利用在步骤405和406中接收的TFCI或TFI生成一个TFCI，然后，利用DPCCH发送生成的TFCI。
图11显示了根据本发明实施例的SRNC的操作。参照图11，在步骤411中，SRNC为要发送的DSCH数据作好准备。在为要发送的DSCH数据作好准备之后，在步骤412中，SRNC通过LRC和MAC-D把DSCH数据发送到DRNC。在步骤412中把DSCH数据发送到DRNC之后，在步骤413中，SRNC接收所发送DSCH数据的调度信息，即发送时间信息和TFCI。此刻，调度信息可以用控制帧来接收。
图13显示了用从DRNC发送到到SRNC的信息填充的控制帧的格式。参照图13，CFN(连接帧号)指示要发送的帧的唯一序号，这是有关DSCH数据的发送时间的信息。并且，图13的TFCI(字段#2)指示与要发送的DSCH数据有关的TFCI信息。
再参照图11，在步骤414中，SRNC把填充了发送时间信息和与DSCH有关的TFCI的控制帧发送到节点B。控制帧在发送时间之前到达节点B。在步骤415中，SRNC把DCH数据与与DCH有关的TFCI一起发送到节点B。
图12显示了根据本发明实施例的DRNC的操作。参照图12，在步骤501中，DRNC接收SRNC在图11的步骤413中发送的DSCH数据。一旦接收到DSCH数据，DRNC就在步骤502中安排从数个RNC接收的DSCH的发送时间。也就是说，DRNC确定(安排)从数个RNC接收的DSCH和由DRNC本身生成的DSCH是否是要发送的，并且，在考虑了要在发送期间使用的信道之后，安排TFI或TFCI。在步骤502中安排发送时间和TFI或TFCI之后，在步骤503中，DRNC利用控制帧把安排的发送时间信息和TFCI信息发送到SRNC。此刻发送的控制帧具有图8所示的结构。在发送了安排的发送时间信息和TFCI信息之后，在步骤504中，DRNC在安排的时间把DSCH数据发送到节点B。
如上所述，本发明的实施例利用单个编码器/解码器结构，可以编码/解码各种类型的TFCI位。另外，该实施例多路复用利用不同编码技术编码的TFCI码元，致使TFCI码元在发送之前，应该是均匀分布的。对于10个输入位，取决于DSCH和DCH的发送数据位，以1∶9、2∶8、3∶7、4∶6、5∶5、6∶4、7∶3、8∶2和9∶1的比例的所选那一个进行TFCI编码。另外，如果SRNC在逻辑分割模式上是与DRNC分离的，本发明的实施例可以把调度信息从DRNC的MAC-C/SH发送到SRNC的MAC-D。另外，该实施例可以发送信令消息，以便分开使用在发送与DSCH有关的TFCI方面属于不同技术的硬分割技术和逻辑分割技术。最后，本发明根据编码率自适应地应用快速Hadamard逆变换，从而简化了测量相关值的过程。
虽然通过参照本发明的某些优选实施例，已经对本发明进行了图示和描述，但本领域的普通技术人员应该明白，可以在形式上和细节上对其作各种各样的改变，而不偏离所附权利要求书所限定的本发明的精神和范围。

Claims (8)

1.一种在用于移动通信***的接收装置中，解码与DSCH(下行链路共享信道)或DCH(专用信道)有关的可变长度TFCI(传输格式组合指示符)位的方法，其中，该接收装置接收利用正交码编码的与DSCH有关的编码TFCI位或与DCH有关的TFCI位的信号，该设备包括如下步骤：
根据TFCI位的长度确定快速Hadamard逆变换(IFHT)级数；
把‘0’***接收信号中的预定位置上，形成零***信号；
对零***信号依次进行快速Hadamard逆变换达确定的IFHT级数；和
在完成快速Hadamard逆变换达确定的IFHT级数之后，输出其相关值是通过确定的IFHT级取得的相关值当中最大的正交码的指标，作为解码TFCI位。
2.根据权利要求1所述的方法，其中，确定的IFHT级数n是对于代码长度“a”，满足(a≤2n)的最小值。
3.根据权利要求1所述的方法，其中，确定的IFHT级数n是1、2、3、4和5之一。
4.根据权利要求1所述的方法，其中，零***信号的长度与用于编码TFCI位的正交码的长度相同。
5.一种在用于移动通信***的接收装置中，解码与DSCH或DCH有关的可变长度TFCI位的设备，其中，该接收装置接收利用正交码编码的与DSCH有关的编码TFCI位或与DCH有关的TFCI位的信号，该设备包括：
控制器，用于把代码长度信息和零***位置告知***器；
***器，用于把‘0’***接收信号中的零***位置上，以便形成零***信号；
含有数个操作级的快速Hadamard逆变换器(IFHT)，用于计算零***信号与正交码之间的相关值，
其中，在与代码长度信息相对应的给定操作级上，IFHT停止进行快速Hadamard逆变换；和
比较器，用于比较相关值，和输出与最高相关值相对应的Walsh码指标。
6.根据权利要求5所述的设备，其中，给定的IFHT级数n是对于代码长度“a”，满足(a≤2n)的最小值。
7.根据权利要求5所述的设备，其中，给定的IFHT级数n是1、2、3、4和5之一。
8.根据权利要求5所述的设备，其中，零***信号的长度与用于编码TFCI位的正交码的长度相同。
CNB028011139A 2001-02-27 2002-02-27 在异步码分多址通信***中编码/解码传输格式组合指示符位的设备和方法 Expired - Fee Related CN1199365C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2001/10150 2001-02-27
KR20010010150 2001-02-27

Publications (2)

Publication Number Publication Date
CN1461535A true CN1461535A (zh) 2003-12-10
CN1199365C CN1199365C (zh) 2005-04-27

Family

ID=19706325

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028011139A Expired - Fee Related CN1199365C (zh) 2001-02-27 2002-02-27 在异步码分多址通信***中编码/解码传输格式组合指示符位的设备和方法

Country Status (9)

Country Link
US (1) US7068638B2 (zh)
EP (1) EP1237292B1 (zh)
JP (1) JP3599713B2 (zh)
KR (1) KR100433904B1 (zh)
CN (1) CN1199365C (zh)
AU (1) AU772724B2 (zh)
DE (1) DE10208410B4 (zh)
GB (1) GB2377352B (zh)
WO (1) WO2002069514A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100433863C (zh) * 2005-08-27 2008-11-12 华为技术有限公司 提高基站译码速度的方法
CN100433608C (zh) * 2005-08-12 2008-11-12 华为技术有限公司 进行译码处理的方法
WO2015006914A1 (zh) * 2013-07-16 2015-01-22 华为技术有限公司 控制信息传输的方法、用户设备和基站

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2387304B (en) 2001-06-28 2004-07-07 Samsung Electronics Co Ltd Apparatus and method for decoding TFCI bits for a hard split mode in a CDMA mobile communication system
GB2380105B (en) * 2001-07-09 2003-12-10 Samsung Electronics Co Ltd Apparatus and method for symbol mapping tfci bits for a hard split mode in a cdma mobile communication system
DE10159637C1 (de) * 2001-12-05 2003-08-07 Siemens Ag Verfahren zur Zuweisung von Übertragungskanälen in einer Mobilfunkzelle für einen Multicast-Dienst
JP3918922B2 (ja) * 2002-06-04 2007-05-23 日本電気株式会社 Ｔｆｃｉ復号回路および復号方法
US20050099968A1 (en) * 2002-06-25 2005-05-12 Osamu Yamano Power control method and apparatus
WO2004019579A1 (en) 2002-08-13 2004-03-04 Vanu, Inc. Noise-adaptive decoding
AU2003259781A1 (en) * 2002-08-13 2004-02-25 Vanu, Inc. Convolutional decoding
EP1568142A4 (en) * 2002-11-15 2010-06-02 Vanu Inc COMMUNICATION SYSTEM
SG113440A1 (en) * 2002-11-19 2005-08-29 St Microelectronics Asia Method and apparatus for a transport format combination indicator (tfci) decoder
KR100548346B1 (ko) * 2003-05-13 2006-02-02 엘지전자 주식회사 이동통신 시스템에서의 ｔｆｃｉ 전송 방법
BRPI0508489A (pt) * 2004-03-05 2007-07-31 Vanu Inc efeitos de instabilidade de controle
CN101147346A (zh) * 2004-06-09 2008-03-19 瓦努股份有限公司 降低回程带宽
JP2008503188A (ja) * 2004-06-09 2008-01-31 ヴァヌ・インコーポレーテッド セルラーバックホールのコストを低減する方法及びシステム
US20060009236A1 (en) * 2004-06-09 2006-01-12 Vanu Bose Determining a location
US7721179B2 (en) * 2004-09-15 2010-05-18 Samsung Electronics Co., Ltd. Method and apparatus for encoding/decoding transmission information in mobile telecommunication system
CN100411476C (zh) * 2004-09-20 2008-08-13 华为技术有限公司 一种宽带码分多址***中上行增强链路信令编码方法
KR100594943B1 (ko) 2004-11-30 2006-06-30 리전츠 오브 더 유니버스티 오브 미네소타 원칩시스템에서 데이터 변복조 방법
FI20055311A0 (fi) 2005-06-15 2005-06-15 Nokia Corp Datasekvenssin ilmaisu viestintäjärjestelmässä
FI20055314A0 (fi) * 2005-06-15 2005-06-15 Nokia Corp Lähetysparametrien ja hajotuskertoimien samanaikainen ilmaisu CDMA-viestintäjärjestelmässä
WO2007044501A2 (en) * 2005-10-07 2007-04-19 Vanu, Inc. Decoding of walsh codes
US7689222B2 (en) * 2006-01-27 2010-03-30 Alcatel-Lucent Usa Inc. Method of managing use of channelization codes during soft handoff
ES2721056T3 (es) 2006-02-24 2019-07-26 Sun Patent Trust Técnica de selección de candidatos de bloques de recurso que emplea la programación de paquetes en sistemas de comunicación inalámbrica
US20080076406A1 (en) * 2006-09-22 2008-03-27 Vanu, Inc. Wireless Backhaul
US20080076435A1 (en) * 2006-09-22 2008-03-27 Vanu, Inc. Wireless Backhaul
US20080109507A1 (en) * 2006-10-23 2008-05-08 L3 Communications Integrated Systems, L.P. System and method for performing an optimized discrete walsh transform
CN102347824B (zh) 2007-06-21 2014-09-17 韩国电子通信研究院 用于传送/接收上行链路控制信息的方法和终端设备
EP2889350B1 (en) * 2013-06-19 2020-11-18 LG Chem, Ltd. Pressure-sensitive adhesive composition
JP6315298B2 (ja) * 2013-08-30 2018-04-25 エルジー・ケム・リミテッド ブロック共重合体
EP3086145B1 (en) * 2013-12-20 2018-12-05 LG Chem, Ltd. Optical film
KR102328268B1 (ko) * 2017-03-23 2021-11-18 삼성전자 주식회사 무선통신 시스템을 위한 짧은 블록 부호화 및 복호화 장치 및 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5561618A (en) * 1993-12-22 1996-10-01 Qualcomm Incorporated Method and apparatus for performing a fast Hadamard transform
US6094428A (en) * 1997-04-30 2000-07-25 Motorola, Inc. Method and apparatus for transmission and reception of a transmission rate in a CDMA communication system
JP3597023B2 (ja) * 1997-09-12 2004-12-02 富士通株式会社 Ｍ系列直交変調を用いた無線通信システムの基準位相の確定方法及びこれを用いた同期検波方法
EP0993127A1 (en) * 1998-10-06 2000-04-12 Texas Instruments Incorporated Method and apparatus using Walsh-Hadamard transformation for forward link multiuser detection in CDMA systems
KR100595147B1 (ko) * 1998-12-09 2006-08-30 엘지전자 주식회사 트랜스포트 채널 멀티플렉싱 정보 송수신 방법 및 이를 위한 송수신 장치
PT1188269E (pt) * 1999-07-06 2005-01-31 Samsung Electronics Co Ltd Aparelho para a codificacao de um indicador de combinacao de formato de transporte para um sistema de comunicacoes
US6781970B1 (en) * 1999-08-27 2004-08-24 Telefonaktiebolaget Lm Ericsson (Publ) Transport format combination indicator mapping for telecommunications
US6868075B1 (en) * 1999-09-28 2005-03-15 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for compressed mode communications over a radio interface
KR100396649B1 (ko) * 1999-11-16 2003-09-02 엘지전자 주식회사 가변 길이 정보에 대한 배직교 코딩의 최적 코드 맵핑 방법
ATE456205T1 (de) * 1999-11-18 2010-02-15 Lg Electronics Inc Verfahren zum kodieren und übertragen eines transportformatkombinationsindikators
KR100382521B1 (ko) * 1999-11-23 2003-05-01 엘지전자 주식회사 최적의 전송 포맷 조합 식별자 전송 방법
WO2001039386A1 (en) * 1999-11-29 2001-05-31 Samsung Electronics Co., Ltd Apparatus and method for assigning a common packet channel in a cdma communication system
CN1419748A (zh) * 2000-02-16 2003-05-21 三星电子株式会社 在码分多址通信***中指定公用分组信道的设备和方法
JP3512774B2 (ja) * 2000-02-17 2004-03-31 サムスン エレクトロニクス カンパニー リミテッド 符号分割多重接続通信システムにおける共通パケットチャンネルを割り当てるための装置及び方法
CN100420167C (zh) * 2000-10-09 2008-09-17 三星电子株式会社 异步码分多址通信***中编解码传输格式组合指示符位的装置和方法
EP1349312A4 (en) * 2000-12-26 2009-09-02 Fujitsu Ltd ERROR RATE CONTROL DEVICE
WO2002056297A1 (en) * 2001-01-11 2002-07-18 Sasken Communication Technologies Limited Adaptive-block-length audio coder
JP3914877B2 (ja) * 2001-02-06 2007-05-16 三菱電機株式会社 誤り訂正復号化方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100433608C (zh) * 2005-08-12 2008-11-12 华为技术有限公司 进行译码处理的方法
CN100433863C (zh) * 2005-08-27 2008-11-12 华为技术有限公司 提高基站译码速度的方法
WO2015006914A1 (zh) * 2013-07-16 2015-01-22 华为技术有限公司 控制信息传输的方法、用户设备和基站

Also Published As

Publication number Publication date
EP1237292B1 (en) 2004-06-30
EP1237292A3 (en) 2002-12-11
KR100433904B1 (ko) 2004-06-04
US7068638B2 (en) 2006-06-27
JP2002344360A (ja) 2002-11-29
EP1237292A2 (en) 2002-09-04
WO2002069514A1 (en) 2002-09-06
CN1199365C (zh) 2005-04-27
AU772724B2 (en) 2004-05-06
GB2377352B (en) 2004-02-18
US20020162073A1 (en) 2002-10-31
GB2377352A (en) 2003-01-08
JP3599713B2 (ja) 2004-12-08
DE10208410A1 (de) 2002-10-31
AU1872602A (en) 2002-08-29
GB0204593D0 (en) 2002-04-10
KR20020070160A (ko) 2002-09-05
DE10208410B4 (de) 2006-05-24

Similar Documents

Publication Publication Date Title
CN1199365C (zh) 在异步码分多址通信***中编码/解码传输格式组合指示符位的设备和方法
KR100651343B1 (ko) 이동통신 시스템에서 전송 정보의 부호화/복호화 방법 및장치
CN1393071A (zh) 异步码分多址通信***中编解码传输格式组合指示符位的装置和方法
CN1153378C (zh) 具有专用控制信道的移动通信***的数据通信装置和方法
CN1206870C (zh) 在移动通信***中传送加扰码识别符的方法
CN1223103C (zh) 移动通信***中用于进行发送和接收的设备和方法
CN1262825A (zh) 用于码分多址通信***的信道通信设备和方法
CN1196273C (zh) 减少cdma通信***中峰值均值比的方法和设备
JP2004159300A (ja) モバイル・デバイスからのワイヤレス・データ送信において使用するための高速専用物理制御チャネル
KR20020028859A (ko) 분할모드에 따른 전송형식 조합표시 비트의 전송장치 및방법
CN1300142A (zh) 用于编码和发送传输格式组合指示符的方法
CN1402459A (zh) 符号映射传输格式组合指示符位的设备和方法
Frenger et al. Rate matching in multichannel systems using RCPC-codes
GB2387751A (en) Coding/decoding TFCI bits in an Asynchronous CDMA Communication System

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050427

Termination date: 20210227

CF01 Termination of patent right due to non-payment of annual fee