JP2002330038A - エミッタ共通差動トランジスタ回路 - Google Patents
エミッタ共通差動トランジスタ回路Info
- Publication number
- JP2002330038A JP2002330038A JP00538097A JP538097A JP2002330038A JP 2002330038 A JP2002330038 A JP 2002330038A JP 00538097 A JP00538097 A JP 00538097A JP 538097 A JP538097 A JP 538097A JP 2002330038 A JP2002330038 A JP 2002330038A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor circuit
- emitter
- differential transistor
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Holders For Apparel And Elements Relating To Apparel (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 雑音特性、利得、消費電流等を犠牲にするこ
となく、伝達特性の線形性を改善することができるよう
にする。 【解決手段】 エミッタ共通差動トランジスタ回路は、
第１の差動トランジスタ回路１１と、ベース接地トラン
ジスタ回路１２と、第２の差動トランジスタ回路１３と
を有する。第２の差動トランジスタ回路１３のトランジ
スタＱ５，Ｑ６は、それぞれベース接地トランジスタ回
路１２のトランジスタＱ３，Ｑ４のエミッタ電極電圧ｖ
ｂ２，ｖｂ１に基づいて、第１の差動トランジスタ回路
１１のトランジスタＱ２，Ｑ１の非線形成分を打消すた
めの電流ｉ２を生成する。トランジスタＱ５，Ｑ６によ
り生成された電流ｉ２は、それぞれトランジスタＱ４，
Ｑ３のコレクタにおいて、トランジスタＱ２，Ｑ１の交
流電流成分ｉ１と交差的に加算される。これにより、ト
ランジスタＱ２，Ｑ１の非線形成分が打ち消される。
となく、伝達特性の線形性を改善することができるよう
にする。 【解決手段】 エミッタ共通差動トランジスタ回路は、
第１の差動トランジスタ回路１１と、ベース接地トラン
ジスタ回路１２と、第２の差動トランジスタ回路１３と
を有する。第２の差動トランジスタ回路１３のトランジ
スタＱ５，Ｑ６は、それぞれベース接地トランジスタ回
路１２のトランジスタＱ３，Ｑ４のエミッタ電極電圧ｖ
ｂ２，ｖｂ１に基づいて、第１の差動トランジスタ回路
１１のトランジスタＱ２，Ｑ１の非線形成分を打消すた
めの電流ｉ２を生成する。トランジスタＱ５，Ｑ６によ
り生成された電流ｉ２は、それぞれトランジスタＱ４，
Ｑ３のコレクタにおいて、トランジスタＱ２，Ｑ１の交
流電流成分ｉ１と交差的に加算される。これにより、ト
ランジスタＱ２，Ｑ１の非線形成分が打ち消される。
Description
【０００１】
【発明の属する技術分野】本発明は、各々のべース電極
間に入力電圧が加えられ、各々のエミッタ電極間にエミ
ッタ帰還抵抗が挿入された第１，第２のトランジスタを
有するエミッタ共通差動トランジスタ回路に関する。
間に入力電圧が加えられ、各々のエミッタ電極間にエミ
ッタ帰還抵抗が挿入された第１，第２のトランジスタを
有するエミッタ共通差動トランジスタ回路に関する。
【０００２】
【従来の技術】図９は、バイポーラトランジスタ回路の
最も基本的な要素回路であるエミッタ共通差動トランジ
スタ回路の構成を示す回路図である。図において、Ｑ
１，Ｑ２はトランジスタを示し、Ｉは電流２Ｉｏの電流
源を示し、Ｅは電圧ｖの入力電圧源を示す。
最も基本的な要素回路であるエミッタ共通差動トランジ
スタ回路の構成を示す回路図である。図において、Ｑ
１，Ｑ２はトランジスタを示し、Ｉは電流２Ｉｏの電流
源を示し、Ｅは電圧ｖの入力電圧源を示す。
【０００３】この回路において、入力電圧ｖとトランジ
スタＱ１，Ｑ２のコレクタ電流Ｉｏの変化分（交流電流
成分）ｉとの関係、即ち、伝達特性は、次の式（１）で
与えられる。 ｉ＝Ｉｏ・ｅｘｐ（ｖ／ＶＴ）／｛１＋ｅｘｐ（ｖ／ＶＴ）｝ …（１） ここで、ＶＴは熱電圧（＝ｋＴ／ｑ、ｋ：ボルツマン定
数、Ｔ：絶対温度、ｑ：電子の電荷）を示す。この熱電
圧ＶＴは、室温で約２６ｍＶである。
スタＱ１，Ｑ２のコレクタ電流Ｉｏの変化分（交流電流
成分）ｉとの関係、即ち、伝達特性は、次の式（１）で
与えられる。 ｉ＝Ｉｏ・ｅｘｐ（ｖ／ＶＴ）／｛１＋ｅｘｐ（ｖ／ＶＴ）｝ …（１） ここで、ＶＴは熱電圧（＝ｋＴ／ｑ、ｋ：ボルツマン定
数、Ｔ：絶対温度、ｑ：電子の電荷）を示す。この熱電
圧ＶＴは、室温で約２６ｍＶである。
【０００４】この回路の線形性な範囲は非常に狭い。そ
れを改善するために、図１０に示すように、エミッタ電
極間に帰還抵抗Ｒを挿入するとともに、電流源Ｉを電流
Ｉｏの電流源Ｉ１，Ｉ２に分割する。この回路の伝達特
性は、解析的には解くことはできない。入力電圧ｖを出
力電流ｉで表すと、次のような式（２）になる。 ｖ＝ＶＴ・ｌｎ｛（Ｉｏ＋ｉ）／（Ｉｏ−ｉ）｝＋２・ｉ・ＲＥ …（２） ここで、ＲＥは、帰還抵抗Ｒの抵抗値である。
れを改善するために、図１０に示すように、エミッタ電
極間に帰還抵抗Ｒを挿入するとともに、電流源Ｉを電流
Ｉｏの電流源Ｉ１，Ｉ２に分割する。この回路の伝達特
性は、解析的には解くことはできない。入力電圧ｖを出
力電流ｉで表すと、次のような式（２）になる。 ｖ＝ＶＴ・ｌｎ｛（Ｉｏ＋ｉ）／（Ｉｏ−ｉ）｝＋２・ｉ・ＲＥ …（２） ここで、ＲＥは、帰還抵抗Ｒの抵抗値である。
【０００５】この式より、ｖの高次導関数を算出し、こ
れを逆関数の微分の性質により、ｉの導関数に変換する
と、次式（３）になる。 ｉ＝Ｉｏ［（１／２）（ｖ／ＶＥ） −（１／２４）（ＶＴ／ＶＥ）（ｖ／ＶＥ）3 −（１／４８０）｛３−（５・ＶＴ／ＶＥ）｝ （ＶＴ／ＶＥ）（Ｖ／ＶＥ）5 ］ …（３）
れを逆関数の微分の性質により、ｉの導関数に変換する
と、次式（３）になる。 ｉ＝Ｉｏ［（１／２）（ｖ／ＶＥ） −（１／２４）（ＶＴ／ＶＥ）（ｖ／ＶＥ）3 −（１／４８０）｛３−（５・ＶＴ／ＶＥ）｝ （ＶＴ／ＶＥ）（Ｖ／ＶＥ）5 ］ …（３）
【０００６】ここで、ＶＥは、次式（４）で表される。 ＶＥ＝Ｉｏ・ＲＥ＋ＶＴ …（４） （ＶＥ／ＶＴ）は、帰還抵抗Ｒによる利得の減少率を表
す。この式（４）より、（ＶＥ／ＶＴ）を大きく取れば
ほぼそれに比例してダイナミックレンジが拡がることが
判る。
す。この式（４）より、（ＶＥ／ＶＴ）を大きく取れば
ほぼそれに比例してダイナミックレンジが拡がることが
判る。
【０００７】図１１は、（ＶＥ／ＶＴ）＝３、５、１０
の場合について、入力電圧ｖを２・ＶＥにより正規化し
た微分利得を示したものである。どの程度の線形性が要
求されるかは、応用分野により大きく異なるが、（ＶＥ
／ＶＴ）＝１０に設定したとしても、２・ＶＥの半分を
信号振幅に設定すると、微分利得は１％も変化する。
の場合について、入力電圧ｖを２・ＶＥにより正規化し
た微分利得を示したものである。どの程度の線形性が要
求されるかは、応用分野により大きく異なるが、（ＶＥ
／ＶＴ）＝１０に設定したとしても、２・ＶＥの半分を
信号振幅に設定すると、微分利得は１％も変化する。
【０００８】
【発明が解決しようとする課題】しかしながら、非常に
高い線形性が要求された場合、（ＶＥ／ＶＴ）をむやみ
に大きく取ることはいくつかの不都合を生じる。不都合
とは、主に、利得が低下することと、入力換算雑音が増
えること、及び直流オフセット電圧が増加することであ
る。
高い線形性が要求された場合、（ＶＥ／ＶＴ）をむやみ
に大きく取ることはいくつかの不都合を生じる。不都合
とは、主に、利得が低下することと、入力換算雑音が増
えること、及び直流オフセット電圧が増加することであ
る。
【０００９】高い線形性と低雑音を要求する代表的な応
用例として、例えば、無線通信回路の初段の増幅段を挙
げることができる。これらにおいて、従来は、結局雑音
特性と線形性の妥協点を求めたり、雑音特性を改善する
ために大きな電流を流したりということが必要であっ
た。
用例として、例えば、無線通信回路の初段の増幅段を挙
げることができる。これらにおいて、従来は、結局雑音
特性と線形性の妥協点を求めたり、雑音特性を改善する
ために大きな電流を流したりということが必要であっ
た。
【００１０】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、無線通信回路の初段の増幅段、ある
いはミキサー回路、利得制御回路等において、雑音特
性、利得、消費電流等を犠牲にすることなく、伝達特性
の線形性を改善することができるエミッタ共通差動トラ
ンジスタ回路を提供することにある。
ので、その目的は、無線通信回路の初段の増幅段、ある
いはミキサー回路、利得制御回路等において、雑音特
性、利得、消費電流等を犠牲にすることなく、伝達特性
の線形性を改善することができるエミッタ共通差動トラ
ンジスタ回路を提供することにある。
【００１１】
【課題を解決するための手段】請求項１記載のエミッタ
共通差動トランジスタ回路は、各々のべース電極間に入
力電圧が加えられ、各々のエミッタ電極間にエミッタ帰
還抵抗が挿入された第１，第２のトランジスタを有する
第１の差動トランジスタ回路と、各々のエミッタ電極に
第１，第２のトランジスタのコレクタ電流がそれぞれ供
給される第３，第４のトランジスタを有するベース接地
トランジスタ回路と、各々のベース電極に第３，第４の
トランジスタのエミッタ電極電圧がそれぞれ供給され、
各々のコレクタ電流が第４，第３のトランジスタのコレ
クタ電流に交差的に加算される第５，第６のトランジス
タを有する第２の差動トランジスタ回路とを備えたもの
である。
共通差動トランジスタ回路は、各々のべース電極間に入
力電圧が加えられ、各々のエミッタ電極間にエミッタ帰
還抵抗が挿入された第１，第２のトランジスタを有する
第１の差動トランジスタ回路と、各々のエミッタ電極に
第１，第２のトランジスタのコレクタ電流がそれぞれ供
給される第３，第４のトランジスタを有するベース接地
トランジスタ回路と、各々のベース電極に第３，第４の
トランジスタのエミッタ電極電圧がそれぞれ供給され、
各々のコレクタ電流が第４，第３のトランジスタのコレ
クタ電流に交差的に加算される第５，第６のトランジス
タを有する第２の差動トランジスタ回路とを備えたもの
である。
【００１２】請求項４記載のエミッタ共通差動トランジ
スタ回路は、各々のべース電極間に入力電圧が加えら
れ、各々のエミッタ電極間にエミッタ帰還抵抗が挿入さ
れた第１，第２のトランジスタを有する第１の差動トラ
ンジスタ回路と、各々のエミッタ電極に第１，第２のト
ランジスタのコレクタ電流がそれぞれ供給される第３，
第４のトランジスタを有する第１のベース接地トランジ
スタ回路と、各々のベース電極に第３，第４のトランジ
スタのエミッタ電極電圧がそれぞれ供給され、各々のエ
ミッタ電極間にエミッタ帰還抵抗が挿入された第５，第
６のトランジスタを有する第２の差動トランジスタ回路
と、各々のエミッタ電極に第５，第６のトランジスタの
コレクタ電流がそれぞれ供給され、各々のコレクタ電極
がそれぞれ第４，第３のトランジスタのコレクタ電極に
交差的に接続された第７，第８のトランジスタを有する
第２のベース接地トランジスタ回路と、各々のベース電
極に第７，第８のトランジスタのエミッタ電極電圧がそ
れぞれ供給され、各々のコレクタ電極が第８，第７のト
ランジスタのコレクタ電極に交差的に接続された第９，
第１０のトランジスタを有する第３の差動トランジスタ
回路とを備えたものである。
スタ回路は、各々のべース電極間に入力電圧が加えら
れ、各々のエミッタ電極間にエミッタ帰還抵抗が挿入さ
れた第１，第２のトランジスタを有する第１の差動トラ
ンジスタ回路と、各々のエミッタ電極に第１，第２のト
ランジスタのコレクタ電流がそれぞれ供給される第３，
第４のトランジスタを有する第１のベース接地トランジ
スタ回路と、各々のベース電極に第３，第４のトランジ
スタのエミッタ電極電圧がそれぞれ供給され、各々のエ
ミッタ電極間にエミッタ帰還抵抗が挿入された第５，第
６のトランジスタを有する第２の差動トランジスタ回路
と、各々のエミッタ電極に第５，第６のトランジスタの
コレクタ電流がそれぞれ供給され、各々のコレクタ電極
がそれぞれ第４，第３のトランジスタのコレクタ電極に
交差的に接続された第７，第８のトランジスタを有する
第２のベース接地トランジスタ回路と、各々のベース電
極に第７，第８のトランジスタのエミッタ電極電圧がそ
れぞれ供給され、各々のコレクタ電極が第８，第７のト
ランジスタのコレクタ電極に交差的に接続された第９，
第１０のトランジスタを有する第３の差動トランジスタ
回路とを備えたものである。
【００１３】請求項５記載のエミッタ共通差動トランジ
スタ回路では、各々のべース電極間に第１の入力電圧が
加えられ、各々のエミッタ電極間にエミッタ帰還抵抗が
挿入された第１，第２のトランジスタを有する第１の差
動トランジスタ回路と、第３，第４のトランジスタを有
する第２の差動トランジスタ回路と、各々のベース電極
間に第２の入力電圧が供給され、各々のコレクタが第１
のトランジスタのコレクタに接続される第５，第６のト
ランジスタを有する第３の差動トランジスタ回路と、各
々のベース電極間に第２の入力電圧が供給され、各々の
コレクタが第２のトランジスタのコレクタに接続される
第７，第８のトランジスタを有する第４の差動トランジ
スタ回路と、各々のベース電極間に第２の入力電圧が供
給され、各々のコレクタが第３のトランジスタのコレク
タに接続される第９，第１０のトランジスタを有する第
５の差動トランジスタ回路と、各々のベース電極間に第
２の入力電圧が供給され、各々のコレクタが第４のトラ
ンジスタのコレクタに接続される第１１，第１２のトラ
ンジスタを有する第６の差動トランジスタ回路とを備
え、第５〜第１２のトランジスタのコレクタから第１，
第２の入力電圧の乗算出力を得るようにしたものであ
る。
スタ回路では、各々のべース電極間に第１の入力電圧が
加えられ、各々のエミッタ電極間にエミッタ帰還抵抗が
挿入された第１，第２のトランジスタを有する第１の差
動トランジスタ回路と、第３，第４のトランジスタを有
する第２の差動トランジスタ回路と、各々のベース電極
間に第２の入力電圧が供給され、各々のコレクタが第１
のトランジスタのコレクタに接続される第５，第６のト
ランジスタを有する第３の差動トランジスタ回路と、各
々のベース電極間に第２の入力電圧が供給され、各々の
コレクタが第２のトランジスタのコレクタに接続される
第７，第８のトランジスタを有する第４の差動トランジ
スタ回路と、各々のベース電極間に第２の入力電圧が供
給され、各々のコレクタが第３のトランジスタのコレク
タに接続される第９，第１０のトランジスタを有する第
５の差動トランジスタ回路と、各々のベース電極間に第
２の入力電圧が供給され、各々のコレクタが第４のトラ
ンジスタのコレクタに接続される第１１，第１２のトラ
ンジスタを有する第６の差動トランジスタ回路とを備
え、第５〜第１２のトランジスタのコレクタから第１，
第２の入力電圧の乗算出力を得るようにしたものであ
る。
【００１４】請求項１記載のエミッタ共通差動トランジ
スタ回路では、第５，第６のトランジスタにより、それ
ぞれ第２，第１のトランジスタの非線形成分を打消すた
めの電流が生成される。各電流は、それぞれ第４，第３
のトランジスタのコレクタ電流と交差的に加算される。
これにより、第２，第１のトランジスタの非線形成分が
打ち消される。
スタ回路では、第５，第６のトランジスタにより、それ
ぞれ第２，第１のトランジスタの非線形成分を打消すた
めの電流が生成される。各電流は、それぞれ第４，第３
のトランジスタのコレクタ電流と交差的に加算される。
これにより、第２，第１のトランジスタの非線形成分が
打ち消される。
【００１５】請求項４記載のエミッタ共通差動トランジ
スタ回路では、請求項１記載のエミッタ共通差動トラン
ジスタ回路と同様に、第１のベース接地トランジスタ回
路と第２の差動トランジスタ回路とにより、第１の差動
トランジスタ回路で発生する非線形性成分が打ち消され
る。また、この打消し動作と同じようにして、第２のベ
ース接地トランジスタ回路と第３の差動トランジスタ回
路とにより、第２の差動トランジスタ回路で発生する非
線形性成分が打ち消される。
スタ回路では、請求項１記載のエミッタ共通差動トラン
ジスタ回路と同様に、第１のベース接地トランジスタ回
路と第２の差動トランジスタ回路とにより、第１の差動
トランジスタ回路で発生する非線形性成分が打ち消され
る。また、この打消し動作と同じようにして、第２のベ
ース接地トランジスタ回路と第３の差動トランジスタ回
路とにより、第２の差動トランジスタ回路で発生する非
線形性成分が打ち消される。
【００１６】請求項５記載のエミッタ共通差動トランジ
スタ回路では、請求項１記載のエミッタ共通差動トラン
ジスタ回路のベース接地トランジスタ回路の代りに、電
流分割動作を行う差動トランジスタ回路が設けられる。
これにより、第１，第２の入力電圧を乗算する乗算回路
が構成される。
スタ回路では、請求項１記載のエミッタ共通差動トラン
ジスタ回路のベース接地トランジスタ回路の代りに、電
流分割動作を行う差動トランジスタ回路が設けられる。
これにより、第１，第２の入力電圧を乗算する乗算回路
が構成される。
【００１７】
【発明の実施の形態】以下、図面を参照しながら、本発
明の実施の形態を詳細に説明する。
明の実施の形態を詳細に説明する。
【００１８】まず、本発明の第１の実施の形態を説明す
る。図１は、本発明の第１の実施の形態に係るエミッタ
共通差動トランジスタ回路の構成を示す回路図である。
る。図１は、本発明の第１の実施の形態に係るエミッタ
共通差動トランジスタ回路の構成を示す回路図である。
【００１９】図示のエミッタ共通差動トランジスタ回路
は、第１の差動トランジスタ回路１１と、ベース接地ト
ランジスタ回路１２と、第２の差動トランジスタ回路１
３とを有する。
は、第１の差動トランジスタ回路１１と、ベース接地ト
ランジスタ回路１２と、第２の差動トランジスタ回路１
３とを有する。
【００２０】第１の差動トランジスタ回路１１は、トラ
ンジスタＱ１，Ｑ２と、エミッタ帰還抵抗Ｒ１と、定電
流源Ｉ１，Ｉ２と、入力電圧源Ｅ１とを有する。ベース
接地トランジスタ回路１２は、トランジスタＱ３、Ｑ４
と、定電圧源Ｅ２とを有する。第２の差動トランジスタ
回路１３は、第５，第６のトランジスタＱ５、Ｑ６と、
定電流源Ｉ３，Ｉ４とを有する。
ンジスタＱ１，Ｑ２と、エミッタ帰還抵抗Ｒ１と、定電
流源Ｉ１，Ｉ２と、入力電圧源Ｅ１とを有する。ベース
接地トランジスタ回路１２は、トランジスタＱ３、Ｑ４
と、定電圧源Ｅ２とを有する。第２の差動トランジスタ
回路１３は、第５，第６のトランジスタＱ５、Ｑ６と、
定電流源Ｉ３，Ｉ４とを有する。
【００２１】第１の差動トランジスタ回路１１のトラン
ジスタＱ１，Ｑ２のベース電極間には、入力電圧源Ｅ１
から入力電圧ｖが供給される。トランジスタＱ１，Ｑ２
のエミッタは、それぞれ定電流源Ｉ１，Ｉ２に接続され
ている。Ｉｏは、これら定電流源Ｉ１，Ｉ２によって給
電される電流を示す。トランジスタＱ１，Ｑ２のエミッ
タ電極間には、エミッタ帰還抵抗Ｒ１が接続されてい
る。２ＲＥは、このエミッタ帰還抵抗Ｒ１の抵抗値を示
す。
ジスタＱ１，Ｑ２のベース電極間には、入力電圧源Ｅ１
から入力電圧ｖが供給される。トランジスタＱ１，Ｑ２
のエミッタは、それぞれ定電流源Ｉ１，Ｉ２に接続され
ている。Ｉｏは、これら定電流源Ｉ１，Ｉ２によって給
電される電流を示す。トランジスタＱ１，Ｑ２のエミッ
タ電極間には、エミッタ帰還抵抗Ｒ１が接続されてい
る。２ＲＥは、このエミッタ帰還抵抗Ｒ１の抵抗値を示
す。
【００２２】ベース接地トランジスタ回路１２のトラン
ジスタＱ３，Ｑ４のエミッタ電極はそれぞれトランジス
タＱ１，Ｑ２のコレクタ電極に接続されている。また、
トランジスタＱ３，Ｑ４のベース電極は、定電圧源Ｅ２
に接続されている。
ジスタＱ３，Ｑ４のエミッタ電極はそれぞれトランジス
タＱ１，Ｑ２のコレクタ電極に接続されている。また、
トランジスタＱ３，Ｑ４のベース電極は、定電圧源Ｅ２
に接続されている。
【００２３】第２の差動トランジスタ回路１３のトラン
ジスタＱ５，Ｑ６の各ベース電極は、それぞれトランジ
スタＱ３，Ｑ４のエミッタ電極に接続され、各エミッタ
電極はそれぞれ定電流源Ｉ３，Ｉ４に接続され、各コレ
クタ電極は、それぞれトランジスタＱ４，Ｑ３のコレク
タ電極に交差的に接続されている。Ｉｘは、定電流源Ｉ
３，Ｉ４によって給電される電流を示す。トランジスタ
Ｑ５，Ｑ６のエミッタ電極間には、エミッタ帰還抵抗Ｒ
２が接続されている。２・ＲＸは、このエミッタ帰還抵
抗Ｒ２の抵抗値を示す。
ジスタＱ５，Ｑ６の各ベース電極は、それぞれトランジ
スタＱ３，Ｑ４のエミッタ電極に接続され、各エミッタ
電極はそれぞれ定電流源Ｉ３，Ｉ４に接続され、各コレ
クタ電極は、それぞれトランジスタＱ４，Ｑ３のコレク
タ電極に交差的に接続されている。Ｉｘは、定電流源Ｉ
３，Ｉ４によって給電される電流を示す。トランジスタ
Ｑ５，Ｑ６のエミッタ電極間には、エミッタ帰還抵抗Ｒ
２が接続されている。２・ＲＸは、このエミッタ帰還抵
抗Ｒ２の抵抗値を示す。
【００２４】上記構成において、動作を説明する。第２
の差動トランジスタ回路１３のトランジスタＱ５，Ｑ６
は、それぞれベース接地トランジスタ回路１２のトラン
ジスタＱ３，Ｑ４のエミッタ電位ｖｂ２，ｖｂ１に基づ
いて、第１の差動トランジスタ回路１１のトランジスタ
Ｑ２，Ｑ１の非線形成分を打消すための電流ｉ２を生成
する。
の差動トランジスタ回路１３のトランジスタＱ５，Ｑ６
は、それぞれベース接地トランジスタ回路１２のトラン
ジスタＱ３，Ｑ４のエミッタ電位ｖｂ２，ｖｂ１に基づ
いて、第１の差動トランジスタ回路１１のトランジスタ
Ｑ２，Ｑ１の非線形成分を打消すための電流ｉ２を生成
する。
【００２５】各トランジスタＱ５，Ｑ６により生成され
た電流ｉ２は、それぞれトランジスタＱ４，Ｑ３のコレ
クタにおいて、トランジスタＱ２，Ｑ１の交流電流成分
ｉ１と加算される。これにより、トランジスタＱ２，Ｑ
１の非線形成分が打ち消される。その結果、エミッタ共
通差動トランジスタ回路の伝達特性の線形性が改善さ
れ、高い線形性が得られる。
た電流ｉ２は、それぞれトランジスタＱ４，Ｑ３のコレ
クタにおいて、トランジスタＱ２，Ｑ１の交流電流成分
ｉ１と加算される。これにより、トランジスタＱ２，Ｑ
１の非線形成分が打ち消される。その結果、エミッタ共
通差動トランジスタ回路の伝達特性の線形性が改善さ
れ、高い線形性が得られる。
【００２６】以下、上述した動作をさらに詳細に説明す
る。ベース接地トランジスタ回路１２のトランジスタＱ
３、Ｑ４のエミッタ電位ｖｂ２，ｖｂ１の差電圧ｖｂ
は、次式（５）のように表される。 ｖｂ＝ｖｂ１−ｖｂ２ ＝ＶＴ・ｌｎ｛（Ｉｏ＋ｉ１）／（Ｉｏ−ｉ１）｝ …（５）
る。ベース接地トランジスタ回路１２のトランジスタＱ
３、Ｑ４のエミッタ電位ｖｂ２，ｖｂ１の差電圧ｖｂ
は、次式（５）のように表される。 ｖｂ＝ｖｂ１−ｖｂ２ ＝ＶＴ・ｌｎ｛（Ｉｏ＋ｉ１）／（Ｉｏ−ｉ１）｝ …（５）
【００２７】この差電圧ｖｂは、上述した式（２）の一
部の項であることが判る。この項を△ｖｂｅ（ｉ）とお
くと、式（２）は、次式（６）のように表される。 ｖ＝２・ｉ１・ＲＥ＋△ｖｂｅ（ｉ１） …（６）
部の項であることが判る。この項を△ｖｂｅ（ｉ）とお
くと、式（２）は、次式（６）のように表される。 ｖ＝２・ｉ１・ＲＥ＋△ｖｂｅ（ｉ１） …（６）
【００２８】更に、この式（６）をｉ１の形にすると、
次の式（７）になる。 ｉ１＝｛ｖ−△ｖｂｅ（ｉ１）｝／２・ＲＥ …（７）
次の式（７）になる。 ｉ１＝｛ｖ−△ｖｂｅ（ｉ１）｝／２・ＲＥ …（７）
【００２９】次に、第２の差動トランジスタ回路１３の
作用であるが、この第２の差動トランジスタ回路１３
は、△ｖｂｅ（ｉ）を電流ｉ２に変換して、電流ｉ１と
加算する。これにより、電流ｉは、次式（８）で表され
る。 ｉ＝ｉ１＋ｉ２ ＝｛（ｖ−△ｖｂｅ（ｉ１））／２・ＲＥ｝ ＋△ｖｂｅ（ｉ１）・Ｇｍ …（８）
作用であるが、この第２の差動トランジスタ回路１３
は、△ｖｂｅ（ｉ）を電流ｉ２に変換して、電流ｉ１と
加算する。これにより、電流ｉは、次式（８）で表され
る。 ｉ＝ｉ１＋ｉ２ ＝｛（ｖ−△ｖｂｅ（ｉ１））／２・ＲＥ｝ ＋△ｖｂｅ（ｉ１）・Ｇｍ …（８）
【００３０】まず、第２の差動トランジスタ回路１３の
伝達コンダクタンスが完全に線形な値Ｇｍを持つものと
して解析する。式（８）において、Ｇｍ＝１／（２・Ｒ
Ｅ）に選ぶと、ｉ＝ｖ／（２・ＲＥ）となる。これによ
り、この場合は、伝達特性が完全な線形特性となり、理
想的な特性が得られることが判る。
伝達コンダクタンスが完全に線形な値Ｇｍを持つものと
して解析する。式（８）において、Ｇｍ＝１／（２・Ｒ
Ｅ）に選ぶと、ｉ＝ｖ／（２・ＲＥ）となる。これによ
り、この場合は、伝達特性が完全な線形特性となり、理
想的な特性が得られることが判る。
【００３１】このように、本実施の形態では、第２の差
動トランジスタ回路１３を理想的な回路と仮定すれば、
完全に線形な伝達特性が得られる。
動トランジスタ回路１３を理想的な回路と仮定すれば、
完全に線形な伝達特性が得られる。
【００３２】しかし、実際には、第２の差動トランジス
タ回路１３の伝達特性も非線形性を持っている。その影
響がどの程度あるのか、また、第２の差動トランジスタ
回路１３を付加することにより、特性が悪化する要因、
例えば、雑音特性や直流オフセット特性を考慮しなけれ
ばならない。
タ回路１３の伝達特性も非線形性を持っている。その影
響がどの程度あるのか、また、第２の差動トランジスタ
回路１３を付加することにより、特性が悪化する要因、
例えば、雑音特性や直流オフセット特性を考慮しなけれ
ばならない。
【００３３】その観点からは、第２の差動トランジスタ
回路１３の伝達コンダクタンスがより小さく、また、定
電流源Ｉ３，Ｉ４の電流Ｉｘもより小さい方がそれらの
副作用はより少ない。しかし、実際には、伝達コンダク
タンスは、トランジスタＱ１，Ｑ２の非線形成分の打消
し条件から一義的に決まるし、電流Ｉｘが小さいと、伝
達コンダクタンスの線形性が悪くなる。
回路１３の伝達コンダクタンスがより小さく、また、定
電流源Ｉ３，Ｉ４の電流Ｉｘもより小さい方がそれらの
副作用はより少ない。しかし、実際には、伝達コンダク
タンスは、トランジスタＱ１，Ｑ２の非線形成分の打消
し条件から一義的に決まるし、電流Ｉｘが小さいと、伝
達コンダクタンスの線形性が悪くなる。
【００３４】まず、トランジスタＱ１，Ｑ２の非線形成
分の打消し条件における第１，第２の差動トランジスタ
回路１１，１３の伝達コンダクタンスをそれぞれＧｍ
１，Ｇｍ２とし、これらの関係を求めてみる。
分の打消し条件における第１，第２の差動トランジスタ
回路１１，１３の伝達コンダクタンスをそれぞれＧｍ
１，Ｇｍ２とし、これらの関係を求めてみる。
【００３５】第１，第２の差動トランジスタ回路１１，
１３の伝達コンダクタンスＧｍ１，Ｇｍ２はそれぞれ次
式（９），（１０）で表される。 Ｇｍ１＝１／｛２（ＲＥ＋ＶＴ／Ｉｏ）｝ …（９） Ｇｍ２＝１／｛２（ＲＸ＋ＶＴ／Ｉｘ）｝ …（１０）
１３の伝達コンダクタンスＧｍ１，Ｇｍ２はそれぞれ次
式（９），（１０）で表される。 Ｇｍ１＝１／｛２（ＲＥ＋ＶＴ／Ｉｏ）｝ …（９） Ｇｍ２＝１／｛２（ＲＸ＋ＶＴ／Ｉｘ）｝ …（１０）
【００３６】式（８）より得られたトランジスタＱ１，
Ｑ２の非線形成分の打消し条件より、第１，第２の差動
トランジスタ回路１１，１３の伝達コンダクタンスＧｍ
１，Ｇｍ２の関係は、次式（１１）のように求めること
ができる。 Ｇｍ２／Ｇｍ１＝１＋［１／｛（ＶＥ／ＶＴ）−１｝］ …（１１）
Ｑ２の非線形成分の打消し条件より、第１，第２の差動
トランジスタ回路１１，１３の伝達コンダクタンスＧｍ
１，Ｇｍ２の関係は、次式（１１）のように求めること
ができる。 Ｇｍ２／Ｇｍ１＝１＋［１／｛（ＶＥ／ＶＴ）−１｝］ …（１１）
【００３７】伝達コンダクタンスＧｍ２は、第１の差動
トランジスタ回路１１の伝達コンダクタンスＧｍ１より
常に大きい必要がある。式（１１）から、ＶＥ＞＞ＶＴ
であれば、伝達コンダクタンスＧｍ１，Ｇｍ２がほぼ等
しくなることが判る。ＶＥが小さい場合、例えば、ＶＴ
の３倍程度の場合は、伝達コンダクタンスＧｍ２が伝達
コンダクタンスＧｍ１に比べかなり大きくなる。従っ
て、本発明の副作用もやや大きくなることになる。
トランジスタ回路１１の伝達コンダクタンスＧｍ１より
常に大きい必要がある。式（１１）から、ＶＥ＞＞ＶＴ
であれば、伝達コンダクタンスＧｍ１，Ｇｍ２がほぼ等
しくなることが判る。ＶＥが小さい場合、例えば、ＶＴ
の３倍程度の場合は、伝達コンダクタンスＧｍ２が伝達
コンダクタンスＧｍ１に比べかなり大きくなる。従っ
て、本発明の副作用もやや大きくなることになる。
【００３８】本発明の副作用を抑えるには、Ｉｘ＜＜Ｉ
ｏであることが望ましい。第２の差動トランジスタ回路
１３が発生する雑音や直流オフセットが相対的に小さく
なるからである。しかし、それは第２の差動トランジス
タ回路１３の伝達特性の非線形性がより大きくなること
を意味し、ひいては本発明の効果が損なわれることにな
る。どの程度まで許容できるかについて、定量的に解析
してみる。そのパラメータとして、ＶＸを次式のように
定義する。 ＶＸ＝Ｉｘ・ＲＸ＋ＶＴ …（１２）
ｏであることが望ましい。第２の差動トランジスタ回路
１３が発生する雑音や直流オフセットが相対的に小さく
なるからである。しかし、それは第２の差動トランジス
タ回路１３の伝達特性の非線形性がより大きくなること
を意味し、ひいては本発明の効果が損なわれることにな
る。どの程度まで許容できるかについて、定量的に解析
してみる。そのパラメータとして、ＶＸを次式のように
定義する。 ＶＸ＝Ｉｘ・ＲＸ＋ＶＴ …（１２）
【００３９】図２は、ＶＥ／ＶＴ＝１０とし、ＶＸ／Ｖ
Ｔ＝１０，５，３としたときの正規化した微分利得を示
している。横軸は、図１１に比し、３０倍拡大されてい
ることから、まず、劇的な線形性の改善効果が明確に認
められる。微分利得の変化を０．１％程度まで許容すれ
ば、ＶＸ／ＶＴ＝３程度でも、正規化入力の９０％程度
は受容可能である。
Ｔ＝１０，５，３としたときの正規化した微分利得を示
している。横軸は、図１１に比し、３０倍拡大されてい
ることから、まず、劇的な線形性の改善効果が明確に認
められる。微分利得の変化を０．１％程度まで許容すれ
ば、ＶＸ／ＶＴ＝３程度でも、正規化入力の９０％程度
は受容可能である。
【００４０】図３は、ＶＥ／ＶＴ＝５とし、ＶＸ／ＶＴ
＝５，３，２としたときの正規化した微分利得を示して
いる。図１１に対するＸ軸の拡大率は３倍なので、１％
程度の微分利得を許容すれば、ＶＸ／ＶＴ＝２でも許容
可能であることが判る。
＝５，３，２としたときの正規化した微分利得を示して
いる。図１１に対するＸ軸の拡大率は３倍なので、１％
程度の微分利得を許容すれば、ＶＸ／ＶＴ＝２でも許容
可能であることが判る。
【００４１】このように、本実施の形態によるトランジ
スタＱ１，Ｑ２の非線形成分の打消し効果は非常に大き
いことが明らかである。
スタＱ１，Ｑ２の非線形成分の打消し効果は非常に大き
いことが明らかである。
【００４２】また、ＶＥに対し、ＶＸ、すなわちＩｘは
小さくてもかなりの効果が期待できることから、雑音の
増加や直流オフセットの悪化等の副作用はあまり考慮し
なくてもよい。
小さくてもかなりの効果が期待できることから、雑音の
増加や直流オフセットの悪化等の副作用はあまり考慮し
なくてもよい。
【００４３】また、図２、図３に示した第２の差動トラ
ンジスタ回路１３の非線形による微分利得特性は、伝達
コンダクタンスＧｍ２を微調整することで、もう少し改
善することができる。図４にその例を示す。ここでは、
ＶＥ／ＶＴ＝５、ＶＸ／ＶＴ＝２の例を示している。
ンジスタ回路１３の非線形による微分利得特性は、伝達
コンダクタンスＧｍ２を微調整することで、もう少し改
善することができる。図４にその例を示す。ここでは、
ＶＥ／ＶＴ＝５、ＶＸ／ＶＴ＝２の例を示している。
【００４４】打消し効果を得る理論値であるところのＧ
ｍ２／Ｇｍ１＝１．１１１とした場合、第２の差動トラ
ンジスタ回路１３の伝達特性の非線形のため、エミッタ
共通差動トランジスタ回路の伝達特性の線形性はやや悪
化する。しかし、伝達コンダクタンスＧｍ２を大きめ、
例えば１．４とか１．５とかに取ると、エミッタ共通差
動トランジスタ回路の伝達特性の線形性はかなり改善さ
れる。ただし、トランジスタＱ１、Ｑ２の一方がカット
オフに近づく付近の非線形は完全に取りきれないが、こ
れは大した問題ではない。
ｍ２／Ｇｍ１＝１．１１１とした場合、第２の差動トラ
ンジスタ回路１３の伝達特性の非線形のため、エミッタ
共通差動トランジスタ回路の伝達特性の線形性はやや悪
化する。しかし、伝達コンダクタンスＧｍ２を大きめ、
例えば１．４とか１．５とかに取ると、エミッタ共通差
動トランジスタ回路の伝達特性の線形性はかなり改善さ
れる。ただし、トランジスタＱ１、Ｑ２の一方がカット
オフに近づく付近の非線形は完全に取りきれないが、こ
れは大した問題ではない。
【００４５】次に、本発明の第２の実施の形態を説明す
る。本実施の形態は、非線形成分の打消しを二重に行う
ようにしたものである。すなわち、本実施の形態は、先
の実施の形態のエミッタ共通差動トランジスタ回路に、
さらに、もう１つのベース接地トランジスタ回路と差動
トランジスタ回路とを追加し、これらによって第２の差
動トランジスタ回路で発生する非線形成分を打ち消すよ
うにしたものである。
る。本実施の形態は、非線形成分の打消しを二重に行う
ようにしたものである。すなわち、本実施の形態は、先
の実施の形態のエミッタ共通差動トランジスタ回路に、
さらに、もう１つのベース接地トランジスタ回路と差動
トランジスタ回路とを追加し、これらによって第２の差
動トランジスタ回路で発生する非線形成分を打ち消すよ
うにしたものである。
【００４６】図５は、本実施の形態に係るエミッタ共通
差動トランジスタ回路の構成を示す回路図である。な
お、図５において、図１とほぼ同じ機能を果たす部分に
は、同一符号を付して詳細な説明を省略する。
差動トランジスタ回路の構成を示す回路図である。な
お、図５において、図１とほぼ同じ機能を果たす部分に
は、同一符号を付して詳細な説明を省略する。
【００４７】図示のエミッタ共通差動トランジスタ回路
は、第１の差動トランジスタ回路１１と、第１のベース
接地トランジスタ回路１２と、第２の差動トランジスタ
回路１３のほかに、第２のベース接地トランジスタ回路
１４と、第３の差動トランジスタ回路１５とを有する。
は、第１の差動トランジスタ回路１１と、第１のベース
接地トランジスタ回路１２と、第２の差動トランジスタ
回路１３のほかに、第２のベース接地トランジスタ回路
１４と、第３の差動トランジスタ回路１５とを有する。
【００４８】第２のベース接地トランジスタ回路１４
は、トランジスタＱ７，Ｑ８を有する。第３の差動トラ
ンジスタ回路１５は、トランジスタＱ９，Ｑ１０と、エ
ミッタ帰還抵抗Ｒ３と、定電流源Ｉ５，Ｉ６とを有す
る。
は、トランジスタＱ７，Ｑ８を有する。第３の差動トラ
ンジスタ回路１５は、トランジスタＱ９，Ｑ１０と、エ
ミッタ帰還抵抗Ｒ３と、定電流源Ｉ５，Ｉ６とを有す
る。
【００４９】第２のベース接地トランジスタ回路１４の
トランジスタＱ７，Ｑ８のエミッタ電極は、それぞれ第
２の差動トランジスタ回路１３のトランジスタＱ５，Ｑ
６のコレクタ電極に接続され、ベース電極は定電圧源Ｅ
２に接続され、コレクタ電極は、それぞれ第１のベース
接地トランジスタ回路１２のトランジスタＱ４，Ｑ３の
コレクタ電極に交差的に接続されている。
トランジスタＱ７，Ｑ８のエミッタ電極は、それぞれ第
２の差動トランジスタ回路１３のトランジスタＱ５，Ｑ
６のコレクタ電極に接続され、ベース電極は定電圧源Ｅ
２に接続され、コレクタ電極は、それぞれ第１のベース
接地トランジスタ回路１２のトランジスタＱ４，Ｑ３の
コレクタ電極に交差的に接続されている。
【００５０】第３の差動トランジスタ回路１５のトラン
ジスタＱ９，Ｑ１０のエミッタ電極は、それぞれ定電流
源Ｉ５，Ｉ６に接続され、ベース電極は、それぞれ第２
の差動トランジスタ回路１３のトランジスタＱ５，Ｑ６
のコレクタ電極に接続され、コレクタ電極は、それぞれ
第２のベース接地トランジスタ回路１４のトランジスタ
Ｑ８，Ｑ７のコレクタ電極に交差的に接続されている。
トランジスタＱ９，Ｑ１０のエミッタ電極間には、エミ
ッタ帰還抵抗Ｒ３が挿入されている。なお、図におい
て、Ｉｙは、定電流源Ｉ５，Ｉ６によって給電される電
流を示す。２・ＲＹは、エミッタ帰還抵抗Ｒ３の抵抗値
を示す。
ジスタＱ９，Ｑ１０のエミッタ電極は、それぞれ定電流
源Ｉ５，Ｉ６に接続され、ベース電極は、それぞれ第２
の差動トランジスタ回路１３のトランジスタＱ５，Ｑ６
のコレクタ電極に接続され、コレクタ電極は、それぞれ
第２のベース接地トランジスタ回路１４のトランジスタ
Ｑ８，Ｑ７のコレクタ電極に交差的に接続されている。
トランジスタＱ９，Ｑ１０のエミッタ電極間には、エミ
ッタ帰還抵抗Ｒ３が挿入されている。なお、図におい
て、Ｉｙは、定電流源Ｉ５，Ｉ６によって給電される電
流を示す。２・ＲＹは、エミッタ帰還抵抗Ｒ３の抵抗値
を示す。
【００５１】上記構成においては、第１の差動トランジ
スタ回路１１の非線形成分は、先の実施の形態と同様
に、第１のベース接地トランジスタ回路１２と第２の差
動トランジスタ回路１３とより打ち消される。また、こ
の打消し動作と同じようにして、第２のベース接地トラ
ンジスタ回路１４と第３の差動トランジスタ回路１５と
により、第２の差動トランジスタ回路１３で発生する非
線形性成分が打ち消される。これにより、第２の差動ト
ランジスタ回路１３の線形性が改善される。
スタ回路１１の非線形成分は、先の実施の形態と同様
に、第１のベース接地トランジスタ回路１２と第２の差
動トランジスタ回路１３とより打ち消される。また、こ
の打消し動作と同じようにして、第２のベース接地トラ
ンジスタ回路１４と第３の差動トランジスタ回路１５と
により、第２の差動トランジスタ回路１３で発生する非
線形性成分が打ち消される。これにより、第２の差動ト
ランジスタ回路１３の線形性が改善される。
【００５２】このような構成によれば、第２の差動トラ
ンジスタ回路１３の線形性に対する要求が比較的緩和さ
れるため、ＶＥ／ＶＴ、Ｉｘを小さく設定することがで
きる。これにより、雑音の増加や直流オフセットの悪化
等の副作用をより小さく抑えることができたり、あるい
は非常に線形性の高いエミッタ共通差動トランジスタ回
路を実現することができる。
ンジスタ回路１３の線形性に対する要求が比較的緩和さ
れるため、ＶＥ／ＶＴ、Ｉｘを小さく設定することがで
きる。これにより、雑音の増加や直流オフセットの悪化
等の副作用をより小さく抑えることができたり、あるい
は非常に線形性の高いエミッタ共通差動トランジスタ回
路を実現することができる。
【００５３】次に、本発明の第３の実施の形態を説明す
る。図６は、本実施の形態の構成を示す回路図である。
なお、図６において、図１とほぼ同一機能を果たす部分
には、同一符号を付して詳細な説明を省略する。
る。図６は、本実施の形態の構成を示す回路図である。
なお、図６において、図１とほぼ同一機能を果たす部分
には、同一符号を付して詳細な説明を省略する。
【００５４】本実施の形態では、第２の差動トランジス
タ回路１３を、エミッタ帰還を掛けた回路ではなく、
Ｎ：１（Ｎは４以上の正の数）のエミッタ面積比を持つ
２組のトランジスタ（トランジスタＱ５，Ｑ１１とトラ
ンジスタＱ６，Ｑ１２）を交差接続した回路により実現
するようにしたものである。
タ回路１３を、エミッタ帰還を掛けた回路ではなく、
Ｎ：１（Ｎは４以上の正の数）のエミッタ面積比を持つ
２組のトランジスタ（トランジスタＱ５，Ｑ１１とトラ
ンジスタＱ６，Ｑ１２）を交差接続した回路により実現
するようにしたものである。
【００５５】図において、トランジスタＱ５，Ｑ１１と
トランジスタＱ６，Ｑ１２とは、それぞれＮ：１のエミ
ッタ面積比を持つ２組のトランジスタを示す。トランジ
スタＱ１１のベース、コレクタ電極は、トランジスタＱ
５のベース、コレクタ電極に並列に接続され、トランジ
スタＱ１２ベース、コレクタ電極は、トランジスタＱ６
のベース、コレクタ電極に並列に接続されている。ま
た、トランジスタＱ１１，１２のエミッタ電極は、それ
ぞれトランジスタＱ６，Ｑ５のエミッタ電極に交差的に
接続されている。
トランジスタＱ６，Ｑ１２とは、それぞれＮ：１のエミ
ッタ面積比を持つ２組のトランジスタを示す。トランジ
スタＱ１１のベース、コレクタ電極は、トランジスタＱ
５のベース、コレクタ電極に並列に接続され、トランジ
スタＱ１２ベース、コレクタ電極は、トランジスタＱ６
のベース、コレクタ電極に並列に接続されている。ま
た、トランジスタＱ１１，１２のエミッタ電極は、それ
ぞれトランジスタＱ６，Ｑ５のエミッタ電極に交差的に
接続されている。
【００５６】このような構成によれば、Ｎを大きく選ぶ
ことにより、動作点付近の伝達コンダクタンスを下げ、
動作点をはずれた領域の伝達コンダクタンスを上げるこ
とによって、図１に示した基本回路よりもＶＥ／ＶＴ、
Ｉｘを小さくでき、副作用をより軽減することができ
る。
ことにより、動作点付近の伝達コンダクタンスを下げ、
動作点をはずれた領域の伝達コンダクタンスを上げるこ
とによって、図１に示した基本回路よりもＶＥ／ＶＴ、
Ｉｘを小さくでき、副作用をより軽減することができ
る。
【００５７】図７にその概念を示す。図中（ａ）は、差
動トランジスタ回路の伝達特性を示す。これは、図１の
トランジスタＱ１，Ｑ２の入力電圧ｖとコレクタ電流の
変化分（交流電流成分）ｉｌとの関係に相当する。ここ
で、スケールに特に意味はない。この伝達特性は、大振
幅に対し、信号の尖頭値が飽和する方向の非線形を持
つ。それに対し、トランジスタＱ３、Ｑ４のエミッタ間
電圧は、図７（ｂ）のように、尖頭値が延びる方向の非
線形性を有する。このエミッタ間電圧に適当な重付けを
してトランジスタＱ１，Ｑ２のコレクタ電流の変化分ｉ
ｌと加算することにより、非線形性が打ち消すというの
が、本発明の基本概念である。
動トランジスタ回路の伝達特性を示す。これは、図１の
トランジスタＱ１，Ｑ２の入力電圧ｖとコレクタ電流の
変化分（交流電流成分）ｉｌとの関係に相当する。ここ
で、スケールに特に意味はない。この伝達特性は、大振
幅に対し、信号の尖頭値が飽和する方向の非線形を持
つ。それに対し、トランジスタＱ３、Ｑ４のエミッタ間
電圧は、図７（ｂ）のように、尖頭値が延びる方向の非
線形性を有する。このエミッタ間電圧に適当な重付けを
してトランジスタＱ１，Ｑ２のコレクタ電流の変化分ｉ
ｌと加算することにより、非線形性が打ち消すというの
が、本発明の基本概念である。
【００５８】本実施の形態は、第２の差動トランジスタ
回路１３にも積極的に非線形性を持たせるというもので
ある。例えば、図７（ｃ）は、エミッタ面積比Ｎ：１が
１０：１の場合であるが、やはり尖頭値を延ばすような
非線形を持たせることができる。それにより、トランジ
スタＱ３、Ｑ４のエミッタ間電圧のみならず、第２の差
動トランジスタ回路１３も打消し成分を発生することに
なり、電流Ｉｘがより小さくとも打消し条件を満たすこ
とができる。
回路１３にも積極的に非線形性を持たせるというもので
ある。例えば、図７（ｃ）は、エミッタ面積比Ｎ：１が
１０：１の場合であるが、やはり尖頭値を延ばすような
非線形を持たせることができる。それにより、トランジ
スタＱ３、Ｑ４のエミッタ間電圧のみならず、第２の差
動トランジスタ回路１３も打消し成分を発生することに
なり、電流Ｉｘがより小さくとも打消し条件を満たすこ
とができる。
【００５９】この実施の形態において、エミッタ面積比
Ｎ：１は少なくとも４：１以上である必要がある。さも
ないと、動作点付近の微分利得が大振幅時の微分利得よ
りも小さくならないからである。
Ｎ：１は少なくとも４：１以上である必要がある。さも
ないと、動作点付近の微分利得が大振幅時の微分利得よ
りも小さくならないからである。
【００６０】次に、本発明の第４の実施の形態を説明す
る。本実施の形態は、本発明を乗算回路に適用したもの
である。
る。本実施の形態は、本発明を乗算回路に適用したもの
である。
【００６１】図８は、本実施の形態の構成を示す回路図
である。なお、図８において、図１とほぼ同一機能を果
たす部分には、同一符号を付して詳細に説明する。
である。なお、図８において、図１とほぼ同一機能を果
たす部分には、同一符号を付して詳細に説明する。
【００６２】図８においては、図１のベース接地トラン
ジスタ回路１２が、乗算のための電流分割回路である第
３，第４の差動トランジスタ回路１６，１７に置き換え
られている。これのより、第２の入力電圧ｖ２がどうあ
ろうが、エミッタ間に発生する電圧に変化はない。ま
た、図８においては、第１の差動トランジスタ回路１１
非線形成分を打ち消しための第２の差動トランジスタ回
路１３にも、電流分割回路をなす第７，第８の差動トラ
ンジスタ回路１８，１９が付加されている。
ジスタ回路１２が、乗算のための電流分割回路である第
３，第４の差動トランジスタ回路１６，１７に置き換え
られている。これのより、第２の入力電圧ｖ２がどうあ
ろうが、エミッタ間に発生する電圧に変化はない。ま
た、図８においては、第１の差動トランジスタ回路１１
非線形成分を打ち消しための第２の差動トランジスタ回
路１３にも、電流分割回路をなす第７，第８の差動トラ
ンジスタ回路１８，１９が付加されている。
【００６３】第３の差動トランジスタ回路１６は、トラ
ンジスタＱ１１，Ｑ１２からなり、第４の差動トランジ
スタ回路１７は、トランジスタＱ１３，Ｑ１４からな
り、第４の差動トランジスタ回路１８は、トランジスタ
Ｑ１５，Ｑ１６からなり、第５の差動トランジスタ回路
１９は、トランジスタＱ１７，Ｑ１８からなる。
ンジスタＱ１１，Ｑ１２からなり、第４の差動トランジ
スタ回路１７は、トランジスタＱ１３，Ｑ１４からな
り、第４の差動トランジスタ回路１８は、トランジスタ
Ｑ１５，Ｑ１６からなり、第５の差動トランジスタ回路
１９は、トランジスタＱ１７，Ｑ１８からなる。
【００６４】トランジスタＱ１１，Ｑ１２のエミッタ電
極は、トランジスタＱ１のコレクタ電極に接続され、ト
ランジスタＱ１３，Ｑ１４のエミッタ電極は、トランジ
スタＱ２のコレクタ電極に接続され、トランジスタＱ１
５，Ｑ１６のエミッタ電極は、トランジスタＱ５のコレ
クタ電極に接続され、トランジスタＱ１７，Ｑ１８のエ
ミッタ電極は、トランジスタＱ６のコレクタ電極に接続
されている。
極は、トランジスタＱ１のコレクタ電極に接続され、ト
ランジスタＱ１３，Ｑ１４のエミッタ電極は、トランジ
スタＱ２のコレクタ電極に接続され、トランジスタＱ１
５，Ｑ１６のエミッタ電極は、トランジスタＱ５のコレ
クタ電極に接続され、トランジスタＱ１７，Ｑ１８のエ
ミッタ電極は、トランジスタＱ６のコレクタ電極に接続
されている。
【００６５】トランジスタＱ１１，Ｑ１４，Ｑ１６，Ｑ
１７のベース電極は、入力電圧源Ｅ３の正側端子に接続
され、トランジスタＱ１２，Ｑ１３，Ｑ１５，Ｑ１８の
ベース電極は入力電圧源Ｅ３の負側端子に接続されてい
る。トランジスタＱ１１，Ｑ１３，Ｑ１５，Ｑ１７のコ
レクタ電極は、図示しない第１の電源に接続され、トラ
ンジスタＱ１２，Ｑ１４，Ｑ１６，Ｑ１８のコレクタ電
極も、図示しない第２の電源に接続されている。
１７のベース電極は、入力電圧源Ｅ３の正側端子に接続
され、トランジスタＱ１２，Ｑ１３，Ｑ１５，Ｑ１８の
ベース電極は入力電圧源Ｅ３の負側端子に接続されてい
る。トランジスタＱ１１，Ｑ１３，Ｑ１５，Ｑ１７のコ
レクタ電極は、図示しない第１の電源に接続され、トラ
ンジスタＱ１２，Ｑ１４，Ｑ１６，Ｑ１８のコレクタ電
極も、図示しない第２の電源に接続されている。
【００６６】このような構成においては、入力電圧源Ｅ
１から出力される入力電圧ｖ１と入力電圧源Ｅ３から出
力される入力電圧ｖ２とが乗算される。この乗算結果
は、トランジスタＱ１１，Ｑ１３，Ｑ１５，Ｑ１７のコ
レクタ電極とトランジスタＱ１２，Ｑ１４，Ｑ１６，Ｑ
１８のコレクタ電極とから出力される。
１から出力される入力電圧ｖ１と入力電圧源Ｅ３から出
力される入力電圧ｖ２とが乗算される。この乗算結果
は、トランジスタＱ１１，Ｑ１３，Ｑ１５，Ｑ１７のコ
レクタ電極とトランジスタＱ１２，Ｑ１４，Ｑ１６，Ｑ
１８のコレクタ電極とから出力される。
【００６７】この回路の大きな特徴は、どの電流パスも
トランジスタ２段で構成され、かなりの低電圧動作が可
能で、非線形性の打消し回路により最低動作電圧が何等
犠牲にされていないことである。
トランジスタ２段で構成され、かなりの低電圧動作が可
能で、非線形性の打消し回路により最低動作電圧が何等
犠牲にされていないことである。
【００６８】以上、本発明の４つの実施の形態を詳細に
説明したが、本発明は、上述した実施の形態に限定され
るものではなく、ほかにも発明の要旨を逸脱しない範囲
で種々様々変形実施可能なことは勿論である。
説明したが、本発明は、上述した実施の形態に限定され
るものではなく、ほかにも発明の要旨を逸脱しない範囲
で種々様々変形実施可能なことは勿論である。
【００６９】
【発明の効果】以上説明したように、請求項１及び２記
載のエミッタ共通差動トランジスタ回路によれば、第１
の差動トランジスタ回路に、ベース接地回路と第２の差
動トランジスタ回路とを付加し、これらによって、第１
の差動トランジスタ回路に発生する非線形成分を打ち消
すための電流を生成し、この電流を第１の差動トタンジ
スタ回路の交流電流成分に交差的に加算するようにした
ので、雑音特性、利得、消費電流等を犠牲にすることな
く、エミッタ共通差動トランジスタ回路の伝達特性の線
形性を飛躍的に向上させることができる。
載のエミッタ共通差動トランジスタ回路によれば、第１
の差動トランジスタ回路に、ベース接地回路と第２の差
動トランジスタ回路とを付加し、これらによって、第１
の差動トランジスタ回路に発生する非線形成分を打ち消
すための電流を生成し、この電流を第１の差動トタンジ
スタ回路の交流電流成分に交差的に加算するようにした
ので、雑音特性、利得、消費電流等を犠牲にすることな
く、エミッタ共通差動トランジスタ回路の伝達特性の線
形性を飛躍的に向上させることができる。
【００７０】すなわち、これまでは、伝達特性の線形性
を得るために、どちらかといえば、エミッタ帰還を大き
めにかけて、雑音特性、利得、消費電流等を若干犠牲に
して必要なダイナミックレンジを確保していたが、請求
項１記載のエミッタ共通差動トランジスタ回路によれ
ば、そのダイナミックレンジの殆ど目一杯の領域におい
て、非常に高い線形性を得ることができる。その結果、
より良好な雑音特性や、利得、消費電力特性等を実現す
ることが可能である。
を得るために、どちらかといえば、エミッタ帰還を大き
めにかけて、雑音特性、利得、消費電流等を若干犠牲に
して必要なダイナミックレンジを確保していたが、請求
項１記載のエミッタ共通差動トランジスタ回路によれ
ば、そのダイナミックレンジの殆ど目一杯の領域におい
て、非常に高い線形性を得ることができる。その結果、
より良好な雑音特性や、利得、消費電力特性等を実現す
ることが可能である。
【００７１】また、請求項３記載のエミッタ共通差動ト
ランジスタ回路によれば、請求項１記載の回路におい
て、第２の差動トランジスタ回路を、エミッタ帰還を掛
けた回路ではなく、４：１以上のエミッタ面積比を持つ
２組のトランジスタを交差接続した回路により実現する
ようにしたので、エミッタ帰還を掛けた回路で実現する
場合より、第２の差動トランジスタ回路を付加すること
により発生する雑音特性の悪化等の副作用を軽減するこ
とができる。
ランジスタ回路によれば、請求項１記載の回路におい
て、第２の差動トランジスタ回路を、エミッタ帰還を掛
けた回路ではなく、４：１以上のエミッタ面積比を持つ
２組のトランジスタを交差接続した回路により実現する
ようにしたので、エミッタ帰還を掛けた回路で実現する
場合より、第２の差動トランジスタ回路を付加すること
により発生する雑音特性の悪化等の副作用を軽減するこ
とができる。
【００７２】また、請求項４記載のエミッタ共通差動ト
ランジスタ回路によれば、請求項１記載の回路に、ベー
ス接地トランジスタ回路と差動トランジスタ回路とを追
加し、これらによって第２の差動トランジスタ回路で発
生する非線形成分を打ち消すようにしたので、この第２
の差動トランジスタ回路１３の伝達特性の線形性に対す
る要求を緩和することができる。これにより、雑音の増
加や直流オフセットの悪化等の副作用の抑制あるいは線
形性の向上を図ることができる。
ランジスタ回路によれば、請求項１記載の回路に、ベー
ス接地トランジスタ回路と差動トランジスタ回路とを追
加し、これらによって第２の差動トランジスタ回路で発
生する非線形成分を打ち消すようにしたので、この第２
の差動トランジスタ回路１３の伝達特性の線形性に対す
る要求を緩和することができる。これにより、雑音の増
加や直流オフセットの悪化等の副作用の抑制あるいは線
形性の向上を図ることができる。
【００７３】また、請求項５記載のエミッタ共通差動ト
ランジスタ回路によれば、ベース接地トランジスタ回路
を電流分流回路である差動トランジスタ回路に置き換え
るようにしたので、低電圧動作の適正を損なうことな
く、高い線形性、低雑音特性を実現することを可能なら
しめ、特に、広いダイナミックレンジを要求される無線
通信用の変調復調回路や利得制御回路として非常に好適
な乗算回路を実現することができる。
ランジスタ回路によれば、ベース接地トランジスタ回路
を電流分流回路である差動トランジスタ回路に置き換え
るようにしたので、低電圧動作の適正を損なうことな
く、高い線形性、低雑音特性を実現することを可能なら
しめ、特に、広いダイナミックレンジを要求される無線
通信用の変調復調回路や利得制御回路として非常に好適
な乗算回路を実現することができる。
【図１】本発明の第１の実施の形態に係るエミッタ共通
差動トランジスタ回路の構成を示す回路図である。
差動トランジスタ回路の構成を示す回路図である。
【図２】本発明の第１の実施の形態に係るエミッタ共通
差動トランジスタ回路の動作を説明するための特性図で
ある。
差動トランジスタ回路の動作を説明するための特性図で
ある。
【図３】本発明の第１の実施の形態に係るエミッタ共通
差動トランジスタ回路の動作を説明するための特性図で
ある。
差動トランジスタ回路の動作を説明するための特性図で
ある。
【図４】本発明の第１の実施の形態に係るエミッタ共通
差動トランジスタ回路の動作を説明するための特性図で
ある。
差動トランジスタ回路の動作を説明するための特性図で
ある。
【図５】本発明の第２の実施の形態に係るエミッタ共通
差動トランジスタ回路の構成を示す回路図である。
差動トランジスタ回路の構成を示す回路図である。
【図６】本発明の第３の実施の形態に係るエミッタ共通
差動トランジスタ回路の構成を示す回路図である。
差動トランジスタ回路の構成を示す回路図である。
【図７】本発明の第３の実施の形態に係るエミッタ共通
差動トランジスタ回路の動作を説明するための特性図で
ある。
差動トランジスタ回路の動作を説明するための特性図で
ある。
【図８】本発明の第４の実施の形態に係るエミッタ共通
差動トランジスタ回路の構成を示す回路図である。
差動トランジスタ回路の構成を示す回路図である。
【図９】従来のエミッタ共通差動トランジスタ回路の一
例の構成を示す回路図である。
例の構成を示す回路図である。
【図１０】従来のエミッタ共通差動トランジスタ回路の
他の例の構成を示す回路図である。
他の例の構成を示す回路図である。
【図１１】従来のエミッタ共通差動トランジスタ回路の
他の例の動作を説明するための特性図である。
他の例の動作を説明するための特性図である。
１１…第１の差動トランジスタ回路、１２…ベース接地
トランジスタ回路（第１のベース接地トランジスタ回
路）、１３…第２の差動トランジスタ回路、１４…第２
のベース接地トランジスタ回路、１５…第３の差動トラ
ンジスタ回路、１６…第４の差動トランジスタ回路、１
７…第４の差動トランジスタ回路、１８…第５の差動ト
ランジスタ回路、１９…第６の差動トランジスタ回路、
Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６，Ｑ７，Ｑ８，Ｑ
９，Ｑ１０，Ｑ１１，Ｑ１２，Ｑ１３，Ｑ１４…トラン
ジスタ、Ｒ１，Ｒ２…エミッタ帰還抵抗、Ｉ１，Ｉ２，
Ｉ３，Ｉ４，Ｉ５，Ｉ６…定電流源、Ｅ１，Ｅ３…入力
電圧源、Ｅ２…定電圧源。
トランジスタ回路（第１のベース接地トランジスタ回
路）、１３…第２の差動トランジスタ回路、１４…第２
のベース接地トランジスタ回路、１５…第３の差動トラ
ンジスタ回路、１６…第４の差動トランジスタ回路、１
７…第４の差動トランジスタ回路、１８…第５の差動ト
ランジスタ回路、１９…第６の差動トランジスタ回路、
Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６，Ｑ７，Ｑ８，Ｑ
９，Ｑ１０，Ｑ１１，Ｑ１２，Ｑ１３，Ｑ１４…トラン
ジスタ、Ｒ１，Ｒ２…エミッタ帰還抵抗、Ｉ１，Ｉ２，
Ｉ３，Ｉ４，Ｉ５，Ｉ６…定電流源、Ｅ１，Ｅ３…入力
電圧源、Ｅ２…定電圧源。
Claims (5)
- 【請求項１】 各々のべース電極間に入力電圧が加えら
れ、各々のエミッタ電極間にエミッタ帰還抵抗が挿入さ
れた第１，第２のトランジスタを有する第１の差動トラ
ンジスタ回路と、 各々のエミッタ電極に前記第１，第２のトランジスタの
コレクタ電流がそれぞれ供給される第３，第４のトラン
ジスタを有するベース接地トランジスタ回路と、 各々のベース電極に前記第３，第４のトランジスタのエ
ミッタ電極電圧がそれぞれ供給され、各々のコレクタ電
流が前記第４，第３のトランジスタのコレクタ電流に交
差的に加算される第５，第６のトランジスタを有する第
２の差動トランジスタ回路とを備えたことを特徴とする
エミッタ共通差動トランジスタ回路。 - 【請求項２】 前記第２の差動トランジスタ回路は、前
記第５，第６のトランジスタのエミッタ電極間に挿入さ
れるエミッタ帰還抵抗を有することを特徴とする請求項
１記載のエミッタ共通差動トランジスタ回路。 - 【請求項３】 前記第２の差動トランジスタ回路は、各
々のベース、コレクタ電極がそれぞれ前記第５，第６の
トランジスタの各々のベース、コレクタ電極に並列に接
続され、各々のエミッタ電極がそれぞれ前記第６，第５
のトランジスタのエミッタ電極に交差的に接続され、こ
の接続点に同一電流が給電され、各々の飽和電流が前記
第６，第５のトランジスタの飽和電流の少なくとも４分
の１以下に設定されている第７，第８のトランジスタを
有することを特徴とする請求項１記載のエミッタ共通差
動トランジスタ回路。 - 【請求項４】 各々のべース電極間に入力電圧が加えら
れ、各々のエミッタ電極間にエミッタ帰還抵抗が挿入さ
れた第１，第２のトランジスタを有する第１の差動トラ
ンジスタ回路と、 各々のエミッタ電極に前記第１，第２のトランジスタの
コレクタ電流がそれぞれ供給される第３，第４のトラン
ジスタを有する第１のベース接地トランジスタ回路と、 各々のベース電極に前記第３，第４のトランジスタのエ
ミッタ電極電圧がそれぞれ供給され、各々のエミッタ電
極間にエミッタ帰還抵抗が挿入された第５，第６のトラ
ンジスタを有する第２の差動トランジスタ回路と、 各々のエミッタ電極に前記第５，第６のトランジスタの
コレクタ電流がそれぞれ供給され、各々のコレクタ電極
がそれぞれ前記第４，第３のトランジスタのコレクタ電
極に交差的に接続された第７，第８のトランジスタを有
する第２のベース接地トランジスタ回路と、 各々のベース電極に前記第７，第８のトランジスタのエ
ミッタ電極電圧がそれぞれ供給され、各々のコレクタ電
極が前記第８，第７のトランジスタのコレクタ電極に交
差的に接続された第９，第１０のトランジスタを有する
第３の差動トランジスタ回路とを備えたことを特徴とす
るエミッタ共通差動トランジスタ回路。 - 【請求項５】 各々のべース電極間に第１の入力電圧が
加えられ、各々のエミッタ電極間にエミッタ帰還抵抗が
挿入された第１，第２のトランジスタを有する第１の差
動トランジスタ回路と、 第３，第４のトランジスタを有する第２の差動トランジ
スタ回路と、 各々のベース電極間に第２の入力電圧が供給され、各々
のコレクタが前記第１のトランジスタのコレクタに接続
される第５，第６のトランジスタを有する第３の差動ト
ランジスタ回路と、 各々のベース電極間に前記第２の入力電圧が供給され、
各々のコレクタが前記第２のトランジスタのコレクタに
接続される第７，第８のトランジスタを有する第４の差
動トランジスタ回路と、 各々のベース電極間に前記第２の入力電圧が供給され、
各々のコレクタが前記第３のトランジスタのコレクタに
接続される第９，第１０のトランジスタを有する第５の
差動トランジスタ回路と、 各々のベース電極間に前記第２の入力電圧が供給され、
各々のコレクタが前記第４のトランジスタのコレクタに
接続される第１１，第１２のトランジスタを有する第６
の差動トランジスタ回路とを備え、前記第５〜第１２の
トランジスタのコレクタから前記第１，第２の入力電圧
の乗算出力を得ることを特徴とするエミッタ共通差動ト
ランジスタ回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00538097A JP2002330038A (ja) | 1997-01-16 | 1997-01-16 | エミッタ共通差動トランジスタ回路 |
| JP33447297A JP4089839B2 (ja) | 1997-01-16 | 1997-12-04 | 傘保持装置 |
| US09/007,541 US5999049A (en) | 1997-01-16 | 1998-01-15 | Differential amplifier circuit having non-linerity cancellation feature |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00538097A JP2002330038A (ja) | 1997-01-16 | 1997-01-16 | エミッタ共通差動トランジスタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002330038A true JP2002330038A (ja) | 2002-11-15 |
Family
ID=11609571
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00538097A Pending JP2002330038A (ja) | 1997-01-16 | 1997-01-16 | エミッタ共通差動トランジスタ回路 |
| JP33447297A Expired - Lifetime JP4089839B2 (ja) | 1997-01-16 | 1997-12-04 | 傘保持装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33447297A Expired - Lifetime JP4089839B2 (ja) | 1997-01-16 | 1997-12-04 | 傘保持装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5999049A (ja) |
| JP (2) | JP2002330038A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006253857A (ja) * | 2005-03-09 | 2006-09-21 | Toyota Industries Corp | 検波回路及びその半導体装置 |
| JP2011507459A (ja) * | 2007-12-18 | 2011-03-03 | クゥアルコム・インコーポレイテッド | 低ノイズ及び低入力容量の差動ｍｄｓｌｎａ |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000174576A (ja) * | 1998-12-08 | 2000-06-23 | Fujitsu Ltd | 可変利得増幅器 |
| US6100758A (en) * | 1998-12-09 | 2000-08-08 | Ericsson Inc. | Low noise resistively matched amplifier |
| JP2005118124A (ja) * | 2003-10-14 | 2005-05-12 | Nabtesco Corp | 手押し操作式車両及び操作装置 |
| JP5007075B2 (ja) * | 2006-06-20 | 2012-08-22 | 株式会社マッキンリー | 長尺物の保持具 |
| JP5241456B2 (ja) * | 2008-12-02 | 2013-07-17 | 下西技研工業株式会社 | 支持装置 |
| US8479962B2 (en) * | 2011-03-17 | 2013-07-09 | Stephen Don Hall | Wet umbrella carrier |
| GB2515267A (en) * | 2013-05-13 | 2014-12-24 | Robert Cooper | Wheelchair cover |
| KR101448096B1 (ko) * | 2013-08-28 | 2014-10-08 | 장애인표준사업장비클시스템 주식회사 | 우산꽂이 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1134463A (en) * | 1978-10-13 | 1982-10-26 | Kyoichi Murakami | Circuit for converting single-ended input signals to a pair of differential output signals |
| JPH0775289B2 (ja) * | 1986-03-03 | 1995-08-09 | 株式会社日立製作所 | 相互コンダクタンス増幅回路 |
| JP2766264B2 (ja) * | 1987-10-12 | 1998-06-18 | 株式会社東芝 | 差動増幅回路 |
| US5821810A (en) * | 1997-01-31 | 1998-10-13 | International Business Machines Corporation | Method and apparatus for trim adjustment of variable gain amplifier |
-
1997
- 1997-01-16 JP JP00538097A patent/JP2002330038A/ja active Pending
- 1997-12-04 JP JP33447297A patent/JP4089839B2/ja not_active Expired - Lifetime
-
1998
- 1998-01-15 US US09/007,541 patent/US5999049A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006253857A (ja) * | 2005-03-09 | 2006-09-21 | Toyota Industries Corp | 検波回路及びその半導体装置 |
| JP2011507459A (ja) * | 2007-12-18 | 2011-03-03 | クゥアルコム・インコーポレイテッド | 低ノイズ及び低入力容量の差動ｍｄｓｌｎａ |
Also Published As
| Publication number | Publication date |
|---|---|
| US5999049A (en) | 1999-12-07 |
| JP4089839B2 (ja) | 2008-05-28 |
| JPH10257957A (ja) | 1998-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2766264B2 (ja) | 差動増幅回路 | |
| US5497123A (en) | Amplifier circuit having high linearity for cancelling third order harmonic distortion | |
| JPS6327912A (ja) | 基準電圧発生回路 | |
| JPS6141163B2 (ja) | ||
| JPH0775289B2 (ja) | 相互コンダクタンス増幅回路 | |
| JP3118393B2 (ja) | 差動増幅回路 | |
| JP2002330038A (ja) | エミッタ共通差動トランジスタ回路 | |
| JP3251759B2 (ja) | 可変利得増幅回路 | |
| JPH0452645B2 (ja) | ||
| US6300832B1 (en) | Gain variable amplifier apparatus having improved gain control linearity characteristics | |
| JPH09116350A (ja) | Ｏｔａ及びマルチプライヤ | |
| JP2001344559A (ja) | アナログ乗算回路および可変利得増幅回路 | |
| KR20030057278A (ko) | 이득 제어 회로 | |
| JP2748017B2 (ja) | リニア広帯域差動増幅器 | |
| JPH0398304A (ja) | 線形化差動増幅器 | |
| US4385364A (en) | Electronic gain control circuit | |
| JP3283137B2 (ja) | 可変利得増幅回路 | |
| US6104242A (en) | Highly linear transconductor with passive feedback | |
| JP2644191B2 (ja) | バッファアンプ | |
| USRE30572E (en) | Low distortion signal amplifier arrangement | |
| JP3153569B2 (ja) | 電圧電流変換回路 | |
| US6043700A (en) | Analog multiplier with thermally compensated gain | |
| JPH0478044B2 (ja) | ||
| JP4209072B2 (ja) | 全波整流回路 | |
| JPH0630425B2 (ja) | 広帯域可変利得増幅回路 |