JP2002314229A - Method for manufacturing flexible printed circuit board - Google Patents
Method for manufacturing flexible printed circuit boardInfo
- Publication number
- JP2002314229A JP2002314229A JP2001112050A JP2001112050A JP2002314229A JP 2002314229 A JP2002314229 A JP 2002314229A JP 2001112050 A JP2001112050 A JP 2001112050A JP 2001112050 A JP2001112050 A JP 2001112050A JP 2002314229 A JP2002314229 A JP 2002314229A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- plating
- insulating
- insulating layer
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＩＣやＬＳＩ等の
集積回路を搭載するフレキシブルプリント配線板（ＦＰ
Ｃ）の製造方法に関する。特に、携帯型情報端末機器や
携帯電話、小型ビデオ機器、小型電子カメラ等の電子機
器において小型化および軽量化に寄与する高精細なダブ
ルアクセスタイプのＦＰＣの製造を容易にし、生産歩留
まりを改善して生産性を向上させることができるＦＰＣ
の製造方法に関する。The present invention relates to a flexible printed circuit board (FP) on which an integrated circuit such as an IC or an LSI is mounted.
The present invention relates to the production method C). In particular, it facilitates the manufacture of high-definition double-access type FPCs that contribute to miniaturization and weight reduction in electronic devices such as portable information terminal devices, mobile phones, small video devices, and small electronic cameras, and improves production yield. FPC that can improve productivity
And a method for producing the same.
【０００２】[0002]
【従来の技術】従来から、絶縁性フィルムの一方の面に
導体からなる回路パターンを有し、回路パターンの絶縁
性フィルムとは反対面に設けた絶縁層と絶縁性フィルム
の各々に、回路パターンに達するアクセスホールを有す
るＦＰＣが知られている。2. Description of the Related Art Conventionally, an insulating film has a circuit pattern made of a conductor on one surface, and each of the insulating layer and the insulating film provided on the surface of the circuit pattern opposite to the insulating film has a circuit pattern. FPCs having an access hole reaching up to a maximum are known.
【０００３】このように導体層の両面にアクセスホール
を有するダブルアクセスタイプのＦＰＣでは、片面にア
クセスホールを設けたシングルアクセスタイプのものに
比べて、部品実装空間の有効利用を図り、電子機器の小
型化および薄型化に寄与することができる。また、絶縁
性フィルムの一方の面に回路パターンを形成した構成
（片面導体回路）では、絶縁性フィルムの両面に導体か
らなる回路パターンを形成した構成（両面導体回路）に
比べて、材料費および製造費が安価となり、また耐屈曲
性が良好である。As described above, the double access type FPC having the access holes on both sides of the conductor layer makes it possible to use the component mounting space more effectively than the single access type which has the access holes on one side. This can contribute to miniaturization and thinning. In addition, in the configuration in which the circuit pattern is formed on one surface of the insulating film (single-sided conductor circuit), the material cost and material cost are lower than in the configuration in which the circuit pattern made of a conductor is formed on both surfaces of the insulating film (double-sided conductor circuit). The manufacturing cost is low, and the bending resistance is good.
【０００４】以下に、第１の従来技術として、先穴開口
加工法により片面導体回路を有するダブルアクセスタイ
プのＦＰＣを製造する工程について、図２を参照しなが
ら説明する。Hereinafter, as a first prior art, a process of manufacturing a double access type FPC having a single-sided conductor circuit by a pre-opening method will be described with reference to FIG.
【０００５】図２（ａ）は、回路パターンとなる銅箔１
を示す。銅箔単体では、非常にハンドリング性が悪く、
皺が発生し易いため、通常は３５μｍ程度の厚みのもの
を使用する。この銅箔１に、図２（ｂ）に示すように、
接続・部品搭載・接点等に必要な部分（アクセスホール
となる部分）３を開口させた絶縁性フィルム（ポリイミ
ドフィルム等）２を積層する。この絶縁性フィルム２
は、積層用の接着剤層２ｂと絶縁層２ａとから構成され
ている。FIG. 2A shows a copper foil 1 serving as a circuit pattern.
Is shown. With copper foil alone, handling is very poor,
Since wrinkles are likely to occur, a material having a thickness of about 35 μm is usually used. As shown in FIG. 2 (b),
An insulating film (polyimide film or the like) 2 having a portion (portion to be an access hole) 3 necessary for connection, component mounting, contact and the like is opened. This insulating film 2
Is composed of an adhesive layer 2b for lamination and an insulating layer 2a.
【０００６】次に、図２（ｃ）に示すように、回路パタ
ーンを形成するためのエッチングレジスト層４を形成す
ると共に、開口部分３を保護するためのエッチングレジ
スト層５を形成する。そして、図２（ｄ）に示すよう
に、公知のエッチング法等により回路パターン（回路）
６を形成する。その後、図２（ｅ）に示すように、エッ
チングレジスト４、５を剥離する。Next, as shown in FIG. 2C, an etching resist layer 4 for forming a circuit pattern and an etching resist layer 5 for protecting the opening 3 are formed. Then, as shown in FIG. 2D, a circuit pattern (circuit) is formed by a known etching method or the like.
6 is formed. After that, as shown in FIG. 2E, the etching resists 4 and 5 are removed.
【０００７】続いて、図２（ｆ）に示すように、接続・
部品搭載・接点等に必要なもう一方の部分（アクセスホ
ールとなる部分）７を開口させた絶縁性フィルム（ポリ
イミドフィルム等）８を積層する。この絶縁性フィルム
８は、積層用の接着剤層８ｂと絶縁層８ａとから構成さ
れている。このとき、絶縁性フィルム８が積層される部
分は、回路パターン６が形成された凹凸部分９であり、
接着剤層８ｂの埋め込み性が悪いため、気泡が発生し易
い。Subsequently, as shown in FIG.
An insulating film (polyimide film or the like) 8 having another portion (a portion serving as an access hole) 7 necessary for component mounting and a contact is opened. The insulating film 8 includes an adhesive layer 8b for lamination and an insulating layer 8a. At this time, the portion where the insulating film 8 is laminated is the uneven portion 9 on which the circuit pattern 6 is formed,
Since the embedding property of the adhesive layer 8b is poor, bubbles are easily generated.
【０００８】その後、図２（ｇ）に示すように、回路パ
ターンの露出部（アクセスホールとなる部分）にパター
ンめっき１０を施す。Thereafter, as shown in FIG. 2 (g), a pattern plating 10 is applied to an exposed portion of the circuit pattern (a portion to be an access hole).
【０００９】次に、第２の従来技術として、レーザー開
口加工法により片面導体回路を有するダブルアクセスタ
イプのＦＰＣを製造する工程について、図３を参照しな
がら説明する。Next, as a second prior art, a process of manufacturing a double access type FPC having a single-sided conductor circuit by a laser aperture processing method will be described with reference to FIG.
【００１０】図３（ａ）は、絶縁性フィルム（ポリイミ
ドフィルム等）１１上に回路パターンとなる銅箔１を設
けた銅箔付き絶縁性フィルム１２を示す。銅箔１は、後
のレーザー加工工程において銅箔のみとなるために強度
が必要であり、最低でも１８μｍ程度の厚みが必要であ
る。FIG. 3A shows an insulating film 12 with a copper foil provided with a copper foil 1 serving as a circuit pattern on an insulating film (polyimide film or the like) 11. The copper foil 1 needs to have strength so that only the copper foil is used in a later laser processing step, and needs to have a thickness of at least about 18 μm.
【００１１】次に、図３（ｂ）に示すように、回路パタ
ーンを形成するためのエッチングレジスト層４を形成す
る。そして、図３（ｃ）に示すように、公知のエッチン
グ法等により回路パターン（回路）６を形成する。その
後、図３（ｄ）に示すように、エッチングレジスト４を
剥離する。Next, as shown in FIG. 3B, an etching resist layer 4 for forming a circuit pattern is formed. Then, as shown in FIG. 3C, a circuit pattern (circuit) 6 is formed by a known etching method or the like. Thereafter, as shown in FIG. 3D, the etching resist 4 is removed.
【００１２】続いて、図３（ｅ）に示すように、接続・
部品搭載・接点等に必要な部分（アクセスホールとなる
部分）３を開口させるため、レーザー光を照射してその
部分の絶縁性フィルム１１を除去する。Subsequently, as shown in FIG.
In order to open a part (a part to be an access hole) 3 necessary for component mounting, a contact and the like, the insulating film 11 is removed by irradiating a laser beam.
【００１３】次に、図３（ｆ）に示すように、接続・部
品搭載・接点等に必要なもう一方の部分（アクセスホー
ルとなる部分）７を開口させた絶縁性フィルム（ポリイ
ミドフィルム等）８を積層する。この絶縁性フィルム８
は、積層用の接着剤層８ｂと絶縁層８ａとから構成され
ている。このとき、絶縁性フィルム８が積層される部分
は、回路パターン６が形成された凹凸部分９であり、接
着剤層８ｂの埋め込み性が悪いため、気泡が発生し易
い。Next, as shown in FIG. 3 (f), an insulating film (polyimide film or the like) in which another portion (access hole portion) 7 necessary for connection, component mounting, contact and the like is opened. 8 is laminated. This insulating film 8
Is composed of an adhesive layer 8b for lamination and an insulating layer 8a. At this time, the portion where the insulating film 8 is laminated is the uneven portion 9 on which the circuit pattern 6 is formed, and since the embedding property of the adhesive layer 8b is poor, bubbles are likely to be generated.
【００１４】その後、図３（ｇ）に示すように、回路パ
ターンの露出部（アクセスホールとなる部分）にパター
ンめっき１０を施す。Thereafter, as shown in FIG. 3G, a pattern plating 10 is applied to an exposed portion of the circuit pattern (a portion to be an access hole).
【００１５】[0015]
【発明が解決しようとする課題】しかしながら、図２を
用いて説明した従来技術１においては、以下のような問
題点があった。（１）銅箔が厚い（３５μｍ程度）た
め、細線形成に限界がある。一般的には５０μｍの線幅
（ピッチ１００μｍ）が限界である。また、（２）両面
に積層する絶縁性フィルムの開口形状精度と積層位置精
度を考慮すると、回路パターンに対する絶縁性フィルム
の位置精度は±０．３ｍｍ以上必要となり、精密な部品
搭載を行うことができない。また、（３）フィルム積層
部分は回路パターンが形成された凹凸部分であり、絶縁
性フィルム積層用の接着剤を充分に埋め込むことができ
ず、気泡が発生し易い。これは、絶縁抵抗の低下や、部
品搭載時の加熱による発砲等の原因になる。また、
（４）パターンめっきを通常の電気めっき法により行う
場合、めっきリードが必要になる。また、めっきを施す
ために電流が流れない独立した回路部分に接続したリー
ドを、めっき後に切断するための穴が必要となる。これ
らに対応するためには設計時間が余分に必要であり、ま
た、切断穴を設けるためには製品面積が大きくなってコ
ストアップにつながる。さらに、（５）めっきリードを
必要としない無電解めっき法を用いる方法もあるが、回
路間が狭い場合には短絡し易く、一般的には５０μｍ間
隔が限界である。However, the prior art 1 described with reference to FIG. 2 has the following problems. (1) Since the copper foil is thick (about 35 μm), there is a limit in forming a fine wire. Generally, the limit is a line width of 50 μm (pitch: 100 μm). (2) In consideration of the opening shape accuracy and the laminating position accuracy of the insulating film to be laminated on both surfaces, the positional accuracy of the insulating film with respect to the circuit pattern needs to be ± 0.3 mm or more, so that precise component mounting can be performed. Can not. Further, (3) the film laminated portion is an uneven portion on which a circuit pattern is formed, and the adhesive for laminating the insulating film cannot be sufficiently embedded, and bubbles are easily generated. This causes a reduction in insulation resistance, firing due to heating when mounting components, and the like. Also,
(4) When pattern plating is performed by a normal electroplating method, plating leads are required. Further, a hole for cutting a lead connected to an independent circuit portion through which no current flows for plating after plating is required. To cope with these, extra design time is required, and providing a cut hole increases the product area and leads to an increase in cost. Furthermore, there is also a method of using (5) an electroless plating method that does not require plating leads, but short circuits are apt to occur when the distance between the circuits is narrow, and the limit is generally 50 μm.
【００１６】一方、図３を用いて説明した従来技術２に
おいては、以下のような問題点があった。（１）レーザ
ー加工により絶縁性フィルムが除去されるが、この部分
は銅箔のみとなって強度に乏しく、皺になり易いために
細線を維持することができない。一般的には５０μｍの
線幅（ピッチ１００μｍ）が限界である。また、（２）
片面に積層する絶縁性フィルムの開口形状精度と積層位
置精度を考慮すると、回路パターンに対する絶縁性フィ
ルムの位置精度は±０．３ｍｍ以上必要となり、精密な
部品搭載を行うことができない。また、（３）フィルム
積層部分は回路パターンが形成された凹凸部分であり、
絶縁性フィルム積層用の接着剤を充分に埋め込むことが
できず、気泡が発生し易い。これは、絶縁抵抗の低下
や、部品搭載時の加熱による発砲等の原因になる。ま
た、（４）パターンめっきを通常の電気めっき法により
行う場合、めっきリードが必要になる。また、めっきを
施すために電流が流れない独立した回路部分に接続した
リードを、めっき後に切断するための穴が必要となる。
これらに対応するためには設計時間が余分に必要であ
り、また、切断穴を設けるためには製品面積が大きくな
ってコストアップにつながる。さらに、（５）めっきリ
ードを必要としない無電解めっき法を用いる方法もある
が、回路間が狭い場合には短絡し易く、一般的には５０
μｍ間隔が限界である。On the other hand, the prior art 2 described with reference to FIG. 3 has the following problems. (1) The insulating film is removed by laser processing, but this portion is only a copper foil and has poor strength, and tends to wrinkle, so that a fine wire cannot be maintained. Generally, the limit is a line width of 50 μm (pitch: 100 μm). Also, (2)
In consideration of the accuracy of the opening shape of the insulating film laminated on one side and the positional accuracy of the lamination, the positional accuracy of the insulating film with respect to the circuit pattern needs to be ± 0.3 mm or more, so that precise component mounting cannot be performed. Further, (3) the film laminated portion is an uneven portion on which a circuit pattern is formed,
The adhesive for laminating the insulating film cannot be sufficiently embedded, and bubbles are easily generated. This causes a reduction in insulation resistance, firing due to heating when mounting components, and the like. (4) When performing pattern plating by a normal electroplating method, a plating lead is required. Further, a hole for cutting a lead connected to an independent circuit portion through which no current flows for plating after plating is required.
To cope with these, extra design time is required, and providing a cut hole increases the product area and leads to an increase in cost. Further, there is a method using (5) an electroless plating method that does not require plating leads. However, when a circuit is narrow, a short circuit easily occurs.
The μm interval is the limit.
【００１７】本発明は、このような従来技術の課題を解
決するべくなされたものであり、高精細回路形成による
配線密度の向上、精密部品搭載が可能となる開口位置精
度の向上、積層された絶縁性フィルムや絶縁層の信頼性
向上およびパターンめっき工程の歩留まりの向上を図る
ことができるフレキシブルプリント配線板の製造方法を
提供することを目的とする。The present invention has been made to solve such problems of the prior art, and has improved wiring density by forming a high-definition circuit, improved opening position accuracy to enable mounting of precision components, and improved lamination. An object of the present invention is to provide a method for manufacturing a flexible printed wiring board, which can improve the reliability of an insulating film or an insulating layer and the yield of a pattern plating step.
【００１８】[0018]
【課題を解決するための手段】本発明のフレキシブルプ
リント配線板は、一対の絶縁層の間に導体からなる回路
パターンが挟持され、両絶縁層の各々に該回路パターン
該回路パターンに達するアクセスホールを有するフレキ
シブルプリント配線板を製造する方法であって、一方の
表面に回路パターン用の導体層を設けた絶縁性フィルム
からなる第１の絶縁層の該導体層側の表面に、回路パタ
ーン部分を除いた逆パターンのレジスト層を形成する第
１のステップと、該レジスト層表面および導体層表面に
わたってめっきを施す第２のステップと、めっき層表面
に第２の絶縁層を積層形成する第３のステップと、該第
１の絶縁層および該第２の絶縁層においてアクセスホー
ルとなる部分にレーザー光を照射して、その部分の絶縁
層を除去して開口部を形成する第４のステップと、該第
１の絶縁層の開口部から露出している導体層部分および
該第２の絶縁層の開口部から露出しているめっき層部分
を、エッチングによりレジスト層表面が露出するまで除
去する第５のステップと、該第１の絶縁層の開口部から
露出している導体層部分の表面および該第２の絶縁層の
開口部から露出しているめっき層部分の表面にさらにめ
っきを施す第６のステップと、該レジスト層を除去した
後、エッチングにより回路パターン間に残った導体層部
分およびめっき層部分を除去する第７のステップとを含
み、そのことにより上記目的が達成される。According to the flexible printed wiring board of the present invention, a circuit pattern composed of a conductor is sandwiched between a pair of insulating layers, and an access hole reaching the circuit pattern is provided in each of the two insulating layers. A method for manufacturing a flexible printed wiring board having a circuit pattern portion on the conductor layer side surface of a first insulating layer comprising an insulating film provided with a circuit pattern conductor layer on one surface. A first step of forming a resist layer having the removed reverse pattern, a second step of plating over the resist layer surface and the conductor layer surface, and a third step of laminating and forming a second insulating layer on the plating layer surface Step: irradiating a portion of the first insulating layer and the second insulating layer which will be an access hole with a laser beam, removing the insulating layer at the portion, and opening the portion. Forming a resist layer by etching the conductor layer portion exposed from the opening of the first insulating layer and the plating layer portion exposed from the opening of the second insulating layer. A fifth step of removing the surface until the surface is exposed, and a surface of the conductor layer portion exposed from the opening of the first insulating layer and a plating layer portion exposed from the opening of the second insulating layer. A sixth step of further plating the surface of the substrate, and a seventh step of removing the conductor layer portion and the plating layer portion remaining between the circuit patterns by etching after removing the resist layer, whereby The above object is achieved.
【００１９】前記第２のステップにおいて、前記めっき
層の厚みをレジスト層の厚みよりも厚くして、前記レジ
スト層を覆うようにめっきを施し、めっき層表面を平滑
化するのが好ましい。In the second step, it is preferable that the thickness of the plating layer is larger than the thickness of the resist layer, plating is performed so as to cover the resist layer, and the surface of the plating layer is smoothed.
【００２０】前記第３のステップにおいて、平滑化され
ためっき層表面に第２の絶縁層を積層形成するのが好ま
しい。In the third step, a second insulating layer is preferably formed on the smoothed plating layer surface.
【００２１】前記第４のステップにおいて、前記導体層
または前記めっき層によりレーザー光が反射され、前記
第１の絶縁層および前記第２の絶縁層のみが除去される
ようにすることができる。[0021] In the fourth step, the laser beam is reflected by the conductor layer or the plating layer, and only the first insulating layer and the second insulating layer are removed.
【００２２】前記第５のステップにおいて、前記第１の
絶縁層の開口部から露出している導体層部分および前記
第２の絶縁層の開口部から露出しているめっき層部分を
同時にエッチングすることができる。In the fifth step, the conductor layer portion exposed from the opening of the first insulating layer and the plating layer portion exposed from the opening of the second insulating layer are simultaneously etched. Can be.
【００２３】前記第７のステップにおいて、前記回路パ
ターン間に残った導体層部分およびめっき層部分を同時
にエッチングすることができる。In the seventh step, the conductor layer portion and the plating layer portion remaining between the circuit patterns can be simultaneously etched.
【００２４】前記第５のステップにおいて、導体層部分
および前記めっき層部分が、前記レジスト層厚みよりも
薄くなるようにエッチングを行うのが好ましい。[0024] In the fifth step, it is preferable that the etching is performed so that the conductor layer portion and the plating layer portion are thinner than the resist layer.
【００２５】前記第６のステップにおいて、回路パター
ン間を接続するめっきリードおよびめっきリードを切断
する穴を別に設けることなく電気めっきを行うことがで
きる。In the sixth step, electroplating can be performed without separately providing a plating lead for connecting between circuit patterns and a hole for cutting the plating lead.
【００２６】以下に、本発明の作用について説明する。The operation of the present invention will be described below.
【００２７】本発明にあっては、片面導体回路を有する
ダブルアクセスタイプのＦＰＣの製造において、一方の
表面に回路パターン用の導体層を設けた絶縁性フィルム
を用いることにより、従来技術１のように厚い導体層を
用いる必要がない。また、レーザー加工により絶縁層を
除去する際に、導体層またはめっき層の裏面にレジスト
層や他方の絶縁層が存在するため、従来技術２のように
厚い導体層を用いる必要がない。よって、０．１μｍ〜
２μｍ程度の極薄銅箔を用いることができ、配線の細線
化が可能である。According to the present invention, in the manufacture of a double access type FPC having a single-sided conductor circuit, an insulating film having a conductor layer for a circuit pattern on one surface is used, as in the prior art 1. It is not necessary to use a thick conductor layer. When the insulating layer is removed by laser processing, a resist layer or the other insulating layer is present on the back surface of the conductor layer or the plating layer. Therefore, from 0.1 μm
An ultra-thin copper foil of about 2 μm can be used, and the wiring can be thinned.
【００２８】絶縁層の開口部はレーザー加工により設け
られ、さらに、その下の導体層またはめっき層によりレ
ーザー光が反射されて絶縁層のみが除去されるため、開
口位置精度に優れている。従来技術１および従来技術２
のように絶縁性フィルムの開口形状精度と積層位置精度
により部品搭載精度が低くなることはなく、精密な部品
搭載が可能となる。The opening of the insulating layer is provided by laser processing, and the laser beam is reflected by the conductor layer or plating layer thereunder to remove only the insulating layer, so that the opening position accuracy is excellent. Prior art 1 and prior art 2
As described above, the component mounting accuracy does not decrease due to the opening shape accuracy and the laminating position accuracy of the insulating film, and accurate component mounting becomes possible.
【００２９】第２の絶縁層を印刷やフィルム積層で形成
する際に、絶縁層を印刷する部分や絶縁性フィルムを積
層する部分はめっき層表面であり、従来技術１および従
来技術２のように回路パターンが形成された凹凸部分で
はない。よって、絶縁層や絶縁性フィルム積層用接着剤
が充分に埋め込まれ、絶縁抵抗の劣化が生じない。さら
に、めっき層の厚みをレジスト層の厚みよりも厚くして
レジスト層を覆うようにめっきを施すことにより、めっ
き層表面を平滑化することができる。この場合、平滑化
されためっき層表面に第２の絶縁層を積層形成すること
ができるので、や部品搭載時の加熱による発砲等が生じ
ず、さらに信頼性を向上させることが可能である。ま
た、めっき層の厚みを１０μｍ〜２０μｍ程度と薄くす
ることにより、最終的に得られる回路パターンの厚みが
薄くなり、柔軟性が向上する。When forming the second insulating layer by printing or film lamination, the portion where the insulating layer is printed or the portion where the insulating film is laminated is the surface of the plating layer. It is not an uneven portion where a circuit pattern is formed. Therefore, the insulating layer or the adhesive for laminating the insulating film is sufficiently embedded, and the deterioration of the insulation resistance does not occur. Further, the plating layer is made thicker than the resist layer and is plated so as to cover the resist layer, whereby the surface of the plating layer can be smoothed. In this case, since the second insulating layer can be laminated on the smoothed plating layer surface, there is no occurrence of firing or the like due to heating at the time of mounting components, and the reliability can be further improved. In addition, by reducing the thickness of the plating layer to about 10 μm to 20 μm, the thickness of the finally obtained circuit pattern is reduced, and the flexibility is improved.
【００３０】導体層表面またはパターンめっきを行う際
には、回路パターンの間に導体層またはめっき層が残っ
ている。よって、従来技術１および従来技術２のよう
に、回路パターン間を接続するめっきリードや独立した
回路部分に接続したリードをめっき後に切断する穴を別
に設けることなく、電気めっきを行うことが可能であ
る。When the surface of the conductor layer or the pattern plating is performed, the conductor layer or the plating layer remains between the circuit patterns. Therefore, electroplating can be performed without providing a separate hole after plating for plating leads for connecting between circuit patterns and leads for connecting to independent circuit portions as in the prior arts 1 and 2. is there.
【００３１】第１の絶縁層および第２の絶縁層の開口部
から露出している導体層やめっき層は、同時にエッチン
グすることができる。このとき、導体層およびめっき層
がレジスト層厚みよりも薄くなるようにエッチングする
ことにより、パターンめっきを行う際に逆パターン部分
のレジスト層が隣接回路間のダムとなり、パターンめっ
きが隣接回路と短絡されない。パターンめっき後、回路
パターン間に残った導体層やめっき層は同時にエッチン
グすることができる。The conductor layer and the plating layer exposed from the openings of the first insulating layer and the second insulating layer can be simultaneously etched. At this time, by etching so that the conductor layer and the plating layer are thinner than the resist layer thickness, when performing pattern plating, the resist layer in the reverse pattern portion becomes a dam between adjacent circuits, and the pattern plating is short-circuited with the adjacent circuit. Not done. After the pattern plating, the conductor layer and the plating layer remaining between the circuit patterns can be simultaneously etched.
【００３２】[0032]
【発明の実施の形態】以下に、本発明の実施の形態につ
いて、図面を参照しながら説明する。図１は、本実施形
態の片面導体回路を有するダブルアクセスタイプのＦＰ
Ｃを製造する工程について、説明するための断面図であ
る。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a double-access type FP having a single-sided conductor circuit according to the present embodiment.
It is sectional drawing for demonstrating the process of manufacturing C.
【００３３】図１（ａ）は、絶縁性フィルム（ポリイミ
ドフィルム等）１１上に回路パターンとなる銅箔１を設
けた銅箔付き絶縁性フィルム１２を示す。銅箔１は、
０．１μｍ〜２μｍ程度の厚みが好ましく、ここでは１
μｍ程度の厚みのものを用いる。この銅箔付き絶縁性フ
ィルム１２としては、一般に市販されている所謂めっき
タイプの２層基材（絶縁性フィルムからなる基材の上に
めっき層が形成されているもの）を用いることができ
る。FIG. 1A shows an insulating film 12 with a copper foil provided with a copper foil 1 serving as a circuit pattern on an insulating film (polyimide film or the like) 11. Copper foil 1
The thickness is preferably about 0.1 μm to 2 μm.
The one having a thickness of about μm is used. As the insulating film 12 with a copper foil, a so-called plating-type two-layer base material that is generally commercially available (a plating layer formed on a base material made of an insulating film) can be used.
【００３４】次に、図１（ｂ）に示すように、回路パタ
ーンを形成するために回路パターン部分を除いた逆パタ
ーンにレジスト層１３を形成する。このレジスト層１３
のパターンは、一般的なアディティブ法により形成する
ことができる。Next, as shown in FIG. 1B, in order to form a circuit pattern, a resist layer 13 is formed in a reverse pattern excluding the circuit pattern portion. This resist layer 13
Can be formed by a general additive method.
【００３５】続いて、図１（ｃ）に示すように、銅めっ
き１４を施す。このとき、めっき層１４の厚みを、レジ
スト層１３の厚みよりも例えば１μｍ程度厚くすること
により、平滑な銅めっき面が得られる。このめっき層の
厚みは薄くすることが好ましく、具体的には１０μｍ〜
２０μｍ程度であるのが好ましい。Subsequently, as shown in FIG. 1C, a copper plating 14 is applied. At this time, by making the thickness of the plating layer 14 larger than the thickness of the resist layer 13 by, for example, about 1 μm, a smooth copper plating surface can be obtained. It is preferable that the thickness of the plating layer is thin, specifically, 10 μm to
It is preferably about 20 μm.
【００３６】その後、図１（ｄ）に示すように、めっき
層１４の上に絶縁性フィルム（ポリイミドフィルム等）
８を積層する。この絶縁性フィルム８は、積層用の接着
剤層８ｂと絶縁層８ａとから構成されている。このと
き、絶縁性フィルム８が積層される部分は、平滑な銅め
っき面であり、気泡が発生しない。さらに、平滑な銅め
っき面の上に絶縁層を形成することができるため、上記
絶縁性フィルムの積層による以外に、印刷法により絶縁
層を形成することもできる。Thereafter, as shown in FIG. 1D, an insulating film (polyimide film or the like) is formed on the plating layer 14.
8 is laminated. The insulating film 8 includes an adhesive layer 8b for lamination and an insulating layer 8a. At this time, the portion where the insulating film 8 is laminated is a smooth copper plated surface, and no bubbles are generated. Further, since the insulating layer can be formed on the smooth copper plating surface, the insulating layer can be formed by a printing method in addition to the lamination of the insulating films.
【００３７】次に、図１（ｅ）に示すように、接続・部
品搭載・接点等に必要な部分（アクセスホールとなる部
分）３を開口させるため、レーザー光を照射してその部
分の絶縁性フィルム１１、２ｂを除去する。このとき、
レーザー光や銅箔や銅めっき層により反射されるため、
絶縁性フィルム（絶縁性樹脂）のみが除去され、開口精
度を±５０μｍ以下とすることができる。Next, as shown in FIG. 1E, in order to open a portion (a portion to be an access hole) 3 necessary for connection, component mounting, contact, etc., a laser beam is irradiated to insulate the portion. The conductive films 11 and 2b are removed. At this time,
Because it is reflected by laser light or copper foil or copper plating layer,
Only the insulating film (insulating resin) is removed, and the opening accuracy can be reduced to ± 50 μm or less.
【００３８】続いて、図１（ｆ）に示すように、上記開
口部３から露出した銅箔１部分および銅めっき層１４部
分を上記レジスト層１３よりも各々片側１μｍ程度多く
エッチングする１次エッチングを行う。このときのエッ
チングは、所謂ソフトエッチングと称される過酸化水素
系や有機酸系等のエッチング液により対応することがで
きる。Subsequently, as shown in FIG. 1 (f), primary etching for etching the copper foil 1 portion and the copper plating layer 14 exposed from the opening 3 more by about 1 μm on each side than the resist layer 13. I do. The etching at this time can be handled by a so-called soft etching, such as a hydrogen peroxide-based or organic acid-based etchant.
【００３９】その後、図１（ｇ）に示すように、回路パ
ターンの露出部（アクセスホールとなる部分）にパター
ンめっきを施す。このとき、回路パターンの間には銅箔
１および銅めっき層１４が部分的に残っているため、独
立した回路パターンが存在せず、電気めっき法による全
ての回路にめっきを施すことができる。よって、めっき
リードやめっき後のリード切断穴を設ける必要がない。
さらに、逆パターン部分のレジスト層１３が隣接回路間
のダムとなって、パターンめっき層１０が隣接回路と短
絡することはない。Thereafter, as shown in FIG. 1 (g), pattern plating is applied to an exposed portion (a portion to be an access hole) of the circuit pattern. At this time, since the copper foil 1 and the copper plating layer 14 partially remain between the circuit patterns, there is no independent circuit pattern, and all circuits can be plated by electroplating. Therefore, there is no need to provide a plating lead or a lead cutting hole after plating.
Further, the resist layer 13 in the reverse pattern portion does not serve as a dam between adjacent circuits, and the pattern plating layer 10 does not short-circuit with the adjacent circuit.
【００４０】次に、図１（ｈ）に示すように、レジスト
層１３を除去する。その後、図１（ｉ）に示すように、
回路パターンの間に残っている銅箔１部分および銅めっ
き層１４部分をエッチングして本実施形態のＦＰＣを完
成する。このとき、上記レジスト層１３の厚みよりも各
々片側１μｍ程度多くエッチングするが、所謂ソフトエ
ッチングと称される過酸化水素系や有機酸系等のエッチ
ング液により対応することができる。Next, as shown in FIG. 1H, the resist layer 13 is removed. Then, as shown in FIG.
The portion of the copper foil 1 and the portion of the copper plating layer 14 remaining between the circuit patterns are etched to complete the FPC of the present embodiment. At this time, each side is etched by about 1 μm more than the thickness of the resist layer 13, but can be dealt with by a so-called soft etching, such as a hydrogen peroxide-based or organic acid-based etchant.
【００４１】[0041]
【発明の効果】以上詳述したように、本発明によれば、
（１）５０μｍ以下の線幅（ピッチ１００μｍ）で配線
を形成することができる。また、（２）接続・部品搭載
・接点等に必要とされるダブルアクセス部分の開口位置
精度に優れており、精密な部品搭載を行うことができ
る。また、（３）フィルム積層部分や絶縁層印刷部分を
平滑化された部分とすることができるので絶縁性や耐熱
性等の信頼性を向上させることができる。また、（４）
最終的に独立したパターンとなる回路に対しても、通常
の電気めっき法によりパターンめっきを行うことができ
る。また、めっきリードやリードをめっき後に切断する
ための穴が不要であり、製造コストの低廉価化を図るこ
とができる。さらに、（５）隣接回路と接続しないよう
にパターンめっきを行うことができるため、製造歩留ま
りを向上させることができる。As described in detail above, according to the present invention,
(1) Wiring can be formed with a line width of 50 μm or less (pitch: 100 μm). Further, (2) the opening position accuracy of the double access portion required for connection, component mounting, contact, and the like is excellent, and precise component mounting can be performed. Further, (3) the film lamination portion and the insulating layer printing portion can be smoothed portions, so that reliability such as insulation and heat resistance can be improved. Also, (4)
Pattern plating can also be performed on a circuit that eventually becomes an independent pattern by a normal electroplating method. Further, a plating lead or a hole for cutting the lead after plating is not required, and the manufacturing cost can be reduced. Further, (5) since the pattern plating can be performed so as not to connect to the adjacent circuit, the production yield can be improved.
【図１】（ａ）〜（ｉ）は、本発明の一実施形態である
ＦＰＣの製造工程について説明するための断面図であ
る。FIGS. 1A to 1I are cross-sectional views for explaining a manufacturing process of an FPC according to an embodiment of the present invention.
【図２】（ａ）〜（ｇ）は、従来技術１のＦＰＣの製造
工程について説明するための断面図である。FIGS. 2A to 2G are cross-sectional views for describing a manufacturing process of an FPC according to Conventional Technique 1. FIGS.
【図３】（ａ）〜（ｇ）は、従来技術２のＦＰＣの製造
工程について説明するための断面図である。FIGS. 3A to 3G are cross-sectional views for explaining a manufacturing process of an FPC according to Conventional Technique 2. FIG.
１ 銅箔 ２ 絶縁性フィルム ２ａ 絶縁層 ２ｂ 積層用接着剤 ３ 開口部分（アクセスホール） ４ レジスト層 ５ 保護用レジスト層 ６ 回路パターン ７ 開口部分 （アクセスホール） ８ 絶縁性フィルム ８ａ 絶縁層 ８ｂ 積層用接着剤 ９ 凹凸部 １０ パターンめっき層 １１ 絶縁性樹脂フィルム １２ 銅箔付き絶縁性樹脂フィルム １３ 逆パターン部分に形成されたレジスト層 １４ 銅めっき層 DESCRIPTION OF SYMBOLS 1 Copper foil 2 Insulating film 2a Insulating layer 2b Laminating adhesive 3 Opening part (access hole) 4 Resist layer 5 Protective resist layer 6 Circuit pattern 7 Opening part (access hole) 8 Insulating film 8a Insulating layer 8b For laminating Adhesive 9 Uneven portion 10 Pattern plating layer 11 Insulating resin film 12 Insulating resin film with copper foil 13 Resist layer formed in reverse pattern portion 14 Copper plating layer
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E338 AA12 BB19 EE23 EE31 5E339 AA02 AB02 AC01 AC10 AD03 AE01 BD06 BD08 BE11 BE13 CE12 GG02 5E343 AA02 AA12 AA33 BB12 BB14 BB24 BB67 BB71 CC61 DD21 DD43 DD76 GG06 GG08 GG11 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5E338 AA12 BB19 EE23 EE31 5E339 AA02 AB02 AC01 AC10 AD03 AE01 BD06 BD08 BE11 BE13 CE12 GG02 5E343 AA02 AA12 AA33 BB12 BB14 BB24 BB67 BB71 CC61 DD21 DD43 DD76 GG06 GG06
Claims (8)
ターンが挟持され、両絶縁層の各々に該回路パターン該
回路パターンに達するアクセスホールを有するフレキシ
ブルプリント配線板を製造する方法であって、 一方の表面に回路パターン用の導体層を設けた絶縁性フ
ィルムからなる第１の絶縁層の該導体層側の表面に、回
路パターン部分を除いた逆パターンのレジスト層を形成
する第１のステップと、 該レジスト層表面および導体層表面にわたってめっきを
施す第２のステップと、 めっき層表面に第２の絶縁層を積層形成する第３のステ
ップと、 該第１の絶縁層および該第２の絶縁層においてアクセス
ホールとなる部分にレーザー光を照射して、その部分の
絶縁層を除去して開口部を形成する第４のステップと、 該第１の絶縁層の開口部から露出している導体層部分お
よび該第２の絶縁層の開口部から露出しているめっき層
部分を、エッチングによりレジスト層表面が露出するま
で除去する第５のステップと、 該第１の絶縁層の開口部から露出している導体層部分の
表面および該第２の絶縁層の開口部から露出しているめ
っき層部分の表面にさらにめっきを施す第６のステップ
と、 該レジスト層を除去した後、エッチングにより回路パタ
ーン間に残った導体層部分およびめっき層部分を除去す
る第７のステップとを含むことを特徴とするフレキシブ
ルプリント配線板の製造方法。1. A method for manufacturing a flexible printed wiring board having a circuit pattern comprising a conductor sandwiched between a pair of insulating layers, and having an access hole reaching each of the circuit patterns in each of the two insulating layers. Forming a resist layer having a reverse pattern excluding a circuit pattern portion on a surface of a first insulating layer formed of an insulating film having a conductor layer for a circuit pattern provided on one surface thereof on a side of the conductor layer; A second step of plating over the surface of the resist layer and the surface of the conductor layer; a third step of laminating and forming a second insulating layer on the surface of the plating layer; and the first insulating layer and the second A fourth step of irradiating a portion of the insulating layer to be an access hole with a laser beam and removing the insulating layer at that portion to form an opening; and forming an opening in the first insulating layer. A fifth step of removing the conductor layer portion exposed from the substrate and the plating layer portion exposed from the opening of the second insulating layer until the resist layer surface is exposed by etching; A sixth step of further plating the surface of the conductor layer portion exposed from the opening of the layer and the surface of the plating layer portion exposed from the opening of the second insulating layer; and removing the resist layer. And removing the conductive layer portion and the plating layer portion remaining between the circuit patterns by etching after etching. 7. A method for manufacturing a flexible printed wiring board, comprising:
き層の厚みをレジスト層の厚みよりも厚くして、前記レ
ジスト層を覆うようにめっきを施し、めっき層表面を平
滑化する請求項１に記載のフレキシブルプリント配線板
の製造方法。2. The method according to claim 1, wherein, in the second step, the thickness of the plating layer is made larger than the thickness of the resist layer, plating is performed so as to cover the resist layer, and the surface of the plating layer is smoothed. The method for producing a flexible printed wiring board according to the above.
れためっき層表面に第２の絶縁層を積層形成する請求項
２に記載のフレキシブルプリント配線板の製造方法。3. The method for manufacturing a flexible printed wiring board according to claim 2, wherein in the third step, a second insulating layer is formed on the smoothed plating layer surface.
層または前記めっき層によりレーザー光が反射され、前
記第１の絶縁層および前記第２の絶縁層のみが除去され
る請求項１乃至請求項３のいずれかに記載のフレキシブ
ルプリント配線板の製造方法。4. In the fourth step, a laser beam is reflected by the conductor layer or the plating layer, and only the first insulating layer and the second insulating layer are removed. 3. The method for manufacturing a flexible printed wiring board according to any one of the above items 3.
の絶縁層の開口部から露出している導体層部分および前
記第２の絶縁層の開口部から露出しているめっき層部分
を同時にエッチングする請求項１乃至請求項４のいずれ
かに記載のフレキシブルプリント配線板の製造方法。5. The method according to claim 5, wherein in the fifth step, the first
The flexible part according to any one of claims 1 to 4, wherein the conductor layer part exposed from the opening of the insulating layer and the plating layer part exposed from the opening of the second insulating layer are simultaneously etched. Manufacturing method of printed wiring board.
パターン間に残った導体層部分およびめっき層部分を同
時にエッチングする請求項１乃至請求項５のいずれかに
記載のフレキシブルプリント配線板の製造方法。6. The method for manufacturing a flexible printed wiring board according to claim 1, wherein in the seventh step, the conductor layer portion and the plating layer portion remaining between the circuit patterns are simultaneously etched. .
分および前記めっき層部分が、前記レジスト層厚みより
も薄くなるようにエッチングを行う請求項１乃至請求項
６のいずれかに記載のフレキシブルプリント配線板の製
造方法。7. The flexible print according to claim 1, wherein, in the fifth step, the conductive layer portion and the plating layer portion are etched so as to be thinner than the thickness of the resist layer. Manufacturing method of wiring board.
ーン間を接続するめっきリードおよびめっきリードを切
断する穴を別に設けることなく電気めっきを行う請求項
１乃至請求項７のいずれかに記載のフレキシブルプリン
ト配線板の製造方法。8. The flexible device according to claim 1, wherein in the sixth step, electroplating is performed without separately providing a plating lead for connecting between circuit patterns and a hole for cutting the plating lead. Manufacturing method of printed wiring board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001112050A JP2002314229A (en) | 2001-04-10 | 2001-04-10 | Method for manufacturing flexible printed circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001112050A JP2002314229A (en) | 2001-04-10 | 2001-04-10 | Method for manufacturing flexible printed circuit board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002314229A true JP2002314229A (en) | 2002-10-25 |
Family
ID=18963523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001112050A Withdrawn JP2002314229A (en) | 2001-04-10 | 2001-04-10 | Method for manufacturing flexible printed circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002314229A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103648236A (en) * | 2013-12-31 | 2014-03-19 | 深圳市深联电路有限公司 | Method for improving PCB (Printed Circuit Board) metal binding local windowing |
| CN104320916A (en) * | 2014-11-14 | 2015-01-28 | 镇江华印电路板有限公司 | Hollow-type double-sided flexible printed circuit board |
-
2001
- 2001-04-10 JP JP2001112050A patent/JP2002314229A/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103648236A (en) * | 2013-12-31 | 2014-03-19 | 深圳市深联电路有限公司 | Method for improving PCB (Printed Circuit Board) metal binding local windowing |
| CN103648236B (en) * | 2013-12-31 | 2016-09-21 | 深圳市深联电路有限公司 | The method windowed in a kind of PCB of improvement metal hemming edge local |
| CN104320916A (en) * | 2014-11-14 | 2015-01-28 | 镇江华印电路板有限公司 | Hollow-type double-sided flexible printed circuit board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7581312B2 (en) | Method for manufacturing multilayer flexible printed circuit board | |
| KR100722621B1 (en) | Method for manufacturing Rigid-flexible Printed Circuit Board | |
| US7897055B2 (en) | Method for manufacturing multilayer flexible printed circuit board | |
| JP2009081342A (en) | Multilayer printed wiring board and its manufacturing method | |
| JP2009231770A (en) | Multilayer flexible printed wiring board and its manufacturing method | |
| CN103635036A (en) | Flexible multilayer circuit board and method of manufacturing same | |
| JP2010016339A (en) | Module using multilayer flexible printed circuit board and method of manufacturing the same | |
| JP2013526774A (en) | Double-sided flexible printed circuit board and manufacturing method thereof | |
| JP3226959B2 (en) | Manufacturing method of multilayer flexible printed circuit board | |
| TWI252721B (en) | Method of manufacturing double-sided printed circuit board | |
| KR101317597B1 (en) | Method for forming via hole and outer circuit layer of printed circuit board | |
| KR101946989B1 (en) | The printed circuit board and the method for manufacturing the same | |
| JP2002314229A (en) | Method for manufacturing flexible printed circuit board | |
| JP4070429B2 (en) | Rigid flex printed wiring board and manufacturing method thereof | |
| JP4699136B2 (en) | Method for manufacturing flexible printed circuit board | |
| JP2005175185A (en) | Flexible wiring board | |
| KR20210156005A (en) | Method for manufacturing flexible printed circuit board | |
| JP2008311544A (en) | Method for manufacturing compound multilayer printed-wiring board | |
| JP2006156576A (en) | Method of manufacturing rigid flex multilayer printed wiring board | |
| KR101283164B1 (en) | The printed circuit board and the method for manufacturing the same | |
| KR100566912B1 (en) | A manufacture method of flexible printed circuit board | |
| JP2000353726A (en) | Manufacture of film carrier | |
| JPH06252529A (en) | Manufacture of printed wiring board | |
| JP4443105B2 (en) | Multilayer substrate with flying tail and method for producing multilayer laminate | |
| JP4359990B2 (en) | Film carrier manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080701 |