JP2002314086A - Ｍｏｓｆｅｔ - Google Patents

Ｍｏｓｆｅｔ

Info

Publication number
JP2002314086A
JP2002314086A JP2001115265A JP2001115265A JP2002314086A JP 2002314086 A JP2002314086 A JP 2002314086A JP 2001115265 A JP2001115265 A JP 2001115265A JP 2001115265 A JP2001115265 A JP 2001115265A JP 2002314086 A JP2002314086 A JP 2002314086A
Authority
JP
Japan
Prior art keywords
sense
electrode
pad electrode
mosfet
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001115265A
Other languages
English (en)
Other versions
JP5014534B2 (ja
Inventor
Shin Oikawa
慎 及川
Madoka Nishikawa
円 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001115265A priority Critical patent/JP5014534B2/ja
Publication of JP2002314086A publication Critical patent/JP2002314086A/ja
Application granted granted Critical
Publication of JP5014534B2 publication Critical patent/JP5014534B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20754—Diameter ranges larger or equal to 40 microns less than 50 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/2076—Diameter ranges equal to or larger than 100 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】センス端子付きＭＯＳＦＥＴでは、チップ表面
のソース電極の近くにセンスパッド電極が設けられてお
り、センスパッド電極の直下にはセンス端子としてのセ
ルが設けられているため、ボンディングワイヤ圧着時に
その衝撃によりチップにクラックが発生することがあっ
た。また、センスパッド領域が大きく、実動作領域の低
減や、ＩＣとの配線の複雑化などの問題があった。 【解決手段】本発明は、センス部に隣接してセルを配置
しない平坦な領域を設け、その上にセンスパッド電極を
設けることにより、２’nｄボンドの圧着時の衝撃によ
るチップクラックの発生を抑制するものである。また、
ゲートパッド電極とセンスパッド電極を近づけることに
よりＩＣとの配線が容易となり、オンするタイミングの
ずれを低減できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はＭＯＳＦＥＴに係
り、特にセンス端子付きＭＯＳＦＥＴの組み立て時にお
いてチップのクラックを抑制するＭＯＳＦＥＴに関す
る。
【０００２】
【従来の技術】情報化社会の進展に伴い、一般家庭を含
め電子機器は著しく普及し、スイッチング電源は小型で
低損失のため、ほとんどの電子機器に利用されている。
このため、最近の電子機器の多様化は電源に対する要求
をますます複雑なものにしており、特にスイッチング電
源のワンチップ化は電源の究極の課題と考えられる。ス
イッチング電源の小型化を達成するための基本的手段と
しては、スイッチング周波数の高周波化、損失の低減、
部品数の低減と機能化がある。これらの手段により実際
に製品化を行うには、低コスト化の厳しい関門を通らな
ければならず、それには量産化に適する方式であること
が条件となる。
【０００３】また、省エネルギーの立場から、火をいれ
たままスタンバイ状態にあるときの電力、すなわちホッ
トスタンバイ電力は小さいことが必要で、できればゼロ
が望ましい。スタンバイ電力を低減するには出力に応じ
て回路の動作電力を減少させることが必要である。これ
には間欠発振の利用が一般に用いられているが、より完
全に行うには、制御電力を出力から取る、いわゆる自励
形回路の適用が有効である。自励形回路ではＲＣＣ（Ri
nging Choke Converter）がよく知られており、ＲＣ
Ｃ方式のスイッチング電源ＩＣには、多くの場合、電流
検出用のセンス端子付きＭＯＳＦＥＴが用いられてい
る。また、近年ではＲＣＣ方式のスイッチング電源ＩＣ
とセンス端子付きＭＯＳＦＥＴを2段重ねにすることに
より小型パッケージに内蔵が可能となっている。
【０００４】図４に従来のセンス端子付きＭＯＳＦＥＴ
の上面図を示す。センス端子付きＭＯＳＦＥＴ２００
は、ゲートパッド電極３１と、センス部３２と、センス
パッド電極３３と、ゲート連結電極３４と、実動作領域
３５と、ＭＯＳトランジスタのセル３６と、ソース電極
３７と、シールド電極３８と、ソースパッド電極３９と
で構成される。
【０００５】ゲートパッド電極３１は、ゲート電極と連
結し、点線の丸印で示すようにＡｕ線などの径の小さい
ボンディングワイヤ２１０で電極の取り出しが行われ
る。
【０００６】センス部３２は、過電流を保護するため
に、実動作領域３５上の複数のＭＯＳトランジスタを電
流検出用のセンス端子として使用し、センスパッド電極
３３にコンタクトしている。センス部３２を駆動するゲ
ート電極はＭＯＳＦＥＴ本体のゲート電極と共通であ
り、チップ上でポリシリコンにより連結されている。
【０００７】センスパッド電極３３は、電極の取り出し
にソースパッド電極３９のボンディングワイヤと同径の
ワイヤを用いるため、その圧着面積に合わせてセンス部
として必要な面積よりも大きく形成し、点線の丸印で示
すようにボンディングワイヤ２２０が熱圧着される。
【０００８】ゲート連結電極３４は、各セル３６のゲー
ト電極と接続され且つ実動作領域３５の周囲に配置され
ている。
【０００９】実動作領域３５は、この中にパワーＭＯＳ
ＦＥＴを構成する多数のＭＯＳトランジスタのセル３６
が配列されている。
【００１０】ソース電極３７は、実動作領域３５上に設
けられ且つ各セル３６のソース領域と接続して設けられ
る。
【００１１】シールド電極３８は、その下に設けられた
アニュラーリングとコンタクトして、チップ終端への空
乏層の拡がりを抑える。
【００１２】ソースパッド電極３９は、ソース電極３７
に接続され、電流容量を稼ぐため、点線の丸印で示すよ
うに直径１５０μｍのアルミ線等の径の大きいボンディ
ングワイヤが熱圧着され、電極の取り出しを行う。
【００１３】図５に、上記のセンス端子付きＭＯＳＦＥ
Ｔ２００をコントロールＩＣ２３０と１パッケージに実
装する場合の断面図を示す。これは、主にＲＣＣ方式の
スイッチング電源ＩＣとセンス端子付きＭＯＳＦＥＴを
2段重ねにすることにより小型パッケージに内蔵できる
ようにするもので、図４の実動作領域上に破線で示すよ
うにコントロールＩＣ２３０を重ねて配置した場合のＢ
−Ｂ線の断面図である。その際、同じワイヤで配線する
ソースパッド電極３９とセンスパッド電極３３では、ボ
ンディングワイヤ２２０を往復させるように配線され
る。まず、センス端子付きＭＯＳＦＥＴ２００のソース
パッド電極３９にワイヤボンドし（１’stボンド）、矢
印Ｃ方向に延在してコントロールＩＣ２３０のワイヤボ
ンド時に擦りつけて切断する（２’nｄボンド）。次
に、コントロールＩＣ２３０にワイヤボンドし（１’st
ボンド）矢印Ｄ方向に延在してＭＯＳＦＥＴ２００のセ
ンスパッド電極３３にワイヤボンドし、擦りつけて切断
する（２’nｄボンド）。
【００１４】図６に、トレンチ型の各セル３６の断面構
造を示す。ＮチャンネルのパワーＭＯＳＦＥＴにおいて
は、Ｎ+型の半導体基板４１の上にＮ-型のエピタキシャ
ル層からなるドレイン領域４２を設け、その上にＰ型の
チャネル層４３を設ける。チャネル層４３からドレイン
領域４２まで到達するトレンチ４４を作り、トレンチ４
４の内壁をゲート酸化膜４５で被膜し、トレンチ４４に
充填されたポリシリコンよりなるゲート電極４６を設け
て各セル３６を形成する。トレンチ４４に隣接したチャ
ネル層４３表面にはＮ+型のソース領域４８が形成さ
れ、隣り合う２つのセルのソース領域４８間のチャネル
層４３表面にはＰ+型のボディコンタクト領域４９が形
成される。さらにチャネル層４３にはソース領域４８か
らトレンチ４４に沿ってチャネル領域４７が形成され
る。トレンチ４４上は層間絶縁膜５０で覆い、ソース領
域４８およびボディコンタクト領域４９にコンタクトす
るソース電極３４を設ける。チップ全面を覆って設けた
表面保護膜５１に開口部を設けて、ゲートパッド電極お
よびセンスパッド電極、ソースパッド電極（図示せず）
を形成する。かかるセル３６は図４の実動作領域５に多
数個配列される。具体的には小さい四角で表示したもの
が１個のセルである。
【００１５】
【発明が解決しようとする課題】かかる従来のセンス付
きパワーＭＯＳＦＥＴでは、フレームに配線する場合に
はワイヤーダイボンドは、最初にチップ側パッドに圧着
し、その後フレームのポスト側に擦りつけて切断する。
最初のワイヤボンド（１’stボンド）時は、ワイヤ先端
がボール状になっており、チップへの機械的強度が緩和
されるが、ポストへボンドし、ワイヤを擦りつけて切断
するとき（２’ndボンド）に機械的強度が強くなってし
まう。
【００１６】特に、ＲＣＣ方式のスイッチング電源ＩＣ
とセンス端子付きＭＯＳＦＥＴを2段重ねにすることに
より小型パッケージに内蔵するような場合には、ソース
パッド電極とセンスパッド電極でボンディングワイヤを
同じワイヤを使用し、往復させて配線している。そのた
め、１’stボンドとなるソースパッド電極はボール状の
ワイヤの圧着でよいが、２’ndボンドとなるセンスパッ
ド電極はコントロールＩＣから延在されるワイヤを圧着
し、擦りつけて切断するため、その部分での機械的強度
が強くなってしまう。センスパッド電極の直下はセンス
部のセルが配置されている部分と配置されていない部分
があり、その間およびセンス部のセル間で、段差が生じ
てしまうため、ボンディングワイヤを圧着する際に、そ
の衝撃でチップにクラックが発生する問題があった。
【００１７】また、センスパッド電極に固着するボンデ
ィングワイヤ例えば１５０μｍのアルミ線などを使用す
るため、太いボンディングワイヤを圧着するセンスパッ
ド電極は、その圧着面積に合わせて、センス端子として
使用する面積よりも必要以上に大きく形成されていた。
【００１８】更に、センスパッド電極は、ＭＯＳＦＥＴ
の組立作業効率上ソースパッド電極近くに設けられてい
る。しかし、ゲート電極とセンスパッド電極を連結する
ポリシリコンが長くなるため、そこでの抵抗成分が発生
し、センス端子としての特性を悪化させる原因となって
いた。
【００１９】
【課題を解決するための手段】本発明はかかる課題に鑑
みてなされ、多数のＭＯＳトランジスタのセルを配列し
た実動作領域と、該実動作領域上に設けられ前記ＭＯＳ
トランジスタの各セルのソース領域と接続されたソース
電極と、該ソース電極と接続したソースパッド電極と、
前記ＭＯＳトランジスタの各セルのゲート電極と接続し
たゲートパッド電極と、前記ＭＯＳトランジスタのうち
の複数のセルからなるセンス部と、前記センス部に接続
し前記センス部上を覆うセンス電極と、前記セルを設け
ない領域上に設けられ前記センス電極と接続したセンス
パッド電極と、前記ソース電極、前記ゲートパッド電極
および前記センスパッド電極にそれぞれ固着するワイヤ
とを具備することを特徴とし、センス部のワイヤが固着
される部分にはセルを設けず平坦にすることにより、
2’ndボンドで擦り付けて切断する際の衝撃によるチッ
プのクラック発生を抑制するものである。
【００２０】さらに、ゲートパッド電極近くにセンスパ
ッド電極を形成することにより、それらを連結している
ポリシリコンでの抵抗成分を低減し、スイッチングのタ
イミングのずれを低減し、高品質なセンス部を有するＭ
ＯＳＦＥＴを提供できる。
【００２１】
【発明の実施の形態】本発明の実施の形態を図１から図
３を参照して詳細に説明する。
【００２２】本発明のパワーＭＯＳＦＥＴの平面図を図
１に示す。
【００２３】センス端子付きＭＯＳＦＥＴ１００は、ゲ
ートパッド電極１と、センス部２と、センス電極３と、
センスパッド電極３ａと、ゲート連結電極４と、実動作
領域５と、ＭＯＳトランジスタのセル６と、ソース電極
７と、シールド電極８と、ソースパッド電極９と、ボン
ディングワイヤ１１０とから構成される。
【００２４】ゲートパッド電極１は、ゲート電極と連結
し、点線の丸印で示すようにＡｕ線等の径の小さいボン
ディングワイヤ１１０で電極の取り出しが行われる。
【００２５】センス部２は、過電流を保護するために、
実動作領域５上の複数のＭＯＳトランジスタを電流検出
用のセンス端子として使用し、センス電極３にコンタク
トしている。センス端子として使用するセルと隣接した
半導体基板の一部には、セルを設けず平坦な領域とす
る。この面積はボンディングワイヤ１１０の圧着に必要
且つ十分な大きさとする。センス部２を駆動するゲート
電極はＭＯＳＦＥＴ本体のゲート電極と共通であり、チ
ップ上でポリシリコンにより連結されている。
【００２６】センス電極３は、ゲートパッド電極１の近
くに設け、センス部２に必要且つ十分な大きさでセンス
部２を覆って形成する。
【００２７】センスパッド電極３ａは、センス電極３に
接続し、セルを配置しない平坦な半導体基板上にセンス
電極３と同時に形成する。センスパッド電極３ａの大き
さはボンディングワイヤ１１０の圧着に必要且つ十分な
面積とし、点線の丸印で示すように、ゲートパッド電極
１と同じボンディングワイヤ１１０が熱圧着され、電極
の取り出しを行う。
【００２８】ゲート連結電極４は、各セル６のゲート電
極と接続され且つ実動作領域５の周囲に配置されてい
る。
【００２９】実動作領域５は、この中にパワーＭＯＳＦ
ＥＴを構成する多数のＭＯＳトランジスタのセル６が配
列されている。
【００３０】ソース電極７は、実動作領域５上に設けら
れ且つ各セル６のソース領域と接続して設けられる。
【００３１】シールド電極８は、その下に設けられたア
ニュラーリングとコンタクトして、チップ終端への空乏
層の拡がりを抑える。
【００３２】ソースパッド電極９は、ゲートパッド電極
１およびセンスパッド電極３ａと同じボンディングワイ
ヤ１１０を２〜３本使用し、点線の丸印で示すように熱
圧着され、電極の取り出しを行う。
【００３３】ボンディングワイヤ１１０は、直径４０μ
ｍのＡｕ線等の金属細線で、ゲートパッド電極１および
センスパッド電極３ａ、ソースパッド電極９にそれぞれ
熱圧着される。
【００３４】図２に、上記のセンス端子付きＭＯＳＦＥ
Ｔ１００をコントロールＩＣ１２０と１パッケージに実
装する場合の断面図を示す。これは、主にＲＣＣ方式の
スイッチング電源ＩＣとセンス端子付きＭＯＳＦＥＴを
2段重ねにすることにより小型パッケージに内蔵できる
ようにするもので、図１の実動作領域上に破線で示すよ
うにコントロールＩＣ１２０を重ねて配置した場合のＡ
−Ａ線の断面図である。
【００３５】その際、ソースパッド電極９、ゲートパッ
ド電極１およびセンスパッド電極３ａは同じボンディン
グワイヤ１１０で配線され、特にゲートパッド電極１と
センスパッド電極３ａは、ボンディングワイヤ１１０を
往復させるように配線される。
【００３６】具体的には、センス端子付きＭＯＳＦＥＴ
１００のゲートパッド電極にワイヤボンドし（１’stボ
ンド）、矢印Ａ方向に延在してコントロールＩＣ１２０
のワイヤボンド時に擦りつけて切断する（２’nｄボン
ド）。次に、コントロールＩＣ１２０にワイヤボンドし
（１’stボンド）、矢印Ｂ方向に延在してＭＯＳＦＥＴ
１００のセンスパッド電極にワイヤボンドし、擦りつけ
て切断する（２’nｄボンド）。
【００３７】このとき、１’stボンドであるゲートパッ
ド電極は、ボンディングワイヤ１１０先端がボール状に
なっており、機械的強度は緩和される。一方、2’ndボ
ンドでは、コントロールＩＣ１２０から延在されたボン
ディングワイヤ１１０がセンスパッド電極に圧着され、
擦りつけて切断されるが、その直下が平坦であるため、
チップのクラック発生を抑制することができる。
【００３８】図３は本発明に用いるトレンチ型のセル６
の断面構造を示す。尚、図１に示すものと同一構成要素
は同一記号とする。Ｎ+型の半導体基板１１の上にＮ-型
のエピタキシャル層からなるドレイン領域１２を設け、
その上にＰ型のチャネル層１３を設ける。チャネル層１
３からドレイン領域１２まで到達するトレンチ１４を作
り、トレンチ１４の内壁をゲート酸化膜１５で被膜し、
トレンチ１４に充填されたポリシリコンよりなるゲート
電極１６を設けて各セル６を形成する。トレンチ１４に
隣接したチャネル層１３表面にはＮ+型のソース領域１
８が形成され、隣り合う２つのセルのソース領域１８間
のチャネル層１３表面にはＰ+型のボディコンタクト領
域１９が形成される。さらにチャネル層１３にはソース
領域１８からトレンチ１４に沿ってチャネル領域１７が
形成される。トレンチ１４上は層間絶縁膜２０で覆い、
ソース領域１８およびボディコンタクト領域１９にコン
タクトするソース電極７を設ける。チップ全面を覆って
設けた表面保護膜２１に開口部を設けて、ゲートパッド
電極、センスパッド電極、センス電極およびソースパッ
ド電極（図示せず）を形成する。かかるセル６は図１の
実動作領域５に多数個配列される。具体的には小さい四
角で表示したものが１個のセルである。
【００３９】本発明の特徴は、センスパッド電極３ａに
ある。センスパッド電極３ａの直下にはセルを配置せ
ず、平坦になっているため、２’nｄボンドで、ワイヤ
を擦りつけて切断する際に、その衝撃でチップにクラッ
クが発生するのを抑制できる。
【００４０】また、センス端子を駆動するゲート電極
と、ＭＯＳＦＥＴ本体のゲート電極は共通であり、それ
らをチップ上でポリシリコンにより連結して動作させる
ため、センスパッド電極をゲートパッド電極の近くに設
けることによりセンス部２とゲート電極の距離が近くな
れば、ポリシリコンによる抵抗成分が低減されるため、
オンするタイミングの差が小さくなる。センス部２は本
体ＭＯＳＦＥＴの保護用に設けられているので、極力早
くオンする必要があり、オンするタイミングの差が縮ま
れば、センス部２としての特性も向上する。
【００４１】その上、センスパッド電極３ａを設けるこ
とによる、実動作領域５の無効領域を最小限に押さえら
れるのでセル密度も向上し、オン抵抗の低減に寄与でき
る。
【００４２】更に、すべての電極を同じ径のボンディン
グワイヤで配線するため、作業効率も向上する。
【００４３】
【発明の効果】本発明に依れば、第１に、平坦な領域上
にセンスパッド電極を設けることにより、２’nｄボン
ドで、ワイヤを擦りつけて切断する際の衝撃によるチッ
プのクラック発生を抑制できる。
【００４４】第２に、センスパッド電極をゲートパッド
電極１の近くに設け、センス部２とゲート電極の距離を
近付けることにより、それらを連結するポリシリコンで
の抵抗成分が低減されるため、オンするタイミングの差
が小さくなる。センス部２は本体ＭＯＳＦＥＴの保護用
に設けられているので、極力早くオンする必要があり、
オンするタイミングの差が縮まれば、センス部２として
の特性も向上する。
【００４５】第３に、センスパッド電極を設けることに
よる、実動作領域５の無効領域を最小限に押さえられる
のでセル密度も向上し、オン抵抗の低減に寄与できる。
【００４６】第４にすべての電極を同じ径のボンディン
グワイヤで配線するため作業効率も向上する。
【図面の簡単な説明】
【図１】本発明のＭＯＳＦＥＴを説明する平面図であ
る。
【図２】本発明の半導体装置を説明する断面図である。
【図３】本発明のＭＯＳＦＥＴを説明する断面図であ
る。
【図４】従来のＭＯＳＦＥＴを説明する平面図である。
【図５】従来の半導体装置を説明する断面図である。
【図６】従来のＭＯＳＦＥＴを説明する断面図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/60 ３０１ Ｈ０１Ｌ 21/60 ３０１Ｎ 25/065 25/08 Ｚ 25/07 25/18 Ｆターム(参考） 5F044 AA12 EE02

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】多数のＭＯＳトランジスタのセルを配列し
    た実動作領域と、 該実動作領域上に設けられ前記ＭＯＳトランジスタの各
    セルのソース領域と接続されたソース電極と、 該ソース電極と接続したソースパッド電極と、 前記ＭＯＳトランジスタの各セルのゲート電極と接続し
    たゲートパッド電極と、 前記ＭＯＳトランジスタのうちの複数のセルからなるセ
    ンス部と、 前記センス部に接続し前記センス部上を覆うセンス電極
    と、 前記セルを設けない領域上に設けられ前記センス電極と
    接続したセンスパッド電極と、 前記ソース電極、前記ゲートパッド電極および前記セン
    スパッド電極にそれぞれ固着するワイヤとを具備するこ
    とを特徴とするＭＯＳＦＥＴ。
  2. 【請求項２】前記センスパッド電極の直下は、平坦であ
    ることを特徴とする請求項１記載のＭＯＳＦＥＴ。
  3. 【請求項３】前記センスパッド電極は前記ゲートパッド
    電極の近くに設けられることを特徴とする請求項１記載
    のＭＯＳＦＥＴ。
  4. 【請求項４】前記ＭＯＳＦＥＴは１つのパッケージ内に
    コントロールＩＣと二重構造で実装されることを特徴と
    する請求項１に記載のＭＯＳＦＥＴ。
  5. 【請求項５】前記コントロールＩＣに固着されたワイヤ
    は前記センスパッド電極に延在されて圧着し切断される
    ことを特徴とする請求項１に記載のＭＯＳＦＥＴ。
JP2001115265A 2001-04-13 2001-04-13 Ｍｏｓｆｅｔ Expired - Lifetime JP5014534B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001115265A JP5014534B2 (ja) 2001-04-13 2001-04-13 Ｍｏｓｆｅｔ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001115265A JP5014534B2 (ja) 2001-04-13 2001-04-13 Ｍｏｓｆｅｔ

Publications (2)

Publication Number Publication Date
JP2002314086A true JP2002314086A (ja) 2002-10-25
JP5014534B2 JP5014534B2 (ja) 2012-08-29

Family

ID=18966191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001115265A Expired - Lifetime JP5014534B2 (ja) 2001-04-13 2001-04-13 Ｍｏｓｆｅｔ

Country Status (1)

Country Link
JP (1) JP5014534B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005322781A (ja) * 2004-05-10 2005-11-17 Mitsubishi Electric Corp 半導体装置
JP2006114649A (ja) * 2004-10-14 2006-04-27 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法およびその製造装置
US7709890B2 (en) 2007-03-23 2010-05-04 Sanyo Electric Co., Ltd. Insulated gate semiconductor device
US7843003B2 (en) 2006-06-30 2010-11-30 Sanyo Electric Co., Ltd Insulated gate semiconductor device
US8884309B2 (en) 2010-06-03 2014-11-11 Rohm Co., Ltd. AC switch having compound semiconductor MOSFETs
US9418986B2 (en) 2011-08-26 2016-08-16 Renesas Electronics Corporation Semiconductor device
WO2017104516A1 (ja) * 2015-12-18 2017-06-22 ローム株式会社 半導体装置
CN116613072A (zh) * 2023-07-10 2023-08-18 南京华瑞微集成电路有限公司 集成电压采样功能的沟槽型mosfet及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63166273A (ja) * 1986-12-27 1988-07-09 Tdk Corp 縦形半導体装置
JPH0252468A (ja) * 1988-08-17 1990-02-22 Mitsubishi Electric Corp 半導体装置
JPH02251158A (ja) * 1989-03-24 1990-10-08 Nec Corp 半導体装置
JPH05145075A (ja) * 1991-11-18 1993-06-11 Mitsubishi Electric Corp 半導体装置
JPH09213943A (ja) * 1996-01-29 1997-08-15 Mitsubishi Electric Corp パワーｍｏｓｆｅｔの製造方法
JPH11111977A (ja) * 1997-09-30 1999-04-23 Sanyo Electric Co Ltd 半導体装置
JP2000058744A (ja) * 1998-08-06 2000-02-25 Sanken Electric Co Ltd 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63166273A (ja) * 1986-12-27 1988-07-09 Tdk Corp 縦形半導体装置
JPH0252468A (ja) * 1988-08-17 1990-02-22 Mitsubishi Electric Corp 半導体装置
JPH02251158A (ja) * 1989-03-24 1990-10-08 Nec Corp 半導体装置
JPH05145075A (ja) * 1991-11-18 1993-06-11 Mitsubishi Electric Corp 半導体装置
JPH09213943A (ja) * 1996-01-29 1997-08-15 Mitsubishi Electric Corp パワーｍｏｓｆｅｔの製造方法
JPH11111977A (ja) * 1997-09-30 1999-04-23 Sanyo Electric Co Ltd 半導体装置
JP2000058744A (ja) * 1998-08-06 2000-02-25 Sanken Electric Co Ltd 半導体装置

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005322781A (ja) * 2004-05-10 2005-11-17 Mitsubishi Electric Corp 半導体装置
JP2006114649A (ja) * 2004-10-14 2006-04-27 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法およびその製造装置
US7843003B2 (en) 2006-06-30 2010-11-30 Sanyo Electric Co., Ltd Insulated gate semiconductor device
US7709890B2 (en) 2007-03-23 2010-05-04 Sanyo Electric Co., Ltd. Insulated gate semiconductor device
US8884309B2 (en) 2010-06-03 2014-11-11 Rohm Co., Ltd. AC switch having compound semiconductor MOSFETs
US9418986B2 (en) 2011-08-26 2016-08-16 Renesas Electronics Corporation Semiconductor device
US10705123B2 (en) 2015-12-18 2020-07-07 Rohm Co., Ltd. SiC semiconductor device with current sensing capability
JPWO2017104516A1 (ja) * 2015-12-18 2018-10-04 ローム株式会社 半導体装置
WO2017104516A1 (ja) * 2015-12-18 2017-06-22 ローム株式会社 半導体装置
JP2021048417A (ja) * 2015-12-18 2021-03-25 ローム株式会社 半導体装置
JP2021193745A (ja) * 2015-12-18 2021-12-23 ローム株式会社 半導体装置
US11215647B2 (en) 2015-12-18 2022-01-04 Rohm Co., Ltd. SiC semiconductor device with current sensing capability
JP2022058899A (ja) * 2015-12-18 2022-04-12 ローム株式会社 半導体装置
JP7247289B2 (ja) 2015-12-18 2023-03-28 ローム株式会社 半導体装置
US11674983B2 (en) 2015-12-18 2023-06-13 Rohm Co., Ltd. SiC semiconductor device with current sensing capability
JP7336550B2 (ja) 2015-12-18 2023-08-31 ローム株式会社 半導体装置
CN116613072A (zh) * 2023-07-10 2023-08-18 南京华瑞微集成电路有限公司 集成电压采样功能的沟槽型mosfet及其制造方法
CN116613072B (zh) * 2023-07-10 2023-09-22 南京华瑞微集成电路有限公司 集成电压采样功能的沟槽型mosfet及其制造方法

Also Published As

Publication number Publication date
JP5014534B2 (ja) 2012-08-29

Similar Documents

Publication Publication Date Title
US9418986B2 (en) Semiconductor device
US8044468B2 (en) Semiconductor device
TWI575704B (zh) 半導體裝置
US7932588B2 (en) Semiconductor device including a DC-DC converter having a metal plate
US7535741B2 (en) Semiconductor device
JP2008294384A (ja) 半導体装置
JP2002368218A (ja) 絶縁ゲート型半導体装置
JP2006049341A (ja) 半導体装置およびその製造方法
JP2005026294A (ja) 半導体装置およびその製造方法
JP2009231805A (ja) 半導体装置
JP2009512999A (ja) 半導体パッケージ
JP4746061B2 (ja) 半導体装置
US20090079006A1 (en) Semiconductor apparatus
JP2002314086A (ja) Ｍｏｓｆｅｔ
JP2013016837A (ja) 半導体装置
US20050200009A1 (en) Method and apparatus for bonding a wire
US8012869B2 (en) Bonded structure and bonding method
US6740969B1 (en) Electronic device
TW200812041A (en) MOSFET power package
JP2005101293A (ja) 半導体装置
WO2022080081A1 (ja) 半導体装置
JP3845033B2 (ja) 半導体パッケージ及びその製造方法
JP2002314079A (ja) Ｍｏｓｆｅｔ
JPH11111750A (ja) 半導体装置
JP4731796B2 (ja) Ｍｏｓｆｅｔ

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080403

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120515

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120606

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5014534

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term