JP2002314086A - Mosfet - Google Patents
MosfetInfo
- Publication number
- JP2002314086A JP2002314086A JP2001115265A JP2001115265A JP2002314086A JP 2002314086 A JP2002314086 A JP 2002314086A JP 2001115265 A JP2001115265 A JP 2001115265A JP 2001115265 A JP2001115265 A JP 2001115265A JP 2002314086 A JP2002314086 A JP 2002314086A
- Authority
- JP
- Japan
- Prior art keywords
- sense
- electrode
- pad electrode
- mosfet
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010410 layer Substances 0.000 description 14
- 108091006146 Channels Proteins 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 4
- 238000002788 crimping Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007306 functionalization reaction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05558—Shape in side view conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4905—Shape
- H01L2224/49051—Connectors having different shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0106—Neodymium [Nd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20754—Diameter ranges larger or equal to 40 microns less than 50 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/2076—Diameter ranges equal to or larger than 100 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Abstract
のソース電極の近くにセンスパッド電極が設けられてお
り、センスパッド電極の直下にはセンス端子としてのセ
ルが設けられているため、ボンディングワイヤ圧着時に
その衝撃によりチップにクラックが発生することがあっ
た。また、センスパッド領域が大きく、実動作領域の低
減や、ICとの配線の複雑化などの問題があった。 【解決手段】本発明は、センス部に隣接してセルを配置
しない平坦な領域を設け、その上にセンスパッド電極を
設けることにより、2’ndボンドの圧着時の衝撃によ
るチップクラックの発生を抑制するものである。また、
ゲートパッド電極とセンスパッド電極を近づけることに
よりICとの配線が容易となり、オンするタイミングの
ずれを低減できる。
Description
り、特にセンス端子付きMOSFETの組み立て時にお
いてチップのクラックを抑制するMOSFETに関す
る。
め電子機器は著しく普及し、スイッチング電源は小型で
低損失のため、ほとんどの電子機器に利用されている。
このため、最近の電子機器の多様化は電源に対する要求
をますます複雑なものにしており、特にスイッチング電
源のワンチップ化は電源の究極の課題と考えられる。ス
イッチング電源の小型化を達成するための基本的手段と
しては、スイッチング周波数の高周波化、損失の低減、
部品数の低減と機能化がある。これらの手段により実際
に製品化を行うには、低コスト化の厳しい関門を通らな
ければならず、それには量産化に適する方式であること
が条件となる。
たままスタンバイ状態にあるときの電力、すなわちホッ
トスタンバイ電力は小さいことが必要で、できればゼロ
が望ましい。スタンバイ電力を低減するには出力に応じ
て回路の動作電力を減少させることが必要である。これ
には間欠発振の利用が一般に用いられているが、より完
全に行うには、制御電力を出力から取る、いわゆる自励
形回路の適用が有効である。自励形回路ではRCC(Ri
nging Choke Converter)がよく知られており、RC
C方式のスイッチング電源ICには、多くの場合、電流
検出用のセンス端子付きMOSFETが用いられてい
る。また、近年ではRCC方式のスイッチング電源IC
とセンス端子付きMOSFETを2段重ねにすることに
より小型パッケージに内蔵が可能となっている。
の上面図を示す。センス端子付きMOSFET200
は、ゲートパッド電極31と、センス部32と、センス
パッド電極33と、ゲート連結電極34と、実動作領域
35と、MOSトランジスタのセル36と、ソース電極
37と、シールド電極38と、ソースパッド電極39と
で構成される。
結し、点線の丸印で示すようにAu線などの径の小さい
ボンディングワイヤ210で電極の取り出しが行われ
る。
に、実動作領域35上の複数のMOSトランジスタを電
流検出用のセンス端子として使用し、センスパッド電極
33にコンタクトしている。センス部32を駆動するゲ
ート電極はMOSFET本体のゲート電極と共通であ
り、チップ上でポリシリコンにより連結されている。
にソースパッド電極39のボンディングワイヤと同径の
ワイヤを用いるため、その圧着面積に合わせてセンス部
として必要な面積よりも大きく形成し、点線の丸印で示
すようにボンディングワイヤ220が熱圧着される。
ト電極と接続され且つ実動作領域35の周囲に配置され
ている。
FETを構成する多数のMOSトランジスタのセル36
が配列されている。
けられ且つ各セル36のソース領域と接続して設けられ
る。
アニュラーリングとコンタクトして、チップ終端への空
乏層の拡がりを抑える。
に接続され、電流容量を稼ぐため、点線の丸印で示すよ
うに直径150μmのアルミ線等の径の大きいボンディ
ングワイヤが熱圧着され、電極の取り出しを行う。
T200をコントロールIC230と1パッケージに実
装する場合の断面図を示す。これは、主にRCC方式の
スイッチング電源ICとセンス端子付きMOSFETを
2段重ねにすることにより小型パッケージに内蔵できる
ようにするもので、図4の実動作領域上に破線で示すよ
うにコントロールIC230を重ねて配置した場合のB
−B線の断面図である。その際、同じワイヤで配線する
ソースパッド電極39とセンスパッド電極33では、ボ
ンディングワイヤ220を往復させるように配線され
る。まず、センス端子付きMOSFET200のソース
パッド電極39にワイヤボンドし(1’stボンド)、矢
印C方向に延在してコントロールIC230のワイヤボ
ンド時に擦りつけて切断する(2’ndボンド)。次
に、コントロールIC230にワイヤボンドし(1’st
ボンド)矢印D方向に延在してMOSFET200のセ
ンスパッド電極33にワイヤボンドし、擦りつけて切断
する(2’ndボンド)。
造を示す。NチャンネルのパワーMOSFETにおいて
は、N+型の半導体基板41の上にN-型のエピタキシャ
ル層からなるドレイン領域42を設け、その上にP型の
チャネル層43を設ける。チャネル層43からドレイン
領域42まで到達するトレンチ44を作り、トレンチ4
4の内壁をゲート酸化膜45で被膜し、トレンチ44に
充填されたポリシリコンよりなるゲート電極46を設け
て各セル36を形成する。トレンチ44に隣接したチャ
ネル層43表面にはN+型のソース領域48が形成さ
れ、隣り合う2つのセルのソース領域48間のチャネル
層43表面にはP+型のボディコンタクト領域49が形
成される。さらにチャネル層43にはソース領域48か
らトレンチ44に沿ってチャネル領域47が形成され
る。トレンチ44上は層間絶縁膜50で覆い、ソース領
域48およびボディコンタクト領域49にコンタクトす
るソース電極34を設ける。チップ全面を覆って設けた
表面保護膜51に開口部を設けて、ゲートパッド電極お
よびセンスパッド電極、ソースパッド電極(図示せず)
を形成する。かかるセル36は図4の実動作領域5に多
数個配列される。具体的には小さい四角で表示したもの
が1個のセルである。
きパワーMOSFETでは、フレームに配線する場合に
はワイヤーダイボンドは、最初にチップ側パッドに圧着
し、その後フレームのポスト側に擦りつけて切断する。
最初のワイヤボンド(1’stボンド)時は、ワイヤ先端
がボール状になっており、チップへの機械的強度が緩和
されるが、ポストへボンドし、ワイヤを擦りつけて切断
するとき(2’ndボンド)に機械的強度が強くなってし
まう。
とセンス端子付きMOSFETを2段重ねにすることに
より小型パッケージに内蔵するような場合には、ソース
パッド電極とセンスパッド電極でボンディングワイヤを
同じワイヤを使用し、往復させて配線している。そのた
め、1’stボンドとなるソースパッド電極はボール状の
ワイヤの圧着でよいが、2’ndボンドとなるセンスパッ
ド電極はコントロールICから延在されるワイヤを圧着
し、擦りつけて切断するため、その部分での機械的強度
が強くなってしまう。センスパッド電極の直下はセンス
部のセルが配置されている部分と配置されていない部分
があり、その間およびセンス部のセル間で、段差が生じ
てしまうため、ボンディングワイヤを圧着する際に、そ
の衝撃でチップにクラックが発生する問題があった。
ィングワイヤ例えば150μmのアルミ線などを使用す
るため、太いボンディングワイヤを圧着するセンスパッ
ド電極は、その圧着面積に合わせて、センス端子として
使用する面積よりも必要以上に大きく形成されていた。
の組立作業効率上ソースパッド電極近くに設けられてい
る。しかし、ゲート電極とセンスパッド電極を連結する
ポリシリコンが長くなるため、そこでの抵抗成分が発生
し、センス端子としての特性を悪化させる原因となって
いた。
みてなされ、多数のMOSトランジスタのセルを配列し
た実動作領域と、該実動作領域上に設けられ前記MOS
トランジスタの各セルのソース領域と接続されたソース
電極と、該ソース電極と接続したソースパッド電極と、
前記MOSトランジスタの各セルのゲート電極と接続し
たゲートパッド電極と、前記MOSトランジスタのうち
の複数のセルからなるセンス部と、前記センス部に接続
し前記センス部上を覆うセンス電極と、前記セルを設け
ない領域上に設けられ前記センス電極と接続したセンス
パッド電極と、前記ソース電極、前記ゲートパッド電極
および前記センスパッド電極にそれぞれ固着するワイヤ
とを具備することを特徴とし、センス部のワイヤが固着
される部分にはセルを設けず平坦にすることにより、
2’ndボンドで擦り付けて切断する際の衝撃によるチッ
プのクラック発生を抑制するものである。
ッド電極を形成することにより、それらを連結している
ポリシリコンでの抵抗成分を低減し、スイッチングのタ
イミングのずれを低減し、高品質なセンス部を有するM
OSFETを提供できる。
3を参照して詳細に説明する。
1に示す。
ートパッド電極1と、センス部2と、センス電極3と、
センスパッド電極3aと、ゲート連結電極4と、実動作
領域5と、MOSトランジスタのセル6と、ソース電極
7と、シールド電極8と、ソースパッド電極9と、ボン
ディングワイヤ110とから構成される。
し、点線の丸印で示すようにAu線等の径の小さいボン
ディングワイヤ110で電極の取り出しが行われる。
実動作領域5上の複数のMOSトランジスタを電流検出
用のセンス端子として使用し、センス電極3にコンタク
トしている。センス端子として使用するセルと隣接した
半導体基板の一部には、セルを設けず平坦な領域とす
る。この面積はボンディングワイヤ110の圧着に必要
且つ十分な大きさとする。センス部2を駆動するゲート
電極はMOSFET本体のゲート電極と共通であり、チ
ップ上でポリシリコンにより連結されている。
くに設け、センス部2に必要且つ十分な大きさでセンス
部2を覆って形成する。
接続し、セルを配置しない平坦な半導体基板上にセンス
電極3と同時に形成する。センスパッド電極3aの大き
さはボンディングワイヤ110の圧着に必要且つ十分な
面積とし、点線の丸印で示すように、ゲートパッド電極
1と同じボンディングワイヤ110が熱圧着され、電極
の取り出しを行う。
極と接続され且つ実動作領域5の周囲に配置されてい
る。
ETを構成する多数のMOSトランジスタのセル6が配
列されている。
れ且つ各セル6のソース領域と接続して設けられる。
ニュラーリングとコンタクトして、チップ終端への空乏
層の拡がりを抑える。
1およびセンスパッド電極3aと同じボンディングワイ
ヤ110を2〜3本使用し、点線の丸印で示すように熱
圧着され、電極の取り出しを行う。
mのAu線等の金属細線で、ゲートパッド電極1および
センスパッド電極3a、ソースパッド電極9にそれぞれ
熱圧着される。
T100をコントロールIC120と1パッケージに実
装する場合の断面図を示す。これは、主にRCC方式の
スイッチング電源ICとセンス端子付きMOSFETを
2段重ねにすることにより小型パッケージに内蔵できる
ようにするもので、図1の実動作領域上に破線で示すよ
うにコントロールIC120を重ねて配置した場合のA
−A線の断面図である。
ド電極1およびセンスパッド電極3aは同じボンディン
グワイヤ110で配線され、特にゲートパッド電極1と
センスパッド電極3aは、ボンディングワイヤ110を
往復させるように配線される。
100のゲートパッド電極にワイヤボンドし(1’stボ
ンド)、矢印A方向に延在してコントロールIC120
のワイヤボンド時に擦りつけて切断する(2’ndボン
ド)。次に、コントロールIC120にワイヤボンドし
(1’stボンド)、矢印B方向に延在してMOSFET
100のセンスパッド電極にワイヤボンドし、擦りつけ
て切断する(2’ndボンド)。
ド電極は、ボンディングワイヤ110先端がボール状に
なっており、機械的強度は緩和される。一方、2’ndボ
ンドでは、コントロールIC120から延在されたボン
ディングワイヤ110がセンスパッド電極に圧着され、
擦りつけて切断されるが、その直下が平坦であるため、
チップのクラック発生を抑制することができる。
の断面構造を示す。尚、図1に示すものと同一構成要素
は同一記号とする。N+型の半導体基板11の上にN-型
のエピタキシャル層からなるドレイン領域12を設け、
その上にP型のチャネル層13を設ける。チャネル層1
3からドレイン領域12まで到達するトレンチ14を作
り、トレンチ14の内壁をゲート酸化膜15で被膜し、
トレンチ14に充填されたポリシリコンよりなるゲート
電極16を設けて各セル6を形成する。トレンチ14に
隣接したチャネル層13表面にはN+型のソース領域1
8が形成され、隣り合う2つのセルのソース領域18間
のチャネル層13表面にはP+型のボディコンタクト領
域19が形成される。さらにチャネル層13にはソース
領域18からトレンチ14に沿ってチャネル領域17が
形成される。トレンチ14上は層間絶縁膜20で覆い、
ソース領域18およびボディコンタクト領域19にコン
タクトするソース電極7を設ける。チップ全面を覆って
設けた表面保護膜21に開口部を設けて、ゲートパッド
電極、センスパッド電極、センス電極およびソースパッ
ド電極(図示せず)を形成する。かかるセル6は図1の
実動作領域5に多数個配列される。具体的には小さい四
角で表示したものが1個のセルである。
ある。センスパッド電極3aの直下にはセルを配置せ
ず、平坦になっているため、2’ndボンドで、ワイヤ
を擦りつけて切断する際に、その衝撃でチップにクラッ
クが発生するのを抑制できる。
と、MOSFET本体のゲート電極は共通であり、それ
らをチップ上でポリシリコンにより連結して動作させる
ため、センスパッド電極をゲートパッド電極の近くに設
けることによりセンス部2とゲート電極の距離が近くな
れば、ポリシリコンによる抵抗成分が低減されるため、
オンするタイミングの差が小さくなる。センス部2は本
体MOSFETの保護用に設けられているので、極力早
くオンする必要があり、オンするタイミングの差が縮ま
れば、センス部2としての特性も向上する。
とによる、実動作領域5の無効領域を最小限に押さえら
れるのでセル密度も向上し、オン抵抗の低減に寄与でき
る。
グワイヤで配線するため、作業効率も向上する。
にセンスパッド電極を設けることにより、2’ndボン
ドで、ワイヤを擦りつけて切断する際の衝撃によるチッ
プのクラック発生を抑制できる。
電極1の近くに設け、センス部2とゲート電極の距離を
近付けることにより、それらを連結するポリシリコンで
の抵抗成分が低減されるため、オンするタイミングの差
が小さくなる。センス部2は本体MOSFETの保護用
に設けられているので、極力早くオンする必要があり、
オンするタイミングの差が縮まれば、センス部2として
の特性も向上する。
よる、実動作領域5の無効領域を最小限に押さえられる
のでセル密度も向上し、オン抵抗の低減に寄与できる。
グワイヤで配線するため作業効率も向上する。
る。
る。
Claims (5)
- 【請求項1】多数のMOSトランジスタのセルを配列し
た実動作領域と、 該実動作領域上に設けられ前記MOSトランジスタの各
セルのソース領域と接続されたソース電極と、 該ソース電極と接続したソースパッド電極と、 前記MOSトランジスタの各セルのゲート電極と接続し
たゲートパッド電極と、 前記MOSトランジスタのうちの複数のセルからなるセ
ンス部と、 前記センス部に接続し前記センス部上を覆うセンス電極
と、 前記セルを設けない領域上に設けられ前記センス電極と
接続したセンスパッド電極と、 前記ソース電極、前記ゲートパッド電極および前記セン
スパッド電極にそれぞれ固着するワイヤとを具備するこ
とを特徴とするMOSFET。 - 【請求項2】前記センスパッド電極の直下は、平坦であ
ることを特徴とする請求項1記載のMOSFET。 - 【請求項3】前記センスパッド電極は前記ゲートパッド
電極の近くに設けられることを特徴とする請求項1記載
のMOSFET。 - 【請求項4】前記MOSFETは1つのパッケージ内に
コントロールICと二重構造で実装されることを特徴と
する請求項1に記載のMOSFET。 - 【請求項5】前記コントロールICに固着されたワイヤ
は前記センスパッド電極に延在されて圧着し切断される
ことを特徴とする請求項1に記載のMOSFET。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001115265A JP5014534B2 (ja) | 2001-04-13 | 2001-04-13 | Mosfet |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001115265A JP5014534B2 (ja) | 2001-04-13 | 2001-04-13 | Mosfet |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002314086A true JP2002314086A (ja) | 2002-10-25 |
JP5014534B2 JP5014534B2 (ja) | 2012-08-29 |
Family
ID=18966191
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001115265A Expired - Lifetime JP5014534B2 (ja) | 2001-04-13 | 2001-04-13 | Mosfet |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5014534B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005322781A (ja) * | 2004-05-10 | 2005-11-17 | Mitsubishi Electric Corp | 半導体装置 |
JP2006114649A (ja) * | 2004-10-14 | 2006-04-27 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法およびその製造装置 |
US7709890B2 (en) | 2007-03-23 | 2010-05-04 | Sanyo Electric Co., Ltd. | Insulated gate semiconductor device |
US7843003B2 (en) | 2006-06-30 | 2010-11-30 | Sanyo Electric Co., Ltd | Insulated gate semiconductor device |
US8884309B2 (en) | 2010-06-03 | 2014-11-11 | Rohm Co., Ltd. | AC switch having compound semiconductor MOSFETs |
US9418986B2 (en) | 2011-08-26 | 2016-08-16 | Renesas Electronics Corporation | Semiconductor device |
WO2017104516A1 (ja) * | 2015-12-18 | 2017-06-22 | ローム株式会社 | 半導体装置 |
CN116613072A (zh) * | 2023-07-10 | 2023-08-18 | 南京华瑞微集成电路有限公司 | 集成电压采样功能的沟槽型mosfet及其制造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63166273A (ja) * | 1986-12-27 | 1988-07-09 | Tdk Corp | 縦形半導体装置 |
JPH0252468A (ja) * | 1988-08-17 | 1990-02-22 | Mitsubishi Electric Corp | 半導体装置 |
JPH02251158A (ja) * | 1989-03-24 | 1990-10-08 | Nec Corp | 半導体装置 |
JPH05145075A (ja) * | 1991-11-18 | 1993-06-11 | Mitsubishi Electric Corp | 半導体装置 |
JPH09213943A (ja) * | 1996-01-29 | 1997-08-15 | Mitsubishi Electric Corp | パワーmosfetの製造方法 |
JPH11111977A (ja) * | 1997-09-30 | 1999-04-23 | Sanyo Electric Co Ltd | 半導体装置 |
JP2000058744A (ja) * | 1998-08-06 | 2000-02-25 | Sanken Electric Co Ltd | 半導体装置 |
-
2001
- 2001-04-13 JP JP2001115265A patent/JP5014534B2/ja not_active Expired - Lifetime
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63166273A (ja) * | 1986-12-27 | 1988-07-09 | Tdk Corp | 縦形半導体装置 |
JPH0252468A (ja) * | 1988-08-17 | 1990-02-22 | Mitsubishi Electric Corp | 半導体装置 |
JPH02251158A (ja) * | 1989-03-24 | 1990-10-08 | Nec Corp | 半導体装置 |
JPH05145075A (ja) * | 1991-11-18 | 1993-06-11 | Mitsubishi Electric Corp | 半導体装置 |
JPH09213943A (ja) * | 1996-01-29 | 1997-08-15 | Mitsubishi Electric Corp | パワーmosfetの製造方法 |
JPH11111977A (ja) * | 1997-09-30 | 1999-04-23 | Sanyo Electric Co Ltd | 半導体装置 |
JP2000058744A (ja) * | 1998-08-06 | 2000-02-25 | Sanken Electric Co Ltd | 半導体装置 |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005322781A (ja) * | 2004-05-10 | 2005-11-17 | Mitsubishi Electric Corp | 半導体装置 |
JP2006114649A (ja) * | 2004-10-14 | 2006-04-27 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法およびその製造装置 |
US7843003B2 (en) | 2006-06-30 | 2010-11-30 | Sanyo Electric Co., Ltd | Insulated gate semiconductor device |
US7709890B2 (en) | 2007-03-23 | 2010-05-04 | Sanyo Electric Co., Ltd. | Insulated gate semiconductor device |
US8884309B2 (en) | 2010-06-03 | 2014-11-11 | Rohm Co., Ltd. | AC switch having compound semiconductor MOSFETs |
US9418986B2 (en) | 2011-08-26 | 2016-08-16 | Renesas Electronics Corporation | Semiconductor device |
US10705123B2 (en) | 2015-12-18 | 2020-07-07 | Rohm Co., Ltd. | SiC semiconductor device with current sensing capability |
JPWO2017104516A1 (ja) * | 2015-12-18 | 2018-10-04 | ローム株式会社 | 半導体装置 |
WO2017104516A1 (ja) * | 2015-12-18 | 2017-06-22 | ローム株式会社 | 半導体装置 |
JP2021048417A (ja) * | 2015-12-18 | 2021-03-25 | ローム株式会社 | 半導体装置 |
JP2021193745A (ja) * | 2015-12-18 | 2021-12-23 | ローム株式会社 | 半導体装置 |
US11215647B2 (en) | 2015-12-18 | 2022-01-04 | Rohm Co., Ltd. | SiC semiconductor device with current sensing capability |
JP2022058899A (ja) * | 2015-12-18 | 2022-04-12 | ローム株式会社 | 半導体装置 |
JP7247289B2 (ja) | 2015-12-18 | 2023-03-28 | ローム株式会社 | 半導体装置 |
US11674983B2 (en) | 2015-12-18 | 2023-06-13 | Rohm Co., Ltd. | SiC semiconductor device with current sensing capability |
JP7336550B2 (ja) | 2015-12-18 | 2023-08-31 | ローム株式会社 | 半導体装置 |
CN116613072A (zh) * | 2023-07-10 | 2023-08-18 | 南京华瑞微集成电路有限公司 | 集成电压采样功能的沟槽型mosfet及其制造方法 |
CN116613072B (zh) * | 2023-07-10 | 2023-09-22 | 南京华瑞微集成电路有限公司 | 集成电压采样功能的沟槽型mosfet及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5014534B2 (ja) | 2012-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9418986B2 (en) | Semiconductor device | |
US8044468B2 (en) | Semiconductor device | |
TWI575704B (zh) | 半導體裝置 | |
US7932588B2 (en) | Semiconductor device including a DC-DC converter having a metal plate | |
US7535741B2 (en) | Semiconductor device | |
JP2008294384A (ja) | 半導体装置 | |
JP2002368218A (ja) | 絶縁ゲート型半導体装置 | |
JP2006049341A (ja) | 半導体装置およびその製造方法 | |
JP2005026294A (ja) | 半導体装置およびその製造方法 | |
JP2009231805A (ja) | 半導体装置 | |
JP2009512999A (ja) | 半導体パッケージ | |
JP4746061B2 (ja) | 半導体装置 | |
US20090079006A1 (en) | Semiconductor apparatus | |
JP2002314086A (ja) | Mosfet | |
JP2013016837A (ja) | 半導体装置 | |
US20050200009A1 (en) | Method and apparatus for bonding a wire | |
US8012869B2 (en) | Bonded structure and bonding method | |
US6740969B1 (en) | Electronic device | |
TW200812041A (en) | MOSFET power package | |
JP2005101293A (ja) | 半導体装置 | |
WO2022080081A1 (ja) | 半導体装置 | |
JP3845033B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP2002314079A (ja) | Mosfet | |
JPH11111750A (ja) | 半導体装置 | |
JP4731796B2 (ja) | Mosfet |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080403 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110602 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111026 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120423 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120515 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120606 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5014534 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |