JP2002313702A - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置Info
- Publication number
- JP2002313702A JP2002313702A JP2001117739A JP2001117739A JP2002313702A JP 2002313702 A JP2002313702 A JP 2002313702A JP 2001117739 A JP2001117739 A JP 2001117739A JP 2001117739 A JP2001117739 A JP 2001117739A JP 2002313702 A JP2002313702 A JP 2002313702A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- interval
- patterns
- pattern
- resist film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 80
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 19
- 238000000206 photolithography Methods 0.000 claims description 18
- 238000000059 patterning Methods 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 16
- 239000011229 interlayer Substances 0.000 abstract description 20
- 239000010410 layer Substances 0.000 description 18
- 239000003990 capacitor Substances 0.000 description 10
- 238000007796 conventional method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Semiconductor Memories (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
く確保することができる半導体装置の製造方法を得る。 【解決手段】 半導体ウエハ1上に形成される層間絶縁
膜13上において、高い領域(DRAM部)と低い領域
(Logic部)との段差を有し、層間絶縁膜13上に
形成されるレジスト膜17のパターニングにおける写真
製版時のフォーカスを低い領域(Logic部)に合わ
せて行う場合、フォーカスを合わせていない側(DRA
M部)のレジスト膜17のパターン間の間隔dが、フォ
ーカスを合わせている側(Logic部)のレジスト膜
17のパターン間の間隔aより大きく形成されているも
のである。
Description
おいて段差を有する場合、高い領域および低い領域とも
にパターンを形成したとしても、写真製版によるマージ
ンを確保することができる半導体装置の製造方法および
半導体装置に関するものである。
製造方法を示す断面図である。そして、半導体装置はD
RAM部およびLogic部が存在する。各図におい
て、左側がDRAM部、右側がLogic部を示すもの
とする。各図に基づいて従来の半導体装置の製造方法に
ついて説明する。まず、半導体ウエハ1上に素子分離酸
化膜2を形成する。次に、シリサイド膜や注入ポリシリ
コン膜にて成るゲート電極5を形成する。次に、ソース
/ドレイン領域6を半導体ウエハ1上に形成する。
膜7を積層する。次に、層間絶縁膜7にソース/ドレイ
ン領域6に至る開口部を形成し、ビットライン8を形成
する(図9(a))。次に、ビットライン8を覆うよう
に層間絶縁膜9を積層する。次に、層間絶縁膜9、7に
ソース/ドレイン領域6に至る開口部を形成し、キャパ
シタ10をDRAM部のみに形成する(図9(b))。
縁膜13を積層する。次に、層間絶縁膜13、9、7の
所望位置にコンタクトホール12を形成する。次に、層
間絶縁膜13上に導電膜11を積層する。次に、写真製
版によりパターニングされたレジスト膜15を形成する
(図10(a))。この際図に示すように、レジスト膜
15のパターン間の間隔a、パターンの幅b、パターン
のピッチcはDRAM部およびLogic部において同
一の大きさにて形成されるように設定されている。
膜をパターニングして配線膜11を形成する(図10
(b))。この際図に示すように、レジスト膜15のパ
ターンと同様に、配線膜11の配線間の間隔a、配線の
幅b、配線のピッチcはDRAM部およびLogic部
において同一の大きさにて形成される。
記のように、DRAM部のみにキャパシタが形成され、
その上層においてはCMP法等により平坦化の工程を経
たとしても、DRAM部とLogic部とに段差を0に
することは不可能に近く、DRAM部とLogic部と
においてはキャパシタの厚みに応じて段差が生じる。
コンタクトホール12等のパターニングを行う場合のマ
スクとなるレジスト膜15は写真製版技術にて形成す
る。しかし上記に示したように、半導体基板上に段差が
生じているため、写真製版時のフォーカスを、いずれか
一方(DRAM部かLogic部かの)に合わせると、
他方(Logic部かDRAM部かの)においてはフォ
ーカスが合わず、デフォーカスと成る。例えば、DRA
M部とLogic部との段差が、例えば0.2μm存在
する場合ならば、フォーカスマージンが0.2μm減少
することとなる。
それぞれの位置における、パターン間の間隔(寸法)
と、フォーカスオフセットとの関係を示す。ここではレ
ジスト膜15の間隔aをDRAM部とLogic部とで
同じように形成する。このため、間隔a±αの範囲が間
隔aのマージンとなる。そして、DRAM部およびLo
gic部におけるフォーカスオフセットの重なりは、マ
ージンH1と非常に少なくなる。よって、このレジスト
膜15を用いたエッチングにおいては、そのマージンが
さらに少なくなり所望の寸法を有するものが形成できな
くなるという問題点があった。
ためなされたもので、半導体基板上において段差を有す
る場合、高い領域および低い領域ともに形成して、写真
製版によるマージンを多く確保することができる半導体
装置の製造方法および半導体装置を得ることを目的とす
る。
の半導体装置の製造方法は、半導体基板上に形成される
段差を有する層上において、層上に形成されるレジスト
膜のパターニング時のフォーカスを段差の高い領域また
は低い領域のいずれかに合わせて行う場合、フォーカス
を合わせていない側のレジスト膜のパターン間の間隔
が、フォーカスを合わせている側のレジスト膜のパター
ン間の間隔より大きく形成されているものである。
置の製造方法は、請求項1において、パターン間の間隔
が、開口部の径であるものである。
置の製造方法は、請求項1において、パターン間の間隔
が、配線膜の間隔であるものである。
置の製造方法は、請求項3において、配線膜の幅を決定
するレジスト膜のパターンの幅は、写真製版時のフォー
カスを合わせていない側のパターンの幅が、フォーカス
を合わせている側のパターンの幅より大きく形成されて
いるものである。
置の製造方法は、請求項1ないし請求項4のいずれかに
おいて、半導体基板の段差の高い領域がDRAM部、低
い領域がLogic部にてそれぞれ成るものである。
置は、半導体基板上に形成される層に、高い領域と低い
領域との段差を有する半導体装置において、層に形成さ
れるパターンは、高い領域または低い領域の一方のパタ
ーン間の間隔が、高い領域または低い領域の他方のパタ
ーン間の間隔より大きく形成されているものである。
置は、請求項6において、パターン間の間隔は、層に形
成される開口部の径であるものである。
置は、請求項6において、パターン間の間隔は、層がパ
ターニングされて成る配線膜の間隔であるものである。
置は、請求項8において、配線膜のパターンの幅は、高
い領域または低い領域の一方のパターンの幅が、高い領
域または低い領域の他方のパターンの幅より大きく形成
されているものである。
装置は、請求項6ないし請求項9のいずれかにおいて、
半導体基板の高い領域がDRAM部、低い領域がLog
ic部にてそれぞれ成るものである。
実施の形態について説明する。図1および図2はこの発
明の実施の形態1の半導体装置の製造方法を示す断面図
である。そして、半導体装置はDRAM部(高い領域)
およびLogic部(低い領域)が存在する。各図にお
いて、左側がDRAM部、右側がLogic部を示すも
のとする。ただし、図2ではキャパシタより上層のみに
ついて示すものとする。図3はこの発明の実施の形態1
におけるパターン間の間隔(寸法)と、フォーカスオフ
セットとの関係を示す図である。各図に基づいて実施の
形態1の半導体装置の製造方法について説明する。
1上に素子分離酸化膜2を形成する。次に、シリサイド
膜や注入ポリシリコン膜にて成るゲート電極5を形成す
る。次に、ソース/ドレイン領域6を半導体ウエハ1上
に形成する。次に、ゲート電極5を覆うように層間絶縁
膜7を積層する。
域6に至る開口部を形成し、ビットライン8を形成する
(図1(a))。次に、ビットライン8を覆うように層
間絶縁膜9を積層する。次に、層間絶縁膜9、7にソー
ス/ドレイン領域6に至る開口部を形成し、キャパシタ
10をDRAM部のみに形成する(図1(b))。
縁膜13を積層する。次に、層間絶縁膜13の所望位置
にコンタクトホール12を形成する。次に、層間絶縁膜
13上に導電膜16を積層する(図2(a))。次に、
写真製版によりパターニングされたレジスト膜17を形
成する(図2(b))。
gic部側にフォーカスを合わせて行ったものとする。
そして図に示すように、レジスト膜17のパターン間の
間隔はDRAM部が間隔d、Logic部が間隔a、パ
ターンの幅はDRAM部、Logic部とも幅b、パタ
ーンのピッチはDRAM部がピッチe、Logic部が
ピッチcにてそれぞれ形成されている。
(フォーカスを合わせていない側)のパターン間の間隔
dを、Logic部(フォーカスを合わせている側)の
パターン間の間隔aより大きく形成したものである。こ
れに伴い、パターンのピッチも同様に、DRAM部のパ
ターンのピッチeが、Logic部のパターンのピッチ
cより大きく形成される。
c部のそれぞれの位置における、パターン間の間隔(寸
法)と、フォーカスオフセットとの関係を示す。図から
明らかなように、レジスト膜17の間隔をDRAM部の
方がLogic部より大きくなるように形成しているた
め、間隔d±β、間隔a±αの範囲がそれぞれの間隔の
マージンとなる。このため、DRAM部およびLogi
c部におけるフォーカスオフセットの重なりは、マージ
ンH2と大きくなる。
膜16をパターニングして配線膜16を形成する(図2
(c))。この際図に示すように、レジスト膜17と同
様に、配線膜16のDRAM部の配線間の間隔d、配線
のピッチeはLogic部の配線間の間隔a、配線のピ
ッチcより大きく形成される。
導体装置は、レジスト膜17のパターニングにおける写
真製版時のフォーカスを低い領域(Logic部)に合
わせて行う。そして、フォーカスを合わせていない側
(DRAM部)のレジスト膜17のパターン間の間隔d
が、フォーカスを合わせている側(Logic部)のレ
ジスト膜17のパターン間の間隔aより大きく形成され
ている。このことにより、フォーカスマージンを多く確
保することができ、所望のパターンを得るができる。
例に付いて、図4ないし図6を用いて説明する。各図
は、上記実施の形態1と同様にDRAM部まで形成した
後の場合に付いて示し、その上層の層間絶縁膜13上の
構成の説明に必要な箇所のみを示している。
す。レジスト膜のパターニングにおける写真製版時のフ
ォーカスを高い領域(DRAM部)に合わせて行う。そ
して、フォーカスを合わせていない側(Logic部)
のレジスト膜のパターン間の間隔dを、フォーカスを合
わせている側(DRAM部)のレジスト膜のパターン間
の間隔aより大きく形成する。このことにより、フォー
カスマージンを多く確保することができ、所望の配線膜
16のパターンを得ることができる。
の幅を決定するレジスト膜のパターンの幅について、写
真製版時のフォーカスを合わせていない側のパターンの
幅が、フォーカスを合わせている側のパターンの幅より
大きく形成されている例が考えられる。
は、レジスト膜のパターニングにおける写真製版時のフ
ォーカスを低い領域(Logic部)に合わせて行う。
そして、フォーカスを合わせていない側(DRAM部)
のレジスト膜のパターン間の間隔dおよびパターンの幅
fが、フォーカスを合わせている側(Logic部)の
レジスト膜のパターン間の間隔aおよびパターンの幅b
より大きく形成されている。このことにより、フォーカ
スマージンをより一層多く確保することができ、所望の
配線膜16のパターンを得ることができる。
ーカスを合わせていない側(DRAM部)のレジスト膜
のパターンのピッチgが、フォーカスを合わせている側
(Logic部)のレジスト膜のパターンのピッチcよ
り大きく形成されている。そして、配線膜のパターンの
ピッチも同様に形成されることとなる。
なわち、レジスト膜のパターニングにおける写真製版時
のフォーカスを高い領域(DRAM部)に合わせて行
う。そして、フォーカスを合わせていない側のレジスト
膜のパターン間の間隔dおよびパターンの幅fを、フォ
ーカスを合わせている側(DRAM部)のレジスト膜の
パターン間の間隔aおよびパターンの幅cより大きく形
成する。このことにより、フォーカスマージンをより一
層多く確保することができ、所望の配線膜16のパター
ンを得ることができる。
ーカスを合わせていない側(Logic部)のレジスト
膜のパターンのピッチgが、フォーカスを合わせている
側(DRAM部)のレジスト膜のパターンのピッチcよ
り大きく形成されている。そして、配線膜のパターンの
ピッチも同様に形成されることとなる。
は、半導体基板上に形成される層上において、高い領域
と低い領域との段差を有し、層上に形成されるレジスト
膜のパターニングとして、配線膜のパターンを行う場合
の例を示したがこれに限られることはなく、例えば開口
部のパターンにおいても同様に行うことができる。
導体装置の構成を示す断面図である。図は、上記実施の
形態1と同様にDRAM部まで形成した後の場合に付い
て示し、その上層の層間絶縁膜13上の構成のみを示し
ている。
装置の製造方法に付いて説明する。まず、上記実施の形
態1と同様にキャパシタを形成する。そしてキャパシタ
を覆うように層間絶縁膜13を積層する。次に、層間絶
縁膜13上に、写真製版によりパターニングされたレジ
スト膜17を形成する。
gic部側にフォーカスを合わせて行ったものとする。
そして図に示すように、レジスト膜17のパターン間の
間隔はDRAM部が間隔d、Logic部が間隔aにて
それぞれ形成されている。この際のパターン間の間隔は
コンタクトホールの径に相当する。
ていない側)のパターン間の間隔dを、Logic部
(フォーカスを合わせている側)のパターン間の間隔a
より大きく形成したものである。そして、上記実施の形
態1と同様に図3に示すように、この際のDRAM部お
よびLogic部のそれぞれの位置における、パターン
間の間隔(寸法)と、フォーカスオフセットとの関係が
成り立つ。
7の間隔をDRAM部の方がLogic部より大きくな
るように形成しているため、間隔d±β、間隔a±αの
範囲がそれぞれの間隔のマージンとなる。このため、D
RAM部およびLogic部におけるフォーカスオフセ
ットの重なりは、マージンH2と大きくなる。
絶縁膜13をパターニングしてコンタクトホール18、
19を形成する(図7)。この際図に示すように、レジ
スト膜17のパターンと同様に、DRAM部のコンタク
トホール19の径dは、Logic部のコンタクトホー
ル18の径aより大きく形成される。
導体装置は、レジスト膜17のパターニングにおける写
真製版時のフォーカスを低い領域(Logic部)に合
わせて行う。そして、フォーカスを合わせていない側
(DRAM部)のレジスト膜17のパターン間の間隔d
が、フォーカスを合わせている側(Logic部)のレ
ジスト膜17のパターン間の間隔aより大きく形成され
ている。このことにより、フォーカスマージンを多く確
保することができ、所望のパターンを得ることができ
る。
示す。レジスト膜のパターニングにおける写真製版時の
フォーカスを高い領域(DRAM部)に合わせて行う。
そして、フォーカスを合わせていない側(Logic
部)のレジスト膜のパターン間の間隔dが、フォーカス
を合わせている側(DRAM部)のレジスト膜のパター
ン間の間隔aより大きく形成する。このことにより、フ
ォーカスマージンを多く確保することができ、コンタク
トホール20の径dおよび、コンタクトホール21の径
aを有する所望のパターンを得るができる。
れば、半導体基板上に形成される段差を有する層上にお
いて、層上に形成されるレジスト膜のパターニング時の
フォーカスを段差の高い領域または低い領域のいずれか
に合わせて行う場合、フォーカスを合わせていない側の
レジスト膜のパターン間の間隔が、フォーカスを合わせ
ている側のレジスト膜のパターン間の間隔より大きく形
成されているので、フォーカスマージンを多く確保する
ことができる半導体装置の製造方法を提供することが可
能となる。
項1において、パターン間の間隔が、開口部の径である
ので、開口部の径を所望の大きさにて形成することがで
きる半導体装置の製造方法を提供することが可能とな
る。
項1において、パターン間の間隔が、配線膜の間隔であ
るので、配線膜の間隔を所望の大きさにて形成すること
ができる半導体装置の製造方法を提供することが可能と
なる。
項3において、配線膜の幅を決定するレジスト膜のパタ
ーンの幅は、写真製版時のフォーカスを合わせていない
側のパターンの幅が、フォーカスを合わせている側のパ
ターンの幅より大きく形成されているので、配線膜の幅
を所望の大きさにて形成することができる半導体装置の
製造方法を提供することが可能となる。
項1ないし請求項4のいずれかにおいて、半導体基板の
段差の高い領域がDRAM部、低い領域がLogic部
にてそれぞれ成るので、DRAM部及びLogic部と
もに所望のパターンを形成することができる半導体装置
の製造方法を提供することが可能となる。
体基板上に形成される層に、高い領域と低い領域との段
差を有する半導体装置において、層に形成されるパター
ンは、高い領域または低い領域の一方のパターン間の間
隔が、高い領域または低い領域の他方のパターン間の間
隔より大きく形成されているので、フォーカスマージン
を多く確保することができる半導体装置を提供すること
が可能となる。
項6において、パターン間の間隔は、層に形成される開
口部の径であるので、開口部の径が所望の大きさにて成
る半導体装置を提供することが可能となる。
項6において、パターン間の間隔は、層がパターニング
されて成る配線膜の間隔であるので、配線膜の間隔が所
望の大きさにて成る半導体装置を提供することが可能と
なる。
項8において、配線膜のパターンの幅は、高い領域また
は低い領域の一方のパターンの幅が、高い領域または低
い領域の他方のパターンの幅より大きく形成されている
ので、配線膜の幅が所望の大きさにて成る半導体装置を
提供することが可能となる。
求項6ないし請求項9のいずれかにおいて、半導体基板
の高い領域がDRAM部、低い領域がLogic部にて
それぞれ成るので、DRAM部及びLogic部ともに
所望のパターンにて成る半導体装置を提供することが可
能となる。
製造方法を示す断面図である。
製造方法を示す断面図である。
よびLogic部における寸法(パターン間の間隔)と
フォーカスオフセットとの関係を示した図である。
体装置の構成を示す断面図である。
体装置の構成を示す断面図である。
体装置の構成を示す断面図である。
構成を示す断面図である。
体装置の構成を示す断面図である。
ある。
である。
ける寸法(パターン間の間隔)とフォーカスオフセット
との関係を示した図である。
17 レジスト膜、18,19,20,21 コンタク
トホール。
Claims (10)
- 【請求項1】 半導体基板上に形成される段差を有する
層上において、上記層上に形成されるレジスト膜のパタ
ーニング時のフォーカスを上記段差の高い領域または低
い領域のいずれかに合わせて行う場合、上記フォーカス
を合わせていない側の上記レジスト膜のパターン間の間
隔が、上記フォーカスを合わせている側の上記レジスト
膜のパターン間の間隔より大きく形成されていることを
特徴とする半導体装置の製造方法。 - 【請求項2】 パターン間の間隔が、開口部の径である
ことを特徴とする請求項1に記載の半導体装置の製造方
法。 - 【請求項3】 パターン間の間隔が、配線膜の間隔であ
ることを特徴とする請求項1に記載の半導体装置の製造
方法。 - 【請求項4】 配線膜の幅を決定するレジスト膜のパタ
ーンの幅は、写真製版時のフォーカスを合わせていない
側のパターンの幅が、上記フォーカスを合わせている側
のパターンの幅より大きく形成されていることを特徴と
する請求項3に記載の半導体装置の製造方法。 - 【請求項5】 半導体基板の段差の高い領域がDRAM
部、低い領域がLogic部にてそれぞれ成ることを特
徴とする請求項1ないし請求4のいずれかに記載の半導
体装置の製造方法。 - 【請求項6】 半導体基板上に形成される層に、高い領
域と低い領域との段差を有する半導体装置において、上
記層に形成されるパターンは、上記高い領域または低い
領域の一方のパターン間の間隔が、上記高い領域または
低い領域の他方のパターン間の間隔より大きく形成され
ていることを特徴とする半導体装置。 - 【請求項7】 パターン間の間隔は、層に形成された開
口部の径であることを特徴とする請求項6に記載の半導
体装置。 - 【請求項8】 パターン間の間隔は、層がパターニング
されて成る配線膜の間隔であることを特徴とする請求項
6に記載の半導体装置。 - 【請求項9】 配線膜のパターンの幅は、上記高い領域
または低い領域の一方のパターンの幅が、上記高い領域
または低い領域の他方のパターンの幅より大きく形成さ
れていることを特徴とする請求項8に記載の半導体装
置。 - 【請求項10】 半導体基板の高い領域がDRAM部、
低い領域がLogic部にてそれぞれ成ることを特徴と
する請求項6ないし請求項9のいずれかに記載の半導体
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001117739A JP2002313702A (ja) | 2001-04-17 | 2001-04-17 | 半導体装置の製造方法および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001117739A JP2002313702A (ja) | 2001-04-17 | 2001-04-17 | 半導体装置の製造方法および半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002313702A true JP2002313702A (ja) | 2002-10-25 |
Family
ID=18968230
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001117739A Pending JP2002313702A (ja) | 2001-04-17 | 2001-04-17 | 半導体装置の製造方法および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002313702A (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02228022A (ja) * | 1989-02-28 | 1990-09-11 | Seiko Epson Corp | ホールパターンの形成方法 |
JPH0661223A (ja) * | 1992-08-10 | 1994-03-04 | Mitsubishi Electric Corp | 半導体装置 |
JPH08250407A (ja) * | 1995-03-13 | 1996-09-27 | Yamaha Corp | 半導体装置の製造方法 |
JPH0955349A (ja) * | 1995-08-14 | 1997-02-25 | Sony Corp | パターン形成方法および露光装置 |
JPH1152540A (ja) * | 1997-08-07 | 1999-02-26 | Sony Corp | フォトマスクパターンの設計方法 |
JP2000202351A (ja) * | 1999-01-19 | 2000-07-25 | Sony Corp | 成膜装置 |
JP2000306830A (ja) * | 1991-02-28 | 2000-11-02 | Nikon Corp | 露光方法 |
-
2001
- 2001-04-17 JP JP2001117739A patent/JP2002313702A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02228022A (ja) * | 1989-02-28 | 1990-09-11 | Seiko Epson Corp | ホールパターンの形成方法 |
JP2000306830A (ja) * | 1991-02-28 | 2000-11-02 | Nikon Corp | 露光方法 |
JPH0661223A (ja) * | 1992-08-10 | 1994-03-04 | Mitsubishi Electric Corp | 半導体装置 |
JPH08250407A (ja) * | 1995-03-13 | 1996-09-27 | Yamaha Corp | 半導体装置の製造方法 |
JPH0955349A (ja) * | 1995-08-14 | 1997-02-25 | Sony Corp | パターン形成方法および露光装置 |
JPH1152540A (ja) * | 1997-08-07 | 1999-02-26 | Sony Corp | フォトマスクパターンの設計方法 |
JP2000202351A (ja) * | 1999-01-19 | 2000-07-25 | Sony Corp | 成膜装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6664028B2 (en) | Method of forming opening in wafer layer | |
US5500080A (en) | Process of forming contact holes | |
KR100383420B1 (ko) | 반도체 장치의 제조 방법 | |
US6337267B1 (en) | Method for fabricating a semiconductor memory device and the structure thereof | |
JP3186040B2 (ja) | 半導体装置の製造方法 | |
JP5172069B2 (ja) | 半導体装置 | |
US6680163B2 (en) | Method of forming opening in wafer layer | |
JP2007201481A (ja) | 半導体装置及びその製造方法 | |
JP2000077312A (ja) | 半導体装置 | |
JP2002313702A (ja) | 半導体装置の製造方法および半導体装置 | |
US7473631B2 (en) | Method of forming contact holes in a semiconductor device having first and second metal layers | |
JP3701405B2 (ja) | スタティック型半導体記憶装置 | |
KR19990067745A (ko) | 하부 층에 고정된 얼라인먼트 마크를 갖는 반도체 집적 회로 디바이스 | |
KR20020065792A (ko) | 콘택의 설치 밀도를 높일 수 있는 반도체 장치 형성방법 | |
KR100475715B1 (ko) | Mml반도체소자 제조방법 | |
JPH11102967A (ja) | 半導体装置の製造方法 | |
KR950011642B1 (ko) | 비트라인 콘택 및 캐패시터 콘택을 가진 dram | |
TWI722418B (zh) | 半導體結構及其製造方法 | |
KR100390948B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
KR100313957B1 (ko) | 커패시터 제조방법 | |
JP2001298081A (ja) | 半導体装置及びその製造方法 | |
KR100361519B1 (ko) | 글로벌평탄화방법 | |
KR100621764B1 (ko) | 반도체소자의 부하저항 형성방법 | |
JPH0474427A (ja) | Mis型半導体装置の製造方法 | |
KR100881813B1 (ko) | 반도체소자의 중첩마크 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071101 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080325 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100519 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101130 |