JP2001284492A - デバイスモジュールおよびパッケージ - Google Patents
デバイスモジュールおよびパッケージInfo
- Publication number
- JP2001284492A JP2001284492A JP2000100335A JP2000100335A JP2001284492A JP 2001284492 A JP2001284492 A JP 2001284492A JP 2000100335 A JP2000100335 A JP 2000100335A JP 2000100335 A JP2000100335 A JP 2000100335A JP 2001284492 A JP2001284492 A JP 2001284492A
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- package
- transmission line
- microstrip transmission
- conductive member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Waveguide Connection Structure (AREA)
Abstract
(57)【要約】
【課題】 小型化が可能で、低いコストで製造でき、さ
らにマイクロストリップ伝送路に電気的に接続されるパ
ッケージの接地性を強化することができるデバイスモジ
ュールを提供する。 【解決手段】 金属面に凹部を有したケースと、第1の
導体層、第1の誘電体層および第2の導体層の積層体か
らなり、第2の導体層と前記金属面とが接触するように
配置された第1のマイクロストリップ伝送路と、デバイ
スが収められ、前記凹部に挿入されるパッケージと、前
記パッケージから突出し、第1のマイクロストリップ伝
送路の第1の導体層と電気的に接続される第1の導電性
部材と、この第1の導電性部材よりも前記凹部の底面側
で前記パッケージから突出することにより、第2の導体
層と電気的に接続される第2の導電性部材とを備える。
らにマイクロストリップ伝送路に電気的に接続されるパ
ッケージの接地性を強化することができるデバイスモジ
ュールを提供する。 【解決手段】 金属面に凹部を有したケースと、第1の
導体層、第1の誘電体層および第2の導体層の積層体か
らなり、第2の導体層と前記金属面とが接触するように
配置された第1のマイクロストリップ伝送路と、デバイ
スが収められ、前記凹部に挿入されるパッケージと、前
記パッケージから突出し、第1のマイクロストリップ伝
送路の第1の導体層と電気的に接続される第1の導電性
部材と、この第1の導電性部材よりも前記凹部の底面側
で前記パッケージから突出することにより、第2の導体
層と電気的に接続される第2の導電性部材とを備える。
Description
【0001】
【発明の属する技術分野】この発明はドロップインタイ
プのデバイスパッケージと、マイクロストリップ伝送路
を有したケースとを電気的に接続したデバイスモジュー
ルに関し、特に、接地用の導電性部材(以下、アースリ
ードと称す)を用いたデバイスモジュールおよびパッケ
ージに関する。
プのデバイスパッケージと、マイクロストリップ伝送路
を有したケースとを電気的に接続したデバイスモジュー
ルに関し、特に、接地用の導電性部材(以下、アースリ
ードと称す)を用いたデバイスモジュールおよびパッケ
ージに関する。
【0002】
【従来の技術】図14はアースリードを用いない従来の
デバイスモジュール(以下、第1の従来例と称す)の要
部を例示する正面断面図、図15はその上面図である。
図において、1は凹部7を有した金属製ケース、2はケ
ース1の上部に配置された誘電体基板、3aは誘電体基
板2の上面に形成されたストリップ線路(すなわち、薄
い帯状の導体)、3bは誘電体基板2の下面に形成され
た導体層(以下、裏面メタライズと称す)である。ここ
では、ストリップ線路3aと裏面メタライズ3bとによ
りマイクロストリップ伝送路3が構成される。3cはス
トリップ線路3aの端部のパターン(以下、整合パター
ンと称す)であり、マイクロストリップ伝送路3の入出
力インピーダンスを調整するためのものである。
デバイスモジュール(以下、第1の従来例と称す)の要
部を例示する正面断面図、図15はその上面図である。
図において、1は凹部7を有した金属製ケース、2はケ
ース1の上部に配置された誘電体基板、3aは誘電体基
板2の上面に形成されたストリップ線路(すなわち、薄
い帯状の導体)、3bは誘電体基板2の下面に形成され
た導体層(以下、裏面メタライズと称す)である。ここ
では、ストリップ線路3aと裏面メタライズ3bとによ
りマイクロストリップ伝送路3が構成される。3cはス
トリップ線路3aの端部のパターン(以下、整合パター
ンと称す)であり、マイクロストリップ伝送路3の入出
力インピーダンスを調整するためのものである。
【0003】4は金属製パッケージであり、入力端子・
出力端子・接地端子を備えた高周波デバイス(図示せ
ず)を収める。このパッケージ4はその底面がケース1
の凹部7の底面と接触するように凹部7に挿入される。
このようにパッケージとケースとを組み合わせたものを
ここではモジュールと呼ぶ。
出力端子・接地端子を備えた高周波デバイス(図示せ
ず)を収める。このパッケージ4はその底面がケース1
の凹部7の底面と接触するように凹部7に挿入される。
このようにパッケージとケースとを組み合わせたものを
ここではモジュールと呼ぶ。
【0004】5は高周波信号伝送用リードであり、一端
がパッケージ内の高周波デバイスの入・出力端子に電気
的に接続され、他端がパッケージ4から突出してストリ
ップ線路3aに接触する。さらに詳しくは、裏面メタラ
イズ3bは金属製ケース1、凹部7の底面および金属製
パッケージ4を通る電気的経路D3を経て、パッケージ
内の高周波デバイスの接地端子に電気的に接続される。
また、誘電体基板2の上面のストリップ線路3aは、高
周波信号伝送用リード5を経由した電気的経路D4を経
て、高周波デバイスの入・出力端子に電気的に接続され
る。
がパッケージ内の高周波デバイスの入・出力端子に電気
的に接続され、他端がパッケージ4から突出してストリ
ップ線路3aに接触する。さらに詳しくは、裏面メタラ
イズ3bは金属製ケース1、凹部7の底面および金属製
パッケージ4を通る電気的経路D3を経て、パッケージ
内の高周波デバイスの接地端子に電気的に接続される。
また、誘電体基板2の上面のストリップ線路3aは、高
周波信号伝送用リード5を経由した電気的経路D4を経
て、高周波デバイスの入・出力端子に電気的に接続され
る。
【0005】しかしながら、これではストリップ線路3
aからパッケージ4に入る経路の電気長と、裏面メタラ
イズ3bからパッケージ4に入る経路の電気長とが異な
ってしまい、元々誘電体基板2の上下面(表裏)間に形
成された電磁界である高周波信号は、パッケージ4に入
るまでに上下で位相に差が生じてしまう。特に、周波数
の高いマイクロ波では、信号の反射を招いたり、損失が
増加したり、広帯域化を妨げたりするといった問題も生
じる。
aからパッケージ4に入る経路の電気長と、裏面メタラ
イズ3bからパッケージ4に入る経路の電気長とが異な
ってしまい、元々誘電体基板2の上下面(表裏)間に形
成された電磁界である高周波信号は、パッケージ4に入
るまでに上下で位相に差が生じてしまう。特に、周波数
の高いマイクロ波では、信号の反射を招いたり、損失が
増加したり、広帯域化を妨げたりするといった問題も生
じる。
【0006】図16はアースリードを用いた従来のデバ
イスモジュール(以下、第2の従来例と称す)の要部を
例示する正面断面図、図17はその上面図である。図1
4、図15と同一又は相当部分には同一符号を付して説
明を省略する。図において9は誘電体基板2の上面に形
成されたグランドパターン、8はグランドパターン9と
裏面メタライズ3bとを電気的に接続するスルーホー
ル、6はパッケージ4内部の高周波デバイスの接地端子
に電気的に接続されパッケージ4から突出するアースリ
ードである。
イスモジュール(以下、第2の従来例と称す)の要部を
例示する正面断面図、図17はその上面図である。図1
4、図15と同一又は相当部分には同一符号を付して説
明を省略する。図において9は誘電体基板2の上面に形
成されたグランドパターン、8はグランドパターン9と
裏面メタライズ3bとを電気的に接続するスルーホー
ル、6はパッケージ4内部の高周波デバイスの接地端子
に電気的に接続されパッケージ4から突出するアースリ
ードである。
【0007】パッケージ4から突出するアースリード6
は誘電体基板2の上面に形成されたグランドパターン9
に接続され、グランドパターン9はスルーホール8を介
して誘電体基板2の裏面メタライズ3bに電気的に接続
される。このようにしてパッケージ4内部の高周波デバ
イスはアースリード6を介して裏面メタライズ3bに接
地される。
は誘電体基板2の上面に形成されたグランドパターン9
に接続され、グランドパターン9はスルーホール8を介
して誘電体基板2の裏面メタライズ3bに電気的に接続
される。このようにしてパッケージ4内部の高周波デバ
イスはアースリード6を介して裏面メタライズ3bに接
地される。
【0008】すなわち、ストリップ線路3aからの高周
波信号は高周波信号伝送用リード5を介してパッケージ
4に入力される。裏面メタライズ3bからの高周波信号
は誘電体基板2に形成されたスルーホール8を通って誘
電体基板2の上面に形成されたグランドパターン9にあ
がり、アースリード6を経由してパッケージ4に入力さ
れる。これにより、誘電体基板2の上下面(表裏)から
パッケージ4に至る電気長の差が減少し、信号伝送時の
位相差を少なくして伝送することができる。また、高周
波信号の反射や損失を低く押さえ、広帯域化を比較的容
易に行える。
波信号は高周波信号伝送用リード5を介してパッケージ
4に入力される。裏面メタライズ3bからの高周波信号
は誘電体基板2に形成されたスルーホール8を通って誘
電体基板2の上面に形成されたグランドパターン9にあ
がり、アースリード6を経由してパッケージ4に入力さ
れる。これにより、誘電体基板2の上下面(表裏)から
パッケージ4に至る電気長の差が減少し、信号伝送時の
位相差を少なくして伝送することができる。また、高周
波信号の反射や損失を低く押さえ、広帯域化を比較的容
易に行える。
【0009】しかしながら、この第2の従来例では、ケ
ース1の誘電体基板2の上面にグランドパターン9を形
成する必要があるので、同じく誘電体基板2の上面に形
成されるストリップ線路3aの形状、特に整合パターン
3cの形状が制限される。また、誘電体基板2上のパタ
ーン面積の増大から誘電体基板2の小型化が妨げられ、
ひいては高周波モジュールの小型化、低価格化の妨げと
なる。誘電体基板2の上面のグランドパターン9を接地
するためのスルーホール8を形成する必要があることも
低価格化の妨げとなる。
ース1の誘電体基板2の上面にグランドパターン9を形
成する必要があるので、同じく誘電体基板2の上面に形
成されるストリップ線路3aの形状、特に整合パターン
3cの形状が制限される。また、誘電体基板2上のパタ
ーン面積の増大から誘電体基板2の小型化が妨げられ、
ひいては高周波モジュールの小型化、低価格化の妨げと
なる。誘電体基板2の上面のグランドパターン9を接地
するためのスルーホール8を形成する必要があることも
低価格化の妨げとなる。
【0010】特開平6−188602号公報に記載の従
来の高周波モジュール(以下、第3の従来例と称す)は
上述したような問題点を解決し、整合パターン3cの設
計自由度を低下させることなく、裏面メタライズ3bか
らパッケージ4に至る電気的経路の長さをストリップ線
路3aからパッケージ4に至るまでの電気的経路の長さ
に近づける。図18〜図20はこの第3の従来例を例示
する断面図である。各図において図14、図15と同一
又は相当部分には同一符号を付して説明を省略する。図
18では、凹部7の内部において、ケース1の側面とパ
ッケージ4の側面との間に金属波板11を挿入する。図
19では、凹部7の底面に金属薄板12を予め敷いてお
き、その上にパッケージ4を載置する。金属薄板12の
先端部は凹部7の側面に接触させる。ただし、これらの
方法はいずれもケース1とパッケージ4との間に何らか
の部品を挿入しないといけないため、モジュールを組み
立てる際の手間が増加する。図20では、図14に示し
た裏面メタライズ3bに代えて、誘電体基板2とケース
1との間から突出してパッケージ4に弾性的に圧接され
る金属薄板13を備える。しかしながら、この方法もま
た、金属薄板13をケース1の所定位置へ取り付ける手
間が増加する。このような手間は、大量生産の際に極め
て多額のコスト増となる。
来の高周波モジュール(以下、第3の従来例と称す)は
上述したような問題点を解決し、整合パターン3cの設
計自由度を低下させることなく、裏面メタライズ3bか
らパッケージ4に至る電気的経路の長さをストリップ線
路3aからパッケージ4に至るまでの電気的経路の長さ
に近づける。図18〜図20はこの第3の従来例を例示
する断面図である。各図において図14、図15と同一
又は相当部分には同一符号を付して説明を省略する。図
18では、凹部7の内部において、ケース1の側面とパ
ッケージ4の側面との間に金属波板11を挿入する。図
19では、凹部7の底面に金属薄板12を予め敷いてお
き、その上にパッケージ4を載置する。金属薄板12の
先端部は凹部7の側面に接触させる。ただし、これらの
方法はいずれもケース1とパッケージ4との間に何らか
の部品を挿入しないといけないため、モジュールを組み
立てる際の手間が増加する。図20では、図14に示し
た裏面メタライズ3bに代えて、誘電体基板2とケース
1との間から突出してパッケージ4に弾性的に圧接され
る金属薄板13を備える。しかしながら、この方法もま
た、金属薄板13をケース1の所定位置へ取り付ける手
間が増加する。このような手間は、大量生産の際に極め
て多額のコスト増となる。
【0011】
【発明が解決しようとする課題】すなわち、従来は以上
のようにしてケース1側のストリップ線路3aおよび裏
面メタライズ3bをパッケージ4に電気的に接続してい
た。しかしながら、上述した第1の従来例では、ストリ
ップ線路3a、裏面メタライズ3bそれぞれからパッケ
ージ4に入力されるまでの電気的経路に長さの差が生じ
るといった問題があった。
のようにしてケース1側のストリップ線路3aおよび裏
面メタライズ3bをパッケージ4に電気的に接続してい
た。しかしながら、上述した第1の従来例では、ストリ
ップ線路3a、裏面メタライズ3bそれぞれからパッケ
ージ4に入力されるまでの電気的経路に長さの差が生じ
るといった問題があった。
【0012】また、第2の従来例では、誘電体基板2の
上面にグランドパターン9を形成しなければならず、誘
電体基板2上のパターン面積の増大からモジュールの小
型化が妨げられ、ひいては低価格化が妨げられるといっ
た問題があった。
上面にグランドパターン9を形成しなければならず、誘
電体基板2上のパターン面積の増大からモジュールの小
型化が妨げられ、ひいては低価格化が妨げられるといっ
た問題があった。
【0013】また、第3の従来例では、ケース1とパッ
ケージ4との間に何らかの部品を挿入する必要があるた
め、あるいは、ケース1の所定位置へ何らかの部品を位
置調整して取り付ける必要があるため、モジュールを組
み立てる際の手間が増加するといった問題があった。
ケージ4との間に何らかの部品を挿入する必要があるた
め、あるいは、ケース1の所定位置へ何らかの部品を位
置調整して取り付ける必要があるため、モジュールを組
み立てる際の手間が増加するといった問題があった。
【0014】この発明は上記のような問題点を解消する
ためになされたもので、小型化が可能で、マイクロスト
リップ伝送路の電気的な接続特性を強化することができ
るデバイスモジュール、およびそのパッケージを提供す
る。
ためになされたもので、小型化が可能で、マイクロスト
リップ伝送路の電気的な接続特性を強化することができ
るデバイスモジュール、およびそのパッケージを提供す
る。
【0015】
【課題を解決するための手段】この発明に係るデバイス
モジュールにおいては、凹部を有した金属面と、 第1
の導体層、第1の誘電体層および第2の導体層の積層体
からなり、第2の導体層と前記金属面とが接触するよう
に配置されたマイクロストリップ伝送路と、デバイスが
収められ、前記凹部に挿入されるパッケージと、前記パ
ッケージから突出し、一端が前記デバイスに電気的に接
続され、他端が前記マイクロストリップ伝送路の第1の
導体層に電気的に接続される第1の導電性部材と、この
第1の導電性部材よりも前記凹部の底面側で前記パッケ
ージから突出し、一端が前記デバイスに電気的に接続さ
れ、他端が前記マイクロストリップ伝送路の第2の導体
層に電気的に接続される第2の導電性部材とを備える。
モジュールにおいては、凹部を有した金属面と、 第1
の導体層、第1の誘電体層および第2の導体層の積層体
からなり、第2の導体層と前記金属面とが接触するよう
に配置されたマイクロストリップ伝送路と、デバイスが
収められ、前記凹部に挿入されるパッケージと、前記パ
ッケージから突出し、一端が前記デバイスに電気的に接
続され、他端が前記マイクロストリップ伝送路の第1の
導体層に電気的に接続される第1の導電性部材と、この
第1の導電性部材よりも前記凹部の底面側で前記パッケ
ージから突出し、一端が前記デバイスに電気的に接続さ
れ、他端が前記マイクロストリップ伝送路の第2の導体
層に電気的に接続される第2の導電性部材とを備える。
【0016】この発明に係るデバイスモジュールにおい
ては、凹部を有した金属面と、第1の導体層、第1の誘
電体層および第2の導体層の積層体からなり、第2の導
体層と前記金属面とが接触するように配置された第1の
マイクロストリップ伝送路と、第3の導体層、第2の誘
電体層および第4の導体層の積層体を第4の導体層が前
記凹部の底面側になるように配置してなり、デバイスに
電気的に接続される第2のマイクロストリップ伝送路
と、一端が第3の導体層に固着され、他端が第1のマイ
クロストリップ伝送路の第1の導体層に電気的に接続さ
れる第1の導電性部材と、一端が第4の導体層に固着さ
れ、他端が凹部内側面の金属部分に接触する第2の導電
性部材とを備える。
ては、凹部を有した金属面と、第1の導体層、第1の誘
電体層および第2の導体層の積層体からなり、第2の導
体層と前記金属面とが接触するように配置された第1の
マイクロストリップ伝送路と、第3の導体層、第2の誘
電体層および第4の導体層の積層体を第4の導体層が前
記凹部の底面側になるように配置してなり、デバイスに
電気的に接続される第2のマイクロストリップ伝送路
と、一端が第3の導体層に固着され、他端が第1のマイ
クロストリップ伝送路の第1の導体層に電気的に接続さ
れる第1の導電性部材と、一端が第4の導体層に固着さ
れ、他端が凹部内側面の金属部分に接触する第2の導電
性部材とを備える。
【0017】また、この発明に係るデバイスモジュール
においては、凹部を有した金属面と、第1の導体層、第
1の誘電体層および第2の導体層の積層体からなり、第
2の導体層と前記金属面とが接触するように配置された
第1のマイクロストリップ伝送路と、第3の導体層、第
2の誘電体層および第4の導体層の積層体を第4の導体
層が前記凹部の底面側になるように配置してなり、デバ
イスに電気的に接続される第2のマイクロストリップ伝
送路と、一端が第3の導体層に固着され、他端が第1の
マイクロストリップ伝送路の第1の導体層に電気的に接
続される第1の導電性部材と、一端が第4の導体層に固
着され、他端が第1のマイクロストリップ伝送路の第2
の導体層に接触する第2の導電性部材とを備える。
においては、凹部を有した金属面と、第1の導体層、第
1の誘電体層および第2の導体層の積層体からなり、第
2の導体層と前記金属面とが接触するように配置された
第1のマイクロストリップ伝送路と、第3の導体層、第
2の誘電体層および第4の導体層の積層体を第4の導体
層が前記凹部の底面側になるように配置してなり、デバ
イスに電気的に接続される第2のマイクロストリップ伝
送路と、一端が第3の導体層に固着され、他端が第1の
マイクロストリップ伝送路の第1の導体層に電気的に接
続される第1の導電性部材と、一端が第4の導体層に固
着され、他端が第1のマイクロストリップ伝送路の第2
の導体層に接触する第2の導電性部材とを備える。
【0018】また、この発明に係るデバイスモジュール
においては、第2の導電性部材は、前記凹部の内側面へ
向う方向に弾性力を有する。
においては、第2の導電性部材は、前記凹部の内側面へ
向う方向に弾性力を有する。
【0019】また、この発明に係るデバイスモジュール
においては、第2の導電性部材は、第1のマイクロスト
リップ伝送路の第2の導体層と前記金属面との間に設け
られた窪み部分に挿入される。
においては、第2の導電性部材は、第1のマイクロスト
リップ伝送路の第2の導体層と前記金属面との間に設け
られた窪み部分に挿入される。
【0020】また、この発明に係るデバイスモジュール
においては、第2の導電性部材は、第1のマイクロスト
リップ伝送路の第2の導体層と前記金属面との間に設け
られた窪み部分に挿入され、この窪み内において第2の
導体層に弾性的に接触する。
においては、第2の導電性部材は、第1のマイクロスト
リップ伝送路の第2の導体層と前記金属面との間に設け
られた窪み部分に挿入され、この窪み内において第2の
導体層に弾性的に接触する。
【0021】また、この発明に係るデバイスモジュール
においては、第2の導電性部材は、第1の導電性部材に
平行に設けられる。
においては、第2の導電性部材は、第1の導電性部材に
平行に設けられる。
【0022】また、この発明に係るパッケージにおいて
は、第1の導体層、第1の誘電体層および第2の導体層
の積層体からなるマイクロストリップ伝送路の第2の導
体層が接触される金属面の凹部に挿入されるパッケージ
であって、パッケージ内に収められるデバイスと、前記
パッケージから突出し、一端が前記デバイスに電気的に
接続され、他端が前記マイクロストリップ伝送路の第1
の導体層に電気的に接続される第1の導電性部材と、こ
の第1の導電性部材よりも前記凹部の底面側で前記パッ
ケージから突出し、一端が前記デバイスに電気的に接続
され、他端が前記マイクロストリップ伝送路の第2の導
体層に電気的に接続される第2の導電性部材とを備え
る。
は、第1の導体層、第1の誘電体層および第2の導体層
の積層体からなるマイクロストリップ伝送路の第2の導
体層が接触される金属面の凹部に挿入されるパッケージ
であって、パッケージ内に収められるデバイスと、前記
パッケージから突出し、一端が前記デバイスに電気的に
接続され、他端が前記マイクロストリップ伝送路の第1
の導体層に電気的に接続される第1の導電性部材と、こ
の第1の導電性部材よりも前記凹部の底面側で前記パッ
ケージから突出し、一端が前記デバイスに電気的に接続
され、他端が前記マイクロストリップ伝送路の第2の導
体層に電気的に接続される第2の導電性部材とを備え
る。
【0023】また、この発明に係るパッケージにおいて
は、第1の導体層、第1の誘電体層および第2の導体層
の積層体からなる第1のマイクロストリップ伝送路の第
2の導体層が接触される金属面の凹部に挿入されるパッ
ケージであって、第3の導体層、第2の誘電体層および
第4の導体層の積層体を第4の導体層が前記凹部の底面
側になるように配置してなる第2のマイクロストリップ
伝送路と、一端が第3の導体層に固着され、他端が第1
のマイクロストリップ伝送路の第1の導体層に電気的に
接続される第1の導電性部材と、一端が第4の導体層に
固着され、他端が凹部内側面の金属部分に接触する第2
の導電性部材とを備える。
は、第1の導体層、第1の誘電体層および第2の導体層
の積層体からなる第1のマイクロストリップ伝送路の第
2の導体層が接触される金属面の凹部に挿入されるパッ
ケージであって、第3の導体層、第2の誘電体層および
第4の導体層の積層体を第4の導体層が前記凹部の底面
側になるように配置してなる第2のマイクロストリップ
伝送路と、一端が第3の導体層に固着され、他端が第1
のマイクロストリップ伝送路の第1の導体層に電気的に
接続される第1の導電性部材と、一端が第4の導体層に
固着され、他端が凹部内側面の金属部分に接触する第2
の導電性部材とを備える。
【0024】さらにまた、この発明に係るパッケージに
おいては、第1の導体層、第1の誘電体層および第2の
導体層の積層体からなる第1のマイクロストリップ伝送
路の第2の導体層が接触される金属面の凹部に挿入され
るパッケージであって、第3の導体層、第2の誘電体層
および第4の導体層の積層体を第4の導体層が前記凹部
の底面側になるように配置してなる第2のマイクロスト
リップ伝送路と、一端が第3の導体層に固着され、他端
が第1のマイクロストリップ伝送路の第1の導体層に電
気的に接続される第1の導電性部材と、一端が第4の導
体層に固着され、他端が第1のマイクロストリップ伝送
路の第2の導体層に接触する第2の導電性部材とを備え
る。
おいては、第1の導体層、第1の誘電体層および第2の
導体層の積層体からなる第1のマイクロストリップ伝送
路の第2の導体層が接触される金属面の凹部に挿入され
るパッケージであって、第3の導体層、第2の誘電体層
および第4の導体層の積層体を第4の導体層が前記凹部
の底面側になるように配置してなる第2のマイクロスト
リップ伝送路と、一端が第3の導体層に固着され、他端
が第1のマイクロストリップ伝送路の第1の導体層に電
気的に接続される第1の導電性部材と、一端が第4の導
体層に固着され、他端が第1のマイクロストリップ伝送
路の第2の導体層に接触する第2の導電性部材とを備え
る。
【0025】
【発明の実施の形態】実施の形態1.図1は本発明の実
施の形態1のデバイスモジュールの要部を例示する正面
断面図、図2はその上面図である。図において、従来と
同一又は相当部分には同一符号を付して説明を省略す
る。ここではアースリード6をパッケージ4の側面から
突出させ、そのアースリード6の一部を、凹部7の側面
や裏面メタライズ3bに接触させる。
施の形態1のデバイスモジュールの要部を例示する正面
断面図、図2はその上面図である。図において、従来と
同一又は相当部分には同一符号を付して説明を省略す
る。ここではアースリード6をパッケージ4の側面から
突出させ、そのアースリード6の一部を、凹部7の側面
や裏面メタライズ3bに接触させる。
【0026】詳しく説明する。ここでは、ある程度の厚
みdを有した板状のアースリード6をパッケージ4の側
面から突出させ、その厚み部分が凹部7の内面上部に接
触するようにする。これにより、多少の製造誤差があっ
てもアースリード6を裏面メタライズ3b付近に確実に
接触させることができる。つまり、アースリード6はパ
ッケージ4と共にケース1に形成された凹部7に挿入さ
れ、裏面メタライズ3bとほぼ同じかごくわずかに低い
位置でケース1に圧接される。
みdを有した板状のアースリード6をパッケージ4の側
面から突出させ、その厚み部分が凹部7の内面上部に接
触するようにする。これにより、多少の製造誤差があっ
てもアースリード6を裏面メタライズ3b付近に確実に
接触させることができる。つまり、アースリード6はパ
ッケージ4と共にケース1に形成された凹部7に挿入さ
れ、裏面メタライズ3bとほぼ同じかごくわずかに低い
位置でケース1に圧接される。
【0027】なお、板状のアースリード6の突出部を凹
部7の上下方向に折り曲げるようにしてもよい。また、
パッケージ4をケース1に固定する方法としては、導電
性接着材などを用いても構わないし、ネジ止めであって
も構わない。ネジ止めの場合は、パッケージ4の底部
に、使用するネジよりも大きめのサイズのネジ通し孔を
有したフランジを設け、アースリード6が凹部内面に接
触するように該ネジ通し孔とねじ頭部との位置関係を調
整しながら、該フランジを凹部7の底面にねじ止めすれ
ばよい。
部7の上下方向に折り曲げるようにしてもよい。また、
パッケージ4をケース1に固定する方法としては、導電
性接着材などを用いても構わないし、ネジ止めであって
も構わない。ネジ止めの場合は、パッケージ4の底部
に、使用するネジよりも大きめのサイズのネジ通し孔を
有したフランジを設け、アースリード6が凹部内面に接
触するように該ネジ通し孔とねじ頭部との位置関係を調
整しながら、該フランジを凹部7の底面にねじ止めすれ
ばよい。
【0028】以上のように、誘電体基板2の上面側のス
トリップ線路3aは高周波信号伝送用リード5を介して
経路D1でパッケージ4に電気的に接続され、下面側の
裏面メタライズ3bはアースリード6を介して経路D1
とほぼ同じ電気長の経路D2でパッケージ4に電気的に
接続される。よって、誘電体基板2の上下面間(表裏
間)に形成された電磁界である高周波信号は位相ずれを
殆ど起こすことなく、パッケージ4の内部へ伝送され
る。
トリップ線路3aは高周波信号伝送用リード5を介して
経路D1でパッケージ4に電気的に接続され、下面側の
裏面メタライズ3bはアースリード6を介して経路D1
とほぼ同じ電気長の経路D2でパッケージ4に電気的に
接続される。よって、誘電体基板2の上下面間(表裏
間)に形成された電磁界である高周波信号は位相ずれを
殆ど起こすことなく、パッケージ4の内部へ伝送され
る。
【0029】また、パッケージ内部の高周波デバイスの
性能を十分に引き出すためには、当該デバイスから接地
面(ここではケース1)までの距離を短くすることが重
要であるが、本実施の形態1ではこの点も改善すること
ができる。さらに詳しくは、パッケージ内のデバイスか
ら接地面までの距離が長いと、その間に寄生インダクタ
ンスが発生し、そのインダクタ成分の増加により高周波
信号に対する接地インピーダンスが増加する。これでは
そのデバイスの性能を十分に生かすことができない。た
とえば、高周波デバイスが増幅トランジスタである場合
は、接地インピーダンスが大きいために十分なゲインが
得られなかったり、広帯域化が妨げられたりする。ある
いは入力した高周波信号が反射されたり、損失が増加し
たりする。これに対し本実施の形態1では、たとえデバ
イスがパッケージの上面近くにあったとしても、ケース
1や裏面メタライズ3bとの電気的距離を短くすること
ができ、デバイスの接地インピーダンスを抑制すること
ができる。
性能を十分に引き出すためには、当該デバイスから接地
面(ここではケース1)までの距離を短くすることが重
要であるが、本実施の形態1ではこの点も改善すること
ができる。さらに詳しくは、パッケージ内のデバイスか
ら接地面までの距離が長いと、その間に寄生インダクタ
ンスが発生し、そのインダクタ成分の増加により高周波
信号に対する接地インピーダンスが増加する。これでは
そのデバイスの性能を十分に生かすことができない。た
とえば、高周波デバイスが増幅トランジスタである場合
は、接地インピーダンスが大きいために十分なゲインが
得られなかったり、広帯域化が妨げられたりする。ある
いは入力した高周波信号が反射されたり、損失が増加し
たりする。これに対し本実施の形態1では、たとえデバ
イスがパッケージの上面近くにあったとしても、ケース
1や裏面メタライズ3bとの電気的距離を短くすること
ができ、デバイスの接地インピーダンスを抑制すること
ができる。
【0030】また、アースリード6が誘電体基板2の上
面に接続されず従来技術に見られたグランドパターンや
スルーホールを誘電体基板2上に形成する必要がないた
め、誘電体基板2の上に自由に整合パターンを形成する
ことが出来る。これによって広帯域での整合を可能に
し、更に誘電体基板2上に形成するパターン面積自体を
縮小することが出来、高周波モジュールの小型化が可能
になる。このようにパターン面積を縮小出来ることはケ
ース1等の材料費抑制を可能にし、ひいてはモジュール
自体の低価格化を可能にする。
面に接続されず従来技術に見られたグランドパターンや
スルーホールを誘電体基板2上に形成する必要がないた
め、誘電体基板2の上に自由に整合パターンを形成する
ことが出来る。これによって広帯域での整合を可能に
し、更に誘電体基板2上に形成するパターン面積自体を
縮小することが出来、高周波モジュールの小型化が可能
になる。このようにパターン面積を縮小出来ることはケ
ース1等の材料費抑制を可能にし、ひいてはモジュール
自体の低価格化を可能にする。
【0031】また、接地性強化の為のアースリード6を
高周波デバイスのパッケージ4と一体にしているため、
ストリップ線路3aのグランド経路の短縮に他の実装部
品を用いる必要が無いことからモジュール組立に必要な
部品点数を減少させる。よって、低価格化に効果を発揮
する。また、余分な部品を用いなくとも、高周波デバイ
スのパッケージ4をケース1に実装可能であるのでモジ
ュール組立工数の削減が可能になったり、各組立工程に
要する時間も短縮でき、モジュール全体の低価格化を可
能にする。
高周波デバイスのパッケージ4と一体にしているため、
ストリップ線路3aのグランド経路の短縮に他の実装部
品を用いる必要が無いことからモジュール組立に必要な
部品点数を減少させる。よって、低価格化に効果を発揮
する。また、余分な部品を用いなくとも、高周波デバイ
スのパッケージ4をケース1に実装可能であるのでモジ
ュール組立工数の削減が可能になったり、各組立工程に
要する時間も短縮でき、モジュール全体の低価格化を可
能にする。
【0032】実施の形態2.図3は本発明の実施の形態
2のデバイスモジュールの要部を例示する正面断面図、
図4はその上面図である。図において、図1、図2と同
一又は相当部分には同一符号を付して説明を省略する。
ここでは、アースリード6をパッケージ4の側面から突
出させ、そのアースリード6の突出部分を裏面メタライ
ズ3bとケース1との間の窪み10に挿入している。図
3では、アースリード6が窪み10内において裏面メタ
ライズ3b、ケース1の双方に接触しているが、これに
限らず、裏面メタライズ3b、ケース1のいずれかに接
触するだけでもよい。このデバイスモジュールの組み立
ては、ケース1にパッケージ4を載置した後、高周波信
号伝送用リード5とアースリード6との間に誘電体基板
2を挿入することにより達成される。
2のデバイスモジュールの要部を例示する正面断面図、
図4はその上面図である。図において、図1、図2と同
一又は相当部分には同一符号を付して説明を省略する。
ここでは、アースリード6をパッケージ4の側面から突
出させ、そのアースリード6の突出部分を裏面メタライ
ズ3bとケース1との間の窪み10に挿入している。図
3では、アースリード6が窪み10内において裏面メタ
ライズ3b、ケース1の双方に接触しているが、これに
限らず、裏面メタライズ3b、ケース1のいずれかに接
触するだけでもよい。このデバイスモジュールの組み立
ては、ケース1にパッケージ4を載置した後、高周波信
号伝送用リード5とアースリード6との間に誘電体基板
2を挿入することにより達成される。
【0033】以上のようにして本実施の形態2では、図
1、2に示したモジュールよりも更に裏面メタライズ3
bとアースリード6、又はケース1とアースリード6と
の接触面積を増やし、接地性に優れたパッケージを得
る。なお、誘電体基板2の上部にアースリード6との接
触用のパターンを形成する必要がないことは言うまでも
ない。
1、2に示したモジュールよりも更に裏面メタライズ3
bとアースリード6、又はケース1とアースリード6と
の接触面積を増やし、接地性に優れたパッケージを得
る。なお、誘電体基板2の上部にアースリード6との接
触用のパターンを形成する必要がないことは言うまでも
ない。
【0034】実施の形態3.図5は本発明の実施の形態
3のデバイスモジュールの要部を例示する正面断面図で
あり、その上面図は図4と同様である。図において、図
1、図2と同一又は相当部分には同一符号を付して説明
を省略する。ここでは、アースリード6としてパッケー
ジ4の側面から突出したシート状の導電体、又は非シー
ト状の導電体とシート状の導電体とを組み合わせたもの
を用いる。そして、このアースリード6のシート状部分
を、誘電体基板2の裏面メタライズ3bとケース1との
間に挿入する。
3のデバイスモジュールの要部を例示する正面断面図で
あり、その上面図は図4と同様である。図において、図
1、図2と同一又は相当部分には同一符号を付して説明
を省略する。ここでは、アースリード6としてパッケー
ジ4の側面から突出したシート状の導電体、又は非シー
ト状の導電体とシート状の導電体とを組み合わせたもの
を用いる。そして、このアースリード6のシート状部分
を、誘電体基板2の裏面メタライズ3bとケース1との
間に挿入する。
【0035】さらに詳しくは、パッケージ4から引き出
されたアースリード6は誘電体基板2の裏面メタライズ
3bと略同じ高さで水平方向に張り出し、裏面メタライ
ズ3bとケース1との間に挿入される。裏面メタライズ
3bの下に挿入される部分のアースリード6はシート状
の薄い材料であり、ケース1に図3に示したような窪み
を設ける必要はない。シート状のアースリード6として
は金メッキしたアルミや銅の薄板、メタライズパターン
を形成した柔軟性の有るセロファンシートなどを用いて
もよいし、金リボン、アルミ箔などを用いてもよい。
されたアースリード6は誘電体基板2の裏面メタライズ
3bと略同じ高さで水平方向に張り出し、裏面メタライ
ズ3bとケース1との間に挿入される。裏面メタライズ
3bの下に挿入される部分のアースリード6はシート状
の薄い材料であり、ケース1に図3に示したような窪み
を設ける必要はない。シート状のアースリード6として
は金メッキしたアルミや銅の薄板、メタライズパターン
を形成した柔軟性の有るセロファンシートなどを用いて
もよいし、金リボン、アルミ箔などを用いてもよい。
【0036】実施の形態3ではアースリード6の構造が
単純であったため高周波デバイスそのものの低価格化が
可能であったが、図3に示すようにケース1に窪み10
を形成する必要があったので、ケース1の加工費が上昇
するという問題があった。本実施の形態3ではケース1
にアースリード6を挿入するための窪みを形成する必要
が無いのでケース1自体の加工費低減が可能で、その点
でモジュール全体の低価格化を図ることが可能である。
単純であったため高周波デバイスそのものの低価格化が
可能であったが、図3に示すようにケース1に窪み10
を形成する必要があったので、ケース1の加工費が上昇
するという問題があった。本実施の形態3ではケース1
にアースリード6を挿入するための窪みを形成する必要
が無いのでケース1自体の加工費低減が可能で、その点
でモジュール全体の低価格化を図ることが可能である。
【0037】実施の形態4.図6は本発明の実施の形態
4のデバイスモジュールの要部を例示する正面断面図で
あり、その上面図は図2と同様である。図において、図
1、図2と同一又は相当部分には同一符号を付して説明
を省略する。ここでは、アースリード6が凹部7の側面
又は裏面メタライズ3bを弾性的に押圧するようにパッ
ケージ4の側面から凹部7の底面方向に突出する。さら
に詳しくはこのアースリード6は凹部7の側面方向を凸
とする弧状の導電体であり、その一部が裏面メタライズ
3bと同じかごくわずかに低い位置で裏面メタライズ3
bや凹部7の側面に接触する。このアースリード6はバ
ネ性があり、かつ電気抵抗の低いリン青銅、ベリリウム
銅等の材料から形成される。
4のデバイスモジュールの要部を例示する正面断面図で
あり、その上面図は図2と同様である。図において、図
1、図2と同一又は相当部分には同一符号を付して説明
を省略する。ここでは、アースリード6が凹部7の側面
又は裏面メタライズ3bを弾性的に押圧するようにパッ
ケージ4の側面から凹部7の底面方向に突出する。さら
に詳しくはこのアースリード6は凹部7の側面方向を凸
とする弧状の導電体であり、その一部が裏面メタライズ
3bと同じかごくわずかに低い位置で裏面メタライズ3
bや凹部7の側面に接触する。このアースリード6はバ
ネ性があり、かつ電気抵抗の低いリン青銅、ベリリウム
銅等の材料から形成される。
【0038】本実施の形態4では、実施の形態1に比べ
てアースリード6を弾性材料で形成する分だけ高価とな
るが、確実にパッケージ4の両側のアースリード6が凹
部7の側面や裏面メタライズ3bに接触する。すなわ
ち、実施の形態1では、パッケージ両側に設けられたア
ースリードのうちいずれか一方がケース1・裏面メタラ
イズ3bに接触しない可能性があった。一方、本実施の
形態4ではアースリード6に弾性材料を用いることで、
双方の高周波信号伝送用リード5の直下でアースリード
6をケース1の凹部7内面に圧接することが出来るた
め、入出力双方の接地インピーダンスの差を抑制しない
と信号の反射や損失を抑制できないような高周波デバイ
スにも適用可能である。これによりデバイスによっては
誘電体基板2上部に同じ整合パターンを作った場合で
も、より広帯域での整合を可能とする効果が期待でき
る。しかもアースリード6として弾性材料を用いること
によって、パッケージ4をケース1に取り付ける際にア
ースリード6を凹部7側面に接触するように位置合わせ
する手間が軽減できる。すなわち、単にパッケージ4を
ケース1の凹部7に挿入するだけでもよい。よって、モ
ジュール組立手順が大幅に簡素化され組立時間の短縮、
ひいてはモジュール全体の低価格化が可能となる。
てアースリード6を弾性材料で形成する分だけ高価とな
るが、確実にパッケージ4の両側のアースリード6が凹
部7の側面や裏面メタライズ3bに接触する。すなわ
ち、実施の形態1では、パッケージ両側に設けられたア
ースリードのうちいずれか一方がケース1・裏面メタラ
イズ3bに接触しない可能性があった。一方、本実施の
形態4ではアースリード6に弾性材料を用いることで、
双方の高周波信号伝送用リード5の直下でアースリード
6をケース1の凹部7内面に圧接することが出来るた
め、入出力双方の接地インピーダンスの差を抑制しない
と信号の反射や損失を抑制できないような高周波デバイ
スにも適用可能である。これによりデバイスによっては
誘電体基板2上部に同じ整合パターンを作った場合で
も、より広帯域での整合を可能とする効果が期待でき
る。しかもアースリード6として弾性材料を用いること
によって、パッケージ4をケース1に取り付ける際にア
ースリード6を凹部7側面に接触するように位置合わせ
する手間が軽減できる。すなわち、単にパッケージ4を
ケース1の凹部7に挿入するだけでもよい。よって、モ
ジュール組立手順が大幅に簡素化され組立時間の短縮、
ひいてはモジュール全体の低価格化が可能となる。
【0039】実施の形態5.図7は本発明の実施の形態
5のデバイスモジュールの要部を例示する正面断面図で
あり、その上面図は図4と同様である。また、図8およ
び図9はアースリード接地部分の詳細を例示するための
図7の主要部拡大図である。図において、図1、図2と
同一又は相当部分には同一符号を付して説明を省略す
る。本実施の形態5では、パッケージ4の側面から引き
出されたアースリード6が弾性を持った材料で形成され
ており、裏面メタライズ3bとケース1との間に設けら
れた窪み10に挿入されている。このアースリード6は
窪み10の中で弾性的に裏面メタライズ3bやケース1
に接触するように弧状に湾曲している。
5のデバイスモジュールの要部を例示する正面断面図で
あり、その上面図は図4と同様である。また、図8およ
び図9はアースリード接地部分の詳細を例示するための
図7の主要部拡大図である。図において、図1、図2と
同一又は相当部分には同一符号を付して説明を省略す
る。本実施の形態5では、パッケージ4の側面から引き
出されたアースリード6が弾性を持った材料で形成され
ており、裏面メタライズ3bとケース1との間に設けら
れた窪み10に挿入されている。このアースリード6は
窪み10の中で弾性的に裏面メタライズ3bやケース1
に接触するように弧状に湾曲している。
【0040】さらに詳しくは、アースリード6は窪み1
0の中で上方又は下方に曲がろうとするよう構成され、
図8に示すように裏面メタライズ3bに上向きに圧接さ
れるか、逆に図9に示すようにケース1に下向きに圧接
される。なお、アースリード6はケース1の側面の裏面
メタライズ3bとほぼ同じ高さから突出しており、弾性
材料としては図6と同様にバネ性があり且つ電気抵抗の
低いリン青銅、ベリリウム銅等の材料が用いられる。
0の中で上方又は下方に曲がろうとするよう構成され、
図8に示すように裏面メタライズ3bに上向きに圧接さ
れるか、逆に図9に示すようにケース1に下向きに圧接
される。なお、アースリード6はケース1の側面の裏面
メタライズ3bとほぼ同じ高さから突出しており、弾性
材料としては図6と同様にバネ性があり且つ電気抵抗の
低いリン青銅、ベリリウム銅等の材料が用いられる。
【0041】本実施の形態5では、実施の形態2で示し
た図6と比べて、裏面メタライズ3bとケース1との間
に形成する窪み10の寸法精度を落として製造すること
が可能になり、その点で低価格化が可能である。すなわ
ち、実施の形態2ではアースリード6の形状が単純なた
め、その点でモジュール全体の価格上昇を抑制すること
が可能であったが、一方で窪み10の寸法精度を上げる
必要があった。本実施の形態5では窪み10の高さhを
アースリード6の厚みdよりも十分高くすることが出来
るので、ケース1の加工費低減が可能になる。また、弾
性材料のばね性を利用してアースリード6と、裏面メタ
ライズ3b又はケース1との接触を行うので、モジュー
ル個体毎のアースリード6の接触具合がばらつかず、製
品特性・歩留まりの安定した組立が可能になる。
た図6と比べて、裏面メタライズ3bとケース1との間
に形成する窪み10の寸法精度を落として製造すること
が可能になり、その点で低価格化が可能である。すなわ
ち、実施の形態2ではアースリード6の形状が単純なた
め、その点でモジュール全体の価格上昇を抑制すること
が可能であったが、一方で窪み10の寸法精度を上げる
必要があった。本実施の形態5では窪み10の高さhを
アースリード6の厚みdよりも十分高くすることが出来
るので、ケース1の加工費低減が可能になる。また、弾
性材料のばね性を利用してアースリード6と、裏面メタ
ライズ3b又はケース1との接触を行うので、モジュー
ル個体毎のアースリード6の接触具合がばらつかず、製
品特性・歩留まりの安定した組立が可能になる。
【0042】なお、図8に示したようなアースリード6
を裏面メタライズ3bに対して押しつける構造の方が、
図9に示したようなアースリード6をケース1に対して
押しつける構造に比べて、裏面メタライズ3bからパッ
ケージ4に至る電気的経路の長さを短くできる分だけ、
高周波信号の反射や損失を抑える効果が大きい。
を裏面メタライズ3bに対して押しつける構造の方が、
図9に示したようなアースリード6をケース1に対して
押しつける構造に比べて、裏面メタライズ3bからパッ
ケージ4に至る電気的経路の長さを短くできる分だけ、
高周波信号の反射や損失を抑える効果が大きい。
【0043】実施の形態6.図10は本発明の実施の形
態6のデバイスモジュールの要部を例示する正面断面
図、図11は図10の別の形態を例示する正面断面図で
ある。図において、図1、図2と同一又は相当部分には
同一符号を付して説明を省略する。本実施の形態6では
アースリード6の横幅を裏面メタライズ3bと同程度に
広くする。すなわちアースリード6の横幅が裏面メタラ
イズ3bに比べて狭くなる部分を出来るだけ作らないよ
うにする。本実施の形態6ではその一例として、図1
0、図11に示すようなパッケージ4の横幅にほぼ近い
幅でアースリード6がパッケージ4から突出する構造を
採用する。なお、アースリード6は、図10に示すよう
に、高周波信号伝送用リード5と同じ高さで突出するよ
うにしても構わない。
態6のデバイスモジュールの要部を例示する正面断面
図、図11は図10の別の形態を例示する正面断面図で
ある。図において、図1、図2と同一又は相当部分には
同一符号を付して説明を省略する。本実施の形態6では
アースリード6の横幅を裏面メタライズ3bと同程度に
広くする。すなわちアースリード6の横幅が裏面メタラ
イズ3bに比べて狭くなる部分を出来るだけ作らないよ
うにする。本実施の形態6ではその一例として、図1
0、図11に示すようなパッケージ4の横幅にほぼ近い
幅でアースリード6がパッケージ4から突出する構造を
採用する。なお、アースリード6は、図10に示すよう
に、高周波信号伝送用リード5と同じ高さで突出するよ
うにしても構わない。
【0044】本実施の形態6では、アースリード6の横
幅を十分広くすることで、アースリード6自体の誘導性
の量、即ちインダクタ成分を抑制し、パッケージ4内部
のデバイスの接地性を向上させる。又、アースリード6
がケース1や裏面メタライズ3bに接触する面積を増や
すことによって、より確実な接地を行うことが出来る。
更には、パッケージ4内部の広範囲に多くの高周波素子
が配置されている場合には、それぞれの素子に対して最
短のグランド経路を提供し、各素子に入出力される高周
波の位相のずれや入力電流・電力のばらつきを抑制する
ことができる。すなわち、各素子の動作状態を揃え、各
素子の性能を十分に引き出した高周波デバイスモジュー
ルを得ることができる。また、各素子の発熱量も均一化
され、各素子に対する経路長の一定しないグランド線路
を持つ高周波デバイスを形成した場合に起こり得るよう
な、パッケージ4内の一部素子のみ故障確率が増加し高
周波デバイス全体の寿命を縮める、という問題も抑制で
きる。
幅を十分広くすることで、アースリード6自体の誘導性
の量、即ちインダクタ成分を抑制し、パッケージ4内部
のデバイスの接地性を向上させる。又、アースリード6
がケース1や裏面メタライズ3bに接触する面積を増や
すことによって、より確実な接地を行うことが出来る。
更には、パッケージ4内部の広範囲に多くの高周波素子
が配置されている場合には、それぞれの素子に対して最
短のグランド経路を提供し、各素子に入出力される高周
波の位相のずれや入力電流・電力のばらつきを抑制する
ことができる。すなわち、各素子の動作状態を揃え、各
素子の性能を十分に引き出した高周波デバイスモジュー
ルを得ることができる。また、各素子の発熱量も均一化
され、各素子に対する経路長の一定しないグランド線路
を持つ高周波デバイスを形成した場合に起こり得るよう
な、パッケージ4内の一部素子のみ故障確率が増加し高
周波デバイス全体の寿命を縮める、という問題も抑制で
きる。
【0045】実施の形態7.本実施の形態7では、実施
の形態1〜6に示したアースリード構造を用いることに
より、特に優れた効果を奏することができるパッケージ
構造について説明する。図12は、このパッケージ構造
の詳細を例示する構成斜視図、図13はその正面図であ
る。図において、図1〜図11と同一又は相当部分には
同一符号を付して説明を省略する。図12,13におい
て、15はセラミックなどの誘電体基板であり、その上
面には整合パターン16,上面メタライズ17aが、そ
の側面には側面メタライズ17b,17dが、その下面
全体には裏面メタライズ17cが形成されている。上面
メタライズ17a、側面メタライズ17b,17d、お
よび裏面メタライズ17cは電気的に接続され、これら
のメタライズ17a〜17dと整合パターン16との間
でマイクロストリップ伝送路を形成している。
の形態1〜6に示したアースリード構造を用いることに
より、特に優れた効果を奏することができるパッケージ
構造について説明する。図12は、このパッケージ構造
の詳細を例示する構成斜視図、図13はその正面図であ
る。図において、図1〜図11と同一又は相当部分には
同一符号を付して説明を省略する。図12,13におい
て、15はセラミックなどの誘電体基板であり、その上
面には整合パターン16,上面メタライズ17aが、そ
の側面には側面メタライズ17b,17dが、その下面
全体には裏面メタライズ17cが形成されている。上面
メタライズ17a、側面メタライズ17b,17d、お
よび裏面メタライズ17cは電気的に接続され、これら
のメタライズ17a〜17dと整合パターン16との間
でマイクロストリップ伝送路を形成している。
【0046】14は増幅用トランジスタなどの高周波デ
バイス又はそのデバイスが形成された基板であり、その
一部が上面メタライズ17aに接触している。18は整
合パターン16と高周波デバイス14とを電気的に接続
するボンディングワイヤである。20は図1などに示し
た金属製ケース1にネジ止めされる金属製ベースフラン
ジであり、ネジ通し孔21に通されるねじ頭部とベース
フランジ20との位置関係を調整してケース1にネジ止
めされる。19は誘電体基板15の裏面メタライズ17
cとベースフランジ20との間に介在し、これらを電気
的・機械的に接続する金属製台座である。22は高周波
デバイス14を覆う蓋である。なお、誘電体基板として
は、ベリリア(酸化ベリリウム),ちっ化アルミなどが
用いられ、蓋22としては金属(ただし、高周波信号伝
送用リード5及び整合パターン16とは接触しないよう
にする),セラミック(アルミナなど)が用いられる。
バイス又はそのデバイスが形成された基板であり、その
一部が上面メタライズ17aに接触している。18は整
合パターン16と高周波デバイス14とを電気的に接続
するボンディングワイヤである。20は図1などに示し
た金属製ケース1にネジ止めされる金属製ベースフラン
ジであり、ネジ通し孔21に通されるねじ頭部とベース
フランジ20との位置関係を調整してケース1にネジ止
めされる。19は誘電体基板15の裏面メタライズ17
cとベースフランジ20との間に介在し、これらを電気
的・機械的に接続する金属製台座である。22は高周波
デバイス14を覆う蓋である。なお、誘電体基板として
は、ベリリア(酸化ベリリウム),ちっ化アルミなどが
用いられ、蓋22としては金属(ただし、高周波信号伝
送用リード5及び整合パターン16とは接触しないよう
にする),セラミック(アルミナなど)が用いられる。
【0047】本実施の形態7で特徴的な点は、リード線
6が誘電体基板15の裏面メタライズ17cに直接固定
されている点である。また、ここでは、高周波信号伝送
用リード5とアースリード6とは平行に設けられてい
る。このようにして、ケース側ストリップ線路3aから
高周波デバイス14までの電気長と、ケース側裏面メタ
ライズ3bから高周波デバイス14までの電気長との差
を確実に少なくすることができ、高周波デバイス14の
動作を安定させることができる。特に、高周波デバイス
14がトランジスタなどの増幅器である場合、そのゲイ
ンを向上させるとともに広帯域化を達成することができ
る。なお、上記電気長の差を短くする目的からすると、
図16および図17に示したような構造、すなわちアー
スリード6を高周波信号伝送用リード5と同じ高さ設け
る構造においても同様の効果が予想されがちである。し
かしながら、実際に実験やシミュレーションでも確認で
きるが、ケース側裏面メタライズ3bから誘電体基板1
5の裏面メタライズ17cへ至る経路をより直接的に最
短の長さで接続できるので、アースリード6は高周波信
号伝送用リード5の下側、誘電体基板15の裏面メタラ
イズ17cに固定する方が好ましい。
6が誘電体基板15の裏面メタライズ17cに直接固定
されている点である。また、ここでは、高周波信号伝送
用リード5とアースリード6とは平行に設けられてい
る。このようにして、ケース側ストリップ線路3aから
高周波デバイス14までの電気長と、ケース側裏面メタ
ライズ3bから高周波デバイス14までの電気長との差
を確実に少なくすることができ、高周波デバイス14の
動作を安定させることができる。特に、高周波デバイス
14がトランジスタなどの増幅器である場合、そのゲイ
ンを向上させるとともに広帯域化を達成することができ
る。なお、上記電気長の差を短くする目的からすると、
図16および図17に示したような構造、すなわちアー
スリード6を高周波信号伝送用リード5と同じ高さ設け
る構造においても同様の効果が予想されがちである。し
かしながら、実際に実験やシミュレーションでも確認で
きるが、ケース側裏面メタライズ3bから誘電体基板1
5の裏面メタライズ17cへ至る経路をより直接的に最
短の長さで接続できるので、アースリード6は高周波信
号伝送用リード5の下側、誘電体基板15の裏面メタラ
イズ17cに固定する方が好ましい。
【0048】なお、リード線6を裏面メタライズ17c
に固定する方法としては、銀ろう付け、熱圧着、導電性
接着材、ねじ止めなどが用いられる。また、図12,1
3では誘電体基板15の右方の高周波信号伝送用リード
5およびアースリード6のみを記載し、左方の記載は省
略したが、もちろん左右双方に高周波信号伝送用リード
5およびアースリード6を設けてもよい。また、アース
リード6が高周波信号伝送用リード5よりもわずかに短
い例を示したがさらに短くてもよい。また、アースリー
ド6の先端部を上下方向に折り曲げて用いてもよい。ま
た、図3、図6、図7に示したような場合には、アース
リード6の方が長くてもよい。
に固定する方法としては、銀ろう付け、熱圧着、導電性
接着材、ねじ止めなどが用いられる。また、図12,1
3では誘電体基板15の右方の高周波信号伝送用リード
5およびアースリード6のみを記載し、左方の記載は省
略したが、もちろん左右双方に高周波信号伝送用リード
5およびアースリード6を設けてもよい。また、アース
リード6が高周波信号伝送用リード5よりもわずかに短
い例を示したがさらに短くてもよい。また、アースリー
ド6の先端部を上下方向に折り曲げて用いてもよい。ま
た、図3、図6、図7に示したような場合には、アース
リード6の方が長くてもよい。
【0049】また、図12,13ではアースリード6の
厚みは高周波信号伝送用リード5の厚みとほぼ同じであ
るが、異なってもよく、特に高周波信号伝送用リード5
よりもアースリード6をさらに厚くすることで、ケース
1側へ圧接されるアースリード6の強度を増加させるこ
とができる。また、図12,13では、アースリード6
の厚みは一定であるが、図3,図5や図7〜図9に示す
ように先端部を薄くしてもよい。
厚みは高周波信号伝送用リード5の厚みとほぼ同じであ
るが、異なってもよく、特に高周波信号伝送用リード5
よりもアースリード6をさらに厚くすることで、ケース
1側へ圧接されるアースリード6の強度を増加させるこ
とができる。また、図12,13では、アースリード6
の厚みは一定であるが、図3,図5や図7〜図9に示す
ように先端部を薄くしてもよい。
【0050】
【発明の効果】この発明は以上説明したように構成され
ているので、以下に示すような効果を奏する。この発明
に係るデバイスモジュールにおいては、凹部を有した金
属面と、第1の導体層、第1の誘電体層および第2の導
体層の積層体からなり、第2の導体層と前記金属面とが
接触するように配置されたマイクロストリップ伝送路
と、デバイスが収められ、前記凹部に挿入されるパッケ
ージと、前記パッケージから突出し、一端が前記デバイ
スに電気的に接続され、他端が前記マイクロストリップ
伝送路の第1の導体層に電気的に接続される第1の導電
性部材と、この第1の導電性部材よりも前記凹部の底面
側で前記パッケージから突出し、一端が前記デバイスに
電気的に接続され、他端が前記マイクロストリップ伝送
路の第2の導体層に電気的に接続される第2の導電性部
材とを備えるので、低いコストで製造でき、さらにマイ
クロストリップ伝送路に電気的に接続されるパッケージ
の接地性を強化することができる。
ているので、以下に示すような効果を奏する。この発明
に係るデバイスモジュールにおいては、凹部を有した金
属面と、第1の導体層、第1の誘電体層および第2の導
体層の積層体からなり、第2の導体層と前記金属面とが
接触するように配置されたマイクロストリップ伝送路
と、デバイスが収められ、前記凹部に挿入されるパッケ
ージと、前記パッケージから突出し、一端が前記デバイ
スに電気的に接続され、他端が前記マイクロストリップ
伝送路の第1の導体層に電気的に接続される第1の導電
性部材と、この第1の導電性部材よりも前記凹部の底面
側で前記パッケージから突出し、一端が前記デバイスに
電気的に接続され、他端が前記マイクロストリップ伝送
路の第2の導体層に電気的に接続される第2の導電性部
材とを備えるので、低いコストで製造でき、さらにマイ
クロストリップ伝送路に電気的に接続されるパッケージ
の接地性を強化することができる。
【0051】この発明に係るデバイスモジュールにおい
ては、凹部を有した金属面と、第1の導体層、第1の誘
電体層および第2の導体層の積層体からなり、第2の導
体層と前記金属面とが接触するように配置された第1の
マイクロストリップ伝送路と、第3の導体層、第2の誘
電体層および第4の導体層の積層体を第4の導体層が前
記凹部の底面側になるように配置してなり、デバイスに
電気的に接続される第2のマイクロストリップ伝送路
と、一端が第3の導体層に固着され、他端が第1のマイ
クロストリップ伝送路の第1の導体層に電気的に接続さ
れる第1の導電性部材と、一端が第4の導体層に固着さ
れ、他端が凹部内側面の金属部分に接触する第2の導電
性部材とを備えたので、第1,第2のマイクロストリッ
プ伝送路間の電気的な接続特性を向上させることができ
る。
ては、凹部を有した金属面と、第1の導体層、第1の誘
電体層および第2の導体層の積層体からなり、第2の導
体層と前記金属面とが接触するように配置された第1の
マイクロストリップ伝送路と、第3の導体層、第2の誘
電体層および第4の導体層の積層体を第4の導体層が前
記凹部の底面側になるように配置してなり、デバイスに
電気的に接続される第2のマイクロストリップ伝送路
と、一端が第3の導体層に固着され、他端が第1のマイ
クロストリップ伝送路の第1の導体層に電気的に接続さ
れる第1の導電性部材と、一端が第4の導体層に固着さ
れ、他端が凹部内側面の金属部分に接触する第2の導電
性部材とを備えたので、第1,第2のマイクロストリッ
プ伝送路間の電気的な接続特性を向上させることができ
る。
【0052】また、この発明に係るデバイスモジュール
においては、凹部を有した金属面と、第1の導体層、第
1の誘電体層および第2の導体層の積層体からなり、第
2の導体層と前記金属面とが接触するように配置された
第1のマイクロストリップ伝送路と、第3の導体層、第
2の誘電体層および第4の導体層の積層体を第4の導体
層が前記凹部の底面側になるように配置してなり、デバ
イスに電気的に接続される第2のマイクロストリップ伝
送路と、一端が第3の導体層に固着され、他端が第1の
マイクロストリップ伝送路の第1の導体層に電気的に接
続される第1の導電性部材と、一端が第4の導体層に固
着され、他端が第1のマイクロストリップ伝送路の第2
の導体層に接触する第2の導電性部材とを備えたので、
第1,第2のマイクロストリップ伝送路間の電気的な接
続特性を特に向上させることができる。
においては、凹部を有した金属面と、第1の導体層、第
1の誘電体層および第2の導体層の積層体からなり、第
2の導体層と前記金属面とが接触するように配置された
第1のマイクロストリップ伝送路と、第3の導体層、第
2の誘電体層および第4の導体層の積層体を第4の導体
層が前記凹部の底面側になるように配置してなり、デバ
イスに電気的に接続される第2のマイクロストリップ伝
送路と、一端が第3の導体層に固着され、他端が第1の
マイクロストリップ伝送路の第1の導体層に電気的に接
続される第1の導電性部材と、一端が第4の導体層に固
着され、他端が第1のマイクロストリップ伝送路の第2
の導体層に接触する第2の導電性部材とを備えたので、
第1,第2のマイクロストリップ伝送路間の電気的な接
続特性を特に向上させることができる。
【0053】また、この発明に係るデバイスモジュール
においては、第2の導電性部材は、前記凹部の内側面へ
向う方向に弾性力を有するので、製造精度をなるべく上
げずに第1,第2のマイクロストリップ伝送路間の電気
的な接続特性を向上させることができる。
においては、第2の導電性部材は、前記凹部の内側面へ
向う方向に弾性力を有するので、製造精度をなるべく上
げずに第1,第2のマイクロストリップ伝送路間の電気
的な接続特性を向上させることができる。
【0054】また、この発明に係るデバイスモジュール
においては、第2の導電性部材は、第1のマイクロスト
リップ伝送路の第2の導体層と前記金属面との間に設け
られた窪み部分に挿入されるので、第2の導体層又は前
記金属面との接触面積が増加し、さらに第1,第2のマ
イクロストリップ伝送路間の電気的な接続特性を向上さ
せることができる。
においては、第2の導電性部材は、第1のマイクロスト
リップ伝送路の第2の導体層と前記金属面との間に設け
られた窪み部分に挿入されるので、第2の導体層又は前
記金属面との接触面積が増加し、さらに第1,第2のマ
イクロストリップ伝送路間の電気的な接続特性を向上さ
せることができる。
【0055】また、この発明に係るデバイスモジュール
においては、第2の導電性部材は、第1のマイクロスト
リップ伝送路の第2の導体層と前記金属面との間に設け
られた窪み部分に挿入され、この窪み内において第2の
導体層に弾性的に接触するので、製造精度をなるべく上
げずに第1,第2のマイクロストリップ伝送路間の電気
的な接続特性を向上させることができる。
においては、第2の導電性部材は、第1のマイクロスト
リップ伝送路の第2の導体層と前記金属面との間に設け
られた窪み部分に挿入され、この窪み内において第2の
導体層に弾性的に接触するので、製造精度をなるべく上
げずに第1,第2のマイクロストリップ伝送路間の電気
的な接続特性を向上させることができる。
【0056】また、この発明に係るデバイスモジュール
においては、第2の導電性部材は、第1の導電性部材に
平行に設けられるので、第1,第2のマイクロストリッ
プ伝送路間の電気的な接続特性を特に向上させることが
できる。
においては、第2の導電性部材は、第1の導電性部材に
平行に設けられるので、第1,第2のマイクロストリッ
プ伝送路間の電気的な接続特性を特に向上させることが
できる。
【0057】また、この発明に係るパッケージにおいて
は、第1の導体層、第1の誘電体層および第2の導体層
の積層体からなるマイクロストリップ伝送路の第2の導
体層が接触される金属面の凹部に挿入されるパッケージ
であって、パッケージ内に収められるデバイスと、前記
パッケージから突出し、一端が前記デバイスに電気的に
接続され、他端が前記マイクロストリップ伝送路の第1
の導体層に電気的に接続される第1の導電性部材と、こ
の第1の導電性部材よりも前記凹部の底面側で前記パッ
ケージから突出し、一端が前記デバイスに電気的に接続
され、他端が前記マイクロストリップ伝送路の第2の導
体層に電気的に接続される第2の導電性部材とを備える
ので、低いコストで製造でき、さらにマイクロストリッ
プ伝送路に電気的に接続されるパッケージの接地性を強
化することができる。
は、第1の導体層、第1の誘電体層および第2の導体層
の積層体からなるマイクロストリップ伝送路の第2の導
体層が接触される金属面の凹部に挿入されるパッケージ
であって、パッケージ内に収められるデバイスと、前記
パッケージから突出し、一端が前記デバイスに電気的に
接続され、他端が前記マイクロストリップ伝送路の第1
の導体層に電気的に接続される第1の導電性部材と、こ
の第1の導電性部材よりも前記凹部の底面側で前記パッ
ケージから突出し、一端が前記デバイスに電気的に接続
され、他端が前記マイクロストリップ伝送路の第2の導
体層に電気的に接続される第2の導電性部材とを備える
ので、低いコストで製造でき、さらにマイクロストリッ
プ伝送路に電気的に接続されるパッケージの接地性を強
化することができる。
【0058】また、この発明に係るパッケージにおいて
は、第1の導体層、第1の誘電体層および第2の導体層
の積層体からなる第1のマイクロストリップ伝送路の第
2の導体層が接触される金属面の凹部に挿入されるパッ
ケージであって、第3の導体層、第2の誘電体層および
第4の導体層の積層体を第4の導体層が前記凹部の底面
側になるように配置してなる第2のマイクロストリップ
伝送路と、一端が第3の導体層に固着され、他端が第1
のマイクロストリップ伝送路の第1の導体層に電気的に
接続される第1の導電性部材と、一端が第4の導体層に
固着され、他端が凹部内側面の金属部分に接触する第2
の導電性部材とを備えたので、第1,第2のマイクロス
トリップ伝送路間の電気的な接続特性を向上させること
ができる。
は、第1の導体層、第1の誘電体層および第2の導体層
の積層体からなる第1のマイクロストリップ伝送路の第
2の導体層が接触される金属面の凹部に挿入されるパッ
ケージであって、第3の導体層、第2の誘電体層および
第4の導体層の積層体を第4の導体層が前記凹部の底面
側になるように配置してなる第2のマイクロストリップ
伝送路と、一端が第3の導体層に固着され、他端が第1
のマイクロストリップ伝送路の第1の導体層に電気的に
接続される第1の導電性部材と、一端が第4の導体層に
固着され、他端が凹部内側面の金属部分に接触する第2
の導電性部材とを備えたので、第1,第2のマイクロス
トリップ伝送路間の電気的な接続特性を向上させること
ができる。
【0059】さらにまた、この発明に係るパッケージに
おいては、第1の導体層、第1の誘電体層および第2の
導体層の積層体からなる第1のマイクロストリップ伝送
路の第2の導体層が接触される金属面の凹部に挿入され
るパッケージであって、第3の導体層、第2の誘電体層
および第4の導体層の積層体を第4の導体層が前記凹部
の底面側になるように配置してなる第2のマイクロスト
リップ伝送路と、一端が第3の導体層に固着され、他端
が第1のマイクロストリップ伝送路の第1の導体層に電
気的に接続される第1の導電性部材と、一端が第4の導
体層に固着され、他端が第1のマイクロストリップ伝送
路の第2の導体層に接触する第2の導電性部材とを備え
たことを特徴とするパッケージので、第1,第2のマイ
クロストリップ伝送路間の電気的な接続特性を向上させ
ることができる。
おいては、第1の導体層、第1の誘電体層および第2の
導体層の積層体からなる第1のマイクロストリップ伝送
路の第2の導体層が接触される金属面の凹部に挿入され
るパッケージであって、第3の導体層、第2の誘電体層
および第4の導体層の積層体を第4の導体層が前記凹部
の底面側になるように配置してなる第2のマイクロスト
リップ伝送路と、一端が第3の導体層に固着され、他端
が第1のマイクロストリップ伝送路の第1の導体層に電
気的に接続される第1の導電性部材と、一端が第4の導
体層に固着され、他端が第1のマイクロストリップ伝送
路の第2の導体層に接触する第2の導電性部材とを備え
たことを特徴とするパッケージので、第1,第2のマイ
クロストリップ伝送路間の電気的な接続特性を向上させ
ることができる。
【図1】 この発明の実施の形態1によるデバイスモジ
ュールの要部を例示する断面図である。
ュールの要部を例示する断面図である。
【図2】 この発明の実施の形態1及び4によるデバイ
スモジュールの要部を例示する上面図である。
スモジュールの要部を例示する上面図である。
【図3】 この発明の実施の形態2によるデバイスモジ
ュールの要部を例示する断面図である。
ュールの要部を例示する断面図である。
【図4】 この発明の実施の形態2、3及び5によるデ
バイスモジュールの要部を例示する上面図である。
バイスモジュールの要部を例示する上面図である。
【図5】 この発明の実施の形態3によるデバイスモジ
ュールの要部を例示する断面図である。
ュールの要部を例示する断面図である。
【図6】 この発明の実施の形態4によるデバイスモジ
ュールの要部を例示する断面図である。
ュールの要部を例示する断面図である。
【図7】 この発明の実施の形態5によるデバイスモジ
ュールの要部を例示する断面図である。
ュールの要部を例示する断面図である。
【図8】 この発明の実施の形態5によるデバイスモジ
ュールの要部の詳細を例示する断面図である。
ュールの要部の詳細を例示する断面図である。
【図9】 この発明の実施の形態5によるデバイスモジ
ュールの要部の詳細を例示する断面図である。
ュールの要部の詳細を例示する断面図である。
【図10】 この発明の実施の形態6によるデバイスモ
ジュールの要部を例示する投影図である。
ジュールの要部を例示する投影図である。
【図11】 この発明の実施の形態6によるデバイスモ
ジュールの要部を例示する投影図である。
ジュールの要部を例示する投影図である。
【図12】 この発明の実施の形態7によるパッケージ
構造の詳細を例示する構成斜視図である。
構造の詳細を例示する構成斜視図である。
【図13】 図12に示したパッケージの正面図であ
る。
る。
【図14】 第1の従来例のデバイスモジュールの要部
を例示する断面図である。
を例示する断面図である。
【図15】 第1の従来例のデバイスモジュールの要部
を例示する上面図である。
を例示する上面図である。
【図16】 第2の従来例のデバイスモジュールの要部
を例示する断面図である。
を例示する断面図である。
【図17】 第2の従来例のデバイスモジュールの要部
を例示する上面図である。
を例示する上面図である。
【図18】 第3の従来例のデバイスモジュールの要部
を例示する断面図である。
を例示する断面図である。
【図19】 第3の従来例のデバイスモジュールの要部
を例示する断面図である。
を例示する断面図である。
【図20】 第3の従来例のデバイスモジュールの要部
を例示する断面図である。
を例示する断面図である。
1 ケース、 2 誘電体基板、 3 マイクロストリ
ップ伝送路、 3aストリップ線路、 3b 裏面メタ
ライズ、 3c 整合パターン、 4 パッケージ、
5 高周波信号伝送用リード、 6 アースリード、
7 凹部、8 スルーホール、 9 グランドパター
ン、 10 窪み、 11 金属波板、 12 金属薄
板、 13 金属薄板、 14 高周波デバイス、 1
5 誘電体基板、 16 整合パターン、 17a 上
面メタライズ、 17b 側面メタライズ、 17c
裏面メタライズ、 18 ボンディングワイヤ、 19
金属製台座、 20 ベースフランジ、 21 孔、
22 蓋。
ップ伝送路、 3aストリップ線路、 3b 裏面メタ
ライズ、 3c 整合パターン、 4 パッケージ、
5 高周波信号伝送用リード、 6 アースリード、
7 凹部、8 スルーホール、 9 グランドパター
ン、 10 窪み、 11 金属波板、 12 金属薄
板、 13 金属薄板、 14 高周波デバイス、 1
5 誘電体基板、 16 整合パターン、 17a 上
面メタライズ、 17b 側面メタライズ、 17c
裏面メタライズ、 18 ボンディングワイヤ、 19
金属製台座、 20 ベースフランジ、 21 孔、
22 蓋。
Claims (10)
- 【請求項1】 凹部を有した金属面と、 第1の導体層、第1の誘電体層および第2の導体層の積
層体からなり、第2の導体層と前記金属面とが接触する
ように配置されたマイクロストリップ伝送路と、 デバイスが収められ、前記凹部に挿入されるパッケージ
と、 前記パッケージから突出し、一端が前記デバイスに電気
的に接続され、他端が前記マイクロストリップ伝送路の
第1の導体層に電気的に接続される第1の導電性部材
と、 この第1の導電性部材よりも前記凹部の底面側で前記パ
ッケージから突出し、一端が前記デバイスに電気的に接
続され、他端が前記マイクロストリップ伝送路の第2の
導体層に電気的に接続される第2の導電性部材とを備え
たことを特徴とするデバイスモジュール。 - 【請求項2】 凹部を有した金属面と、 第1の導体層、第1の誘電体層および第2の導体層の積
層体からなり、第2の導体層と前記金属面とが接触する
ように配置された第1のマイクロストリップ伝送路と、 第3の導体層、第2の誘電体層および第4の導体層の積
層体を第4の導体層が前記凹部の底面側になるように配
置してなり、デバイスに電気的に接続される第2のマイ
クロストリップ伝送路と、 一端が第3の導体層に固着され、他端が第1のマイクロ
ストリップ伝送路の第1の導体層に電気的に接続される
第1の導電性部材と、 一端が第4の導体層に固着され、他端が凹部内側面の金
属部分に接触する第2の導電性部材とを備えたことを特
徴とするデバイスモジュール。 - 【請求項3】 凹部を有した金属面と、 第1の導体層、第1の誘電体層および第2の導体層の積
層体からなり、第2の導体層と前記金属面とが接触する
ように配置された第1のマイクロストリップ伝送路と、 第3の導体層、第2の誘電体層および第4の導体層の積
層体を第4の導体層が前記凹部の底面側になるように配
置してなり、デバイスに電気的に接続される第2のマイ
クロストリップ伝送路と、 一端が第3の導体層に固着され、他端が第1のマイクロ
ストリップ伝送路の第1の導体層に電気的に接続される
第1の導電性部材と、 一端が第4の導体層に固着され、他端が第1のマイクロ
ストリップ伝送路の第2の導体層に接触する第2の導電
性部材とを備えたことを特徴とするデバイスモジュー
ル。 - 【請求項4】 第2の導電性部材は、前記凹部の内側面
へ向う方向に弾性力を有したことを特徴とする請求項2
又は3に記載のデバイスモジュール。 - 【請求項5】 第2の導電性部材は、第1のマイクロス
トリップ伝送路の第2の導体層と前記金属面との間に設
けられた窪み部分に挿入されることを特徴とする請求項
2又は3に記載のデバイスモジュール。 - 【請求項6】 第2の導電性部材は、第1のマイクロス
トリップ伝送路の第2の導体層と前記金属面との間に設
けられた窪み部分に挿入され、この窪み内において第2
の導体層に弾性的に接触することを特徴とする請求項3
に記載のデバイスモジュール。 - 【請求項7】 第2の導電性部材は、第1の導電性部材
に平行に設けられることを特徴とする請求項1〜3のい
ずれかに記載のデバイスモジュール。 - 【請求項8】 第1の導体層、第1の誘電体層および
第2の導体層の積層体からなるマイクロストリップ伝送
路の第2の導体層が接触される金属面の凹部に挿入され
るパッケージであって、 パッケージ内に収められるデバイスと、 前記パッケージから突出し、一端が前記デバイスに電気
的に接続され、他端が前記マイクロストリップ伝送路の
第1の導体層に電気的に接続される第1の導電性部材
と、 この第1の導電性部材よりも前記凹部の底面側で前記パ
ッケージから突出し、一端が前記デバイスに電気的に接
続され、他端が前記マイクロストリップ伝送路の第2の
導体層に電気的に接続される第2の導電性部材とを備え
たことを特徴とするパッケージ。 - 【請求項9】 第1の導体層、第1の誘電体層および第
2の導体層の積層体からなる第1のマイクロストリップ
伝送路の第2の導体層が接触される金属面の凹部に挿入
されるパッケージであって、 第3の導体層、第2の誘電体層および第4の導体層の積
層体を第4の導体層が前記凹部の底面側になるように配
置してなる第2のマイクロストリップ伝送路と、 一端が第3の導体層に固着され、他端が第1のマイクロ
ストリップ伝送路の第1の導体層に電気的に接続される
第1の導電性部材と、 一端が第4の導体層に固着され、他端が凹部内側面の金
属部分に接触する第2の導電性部材とを備えたことを特
徴とするパッケージ。 - 【請求項10】 第1の導体層、第1の誘電体層および
第2の導体層の積層体からなる第1のマイクロストリッ
プ伝送路の第2の導体層が接触される金属面の凹部に挿
入されるパッケージであって、 第3の導体層、第2の誘電体層および第4の導体層の積
層体を第4の導体層が前記凹部の底面側になるように配
置してなる第2のマイクロストリップ伝送路と、一端が
第3の導体層に固着され、他端が第1のマイクロストリ
ップ伝送路の第1の導体層に電気的に接続される第1の
導電性部材と、 一端が第4の導体層に固着され、他端が第1のマイクロ
ストリップ伝送路の第2の導体層に接触する第2の導電
性部材とを備えたことを特徴とするパッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000100335A JP2001284492A (ja) | 2000-04-03 | 2000-04-03 | デバイスモジュールおよびパッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000100335A JP2001284492A (ja) | 2000-04-03 | 2000-04-03 | デバイスモジュールおよびパッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001284492A true JP2001284492A (ja) | 2001-10-12 |
Family
ID=18614557
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000100335A Pending JP2001284492A (ja) | 2000-04-03 | 2000-04-03 | デバイスモジュールおよびパッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001284492A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011061387A (ja) * | 2009-09-08 | 2011-03-24 | Toshiba Corp | 高周波モジュール |
JP2013118571A (ja) * | 2011-12-05 | 2013-06-13 | Toshiba Corp | パッケージ装置 |
CN110071088A (zh) * | 2018-01-22 | 2019-07-30 | 松下知识产权经营株式会社 | 半导体装置 |
JP2019129311A (ja) * | 2018-01-22 | 2019-08-01 | パナソニックIpマネジメント株式会社 | 半導体装置 |
-
2000
- 2000-04-03 JP JP2000100335A patent/JP2001284492A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011061387A (ja) * | 2009-09-08 | 2011-03-24 | Toshiba Corp | 高周波モジュール |
JP2013118571A (ja) * | 2011-12-05 | 2013-06-13 | Toshiba Corp | パッケージ装置 |
CN110071088A (zh) * | 2018-01-22 | 2019-07-30 | 松下知识产权经营株式会社 | 半导体装置 |
JP2019129311A (ja) * | 2018-01-22 | 2019-08-01 | パナソニックIpマネジメント株式会社 | 半導体装置 |
JP7122650B2 (ja) | 2018-01-22 | 2022-08-22 | パナソニックIpマネジメント株式会社 | 半導体装置 |
CN110071088B (zh) * | 2018-01-22 | 2023-03-17 | 松下知识产权经营株式会社 | 半导体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5574314A (en) | Packaged semiconductor device including shielded inner walls | |
KR101077758B1 (ko) | 고주파 패키지 장치 및 그 제조 방법 | |
US5631809A (en) | Semiconductor device for ultrahigh frequency band and semiconductor apparatus including the semiconductor device | |
CN109478537B (zh) | 半导体元件安装用基板以及半导体装置 | |
JP2004071977A (ja) | 半導体装置 | |
JP2001284492A (ja) | デバイスモジュールおよびパッケージ | |
US6762493B2 (en) | Microwave integrated circuit | |
JPH07263581A (ja) | 半導体チップ用合成樹脂製smd容器 | |
JPH11214580A (ja) | 高周波素子収納用パッケージ | |
JP2000307020A (ja) | 高周波デバイス用パッケージ | |
JP2001257415A (ja) | 光半導体装置 | |
JPH07122808A (ja) | 半導体レーザ変調回路装置 | |
US20230230904A1 (en) | Semiconductor device | |
JP4127589B2 (ja) | 高周波半導体装置用パッケージおよび高周波半導体装置 | |
JP2002305262A (ja) | 半導体素子実装用パッケージ | |
JP3686855B2 (ja) | 回路基板および半導体素子収納用パッケージ並びにそれを用いた半導体装置 | |
JP2758273B2 (ja) | 高周波平面回路モジュールの実装構造 | |
JP2005130406A (ja) | 導波管部材および導波管ならびに高周波モジュール | |
JPH02291140A (ja) | 超高周波帯実装構造 | |
JP3462080B2 (ja) | 高周波用半導体素子収納用パッケージ | |
JPS6035245Y2 (ja) | 半導体装置 | |
CN113257802A (zh) | 半导体装置和放大器 | |
JPH04243302A (ja) | 高周波平面回路モジュール | |
JPH10163376A (ja) | 高周波電力用半導体装置 | |
JP2003133682A (ja) | 高周波回路及びそれを用いた光伝送モジュール |