CN109003909A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN109003909A
CN109003909A CN201810556837.2A CN201810556837A CN109003909A CN 109003909 A CN109003909 A CN 109003909A CN 201810556837 A CN201810556837 A CN 201810556837A CN 109003909 A CN109003909 A CN 109003909A
Authority
CN
China
Prior art keywords
solder
conducting wire
substrate
semiconductor device
electrode terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810556837.2A
Other languages
English (en)
Other versions
CN109003909B (zh
Inventor
井原茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN109003909A publication Critical patent/CN109003909A/zh
Application granted granted Critical
Publication of CN109003909B publication Critical patent/CN109003909B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/64—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

几乎不受气温的影响地使焊料的流动停止。半导体装置的制造方法包含下述工序：在导线(W1)将基板(4)的主面(4a)中的成为焊料(3n)的供给对象的区域(Rg1)包围的状态下，通过超声波接合，将导线(W1)与主面(4a)接合的工序；以及将用于使电极端子(E1)与基板(4)接合的焊料(3n)供给至区域(Rg1)的工序。

Description

半导体装置的制造方法
技术领域
本发明涉及用于进行电极端子的焊料接合的半导体装置的制造方法。
背景技术
就电力用半导体装置而言，要求即使在高温的环境下，也正常地驱动。因此，就该半导体装置而言，要求使用焊料而将电极端子与基板牢固地接合。为了满足该要求，想到将在电极端子的接合中使用的焊料的量增加。此外，如果仅仅是简单地将焊料的量增加，则该焊料有可能流向意想之外的部位。因此，谋求用于使焊料的流动停止的结构。
在专利文献1中公开了用于使焊料的流动停止的结构(以下，也称为“关联结构A”)。具体而言，就关联结构A而言，成为焊料的供给对象的区域被由树脂构成的保护膜包围。此外，保护膜形成于金属层之上。
专利文献1：日本特开2010-251556号公报(图1，第0036段)
关联结构A的保护膜例如由树脂构成。因此，该保护膜在高温环境下，有可能从金属层剥离。因此，就关联结构A而言，存在下述问题，即，根据气温的状态而有可能无法使焊料的流动停止。因此，谋求能够几乎不受气温的影响地使焊料的流动停止的结构。
发明内容
本发明就是为了解决上述问题而提出的，其目的在于提供一种半导体装置的制造方法，该方法能够几乎不受气温的影响地使焊料的流动停止。
为了实现上述目的，本发明的一个方案涉及的半导体装置的制造方法使用膏状的焊料而将电极端子与基板接合。所述半导体装置的制造方法包含下述工序：在导线将所述基板的主面中的成为所述焊料的供给对象的区域包围的状态下，通过超声波接合将该导线与该主面接合的工序；以及将用于使所述电极端子与所述基板接合的所述焊料供给至所述区域的工序。
发明的效果
根据本发明，在导线将所述基板的主面中的成为所述焊料的供给对象的区域包围的状态下，通过超声波接合将该导线与该主面接合。将用于使所述电极端子与所述基板接合的所述焊料供给至所述区域。
导线与树脂相比，不易根据气温的状态而发生变形等。因此，能够几乎不受气温的影响地通过导线使焊料的流动停止。
附图说明
图1是本发明的实施方式1涉及的半导体装置的剖视图。
图2是表示本发明的实施方式1的特征性的结构的图。
图3是本发明的实施方式1涉及的半导体制造方法的流程图。
图4是表示本发明的实施方式1的变形例1涉及的结构的图。
图5是表示本发明的实施方式1的变形例2涉及的结构的图。
标号的说明
3、3n焊料，4、4A、4B基板，100半导体装置，E1电极端子，S1半导体芯片，W1、W1a、W1b导线。
具体实施方式
下面，一边参照附图一边对本发明的实施方式进行说明。在以下的附图中，对相同的各结构要素标注相同的标号。标注有相同的标号的各结构要素的名称以及功能相同。因此，有时省略关于标注有相同的标号的各结构要素的一部分的详细说明。
此外，实施方式中所例示的各结构要素的尺寸、材质、形状、该各结构要素的相对配置等也可以根据应用本发明的装置的结构、各种条件等而适当变更。
<实施方式1>
图1是本发明的实施方式1涉及的半导体装置100的剖视图。半导体装置100是在工业用设备、汽车、电车等中使用的功率模块。
在图1中，X方向、Y方向以及Z方向彼此正交。后面的图所示的X方向、Y方向以及Z方向也彼此正交。以下，包含X方向和该X方向的相反方向(-X方向)在内的方向也称为“X轴方向”。另外，以下，包含Y方向和该Y方向的相反方向(-Y方向)在内的方向也称为“Y轴方向”。另外，以下，包含Z方向和该Z方向的相反方向(-Z方向)在内的方向也称为“Z轴方向”。
另外，以下，包含X轴方向以及Y轴方向在内的平面也称为“XY面”。另外，以下，包含X轴方向以及Z轴方向在内的平面也称为“XZ面”。另外，以下，包含Y轴方向以及Z轴方向在内的平面也称为“YZ面”。
参照图1，半导体装置100具有：半导体芯片S1、基板4、基板4A、基板4B、基座板5、散热板6、电极端子E1、壳体8和树脂9。
在散热板6经由焊料3而接合有基板4B。基板4B是绝缘基板。在基板4B设置有电路(未图示)。基板4B与基座板5接合。基座板5例如由AlN(氮化铝)构成。
在基座板5之上接合有基板4以及基板4A。基板4A是绝缘基板。在基板4A设置有电路(未图示)。另外，在基板4A经由焊料3而接合有半导体芯片S1。
半导体芯片S1例如是IGBT(Insulated Gate Bipolar Transistor)、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)等。半导体芯片S1经由导线Wn而与基板4的电路(未图示)连接。
基板4是绝缘基板。在基板4设置有电路(未图示)。另外，在基板4经由焊料3而接合有电极端子E1。
在散热板6连接有筒状的壳体8。壳体8以该壳体8将基板4、4A、4B、半导体芯片S1、基座板5等包围的方式与散热板6的周缘部连接。即，通过壳体8以及散热板6对基板4、4A、4B、半导体芯片S1、基座板5等进行收容。此外，电极端子E1的一部分固定于壳体8。另外，在壳体8的内部填充有树脂9。树脂9例如是硅凝胶。此外，在壳体8的上部设置有盖10。
(特征性的结构)
接下来，对本发明的特征性的结构(以下，也称为“结构Ct1”)进行说明。结构Ct1是用于通过焊料将电极端子与基板接合的结构。
图2是表示本发明的实施方式1的特征性的结构Ct1的图。图2表示电极端子E1和该电极端子E1的周边的结构。即，图2表示图1的半导体装置100的一部分。图2(a)是半导体装置100的一部分的俯视图。图2(b)是沿图2(a)的A1-A2线的、半导体装置100的一部分的剖视图。
以下，具有粘度的焊料也称为“焊料3n”。焊料3n例如是焊膏。该焊膏是膏状的焊料。此外，焊膏也称为糊状焊料。通过对焊料3n进行加热，从而该焊料3n熔融，然后，该焊料3n固化而得到的物质是焊料3。
参照图2(a)，基板4具有主面4a。以下，基板4的主面4a中的成为焊料3n的供给对象的区域也称为“区域Rg1”。
在基板4的主面4a接合有导线W1。在俯视观察(XY面)时的导线W1的形状是闭合环状。在俯视观察(XY面)时以导线W1将区域Rg1包围的方式，该导线W1与基板4的主面4a接合。在区域Rg1，电极端子E1经由焊料3而与基板4接合。
本实施方式的导线W1由Al(铝)构成。以下，由Al构成的导线W1也称为“导线W1a”。
另外，以下，使用焊料3n而将电极端子E1与基板4接合的工序也称为“半导体制造方法Pr”。半导体制造方法Pr是在导线W1不存在于基板4的主面4a的状态下进行的。
另外，以下，具有进行超声波接合的功能的装置也称为“接合装置”。超声波接合是指在对接合对象物进行加压的状态下，对该接合对象物施加超声波振动的处理。接合对象物例如是导线W1。另外，以下，具有供给焊料3n的功能的装置也称为“焊料供给装置”。
接下来，对本实施方式中的半导体制造方法Pr进行说明。半导体制造方法Pr是用于制造半导体装置100的制造方法所包含的工序。
图3是本发明的实施方式1涉及的半导体制造方法Pr的流程图。在半导体制造方法Pr中，首先，进行步骤S110的处理。
在步骤S110中，进行导线接合工序。参照图2(a)，在导线接合工序中，以在俯视观察(XY面)时导线W1将区域Rg1包围的方式将该导线W1载置于基板4的主面4a。
然后，在导线W1将主面4a的区域Rg1包围的状态下，接合装置通过超声波接合将该导线W1与该主面4a接合。具体而言，接合装置在由该接合装置对导线W1进行加压的状态下，对该导线W1施加超声波振动，从而将该导线W1与主面4a接合。然后，进行步骤S120的处理。
在步骤S120中，进行焊料供给工序。在焊料供给工序中，焊料供给装置将焊料3n供给至由导线W1包围的区域Rg1。供给至区域Rg1的焊料3n是用于将电极端子E1与基板4接合的部件。然后，进行步骤S130的处理。
在步骤S130中，进行端子接合工序。在端子接合工序中，将电极端子E1的端部固定于在区域Rg1存在的焊料3n内。然后，对焊料3n进行加热。由此，在该焊料3n熔融之后，焊料3n固化，从而成为焊料3。由此，电极端子E1经由焊料3而与基板4接合。通过以上方式，半导体制造方法Pr结束。
如上所说明的那样，本实施方式的半导体制造方法Pr包括：在导线W1将基板4的主面4a中的成为焊料3n的供给对象的区域Rg1包围的状态下，通过超声波接合将导线W1与主面4a接合的工序；以及将用于使电极端子E1与基板4接合的焊料3n供给至区域Rg1的工序。
导线与树脂相比，不易根据气温的状态而发生变形等。因此，能够几乎不受气温的影响地通过导线W1使焊料3n的流动停止。
此外，本实施方式的导线W1是由Al构成的导线W1a。因此，即使使用由Al构成的导线W1，也会获得上述效果。
另外，在本实施方式中，通过超声波接合将闭合环状的导线W1与基板4接合。然后，向由导线W1包围的区域Rg1供给具有粘度的焊料3n。由此，导线W1作为防止焊料3n的流动的壁起作用。
因此，能够防止焊料3n附着于导线Wn、基座板5等。另外，为了防止焊料3n的流动，能够在导线W1内的区域Rg1将成为供给对象的焊料3n的量增加。此外，对增量后的焊料3n进行加热，从而在该焊料3n熔融之后，该焊料3n固化，形成焊料3。因此，能够将用于使电极端子E1与基板4接合的焊料3的量增加。由此，能够提高电极端子E1相对于基板4的接合的强度。因此，与现有技术相比，能够获得具有高可靠性的半导体装置(功率模块)。
此外，驱动过程中的功率模块产生热量。在该热量的温度非常高的情况下，壳体8、散热板6、基板4等有可能发生变形。此外，电极端子E1的一部分固定于壳体8。因此，如果壳体8发生了变形，则会对将电极端子E1和基板4接合的焊料3施加应力。该应力例如是拉伸应力、压缩应力等。因此，如果通过焊料3实现的电极端子E1与基板4的接合的强度小，则存在电极端子E1从基板4剥离这样的问题。
此外，为了提高上述接合的强度，想到将用于使电极端子E1与基板4接合的焊膏的量增加。然而，在增加了焊膏的量的情况下，存在下述问题，即，该焊膏有可能附着于在电极端子的周边存在的部件(基座板、绝缘部件等)。
焊膏是在焊料粉末中加入了助焊剂而得到的。焊膏具有适当的粘度。此外，在为了使焊膏熔融而对该焊膏进行了加热的情况下，该焊膏的粘度降低。在该情况下，存在下述问题，即，在该焊膏熔融之前，该焊膏所包含的焊料粉末附着于在电极端子的周边存在的部件(基座板、绝缘部等)。
因此，本实施方式的半导体制造方法Pr是以上述方式进行的。因此，通过本实施方式的半导体制造方法Pr能够解决上述的各种问题。
<实施方式1的变形例1>
以下，本变形例的结构也称为“结构Ctm1”。在结构Ctm1中，导线W1由Cu(铜)构成。
图4是表示本发明的实施方式1的变形例1涉及的结构Ctm1的图。图4(a)是变形例1涉及的半导体装置100的一部分的俯视图。图4(b)是沿图4(a)的A1-A2线的、变形例1涉及的半导体装置100的一部分的剖视图。
结构Ctm1与图2的结构Ct1相比，不同之处仅在于取代Al而由Cu构成导线W1。结构Ctm1的其他结构与结构Ct1相同，因此省略详细的说明。以下，由Cu构成的导线W1也称为“导线W1b”。结构Ctm1中的导线Wb的形状与结构Ct1中的导线W1的形状相同。
此外，在结构Ctm1中，也与实施方式1同样地，进行前述的半导体制造方法Pr。
根据本变形例，即使导线W1由Cu构成，也会获得与实施方式1相同的效果。
<实施方式1的变形例2>
以下，本变形例的结构也称为“结构Ctm2”。在结构Ctm2中，导线W1由Au(金)构成。
图5是表示本发明的实施方式1的变形例2涉及的结构Ctm2的图。图5(a)是变形例2涉及的半导体装置100的一部分的俯视图。图5(b)是沿图5(a)的A1-A2线的、变形例2涉及的半导体装置100的一部分的剖视图。
结构Ctm2与图2的结构Ct1相比，不同之处仅在于取代Al而由Au构成导线W1。结构Ctm2的其他结构与结构Ct1相同，因此省略详细的说明。以下，由Au构成的导线W1也称为“导线W1c”。结构Ctm2中的导线W1c的形状与结构Ct1中的导线W1的形状相同。
此外，在结构Ctm2中，也与实施方式1同样地，进行前述的半导体制造方法Pr。
根据本变形例，即使导线W1由Au构成，也会获得与实施方式1相同的效果。
此外，本发明能够在该发明的范围内对实施方式、各变形例自由地进行组合，或者对实施方式、各变形例适当地进行变形、省略。

Claims (4)

1.一种半导体装置的制造方法，其使用膏状的焊料而将电极端子与基板接合，
在该半导体装置的制造方法中，包含下述工序：
在导线将所述基板的主面中的成为所述焊料的供给对象的区域包围的状态下，通过超声波接合将该导线与该主面接合的工序；以及
将用于使所述电极端子与所述基板接合的所述焊料供给至所述区域的工序。
2.根据权利要求1所述的半导体装置的制造方法，其中，
所述导线由Al构成。
3.根据权利要求1所述的半导体装置的制造方法，其中，
所述导线由Cu构成。
4.根据权利要求1所述的半导体装置的制造方法，其中，
所述导线由Au构成。
CN201810556837.2A 2017-06-07 2018-06-01 半导体装置的制造方法 Active CN109003909B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017112239A JP6952503B2 (ja) 2017-06-07 2017-06-07 半導体装置の製造方法
JP2017-112239 2017-06-07

Publications (2)

Publication Number Publication Date
CN109003909A true CN109003909A (zh) 2018-12-14
CN109003909B CN109003909B (zh) 2023-01-06

Family

ID=64574293

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810556837.2A Active CN109003909B (zh) 2017-06-07 2018-06-01 半导体装置的制造方法

Country Status (2)

Country Link
JP (1) JP6952503B2 (zh)
CN (1) CN109003909B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02308133A (ja) * 1989-05-23 1990-12-21 Seiko Epson Corp アクティブマトリクスパネル
JPH08236575A (ja) * 1995-02-22 1996-09-13 Hitachi Ltd 半導体装置及びその製造方法
JPH10199923A (ja) * 1997-01-13 1998-07-31 Hitachi Ltd パワー半導体モジュール
JP2002270629A (ja) * 2001-03-07 2002-09-20 Matsushita Electric Ind Co Ltd 電子部品およびその製造方法
JP2005050886A (ja) * 2003-07-29 2005-02-24 Kyocera Corp 複合基板及びその製造方法
JP2006156795A (ja) * 2004-11-30 2006-06-15 Toyota Motor Corp 半導体素子の接合方法
EP1811557A2 (en) * 2006-01-24 2007-07-25 NEC Electronics Corporation Semiconductor apparatus manufacturing method
US20090115039A1 (en) * 2007-11-06 2009-05-07 Zhengyu Zhu High Bond Line Thickness For Semiconductor Devices
US20100047968A1 (en) * 2006-12-18 2010-02-25 Yasuhiro Amano Adhesive sheet for producing a semiconductor device, and a method for producing a semiconductor device using the same
JP2010123854A (ja) * 2008-11-21 2010-06-03 Renesas Technology Corp 半導体装置の製造方法およびワイヤ・ボンディング装置
JP2011222823A (ja) * 2010-04-12 2011-11-04 Toyota Motor Corp 回路装置およびその製造方法
CN204596789U (zh) * 2015-05-06 2015-08-26 嘉兴斯达微电子有限公司 带卡环结构外壳的功率半导体模块
JP2017017204A (ja) * 2015-07-02 2017-01-19 三菱電機株式会社 半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9147665B2 (en) * 2007-11-06 2015-09-29 Fairchild Semiconductor Corporation High bond line thickness for semiconductor devices

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02308133A (ja) * 1989-05-23 1990-12-21 Seiko Epson Corp アクティブマトリクスパネル
JPH08236575A (ja) * 1995-02-22 1996-09-13 Hitachi Ltd 半導体装置及びその製造方法
JPH10199923A (ja) * 1997-01-13 1998-07-31 Hitachi Ltd パワー半導体モジュール
JP2002270629A (ja) * 2001-03-07 2002-09-20 Matsushita Electric Ind Co Ltd 電子部品およびその製造方法
JP2005050886A (ja) * 2003-07-29 2005-02-24 Kyocera Corp 複合基板及びその製造方法
JP2006156795A (ja) * 2004-11-30 2006-06-15 Toyota Motor Corp 半導体素子の接合方法
EP1811557A2 (en) * 2006-01-24 2007-07-25 NEC Electronics Corporation Semiconductor apparatus manufacturing method
US20100047968A1 (en) * 2006-12-18 2010-02-25 Yasuhiro Amano Adhesive sheet for producing a semiconductor device, and a method for producing a semiconductor device using the same
US20090115039A1 (en) * 2007-11-06 2009-05-07 Zhengyu Zhu High Bond Line Thickness For Semiconductor Devices
JP2010123854A (ja) * 2008-11-21 2010-06-03 Renesas Technology Corp 半導体装置の製造方法およびワイヤ・ボンディング装置
JP2011222823A (ja) * 2010-04-12 2011-11-04 Toyota Motor Corp 回路装置およびその製造方法
CN204596789U (zh) * 2015-05-06 2015-08-26 嘉兴斯达微电子有限公司 带卡环结构外壳的功率半导体模块
JP2017017204A (ja) * 2015-07-02 2017-01-19 三菱電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
CN109003909B (zh) 2023-01-06
JP2018207002A (ja) 2018-12-27
JP6952503B2 (ja) 2021-10-20

Similar Documents

Publication Publication Date Title
TWI588919B (zh) 半導體封裝結構及其製造方法
US9716054B2 (en) Semiconductor device
US8736052B2 (en) Semiconductor device including diffusion soldered layer on sintered silver layer
CN108231613B (zh) 将电子芯片与连接器主体互连并使连接器主体成形的通用过程
CN107615464B (zh) 电力用半导体装置的制造方法以及电力用半导体装置
EP2871676B1 (en) Semiconductor device
JP2009536458A (ja) 半導体モジュール及びその製造方法
CN110249426A (zh) 半导体装置及电力转换装置
KR20130051498A (ko) 반도체 모듈 및 반도체 모듈을 제조하는 방법
US6031216A (en) Wire bonding methods and apparatus for heat sensitive metallization using a thermally insulated support portion
JP2015176871A (ja) 半導体装置及びその製造方法
JP2014078646A (ja) パワーモジュールとその製造方法
US11244922B2 (en) Semiconductor device
KR101994727B1 (ko) 전력 모듈 패키지 및 그 제조방법
CN109003909A (zh) 半导体装置的制造方法
US8432024B2 (en) Integrated circuit including bond wire directly bonded to pad
TWI569396B (zh) 具有焊線的晶片結構
US9799624B1 (en) Wire bonding method and wire bonding structure
US11631627B2 (en) Method of manufacturing semiconductor having double-sided substrate
CN204834605U (zh) 带有热管***的功率模块
JP2013008758A (ja) 半導体装置の製造方法
US11380599B2 (en) Semiconductor module, vehicle, and method of manufacturing semiconductor module
CN105428264A (zh) 半导体装置的制造方法
CN104867889A (zh) 一种带有热管***的功率模块
JP2011109144A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant