JP2002243773A - 遅延付き電圧検出器 - Google Patents
遅延付き電圧検出器Info
- Publication number
- JP2002243773A JP2002243773A JP2001041569A JP2001041569A JP2002243773A JP 2002243773 A JP2002243773 A JP 2002243773A JP 2001041569 A JP2001041569 A JP 2001041569A JP 2001041569 A JP2001041569 A JP 2001041569A JP 2002243773 A JP2002243773 A JP 2002243773A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- detection
- circuit
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
命を長くする電圧検出器の提供。 【解決手段】 検出電圧以下の電圧では、電圧検出を一
定間隔で短時間のみ行ってその結果をラッチ回路に保存
するようにし、短時間の電圧検出時以外の期間は、容量
に充電する電流のみ消費するようにして、従来の電圧検
出器に比べて平均的な消費電流を大幅に小さくするよう
にした。
Description
装置の消費電流を抑えた解除遅延付き電圧検出器に関す
る。
圧とコンパレータに流れる定電流と検出抵抗に流れる電
源電圧に比例した電流の和で構成されていた。このた
め、検出電圧以下であっても電圧検出器に電流が流れ続
けていた。
出器では、被検出電源が電池や容量であった場合、電圧
検出後も放電し続けるため、電源電圧の降下が早く、電
池等の寿命が短くなるという欠点があった。この発明
は、従来のこのような欠点を解決するために、検出電圧
以下の電圧では電圧検出器の消費電流を大幅に小さくし
て、電源電圧の降下を遅くし、電池等の寿命を長くする
ようにした。
に、この発明は検出電圧以下の電圧では、電圧検出を一
定間隔で短時間のみ行ってその結果をラッチ回路に保存
するようにし、短時間の電圧検出時以外の期間は、容量
に充電する電流のみ消費するようにして、従来の電圧検
出器に比べて平均的な消費電流を大幅に小さくするよう
にした。
るため消費電流は従来と同じであるが、電圧検出した場
合、出力結果をラッチ回路に保存するとともに内部発振
回路が動作を開始するようにした。発振回路は、短いパ
ルスを出力するある一定の長い周期で発振し、前記短い
パルスを出力している以外の間は検出抵抗および基準電
圧、コンパレータからなる電圧検出回路は動作を停止し
電流を消費しないようにしている。また、前記短いパル
スの時間に前記電圧検出回路が動作し、その出力結果を
前記短いパルスを出力している間にラッチ回路に保存す
るようにしている。このため、電源電圧が検出電圧以下
の検出状態では電圧検出回路の電流は前記短いパルスの
間だけ流れ、しかも出力結果はラッチ回路によって保存
されているため出力結果は正しく出力し続けている。発
振回路の周期を前記短いパルスのパルス幅に対して十分
長くすれば、平均的な消費電流としては電圧検出回路の
消費電流はほとんど無視出来、発振回路の消費電流にほ
ぼ等しくなる。たとえば、発振回路がI=100nAの定電流
源を用いて、C=10nFの容量に充電し、充電後の電圧がV=
1Vとなった時に次段インバータが反転するようなリング
オシレータで構成されている場合、発振回路の周期TはT
=CV/Iより100msとなる。発振回路の短いパルス幅を100
μs、動作時の電圧検出回路の消費電流を1uAとすれば、
この時の平均的な消費電流は、100nA+1uA×100μs/10
0ms=101nAとなり、従来の検出電圧以下でも電圧検出回
路が動作し続けた場合の消費電流1μAに対して約1/10の
消費電流となり、従来の電圧検出器に比べて大幅に小さ
くなる。
施例を図面に基づいて説明する。図1は本発明の実施形
態の遅延付き電圧検出器を示す構成図で、検出端子兼電
源端子1に接続するスイッチトランジスタ18およびス
イッチトランジスタ19と、検出抵抗2および定電流源
3、基準電圧源4、コンパレータ5、スイッチトランジ
スタ6で構成される電圧検出回路31、発振回路7、ラ
ッチ回路32、2入力NOR11および2入力NOR1
2、出力インバータ13、出力端子14、発振回路に接
続するコンデンサ15、インバータ16、前記コンパレ
ータ5に接続するスイッチトランジスタ17から構成さ
れている。また、図2は本発明の実施の形態の遅延付き
電圧検出器を示す構成図のタイムチャートである。
端子兼電源端子1が検出電圧以上の場合、スイッチトラ
ンジスタ17,18,19はオンしており、抵抗分圧出
力21は基準電圧出力22より高いため、コンパレータ
出力23は“L”レベルとなっている。一方、ラッチ回
路出力26も“L”レベルとなっているため、2入力N
OR11の出力27は“L”レベルとなり、出力インバ
ータ13の出力が接続されている出力端子14は“H”
レベルとなっている。発振回路7はディスエーブルとな
っているため発振回路出力24は“L”レベルとなって
いる。この状態では、電圧検出回路の消費電流が定常的
に流れているだけである。
に下がり検出電圧に達すると、コンパレータ出力23は
反転して“H”レベルとなる。すると、2入力NOR出
力27は“H”レベルとなって、出力端子14は遅延す
ることなく“L”レベルに反転する。この時、発振回路
7がアクティブとなって発振を開始する。発振回路7
は、コンデンサ15の容量で発振周期が決定されるよう
な回路で、発振開始後、一周期ごとに発振回路7の内部
で短いパルスを発生し、発振回路出力27に出力するよ
うになっている。ラッチ回路32はD形フリップフロッ
プ8(以下D−FF8と呼ぶ)およびD−FF9で構成
されており、このD−FFはC端子のクロック入力が
“L”レベルに立下がるエッジでD端子入力のレベルを
Q出力に出力し更新するフリップフロップとなってい
る。したがって、検出端子兼電源端子1が検出電圧以下
となってから発振回路の一周期後にD−FF8のQ出力
25が“L”レベルから“H”レベルに反転する。D−
FF8のQ出力25はD−FF9のD入力に接続されて
いるため、さらにもう一周期後にD−FF9のQ出力す
なわちラッチ回路の出力26が“L”レベルから“H”
レベルに反転し、2入力NOR12の出力28は、発振
回路の出力24が出力されるようになる。2入力NOR
12の出力28は、スイッチトランジスタ17および1
8,19を通して電圧検出回路31に接続されているた
め、電圧検出回路31は、2入力NOR12の出力28
が“H”レベルの時に動作し、“L”レベルの時は、回
路電流が遮断され動作しなくなる。よって、検出状態で
は、発振回路7の一周期に一回短いパルス幅の間だけ電
圧検出回路31がアクティブになる。そして、短いパル
スの立下り時のコンパレータ出力23の状態をモニタし
てD−FF8のQ出力25が更新される。検出状態が続
くかぎり、D−FF8およびD−FF9の出力変化しな
いため、出力端子は“L”レベルを保持している。この
状態では、電圧検出回路31は短いパルス幅の間だけ消
費電流が流れるだけで、定常的には、コンデンサ15に
充電する電流が流れているだけである。
に上がり解除電圧に達すると、検出端子兼電源端子1の
電圧が解除電圧に達した後の最初の短いパルス幅の間に
コンパレータ出力23は“L”レベルとなり、発振回路
7の出力24の立下りで、D−FF8のQ出力25が
“L”レベルに反転する。しかし、この時はまだラッチ
回路の出力26は“H”レベルのままなので出力端子1
4は“L”レベルのままである。さらに次の一周期後の
発振回路7の出力24の立下りで、ラッチ回路の出力2
6が“L”レベルに反転し、出力端子14は“H”レベ
ルに反転する。すなわち、検出端子兼電源端子1の電圧
が解除電圧に達してから、発振回路7の一周期以上二周
期以内の遅延時間後に出力端子14は“H”レベルとな
る。出力端子14が“H”レベルになる、すなわち、2
入力NOR11の出力27が“L”レベルになると、発
振回路7はディスエーブルとなると共に2入力NOR1
2の出力28が“H”レベルとなり、電圧検出回路31
が常時アクティブになり、この状態が保持される。
が、D−FFの段数を1段あるいは3段以上とすること
も可能である。この場合の解除時の遅延時間は、発振回
路の周期をT、D−FFの段数をnとすると、(n−
1)×T以上、n×T以下となり、D−FFの段数が多
いほど遅延時間の精度を上げることが出来る。また、コ
ンデンサ15を外付けとすることにより任意に容量値を
選択出来、解除時に任意の遅延時間を得ることが出来
る。なお、ここでは例としてラッチ回路にD−FFを用
いて説明したが、この限りではない。
電圧以下の電圧では、電圧検出を一定間隔で短時間のみ
行うようにして、短時間の電圧検出時以外の期間は、容
量に充電する電流のみ消費するようにして、従来の遅延
付き電圧検出器に比べて平均的な消費電流を大幅に小さ
くする効果がある。
す構成図である。
す構成図のタイムチャートである。
Claims (2)
- 【請求項1】 電圧を検出してその結果を出力する、解
除時に出力が遅延する遅延付き電圧検出器において、電
圧検出結果を保持するラッチ回路と発振回路を有し、検
出状態では前記発振回路が作動し、前記発振回路の発振
周期ごとに電圧検出結果が更新されることを特徴とする
電圧検出器。 - 【請求項2】 検出状態の平均消費電流が、解除状態の
平均消費電流より小さいことを特徴とする前記請求項1
の電圧検出器
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001041569A JP2002243773A (ja) | 2001-02-19 | 2001-02-19 | 遅延付き電圧検出器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001041569A JP2002243773A (ja) | 2001-02-19 | 2001-02-19 | 遅延付き電圧検出器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002243773A true JP2002243773A (ja) | 2002-08-28 |
Family
ID=18903996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001041569A Withdrawn JP2002243773A (ja) | 2001-02-19 | 2001-02-19 | 遅延付き電圧検出器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002243773A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008164567A (ja) * | 2007-01-05 | 2008-07-17 | Nec Electronics Corp | 電池電圧監視装置 |
JP2019096421A (ja) * | 2017-11-21 | 2019-06-20 | セイコーエプソン株式会社 | 携帯型情報処理装置、集積回路、及び、電池パック |
-
2001
- 2001-02-19 JP JP2001041569A patent/JP2002243773A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008164567A (ja) * | 2007-01-05 | 2008-07-17 | Nec Electronics Corp | 電池電圧監視装置 |
JP2019096421A (ja) * | 2017-11-21 | 2019-06-20 | セイコーエプソン株式会社 | 携帯型情報処理装置、集積回路、及び、電池パック |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5600282A (en) | Low power consumption oscillator circuit | |
JPH1172585A (ja) | 発電検出回路、半導体装置、電子機器、時計、発電検出方法および消費電力制御方法 | |
JP2933910B2 (ja) | 電子速度制御回路 | |
KR20030044886A (ko) | 클럭발생회로 및 클럭발생방법 | |
JP2002243773A (ja) | 遅延付き電圧検出器 | |
US8885444B2 (en) | Analog electronic watch | |
US20190149137A1 (en) | Oscillator, method of operating the same, and pwm controller including the same | |
TW202006382A (zh) | 電子系統、感測電路以及感測方法 | |
WO1998020609A1 (en) | Low power wake-up system and method | |
JP3239459B2 (ja) | 電源電圧監視回路 | |
JPH10325886A (ja) | 発振回路、これを用いた電子回路、これらを用いた半導体装置、電子機器および時計 | |
US6911873B2 (en) | Detection circuit and method for an oscillator | |
US6888418B2 (en) | Control circuit and method for a crystal oscillator using a timer | |
JP3564323B2 (ja) | 発振検出回路、半導体装置、電子機器および発振検出方法 | |
US20190089364A1 (en) | Apparatus and method for generating clock signal with low jitter and constant frequency while consuming low power | |
JP2002350566A (ja) | 発電検出回路、半導体装置、電子機器、時計、発電検出方法および消費電力制御方法 | |
JP2003067076A (ja) | 半導体集積回路 | |
JPH08147064A (ja) | 間欠動作回路 | |
RU2022275C1 (ru) | Устройство для контроля разряда источника питания | |
JP2722348B2 (ja) | 発振回路 | |
JP5347460B2 (ja) | 二次電池保護用集積回路装置及び二次電池保護用集積回路装置の検査方法 | |
JP2001197677A (ja) | 充電回路 | |
JPS6036644B2 (ja) | 発振回路 | |
JP3177139B2 (ja) | 発振再起動制御装置 | |
US9106215B2 (en) | Oscillation stop detection circuit and electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040303 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091104 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091112 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20091207 |