JP2002243773A - 遅延付き電圧検出器 - Google Patents
遅延付き電圧検出器Info
- Publication number
- JP2002243773A JP2002243773A JP2001041569A JP2001041569A JP2002243773A JP 2002243773 A JP2002243773 A JP 2002243773A JP 2001041569 A JP2001041569 A JP 2001041569A JP 2001041569 A JP2001041569 A JP 2001041569A JP 2002243773 A JP2002243773 A JP 2002243773A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- detection
- circuit
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【課題】 電圧検出後の消費電流を減少し、電池等の寿
命を長くする電圧検出器の提供。 【解決手段】 検出電圧以下の電圧では、電圧検出を一
定間隔で短時間のみ行ってその結果をラッチ回路に保存
するようにし、短時間の電圧検出時以外の期間は、容量
に充電する電流のみ消費するようにして、従来の電圧検
出器に比べて平均的な消費電流を大幅に小さくするよう
にした。
命を長くする電圧検出器の提供。 【解決手段】 検出電圧以下の電圧では、電圧検出を一
定間隔で短時間のみ行ってその結果をラッチ回路に保存
するようにし、短時間の電圧検出時以外の期間は、容量
に充電する電流のみ消費するようにして、従来の電圧検
出器に比べて平均的な消費電流を大幅に小さくするよう
にした。
Description
【０００1】
【発明の属する技術分野】この発明は、半導体集積回路
装置の消費電流を抑えた解除遅延付き電圧検出器に関す
る。
装置の消費電流を抑えた解除遅延付き電圧検出器に関す
る。
【０００２】
【従来の技術】従来、電圧検出器の消費電流は、基準電
圧とコンパレータに流れる定電流と検出抵抗に流れる電
源電圧に比例した電流の和で構成されていた。このた
め、検出電圧以下であっても電圧検出器に電流が流れ続
けていた。
圧とコンパレータに流れる定電流と検出抵抗に流れる電
源電圧に比例した電流の和で構成されていた。このた
め、検出電圧以下であっても電圧検出器に電流が流れ続
けていた。
【０００３】
【発明が解決しようとする課題】しかし、従来の電圧検
出器では、被検出電源が電池や容量であった場合、電圧
検出後も放電し続けるため、電源電圧の降下が早く、電
池等の寿命が短くなるという欠点があった。この発明
は、従来のこのような欠点を解決するために、検出電圧
以下の電圧では電圧検出器の消費電流を大幅に小さくし
て、電源電圧の降下を遅くし、電池等の寿命を長くする
ようにした。
出器では、被検出電源が電池や容量であった場合、電圧
検出後も放電し続けるため、電源電圧の降下が早く、電
池等の寿命が短くなるという欠点があった。この発明
は、従来のこのような欠点を解決するために、検出電圧
以下の電圧では電圧検出器の消費電流を大幅に小さくし
て、電源電圧の降下を遅くし、電池等の寿命を長くする
ようにした。
【０００４】
【課題を解決するための手段】上記課題を解決するため
に、この発明は検出電圧以下の電圧では、電圧検出を一
定間隔で短時間のみ行ってその結果をラッチ回路に保存
するようにし、短時間の電圧検出時以外の期間は、容量
に充電する電流のみ消費するようにして、従来の電圧検
出器に比べて平均的な消費電流を大幅に小さくするよう
にした。
に、この発明は検出電圧以下の電圧では、電圧検出を一
定間隔で短時間のみ行ってその結果をラッチ回路に保存
するようにし、短時間の電圧検出時以外の期間は、容量
に充電する電流のみ消費するようにして、従来の電圧検
出器に比べて平均的な消費電流を大幅に小さくするよう
にした。
【０００５】
【作用】解除状態では、従来と同様の構成で動作してい
るため消費電流は従来と同じであるが、電圧検出した場
合、出力結果をラッチ回路に保存するとともに内部発振
回路が動作を開始するようにした。発振回路は、短いパ
ルスを出力するある一定の長い周期で発振し、前記短い
パルスを出力している以外の間は検出抵抗および基準電
圧、コンパレータからなる電圧検出回路は動作を停止し
電流を消費しないようにしている。また、前記短いパル
スの時間に前記電圧検出回路が動作し、その出力結果を
前記短いパルスを出力している間にラッチ回路に保存す
るようにしている。このため、電源電圧が検出電圧以下
の検出状態では電圧検出回路の電流は前記短いパルスの
間だけ流れ、しかも出力結果はラッチ回路によって保存
されているため出力結果は正しく出力し続けている。発
振回路の周期を前記短いパルスのパルス幅に対して十分
長くすれば、平均的な消費電流としては電圧検出回路の
消費電流はほとんど無視出来、発振回路の消費電流にほ
ぼ等しくなる。たとえば、発振回路がI=100nAの定電流
源を用いて、C=10nFの容量に充電し、充電後の電圧がV=
1Vとなった時に次段インバータが反転するようなリング
オシレータで構成されている場合、発振回路の周期TはT
=CV/Iより100msとなる。発振回路の短いパルス幅を100
μs、動作時の電圧検出回路の消費電流を1uAとすれば、
この時の平均的な消費電流は、100nA＋1uA×100μs／10
0ms=101nAとなり、従来の検出電圧以下でも電圧検出回
路が動作し続けた場合の消費電流1μAに対して約1/10の
消費電流となり、従来の電圧検出器に比べて大幅に小さ
くなる。
るため消費電流は従来と同じであるが、電圧検出した場
合、出力結果をラッチ回路に保存するとともに内部発振
回路が動作を開始するようにした。発振回路は、短いパ
ルスを出力するある一定の長い周期で発振し、前記短い
パルスを出力している以外の間は検出抵抗および基準電
圧、コンパレータからなる電圧検出回路は動作を停止し
電流を消費しないようにしている。また、前記短いパル
スの時間に前記電圧検出回路が動作し、その出力結果を
前記短いパルスを出力している間にラッチ回路に保存す
るようにしている。このため、電源電圧が検出電圧以下
の検出状態では電圧検出回路の電流は前記短いパルスの
間だけ流れ、しかも出力結果はラッチ回路によって保存
されているため出力結果は正しく出力し続けている。発
振回路の周期を前記短いパルスのパルス幅に対して十分
長くすれば、平均的な消費電流としては電圧検出回路の
消費電流はほとんど無視出来、発振回路の消費電流にほ
ぼ等しくなる。たとえば、発振回路がI=100nAの定電流
源を用いて、C=10nFの容量に充電し、充電後の電圧がV=
1Vとなった時に次段インバータが反転するようなリング
オシレータで構成されている場合、発振回路の周期TはT
=CV/Iより100msとなる。発振回路の短いパルス幅を100
μs、動作時の電圧検出回路の消費電流を1uAとすれば、
この時の平均的な消費電流は、100nA＋1uA×100μs／10
0ms=101nAとなり、従来の検出電圧以下でも電圧検出回
路が動作し続けた場合の消費電流1μAに対して約1/10の
消費電流となり、従来の電圧検出器に比べて大幅に小さ
くなる。
【０００６】
【発明の実施の形態】以下に、本発明の電圧検出器の実
施例を図面に基づいて説明する。図１は本発明の実施形
態の遅延付き電圧検出器を示す構成図で、検出端子兼電
源端子１に接続するスイッチトランジスタ１８およびス
イッチトランジスタ１９と、検出抵抗２および定電流源
３、基準電圧源４、コンパレータ５、スイッチトランジ
スタ６で構成される電圧検出回路３１、発振回路７、ラ
ッチ回路３２、２入力ＮＯＲ１１および２入力ＮＯＲ１
２、出力インバータ１３、出力端子１４、発振回路に接
続するコンデンサ１５、インバータ１６、前記コンパレ
ータ５に接続するスイッチトランジスタ１７から構成さ
れている。また、図２は本発明の実施の形態の遅延付き
電圧検出器を示す構成図のタイムチャートである。
施例を図面に基づいて説明する。図１は本発明の実施形
態の遅延付き電圧検出器を示す構成図で、検出端子兼電
源端子１に接続するスイッチトランジスタ１８およびス
イッチトランジスタ１９と、検出抵抗２および定電流源
３、基準電圧源４、コンパレータ５、スイッチトランジ
スタ６で構成される電圧検出回路３１、発振回路７、ラ
ッチ回路３２、２入力ＮＯＲ１１および２入力ＮＯＲ１
２、出力インバータ１３、出力端子１４、発振回路に接
続するコンデンサ１５、インバータ１６、前記コンパレ
ータ５に接続するスイッチトランジスタ１７から構成さ
れている。また、図２は本発明の実施の形態の遅延付き
電圧検出器を示す構成図のタイムチャートである。
【０００７】次に、図１において動作を説明する。検出
端子兼電源端子１が検出電圧以上の場合、スイッチトラ
ンジスタ１７，１８，１９はオンしており、抵抗分圧出
力２１は基準電圧出力２２より高いため、コンパレータ
出力２３は“Ｌ”レベルとなっている。一方、ラッチ回
路出力２６も“Ｌ”レベルとなっているため、２入力Ｎ
ＯＲ１１の出力２７は“Ｌ”レベルとなり、出力インバ
ータ１３の出力が接続されている出力端子１４は“Ｈ”
レベルとなっている。発振回路７はディスエーブルとな
っているため発振回路出力２４は“Ｌ”レベルとなって
いる。この状態では、電圧検出回路の消費電流が定常的
に流れているだけである。
端子兼電源端子１が検出電圧以上の場合、スイッチトラ
ンジスタ１７，１８，１９はオンしており、抵抗分圧出
力２１は基準電圧出力２２より高いため、コンパレータ
出力２３は“Ｌ”レベルとなっている。一方、ラッチ回
路出力２６も“Ｌ”レベルとなっているため、２入力Ｎ
ＯＲ１１の出力２７は“Ｌ”レベルとなり、出力インバ
ータ１３の出力が接続されている出力端子１４は“Ｈ”
レベルとなっている。発振回路７はディスエーブルとな
っているため発振回路出力２４は“Ｌ”レベルとなって
いる。この状態では、電圧検出回路の消費電流が定常的
に流れているだけである。
【０００８】次に、検出端子兼電源端子１の電圧が徐々
に下がり検出電圧に達すると、コンパレータ出力２３は
反転して“Ｈ”レベルとなる。すると、２入力ＮＯＲ出
力２７は“Ｈ”レベルとなって、出力端子１４は遅延す
ることなく“Ｌ”レベルに反転する。この時、発振回路
７がアクティブとなって発振を開始する。発振回路７
は、コンデンサ１５の容量で発振周期が決定されるよう
な回路で、発振開始後、一周期ごとに発振回路７の内部
で短いパルスを発生し、発振回路出力２７に出力するよ
うになっている。ラッチ回路３２はＤ形フリップフロッ
プ８（以下Ｄ−ＦＦ８と呼ぶ）およびＤ−ＦＦ９で構成
されており、このＤ−ＦＦはＣ端子のクロック入力が
“Ｌ”レベルに立下がるエッジでＤ端子入力のレベルを
Ｑ出力に出力し更新するフリップフロップとなってい
る。したがって、検出端子兼電源端子１が検出電圧以下
となってから発振回路の一周期後にＤ−ＦＦ８のＱ出力
２５が“Ｌ”レベルから“Ｈ”レベルに反転する。Ｄ−
ＦＦ８のＱ出力２５はＤ−ＦＦ９のＤ入力に接続されて
いるため、さらにもう一周期後にＤ−ＦＦ９のＱ出力す
なわちラッチ回路の出力２６が“Ｌ”レベルから“Ｈ”
レベルに反転し、２入力ＮＯＲ１２の出力２８は、発振
回路の出力２４が出力されるようになる。２入力ＮＯＲ
１２の出力２８は、スイッチトランジスタ１７および１
８，１９を通して電圧検出回路３１に接続されているた
め、電圧検出回路３１は、２入力ＮＯＲ１２の出力２８
が“Ｈ”レベルの時に動作し、“Ｌ”レベルの時は、回
路電流が遮断され動作しなくなる。よって、検出状態で
は、発振回路７の一周期に一回短いパルス幅の間だけ電
圧検出回路３１がアクティブになる。そして、短いパル
スの立下り時のコンパレータ出力２３の状態をモニタし
てＤ−ＦＦ８のＱ出力２５が更新される。検出状態が続
くかぎり、Ｄ−ＦＦ８およびＤ−ＦＦ９の出力変化しな
いため、出力端子は“Ｌ”レベルを保持している。この
状態では、電圧検出回路３１は短いパルス幅の間だけ消
費電流が流れるだけで、定常的には、コンデンサ１５に
充電する電流が流れているだけである。
に下がり検出電圧に達すると、コンパレータ出力２３は
反転して“Ｈ”レベルとなる。すると、２入力ＮＯＲ出
力２７は“Ｈ”レベルとなって、出力端子１４は遅延す
ることなく“Ｌ”レベルに反転する。この時、発振回路
７がアクティブとなって発振を開始する。発振回路７
は、コンデンサ１５の容量で発振周期が決定されるよう
な回路で、発振開始後、一周期ごとに発振回路７の内部
で短いパルスを発生し、発振回路出力２７に出力するよ
うになっている。ラッチ回路３２はＤ形フリップフロッ
プ８（以下Ｄ−ＦＦ８と呼ぶ）およびＤ−ＦＦ９で構成
されており、このＤ−ＦＦはＣ端子のクロック入力が
“Ｌ”レベルに立下がるエッジでＤ端子入力のレベルを
Ｑ出力に出力し更新するフリップフロップとなってい
る。したがって、検出端子兼電源端子１が検出電圧以下
となってから発振回路の一周期後にＤ−ＦＦ８のＱ出力
２５が“Ｌ”レベルから“Ｈ”レベルに反転する。Ｄ−
ＦＦ８のＱ出力２５はＤ−ＦＦ９のＤ入力に接続されて
いるため、さらにもう一周期後にＤ−ＦＦ９のＱ出力す
なわちラッチ回路の出力２６が“Ｌ”レベルから“Ｈ”
レベルに反転し、２入力ＮＯＲ１２の出力２８は、発振
回路の出力２４が出力されるようになる。２入力ＮＯＲ
１２の出力２８は、スイッチトランジスタ１７および１
８，１９を通して電圧検出回路３１に接続されているた
め、電圧検出回路３１は、２入力ＮＯＲ１２の出力２８
が“Ｈ”レベルの時に動作し、“Ｌ”レベルの時は、回
路電流が遮断され動作しなくなる。よって、検出状態で
は、発振回路７の一周期に一回短いパルス幅の間だけ電
圧検出回路３１がアクティブになる。そして、短いパル
スの立下り時のコンパレータ出力２３の状態をモニタし
てＤ−ＦＦ８のＱ出力２５が更新される。検出状態が続
くかぎり、Ｄ−ＦＦ８およびＤ−ＦＦ９の出力変化しな
いため、出力端子は“Ｌ”レベルを保持している。この
状態では、電圧検出回路３１は短いパルス幅の間だけ消
費電流が流れるだけで、定常的には、コンデンサ１５に
充電する電流が流れているだけである。
【０００９】次に、検出端子兼電源端子１の電圧が徐々
に上がり解除電圧に達すると、検出端子兼電源端子１の
電圧が解除電圧に達した後の最初の短いパルス幅の間に
コンパレータ出力２３は“Ｌ”レベルとなり、発振回路
７の出力２４の立下りで、Ｄ−ＦＦ８のＱ出力２５が
“Ｌ”レベルに反転する。しかし、この時はまだラッチ
回路の出力２６は“Ｈ”レベルのままなので出力端子１
４は“Ｌ”レベルのままである。さらに次の一周期後の
発振回路７の出力２４の立下りで、ラッチ回路の出力２
６が“Ｌ”レベルに反転し、出力端子１４は“Ｈ”レベ
ルに反転する。すなわち、検出端子兼電源端子１の電圧
が解除電圧に達してから、発振回路７の一周期以上二周
期以内の遅延時間後に出力端子１４は“Ｈ”レベルとな
る。出力端子１４が“Ｈ”レベルになる、すなわち、２
入力ＮＯＲ１１の出力２７が“Ｌ”レベルになると、発
振回路７はディスエーブルとなると共に２入力ＮＯＲ１
２の出力２８が“Ｈ”レベルとなり、電圧検出回路３１
が常時アクティブになり、この状態が保持される。
に上がり解除電圧に達すると、検出端子兼電源端子１の
電圧が解除電圧に達した後の最初の短いパルス幅の間に
コンパレータ出力２３は“Ｌ”レベルとなり、発振回路
７の出力２４の立下りで、Ｄ−ＦＦ８のＱ出力２５が
“Ｌ”レベルに反転する。しかし、この時はまだラッチ
回路の出力２６は“Ｈ”レベルのままなので出力端子１
４は“Ｌ”レベルのままである。さらに次の一周期後の
発振回路７の出力２４の立下りで、ラッチ回路の出力２
６が“Ｌ”レベルに反転し、出力端子１４は“Ｈ”レベ
ルに反転する。すなわち、検出端子兼電源端子１の電圧
が解除電圧に達してから、発振回路７の一周期以上二周
期以内の遅延時間後に出力端子１４は“Ｈ”レベルとな
る。出力端子１４が“Ｈ”レベルになる、すなわち、２
入力ＮＯＲ１１の出力２７が“Ｌ”レベルになると、発
振回路７はディスエーブルとなると共に２入力ＮＯＲ１
２の出力２８が“Ｈ”レベルとなり、電圧検出回路３１
が常時アクティブになり、この状態が保持される。
【００１０】図１の実施例では、Ｄ−ＦＦは２段である
が、Ｄ−ＦＦの段数を１段あるいは３段以上とすること
も可能である。この場合の解除時の遅延時間は、発振回
路の周期をＴ、Ｄ−ＦＦの段数をｎとすると、（ｎ−
１）×Ｔ以上、ｎ×Ｔ以下となり、Ｄ−ＦＦの段数が多
いほど遅延時間の精度を上げることが出来る。また、コ
ンデンサ１５を外付けとすることにより任意に容量値を
選択出来、解除時に任意の遅延時間を得ることが出来
る。なお、ここでは例としてラッチ回路にＤ−ＦＦを用
いて説明したが、この限りではない。
が、Ｄ−ＦＦの段数を１段あるいは３段以上とすること
も可能である。この場合の解除時の遅延時間は、発振回
路の周期をＴ、Ｄ−ＦＦの段数をｎとすると、（ｎ−
１）×Ｔ以上、ｎ×Ｔ以下となり、Ｄ−ＦＦの段数が多
いほど遅延時間の精度を上げることが出来る。また、コ
ンデンサ１５を外付けとすることにより任意に容量値を
選択出来、解除時に任意の遅延時間を得ることが出来
る。なお、ここでは例としてラッチ回路にＤ−ＦＦを用
いて説明したが、この限りではない。
【００１１】
【発明の効果】以上説明したように、この発明は、検出
電圧以下の電圧では、電圧検出を一定間隔で短時間のみ
行うようにして、短時間の電圧検出時以外の期間は、容
量に充電する電流のみ消費するようにして、従来の遅延
付き電圧検出器に比べて平均的な消費電流を大幅に小さ
くする効果がある。
電圧以下の電圧では、電圧検出を一定間隔で短時間のみ
行うようにして、短時間の電圧検出時以外の期間は、容
量に充電する電流のみ消費するようにして、従来の遅延
付き電圧検出器に比べて平均的な消費電流を大幅に小さ
くする効果がある。
【図１】本発明の実施の形態の遅延付き電圧検出器を示
す構成図である。
す構成図である。
【図２】本発明の実施の形態の遅延付き電圧検出器を示
す構成図のタイムチャートである。
す構成図のタイムチャートである。
【図３】従来の遅延付き電圧検出器の構成図である。
1：検出端子兼電源端子 2：検出抵抗 3：定電流源 4：基準電圧源 5：コンパレータ 6、17、18、19：スイッチトランジスタ 7：発振回路 8、9：Ｄ−ＦＦ 9、16：インバータ 10、12：２入力ＮＯＲ 13：出力インバータ 14：出力端子 15：コンデンサ 21：抵抗分圧出力 22：基準電圧出力 23：コンパレータ出力 24：発振回路の出力 25：Ｄ−ＦＦ８のQ出力 26：ラッチ回路の出力 27：２入力ＮＯＲ１１の出力 28：２入力ＮＯＲ１２の出力 31：電圧検出回路 32：ラッチ回路
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１３年３月８日（２００１．３．８）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】符号の説明
【補正方法】変更
【補正内容】
【符号の説明】 1：検出端子兼電源端子 2：検出抵抗 3：定電流源 4：基準電圧源 5：コンパレータ 6、17、18、19：スイッチトランジスタ 7：発振回路 8、9：Ｄ−ＦＦ 10、16：インバータ 11、12：２入力ＮＯＲ 13：出力インバータ 14：出力端子 15：コンデンサ 21：抵抗分圧出力 22：基準電圧出力 23：コンパレータ出力 24：発振回路の出力 25：Ｄ−ＦＦ８のQ出力 26：ラッチ回路の出力 27：２入力ＮＯＲ１１の出力 28：２入力ＮＯＲ１２の出力 31：電圧検出回路 32：ラッチ回路
Claims (2)
- 【請求項１】 電圧を検出してその結果を出力する、解
除時に出力が遅延する遅延付き電圧検出器において、電
圧検出結果を保持するラッチ回路と発振回路を有し、検
出状態では前記発振回路が作動し、前記発振回路の発振
周期ごとに電圧検出結果が更新されることを特徴とする
電圧検出器。 - 【請求項２】 検出状態の平均消費電流が、解除状態の
平均消費電流より小さいことを特徴とする前記請求項１
の電圧検出器
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001041569A JP2002243773A (ja) | 2001-02-19 | 2001-02-19 | 遅延付き電圧検出器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001041569A JP2002243773A (ja) | 2001-02-19 | 2001-02-19 | 遅延付き電圧検出器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002243773A true JP2002243773A (ja) | 2002-08-28 |
Family
ID=18903996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001041569A Withdrawn JP2002243773A (ja) | 2001-02-19 | 2001-02-19 | 遅延付き電圧検出器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002243773A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008164567A (ja) * | 2007-01-05 | 2008-07-17 | Nec Electronics Corp | 電池電圧監視装置 |
| JP2019096421A (ja) * | 2017-11-21 | 2019-06-20 | セイコーエプソン株式会社 | 携帯型情報処理装置、集積回路、及び、電池パック |
-
2001
- 2001-02-19 JP JP2001041569A patent/JP2002243773A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008164567A (ja) * | 2007-01-05 | 2008-07-17 | Nec Electronics Corp | 電池電圧監視装置 |
| JP2019096421A (ja) * | 2017-11-21 | 2019-06-20 | セイコーエプソン株式会社 | 携帯型情報処理装置、集積回路、及び、電池パック |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5600282A (en) | Low power consumption oscillator circuit | |
| JPH1172585A (ja) | 発電検出回路、半導体装置、電子機器、時計、発電検出方法および消費電力制御方法 | |
| JP2933910B2 (ja) | 電子速度制御回路 | |
| KR20030044886A (ko) | 클럭발생회로 및 클럭발생방법 | |
| JP2002243773A (ja) | 遅延付き電圧検出器 | |
| US8885444B2 (en) | Analog electronic watch | |
| US20190149137A1 (en) | Oscillator, method of operating the same, and pwm controller including the same | |
| TW202006382A (zh) | 電子系統、感測電路以及感測方法 | |
| WO1998020609A1 (en) | Low power wake-up system and method | |
| JP3239459B2 (ja) | 電源電圧監視回路 | |
| JPH10325886A (ja) | 発振回路、これを用いた電子回路、これらを用いた半導体装置、電子機器および時計 | |
| US6911873B2 (en) | Detection circuit and method for an oscillator | |
| US6888418B2 (en) | Control circuit and method for a crystal oscillator using a timer | |
| JP3564323B2 (ja) | 発振検出回路、半導体装置、電子機器および発振検出方法 | |
| US20190089364A1 (en) | Apparatus and method for generating clock signal with low jitter and constant frequency while consuming low power | |
| JP2002350566A (ja) | 発電検出回路、半導体装置、電子機器、時計、発電検出方法および消費電力制御方法 | |
| JP2003067076A (ja) | 半導体集積回路 | |
| JPH08147064A (ja) | 間欠動作回路 | |
| RU2022275C1 (ru) | Устройство для контроля разряда источника питания | |
| JP2722348B2 (ja) | 発振回路 | |
| JP5347460B2 (ja) | 二次電池保護用集積回路装置及び二次電池保護用集積回路装置の検査方法 | |
| JP2001197677A (ja) | 充電回路 | |
| JPS6036644B2 (ja) | 発振回路 | |
| JP3177139B2 (ja) | 発振再起動制御装置 | |
| US9106215B2 (en) | Oscillation stop detection circuit and electronic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040303 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080219 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090930 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091104 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091112 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20091207 |