JP2002235173A - プラズマcvd装置及び堆積膜クリーニング方法 - Google Patents

プラズマcvd装置及び堆積膜クリーニング方法

Info

Publication number
JP2002235173A
JP2002235173A JP2001032726A JP2001032726A JP2002235173A JP 2002235173 A JP2002235173 A JP 2002235173A JP 2001032726 A JP2001032726 A JP 2001032726A JP 2001032726 A JP2001032726 A JP 2001032726A JP 2002235173 A JP2002235173 A JP 2002235173A
Authority
JP
Japan
Prior art keywords
chamber
reaction chamber
film
plasma cvd
cvd apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001032726A
Other languages
English (en)
Inventor
Masakazu Hoshino
正和 星野
Takeshi Miya
豪 宮
Shingo Yokoyama
真吾 横山
Hidetsugu Setoyama
英嗣 瀬戸山
Yuichiro Ueno
雄一郎 上野
Naonori Wada
直憲 和田
Koji Ishiguro
浩二 石黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001032726A priority Critical patent/JP2002235173A/ja
Publication of JP2002235173A publication Critical patent/JP2002235173A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Physical Or Chemical Processes And Apparatus (AREA)

Abstract

(57)【要約】 【課題】成膜時の異物発生が少なく、反応室の内壁面な
どに生じてそれが剥離することにより製造不良の原因と
なるような堆積物を除去して稼働率を高めることのでき
る高スループットのプラズマCVD装置を実現する。 【解決手段】反応室1は上チャンバ2と中チャンバ4と
下チャンバ3とを備え、絶縁部品5、6で互いに電気的
に絶縁構造にした上で、上チャンバ2と下チャンバ3と
をアースして中チャンバ4に高周波パワーを印加するよ
うに構成される。これにより、中チャンバ3がパワー電
極、上下チャンバ2、3がアース電極となり、反応室1
内に均一なプラズマが形成され、壁面堆積物のクリーニ
ング(エッチング)レートが向上する。したがって、成
膜時の異物発生が少なく、反応室の内壁面などに生ずる
堆積物を効果的に除去して稼働率を高めることのできる
高スループットのプラズマCVD装置を実現することが
できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、CVD(chemical
vapor deposition)装置に関し、特に、マイクロ波プラ
ズマおよび高周波(RF)プラズマを用いてウエハ等に
成膜する機能に加えて、成膜時に反応室の内壁面などに
生成した堆積物を除去するクリーニング機能を有してい
る高密度プラズマCVD装置及び堆積膜クリーニング方
法に関する。
【0002】
【従来の技術】マイクロ波プラズマと高周波(RF)プ
ラズマを用いてウエハ等に成膜する方式のプラズマCV
D装置としては、例えば特開平9−266096号公報
に記載されている例や、特開2000−178741号
公報に記載されている例が知られている。
【0003】上記特開平9−266096号公報に記載
された例では、互いに電気的に絶縁された上壁(または
対向板)と周壁とにより囲うことで反応室を形成し、こ
の反応室に設けた支持台に載せたウエハ等の基板に薄膜
を成膜できるようにしている。
【0004】また、上記特開2000−178741号
公報に記載された例では、互いに電気的に絶縁された上
側チャンバと下側チャンバとにより反応室を形成し、成
膜時には上側チャンバをアースできるようにする一方
で、上側チャンバに高周波電力を印加して反応室内をク
リーニングできるようにしている。
【0005】
【発明が解決しようとする課題】ところで、プラズマC
VD装置を用いて対象物に薄膜を成長させる過程におい
ては、反応室の内壁面や対象物を配置する支持台などに
も反応生成物が堆積して薄膜が成長する。
【0006】この堆積した薄膜は、薄膜材料(例えばS
iO2、Si34、poly−Siなど)の種類により
異なるが、一定の厚さ(数〜数十μm)まで成長すると、
膜自身の内部応力により膜に亀裂が発生して堆積壁面か
ら剥離する。
【0007】この剥離の程度は、薄膜が堆積する内壁面
の形状やその材質、さらにはそこの表面処理の種類など
により大きく異なる。何れにしても、堆積物が剥離する
と、それが対象物に異物として付着し、対象物が例えば
シリコンウエハである場合には、半導体回路の断線や短
絡の原因となり、製造不良を招くことになる。
【0008】従って、この様な現象が起こる前に、反応
室内壁面に堆積した膜を除去しなければならない。
【0009】そのため、プラズマCVD装置は、成膜機
能に加えて堆積膜のクリーニング機能を有する。
【0010】堆積膜のクリーニング方法として、洗浄用
ガスをプラズマで活性化して堆積膜を化学反応やスパッ
タ作用により除去する方法、いわゆるプラズマクリーニ
ング法が一般に用いられている。この様なプラズマクリ
ーニング法に関して、上記従来技術である特開平9−2
66096号公報に記載の技術には、一つの問題があっ
た。
【0011】すなわち、上記従来技術ではそのクリーニ
ング時に、上壁と支持台のそれぞれに高周波電圧を印加
するようにしているが、この様なクリーニング方式で
は、反応室内全体にプラズマが生成されず、上壁部と支
持台部に強いプラズマが生成されるだけであるため、周
壁部分のクリーニングが効果的になされないと言う問題
があった。
【0012】これは上壁(または対向板)が周壁と絶縁
されている事に起因していると考えられるが、これにつ
いては成膜時にも問題がある。
【0013】すなわち、上壁が周壁と絶縁されて、上壁
のアースがなされていないために電荷が逃げにくく、反
応室内に生成された電子が上壁に蓄積され、これが内壁
面での異常放電の原因となって成膜時に異物を多く発生
させ、装置稼働率の低下や製造不良が発生すると言う問
題である。また、上記従来技術である特開2000−1
78741号公報に記載の技術にも一つの問題がある。
【0014】すなわち、この従来技術ではクリーニング
時に、2分割した上側チャンバに高周波電圧を印加する
ようにしている。このようなクリーニング方式では、特
に、上側チャンバと下側チャンバとの絶縁部近傍に形成
される強いプラズマにより生成されたラジカルにより上
側チャンバ全体をクリーニングしている。
【0015】そのため、反応室の容積、特に上側チャン
バの高さが高くなると、上側チャンバ上面(ウエハ面と
平行な面)のクリーニングレートが大幅に低下すると言
う問題である。
【0016】これは、上側チャンバの高さが高くなる
と、上側チャンバと下側チャンバの絶縁部近傍に形成さ
れるプラズマにより生成されたラジカルが上側チャンバ
上面に到達し難くなるためである。
【0017】本発明の目的は、成膜時の異物発生が少な
く、また、反応室の内壁面などに生じてそれが剥離する
ことにより製造不良の原因となるような堆積物を効果的
に除去して稼働率を高めることのできる高スループット
のプラズマCVD装置及び堆積膜クリーニング方法を実
現することである。
【0018】
【課題を解決するための手段】本発明は、上述したよう
な問題点に鑑み、プラズマCVD装置の反応室内壁面全
体を効率的にクリーニングする方法について鋭意検討し
た結果、反応室に印加する高周波電圧の印加部位とアー
ス部位を調整することで、反応室内全体に均一なプラズ
マが生成でき、クリーニング速度を高められるという現
象に着目したものである。すなわち、上記目的を達成す
るため、本発明は次のように構成される。 (1)プラズマCVD装置において、互いに電気的に絶
縁された上チャンバ、中チャンバ、下チャンバを有する
反応室と、上記反応室内に配置され、処理対象物が配置
される基板電極と、上記反応室内にマイクロ波を導入す
るマイクロ波導入部と、処理対象物への成膜時に反応室
内へ成膜用ガスを導入し、堆積膜のクリーニング時に反
応室内へエッチングガスを導入するガス導入部と、反応
室からのガス排出を行う排出部と、基板電極に接続され
た第1の高周波電源と、中チャンバに接続された第2の
高周波電源とを備える。
【0019】(2)好ましくは、上記(1)において、
上記上チャンバを固定容量型または可変容量型コンデン
サを介してアースする。
【0020】(3)また、好ましくは、上記(1)にお
いて、コンデンサと、このコンデンサを介して上記上チ
ャンバをアースするか、上記コンデンサを介さずアース
するかの切替えを行う切替え手段とを備える。
【0021】(4) プラズマCVD装置において、互
いに電気的に絶縁された上チャンバ、中チャンバ、下チ
ャンバを有する反応室と、上記反応室内に配置され、処
理対象物が配置される基板電極と、上記反応室内にマイ
クロ波を導入するマイクロ波導入部と、処理対象物への
成膜時に反応室内へ成膜用ガスを導入し、堆積膜のクリ
ーニング時に反応室内へエッチングガスを導入するガス
導入部と、反応室からのガス排出を行う排出部と、高周
波電源と、上記高周波電源を、基板電極に接続するか、
上記中チャンバに接続するかを選択し、上記成膜時には
基板電極に接続し、上記クリーニング時には中チャンバ
に接続する切替器とを備える。
【0022】(5)好ましくは、上記(1)、(2)、
(3)又は(4)において、上記上チャンバ、中チャン
バ、下チャンバは、絶縁部品により互いに電気的に絶縁
され、上記絶縁部品の材質は、アルミナである。
【0023】(6)プラズマCVD装置の堆積膜クリー
ニング方法において、上記プラズマCVD装置の反応室
を、互いに電気的に絶縁された上チャンバ、中チャン
バ、下チャンバに分割し、上記上チャンバ及び下チャン
バをアースし、ガス導入部により上記反応室内にエッチ
ングガスを導入し、高周波電源から高周波電圧を、上記
中チャンバに印加して、上記反応室内に堆積する薄膜材
料の堆積膜をクリーニングする。
【0024】(7)プラズマCVD装置の堆積膜クリー
ニング方法において、上記プラズマCVD装置の反応室
を、互いに電気的に絶縁された上チャンバ、中チャン
バ、下チャンバに分割し、上記下チャンバをアースする
とともに、上チャンバを可変容量型コンデンサを介して
アースし、ガス導入部により上記反応室内にエッチング
ガスを導入し、高周波電源から高周波電圧を、上記中チ
ャンバに印加して、上記反応室内に堆積する薄膜材料の
堆積膜をクリーニングする。
【0025】(8)ゲート電極配線のポリシリコン膜、
リンドープポリシリコン膜、層間絶縁のための酸化膜や
リンガラス膜、キャパシタ絶縁のためのSi34膜のう
ち少なくとも一つの膜を備えた半導体素子において、上
記膜のうちの少なくとも一つが、互いに電気的に絶縁さ
れた上チャンバ、中チャンバ、下チャンバを有する反応
室と、この反応室内に配置され、処理対象物が配置され
る基板電極に接続された第1の高周波電源と、中チャン
バに接続された第2の高周波電源とを有するプラズマC
VD装置を用いて成膜される。
【0026】本発明では、反応室を上チャンバ、中チャ
ンバ、下チャンバで構成して絶縁部品で互いに電気的に
絶縁構造にした上で、上チャンバと下チャンバをアース
にして中チャンバに高周波パワーを印加する。
【0027】このようにする事で、中チャンバがパワー
電極、上下チャンバがアース電極になり、反応室内に均
一なプラズマが形成され、壁面堆積物のクリーニング
(エッチング)レートが向上する。
【0028】上記、絶縁部品の材質としてはアルミナ
(Al23)等のフッ素ラジカルに対して耐性の高いも
のが良い。このようにする事で、絶縁部品の交換頻度と
異物低減が可能になる。
【0029】また、上チャンバを固定容量型あるいは可
変容量型のコンデンサを介してアースする。このように
する事で、反応室内のプラズマ形状を変えることがで
き、反応室内壁面のクリーニングレート分布の制御が可
能になる。
【0030】また、上チャンバに、上チャンバのアース
形態を切り替えるための切替器設けて、反応室内壁面の
堆積分布に応じたプラズマ形状になるように制御する。
【0031】また、CVD装置の構成要素を減らすため
に、一つの高周波電源をクリーニング時と成膜時に印加
部位を切替器により切り替えて使用する。
【0032】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。
【0033】(第1の実施形態)本発明の第1の実施形
態によるプラズマCVD装置を、図1から図4及び図8
から図10を用いて説明する。
【0034】図1、図2及び図8は、プラズマCVD装
置における反応室1の縦断面の概略構成を示す縦断面図
である。図1に示すように、プラズマCVD装置は、反
応室1と、支持台である基板電極14と、反応室1内に
マイクロ波を導入するためのマイクロ波導入窓(石英製
等)7と、マイクロ波発振器21と、真空ポンプ11
と、ガス除害装置12と、反応室1内に成膜やクリーニ
ングガスを導入するための上ノズル8と、下ノズル9
と、高周波電源(周波数13.56MHz)16、20
とを備えている。
【0035】反応室1は、上チャンバ2と、中チャンバ
4と、下チャンバ3とを組み合わせて、つまり、上チャ
ンバ2、中チャンバ4と、下チャンバ3とは分割されて
形成されており、各チャンバ2、3、4で囲われること
により反応室1が形成されている。
【0036】各チャンバ2、3、4は導電性(例えばア
ルミ等)のチャンバ構成である。また、上チャンバ2、
中チャンバ4、下チャンバ3は、それぞれの組み合せ面
にアルミナ製等の絶縁部品5及び6を介在させること
で、互いに電気的に絶縁されている。
【0037】また、中チャンバ4には酸素等の成膜用ガ
スを導入するアルミナ(Al23)製等の上ノズル8が
複数本と、マイクロ波導入窓(石英製等)7とが数箇所設
けられている。
【0038】この窓7にマイクロ波を導くための導波管
23が接続され、その先にはマイクロ波を生成するため
のマイクロ波発振器21(周波数2.45GHz)とマ
イクロ波電源22とが取り付けられている。さらに、マ
ッチングボックス15を介して高周波電源16が接続さ
れている。
【0039】また、反応室1の外表面には、マイクロ波
導入窓7の出口近傍にECR(電子サイクロトロン共鳴)
領域を形成して電子密度を上げ、イオン、ラジカルの生
成を促し、高密度なプラズマを生成するためと、反応室
1内に生成されたプラズマを閉じ込めるための磁場形成
用の永久磁石(図示せず)が複数個配置してある。
【0040】下チャンバ3の下部には真空ポンプ11が
取り付けられている。そして、真空ポンプ11の下流に
はガス除害装置12が接続されている。
【0041】また、下チャンバ3はアース線18でアー
スされ、上チャンバ2はアース線17でアースされてい
る。
【0042】中チャンバ4と下チャンバ3とを互いに絶
縁するための絶縁部品6には、 SiH4、Ar等の成膜
ガスを導入するためのアルミナ(Al23)製等の下ノ
ズル9が、チャンバ3、4の周方向に複数本設けられて
いる。
【0043】また、基板電極14には、成膜処理用のウ
エハ13を吸着するための静電吸着装置10が組み込ん
である。また、静電吸着装置10には、高周波電圧が印
加できるように、マッチングボックス19と高周波電源
20とが接続されている。
【0044】成膜中のウエハ13はプラズマからの入熱
だけでなくイオンの入射および反応熱などにより加熱さ
れる。ウエハ13の温度は膜質、成膜レートなどに大き
な影響を与えるのでウエハ13の温度制御が必要であ
る。この制御をウエハ13と静電吸着装置14との空隙
部に流すヘリウム(He)ガスの圧力で行う構造になって
いる。
【0045】本発明の第1の実施形態におけるプラズマ
CVD装置では、複数回のウエハ13の成膜処理後→ク
リーニング→プリコート→成膜→クリーニングと順次、
処理を繰り返す。複数回の成膜処理を繰返すと、次第
に、反応室1の内壁面や基板電極14の表面に反応副生
成物による膜が堆積する。
【0046】そして、堆積した膜が一定の厚さを超える
と、堆積膜自身の内部応力により、その堆積膜に亀裂が
発生し、最悪の場合には、これが壁面から剥離して、ウ
エハ13の表面に付着し、半導体素子配線の短絡や断線
を引き起こして、製造不良になり、生産効率を低下させ
る。
【0047】そのため、この様な現象が発生する前に、
反応室1内の堆積膜を除去するためのクリーニングを行
い、引き続き、クリーニングによる異物多発を防止する
ためのプリコートを行う。
【0048】以下、それぞれの具体的な方法を説明す
る。
【0049】(1)成膜方法 図1を用いて上記プラズマCVD装置での成膜方法につ
いて説明する。先ず、搬送室(図示せず)を経由して、真
空ポンプ11により圧力調整された反応室1内にウエハ
13を導入し、基板電極14上に配置すると共に、静電
吸着装置10に電圧を印加する事により、静電気力でウ
エハ13を吸着する。
【0050】この状態で、例えば、上ノズル8から酸素
ガスを、下ノズル9からArガスとSiH4ガスをマス
フローコントローラ(図示せず)を用いて所望量だけ、
反応室1内に導入し、真空ポンプ11を用いて数ミリか
ら数十Paに反応室1内の圧力を調整する。
【0051】このようにして、マイクロ波導入窓7から
数百から数Kwのマイクロ波を導入すると、ECR領域
で生成された多量の電子がO2、Ar、SiH4をプラズ
マ化し、これにより生成されたSiH4の分解物である
SiH3と酸素等がウエハ13の表面で反応する事によ
り、ウエハ13にSiO2膜が堆積する。
【0052】また、同時に、基板電極14に、高周波電
源20とマッチングボックス19とを用いて、数百から
数Kwの高周波パワーを印加すると、ウエハ13の表面
とプラズマとの間にプラズマシースが形成され、バイア
ス電圧(マイナス数十から数千ボルト)が発生するため
に、導入ガスのプラズマ化により生成されたイオン(特
にAr)が電界によりウエハ13の表面に入射する。
【0053】これにより、ウエハ13の表面に堆積され
るSiO2膜がArや酸素イオンでスパッタされる。こ
のようにする事により、Al配線等の段差部にSiO2
膜をボイド(空隙)なしに成膜できる。
【0054】そして、所望の膜厚を堆積させた後、ガス
の導入と、マイクロ波の印加と、高周波電圧の印加とを
停止した後、静電吸着装置10の印加電圧をオフにし
て、反応室1外にウエハ13を搬出する。
【0055】(2)クリーニング方法 次に、図2を参照して、クリーニング方法について説明
する。先ず、搬送室(図示せず)を経由して、真空ポンプ
11により圧力調整された反応室1内に静電吸着装置1
0の表面をプラズマから保護するためのアルミナ製など
のカバーウエハ24を導入して基板電極14上に設置す
る。
【0056】このようにして、上ノズル8からNF3
スをマスフローコントローラ(図示せず)を用いて所望
量だけ、反応室1内に導入し、真空ポンプ11を用い
て、数から数千Paに反応室1内の圧力を調整すると共
に、中チャンバ4に高周波電源16及びマッチングボッ
クス15を用いて数百から数Kwの高周波パワーを印加
することにより、反応室1内にNF3プラズマを生成す
る。
【0057】そして、NF3ガスの分解で生成したFラ
ジカル、Fイオンが反応室1内の壁面に堆積したSiO
2膜のSiと反応し、SiF4などのガスにして排出する
事により壁面の堆積膜をクリーニング(エッチング)す
る。図3及び図4は、クリーニング時の、第1の実施形
態における上チャンバ2と中チャンバ4とのエッチング
レート比分布の実験結果を示したものである。エッチン
グレート比は、各測定置のエッチングレートを上チャン
バ2の中心(半径位置0mm)値で除算したものであ
り、図3の縦軸がエッチングレート比を示し、横軸が半
径位置を示す。また、図4の縦軸がエッチングレート比
を示し、横軸がチャンバ高さを示す。
【0058】図3と図4とから、エッチングレート比
は、最小0.5、最大2.0の範囲にあることが分か
る。
【0059】これは、本発明の第1の実施形態によれ
ば、中チャンバ4に高周波パワーを印加して、上チャン
バ2及び下チャンバ3をアースする構成としている。そ
のため、中チャンバ4がパワー電極に、上チャンバ2と
下チャンバ3とがアース電極となり、反応室1内にほぼ
均一なプラズマが生成されたため、エッチングレート比
を、最小0.5、最大2.0の範囲内とすることが可能
となったのである。このように、第1実施形態によれ
ば、反応室1内壁面の堆積膜をほぼ均一にクリーニング
できるので、反応室1の内壁面のクリーニングダメージ
が少なく、しかも、短時間でクリーニングできるという
効果がある。本発明の第1実施形態の効果を確認するた
めに、従来技術によるエッチングレートを測定した。従
来技術に対応する実験装置の構成を図8に示す。この図
8に示す構成においては、上チャンバ2と中チャンバ4
との間に、本発明のような絶縁部品5では無く、アルミ
などの導電性部品25を挿入し、高周波電圧を高周波電
源16とマッチングボックス15とを用いて中チャンバ
4に印加した。
【0060】図9及び図10は、図8に示した従来技術
におけるプラズマCVD装置でのエッチングレート比分
布の実験結果を示したものであり、図9は、上チャンバ
のエッチングレート比を示し、図10は中チャンバのエ
ッチングレート比を示す。
【0061】図9と図10とから、エッチングレート比
は、上チャンバ2のレート比が、ほぼ1であるのに対し
て、中チャンバ4のレート比は、最小3付近から最大1
5と大きな分布のある事が分かる。図10に示すよう
に、中チャンバ4の下端(チャンバ高さ0mm)近傍の
レート比が大きいのは、従来技術では、中チャンバ4と
下チャンバ3との間の絶縁部品6の近傍にのみ強いプラ
ズマが発生し、反応室1全体に均一なプラズマが生成さ
れないためである。このように、従来技術では、反応室
1の内壁面の堆積膜を均一にクリーニングすることがで
きないので、反応室1内壁面のクリーニングダメージが
大きく、しかも、クリーニング終了までのクリーニング
時間が長くなる。
【0062】(3)プリコート方法 上記の様なクリーニング方法で反応室1の内壁面に堆積
した堆積膜を除去している。この際、堆積膜の堆積分布
とクリーニングによる堆積膜のエッチング分布とは必ず
しも一致しないため、反応室1の内壁面の堆積物を全面
除去すると、初期段階で膜が除去された部分では、壁面
自体がエッチングされるいわゆるオーバエッチングが発
生する。
【0063】そのため、クリーニング終了直後の成膜で
は、次に示す問題点(1)、(2)がある。
【0064】(1)反応室1の内壁面が粗面で、内壁面に
クリーニングによる反応生成物やガス吸着が残るため、
膜剥れ等による異物が多発する。
【0065】(2)クリーニング直後は導電性の壁面が露
出するために、プラズマにより生成された多量の電子が
反応室1の壁面の絶縁膜に蓄積されると、導電性の壁面
と絶縁膜との間の電位差により堆積膜が絶縁破壊して異
物が多発する。
【0066】上記問題点(1)及び(2)を防止するた
めに、クリーニング直後に反応室1内壁面をプリコート
する。
【0067】図1を用いてプリコート方法について説明
する。先ず、搬送室(図示せず)を経由して、真空ポンプ
11により圧力調整された反応室1内にウエハ13を導
入し、基板電極14上に設置すると共に、静電吸着装置
10に電圧を印加する事により、静電気力でウエハ13
を吸着する。
【0068】この状態で、例えば、上ノズル8から酸素
ガスを、下ノズル9からArとSiH4ガスをマスフロ
ーコントローラ(図示せず)を用いて所望量反応室1内
に導入し、真空ポンプ11を用いて数ミリから数十Pa
に反応室1内の圧力を調整する。
【0069】このようにして、マイクロ波導入窓7から
数百から数Kwのμ波を導入すると、ECR領域で生成
された多数の電子がO2、Ar、SiH4をプラズマ化
し、これにより生成されたSiH4の分解物であるSi
3と酸素等が反応する事により、反応室1の内壁面に
SiO3膜を堆積させる。
【0070】所望の膜厚のSiO3膜を堆積させた後、
ガス導入、マイクロ波の印加を停止した後、静電吸着装
置10の印加電圧をオフにして、ウエハ13を反応室1
外に搬出する。
【0071】このようにして、上記問題点(1)、
(2)の発生を防止することが可能となる。
【0072】以上のように、本発明の第1の実施形態に
よれば、反応室1は、上チャンバ2と、中チャンバ4
と、下チャンバ3とを備え、絶縁部品5、6で互いに電
気的に絶縁構造にした上で、上チャンバ2と下チャンバ
3とをアースして中チャンバ4に高周波パワーを印加す
るように構成される。
【0073】このような構成にする事で、中チャンバ3
がパワー電極、上下チャンバ2、3がアース電極とな
り、反応室1内に均一なプラズマが形成され、壁面堆積
物のクリーニング(エッチング)レートが向上する。
【0074】したがって、成膜時の異物発生が少なく、
また、反応室の内壁面などに生じてそれが剥離すること
により製造不良の原因となるような堆積物を効果的に除
去して稼働率を高めることのできる高スループットのプ
ラズマCVD装置及び堆積膜クリーニング方法を実現す
ることができる。
【0075】(第2の実施形態)本発明の第2実施形態に
よるプラズマCVD装置を、図5を用いて説明する。図
5は、プラズマCVD装置における反応室1の概略縦断
面図である。
【0076】図5に示すように、本発明の第2の実施形
態では、上チャンバ2が可変容量型コンデンサ26を介
してアースされている。その他の構成は第1の実施形態
と同様である。
【0077】また、本発明の第2の実施形態によるプラ
ズマCVD装置での成膜方法、プリコート方法、全体の
処理の流れは第1の実施形態と同様である。
【0078】次に、図5を用いて、本発明の第2の実施
形態におけるクリーニング方法について説明する。先
ず、搬送室(図示せず)を経由して、真空ポンプ11によ
り圧力調整された反応室1内に静電吸着装置10の表面
をプラズマから保護するためのアルミナ製などのカバー
ウエハ24を導入して基板電極14上に配置する。
【0079】このようにして、上ノズル8からNF3
スをマスフローコントローラ(図示せず)を用いて所望
量だけ、反応室1内に導入し、真空ポンプ11を用いて
数から数千Paに反応室1内の圧力を調整する。さら
に、可変容量型コンデンサ26を所定の値に設定し、中
チャンバ4に高周波電源16及びマッチングボックス1
5を用いて数百から数Kwの高周波パワーを印加するこ
とにより、反応室1内にNF3プラズマを生成する。
【0080】NF3ガスの分解で生成したFラジカル、
Fイオンが反応室1内の壁面に堆積したSiO2膜のS
iと反応し、SiF4などのガスにして排出する事によ
り壁面の堆積膜をクリーニング(エッチング)する。本発
明の第2の実施形態によれば、中チャンバ4に高周波パ
ワーが印加され、上チャンバ2は容量可変型コンデンサ
26を介してアースされ、下チャンバ3は直接アースさ
れている。これにより、中チャンバ4がパワー電極に、
上チャンバ2と下チャンバ3とがアース電極となり、反
応室1内にNF3プラズマが生成される。この場合、上
チャンバ2の容量可変型コンデンサ26を、反応室1内
の条件によって予め調整する事により、反応室1内の壁
面の堆積膜の堆積分布に応じてクリーニングできるNF
3プラズマを反応室1に形成できる。このように、本発
明の第2実施形態によれば、反応室1の内壁面の堆積膜
分布に応じて、ほぼ均一にクリーニングできるので、反
応室1の内壁面のクリーニングダメージが少なく、しか
も、短時間でクリーニングできるという効果がある。
【0081】つまり、本発明の第2の実施形態によれ
ば、第1の実施形態と同様な効果を得ることができる
他、上チャンバ2に設けられた可変容量型コンデンサ2
6を調整することにより、堆積膜分布に応じた高効率の
クリーニングを行うことができる。
【0082】(第3の実施形態)本発明の第3実施形態に
よるプラズマCVD装置を、図6を用いて説明する。図
6は、本発明の第3の実施形態であるプラズマCVD装
置における反応室1の概略縦断面図である。
【0083】図6に示すように、第3の実施形態では、
上チャンバ2を、切替器27を用いて可変容量型コンデ
ンサ26を介してアースするか、または可変容量型コン
デンサを介さず、直接アースできるように構成してい
る。その他の構成は第1の実施形態と同様である。
【0084】また、本発明の第3の実施形態によるプラ
ズマCVD装置での成膜方法、プリコート方法、全体の
処理の流れは第1の実施形態と同様である。
【0085】図6を用いて、本発明の第3の実施形態に
おけるクリーニング方法について説明する。先ず、搬送
室(図示せず)を経由して、真空ポンプ11により圧力調
整された反応室1内に静電吸着装置10の表面をプラズ
マから保護するためのアルミナ製などのカバーウエハ2
4を導入して基板電極14上に設置する。
【0086】このようにして、上ノズル8からNF3
スをマスフローコントローラ(図示せず)を用いて所望
量だけ、反応室1内に導入し、真空ポンプ11を用いて
数から数千Paに反応室1内の圧力を調整する。
【0087】さらに、切替器27で、上チャンバ2のア
ースを、可変容量型コンデンサ26を介して行うか、直
接行うかを設定し、中チャンバ4に高周波電源16及び
マッチングボックス15を用いて数百から数Kwの高周
波パワーを印加することにより、反応室1内にNF3
ラズマを生成する。
【0088】NF3ガスの分解で生成したFラジカル、
Fイオンが反応室1内の壁面に堆積したSiO2膜のS
iと反応し、SiF4などのガスにして排出する事によ
り壁面の堆積膜をクリーニング(エッチング)する。本発
明の第3の実施形態によれば、中チャンバ4に高周波パ
ワーが印加され、上チャンバ2は切替器27で、可変容
量型コンデンサ26を介してアースされるか、コンデン
サ26を介さず、直接アースされるかが、クリーニング
の条件で選択され、下チャンバ3は直接アースされてい
る。
【0089】これにより、中チャンバ4がパワー電極
に、上チャンバ2と下チャンバ3とがアース電極とな
り、反応室1内にNF3プラズマが生成される。この場
合、上チャンバ2の切替器27を調整する事により、反
応室1の内壁面の堆積膜の堆積分布に応じてクリーニン
グできるNF3プラズマを反応室1に形成できる。この
ように、本発明の第3実施形態によれば、反応室1の内
壁面の堆積膜分布に応じてほぼ均一にクリーニングでき
るので、反応室1の内壁面のクリーニングダメージが少
なく、しかも、短時間でクリーニングできるという効果
がある。 (第4の実施形態)本発明の第4の実施形態によるプラズ
マCVD装置を、図7を用いて説明する。図7は、本発
明の第4の実施形態によるプラズマCVD装置における
反応室1の概略縦断面図である。
【0090】図7に示すように、本発明の第4実施形態
では、マッチングボックス19と高周波電源20とを切
替器28で、基板電極14と中チャンバ4とに切替えて
接続できる構成となっている。他の構成は、図1の例か
らマッチングボックス15及び高周波電源16が省略さ
れている点を除いて、図1の例と同様となっている。
【0091】本発明の第4の実施形態によるプラズマC
VD装置での成膜方法、プリコート方法、全体の処理の
流れは第1の実施形態と同様である。
【0092】図7を用いてクリーニング方法について説
明する。先ず、搬送室(図示せず)を経由して、真空ポン
プ11により圧力調整された反応室1内に静電吸着装置
10の表面をプラズマから保護するためのアルミナ製な
どのカバーウエハ24を導入して基板電極14上に配置
する。
【0093】このようにして、上ノズル8からNF3
スをマスフローコントローラ(図示せず)を用いて所望
量だけ、反応室1内に導入し、真空ポンプ11を用いて
数から数千Paに反応室1内の圧力を調整する。
【0094】さらに、切替器28で、成膜時に基板電極
14に接続されていた高周波電源20及びマッチングボ
ックス19を中チャンバ4側に切替え接続して、数百か
ら数Kwの高周波パワーを中チャンバ4に印加すること
により、反応室1内にNF3プラズマを生成する。
【0095】NF3ガスの分解で生成したFラジカル、
Fイオンが反応室1の内壁面に堆積したSiO2膜のS
iと反応し、SiF4などのガスにして排出する事によ
り壁面の堆積膜をクリーニング(エッチング)する。この
ように、本発明の第4の実施形態によれば、第1の実施
形態と同様な効果を得ることができる他、成膜時とクリ
ーニング時の高周波パワーの印加を、一組の高周波電源
20とマッチングボックス19とで、基板電極14と中
チャンバ4とに切り替えて接続することにより実現でき
るので、装置構成要素が低減でき、装置コストを低減す
ることができるという効果がある。
【0096】なお、上記で説明した実施形態によるプラ
ズマCVD装置により、成膜される被処理対象物の例と
しては、半導体素子がある。この半導体素子における、
ゲート電極配線のポリシリコン膜、リンドープポリシリ
コン膜、層間絶縁のための酸化膜あるいはリンガラス
膜、キャパシタ絶縁のためのSi34膜のうち、少なく
とも一つの膜を上記プラズマCVD装置により成膜され
る。
【0097】また、上述した例においては、上チャンバ
2が直接アースされるか、あるいは、可変容量型コンデ
ンサを介してアースされる構成としたが、上チャンバが
アースされていなくとも、上チャンバと中チャンバとを
導電性部材で電気的に接続された従来技術に比較して、
壁面堆積物のクリーニング(エッチング)レートが向上
するという効果がある。
【0098】また、上述した実施形態においては、上チ
ャンバ2が可変容量型コンデンサを介してアースされる
構成としたが、可変容量型コンデンサではなく、固定容
量型コンデンサを介してアースされる構成としても、上
述と同様な効果を得ることができる。
【0099】
【発明の効果】本発明によれば、プラズマCVD装置に
おいて、反応室を、上チャンバと、中チャンバと、下チ
ャンバとに分割し、絶縁部材により、上中下のチャンバ
を互いに電気的に絶縁構造にした上で、上チャンバと下
チャンバとをアースして、中チャンバに高周波パワーを
印加するように構成される。
【0100】このような構成にする事で、中チャンバが
パワー電極、上下チャンバがアース電極となり、反応室
内に均一なプラズマが形成され、壁面堆積物のクリーニ
ング(エッチング)レートが向上する。
【0101】したがって、成膜時の異物発生が少なく、
また、反応室の内壁面などに生じてそれが剥離すること
により製造不良の原因となるような堆積物を効果的に除
去して稼働率を高めることのできる高スループットのプ
ラズマCVD装置及び堆積膜クリーニング方法を実現す
ることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態であるプラズマCVD
装置の成膜プロセス時における反応室の概略縦断面図で
ある。
【図2】第1の実施形態であるプラズマCVD装置のク
リーニング時における反応室の概略縦断面図である。
【図3】第1の実施形態であるプラズマCVD装置のク
リーニング時における上チャンバのエッチングレート比
分布説明図である。
【図4】第1の実施形態であるプラズマCVD装置のク
リーニング時における中チャンバのエッチングレート比
分布説明図である。
【図5】本発明の第2の実施形態であるプラズマCVD
装置のクリーニング時における反応室の概略縦断面図で
ある。
【図6】本発明の第3の実施形態であるプラズマCVD
装置のクリーニング時における反応室の概略縦断面図で
ある。
【図7】本発明の第4の実施形態であるプラズマCVD
装置のクリーニング時における反応室の概略縦断面図で
ある。
【図8】従来技術によるプラズマCVD装置のクリーニ
ング時における反応室の概略縦断面図である。
【図9】従来技術によるプラズマCVD装置のクリーニ
ング時における上チャンバのエッチングレート比分布説
明図である。
【図10】従来技術によるプラズマCVD装置のクリー
ニング時における中チャンバのエッチングレート比分布
説明図である。
【符号の説明】
1 反応室 2 上チャンバ 3 下チャンバ 4 中チャンバ 5、6 絶縁部品 7 マイクロ波導入窓 8 上ノズル 9 下ノズル 10 静電吸着装置 11 真空ポンプ 12 ガス除害装置 13 ウエハ 14 基板電極 15、19 マッチングボックス 16 高周波電源 17、18 アース線 20 高周波電源 21 マイクロ波発振器 22 マイクロ波電源 23 導波管 24 カバーウエハ 26 可変容量型コンデンサ 27、28 切替器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 横山 真吾 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 (72)発明者 瀬戸山 英嗣 茨城県日立市国分町一丁目1番1号 株式 会社日立製作所半導体製造装置推進本部内 (72)発明者 上野 雄一郎 茨城県日立市大みか町七丁目2番1号 株 式会社日立製作所電力・電機開発研究所内 (72)発明者 和田 直憲 茨城県日立市大みか町七丁目2番1号 株 式会社日立製作所電力・電機開発研究所内 (72)発明者 石黒 浩二 茨城県日立市国分町一丁目1番1号 株式 会社日立製作所半導体製造装置推進本部内 Fターム(参考) 4G075 AA24 BC04 BC06 BD14 CA47 4K030 AA06 AA16 BA29 BA40 BA42 BA44 BB04 DA06 FA02 KA08 LA02 LA15 5F045 AA09 AC02 BB08 BB15 DP04 EB02 EB06 EC01 EF01 EF08 EH04

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】互いに電気的に絶縁された上チャンバ、中
    チャンバ、下チャンバを有する反応室と、 上記反応室内に配置され、処理対象物が配置される基板
    電極と、 上記反応室内にマイクロ波を導入するマイクロ波導入部
    と、 処理対象物への成膜時に反応室内へ成膜用ガスを導入
    し、堆積膜のクリーニング時に反応室内へエッチングガ
    スを導入するガス導入部と、 反応室からのガス排出を行う排出部と、 基板電極に接続された第1の高周波電源と、 中チャンバに接続された第2の高周波電源と、 を備えることを特徴とするプラズマCVD装置。
  2. 【請求項2】請求項1記載のプラズマCVD装置におい
    て、上記上チャンバを固定容量型または可変容量型コン
    デンサを介してアースすることを特徴とするプラズマC
    VD装置。
  3. 【請求項3】請求項1記載のプラズマCVD装置におい
    て、コンデンサと、このコンデンサを介して上記上チャ
    ンバをアースするか、上記コンデンサを介さずアースす
    るかの切替えを行う切替え手段とを備えることを特徴と
    するプラズマCVD装置。
  4. 【請求項4】互いに電気的に絶縁された上チャンバ、中
    チャンバ、下チャンバを有する反応室と、 上記反応室内に配置され、処理対象物が配置される基板
    電極と、 上記反応室内にマイクロ波を導入するマイクロ波導入部
    と、 処理対象物への成膜時に反応室内へ成膜用ガスを導入
    し、堆積膜のクリーニング時に反応室内へエッチングガ
    スを導入するガス導入部と、 反応室からのガス排出を行う排出部と、 高周波電源と、 上記高周波電源を、基板電極に接続するか、上記中チャ
    ンバに接続するかを選択し、上記成膜時には基板電極に
    接続し、上記クリーニング時には中チャンバに接続する
    切替器と、 を備えることを特徴とするプラズマCVD装置。
  5. 【請求項5】請求項1、2、3又は4のうちのいずれか
    一項記載のプラズマCVD装置において、上記上チャン
    バ、中チャンバ、下チャンバは、絶縁部品により互いに
    電気的に絶縁され、上記絶縁部品の材質は、アルミナで
    あることを特徴とするプラズマCVD装置。
  6. 【請求項6】プラズマCVD装置の堆積膜クリーニング
    方法において、 上記プラズマCVD装置の反応室を、互いに電気的に絶
    縁された上チャンバ、中チャンバ、下チャンバに分割
    し、 上記上チャンバ及び下チャンバをアースし、 ガス導入部により上記反応室内にエッチングガスを導入
    し、 高周波電源から高周波電圧を、上記中チャンバに印加し
    て、 上記反応室内に堆積する薄膜材料の堆積膜をクリーニン
    グすることを特徴とする堆積膜クリーニング方法。
  7. 【請求項7】プラズマCVD装置の堆積膜クリーニング
    方法において、 上記プラズマCVD装置の反応室を、互いに電気的に絶
    縁された上チャンバ、中チャンバ、下チャンバに分割
    し、 上記下チャンバをアースするとともに、上チャンバを可
    変容量型コンデンサを介してアースし、 ガス導入部により上記反応室内にエッチングガスを導入
    し、 高周波電源から高周波電圧を、上記中チャンバに印加し
    て、 上記反応室内に堆積する薄膜材料の堆積膜をクリーニン
    グすることを特徴とする堆積膜クリーニング方法。
  8. 【請求項8】ゲート電極配線のポリシリコン膜、リンド
    ープポリシリコン膜、層間絶縁のための酸化膜やリンガ
    ラス膜、キャパシタ絶縁のためのSi34膜のうち少な
    くとも一つの膜を備えた半導体素子において、 上記膜のうちの少なくとも一つが、互いに電気的に絶縁
    された上チャンバ、中チャンバ、下チャンバを有する反
    応室と、この反応室内に配置され、処理対象物が配置さ
    れる基板電極に接続された第1の高周波電源と、中チャ
    ンバに接続された第2の高周波電源とを有するプラズマ
    CVD装置を用いて成膜されることを特徴とする半導体
    素子。
JP2001032726A 2001-02-08 2001-02-08 プラズマcvd装置及び堆積膜クリーニング方法 Pending JP2002235173A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001032726A JP2002235173A (ja) 2001-02-08 2001-02-08 プラズマcvd装置及び堆積膜クリーニング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001032726A JP2002235173A (ja) 2001-02-08 2001-02-08 プラズマcvd装置及び堆積膜クリーニング方法

Publications (1)

Publication Number Publication Date
JP2002235173A true JP2002235173A (ja) 2002-08-23

Family

ID=18896609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001032726A Pending JP2002235173A (ja) 2001-02-08 2001-02-08 プラズマcvd装置及び堆積膜クリーニング方法

Country Status (1)

Country Link
JP (1) JP2002235173A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009049020A3 (en) * 2007-10-11 2009-07-16 Valence Process Equipment Inc Chemical vapor deposition reactor
WO2021033579A1 (ja) * 2019-08-21 2021-02-25 東京エレクトロン株式会社 処理装置および成膜方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009049020A3 (en) * 2007-10-11 2009-07-16 Valence Process Equipment Inc Chemical vapor deposition reactor
US8778079B2 (en) 2007-10-11 2014-07-15 Valence Process Equipment, Inc. Chemical vapor deposition reactor
WO2021033579A1 (ja) * 2019-08-21 2021-02-25 東京エレクトロン株式会社 処理装置および成膜方法
JP2021031706A (ja) * 2019-08-21 2021-03-01 東京エレクトロン株式会社 処理装置および成膜方法
JP7382761B2 (ja) 2019-08-21 2023-11-17 東京エレクトロン株式会社 処理装置および成膜方法

Similar Documents

Publication Publication Date Title
US8138445B2 (en) Plasma processing apparatus and plasma processing method
EP1840937B1 (en) Plasma processing apparatus and plasma processing method
TWI460786B (zh) A plasma processing apparatus, a plasma processing method, and a memory medium
KR101526020B1 (ko) 플라즈마 프로세싱 챔버 및 이의 내에서 기판의 베벨 에지 및 챔버 내부를 세정하는 방법
KR100743875B1 (ko) 전극 조립체
JP5554705B2 (ja) 基材処理のための方法および装置
JP5028430B2 (ja) プラズマ処理チャンバの選択的プレコーティングのための方法及び装置
US20120145186A1 (en) Plasma processing apparatus
US20100181025A1 (en) Apparatus for the removal of a fluorinated polymer from a substrate
JP2006511059A (ja) 半導体チャンバ、及びプラズマ処理チャンバ内のプラズマの制御方法
KR20090026314A (ko) 기판 프로세싱을 위한 장치 및 방법
JP2005085917A (ja) プラズマプロセス装置
KR20050058464A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
US20220399184A1 (en) Plasma uniformity control in pulsed dc plasma chamber
JP2001123271A (ja) プラズマcvd装置のプリコート方法
JP2007266296A (ja) 基板処理装置及び側壁部品
JPH06333850A (ja) プラズマ処理装置
KR20010079817A (ko) 플라스마 처리 장치
JP2000331996A (ja) プラズマ処理装置
KR100541195B1 (ko) 산화 금속막 증착 챔버의 세정 방법 및 이를 수행하기위한 증착 장치
TW202314775A (zh) 電漿腔室和腔室元件清潔方法
JP2002235173A (ja) プラズマcvd装置及び堆積膜クリーニング方法
JP2001230242A (ja) プラズマcvd装置及びそのガス供給ノズル
JP3817171B2 (ja) プラズマプロセス装置
JP2000178741A (ja) プラズマcvd装置およびそれにおける成膜とクリーニング制御法