JP2002217506A - 回路用成形基板 - Google Patents

回路用成形基板

Info

Publication number
JP2002217506A
JP2002217506A JP2001010613A JP2001010613A JP2002217506A JP 2002217506 A JP2002217506 A JP 2002217506A JP 2001010613 A JP2001010613 A JP 2001010613A JP 2001010613 A JP2001010613 A JP 2001010613A JP 2002217506 A JP2002217506 A JP 2002217506A
Authority
JP
Japan
Prior art keywords
circuit
molded
molded substrate
substrate
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001010613A
Other languages
English (en)
Inventor
Masahiro Sato
正博 佐藤
Naoto Ikegawa
直人 池川
Naoyuki Kondo
直幸 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2001010613A priority Critical patent/JP2002217506A/ja
Priority to US09/986,005 priority patent/US6916527B2/en
Priority to EP20010250396 priority patent/EP1225248B1/en
Priority to DE2001608720 priority patent/DE60108720T2/de
Priority to TW90128450A priority patent/TWI288179B/zh
Priority to KR10-2001-0072586A priority patent/KR100445125B1/ko
Priority to CNB01140308XA priority patent/CN1241734C/zh
Publication of JP2002217506A publication Critical patent/JP2002217506A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 線膨張率や成形収縮率の異方性を小さくし
て、初期平面度に優れると共に熱による変形を防止する
ことができ、また表面を平滑に形成することができる回
路用成形基板を提供する。 【解決手段】 表面にプラズマ処理をした後にスパッタ
リング、真空蒸着、イオンプレーティングから選ばれる
物理蒸着法で金属の被覆処理がなされる回路用成形基板
に関する。樹脂成分としてポリフェニレンサルファイド
が、充填材として球状充填材のみが配合された樹脂組成
物によってこの回路用成形基板を成形するようにしてあ
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、表面に回路を形成
して使用される回路用成形基板に関するものである。
【0002】
【従来の技術】ポリフェニレンサルファイド樹脂は、耐
熱性に優れる、吸水による寸法変化が小さい、充填材に
対する親和性が良く充填材の配合量を高めても成形性が
低下しない、等の利点を有するために、例えば特許第2
952923号公報などにみられるように、回路用成形
基板を製造するための樹脂として使用されている。
【0003】しかし、一般の樹脂と同様にポリフェニレ
ンサルファイド樹脂は充填材が配合されていないと、温
度変化に対する寸法変化が大きく、回路用成形基板とし
ては使用することができない。このために特許第295
2923号公報の発明では、充填材としてガラス繊維及
び粒状無機充填材を配合することが行なわれている。
【0004】
【発明が解決しようとする課題】上記のようにポリフェ
ニレンサルファイド樹脂に充填材を配合することによっ
て、熱履歴が付与されたときの寸法変化を小さくするこ
とができるが、充填材としてガラス繊維のような繊維状
充填材が配合されていると、樹脂組成物を射出成形など
で成形する際に、樹脂組成物の流れ方向に繊維状充填材
が配向し、この結果、繊維状充填材が配向する方向で線
膨張率や成形収縮率が小さく、その他の方向で線膨張率
や成形収縮率が大きくなるというように、回路用成形基
板の線膨張率や成形収縮率が方向によって異なる異方性
が生じ、加熱によって反りなどの変形が発生し易くなる
という問題があった。
【0005】そしてこのように回路用成形基板が加熱に
よって変形すると、表面に形成した金属層との界面で熱
応力が発生し、この金属層で形成される回路の密着強度
が低下して、回路の導通信頼性が悪くなるものであっ
た。
【0006】また回路用成形基板を各種のチップを実装
する基板として使用する場合、成形収縮の異方性や線膨
張率の異方性によって回路用成形基板の表面が変形して
平面度が悪化すると、例えばフリップチップ実装のバン
プ接合性や、ワイヤボンディング実装のワイヤ接合性が
低下し、接合の信頼性が悪くなるものであった。特に、
回路用成形基板が加熱によって変形すると、表面に実装
したチップに応力が作用し、チップからノイズが発生し
たり、接合状態が変化して接続抵抗値が上昇したりする
と共に、またLEDなど単結晶無機材料で構成されるチ
ップは脆弱で劈開が生じ易いので損傷が発生するおそれ
があった。
【0007】また、充填材としてガラス繊維が配合され
ていると、回路用成形基板の表面にガラス繊維が露出し
て、回路用成形基板の表面平滑性が悪くなり、回路用成
形基板の表面に形成される回路パターンを例えばライン
幅0.03mm以下、回路間のスペース幅0.03mm
以下のように、精密細線化することが困難になるという
問題があった。
【0008】本発明は上記の点に鑑みてなされたもので
あり、線膨張率や成形収縮率の異方性を小さくして、表
面の変形や熱による変形を防止することができ、また表
面を平滑に形成することができる回路用成形基板を提供
することを目的とするものである。
【0009】
【課題を解決するための手段】本発明の請求項1に係る
回路用成形基板は、表面にプラズマ処理をした後にスパ
ッタリング、真空蒸着、イオンプレーティングから選ば
れる物理蒸着法で金属の被覆処理がなされる回路用成形
基板であって、樹脂成分としてポリフェニレンサルファ
イドが、充填材として球状充填材のみが配合された樹脂
組成物によって成形されて成ることを特徴とするもので
ある。
【0010】また請求項2の発明は、請求項1におい
て、回路形成面が三次元立体形状をしていることを特徴
とするものである。
【0011】また請求項3の発明は、請求項1又は2に
おいて、ポリフェニレンサルファイドとして直鎖型ポリ
フェニレンサルファイドを用いて成ることを特徴とする
ものである。
【0012】また請求項4の発明は、請求項1乃至3の
いずれかにおいて、球状充填材の含有量が40〜75質
量%の範囲であることを特徴とするものである。
【0013】また請求項5の発明は、請求項1乃至4の
いずれかにおいて、ゴム状弾性体が配合された樹脂組成
物によって成形されて成ることを特徴とするものであ
る。
【0014】また請求項6の発明は、請求項1乃至5の
いずれかにおいて、フリップチップ実装するために使用
されるものであることを特徴とするものである。
【0015】また請求項7の発明は、請求項1乃至5の
いずれかにおいて、ワイヤボンディング実装するために
使用されるものであることを特徴とするものである。
【0016】また請求項8の発明は、請求項1乃至7の
いずれかにおいて、単結晶無機材料で構成されるチップ
を実装するために使用されるものであることを特徴とす
るものである。
【0017】
【発明の実施の形態】以下、本発明の実施の形態を説明
する。
【0018】ポリフェニレンスルフィド樹脂(PPS樹
脂)はフェニル基を繰り返し単位として有する熱可塑性
樹脂であり、耐熱性や剛性等に優れた樹脂として知られ
ている。そして、PPS樹脂は一般に架橋型、半架橋型
(半直鎖型)、直鎖型等に分類されるが、金属との密着
性が優れると共に、機械的強度が優れている点で、本発
明では直鎖型PPS樹脂を用いるのが好ましい。
【0019】ここで、樹脂成分としてはPPS樹脂の他
に、ゴム状弾性体を配合することもできる。このゴム状
弾性体としては、ゴムや熱可塑性エラストマーなど、P
PS樹脂よりも低弾性率のものが用いられるものであ
り、またPPS樹脂を低弾性率に改質する改質剤(特に
反応性のものが望ましい)を用いることもできる。この
ようなゴム状弾性体としては、例えば、低密度ポリエチ
レン、ポリプロピレン、エチレン−グリシジルメタクリ
レート共重合体(EGMA)、エチレン−グリシジルメ
タクリレート−酢酸ビニル共重合体、エチレン−グリシ
ジルメタクリレート−アクリル酸メチル共重合体、エチ
レン−エチルアクリレート共重合体(EEA)、エチレ
ン−酢酸ビニル共重合体(EVA)、エチレン−エチル
アクリレート−無水マレイン酸共重合体(E/EA/M
AH)、スチレン、スチレン−アクリロニトリル、メチ
ルメタクリレート(MMA)、シリコーン、ビニルアク
リレート(VA)、メチルアクリレート(MA)、およ
びこれらのうちいずれか一つとポリスチレン、又はポリ
メタクリル酸メチル、又はアクリロニトリル−スチレン
共重合体(AS)とのグラフト共重合体またはブロック
共重合体などの改質剤を挙げることができる。また、例
えば天然ゴム,ポリブタジエン,ポリイソプレン,ポリ
イソブチレン,ネオプレン,ポリスルフィドゴム,チオ
コールゴム,アクリルゴム,ウレタンゴム,シリコーン
ゴム,エピクロロヒドリンゴム,スチレン−ブタジエン
ブロック共重合体(SBR),水素添加スチレン−ブタ
ジエンブロック共重合体(SEB),スチレン−ブタジ
エン−スチレンブロック共重合体(SBS),水素添加
スチレン−ブタジエン−スチレンブロック共重合体(S
EBS),スチレン−イソプレンブロック共重合体(S
IR),水素添加スチレン−イソプレンブロック共重合
体(SEP),スチレン−イソプレン−スチレンブロッ
ク共重合体(SIS),水素添加スチレン−イソプレン
−スチレンブロック共重合体(SEPS),エチレンプ
ロピレンゴム(EPR),エチレンプロピレンジエンゴ
ム(EPDM),ブタジエン−アクリロニトリル−スチ
レン−コアシェルゴム(ABS),メチルメタクリレー
ト−ブタジエン−スチレン−コアシェルゴム(MB
S),メチルメタクリレート−ブチルアクリレート−ス
チレン−コアシェルゴム(MAS),オクチルアクリレ
ート−ブタジエン−スチレン−コアシェルゴム(MAB
S),アルキルアクリレート−ブタジエン−アクリロニ
トリル−スチレンコアシェルゴム(AABS),ブタジ
エン−スチレン−コアシェルゴム(SBR),メチルメ
タクリレート−ブチルアクリレート−シロキサンをはじ
めとするシロキサン含有コアシェルゴムなどのコアシェ
ルタイプの粒子状弾性体、またはこれらを無水マレイン
酸やグリシジルメタクリレートやエポキシ等で変性した
ものなどが挙げられる。
【0020】本発明はこれらの中でも特に、エチレン−
グリシジルメタクリレート共重合体とアクリロニトリル
−スチレン共重合体のグラフト共重合体を用いるのが好
ましい。このものは、反応性を有する官能基を持つの
で、後述のプラズマ処理によって活性化され易く、回路
用成形基板に対する金属層の密着性をより高く得ること
ができるものである。
【0021】上記のようにゴム状弾性体を配合すること
によって、成形して得られた回路用成形基板の可撓性を
高めてエネルギー吸収性を高めることができ、これによ
りめっき応力や回路用成形基板の表面とその表面に設け
られる金属層との間の線膨張率の差による応力などの金
属層を剥離させるような外力が作用してもその外力をを
緩和することができ、金属層の密着性を向上させること
ができるものであり、また回路用成形基板の耐衝撃性を
向上して欠けや割れが発生することを防ぐことができる
ものである。ゴム状弾性体の配合量は、PPS樹脂10
0質量部に対して0.5〜10質量部の範囲が好まし
く、特に1〜5質量%の範囲が好ましい。ゴム状弾性体
の配合量が0.5質量部未満であると、回路用成形基板
の表面に対する金属槽の密着性を高める効果を十分に得
られないおそれがあり、逆に10質量部を超えると、成
形された回路用成形基板の線膨張率が増大すると共に耐
熱性の低下をまねくおそれがある。
【0022】またPPS樹脂には成形収縮率を小さくし
たり線膨張率を小さくしたりして寸法安定性を高く得る
ために無機充填材を配合して使用するが、本発明ではこ
の無機充填材として球状充填材のみを用いるものであ
る。球状充填材としては、球状シリカ、ガラスビーズ、
ガラスバルーン、球状アルミナ、球状珪酸アルミニウム
などを使用することができる。本発明では無機充填材と
して球状充填材のみを用い、繊維状充填材や不定形充填
材などは用いないものである。球状充填材の配合量は、
樹脂組成物全量中40〜75質量%の範囲になるように
設定するのが好ましく、成形して得られた回路用成形基
板中に球状充填材が40〜75質量%の範囲で含有され
るようにするの好ましい。球状充填材の配合量は60〜
70質量%の範囲が特に好ましい。球状充填材の含有量
が40質量%未満であると、球状充填材の配合による回
路用成形基板の寸法安定性を高める効果を十分に得るこ
とができないものであり、逆に75質量%を超えると、
回路用成形基板の表面に対する金属層の密着強度が低下
する場合がある。
【0023】そしてPPS樹脂、必要に応じて配合され
るゴム状低弾性率材料、球状充填材を配合し、これらを
混合・混練することによって、樹脂組成物を成形材料と
して得ることができるものであり、この樹脂組成物を射
出成形法などで成形することによって、本発明に係る回
路用成形基板を得ることができるものである。
【0024】このようにして得られた回路用成形基板の
表面に金属層を形成するにあたっては、まず回路用成形
基板の表面をプラズマ処理し、回路用成形基板の表面を
活性化させる。プラズマ処理は、チャンバー内に一対の
電極を対向配置し、一方の電極に高周波電源を接続する
と共に他方の電極を接地して形成したプラズマ処理装置
を用いて行なうことができる。そして回路用成形基板の
表面をプラズマ処理するにあたっては、回路用成形基板
を電極間において一方の電極の上にセットし、チャンバ
ー内を真空引きして10-4Pa程度に減圧した後、チャ
ンバー内にN2やO2等の化学的反応が活性なガスを導入
して流通させると共に、チャンバー内のガス圧を8〜1
5Paに制御し、次に高周波電源によって電極間に高周
波電圧(RF:13.56MHz)を10〜100秒程
度印加する。このとき、電極間の高周波グロー放電によ
る気体放電現象によって、チャンバー内の活性ガスが励
起され、陽イオンやラジカル等のプラズマが発生し、陽
イオンやラジカル等がチャンバー内に形成される。そし
てこれらの陽イオンやラジカルが回路用成形基板の表面
に衝突することによって、回路用成形基板の表面を活性
化することができるものであり、回路形成用基板に形成
される金属層の密着性を高めることができるものであ
る。特に陽イオンが回路用成形基板に誘引衝突すると、
回路用成形基板の表面に金属と結合し易い窒素極性基や
酸素極性基が導入されるので、金属層との密着性がより
向上するものである。尚、プラズマ処理条件は上記のも
のに限定されるものではなく、回路用成形基板の表面が
プラズマ処理で過度に粗面化されない範囲で、任意に設
定して行なうことができるものである。
【0025】上記のようにプラズマ処理をした後、スパ
ッタリング、真空蒸着、イオンプレーティングから選ば
れる物理蒸着法(PVD法)で回路形成用基板の表面に
金属層を形成する。ここで、上記のように回路形成用基
板をチャンバー内でプラズマ処理した後、チャンバー内
を大気開放することなく、これらのスパッタリングや真
空蒸着やイオンプレーティングを連続プロセスで行なう
のがよい。金属層を形成する金属としては、銅、ニッケ
ル、金、アルミニウム、チタン、モリブデン、クロム、
タングステン、スズ、鉛、黄銅、NiCrなどの単体、
あるいは合金を用いることができる。
【0026】ここで、スパッタリングとしては例えばD
Cスパッタ方式を適用することができる。まずチャンバ
ー内に成形体を配置した後、真空ポンプによりチャンバ
ー内の圧力が10-4Pa以下になるまで真空引きし、こ
の状態でチャンバー内にアルゴン等の不活性ガスを0.
1Paのガス圧になるように導入する。更に500Vの
直流電圧を印加することによって、銅ターゲットをボン
バードし、300〜500nm程度の膜厚の銅などの金
属層を回路用成形基板の表面に形成することができる。
【0027】また真空蒸着としては電子線加熱式真空蒸
着方式を適用することができる。まず真空ポンプにより
チャンバー内の圧力が10-3Pa以下になるまで真空引
きを行なった後、400〜800mAの電子流を発生さ
せ、この電子流をるつぼの中の蒸着材料に衝突させて加
熱すると蒸着材料が蒸発し、300nm程度の膜厚の銅
などの金属層を回路用成形基板の表面に形成することが
できる。
【0028】またイオンプレーティングで金属層を形成
するにあたっては、まずチャンバー内の圧力を10-4
a以下になるまで真空引きを行ない、上記の真空蒸着の
条件で蒸着材料を蒸発させると共に、成形体とるつぼの
間にある誘導アンテナ部にアルゴン等の不活性ガスを導
入し、ガス圧を0.05〜0.1Paとなるようにして
プラズマを発生させ、そして誘導アンテナに13.56
MHzの高周波で500Wのパワーを印加すると共に、
100〜500Vの直流電圧のバイアス電圧を印加する
ことによって、300〜500nm程度の膜厚の銅など
の金属層を回路用成形基板の表面に形成することができ
る。
【0029】上記のようにして物理蒸着法で回路用成形
基板の表面に金属層を形成するにあたって、回路用成形
基板の表面は上記のようにプラズマ処理によって化学的
に活性化されているものであり、回路用成形基板の表面
に対する金属層の密着性を高く得ることができるもので
ある。PPS樹脂を成形して得られた回路用成形基板の
表面に物理蒸着法で金属層を形成するにあたって、金属
層によって回路形成することができる程度の密着力を得
ることは困難であるが、回路用成形基板の表面をプラズ
マ処理して活性化しておくことによって、回路形成する
ことができる程度の十分な密着力を得ることが可能にな
るのである。
【0030】そして上記のように回路用成形基板の表面
に金属層を形成した後、金属層で回路を形成することに
よって、MID等の樹脂成形回路板として仕上げること
ができるものである。回路形成は例えばレーザ法によっ
て行なうことができる。すなわち、回路形成部分と回路
非形成部分との境界に沿ってレーザ光を照射し、この境
界部分の金属層を除去することによって、回路形成部分
の金属層を回路パターンで残し、この回路パターンの金
属層に電解メッキを施す。次にソフトエッチング処理を
して、回路非形成部分に残る金属層を除去すると共に、
電解メッキを施した回路形成部分は残存させることによ
って、所望のパターン形状の回路を形成した樹脂成形回
路板を得ることができるものである。この回路の表面に
はさらにニッケルメッキ、金メッキ等の導電層を設ける
ようにしてもよい。
【0031】ここで、回路用成形基板には充填材として
球状充填材が含有されているだけであり、繊維状充填材
や不定形充填材などは含有されておらず、回路用成形基
板の表面には球状充填材の球形表面が露出するだけで、
繊維状充填材や不定形充填材などが露出することはな
く、回路用成形基板の表面は平滑性が高い。従って、回
路用成形基板の表面に形成する回路の精密細線化が容易
になり、例えばライン幅0.03mm、スペース幅0.
03mmのような精密細線の回路を形成することが可能
になるものである。
【0032】また、回路用成形基板を成形する樹脂組成
物には充填材として球状充填材が含有されているだけ
で、繊維状充填材や不定形充填材などは含有されていな
いので、樹脂組成物を射出成形などして成形する際に、
樹脂組成物の流れ方向に充填材が配向するようなことが
なくなる、従って、回路用成形基板は充填材が配向する
ことによる異方性がなくなり、回路用成形基板の線膨張
率や成形収縮率はあらゆる方向にほぼ同じであって、線
膨張率や成形収縮率は等方性を示す。このため、回路用
成形基板が加熱されても線膨張率や成形収縮率の異方性
に起因して反りなどの変形が発生することを低減できる
ものである。従って回路用成形基板の変形に伴って、回
路用成形基板とその表面に形成した金属層の界面で大き
な応力が発生するようなことがなくなるものであり、こ
の金属層で形成される回路の密着強度が低下して回路の
導通信頼性が悪くなることを防ぐことができるものであ
る。
【0033】図1(a)(b)は本発明の実施の形態を
示すものであり、図1(a)は回路用成形基板Aを平板
状に形成し、その表面に金属層1を設けて回路3を形成
するようにしてある。また図1(b)は、回路用成形基
板Aの表面の回路形成面2を三次元立体形状に形成し、
金属層1を回路形成面2に沿って設けることによって、
金属層1から形成される回路3を立体的に配置したMI
Dとして用いることができるようにしたものである。回
路用成形基板Aの線膨張率や成形収縮率に異方性がある
と、三次元立体形状に形成される回路形成面2は変形が
大きく発生し易いが、本発明の回路用成形基板Aは異方
性がなく等方性であるので、回路形成面2の変形が小さ
く、回路形成面2に設けた金属層1(回路3)の密着性
が低下することを防止して高い密着性を確保することが
できるものである。
【0034】図2は、回路用成形基板Aを、半導体チッ
プなどのチップ4を実装する基板として用いるようにし
た実施の形態の一例を示すものであり、フリップチップ
実装用の例である。回路用成形基板Aの表面には回路3
によって図2(a)のようにバンプランド5が形成して
あり、チップ4の電極には金バンプや半田バンプなどの
バンプ6が形成してある。そしてバンプ6をバンプラン
ド5に接合すると共にチップ4と回路用成形基板Aの間
にエポキシ樹脂などの封止樹脂7を充填することによっ
て、図2(b)(c)に示すように、チップ4を回路用
成形基板Aにフリップチップ実装するようにしてある。
【0035】ここで、回路用成形基板Aは線膨張率や成
形収縮率の異方性がなく等方性を有するので、成形収縮
する際に表面に変形が生じず、表面の平面度が優れると
共に、実装などの際に熱が作用しても熱変形を抑制する
ことができ、表面の平面度の悪化を小さくすることがで
きる。従って、上記のように回路用成形基板Aの表面に
チップ4をフリップチップ実装するにあたって、バンプ
接合を安定して行なうことができるものであり、接合の
初期品質だけでなく、長期信頼性も高く得ることがで
き、接続の抵抗値が上昇するようなことがなくなるもの
である。またこのように回路用成形基板Aは熱変形が小
さいので、回路用成形基板Aの表面に実装されたチップ
4が回路用成形基板Aの変形に伴って変形されることが
なくなり、チップ4からノイズが発生したりすることを
未然に防ぐことができるものである。
【0036】図3は、回路用成形基板Aを、半導体チッ
プなどのチップ4を実装する基板として用いるようにし
た実施の形態の他の一例を示すものであり、ワイヤボン
ディング実装用の例である。回路用成形基板Aの表面に
は回路3によってボンディングパッド8が形成してあ
り、そしてチップ4を回路用成形基板Aにペースト樹脂
11などで接合すると共にチップ4の電極9とボンディ
ングパッド8の間に金線などのワイヤ10をボンディン
グすることによって、チップ4を回路用成形基板Aにワ
イヤボンディング実装するようにしてある。
【0037】ここで、回路用成形基板Aは充填材として
球状充填材が含有されており、表面の平滑性が優れてい
るので、回路用成形基板Aに形成されるボンディングパ
ッド8の表面も平滑性が優れており、ワイヤ10のボン
ディング性が高く、接合信頼性を高く得ることができる
ものである。
【0038】図4は、GaAs(ガリウム砒素)やZn
Se(セレン化亜鉛)等の極めて脆弱な材料である単結
晶無機材料で形成された、LEDなどの脆弱なチップ4
を回路用成形基板Aに実装するようにした実施の形態を
示すものである。実装の形態はフリップチップ実装で
も、ワイヤボンディング実装でもいずれでもよい。図4
の実施の形態では、チップ4を回路用成形基板Aにペー
スト樹脂11で接合すると共にチップ4の電極9と回路
用成形基板Aのボンディングパッド8の間に金線などの
ワイヤ10をボンディングすることによって、ワイヤボ
ンディング実装するようにしてある。ここで、回路用成
形基板Aが大きく熱変形すると、実装されている脆弱な
チップ4に応力が作用して、脆弱なチップ4が破損され
るおそれがあるが、回路用成形基板Aは線膨張率の異方
性がなく等方性を有するので熱変形が微小であり、脆弱
なチップ4に損傷が生じることを防ぐことができるもの
である。
【0039】
【実施例】次に、本発明を実施例によって具体的に説明
する。
【0040】(実施例1)架橋型ポリフェニレンサルフ
ァイド(東レ株式会社製「M2900」)に球状シリカ
(中心粒径5μm)を40質量%配合した。これを直径
25mm、L/D=25の2軸スクリュウベント式にお
いて、スクリュウ回転数150rpmで溶融混練し、得
られたストランドを冷却後ペレット化することによって
樹脂組成物を調製した。次にこの樹脂組成物を射出成形
することによって、図1(b)のような、表面の回路形
成面2を三次元立体形状に形成した回路用成形基板Aを
得た。
【0041】そしてこの回路用成形基板Aの表面をプラ
ズマ処理し、さらにスパッタリングで金属層1を形成し
た。まず回路用成形基板Aをプラズマ処理装置のチャン
バー内にセットし、チャンバー内を真空引きして10-4
Pa程度に減圧した後、チャンバー内に活性ガスとして
2を導入して流通させると共に、チャンバー内のガス
圧を10Paに制御し、この後、電極間にパワー300
Wの高周波電圧(RF:13.56MHz)を30秒間
印加することによって、プラズマ処理をした。
【0042】次に、チャンバー内の圧力が10-4Pa以
下になるまで真空引きし、この状態でチャンバー内にア
ルゴンガスを0.1Paのガス圧になるように導入した
後、更に500Vの直流電圧を印加することによって、
銅ターゲットをボンバードし、回路用成形基板Aの回路
形成面2に400nmの膜厚の銅の金属層1を形成し
た。このように金属層1を形成した後、銅の金属層1の
表面に電解メッキで銅メッキを施し、金属層1の全体厚
みを10μmに形成した。
【0043】(比較例1)実施異例1と同じ架橋型ポリ
フェニレンサルファイドにガラス繊維(直径11μm、
繊維長3mm)を40質量%配合し、これを実施例1と
同様に混練することによって樹脂組成物を調製し、この
樹脂組成物を射出成形することによって、図1(b)の
ような、表面の回路形成面2を三次元立体形状に形成し
た回路用成形基板Aを得た。
【0044】あとは、実施例1と同様にして、回路用成
形基板Aの表面をプラズマ処理した後、金属層1を形成
した。
【0045】(比較例2)実施例1と同じ架橋型ポリフ
ェニレンサルファイドに球状シリカ(中心粒径5μm)
を20質量%、ガラス繊維(直径11μm、繊維長3m
m)を20質量%それぞれ配合し、これを混練すること
によって樹脂組成物を調製し、この樹脂組成物を射出成
形することによって、図1(b)のような、表面の回路
形成面2を三次元立体形状に形成した回路用成形基板A
を得た。
【0046】あとは、実施例1と同様にして、回路用成
形基板Aの表面をプラズマ処理した後、金属層1を形成
した。
【0047】上記の実施例1及び比較例1,2のものに
ついて、金属層1の90度ピール試験によるピール強度
を測定した。
【0048】また成形して得られた回路用成形基板Aの
表面の平面度を、非接触三次元測定装置(三鷹光器社製
「NH−3N」)で測定した。平面度の測定は、回路用
成形基板Aを成形した後の「初期」と、回路用成形基板
Aを顕微鏡加熱冷却装置(ジャパンハイテック社製「L
TS350」)にセットして120℃の定常温度状態に
まで加熱した後の「加熱後」についてそれぞれ行なっ
た。
【0049】また成形して得られた回路用成形基板Aの
成形収縮率と線膨張率を測定した。成形収縮率と線膨張
率はそれぞれ、射出成形時の樹脂の流動方向(MD)
と、流動方向に直交する方向(TD)について行ない、
線膨張率の測定はTMA法によった。
【0050】さらに、回路用成形基板Aに図2(a)の
ように回路形成をしてバンプランド5を設けた後に、I
Cチップ4を図2(b)(c)のようにフリップチップ
実装し、このように実装したICチップ4からのノイズ
の発生の有無を測定した。測定は、ICチップ4を実装
した回路用成形基板Aを、160℃の温度で1時間保持
し、次いで−40℃の温度で1時間保持し、更に室温に
戻すという熱負荷を与えている間、ICチップ4に電流
を流して動作させると共にICチップからの出力をオシ
ロスコープにて観測し、ICチップ4からのノイズの発
生の有無を判定した。
【0051】またこのようにICチップ4を実装した回
路用成形基板Aについて、ICチップ4の対向する2つ
のバンプ6間の抵抗値を5箇所計測した。測定は、加熱
前の「初期」と、上記と同様にして加熱を行なった後の
「加熱後」についてそれぞれ行ない、計測値の差が10
0mΩ以下を良品として「○」、100mΩを超えるも
のを不良品として「×」と判定した。
【0052】これらの結果を表1に示す。
【0053】
【表1】
【0054】表1にみれらるように、実施例1のもの
は、平面度が優れ、成形収縮率や線膨張率に異方性がな
いことが確認される。
【0055】(実施例2)直鎖型ポリフェニレンサルフ
ァイド(東レ株式会社製「M2888」)に球状シリカ
(中心粒径5μm)を50質量%配合し、これを実施例
1と同様に混練することによって樹脂組成物を調製し、
この樹脂組成物を射出成形することによって、図1
(a)のような平板状の回路用成形基板Aを得た。あと
は、実施例1と同様にして、回路用成形基板Aの表面を
プラズマ処理した後、金属層1を形成した。
【0056】(実施例3)架橋型ポリフェニレンサルフ
ァイド(東レ株式会社製「M2900」)に球状シリカ
(中心粒径5μm)を50質量%配合し、これを実施例
1と同様に混練することによって樹脂組成物を調製し、
この樹脂組成物を射出成形することによって、図1
(a)のような平板状の回路用成形基板Aを得た。あと
は、実施例1と同様にして、回路用成形基板Aの表面を
プラズマ処理した後、金属層1を形成した。
【0057】上記の実施例2及び3のものについて、金
属層1のピール強度と回路用成形基板Aの成形収縮率を
測定した。結果を表2に示す。
【0058】
【表2】
【0059】表2にみられるように、ポリフェニレンサ
ルファイド樹脂は架橋型のものより直鎖型のもののほう
が、金属層1のピール強度が高く、金属との密着性に優
れることが確認される。
【0060】(実施例4)架橋型ポリフェニレンサルフ
ァイド(東レ株式会社製「M2900」)に球状シリカ
(中心粒径5μm)を40質量%配合し、これを実施例
1と同様に混練することによって樹脂組成物を調製し、
この樹脂組成物を射出成形することによって、図1
(a)のような平板状の回路用成形基板Aを得た。あと
は、実施例1と同様にして、回路用成形基板Aの表面を
プラズマ処理した後、金属層1を形成した。
【0061】(実施例5)球状シリカの配合量を50質
量%に設定するようにした他は、実施例4と同様にし
た。
【0062】(実施例6)球状シリカの配合量を60質
量%に設定するようにした他は、実施例4と同様にし
た。
【0063】(実施例7)球状シリカの配合量を75質
量%に設定するようにした他は、実施例4と同様にし
た。
【0064】(比較例3)架橋型ポリフェニレンサルフ
ァイド(東レ株式会社製「M2900」)を射出成形す
ることによって、図1(a)のような平板状の回路用成
形基板Aを得た(球状シリカを配合せず)。あとは、実
施例1と同様にして、回路用成形基板Aの表面をプラズ
マ処理した後、金属層1を形成した。
【0065】上記の実施例4乃至7及び比較例3のもの
について、金属層1のピール強度、回路用成形基板Aの
成形収縮率、線膨張率、ICチップ4のノイズを測定し
た。結果を表3に示す。
【0066】
【表3】
【0067】表3にみられるように、球状シリカを配合
しない比較例3のものは成形収縮率や線膨張率が大き
く、ICチップ4のノイズが発生した。
【0068】(実施例8)直鎖型ポリフェニレンサルフ
ァイド(東レ株式会社製「M2888」)に球状シリカ
(中心粒径5μm)を40質量%配合し、これを実施例
1と同様に混練することによって樹脂組成物を調製し、
この樹脂組成物を射出成形することによって、図3のよ
うな回路形成面2が三次元立体形状の回路用成形基板A
を得た。あとは、実施例1と同様にして、回路用成形基
板Aの表面をプラズマ処理した後、金属層1を形成し
た。
【0069】(比較例4)直鎖型ポリフェニレンサルフ
ァイド(東レ株式会社製「M2888」)にガラス繊維
(直径11μm、繊維長3mm)を40質量%配合し、
これを実施例1と同様に混練することによって樹脂組成
物を調製し、この樹脂組成物を射出成形することによっ
て、図3のような回路形成面2が三次元立体形状の回路
用成形基板Aを得た。あとは、実施例1と同様にして、
回路用成形基板Aの表面をプラズマ処理した後、金属層
1を形成した。
【0070】(比較例5)直鎖型ポリフェニレンサルフ
ァイド(東レ株式会社製「M2888」)に球状シリカ
(中心粒径5μm)を20質量%、ガラス繊維(直径1
1μm、繊維長3mm)を20質量%それぞれ配合し、
これを混練することによって樹脂組成物を調製し、この
樹脂組成物を射出成形することによって、図3のような
回路形成面2が三次元立体形状の回路用成形基板Aを得
た。あとは、実施例1と同様にして、回路用成形基板A
の表面をプラズマ処理した後、金属層1を形成した。
【0071】上記の実施例8及び比較例4,5のものに
ついて、回路用成形基板Aの線膨張率、表面粗さを測定
した。また回路用成形基板Aに回路形成してボンディン
グパッド8を設けた後に、ICチップ4を図3(a)
(b)のようにワイヤボンディング実装し、ワイヤ10
の接合性を測定した。この接合性の試験は、図3(a)
(b)のようにワイヤ10が接合された状態でワイヤ1
0の中央部を引き上げて、ワイヤが破断したとき又は接
合部が外れたときの荷重を測定して行ない、測定値の
(平均値−3σ)が4g以上であったものを良品として
「○」、4g未満のものを不良品として「×」と判定し
た。
【0072】
【表4】
【0073】表4にみられるように、実施例8のものは
表面の平滑性が高く、ワイヤーボンディングの信頼性が
高いものであった。
【0074】(実施例9)直鎖型ポリフェニレンサルフ
ァイド(東レ株式会社製「M2888」)に球状シリカ
(中心粒径5μm)を75質量%、ゴム状弾性体として
エチレン−グリシジルメタクリレート共重合体とアクリ
ロニトリル−スチレン共重合体のグラフト共重合体(日
本油脂株式会社製「モディパーA4400」)を5質量
%配合し、これを実施例1と同様に混練することによっ
て樹脂組成物を調製し、この樹脂組成物を射出成形する
ことによって、図1(a)のような平板状の回路用成形
基板Aを得た。あとは、実施例1と同様にして、回路用
成形基板Aの表面をプラズマ処理した後、金属層1を形
成した。
【0075】この実施例9のものについて金属層1のピ
ール強度を測定したところ、0.8N/mmであった。
ゴム状弾性体を配合しない実施例7のピール強度が既述
のように0.35N/mmであるから、ゴム状弾性体の
配合によって金属層1の密着性を向上できることが確認
される。
【0076】
【発明の効果】上記のように本発明の請求項1に係る回
路用成形基板は、表面にプラズマ処理をした後にスパッ
タリング、真空蒸着、イオンプレーティングから選ばれ
る物理蒸着法で金属の被覆処理がなされる回路用成形基
板であって、樹脂成分としてポリフェニレンサルファイ
ドが、充填材として球状充填材のみが配合された樹脂組
成物によって成形されて成るので、球状充填材は成形の
際の樹脂の流れで配向するようなことがなく、線膨張率
や成形収縮率の異方性が小さくなって、初期平面度が優
れると共に熱による変形を防止して加熱平面度が優れる
ものであり、また球状充填材は表面に露出しても凹凸に
なることが小さく、表面を平滑に形成することができる
ものである。
【0077】また請求項2の発明は、回路用成形基板の
回路形成面を三次元立体形状に形成するようにしたもの
であり、回路用成形基板は初期平面度が優れ、また熱に
よる変形が小さく、三次元立体形状の回路形成面に形成
される金属層の密着性を高く保持することができるもの
である。
【0078】また請求項3の発明は、ポリフェニレンサ
ルファイドとして直鎖型ポリフェニレンサルファイドを
用いるようにしたので、金属層との密着性の高い回路用
成形基板を得ることができるものである。
【0079】また請求項4の発明は、球状充填材の含有
量が40〜75質量%の範囲であるので、金属層との密
着性を低下させることなく寸法安定性を高く得ることが
できるものである。
【0080】また請求項5の発明は、回路用成形基板
を、ゴム状弾性体が配合された樹脂組成物によって成形
するようにしたので、回路用成形基板の可撓性を高めて
エネルギー吸収性を高めることができ、回路用成形基板
と金属層との間の線膨張率の差による応力などの金属層
を剥離させる外力が作用してもその外力を緩和すること
ができ、金属層の密着性を向上させることができるもの
である。
【0081】また請求項6の発明は、回路用成形基板
を、フリップチップ実装するために使用するようにした
ものであり、回路用成形基板は上記のように変形が小さ
く、表面の平面度が高いものであり、チップをフリップ
チップ実装するにあたってバンプ接合を安定して行なう
ことができると共に、回路用成形基板の変形に伴ってチ
ップが変形されてノイズが発生するようなこと防ぐこと
ができるものである。
【0082】また請求項7の発明は、回路用成形基板
を、ワイヤボンディング実装するために使用するように
したものであり、回路用成形基板は上記のように表面平
滑性が高く、ワイヤボンディング実装するにあたってワ
イヤ接合を安定して行なうことができるものである。
【0083】また請求項8の発明は、回路用成形基板
を、単結晶無機材料で構成される脆弱なチップを実装す
るために使用するようにしたものであり、回路用成形基
板は上記のように変形が小さく、回路用成形基板の変形
に伴って脆弱なチップが破壊されるようなことがなくな
るものである。
【図面の簡単な説明】
【図1】本発明の実施の形態を示すものであり、(a)
は平面回路基板の一例の断面図、(b)は三次元立体回
路基板の一例の断面図である。
【図2】本発明の実施の形態の他の一例を示すものであ
り、(a)は平面図、(b)はチップをフリップチップ
実装した状態の平面図、(c)はチップをフリップチッ
プ実装した状態の正面図である。
【図3】本発明の実施の形態の他の一例を示すものであ
り、(a)はチップをワイヤボンディング実装した状態
の平面図、(b)はチップをワイヤボンディング実装し
た状態の正面図である。
【図4】本発明の実施の形態の他の一例を示すものであ
り、(a)はチップをワイヤボンディング実装した状態
の平面図、(b)はチップをワイヤボンディング実装し
た状態の正面図である。
【符号の説明】
1 金属層 2 回路形成面 3 回路 4 チップ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 23/14 H05K 1/02 A H05K 1/02 3/00 R 3/00 H01L 23/14 R (72)発明者 近藤 直幸 大阪府門真市大字門真1048番地松下電工株 式会社内 Fターム(参考) 4J002 AC01X AC03X AC06X AC08X AC09X BB03X BB06X BB07X BB09X BB12X BB15X BB18X BB21X BC03X BC06X BG04X BG06X BN03X BN12X BN15X BN16X BN17X BP01X BP02X BP03X CH04X CK02X CN01W CN02X CP03X DE146 DJ006 DJ016 DL006 FA086 FA106 FD016 GQ00 GQ01 5E338 AA05 BB03 BB19 BB63 BB75 CC01 CD32 EE21

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 表面にプラズマ処理をした後にスパッタ
    リング、真空蒸着、イオンプレーティングから選ばれる
    物理蒸着法で金属の被覆処理がなされる回路用成形基板
    であって、樹脂成分としてポリフェニレンサルファイド
    が、充填材として球状充填材のみが配合された樹脂組成
    物によって成形されて成ることを特徴とする回路用成形
    基板。
  2. 【請求項2】 回路形成面が三次元立体形状をしている
    ことを特徴とする請求項1に記載の回路用成形基板。
  3. 【請求項3】 ポリフェニレンサルファイドとして直鎖
    型ポリフェニレンサルファイドを用いて成ることを特徴
    とする請求項1又は2に記載の回路用成形基板。
  4. 【請求項4】 球状充填材の含有量が40〜75質量%
    の範囲であることを特徴とする請求項1乃至3のいずれ
    かに記載の回路用成形基板。
  5. 【請求項5】 ゴム状弾性体が配合された樹脂組成物に
    よって成形されて成ることを特徴とする請求項1乃至4
    のいずれかに記載の回路用成形基板。
  6. 【請求項6】 フリップチップ実装するために使用され
    るものであることを特徴とする請求項1乃至5のいずれ
    かに記載の回路用成形基板。
  7. 【請求項7】 ワイヤボンディング実装するために使用
    されるものであることを特徴とする請求項1乃至5のい
    ずれかに記載の回路用成形基板。
  8. 【請求項8】 単結晶無機材料で構成されるチップを実
    装するために使用されるものであることを特徴とする請
    求項1乃至7のいずれかに記載の回路用成形基板。
JP2001010613A 2001-01-18 2001-01-18 回路用成形基板 Pending JP2002217506A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2001010613A JP2002217506A (ja) 2001-01-18 2001-01-18 回路用成形基板
US09/986,005 US6916527B2 (en) 2001-01-18 2001-11-07 Resin moldings
EP20010250396 EP1225248B1 (en) 2001-01-18 2001-11-09 Resin moldings for application in electronical components
DE2001608720 DE60108720T2 (de) 2001-01-18 2001-11-09 Formkörper aus Harz für Anwendungen in elektronischen Komponenten
TW90128450A TWI288179B (en) 2001-01-18 2001-11-16 Molded resin component
KR10-2001-0072586A KR100445125B1 (ko) 2001-01-18 2001-11-21 수지성형체
CNB01140308XA CN1241734C (zh) 2001-01-18 2001-12-05 树脂成型体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001010613A JP2002217506A (ja) 2001-01-18 2001-01-18 回路用成形基板

Publications (1)

Publication Number Publication Date
JP2002217506A true JP2002217506A (ja) 2002-08-02

Family

ID=18877896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001010613A Pending JP2002217506A (ja) 2001-01-18 2001-01-18 回路用成形基板

Country Status (1)

Country Link
JP (1) JP2002217506A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004266946A (ja) * 2003-03-03 2004-09-24 Tgk Co Ltd モータアクチュエータ
WO2008146866A1 (ja) * 2007-05-28 2008-12-04 Asahi Organic Chemicals Industry Co., Ltd. バルブ
WO2009022461A1 (ja) * 2007-08-10 2009-02-19 Sanyo Electric Co., Ltd. 回路装置及びその製造方法、携帯機器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004266946A (ja) * 2003-03-03 2004-09-24 Tgk Co Ltd モータアクチュエータ
WO2008146866A1 (ja) * 2007-05-28 2008-12-04 Asahi Organic Chemicals Industry Co., Ltd. バルブ
JP2008291976A (ja) * 2007-05-28 2008-12-04 Asahi Organic Chem Ind Co Ltd バルブ
WO2009022461A1 (ja) * 2007-08-10 2009-02-19 Sanyo Electric Co., Ltd. 回路装置及びその製造方法、携帯機器
US8258620B2 (en) 2007-08-10 2012-09-04 Sanyo Electric Co., Ltd. Circuit device, method of manufacturing the circuit device, device mounting board and semiconductor module

Similar Documents

Publication Publication Date Title
KR100445125B1 (ko) 수지성형체
JP3491630B2 (ja) 樹脂成形体及び回路用成形基板
KR100388773B1 (ko) 적층체
JPH0329207A (ja) 回路接続用組成物及びこれを用いた接続方法並びに半導体チップの接続構造
JP6250949B2 (ja) 半導体製造装置用部品及びその製造方法
JP2003115504A (ja) 半導体チップ表面のプラズマ・コンディショニングによる接着方法
JPH11150135A (ja) 熱伝導性が良好な導電性ペースト及び電子部品
Tan et al. Effect of autoclave test on anisotropic conductive joints
JP2002217506A (ja) 回路用成形基板
JP4524958B2 (ja) 成形体
KR100981837B1 (ko) 반도체 장치용 부재 및 반도체 장치
JP3621337B2 (ja) 半導体装置用接着剤組成物及び接着シート
Peng et al. Comparison of radio frequency and microwave plasma treatments on LED chip bond pad for wire bond application
JP3124508B2 (ja) 窒化物表面の改質方法及びその方法により表面改質された窒化物
US20020045042A1 (en) Laminate
Fee et al. Adhesion enhancement for electroless plating on mold compound for EMI shielding with industrial test compliance
JP3878358B2 (ja) 半導体装置及びその製造方法
JPS58103156A (ja) 半導体素子塔載用基板
JP2006344686A (ja) 立体回路基板の製造方法
JPH1131759A (ja) 吸湿保護膜を有する実装回路基板及び実装回路基板の吸湿保護膜形成方法
JP2001107001A (ja) フィルム状接着材、配線テープ及び半導体装置
JP2000299149A (ja) 接続端子及びその製造方法
TW550769B (en) Wafer level package and its manufacturing method
JP2001230348A (ja) 半導体装置
WO2006126761A1 (en) Adhesive film for semiconductor

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040608

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040809

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040921