JP2002198490A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2002198490A
JP2002198490A JP2000396081A JP2000396081A JP2002198490A JP 2002198490 A JP2002198490 A JP 2002198490A JP 2000396081 A JP2000396081 A JP 2000396081A JP 2000396081 A JP2000396081 A JP 2000396081A JP 2002198490 A JP2002198490 A JP 2002198490A
Authority
JP
Japan
Prior art keywords
electromagnetic wave
wave shielding
shielding layer
spiral inductor
spiral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000396081A
Other languages
English (en)
Inventor
Yoichiro Niitsu
陽一郎 新津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000396081A priority Critical patent/JP2002198490A/ja
Priority to KR1020010083985A priority patent/KR20020052978A/ko
Priority to CN01144007A priority patent/CN1361550A/zh
Priority to US10/036,314 priority patent/US20020158306A1/en
Publication of JP2002198490A publication Critical patent/JP2002198490A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】Ｑ値を劣化させずに、良好な電磁波遮蔽効果を
発揮する、スパイラルインダクタと電磁波遮蔽層とを有
する半導体装置を提供する。 【解決手段】 スパイラルパターンを有するスパイラル
インダクタの上方もしくは下方に配置する電磁波遮蔽層
に、スパイラルインダクタによってスパイラルパターン
中心に発生する磁束通過領域に開口部と、この開口部か
ら周縁部に至るスリットとを形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特にスパイラルインダクタと電磁波遮蔽層とを備え
た半導体装置に関する。
【０００２】
【従来の技術】アナログ回路やＲＦ（Radio Frequenc
y）回路ではインダクタを必須部品とするが、最近で
は、部品点数削減のため、インダクタを薄膜で形成し、
同一基板上に混載することが多い。
【０００３】このような薄膜インダクタには、例えばい
ずれかの配線層で平面状のスパイラル（渦巻き）パター
ンを形成したものや、複数の配線層と各配線層間の導電
プラグとをつなぎ合わせて、立体的なコイルを形成した
もの等がある。
【０００４】このうち、平面状のスパイラルパターンを
持つ、いわゆるスパイラルインダクタは、単一の配線層
でインダクタ部分を構成するため、引き出し電極部を含
めても必要とする配線層数が少なく構造が簡易であり、
接続部が少ないためインダクタの抵抗を小さくできる等
の理由からしばしば用いられている。
【０００５】しかし、その一方で、スパイラルインダク
タは平面上に周回パターンを形成するため、比較的広い
占有面積を必要とする。よって、他の回路で発生する電
磁波等のクロストーク信号が流入しやすく、回路特性の
誤動作を招きやすい。特に、最近では、アナログ回路と
ともにデジタル回路を同一基板上に混載する場合が増え
ており、デジタル回路等で発生する電磁波の影響が無視
できなくなっている。そこで、スパイラルインダクタと
ともに、クロストーク信号の流入を阻止するため、何ら
かの電磁波遮蔽手段を備える構造が検討されている。例
えば、スパイラルインダクタの上方に電磁波遮蔽層であ
る導体層を備える簡易な構造の使用が検討されている。
【０００６】
【発明が解決しようとする課題】図６（ａ）および図６
（ｂ）は、半導体基板１００上に形成された、スパイラ
ルインダクタと簡易な電磁波遮蔽構造の一例を示すもの
である。
【０００７】図６（ａ）に示すように、スパイラルイン
ダクタ２００は、例えば、矩形の渦巻きパターンを有
し、最も内側のスパイラルパターンの始点と最も外側の
スパイラルパターンの終点からそれぞれ通電のための電
極が引き出されている。電磁波遮蔽層６００は接地され
ており、スパイラルインダクタ２００のインダクタ部分
を覆う十分な広さを有し、図６（ｂ）に示すように、絶
縁層１５０を介してインダクタの上方に備えられてい
る。
【０００８】インダクタの特性としてはＱ値が高いこと
が望まれている。Ｑ値は、自己インダクタンス（Ｌ）値
が高い程、抵抗（Ｒ）が低い程、高い値を得ることがで
きる。
【０００９】電磁波遮蔽層６００は、他の回路からのク
ロストーク信号の流入を阻止する効果を発揮するが、そ
の一方で、以下に説明するような電磁誘導作用によりス
パイラルインダクタ２００の自己インダクタンス（Ｌ）
を低下させ、結果的にＱ値を劣化させる要因となる虞が
ある。
【００１０】一般に、周回パターンを持つ配線に通電す
ると、円電流による磁界が生じる。この磁界は円中心部
において最も強い磁束密度を示す。スパイラルインダク
タ２００の場合も同様に、通電すると、図６（ｂ）に示
すように、スパイラルパターンの中央に、スパイラル面
に垂直な方向の磁束を発生する。この磁束は、上方に置
かれた電磁波遮蔽層６００を貫通する。電磁波遮蔽層６
００は導体であるため、貫通する磁束が変化する際に
は、電磁誘導作用により、誘導電流が電磁波遮蔽層６０
０内の磁束周囲を渦のように流れる。電磁誘導によって
生じるこの誘導電流は磁束変化を妨げる向きに生じるた
め、スパイラルインダクタ２００の発生する磁束密度を
低下させ、自己インダクタンス（Ｌ）を減少させ、Ｑ値
を劣化させてしまう。
【００１１】この問題に対して、米国特許公報５，９６
９，５９０および５，８３１，３３１では、スパイラル
インダクタの主要なターンのパターンと一致するパター
ンを持つ電磁波遮蔽層を設けることで誘導電流の発生を
阻止する方法が開示されているが、この構造では、電磁
波遮蔽層に隙間を多く設けることになるため十分な電磁
波遮蔽効果が得られにくい。
【００１２】本発明は、上述する課題に鑑み、スパイラ
ルインダクタと電磁波遮蔽層とを有する半導体装置にお
いて、スパイラルインダクタのＱ値を劣化させることな
く良好な電磁波遮蔽効果を併せ持たせることを目的とす
る。
【００１３】
【課題を解決するための手段】本発明の半導体装置の第
１の特徴は、第１導電層で形成されたスパイラルパター
ンを有するスパイラルインダクタと、絶縁膜を介してス
パイラルインダクタの上方もしくは下方に配置され、接
地もしくは定電圧電源に接続された、第２導電層からな
る電磁波遮蔽層とを有する半導体装置であって、上記電
磁波遮蔽層は、スパイラルインダクタによってスパイラ
ルパターン中心部に発生する磁束が通過する領域に開口
部を有することである。
【００１４】上記本発明の半導体装置の第１の特徴によ
れば、スパイラルインダクタによって発生する磁束の多
くが電磁波遮蔽層内の開口部を通過するため、導体であ
る電磁波遮蔽層中を通過する磁束量は減少する。よっ
て、電磁誘導により生じる周回電流の発生が抑制され、
スパイラルインダクタで発生する磁束密度の低下を抑制
できる。この開口部は、電磁波遮蔽層の中央部に設けら
れるだけであるため、電磁波遮蔽効果の犠牲も少ない。
【００１５】本発明の半導体装置の第２の特徴は、第１
導電層で形成されたスパイラルパターンを有するスパイ
ラルインダクタと、絶縁膜を介して上記スパイラルイン
ダクタの上方もしくは下方に配置され、接地、もしくは
定電圧源に接続された、第２導電層からなる電磁波遮蔽
層とを有する半導体装置であって、上記電磁波遮蔽層
は、通電時のスパイラルインダクタによってスパイラル
パターン中央に発生する磁束の周囲を周回する電流パス
が形成されないように、該周回パスを遮断するスリット
を有することである。
【００１６】上記本発明の半導体装置の第２の特徴によ
れば、上記スリットが、スパイラルインダクタにより生
じた磁束の周囲を周回する閉じた電流パスを遮断するた
め、電磁誘導作用により電磁波遮蔽層内に周回電流が生
じるのを抑制できる。よって、この周回電流による磁束
の発生が抑制され、スパイラルインダクタで発生する磁
束密度の低下を防止できるとともに、電磁波遮蔽層に
は、スリットを形成するだけであるため、電磁波遮蔽効
果も良好に維持できる。
【００１７】なお、上記第２の特徴を有する半導体装置
において、上記スリットは、スパイラルインダクタによ
ってスパイラルパターン中心に発生する磁束が通過する
領域の中心から電磁波遮蔽層の周縁部に向けて延びるス
リットを有してもよい。この場合は、確実に、スパイラ
ルインダクタにより生じた磁束の周囲を電磁波遮蔽層内
で周回する電流パスをスリットが遮断するため、周回電
流の発生を抑制できるとともに、電磁波遮蔽効果を良好
に維持できる。
【００１８】本発明の半導体装置の第３の特徴は、第１
導電層で形成されたスパイラルパターンを有するスパイ
ラルインダクタと、絶縁膜を介してスパイラルインダク
タの上方もしくは下方に配置され、接地もしくは定電圧
電源に接続された、第２導電層からなる電磁波遮蔽層と
を有し、電磁波遮蔽層は、スパイラルインダクタによっ
てスパイラルパターン中心に発生する磁束通過領域に開
口部と、この開口部から周縁部に向けて延びるスリット
とを有することである。
【００１９】上記本発明の半導体装置の第３の特徴によ
れば、上記第１の特徴と第２の特徴をあわせもつため、
より確実にスパイラルインダクタで発生する磁束密度の
低下を抑制できる。
【００２０】なお、上記電磁波遮蔽層に形成する開口部
は、上記スパイラルインダクタのスパイラルパターンの
最も内側のターンに囲まれる領域に対応する電磁波遮蔽
層の領域内の中心部に形成されるものであってもよい。
また、開口部面積が、スパイラルインダクタのスパイラ
ルパターンの最も内側のターンで囲まれる領域の５０％
〜８０％の面積を有するものであってもよい。スパイラ
ルインダクタにより生じる磁束は、スパイラルパターン
の中心で最も高い磁束密度を示すため、この中心部に対
応する領域に開口部を有することで、効率的に誘導電流
の発生を抑制できる。また、スパイラルパターンの最も
内側のターンで囲まれる領域に対応する電磁波遮蔽層の
領域内に開口部を制限することにより、良好な電磁波遮
蔽効果を維持できる。
【００２１】
【発明の実施の形態】以下、図面を参照しながら、本発
明の実施の形態について説明する。
【００２２】（第１の実施の形態）図１（ａ）は、本発
明の半導体装置の第１の実施の形態を示す正面図であ
り、図１（ｂ）は、図１（ａ）における破断線Ａ−Ａに
おける断面図である。
【００２３】図１（ａ）に示すように、第１の実施の形
態に係る半導体装置は、同一平面内に形成されたスパイ
ラルパターンを持つスパイラルインダクタ２０と、電磁
波遮蔽層６０とを有する。また、電磁波遮蔽層６０は、
スパイラルインダクタ２０の最も内側に位置するターン
に囲まれる領域に対応する領域内に開口部１００を持つ
とともに、この開口部１００から電磁波遮蔽層６０の周
縁部にいたるスリット１２０を有している。
【００２４】以下、より具体的に各部分の構成について
説明する。
【００２５】スパイラルインダクタの形成位置は、特に
限定されるものではないが、図１（ｂ）に示すように、
例えば第１の配線層の位置に同層を用いて形成できる。
この場合、半導体基板１０上に形成された第１層間絶縁
膜１５上の第１配線層で、図１（ａ）に示すような渦巻
き状のパターンを持つスパイラルインダクタ２０を形成
する。
【００２６】スパイラルインダクタ２０を構成する配線
層は、配線層であれば広く用いられているＡｌ配線を含
むいずれの配線層を用いることも可能であるが、スパイ
ラルインダクタ２０のＱ値を上げるためには、スパイラ
ルインダクタ２０自身の抵抗をできるだけ抑えることが
望ましい。よって、抵抗の低いメタル配線、特にＣｕ配
線を使用することが望ましい。
【００２７】スパイラルパターンのサイズは、各回路に
合わせて適当なサイズを選択できるが、例えば１００μ
ｍ角の占有面積を持つスパイラルインダクタ２０を形成
する場合を例にとると、インダクタの抵抗を小さく抑え
るため、スパイラルのライン幅は、ある程度の幅を有す
るように例えば５μｍ〜１０μｍとし、ラインピッチを
１０μｍ程度としてよい。図中には便宜的に３ターンか
らなるスパイラルパターンを示しているが、ターン数
は、必要に応じて選択すればよい。なお、抵抗を下げる
ため配線層の厚みはある程度厚い方が好ましく、例えば
Ｃｕ配線層を用いる場合は、２μｍ〜４μｍ程度の厚み
にすることが望まれる。
【００２８】スパイラルインダクタ２０には、スパイラ
ル中に電流を流すため、スパイラル中央のターン始点と
スパイラル最外周のターン終点からそれぞれ電極の引き
出しを行う。例えば図１（ｂ）に示すように、ターン始
点からの引き出し線は、第２層間絶縁膜３５中に形成さ
れた導電ビア３０を介して第２配線層に引き出し線４０
を形成し、スパイラルインダクタ２０外部に電極の引き
出しを行う。また、ターン終点からの引き出し線は、ス
パイラルインダクタを構成する第１配線層で形成してよ
い。
【００２９】一方、電磁波遮蔽層６０は、第３層間絶縁
膜５５上の第３配線層で形成する。図１（ａ）に示すよ
うに、電磁波遮蔽層６０は、スパイラルインダクタ２０
に対し、十分な電磁波遮蔽効果を発揮させるためスパイ
ラルインダクタ２０を覆うに足る広さを有することが望
ましい。電磁波遮蔽層６０は、電磁波を遮蔽するもので
あればよいため、導体であればどのような材質で形成さ
れていてもよい。電磁波遮蔽層６０は、図示せぬ引き出
し線により接地電位に接続させている。なお、接地電位
の代わりに定電圧源に接続してもよい。
【００３０】第１の実施の形態に係る電磁波遮蔽層６０
に特徴的なことは、第１にスパイラルインダクタ２０の
最も内側に位置するターンによって囲まれる領域に対応
する電磁波遮蔽層６０の中央部分に開口部１００が形成
されていることである。
【００３１】図１（ｂ）に示すように、スパイラルイン
ダクタ２０に通電すると、スパイラル中を周回電流が流
れるため、この周回電流による磁束がスパイラル中央に
発生する。この磁束は、スパイラル中心で最も高い磁束
密度を示すものであり、スパイラル形成面に垂直な方向
に生じる。
【００３２】電磁波遮蔽層６０に形成された開口部１０
０は、スパイラルインダクタ２０の最も内側に位置する
ターンに多少オーバラップされていても良いが、電磁波
遮蔽効果の低下を防止するためには、例えば、スパイラ
ルインダクタ２０の最も内側のターンで囲まれる矩形領
域をはみ出さないよう、できるだけ中央部分に形成し、
例えば約５０％〜９０％、好ましくは８０％程度の開口
部面積を有するものとする。即ち、内側のターンで囲ま
れる矩形領域が１０μｍ角である場合、開口部１００は
例えば８μｍ角程度にすることが望ましい。
【００３３】電磁波遮蔽層６０の中央に開口部１００を
設けたことにより、スパイラルインダクタ２０の中央に
形成されるほとんどの磁束は開口部１００を通り抜ける
ことになる。導体中を磁束が通過する場合は、磁束の強
度変化に伴う電磁誘導により磁束の周囲に誘導電流が発
生するが、開口部１００はもはや導体ではないので、開
口部１００内を通過する磁束により誘導電流は発生しな
い。この結果、従来電磁波遮蔽層６０に発生する誘導電
流によって生じていたスパイラルインダクタ２０による
磁束と逆向きの磁束の発生が大幅に減少する。よって、
スパイラルインダクタ２０の自己インダクタンス（Ｌ）
の減衰は抑制され、Ｑ値の劣化を防止できる。
【００３４】また、第１の実施の形態に係る電磁波遮蔽
層６０に特徴的なことは、第２に電磁波遮蔽層６０の中
央部分に形成された開口部１００から電磁波遮蔽層６０
の周縁部に至るスリット１２０が形成されていることで
ある。
【００３５】このスリット１２０は、電磁波遮蔽層６０
の中央を通過する磁束を周回する電流パスを遮断するた
めのものである。よって、スリットの幅に限定はなく、
電気的な断線部を形成できるものであればよい。ただ
し、スリットが広すぎると、そこから電磁波の漏れを生
じる虞があるため、５〜６μｍ幅以下のできるだけ細い
スリットを形成することが望ましい。
【００３６】スリット１２０の存在により、一部の磁束
が電磁波遮蔽層６０である導体を通過しても、この磁束
周囲に閉ループとなる電流パスが形成されず、周回する
誘導電流が発生しないため、スパイラルインダクタ２０
の磁束と逆向きの磁束も発生しない。従ってスパイラル
インダクタ２０の自己インダクタンス（Ｌ）は減衰せ
ず、Ｑ値の劣化を防止できる。
【００３７】なお、第１の実施の形態に係るスパイラル
インダクタ２０と電磁波遮蔽層６０は、半導体装置の製
造で汎用的に使用される製造方法を利用して形成でき
る。例えば次のようなダマシン工程あるいはデュアルダ
マシン工程を用いて形成してもよい。
【００３８】例えば、スパイラルインダクタ２０と電磁
波遮蔽層６０をＣｕ配線層で形成する場合は、半導体基
板上１０に形成された第１層間絶縁膜１５上に絶縁膜２
５を形成し、さらに、この絶縁膜２５にフォトリソグラ
フィ工程を用いて、スパイラルインダクタのスパイラル
パターンと引き出し部に相当する溝を形成する。この溝
を埋めるように、基板表面にＣｕ配線層を形成し、続け
て基板表面をＣＭＰ工程で平滑化することによりスパイ
ラルインダクタ２０を形成する。
【００３９】続けて第２層間絶縁膜３５と絶縁膜４５を
形成し、スパイラルインダクタ２０の最も内側のターン
始点に形成する導電ビア３０と引き出し線４０に相当す
る溝パターンを形成する。この後、導電ビアおよび配線
パターンに相当する溝部を同時に埋め、続けて基板表面
をＣＭＰ（Chemical Mechanical Polishing）工程で
平滑化することにより導電ビア３０と引き出し線４０と
を形成する。
【００４０】第３層間絶縁層５５を形成し、さらに絶縁
膜６５を形成する。開口部１００とスリット１２０とを
有する電磁波遮蔽層パターンに対応する溝を形成した
後、この溝を埋めるように基板表面をＣｕ配線層で被覆
し、ＣＭＰ工程を用いて基板表面を平滑化し、電磁波遮
蔽層６０を形成する。さらに層間絶縁膜もしくはパッシ
ベーション膜などの絶縁膜７０で表面を覆えば、図１
（ａ）、図１（ｂ）に示す構造が形成できる。
【００４１】このように、第１の実施の形態の半導体装
置によれば、電磁波遮蔽層６０に開口部１００とスリッ
ト１２０とを形成することにより、電磁波遮蔽層６０に
おいて、スパイラルインダクタによる磁束を打ち消す逆
向きの磁束の発生を抑制し、スパイラルインダクタ２０
のＱ値を劣化させないで、電磁波の影響を阻止できる。
【００４２】（第２の実施の形態）図２（ａ）は、本発
明の半導体装置の第２の実施の形態を示す正面図であ
り、図２（ｂ）は、図２（ａ）における破断線Ｂ−Ｂに
おける断面図である。
【００４３】第２の実施の形態も、第１の実施の形態同
様に、電磁波遮蔽層がスパイラルインダクタの最も内側
に位置するターンに囲まれる領域に対応する部分に開口
部を持つとともに、この開口部から電磁波遮蔽層の周縁
部にいたるスリットを有する。ただし、電磁波遮蔽層
が、スパイラルインダクタの下方に形成されている点で
第１の実施の形態と異なっている。
【００４４】図２（ａ）および図２（ｂ）に示すよう
に、第１の実施の形態同様に、半導体基板１０上に形成
された第１層間絶縁膜１５上の第１配線層をパターニン
グし、渦巻き状のスパイラルパターンを持つスパイラル
インダクタ２０を形成する。スパイラルインダクタ２０
のサイズや形状は、第１の実施の形態に係るものとほぼ
同じ条件のものを用いることができる。
【００４５】一方、第２の実施の形態に係る電磁波遮蔽
層１２は、半絶縁層である半導体基板１０の表面層に形
成する不純物拡散層で構成している。不純物拡散層１２
は、例えばＳｉ基板のような半導体基板１０の基板表面
に拡散層を形成しない領域を覆うレジスト膜パターンを
形成し、レジスト膜を注入マスクとしてイオン注入法で
不純物イオンの注入を行う。注入する不純物はｐ型、ｎ
型いずれに寄与するものでもよい。例えば、５価のＰ、
Ａｓ等を不純物濃度が１０１９ｃｍ−３〜１０ ２０ｃｍ
−３となるように注入し、その後のアニール工程を経て
活性化し不純物拡散層に導電性を付与する。
【００４６】このような不純物拡散層で電磁波遮蔽層１
２を形成する場合は、同一基板上に形成されるＭＯＳト
ランジスタの形成工程を利用して、ＭＯＳトランジスタ
のソースあるいはドレイン領域の作製工程と同時に形成
することができる。
【００４７】この場合も、スパイラルインダクタ２０の
最も内側に位置するターンによって囲まれる領域に対応
する電磁波遮蔽層１２の領域の中央部分に開口部１０５
と、開口部１０５から電磁波遮蔽層１２の外縁に至るス
リット１２５とを有している。
【００４８】電磁波遮蔽層１２にこの開口部１０５を設
けたことにより、スパイラルインダクタ２０の中心に形
成されるほとんどの磁束は開口部１０５を通り抜けるこ
とになる。開口部１０５内は半絶縁層であるため、ここ
を通過する磁束により誘導電流の発生はほとんどない。
この結果、従来電磁波遮蔽層１２に生じる誘導電流によ
るスパイラルインダクタの磁束密度の低下が抑制でき
る。
【００４９】また中央部分に形成された開口部１０５か
ら電磁波遮蔽層１２の外縁に至るスリット１２５は、電
磁波遮蔽層１２の中央を通過する磁束を周回する電流パ
スの形成を阻止するため、周回する誘導電流により形成
される磁束の発生が抑制できる。よって、電磁波遮蔽層
１２の電磁波遮蔽効果を犠牲にすることなく、スパイラ
ルインダクタ２０による磁束を打ち消す逆向きの磁束の
発生も抑制できるため、スパイラルインダクタの自己イ
ンダクタンス（Ｌ）値を維持し、Ｑ値の劣化を防止でき
る。
【００５０】（第３の実施の形態）図３（ａ）は、本発
明の半導体装置の第３の実施の形態を示す正面図であ
り、図３（ｂ）は、図３（ａ）における破断線C−Cにお
ける断面図である。
【００５１】第３の実施の形態も、第１、第２の実施の
形態と同様に、電磁波遮蔽層がスパイラルインダクタの
最も内側に位置するターンの内側に相当する領域に開口
部を持つとともに、この開口部から電磁波遮蔽層の周縁
部にいたるスリットを有する。ただし、ここでは、電磁
波遮蔽層を、スパイラルインダクタの上方および下方の
双方に形成している点で第１、第２の実施の形態と異な
っている。
【００５２】図３（ａ）および図３（ｂ）に示すよう
に、第１および第２の実施の形態同様に、半導体基板１
０上に形成された第１層間絶縁膜１５上の第１配線層
で、図１（ａ）に示すような渦巻き状のスパイラルパタ
ーンのスパイラルインダクタ２０を形成する。スパイラ
ルインダクタ２０のサイズや形状は、第１の実施の形態
に係るものとほぼ同じ条件のものを用いることができ
る。
【００５３】上方の電磁波遮蔽層６０は、第１の実施の
形態と同様な条件で形成し、下方の電磁波遮蔽層１２
は、第２の実施の形態と同様な条件で形成する。このよ
うに、第３の実施の形態に係る半導体装置では、二層の
電磁波遮蔽層を備えることにより、第１、第２の実施の
形態に比較し、より高い電磁波の遮蔽効果を備えること
ができる。
【００５４】各電磁波遮蔽層６０、１２のそれぞれの中
央に設けた開口部１００、１０５により、スパイラルイ
ンダクタ２０の中心に形成されるほとんどの磁束は上下
の開口部１００、１０５を通り抜けることになり、開口
部１００内を通過する磁束により誘導電流の発生はほと
んどない。この結果、従来電磁波遮蔽層６０、１２に生
じる誘導電流によって発生していた、スパイラルインダ
クタによる磁束に対し逆向きの磁束が減少する。
【００５５】また中央部分に形成されたそれぞれの開口
部１００、１０５から電磁波遮蔽層の周縁部に至るそれ
ぞれのスリット１２０、１２５は、電磁波遮蔽層の中央
を通過する磁束の周囲を周回する電流パスの形成を阻止
するため、誘導電流の周回により形成される別の磁束の
発生が抑制できる。よって、電磁波遮蔽層６０、１２そ
れぞれの電磁波遮蔽効果を犠牲にすることなく、インダ
クタの磁界を維持して、Ｑ値の劣化を防止できる。
【００５６】なお、第２、第３の実施の形態では、スパ
イラルインダクタの下方に備える電磁波遮蔽層１２を不
純物拡散層で形成しているが、配線層で形成してもよ
い。例えば第１の配線層で下方の電磁波遮蔽層を形成
し、第２もしくは第３配線層でスパイラルインダクタを
形成し、さらに上方の配線層で電磁波遮蔽層を形成して
もよい。
【００５７】（第４の実施の形態）図４（ａ）および図
４（ｂ）は、本発明の半導体装置の第４の実施の形態を
示す電磁波遮蔽層とスパイラルインダクタとを示す正面
図である。なお、ここでは、半導体基板等については図
示を省略している。
【００５８】第１から第３の実施の形態では、電磁波遮
蔽層に開口部とスリットの両方を形成した場合の例を示
したが、開口部のみを形成した場合でも、スパイラルイ
ンダクタのＱ値の劣化を抑制する効果は大きい。よっ
て、ここでは、開口部のみを有する電磁波遮蔽層を使用
した例を示す。なお、スパイラルインダクタの上方に電
磁波遮蔽層を備える場合を例示するが、第２、第３の実
施の形態に示すように電磁波遮蔽層の位置は上方、下方
のいずれでもよい。
【００５９】例えば、図４（ａ）に示すように、スパイ
ラルインダクタ２０の最も内側に位置するターンで規定
される領域に対応する電磁波遮蔽層６２上の領域内に開
口部１１０を形成する。スパイラルインダクタ２０によ
って発生する磁束のほとんどが開口部１１０を通過する
場合は、もはや導体を通過する磁束は大幅に低減され、
磁束が導体を通過することによって生じる誘導電流量も
制限されるため、スパイラルインダクタによる磁束と逆
向きの磁束の発生が抑制され、スパイラルインダクタの
Ｑ値の劣化を防止できる。
【００６０】電磁波遮蔽層に形成する開口部の形状は、
特に限定されるものではなく、スパイラルインダクタの
スパイラルパターンに適した形状であればよい。例えば
図４（ｂ）に示すように、スパイラルインダクタ２２
が、八角形を基本とするスパイラルパターンを有する場
合は、電磁波遮蔽層６３の中央に形成する開口部１１２
は、円形、もしくは円形に近い多角形としてもよい。
【００６１】第４の実施の形態に示すように、電磁波遮
蔽層に開口のみを形成する場合には、開口とスリットの
双方を形成する場合に較べ、電磁波の遮蔽効果をより高
くできる。
【００６２】（第５の実施の形態）図５（ａ）〜図５
（ｃ）は、本発明の半導体装置の第５の実施の形態を示
す電磁波遮蔽層とスパイラルインダクタとを示す正面図
である。なお、ここでは、半導体基板等については図示
を省略している。なお、スパイラルインダクタの上方に
電磁波遮蔽層を備える場合を例示するが、第２、第３の
実施の形態に示すように電磁波遮蔽層の位置は上方、下
方のいずれでもよい。
【００６３】第１から第３の実施の形態では、電磁波遮
蔽層に開口部とスリットの両方を備える例を示したが、
スリットのみでも、スパイラルインダクタのＱ値の劣化
を抑制する効果は大きい。通電時のスパイラルインダク
タにより生じた磁束が、電磁波遮蔽層である導体内を通
過する場合でも、スリットを設けることにより、その磁
束の周囲に閉じた電流パスを形成しなければ、周回する
誘導電流が発生しないため、誘導電流によるスパイラル
インダクタの磁束と逆向きの磁束は形成されない。よっ
て、電磁波遮蔽層に形成するスリットは、スパイラルイ
ンダクタにより生じる磁束が電磁波遮蔽層を通過する際
のその磁束の中心を通り電磁波遮蔽層の周縁に至るスリ
ットを形成すればよい。あるいは、少なくともその磁束
の中心から電磁波遮蔽層の周縁に向けて延びるスリット
を形成すればよい。
【００６４】例えば、図５（ａ）に示すように、スパイ
ラルインダクタ２０により生じる磁束の中心から電磁波
遮蔽層６４の周縁に至るスリット１３１を形成してもよ
い。この場合のスリット１３１は、電磁波遮蔽層６４の
矩形平面の一辺の約半分の長さを有するものであり、電
磁波遮蔽層６４の電磁波遮蔽効果をほとんど犠牲にしな
いですむ。
【００６５】また、図５（ｂ）に示すように、スパイラ
ルインダクタ２０により生じる磁束中心を通過して電磁
波遮蔽層６５を完全に二領域に分割するようなスリット
１３２を形成してもよい。この場合は、図５（ａ）の場
合に比較し、より確実にスパイラルインダクタにより生
じる磁束の周囲に周回する電流パスが形成されることを
防止できる。なお、スリットにより分割された電磁波遮
蔽層６５はそれぞれ接地電位、あるいは定電圧電源に接
続する必要がある。
【００６６】なお、スパイラルインダクタ２０により生
じる磁束の中心を通過して電磁波遮蔽層を完全に二領域
に分割するように設けるスリットはスリットの方向は特
に限定されない。図５（ｂ）に示すスリット１３２のよ
うに、図中縦方向に形成してもよいし、図５（ｃ）に示
すスリット１３３のように図中横方向に形成してもよ
い。あるいは対角方向、その他の方向に形成してもよ
い。
【００６７】また、スリットの数は１つに限られない
が、少ないほど電磁波遮蔽効果を犠牲にしないで済む。
また、スリットの幅はできるだけ狭いことが望ましい。
【００６８】以上、実施の形態に沿って本発明の半導体
装置について説明したが、本発明は、上述する実施の形
態の記載に限定されるものではなく、種々の改良や材料
の置換が可能であることは当業者には明らかである。例
えば、スパイラルインダクタの平面パターンは、矩形状
のスパイラルに限られず、種々の多角形あるいは円形の
スパイラル形状にすることができる。また、電磁波遮蔽
層は、スパイラルインダクタの上方、下方に配置するだ
けでなく、スパイラルインダクタの側面等にも必要に応
じて広げてもよい。
【００６９】なお、上述する本発明の実施の形態に係る
半導体装置は、アナログ回路を混載した半導体装置やＲ
Ｆ回路のようにスパイラルインダクタの搭載が必要な半
導体装置に適用することができる。また、デジタル回路
または電圧制御発振回路（Ｖｃｏ）を混載した半導体装
置では、電磁波の影響が大きく、スパイラルインダクタ
に電磁波遮蔽層を備える構成が必須となるため上記本発
明の構成が極めて有効である。
【００７０】
【発明の効果】以上に説明するように、本発明の第１の
特徴を有する半導体装置は、電磁波遮蔽層の、スパイラ
ルインダクタによって生じる磁束通過領域に開口部を設
けることにより、電磁誘導により生じる周回電流の発生
を抑制し、スパイラルインダクタが発生する磁束密度の
低下を抑制し、Ｑ値の劣化を伴わずに、良好な電磁波遮
蔽効果を発揮できる。
【００７１】本発明の第２の特徴を有する半導体装置
は、電磁波遮蔽層中の、スパイラルインダクタによって
生じる磁束通過領域の中心から周縁部に向けて延びるス
リットを備えることにより、周回電流の発生を抑制し、
スパイラルインダクタで発生する磁束密度の低下を防止
し、Ｑ値の劣化を伴わずに、良好な電磁波遮蔽効果を発
揮できる。
【００７２】本発明の第３の特徴を有する半導体装置
は、上述する本発明の第１の特徴および第２の特徴を合
わせ持つ。
【００７３】よって、上記本発明の特徴を有する半導体
装置を使用すれば、Ｑ値が高くしかも電磁波の影響によ
る誤動作の少ないスパイラルインダクタを有する半導体
装置を提供できる。
【図面の簡単な説明】
【図１】第１の実施の形態に係る半導体装置の部分平面
図および部分断面図である。
【図２】第２の実施の形態に係る半導体装置の部分平面
図および部分断面図である。
【図３】第３の実施の形態に係る半導体装置の部分平面
図および部分断面図である。
【図４】第４の実施の形態に係る半導体装置の部分平面
図である。
【図５】第５の実施の形態に係る半導体装置の部分平面
図である。
【図６】従来の半導体装置の部分平面図および部分断面
図である。
【符号の説明】
１０ 半導体基板 １５ 第１層間絶縁膜 ２５、４５、６５、７０ 絶縁膜 ２０ スパイラルインダクタ ３０ 導電ビア ３５ 第２層間絶縁膜 ４０ 引き出し線 ５５ 第３層間絶縁膜 １２、６０、６２〜６６ 電磁波遮蔽層 １００、１０５、１１０、１１２ 開口部 １２０、１２５、１３１、１３２、１３３ スリット

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 第１導電層で形成されたスパイラルパタ
    ーンを有するスパイラルインダクタと、 絶縁層を介して前記スパイラルインダクタの上方もしく
    は下方に配置され、接地もしくは定電圧源に接続され
    た、第２導電層からなる電磁波遮蔽層とを有し、 前記電磁波遮蔽層は、通電時の前記スパイラルインダク
    タによって前記スパイラルパターン中央に発生する磁束
    が通過する領域に、開口部を有することを特徴とする半
    導体装置。
  2. 【請求項２】 第１導電層で形成されたスパイラルパタ
    ーンを有するスパイラルインダクタと、 絶縁膜を介して前記スパイラルインダクタの上方もしく
    は下方に配置され、接地、もしくは定電圧源に接続され
    た、第２導電層からなる電磁波遮蔽層とを有し、 前記電磁波遮蔽層は、通電時の前記スパイラルインダク
    タによって前記スパイラルパターン中央に発生する磁束
    の周囲を周回する電流パスが形成されないように、該周
    回パスを遮断するスリットを有することを特徴とする半
    導体装置。
  3. 【請求項３】 前記スリットは、 通電時の前記スパイラルインダクタによって前記スパイ
    ラルパターン中央に発生する磁束が通過する領域の中心
    から前記電磁波遮蔽層の周縁部に向けて延びるスリット
    パターンを有することを特徴とする請求項２に記載の半
    導体装置。
  4. 【請求項４】 第１導電層で形成されたスパイラルパタ
    ーンを有するスパイラルインダクタと、 絶縁膜を介して前記スパイラルインダクタの上方もしく
    は下方に配置され、接地、もしくは定電圧源に接続され
    た、第２導電層からなる電磁波遮蔽層とを有し、 前記電磁波遮蔽層は、通電時の前記スパイラルインダク
    タによって前記スパイラルパターン中央に発生する磁束
    が通過する領域に設けられた開口部と、前記開口部から
    前記電磁波遮蔽層の周縁部に向けて延びるスリットとを
    有することを特徴とする半導体装置。
  5. 【請求項５】 前記開口部は、前記スパイラルインダク
    タが有するスパイラルパターンの最も内側のターンで囲
    まれる領域に対応する前記電磁波遮蔽層の領域内に形成
    されることを特徴とする請求項１または４に記載の半導
    体装置。
  6. 【請求項６】 前記開口部は、前記スパイラルインダク
    タが有するスパイラルパターンの最も内側のターンで囲
    まれる領域に対応する前記電磁波遮蔽層の領域内の中心
    部に該領域の５０％〜９０％の面積を占めることを特徴
    とする請求項１または４に記載の半導体装置。
  7. 【請求項７】 前記スパイラルインダクタは、アナログ
    回路もしくはＲＦ回路内に形成されたものであることを
    特徴とする請求項１から６のいずれかに記載の半導体装
    置。
  8. 【請求項８】 同一基板上に前記アナログ回路もしくは
    ＲＦ回路とデジタル回路とが混載されていることを特徴
    とする請求項７に記載の半導体装置。
JP2000396081A 2000-12-26 2000-12-26 半導体装置 Pending JP2002198490A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000396081A JP2002198490A (ja) 2000-12-26 2000-12-26 半導体装置
KR1020010083985A KR20020052978A (ko) 2000-12-26 2001-12-24 반도체 장치
CN01144007A CN1361550A (zh) 2000-12-26 2001-12-26 半导体装置
US10/036,314 US20020158306A1 (en) 2000-12-26 2001-12-26 Semiconductor device with a spiral inductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000396081A JP2002198490A (ja) 2000-12-26 2000-12-26 半導体装置

Publications (1)

Publication Number Publication Date
JP2002198490A true JP2002198490A (ja) 2002-07-12

Family

ID=18861439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000396081A Pending JP2002198490A (ja) 2000-12-26 2000-12-26 半導体装置

Country Status (4)

Country Link
US (1) US20020158306A1 (ja)
JP (1) JP2002198490A (ja)
KR (1) KR20020052978A (ja)
CN (1) CN1361550A (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340731A (ja) * 2004-05-31 2005-12-08 Nec Corp インダクタ
JP2008193059A (ja) * 2007-02-07 2008-08-21 Ind Technol Res Inst インダクタ装置
KR100871346B1 (ko) * 2007-06-22 2008-12-01 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
KR100871347B1 (ko) * 2007-06-22 2008-12-01 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
US7545025B2 (en) 2007-03-01 2009-06-09 Nec Electronics Corporation Semiconductor device
JP2009188343A (ja) * 2008-02-08 2009-08-20 Nec Corp インダクタ用シールドおよびシールド付きインダクタ
KR100951695B1 (ko) 2007-12-24 2010-04-07 (주)페타리 아이솔레이터 및 그 제조 방법
JP2011199225A (ja) * 2010-03-24 2011-10-06 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
JP2013098539A (ja) * 2011-10-27 2013-05-20 Samsung Electro-Mechanics Co Ltd インダクタ
JP2013138045A (ja) * 2011-12-28 2013-07-11 Hitachi Metals Ltd 磁性シート、伝送コイル部品及び非接触充電装置
JP2014060332A (ja) * 2012-09-19 2014-04-03 Renesas Electronics Corp 半導体装置
JP2014086593A (ja) * 2012-10-24 2014-05-12 Renesas Electronics Corp 半導体装置
WO2017122416A1 (ja) * 2016-01-14 2017-07-20 ソニー株式会社 半導体装置
WO2018051546A1 (ja) * 2016-09-13 2018-03-22 マクセル株式会社 電力伝送装置
JP2021019184A (ja) * 2019-07-17 2021-02-15 サムソン エレクトロ−メカニックス カンパニーリミテッド． コイル部品
US20210358684A1 (en) * 2020-05-18 2021-11-18 Samsung Electro-Mechanics Co., Ltd. Coil component

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030234438A1 (en) * 2002-06-24 2003-12-25 Motorola, Inc. Integrated circuit structure for mixed-signal RF applications and circuits
US7135951B1 (en) * 2003-07-15 2006-11-14 Altera Corporation Integrated circuit inductors
US6936764B2 (en) * 2003-08-12 2005-08-30 International Business Machines Corporation Three dimensional dynamically shielded high-Q BEOL metallization
JP2005079397A (ja) * 2003-09-01 2005-03-24 Matsushita Electric Ind Co Ltd 半導体装置
EP1553812A3 (fr) * 2003-12-11 2013-04-03 STMicroelectronics S.A. Puce à semiconducteur et circuit comprenant une inductance blindée
DE102004022139B4 (de) * 2004-05-05 2007-10-18 Atmel Germany Gmbh Verfahren zur Herstellung einer Spiralinduktivität auf einem Substrat und nach einem derartigen Verfahren hergestelltes Bauelement
CN100446249C (zh) * 2005-11-29 2008-12-24 上海华虹Nec电子有限公司 一种电感版图结构
CN100446250C (zh) * 2005-12-01 2008-12-24 上海华虹Nec电子有限公司 一种电感版图结构
JP4572343B2 (ja) * 2006-03-03 2010-11-04 セイコーエプソン株式会社 電子基板、半導体装置および電子機器
JP2008135589A (ja) * 2006-11-29 2008-06-12 Asuka Electron Kk 電力伝送用コイル
TWI348760B (en) * 2007-08-17 2011-09-11 Via Tech Inc Inductor structure
CN101442048B (zh) * 2007-11-23 2010-09-08 上海华虹Nec电子有限公司 射频cmos集成电感中的接地环结构
JP5324829B2 (ja) * 2008-06-05 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置
US9324700B2 (en) 2008-09-05 2016-04-26 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer over integrated passive device using conductive channels
US20100193904A1 (en) * 2009-01-30 2010-08-05 Watt Jeffrey T Integrated circuit inductor with doped substrate
CN102428622B (zh) * 2009-05-20 2015-09-09 皇家飞利浦电子股份有限公司 含有具有超薄屏蔽层的电感接收线圈的电子设备和方法
JP5045727B2 (ja) 2009-10-21 2012-10-10 ソニー株式会社 高周波モジュールおよび受信装置
CN102053408B (zh) * 2009-11-05 2013-04-10 太瀚科技股份有限公司 具有电磁感应回路的复合基板与显示器
US8159044B1 (en) 2009-11-20 2012-04-17 Altera Corporation Density transition zones for integrated circuits
JP5643580B2 (ja) 2009-11-27 2014-12-17 株式会社東芝 血流動態解析装置、血流動態解析プログラム、流体解析装置及び流体解析プログラム
WO2011140031A1 (en) * 2010-05-05 2011-11-10 Marvell World Trade Ltd Magnetically shielded inductor structure
CN103168354B (zh) * 2010-09-17 2015-11-25 日本电信电话株式会社 电感器
US8466536B2 (en) 2010-10-14 2013-06-18 Advanced Micro Devices, Inc. Shield-modulated tunable inductor device
CN104011860B (zh) * 2011-12-29 2017-08-01 英特尔公司 具有金属伪特征的电感器设计
CN103474415B (zh) * 2012-06-06 2016-08-31 中芯国际集成电路制造(上海)有限公司 电感及其形成方法
CN102927822A (zh) * 2012-11-05 2013-02-13 黄幼华 一种小型熔炉电磁感应排放阀
JP6294034B2 (ja) * 2013-09-05 2018-03-14 ルネサスエレクトロニクス株式会社 センサ装置
JP6286157B2 (ja) * 2013-09-05 2018-02-28 ルネサスエレクトロニクス株式会社 センサ装置
US9607942B2 (en) * 2013-10-18 2017-03-28 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device with patterned ground shielding
KR102203090B1 (ko) * 2013-12-20 2021-01-14 주식회사 솔루엠 변압기 및 어댑터
US9589719B2 (en) * 2014-03-31 2017-03-07 Washington State University Switchable patterned metal shield inductance structure for wideband integrated systems
CN106067370B (zh) * 2015-04-24 2019-05-10 英特尔公司 用于均匀无线充电的线圈集成的方法和装置
US10554078B2 (en) 2015-04-24 2020-02-04 Intel Corporation Method and apparatus for coil integration for uniform wireless charging
US11239025B2 (en) * 2015-10-23 2022-02-01 Realtek Semiconductor Corporation Inductive device having electromagnetic radiation shielding mechanism and manufacturing method of the same
US10269481B2 (en) 2016-05-27 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked coil for wireless charging structure on InFO package
TWI645428B (zh) * 2016-11-25 2018-12-21 瑞昱半導體股份有限公司 積體電感
JP7160012B2 (ja) * 2019-10-03 2022-10-25 株式会社デンソー 電子制御装置
KR20210144031A (ko) * 2020-05-21 2021-11-30 삼성전기주식회사 코일 부품

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4776752B2 (ja) * 2000-04-19 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340731A (ja) * 2004-05-31 2005-12-08 Nec Corp インダクタ
JP2008193059A (ja) * 2007-02-07 2008-08-21 Ind Technol Res Inst インダクタ装置
US8274352B2 (en) 2007-02-07 2012-09-25 Industrial Technology Research Institute Inductor devices
US7919836B2 (en) 2007-03-01 2011-04-05 Renesas Electronics Corporation Semiconductor device
US8575730B2 (en) 2007-03-01 2013-11-05 Renesas Electronics Corporation Semiconductor device
US7545025B2 (en) 2007-03-01 2009-06-09 Nec Electronics Corporation Semiconductor device
US8258605B2 (en) 2007-03-01 2012-09-04 Renesas Electronics Corporation Semiconductor device
KR100871347B1 (ko) * 2007-06-22 2008-12-01 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
KR100871346B1 (ko) * 2007-06-22 2008-12-01 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
KR100951695B1 (ko) 2007-12-24 2010-04-07 (주)페타리 아이솔레이터 및 그 제조 방법
JP2009188343A (ja) * 2008-02-08 2009-08-20 Nec Corp インダクタ用シールドおよびシールド付きインダクタ
JP2011199225A (ja) * 2010-03-24 2011-10-06 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
US9042117B2 (en) 2010-03-24 2015-05-26 Renesas Electronics Corporation Semiconductor device
JP2013098539A (ja) * 2011-10-27 2013-05-20 Samsung Electro-Mechanics Co Ltd インダクタ
JP2013138045A (ja) * 2011-12-28 2013-07-11 Hitachi Metals Ltd 磁性シート、伝送コイル部品及び非接触充電装置
JP2014060332A (ja) * 2012-09-19 2014-04-03 Renesas Electronics Corp 半導体装置
JP2014086593A (ja) * 2012-10-24 2014-05-12 Renesas Electronics Corp 半導体装置
WO2017122416A1 (ja) * 2016-01-14 2017-07-20 ソニー株式会社 半導体装置
JPWO2017122416A1 (ja) * 2016-01-14 2018-11-01 ソニー株式会社 半導体装置
WO2018051546A1 (ja) * 2016-09-13 2018-03-22 マクセル株式会社 電力伝送装置
JP2018046626A (ja) * 2016-09-13 2018-03-22 マクセル株式会社 電力伝送装置
JP2021019184A (ja) * 2019-07-17 2021-02-15 サムソン エレクトロ−メカニックス カンパニーリミテッド． コイル部品
US11443894B2 (en) 2019-07-17 2022-09-13 Samsung Electro-Mechanics Co., Ltd. Coil component
US20210358684A1 (en) * 2020-05-18 2021-11-18 Samsung Electro-Mechanics Co., Ltd. Coil component
US11676759B2 (en) * 2020-05-18 2023-06-13 Samsung Electro-Mechanics Co., Ltd. Coil component

Also Published As

Publication number Publication date
CN1361550A (zh) 2002-07-31
US20020158306A1 (en) 2002-10-31
KR20020052978A (ko) 2002-07-04

Similar Documents

Publication Publication Date Title
JP2002198490A (ja) 半導体装置
US8421188B2 (en) Semiconductor device including a guard ring surrounding an inductor
JP3942264B2 (ja) 半導体基板上に形成されるインダクタンス素子
US8653926B2 (en) Inductive and capacitive elements for semiconductor technologies with minimum pattern density requirements
US6310387B1 (en) Integrated circuit inductor with high self-resonance frequency
KR100522655B1 (ko) 기판 내에 매립된 패러데이 차폐와 유전체 웰을 갖는 높은ｑ 값의 인덕터
CN100375283C (zh) 半导体装置
JP2022174321A (ja) チップインダクタおよびその製造方法
US8003529B2 (en) Method of fabrication an integrated circuit
KR101346003B1 (ko) 필터 구조체 및 그 형성 방법
US6541841B2 (en) Semiconductor device including high frequency circuit with inductor
JP2004519844A (ja) セグメント化された導電性平面を有するプレーナインダクタ
JP2002110908A (ja) スパイラルインダクタおよびこれを備える半導体集積回路装置の製造方法
JP2018174306A (ja) チップインダクタおよびその製造方法
JP4584533B2 (ja) 半導体基板中に形成された薄膜多層高ｑトランスフォーマ
KR100652231B1 (ko) 반도체 장치 및 그 제조방법
JP4408023B2 (ja) 半導体装置
US20100164672A1 (en) Semiconductor device and method for manufacturing the same
JP2008047718A (ja) 半導体装置
US20060163694A1 (en) Semiconductor device having spiral-shaped inductor
US20020093414A1 (en) Patterned ground shield for mirror current elimination
KR20070060615A (ko) 고성능 집적형 인덕터
TW518619B (en) Integrated circuit
KR100576542B1 (ko) 집적형 인덕터
JP2004158718A (ja) 半導体集積回路