JPWO2017122416A1 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JPWO2017122416A1 JPWO2017122416A1 JP2017561523A JP2017561523A JPWO2017122416A1 JP WO2017122416 A1 JPWO2017122416 A1 JP WO2017122416A1 JP 2017561523 A JP2017561523 A JP 2017561523A JP 2017561523 A JP2017561523 A JP 2017561523A JP WO2017122416 A1 JPWO2017122416 A1 JP WO2017122416A1
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- shield
- semiconductor device
- predetermined
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 230000007423 decrease Effects 0.000 claims abstract description 16
- 239000003990 capacitor Substances 0.000 claims description 23
- 238000001514 detection method Methods 0.000 claims description 10
- 230000002093 peripheral effect Effects 0.000 claims description 8
- 230000010355 oscillation Effects 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 42
- 230000000694 effects Effects 0.000 description 22
- 238000005516 engineering process Methods 0.000 description 17
- 238000009413 insulation Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 7
- 230000005674 electromagnetic induction Effects 0.000 description 4
- 230000006698 induction Effects 0.000 description 4
- 238000007667 floating Methods 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
- H01F27/36—Electric or magnetic shields or screens
- H01F27/363—Electric or magnetic shields or screens made of electrically conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
Description
をさらに具備し、上記容量は、上記電圧信号に応じて容量値が変化する可変容量であってもよい。これにより、入力信号の周期が逓倍されるという作用をもたらす。
1.第1の実施の形態(インダクタと回路との間にスリット付きのシールドを挿入した例)
2.第2の実施の形態(差動信号を生成するインダクタと回路との間にスリット付きのシールドを挿入した例)
3.第3の実施の形態(渦巻き状のインダクタと回路との間にスリット付きのシールドを挿入した例)
4.第4の実施の形態(インダクタと回路との間にスリット付きのシールドを挿入し、下層シールドおよび外周シールドを設けた例)
[半導体装置の構成例]
図1は、本技術の実施の形態における半導体装置100の一構成例を示すブロック図である。この半導体装置100として、例えば、撮像素子やLSI(Large Scale Integration)などを搭載した装置が想定される。半導体装置100には、上側チップ110および下側チップ150などの、積層された複数の半導体チップが設けられる。この上側チップ110には、論理回路111が配置される。また、下側チップ150には、論理回路151および位相同期回路200が配置される。
図2は、第1の実施の形態における位相同期回路200の一構成例を示すブロック図である。この位相同期回路200は、位相比較器210、チャージポンプ220、分周器230および電圧制御発振器240を備える。
図3は、第1の実施の形態における電圧制御発振器240および電磁シールドの一構成例を示す回路図である。この電圧制御発振器240は、増幅回路241、インダクタ250および可変容量242を備える。可変容量242およびインダクタ250は、増幅回路241に並列に接続される。また、下側チップ150から上側チップ110に向かう方向を上方向として、インダクタ250の上方に上層シールド260が積層される。
図5は、第1の実施の形態におけるインダクタ250の平面図の一例である。このインダクタ250は、接続された配線251および配線252から構成される。ここで、配線251の両端のうち配線252と接続されていない方の一端を始点501とし、他端を接続点502とする。また、配線252の両端のうち配線251と接続されていない方の一端を終点503とする。
図6は、第1の実施の形態における上層シールド260の平面図の一例である。この上層シールド260には、X方向に沿って所定数のスリットが形成されている。また、上層シールド260には、所定の固定電位(グランド電位など)が印加される。
Q=2πfL/R
上式において、Lは、インダクタ250のインダクタンスを示し、単位は例えば、ヘンリー(H)である。fは、インダクタ250が可変容量242などと共振する際の発振周波数を示し、単位は例えば、ヘルツ(Hz)である。Rは、インダクタンス250の内部抵抗を示し、単位は例えば、オーム(Ω)である。
上述の第1の実施の形態では、8の字型のインダクタ250の上方に上層シールド260を配置して、インダクタ250を電磁ノイズから保護していたが、8の字型以外の形状のインダクタを保護対象とすることもできる。例えば、クロック信号を差動信号とする場合には、中心が同一の渦巻き状の2つの配線を接続した、特殊な形状のインダクタが用いられる。この第2の実施の形態の半導体装置100は、中心が同一の渦巻き状の2つの配線からなるインダクタ265を保護対象とする点において第1の実施の形態と異なる。
上述の第1の実施の形態では、8の字型のインダクタ250の上方に上層シールド260を配置して、インダクタ250を電磁ノイズから保護していたが、8の字型以外の形状のインダクタを保護対象とすることもできる。例えば、クロック信号をシングルエンド信号とする場合には、8の字型の代わりに渦巻き状のインダクタを用いることもできる。この第3の実施の形態の半導体装置100は、渦巻き状のインダクタ270を保護対象とする点において第1の実施の形態と異なる。
上述の第1の実施の形態では、インダクタ250の上方にのみ電磁シールド(上層シールド260)を配置していたが、インダクタ250の下方や同一基板(下側チップ150)上の回路で生じた磁界により電磁ノイズが発生することもある。このような電磁ノイズを上層シールド260のみでは低減することが困難である。この第4の実施の形態の半導体装置100は、インダクタ250の下方や同一基板上の回路による電磁ノイズを低減する点において第1の実施の形態と異なる。
(1)インダクタが配置された基板と、
前記基板の基板平面に垂直な所定方向を上方向として前記インダクタの上方に配置され、前記基板平面に対して平行な方向に沿ってスリットが形成された電磁シールドである上層スリット付きシールドと
を具備する半導体装置。
(2)回路が配置された回路配置基板をさらに備え、
前記回路配置基板は、前記基板に積層される
前記(1)記載の半導体装置。
(3)前記インダクタは、
前記基板平面に垂直な第1の中心軸を中心として所定の始点から所定の接続点まで時計回りに巻かれた第1の配線と、
前記基板平面に垂直な軸であって前記第1の中心軸とは異なる第2の中心軸を中心として前記所定の接続点から所定の終点まで反時計回りに巻かれた第2の配線と
を備える
前記(1)記載の半導体装置。
(4)前記スリットは、前記第1の中心軸と前記第2の中心軸とを結ぶ直線に平行な方向に沿って形成される
前記(3)記載の半導体装置。
(5)前記インダクタは、
前記基板平面に垂直な所定の中心軸を中心として所定の始点から所定の接続点まで複数回に亘って旋回する渦巻き状の経路に沿って巻かれた第1の配線と、
前記所定の中心軸を中心として前記所定の接続点から所定の終点まで複数回に亘って旋回する渦巻き状の経路に沿って巻かれた第2の配線と
を備え、
前記第1の配線は、前記所定の始点から前記所定の接続点に対して旋回するたびに旋回半径が小さくなり、
前記第2の配線は、前記所定の接続点から前記所定の終点に対して旋回するたびに旋回半径が大きくなる
請求項1記載の半導体装置。前記(1)記載の半導体装置。
(6)前記インダクタは、渦巻き状の経路に沿って巻かれた配線を備える
前記(1)記載の半導体装置。
(7)前記インダクタの外周を囲む電磁シールドである外周シールドをさらに具備する
前記(1)から(6)のいずれかに記載の半導体装置。
(8)前記インダクタの下方に配置された電磁シールドである下層シールドをさらに具備する前記(1)から(7)のいずれかに記載の半導体装置。
(9)前記インダクタの下方に配置され、前記基板平面に対して平行な方向に沿ってスリットが形成された下層スリット付きシールドをさらに具備する前記(1)から(8)のいずれかに記載の半導体装置。
(10)前記上層スリット付きシールドには固定電位が印加される
前記(1)から(9)のいずれかに記載の半導体装置。
(11)前記インダクタに接続された容量をさらに具備し、
前記インダクタおよび前記容量は共振する
前記(1)から(10)のいずれかに記載の半導体装置。
(12)入力信号と帰還信号との位相を比較して位相差を示す検出信号を出力する位相比較器と、
前記検出信号の示す前記位相差に応じた電圧の電圧信号を生成するチャージポンプと、
前記インダクタおよび前記容量を含む共振回路により生成された発振信号を分周して前記帰還信号として前記位相差検出器に帰還させる分周器と
をさらに具備し、
前記容量は、前記電圧信号に応じて容量値が変化する可変容量である
前記(11)記載の半導体装置。
(13)前記入力信号は、クロック信号である
前記(12)記載の半導体装置。
110 上側チップ
111、151 論理回路
150 下側チップ
200 位相同期回路
210 位相比較器
220 チャージポンプ
230 分周器
240 電圧制御発振器
241 増幅回路
242 可変容量
250、265、270、302 インダクタ
260 上層シールド
280 外周シールド
290 下層シールド
301 交流電源
Claims (13)
- インダクタが配置された基板と、
前記基板の基板平面に垂直な所定方向を上方向として前記インダクタの上方に配置され、前記基板平面に対して平行な方向に沿ってスリットが形成された電磁シールドである上層スリット付きシールドと
を具備する半導体装置。 - 回路が配置された回路配置基板をさらに備え、
前記回路配置基板は、前記基板に積層される
請求項1記載の半導体装置。 - 前記インダクタは、
前記基板平面に垂直な第1の中心軸を中心として所定の始点から所定の接続点まで時計回りに巻かれた第1の配線と、
前記基板平面に垂直な軸であって前記第1の中心軸とは異なる第2の中心軸を中心として前記所定の接続点から所定の終点まで反時計回りに巻かれた第2の配線と
を備える
請求項1記載の半導体装置。 - 前記スリットは、前記第1の中心軸と前記第2の中心軸とを結ぶ直線に平行な方向に沿って形成される
請求項3記載の半導体装置。 - 前記インダクタは、
前記基板平面に垂直な所定の中心軸を中心として所定の始点から所定の接続点まで複数回に亘って旋回する渦巻き状の経路に沿って巻かれた第1の配線と、
前記所定の中心軸を中心として前記所定の接続点から所定の終点まで複数回に亘って旋回する渦巻き状の経路に沿って巻かれた第2の配線と
を備え、
前記第1の配線は、前記所定の始点から前記所定の接続点に対して旋回するたびに旋回半径が小さくなり、
前記第2の配線は、前記所定の接続点から前記所定の終点に対して旋回するたびに旋回半径が大きくなる
請求項1記載の半導体装置。 - 前記インダクタは、渦巻き状の経路に沿って巻かれた配線を備える
請求項1記載の半導体装置。 - 前記インダクタの外周を囲む電磁シールドである外周シールドをさらに具備する
請求項1記載の半導体装置。 - 前記インダクタの下方に配置された電磁シールドである下層シールドをさらに具備する請求項1記載の半導体装置。
- 前記インダクタの下方に配置され、前記基板平面に対して平行な方向に沿ってスリットが形成された下層スリット付きシールドをさらに具備する請求項1記載の半導体装置。
- 前記上層スリット付きシールドには固定電位が印加される
請求項1記載の半導体装置。 - 前記インダクタに接続された容量をさらに具備し、
前記インダクタおよび前記容量は共振する
請求項1記載の半導体装置。 - 入力信号と帰還信号との位相を比較して位相差を示す検出信号を出力する位相比較器と、
前記検出信号の示す前記位相差に応じた電圧の電圧信号を生成するチャージポンプと、
前記インダクタおよび前記容量を含む共振回路により生成された発振信号を分周して前記帰還信号として前記位相差検出器に帰還させる分周器と
をさらに具備し、
前記容量は、前記電圧信号に応じて容量値が変化する可変容量である
請求項11記載の半導体装置。 - 前記入力信号は、クロック信号である
請求項12記載の半導体装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016004935 | 2016-01-14 | ||
JP2016004935 | 2016-01-14 | ||
PCT/JP2016/083257 WO2017122416A1 (ja) | 2016-01-14 | 2016-11-09 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2017122416A1 true JPWO2017122416A1 (ja) | 2018-11-01 |
JP6930427B2 JP6930427B2 (ja) | 2021-09-01 |
Family
ID=59311294
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017561523A Active JP6930427B2 (ja) | 2016-01-14 | 2016-11-09 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6930427B2 (ja) |
WO (1) | WO2017122416A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112018006518T5 (de) * | 2017-12-20 | 2020-09-03 | Sony Semiconductor Solutions Corporation | Halbleitervorrichtung |
WO2020196522A1 (ja) * | 2019-03-26 | 2020-10-01 | 株式会社村田製作所 | モジュール |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05328746A (ja) * | 1992-05-14 | 1993-12-10 | Daikin Ind Ltd | 電圧形スイッチング素子制御方法およびその装置 |
JPH09307468A (ja) * | 1996-05-14 | 1997-11-28 | T I F:Kk | Fm受信機 |
JP2002198490A (ja) * | 2000-12-26 | 2002-07-12 | Toshiba Corp | 半導体装置 |
JP2006059959A (ja) * | 2004-08-19 | 2006-03-02 | Oki Electric Ind Co Ltd | 半導体装置、及び半導体装置の製造方法 |
JP2006173145A (ja) * | 2004-12-10 | 2006-06-29 | Sharp Corp | インダクタ、共振回路、半導体集積回路、発振器、通信装置 |
JP2006186034A (ja) * | 2004-12-27 | 2006-07-13 | Toshiba Corp | 半導体装置 |
JP2006339257A (ja) * | 2005-05-31 | 2006-12-14 | Sharp Corp | 磁気結合素子ならびに送受信装置 |
JP2008537849A (ja) * | 2005-04-08 | 2008-09-25 | インターナショナル・ビジネス・マシーンズ・コーポレーション | オンチップのミリメートル波用途のための集積回路変圧器デバイス |
JP2009021495A (ja) * | 2007-07-13 | 2009-01-29 | Fujikura Ltd | 半導体デバイスおよびその製造方法 |
JP2009260080A (ja) * | 2008-04-17 | 2009-11-05 | Fujitsu Ltd | インダクタ装置 |
JP2010016142A (ja) * | 2008-07-03 | 2010-01-21 | Nec Electronics Corp | 回路装置 |
JP2011035409A (ja) * | 2003-05-16 | 2011-02-17 | Panasonic Corp | 相互誘導回路 |
JP2011182107A (ja) * | 2010-02-26 | 2011-09-15 | Renesas Electronics Corp | 電力増幅装置 |
JP2011199225A (ja) * | 2010-03-24 | 2011-10-06 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
-
2016
- 2016-11-09 JP JP2017561523A patent/JP6930427B2/ja active Active
- 2016-11-09 WO PCT/JP2016/083257 patent/WO2017122416A1/ja active Application Filing
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05328746A (ja) * | 1992-05-14 | 1993-12-10 | Daikin Ind Ltd | 電圧形スイッチング素子制御方法およびその装置 |
JPH09307468A (ja) * | 1996-05-14 | 1997-11-28 | T I F:Kk | Fm受信機 |
JP2002198490A (ja) * | 2000-12-26 | 2002-07-12 | Toshiba Corp | 半導体装置 |
JP2011035409A (ja) * | 2003-05-16 | 2011-02-17 | Panasonic Corp | 相互誘導回路 |
JP2006059959A (ja) * | 2004-08-19 | 2006-03-02 | Oki Electric Ind Co Ltd | 半導体装置、及び半導体装置の製造方法 |
JP2006173145A (ja) * | 2004-12-10 | 2006-06-29 | Sharp Corp | インダクタ、共振回路、半導体集積回路、発振器、通信装置 |
JP2006186034A (ja) * | 2004-12-27 | 2006-07-13 | Toshiba Corp | 半導体装置 |
JP2008537849A (ja) * | 2005-04-08 | 2008-09-25 | インターナショナル・ビジネス・マシーンズ・コーポレーション | オンチップのミリメートル波用途のための集積回路変圧器デバイス |
JP2006339257A (ja) * | 2005-05-31 | 2006-12-14 | Sharp Corp | 磁気結合素子ならびに送受信装置 |
JP2009021495A (ja) * | 2007-07-13 | 2009-01-29 | Fujikura Ltd | 半導体デバイスおよびその製造方法 |
JP2009260080A (ja) * | 2008-04-17 | 2009-11-05 | Fujitsu Ltd | インダクタ装置 |
JP2010016142A (ja) * | 2008-07-03 | 2010-01-21 | Nec Electronics Corp | 回路装置 |
JP2011182107A (ja) * | 2010-02-26 | 2011-09-15 | Renesas Electronics Corp | 電力増幅装置 |
JP2011199225A (ja) * | 2010-03-24 | 2011-10-06 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2017122416A1 (ja) | 2017-07-20 |
JP6930427B2 (ja) | 2021-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100294956B1 (ko) | 전자기잡음을감쇄시킬수있는인쇄기판 | |
US20150364243A1 (en) | Electronic device with two planar inductors | |
CN101566642B (zh) | 具有高动态范围的正交射频电压/电流传感器 | |
JP2007225588A (ja) | 電流検出用プリント基板、電圧検出用プリント基板及びそれらを用いた電流・電圧検出器、並びに電流検出器及び電圧検出器 | |
US11921251B2 (en) | Position sensing apparatus and method | |
JP2007225588A5 (ja) | ||
JP2006280127A (ja) | 超小型電力変換装置 | |
JP2007085741A (ja) | 電磁波発生源探査方法及びそれに用いる電流プローブ | |
WO2017122416A1 (ja) | 半導体装置 | |
US10256667B2 (en) | Power supplying device | |
JP2011145273A (ja) | 電流センサ | |
US9529022B2 (en) | Sensor device with inductors | |
JP2009036553A (ja) | 電流・電圧検出器 | |
CN106160670B (zh) | 一种平衡磁电阻混频器 | |
WO2017141505A1 (ja) | 半導体装置、半導体チップおよびシステム | |
US20100283124A1 (en) | Semiconductor device | |
CN108269799A (zh) | 磁环境中的物理设计 | |
US7375411B2 (en) | Method and structure for forming relatively dense conductive layers | |
CN102576605B (zh) | 接地屏蔽电容器 | |
US10629530B2 (en) | Semiconductor device, electrical energy measurement instrument, and manufacturing method of semiconductor device | |
US11004589B2 (en) | High-Q integrated inductor and method thereof | |
JP6399969B2 (ja) | プリント基板 | |
JP2003283177A (ja) | 電子装置の放射ノイズ低減装置 | |
JP2018025569A (ja) | センサ装置 | |
US7956493B2 (en) | Integrated circuit and method for manufacturing an integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200602 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210323 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210507 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210713 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210726 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6930427 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |