JP2013098539A - インダクタ - Google Patents

インダクタ Download PDF

Info

Publication number
JP2013098539A
JP2013098539A JP2012180439A JP2012180439A JP2013098539A JP 2013098539 A JP2013098539 A JP 2013098539A JP 2012180439 A JP2012180439 A JP 2012180439A JP 2012180439 A JP2012180439 A JP 2012180439A JP 2013098539 A JP2013098539 A JP 2013098539A
Authority
JP
Japan
Prior art keywords
inductor
pattern
shielding
vias
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012180439A
Other languages
English (en)
Inventor
Dae Hyun Park
ヒュン パク,デ
Han Kim
キム,ハン
Do Hyang Li
ヒャン リ,ド
Yu John Ro
ジョン ロ,ユ
Yul Kyu Jung
キョ ジョン,ユル
Hong Won Kim
ウォン キム,ホン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2013098539A publication Critical patent/JP2013098539A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/34Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/36Electric or magnetic shields or screens
    • H01F27/363Electric or magnetic shields or screens made of electrically conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/02Fixed inductances of the signal type  without magnetic core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007Casings
    • H05K9/002Casings with localised screening
    • H05K9/0022Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H05K9/0032Shield cases mounted on a PCB, e.g. cans or caps or conformal shields having multiple parts, e.g. frames mating with lids
    • H05K9/0033Shield cases mounted on a PCB, e.g. cans or caps or conformal shields having multiple parts, e.g. frames mating with lids disposed on both PCB faces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • H01F2017/002Details of via holes for interconnecting the layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

【課題】電磁波妨害(EMI)ノイズ放射を遮蔽するインダクタを提供する。
【解決手段】インダクタは、インダクタ用パターン110、インダクタ用パターン110の上部及び下部に離隔して形成される一対の遮蔽板120及び一対の遮蔽板120を電気的に連結する複数の遮蔽用ビア130を含むものである。遮蔽板120の面積は、インダクタ用パターン110の表面積より大きくなることが好ましい。インダクタ用パターン110は、螺旋状(spiral)、蛇行状(meander)またはループ状(loop)などの多様な形態に具現できる。また、インダクタ用パターン110は、複数層のコイルパターン、これらの間を連結する複数のコイルビア、及び二つのリードアウトパターンを備えることが好ましい。
【選択図】図2

Description

本発明は、インダクタに関する。
電気及び電子回路において、一般的に使われる受動素子は、抵抗、キャパシタ、インダクタに大別することができる。そのうち、キャパシタとインダクタは、エネルギーを保存及び供給することができる最も基本的な素子であり、周波数特性を持つため、使用する周波数、電圧または電流によって使用材料が違わなければならない。
一方、最近の電子器機は、小型化、軽量化及び薄型化しており、このような器機に使われている受動素子も製造技術及び設計技術の発達によってさらに小型化されている。特に、前述したキャパシタ及びインダクタの小型化は、製品のサイズを決定する重要な基準となることもある。
このうち、インダクタは、他の受動素子とは異なり、低電力の信号用に使われている極めて一部の場合を除けばレディーメードがないため、インダクタを要する場合、設計、製作、試験、評価、外注などの多くの段階を経て採用する場合が一般的である。
そして、二つ以上のインダクタを一つのコア(core)に共有させれば変圧器となり、変圧器は、一般的に電気的絶縁、インピーダンスの変換、電圧及び電流の大きさ変換、フィルターなどの目的で用いられる重要な素子である。
したがって、インダクタと変圧器は、コアに巻線を行うので基本的に同じ構造を持っているが、用途には大きな差がある。
従来のICパッケージやプリント基板に使用されているインダクタの構造は、基板の外層にマイクロストリップで構成される2D形態をなしており、インダクタをマイクロストリップとともにパターンで具現するためには、線路を長くしても可能であるが、空間的制約があるので、主に螺旋状(spiral)、蛇行状(meander)、ループ状(loop)に具現できる。
このうち、螺旋状インダクタ(spiral inductor)が、特許文献1に開示されている。
このような螺旋状インダクタ(spiral inductor)は、長いパターンの形成に有利であるので多く使われ、一方向に同心円をなすので、相互インダクタンスにおいて同一方向に磁場が加わるため、小さなサイズでも高いインダクタンス値を作り出すことができる利点があるが、図6及び図7のように、上下左右に電磁波妨害(ElectroMagnetic Interference:EMI)ノイズ放射がより多く発生する欠点を有する。
韓国公開特許第1998−0020010号公報
本発明は前述した従来技術の問題点を解決するためになされたもので、本発明の目的は、電磁波妨害(EMI)ノイズ放射を遮蔽するインダクタを提供することである。
本発明の一面によるインダクタは、インダクタ用パターン、前記インダクタ用パターンの上部及び下部に離隔して形成される一対の遮蔽板、及び前記一対の遮蔽板を電気的に連結する複数の遮蔽用ビアを含む。
この際、前記一対の遮蔽板は、互いに平行であることが好ましい。
また、前記遮蔽板は、板状であってもよい。
また、前記遮蔽板の面積は、前記インダクタ用パターンの表面積より大きくなることが好ましい。
また、前記遮蔽板は、銀(Ag)、パラジウム(Pd)、銅(Cu)、ニッケル(Ni)または金(Au)でなることが好ましい。
また、前記複数の遮蔽用ビアは、前記一対の遮蔽板の間に形成され、前記一対の遮蔽板の縁部を連結するように形成されることが好ましい。
また、前記複数の遮蔽用ビアは、前記インダクタ用パターン側部から離隔して形成されることが好ましい。
また、前記インダクタ用パターンは、螺旋状であってもよい。
また、前記インダクタ用パターンは、複数のコイルパターン及び前記複数のコイルパターンの間を電気的に連結するための複数のコイルビアを含むことが好ましい。
この際、前記コイルパターンは、銀(Ag)、パラジウム(Pd)、銅(Cu)、ニッケル(Ni)または金(Au)でなることが好ましい。
本発明の特徴及び利点は、添付図面に基づいた以降の詳細な説明からより明らかになるであろう。
本発明の詳細な説明に先立ち、本明細書及び特許請求の範囲に使用された用語や単語は、通常的で辞書的な意味に解釈されてはいけなく、発明者がその自分の発明を最良の方法で説明するために用語の概念を適切に定義することができるという原則にしたがって本発明の技術的思想にかなう意味と概念に解釈されなければならない。
本発明は、インダクタ用パターンの上部及び下部に遮蔽板を形成し、上部及び下部の遮蔽板の縁部を遮蔽用ビアで連結して前記インダクタ用パターンを前記遮蔽板と遮蔽用ビアで取り囲むことで、前記インダクタ用パターンで上下左右に放射される電磁波妨害(EMI)ノイズを遮蔽することができる効果がある。
また、本発明は、前述したように、インダクタ用パターンから放射されるEMIノイズを遮蔽することにより、周辺回路に及ぶノイズを最小化することができる効果がある。
本発明の一実施例によるインダクタの構造を示す平面図である。 本発明の一実施例によるインダクタを示す斜視図である。 本発明の一実施例によるインダクタの構造を示す側面図である。 本発明の一実施例によるインダクタにおけるEMI放射特性を示す写真である。 本発明の一実施例によるインダクタにおけるEMI放射特性を示す写真である。 従来のインダクタにおけるEMI放射特性を示す写真である。 従来のインダクタにおけるEMI放射特性を示す写真である。
本発明の目的、特定の長所及び新規の特徴は、添付図面に係る以下の詳細な説明及び好ましい実施例によってさらに明らかになるであろう。本明細書において、各図面の構成要素に参照番号を付け加えるに際し、同一の構成要素に限っては、たとえ異なる図面に示されても、できるだけ同一の番号を付けるようにしていることに留意しなければならない。また、「第1」、「第2」などの用語は、一つの構成要素を他の構成要素から区別するために用いられるものであり、構成要素が前記用語によって限定されるものではない。以下、本発明を説明するにあたり、本発明の要旨をあいまいにする可能性がある係る公知技術についての詳細な説明は省略する。
以下、添付図面に基づいて、本発明の実施形態を詳細に説明する。
図1は、本発明の一実施例によるインダクタの構造を示す平面図、図2は、本発明の一実施例によるインダクタの構造を示す斜視図、図3は、本発明の一実施例によるインダクタの構造を示す側面図、図4及び図5は、本発明の一実施例によるインダクタにおけるEMI放射特性を示す写真である。
図1を参照すれば、本発明の一実施例によるインダクタ100は、インダクタ用パターン110、インダクタ用パターン110の上部及び下部に形成される一対の遮蔽板120、及び上部及び下部に位置する一対の遮蔽板120を電気的及び機械的に連結する複数の遮蔽用ビア130を含む。
本実施例において、インダクタ用パターン110は、図1及び図2に示すように、螺旋状(spiral)に具現されるが、これは一実施例に過ぎなく、蛇行状(meander)またはループ状(loop)などの多様な形態に具現できる。
本実施例において、インダクタ用パターン110は、複数のコイルパターン110a、110b、110c、110d、複数のコイルパターン110a、110b、110c、110dの間を連結する複数のコイルビア111a、111b、及び二つのリードアウトパターンL10を備えることが好ましい。
図3において、複数のコイルパターン110a、110b、110c、110dは、4層で具現されているが、これは一実施例に過ぎなく、より少ないか多い数の層で具現させることもできる。
また、図1及び図2に示すように、複数のコイルパターン110a、110b、110c、110dは、内側のパターンより外側に行くほどその長さがますます長くなって、前述したように、スパイラル状(sprial)に形成できるが、特にこれに限定されるものではない。
また、複数のコイルパターン110a、110b、110c、110dは、マイクロストリップ状に形成され、各層のコイルパターンは互いに平行に離隔して形成できる。
また、本実施例において、複数のコイルパターン110a、110b、110c、110dの幅は、実質的にほぼ等しく具現したが、これは一実施例に過ぎなく、層ごとにパターンの幅または厚さを互いに異なるように具現することも可能であると言える。
例えば、複数のコイルパターン110a、110b、110c、110dの内側及び外側の幅を調節して、直流抵抗値とQ値を調節することができる。
ここで、コイルパターン110a、110b、110c、110dは、銀(Ag)、パラジウム(Pd)、銅(Cu)、ニッケル(Ni)、または金(Au)などからなることが好ましいが、特にこれに限定されるものではない。
また、コイルパターン110a、110b、110c、110d及びコイルビア111a、111bは、特にこれに限定されるものではないが、当業界一般的に使われる回路形成工程、例えば、フォトリソグラフィー(photolithography)法、エッチング(etching)法及びホール加工法を組み合わせた工程で形成できる。
複数のコイルビア111a、111bは、複数のコイルパターン110a、110b、110c、110dに垂直に形成されて、互いに対応する複数のコイルパターン110a、110b、110c、110dの間を電気的に連結する。
この際、複数のコイルビア111a、111bは、各層を貫く貫通ホール(図示せず)に無電解銅メッキ層と電解銅メッキ層を形成して導電層を確保し、中央部分には、導電性ペーストが充填されるかあるいはフィルメッキされた形態であることができるが、特にこれに限定されるものではない。
また、複数のコイルビア111a、111bの両端には、導電層を強化するために、それぞれランド部(図示せず)が形成できる。
本実施例においては、図1及び図2に示すように、インダクタ用パターン110の上部及び下部にインダクタ用パターン110から離隔した一対の遮蔽板120が形成できる。
ここで、遮蔽板120は、板状の導体パターンを意味するもので、その面積は、インダクタ用パターン110の表面積より大きくなることが好ましいが、特にこれに限定されるものではない。
ただ、インダクタ用パターン110の面積より大きく具現されるとき、電磁波妨害(ElectroMagnetic Interference:EMI)ノイズ遮蔽に一層高い効果があり得る。
また、図1及び図2において遮蔽板120を四角形に具現しているが、これは一実施例に過ぎなく、いろいろの多様な形状に具現できる。
本実施例において、遮蔽板120は、前述したコイルパターン110a、110b、110c、110dと同様に、銀(Ag)、パラジウム(Pd)、銅(Cu)、ニッケル(Ni)、または金(Au)などでなることが好ましいが、特にこれに限定されるものではない。
また、本実施例において、インダクタ用パターン110の上部及び下部に形成された一対の遮蔽板120を電気的及び機械的に連結するための複数の遮蔽用ビア130を含むことができる。
ここで、複数の遮蔽用ビア130は、図1〜図3に示すように、遮蔽板120の縁部に形成されて、上部及び下部に形成された一対の遮蔽板120を機械的及び電気的に連結する。
この際、遮蔽用ビア130の個数及び直径は、特に限定されない。
結果として、本実施例によるインダクタ100は、インダクタ用パターン110の上部及び下部に一対の遮蔽板120を形成し、側部には遮蔽板120と連結される遮蔽用ビア130を形成することで、インダクタ用パターン110を遮蔽板120及び遮蔽用ビア130で取り囲むことにより、インダクタ用パターン110から上下左右に放射される電磁波妨害(EMI)ノイズを遮蔽板120及び遮蔽用ビア130によって効果的に遮蔽することができる。
本実施例によるインダクタ100の電磁波妨害(EMI)ノイズ遮蔽特性をシミュレーションした結果を、図4及び図5に示す。
ここで、図4は、H−field(Magnetic−field、磁界)放射特性を示し、図5は、E−field(Electric−field、電界)放射特性を示す。
図4及び図5に示した本実施例によるインダクタ100の電磁波妨害(EMI)ノイズ遮蔽特性と、図6及び図7に示した従来技術によるインダクタの電磁波妨害(EMI)ノイズ遮蔽特性を比較して見ると、本実施例によるインダクタ100のインダクタ用パターン110の上部、下部及び側部に放射される電磁波妨害(EMI)ノイズを効果的に遮蔽できることが分かる。
以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは本発明を具体的に説明するためのものであり、本発明はこれに限定されず、該当分野における通常の知識を有する者であれば、本発明の技術的思想内にての変形や改良が可能であることは明白であろう。
本発明の単純な変形乃至変更はいずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は添付の特許請求の範囲により明確になるであろう。
本発明は、電磁波妨害(EMI)ノイズ放射を遮蔽するインダクタに適用可能である。
100 インダクタ
110 インダクタ用パターン
110a、110b、110c、110d コイルパターン
111a、111b コイルビア
120 遮蔽板
130 遮蔽用ビア

Claims (10)

  1. インダクタ用パターン;
    前記インダクタ用パターンの上部及び下部に離隔して形成される一対の遮蔽板;及び
    前記一対の遮蔽板を電気的に連結する複数の遮蔽用ビア;
    を含むインダクタ。
  2. 前記一対の遮蔽板は、互いに平行である請求項1に記載のインダクタ。
  3. 前記遮蔽板は、板状である請求項1に記載のインダクタ。
  4. 前記遮蔽板の面積は、前記インダクタ用パターンの表面積より大きい請求項1に記載のインダクタ。
  5. 前記遮蔽板は、銀(Ag)、パラジウム(Pd)、銅(Cu)、ニッケル(Ni)または金(Au)でなる請求項1に記載のインダクタ。
  6. 前記複数の遮蔽用ビアは、前記一対の遮蔽板の間に形成され、前記一対の遮蔽板の縁部を連結するように形成される請求項1に記載のインダクタ。
  7. 前記複数の遮蔽用ビアは、前記インダクタ用パターン側部から離隔して形成される請求項1に記載のインダクタ。
  8. 前記インダクタ用パターンは、螺旋状である請求項1に記載のインダクタ。
  9. 前記インダクタ用パターンは、
    複数のコイルパターン;及び
    前記複数のコイルパターンの間を電気的に連結するための複数のコイルビア;
    を含む請求項1に記載のインダクタ。
  10. 前記コイルパターンは、銀(Ag)、パラジウム(Pd)、銅(Cu)、ニッケル(Ni)または金(Au)でなる請求項9に記載のインダクタ。
JP2012180439A 2011-10-27 2012-08-16 インダクタ Pending JP2013098539A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110110731A KR20130046254A (ko) 2011-10-27 2011-10-27 인덕터
KR10-2011-0110731 2011-10-27

Publications (1)

Publication Number Publication Date
JP2013098539A true JP2013098539A (ja) 2013-05-20

Family

ID=48620132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012180439A Pending JP2013098539A (ja) 2011-10-27 2012-08-16 インダクタ

Country Status (2)

Country Link
JP (1) JP2013098539A (ja)
KR (1) KR20130046254A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020161645A (ja) * 2019-03-26 2020-10-01 国立大学法人信州大学 電子部品
JP2020202255A (ja) * 2019-06-07 2020-12-17 株式会社デンソー 電子装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102016500B1 (ko) * 2018-04-02 2019-09-02 삼성전기주식회사 코일 부품

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62154607A (ja) * 1985-12-26 1987-07-09 Matsushita Electric Ind Co Ltd 高周波コイル
JPH036095A (ja) * 1989-06-01 1991-01-11 Murata Mfg Co Ltd インダクター及びインダクターを含む複合部品並びにそれらの製造方法
JPH10199734A (ja) * 1997-01-14 1998-07-31 Murata Mfg Co Ltd 空芯コイルの電磁シールド構造
JPH10335142A (ja) * 1997-05-29 1998-12-18 Citizen Electron Co Ltd チップインダクタとその製造方法
JP2002198490A (ja) * 2000-12-26 2002-07-12 Toshiba Corp 半導体装置
JP2005183890A (ja) * 2003-12-24 2005-07-07 Taiyo Yuden Co Ltd 積層基板、複数種類の積層基板の設計方法、及び同時焼結積層基板
JP2005203641A (ja) * 2004-01-16 2005-07-28 Murata Mfg Co Ltd 積層構造部品及びその製造方法
JP2006173145A (ja) * 2004-12-10 2006-06-29 Sharp Corp インダクタ、共振回路、半導体集積回路、発振器、通信装置
JP2009085783A (ja) * 2007-09-28 2009-04-23 Daihen Corp 電流・電圧検出用プリント基板および電流・電圧検出器
JP2009188343A (ja) * 2008-02-08 2009-08-20 Nec Corp インダクタ用シールドおよびシールド付きインダクタ
JP2011124373A (ja) * 2009-12-10 2011-06-23 Shinko Electric Ind Co Ltd インダクタ内蔵部品

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62154607A (ja) * 1985-12-26 1987-07-09 Matsushita Electric Ind Co Ltd 高周波コイル
JPH036095A (ja) * 1989-06-01 1991-01-11 Murata Mfg Co Ltd インダクター及びインダクターを含む複合部品並びにそれらの製造方法
JPH10199734A (ja) * 1997-01-14 1998-07-31 Murata Mfg Co Ltd 空芯コイルの電磁シールド構造
JPH10335142A (ja) * 1997-05-29 1998-12-18 Citizen Electron Co Ltd チップインダクタとその製造方法
JP2002198490A (ja) * 2000-12-26 2002-07-12 Toshiba Corp 半導体装置
JP2005183890A (ja) * 2003-12-24 2005-07-07 Taiyo Yuden Co Ltd 積層基板、複数種類の積層基板の設計方法、及び同時焼結積層基板
JP2005203641A (ja) * 2004-01-16 2005-07-28 Murata Mfg Co Ltd 積層構造部品及びその製造方法
JP2006173145A (ja) * 2004-12-10 2006-06-29 Sharp Corp インダクタ、共振回路、半導体集積回路、発振器、通信装置
JP2009085783A (ja) * 2007-09-28 2009-04-23 Daihen Corp 電流・電圧検出用プリント基板および電流・電圧検出器
JP2009188343A (ja) * 2008-02-08 2009-08-20 Nec Corp インダクタ用シールドおよびシールド付きインダクタ
JP2011124373A (ja) * 2009-12-10 2011-06-23 Shinko Electric Ind Co Ltd インダクタ内蔵部品

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020161645A (ja) * 2019-03-26 2020-10-01 国立大学法人信州大学 電子部品
JP2020202255A (ja) * 2019-06-07 2020-12-17 株式会社デンソー 電子装置

Also Published As

Publication number Publication date
KR20130046254A (ko) 2013-05-07

Similar Documents

Publication Publication Date Title
KR102025708B1 (ko) 칩 전자부품 및 그 실장기판
TWI603352B (zh) 晶片電子組件及用於安裝該晶片電子組件的板件
CN106409469B (zh) 线圈电子组件及其制造方法
KR102127811B1 (ko) 적층 전자부품 및 그 제조방법
KR101670184B1 (ko) 적층 전자부품 및 그 제조방법
KR102105389B1 (ko) 적층 전자부품
US7170384B2 (en) Printed circuit board having three-dimensional spiral inductor and method of fabricating same
KR101565700B1 (ko) 칩 전자부품, 이의 제조방법 및 그 실장기판
CN104766692B (zh) 芯片电子组件
KR101558092B1 (ko) 칩 전자부품 및 그 실장기판
KR102565701B1 (ko) 코일 부품
KR102642913B1 (ko) 적층 전자부품 및 그 제조방법
US20040212475A1 (en) Inductor or transformer having a ferromagnetic core that is formed on a printed circuit board
KR101532172B1 (ko) 칩 전자부품 및 그 실장기판
KR102130672B1 (ko) 적층 전자부품 및 그 제조방법
KR20160136048A (ko) 칩 전자부품 및 그 실장기판
JP2011054672A (ja) 電気磁気素子およびその製造方法
JP2009004791A (ja) 電磁気バンドギャップ構造物及び印刷回路基板
US20150187486A1 (en) Multilayer electronic component and manufacturing method thereof
KR20170058599A (ko) 코일 부품 및 그 실장 기판
JP5339974B2 (ja) インダクタ装置及びその製造方法
JP2013105756A (ja) 基板内蔵用電子部品および部品内蔵型基板
KR102105397B1 (ko) 칩 전자부품 및 그 실장기판
KR20150089279A (ko) 칩형 코일 부품
JP2013098539A (ja) インダクタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141125

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150602