JP2002196087A - 時間測定回路 - Google Patents
時間測定回路Info
- Publication number
- JP2002196087A JP2002196087A JP2000396322A JP2000396322A JP2002196087A JP 2002196087 A JP2002196087 A JP 2002196087A JP 2000396322 A JP2000396322 A JP 2000396322A JP 2000396322 A JP2000396322 A JP 2000396322A JP 2002196087 A JP2002196087 A JP 2002196087A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- phase
- circuit
- clock signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measuring Phase Differences (AREA)
- Measurement Of Unknown Time Intervals (AREA)
Abstract
(57)【要約】
【課題】微小な時間間隔を測定でき、基準クロック信号
の周波数を低くしながら分解能を向上でき、高い測定精
度を実現できる時間測定回路を提供する。 【解決手段】発振器１０と２０によって周期差ΔＴのク
ロック信号ＣＬＫ１とＣＬＫ２を生成し、パルス送信回
路５０はクロック信号ＣＬＫ１に応じて送信パルスＳＰ
を出力し、それに応じた反射波をパルス受信回路６０に
よって受信し、受信パルスＲＰを出力する。位相比較器
３０はクロック信号ＣＬＫ１とＣＬＫ２の位相を比較
し、同相信号Ｐ１を出力し、位相比較器４０は受信パル
スＲＰとクロック信号ＣＬＫ２の位相を比較し、同相信
号Ｐ２を出力し、カウンタ回路５０は同相信号Ｐ１が出
力されてから、同相信号Ｐ２が出力される間クロック信
号ＣＬＫ１をカウントし、そのカウント値Ｎとクロック
信号ＣＬＫ１とＣＬＫ２の周期差ΔＴに基づき送信パル
スＳＰと受信パルスＲＰとの時間差τを測定する。
の周波数を低くしながら分解能を向上でき、高い測定精
度を実現できる時間測定回路を提供する。 【解決手段】発振器１０と２０によって周期差ΔＴのク
ロック信号ＣＬＫ１とＣＬＫ２を生成し、パルス送信回
路５０はクロック信号ＣＬＫ１に応じて送信パルスＳＰ
を出力し、それに応じた反射波をパルス受信回路６０に
よって受信し、受信パルスＲＰを出力する。位相比較器
３０はクロック信号ＣＬＫ１とＣＬＫ２の位相を比較
し、同相信号Ｐ１を出力し、位相比較器４０は受信パル
スＲＰとクロック信号ＣＬＫ２の位相を比較し、同相信
号Ｐ２を出力し、カウンタ回路５０は同相信号Ｐ１が出
力されてから、同相信号Ｐ２が出力される間クロック信
号ＣＬＫ１をカウントし、そのカウント値Ｎとクロック
信号ＣＬＫ１とＣＬＫ２の周期差ΔＴに基づき送信パル
スＳＰと受信パルスＲＰとの時間差τを測定する。
Description
【０００１】
【発明の属する技術分野】本発明は、微小な時間差を有
する二つのパルス信号の時間間隔を測定する時間測定回
路に関するものである。
する二つのパルス信号の時間間隔を測定する時間測定回
路に関するものである。
【０００２】
【従来の技術】送信信号とその反射信号を受信した受信
信号との時間差を測定することで、反射物までの距離を
測定できることが一般に知られている。この測定原理
は、現在マイクロ波レーダーによる距離測定、また、超
音波を用いたソーナーによる水深測定など様々な測定機
器によって利用されている。これらの測定機器におい
て、伝搬媒体における信号の伝搬速度が既知の場合、距
離測定の精度は送信信号と受信信号との時間間隔の測定
精度によって決まる。距離測定に高い精度が要求される
場合、送信信号と受信信号との時間間隔を高精度に測定
することが必要である。
信号との時間差を測定することで、反射物までの距離を
測定できることが一般に知られている。この測定原理
は、現在マイクロ波レーダーによる距離測定、また、超
音波を用いたソーナーによる水深測定など様々な測定機
器によって利用されている。これらの測定機器におい
て、伝搬媒体における信号の伝搬速度が既知の場合、距
離測定の精度は送信信号と受信信号との時間間隔の測定
精度によって決まる。距離測定に高い精度が要求される
場合、送信信号と受信信号との時間間隔を高精度に測定
することが必要である。
【０００３】従来の測定装置では、送信信号と受信信号
との位相差を測定する、または、送信信号と受信信号と
の時間差に応じて電圧を積分し、積分信号のレベルを測
定するアナログ方式と、送信信号と受信信号によって測
定ゲートを開き、測定ゲートの間に所定の周波数を持つ
基準クロック信号を計数するディジタル方式などの測定
方法が利用されている。
との位相差を測定する、または、送信信号と受信信号と
の時間差に応じて電圧を積分し、積分信号のレベルを測
定するアナログ方式と、送信信号と受信信号によって測
定ゲートを開き、測定ゲートの間に所定の周波数を持つ
基準クロック信号を計数するディジタル方式などの測定
方法が利用されている。
【０００４】
【発明が解決しようとする課題】ところで、上述した従
来のアナログ方式の測定方法では、使用する回路素子の
精度によって、測定精度が影響される。例えば、時間間
隔に応じて電圧を積分し、積分信号のレベルを測定する
方法では、積分回路の線形性によって測定誤差が生じ
る。また、積分した電圧の信号レベルをアナログ／ディ
ジタル変換器を用いてディジタル量に変換するために、
回路構成が複雑になり、また、アナログ／ディジタル変
換器の変換誤差が測定誤差の原因となる。一方、基準ク
ロックを計数するディジタル方式では、測定可能な最小
時間間隔（以下、分解能という）が基準クロックの周期
によって決まる。微小な時間間隔を測定するため、即
ち、分解能を上げるために、基準クロックの周波数を高
くする必要があり、高周波で動作するカウンタなどが必
要となる。例えば、電波または光の反射によって反射物
との距離を測定する場合、センチメートルの分解能を得
るには、基準クロックの周波数がＧＨｚ（ギガヘルツ）
にもなり、現在汎用のディジタルＩＣを用いてこのよう
な高周波クロックを計数することが困難である。
来のアナログ方式の測定方法では、使用する回路素子の
精度によって、測定精度が影響される。例えば、時間間
隔に応じて電圧を積分し、積分信号のレベルを測定する
方法では、積分回路の線形性によって測定誤差が生じ
る。また、積分した電圧の信号レベルをアナログ／ディ
ジタル変換器を用いてディジタル量に変換するために、
回路構成が複雑になり、また、アナログ／ディジタル変
換器の変換誤差が測定誤差の原因となる。一方、基準ク
ロックを計数するディジタル方式では、測定可能な最小
時間間隔（以下、分解能という）が基準クロックの周期
によって決まる。微小な時間間隔を測定するため、即
ち、分解能を上げるために、基準クロックの周波数を高
くする必要があり、高周波で動作するカウンタなどが必
要となる。例えば、電波または光の反射によって反射物
との距離を測定する場合、センチメートルの分解能を得
るには、基準クロックの周波数がＧＨｚ（ギガヘルツ）
にもなり、現在汎用のディジタルＩＣを用いてこのよう
な高周波クロックを計数することが困難である。
【０００５】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、ディジタル回路を用いて微小な
時間間隔を測定でき、測定用の基準クロック信号の周波
数を低くしながら測定分解能を向上でき、測定精度を高
く維持できる時間測定回路を提供することにある。
のであり、その目的は、ディジタル回路を用いて微小な
時間間隔を測定でき、測定用の基準クロック信号の周波
数を低くしながら測定分解能を向上でき、測定精度を高
く維持できる時間測定回路を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明の時間測定回路は、微小な時間差を有する第
１のパルスと第２のパルスとの時間間隔を測定する時間
測定回路であって、第１の周波数の第１のクロック信号
を生成する第１の発振回路と、上記第１の周波数と異な
る第２の周波数の第２のクロック信号を生成する第２の
発振回路と、上記第１と第２のクロック信号の位相を比
較し、上記第１と第２のクロック信号の位相が等しくな
ることを示す第１の同相信号を出力する第１の位相比較
回路と、上記第１の同相信号に応じて上記第１のパルス
を出力するパルス生成回路と上記第１のパルスに応じて
得られた上記第２のパルスと上記第２のクロック信号と
の位相を比較し、上記第２のパルスと上記第２のクロッ
ク信号の位相が等しくなることを示す第２の同相信号を
出力する第２の位相比較回路と、上記第１のクロック信
号をカウントし、上記第１の同相信号に応じてカウント
値をリセットし、上記第２の同相信号に応じて上記カウ
ント値を保持するカウンタと、上記保持されたカウント
値と上記第１と第２のクロック信号の周期の差に応じて
上記第１のパルスと第２のパルスとの時間間隔を演算す
る演算回路とを有する。
め、本発明の時間測定回路は、微小な時間差を有する第
１のパルスと第２のパルスとの時間間隔を測定する時間
測定回路であって、第１の周波数の第１のクロック信号
を生成する第１の発振回路と、上記第１の周波数と異な
る第２の周波数の第２のクロック信号を生成する第２の
発振回路と、上記第１と第２のクロック信号の位相を比
較し、上記第１と第２のクロック信号の位相が等しくな
ることを示す第１の同相信号を出力する第１の位相比較
回路と、上記第１の同相信号に応じて上記第１のパルス
を出力するパルス生成回路と上記第１のパルスに応じて
得られた上記第２のパルスと上記第２のクロック信号と
の位相を比較し、上記第２のパルスと上記第２のクロッ
ク信号の位相が等しくなることを示す第２の同相信号を
出力する第２の位相比較回路と、上記第１のクロック信
号をカウントし、上記第１の同相信号に応じてカウント
値をリセットし、上記第２の同相信号に応じて上記カウ
ント値を保持するカウンタと、上記保持されたカウント
値と上記第１と第２のクロック信号の周期の差に応じて
上記第１のパルスと第２のパルスとの時間間隔を演算す
る演算回路とを有する。
【０００７】また、本発明では、好適には、上記演算回
路は、上記第１と第２のクロック信号の周期の差と上記
保持されたカウント値との積を演算する。
路は、上記第１と第２のクロック信号の周期の差と上記
保持されたカウント値との積を演算する。
【０００８】また、本発明の時間測定回路は、第１の周
波数の第１のクロック信号を生成する第１の発振回路
と、上記第１の周波数と異なる第２の周波数の第２のク
ロック信号を生成する第２の発振回路と、上記第１と第
２のクロック信号の位相を比較し、上記第１と第２のク
ロック信号の位相が等しくなることを示す第１の同相信
号を出力する第１の位相比較回路と、上記第１の同相信
号に応じて上記第１のパルスを出力するパルス生成回路
と、上記第１のパルスに応じて得られた上記第２のパル
スと上記第２のクロック信号との位相を比較し、上記第
２のパルスと上記第２のクロック信号の位相が等しくな
ることを示す第２の同相信号を出力する第２の位相比較
回路と、上記第１のクロック信号をカウントし、上記第
１の同相信号に応じてカウント値をリセットし、上記第
２の同相信号に応じて上記カウント値を保持する第１の
カウンタと、上記第１のクロック信号をカウントし、上
記第１の同相信号に応じてカウント値をリセットし、上
記第２のパルスが最初に入力したときの上記カウント値
を保持する第２のカウンタと、上記第１と第２のカウン
タのカウント値と上記第１と第２のクロック信号の周期
に応じて上記第１のパルスと第２のパルスとの時間間隔
を演算する演算回路とを有する。
波数の第１のクロック信号を生成する第１の発振回路
と、上記第１の周波数と異なる第２の周波数の第２のク
ロック信号を生成する第２の発振回路と、上記第１と第
２のクロック信号の位相を比較し、上記第１と第２のク
ロック信号の位相が等しくなることを示す第１の同相信
号を出力する第１の位相比較回路と、上記第１の同相信
号に応じて上記第１のパルスを出力するパルス生成回路
と、上記第１のパルスに応じて得られた上記第２のパル
スと上記第２のクロック信号との位相を比較し、上記第
２のパルスと上記第２のクロック信号の位相が等しくな
ることを示す第２の同相信号を出力する第２の位相比較
回路と、上記第１のクロック信号をカウントし、上記第
１の同相信号に応じてカウント値をリセットし、上記第
２の同相信号に応じて上記カウント値を保持する第１の
カウンタと、上記第１のクロック信号をカウントし、上
記第１の同相信号に応じてカウント値をリセットし、上
記第２のパルスが最初に入力したときの上記カウント値
を保持する第２のカウンタと、上記第１と第２のカウン
タのカウント値と上記第１と第２のクロック信号の周期
に応じて上記第１のパルスと第２のパルスとの時間間隔
を演算する演算回路とを有する。
【０００９】また、本発明では、好適には、上記演算回
路は、上記第１と第２のクロック信号の周期の差と上記
第１のカウンタのカウント値との積に、上記第１のクロ
ック信号の周期と上記第２のカウンタのカウント値との
積を加算する。
路は、上記第１と第２のクロック信号の周期の差と上記
第１のカウンタのカウント値との積に、上記第１のクロ
ック信号の周期と上記第２のカウンタのカウント値との
積を加算する。
【００１０】また、本発明の時間測定回路は、第１の周
波数の第１のクロック信号を生成する第１の発振回路
と、上記第１の周波数と異なる第２の周波数の第２のク
ロック信号を生成する第２の発振回路と、上記第１と第
２のクロック信号の位相を比較し、上記第１と第２のク
ロック信号の位相が等しくなることを示す第１の同相信
号を出力する第１の位相比較回路と、上記第１の同相信
号に応じて上記第１のパルスを出力するパルス生成回路
と、上記第１のパルスに応じて得られた上記第２のパル
スと上記第２のクロック信号との位相を比較し、上記第
２のパルスと上記第２のクロック信号の位相が等しくな
ることを示す第２の同相信号を出力する第２の位相比較
回路と、上記第１のクロック信号をカウントし、上記第
１の同相信号に応じてカウント値をリセットし、上記第
２の同相信号に応じて上記カウント値を保持する第１の
カウンタと、上記第１のクロック信号をカウントし、上
記第１の同相信号に応じてカウント値をリセットし、次
回に出力される上記第１の同相信号に応じて上記カウン
ト値を保持する第２のカウンタと、上記第１と第２のカ
ウンタのカウント値及び上記第１のクロック信号の周期
に応じて、上記第１のパルスと第２のパルスとの時間間
隔を演算する演算回路とを有する。
波数の第１のクロック信号を生成する第１の発振回路
と、上記第１の周波数と異なる第２の周波数の第２のク
ロック信号を生成する第２の発振回路と、上記第１と第
２のクロック信号の位相を比較し、上記第１と第２のク
ロック信号の位相が等しくなることを示す第１の同相信
号を出力する第１の位相比較回路と、上記第１の同相信
号に応じて上記第１のパルスを出力するパルス生成回路
と、上記第１のパルスに応じて得られた上記第２のパル
スと上記第２のクロック信号との位相を比較し、上記第
２のパルスと上記第２のクロック信号の位相が等しくな
ることを示す第２の同相信号を出力する第２の位相比較
回路と、上記第１のクロック信号をカウントし、上記第
１の同相信号に応じてカウント値をリセットし、上記第
２の同相信号に応じて上記カウント値を保持する第１の
カウンタと、上記第１のクロック信号をカウントし、上
記第１の同相信号に応じてカウント値をリセットし、次
回に出力される上記第１の同相信号に応じて上記カウン
ト値を保持する第２のカウンタと、上記第１と第２のカ
ウンタのカウント値及び上記第１のクロック信号の周期
に応じて、上記第１のパルスと第２のパルスとの時間間
隔を演算する演算回路とを有する。
【００１１】さらに、本発明では、好適には、上記演算
回路は、上記第１のクロック信号の周期と上記第１のカ
ウンタのカウント値との積を、上記第２のカウンタのカ
ウント値に応じた値で割る。
回路は、上記第１のクロック信号の周期と上記第１のカ
ウンタのカウント値との積を、上記第２のカウンタのカ
ウント値に応じた値で割る。
【００１２】
【発明の実施の形態】第１実施形態 図１は本発明に係る時間測定回路の第１の実施形態を示
す回路図である。図示のように、本実施形態の時間測定
回路は、発振器１０，２０，位相比較器３０，４０、パ
ルス送信回路５０、パルス受信回路６０、カウンタ回路
７０、及び時間間隔演算回路８０によって構成されてい
る。
す回路図である。図示のように、本実施形態の時間測定
回路は、発振器１０，２０，位相比較器３０，４０、パ
ルス送信回路５０、パルス受信回路６０、カウンタ回路
７０、及び時間間隔演算回路８０によって構成されてい
る。
【００１３】発振器１０は、周波数ｆ１で発振し、クロ
ック信号ＣＬＫ１を出力する。発振器２０は、周波数ｆ
２で発振し、クロック信号ＣＬＫ２を出力する。ここ
で、クロック信号ＣＬＫ１の周期をＴ１（Ｔ１＝１／ｆ
１）とし、クロック信号ＣＬＫ２の周期をＴ２（Ｔ２＝
１／ｆ２）とし、且つ、Ｔ２＞Ｔ１とする。好ましく
は、クロック信号ＣＬＫ１とＣＬＫ２の周期の差ΔＴ
（Ｔ２−Ｔ１）が、クロック信号ＣＬＫ１の周期Ｔ１の
１％〜１０％の間に設定される。
ック信号ＣＬＫ１を出力する。発振器２０は、周波数ｆ
２で発振し、クロック信号ＣＬＫ２を出力する。ここ
で、クロック信号ＣＬＫ１の周期をＴ１（Ｔ１＝１／ｆ
１）とし、クロック信号ＣＬＫ２の周期をＴ２（Ｔ２＝
１／ｆ２）とし、且つ、Ｔ２＞Ｔ１とする。好ましく
は、クロック信号ＣＬＫ１とＣＬＫ２の周期の差ΔＴ
（Ｔ２−Ｔ１）が、クロック信号ＣＬＫ１の周期Ｔ１の
１％〜１０％の間に設定される。
【００１４】位相比較器３０は、クロック信号ＣＬＫ１
とＣＬＫ２の位相を比較し、クロック信号ＣＬＫ１とＣ
ＬＫ２の位相が一致したとき、同相信号Ｐ１を出力す
る。位相比較器４０は、クロック信号ＣＬＫ２とパルス
受信回路６０から出力された受信パルスＲＰとの位相を
比較し、クロック信号ＣＬＫ２と受信パルスＲＰの位相
が一致したとき、同相信号Ｐ２を出力する。
とＣＬＫ２の位相を比較し、クロック信号ＣＬＫ１とＣ
ＬＫ２の位相が一致したとき、同相信号Ｐ１を出力す
る。位相比較器４０は、クロック信号ＣＬＫ２とパルス
受信回路６０から出力された受信パルスＲＰとの位相を
比較し、クロック信号ＣＬＫ２と受信パルスＲＰの位相
が一致したとき、同相信号Ｐ２を出力する。
【００１５】パルス送信回路５０は、クロック信号ＣＬ
Ｋ１に同期して所定の幅を持つ送信パルスＳＰを生成
し、出力する。パルス受信回路６０は、パルスＳＰに応
じて、例えば反射物からの反射信号を受信し、受信パル
スＲＰを出力する。
Ｋ１に同期して所定の幅を持つ送信パルスＳＰを生成
し、出力する。パルス受信回路６０は、パルスＳＰに応
じて、例えば反射物からの反射信号を受信し、受信パル
スＲＰを出力する。
【００１６】カウンタ回路７０は、位相比較器３０から
出力される同相信号Ｐ１によってリセットし、クロック
信号ＣＬＫ１で計数を始める。そして、位相比較器４０
から出力される同相信号Ｐ２に応じてカウント値Ｎを保
持して、時間間隔演算回路８０に出力する。なお、カウ
ンタ回路７０は、クロック信号ＣＬＫ１の代わりに、ク
ロック信号ＣＬＫ２を計数してもよい。
出力される同相信号Ｐ１によってリセットし、クロック
信号ＣＬＫ１で計数を始める。そして、位相比較器４０
から出力される同相信号Ｐ２に応じてカウント値Ｎを保
持して、時間間隔演算回路８０に出力する。なお、カウ
ンタ回路７０は、クロック信号ＣＬＫ１の代わりに、ク
ロック信号ＣＬＫ２を計数してもよい。
【００１７】時間間隔演算回路８０は、カウンタ回路７
０から出力されたカウント値Ｎ及びクロック信号ＣＬＫ
１とＣＬＫ２の周期Ｔ１とＴ２に応じて、送信パルスＳ
Ｐと受信パルスＲＰとの時間間隔τを演算する。
０から出力されたカウント値Ｎ及びクロック信号ＣＬＫ
１とＣＬＫ２の周期Ｔ１とＴ２に応じて、送信パルスＳ
Ｐと受信パルスＲＰとの時間間隔τを演算する。
【００１８】本実施形態の時間測定回路は、パルス送信
回路５０によって出力された送信パルスＳＰとパルス受
信回路６０によって出力された受信パルスＲＰとの時間
間隔を測定することによって、送信パルスＳＰの送信点
と反射物までの伝搬路の長さを測定し、即ち送信パルス
ＳＰの送信点と反射物との距離を測定する。例えば、送
信パルスＳＰと受信パルスＲＰとの時間間隔τが測定で
き、かつパルス送信点と反射物との間の伝搬路において
パルス信号の伝搬速度がｖと分かっている場合、パルス
送信点と反射物との距離ｄは、次式によって求められ
る。
回路５０によって出力された送信パルスＳＰとパルス受
信回路６０によって出力された受信パルスＲＰとの時間
間隔を測定することによって、送信パルスＳＰの送信点
と反射物までの伝搬路の長さを測定し、即ち送信パルス
ＳＰの送信点と反射物との距離を測定する。例えば、送
信パルスＳＰと受信パルスＲＰとの時間間隔τが測定で
き、かつパルス送信点と反射物との間の伝搬路において
パルス信号の伝搬速度がｖと分かっている場合、パルス
送信点と反射物との距離ｄは、次式によって求められ
る。
【００１９】
【数１】
【００２０】例えば、パルス送信回路５０によってパル
ス変調された電波を送信し、当該パルス変調された電波
が障害物によって反射され、パルス受信回路６０によっ
て反射波に応じて受信パルスＲＰが生成される場合、送
信パルスＳＰと受信パルスＲＰとの時間間隔及び空中に
おける電波の伝搬速度ｃに応じて、障害物までの距離を
測定することができる。また、水中においてパルス送信
回路５０でパルス変調された超音波信号を送信し、水中
の障害物によって超音波が反射され、パルス受信回路６
０によって受信された反射波に応じて受信パルスＲＰが
生成されると、送信パルスＳＰと受信パルスＲＰとの時
間間隔及び水中における超音波信号の伝搬速度に応じ
て、障害物までの距離を測定できる。また、電波の代わ
りに、パルス変調された光を用いて距離を測定すること
もできる。
ス変調された電波を送信し、当該パルス変調された電波
が障害物によって反射され、パルス受信回路６０によっ
て反射波に応じて受信パルスＲＰが生成される場合、送
信パルスＳＰと受信パルスＲＰとの時間間隔及び空中に
おける電波の伝搬速度ｃに応じて、障害物までの距離を
測定することができる。また、水中においてパルス送信
回路５０でパルス変調された超音波信号を送信し、水中
の障害物によって超音波が反射され、パルス受信回路６
０によって受信された反射波に応じて受信パルスＲＰが
生成されると、送信パルスＳＰと受信パルスＲＰとの時
間間隔及び水中における超音波信号の伝搬速度に応じ
て、障害物までの距離を測定できる。また、電波の代わ
りに、パルス変調された光を用いて距離を測定すること
もできる。
【００２１】上述した測定原理は、レーダーまたはソー
ナーによってすでに実用化されている。しかし、簡素な
回路によって短い時間間隔を精度よく測定することが容
易ではなく、特に時間間隔がｎｓ（ナノ秒）またはそれ
以下の場合、従来のディジタル回路による測定はほとん
ど不可能となる。例えば、電波または光によって数セン
チメートルの分解能で距離を測定する場合、送信パルス
と受信パルスとの時間間隔をナノ秒以下の分解能で測定
することが要求される。
ナーによってすでに実用化されている。しかし、簡素な
回路によって短い時間間隔を精度よく測定することが容
易ではなく、特に時間間隔がｎｓ（ナノ秒）またはそれ
以下の場合、従来のディジタル回路による測定はほとん
ど不可能となる。例えば、電波または光によって数セン
チメートルの分解能で距離を測定する場合、送信パルス
と受信パルスとの時間間隔をナノ秒以下の分解能で測定
することが要求される。
【００２２】本実施形態の時間測定回路は、簡単な回路
構成によって微小な時間間隔を精度よく測定するために
考案されたものである。図２は、本実施形態の時間測定
回路のタイミングチャートである。以下、図１と図２を
参照しつつ、本実施形態の時間測定回路の動作について
説明する。
構成によって微小な時間間隔を精度よく測定するために
考案されたものである。図２は、本実施形態の時間測定
回路のタイミングチャートである。以下、図１と図２を
参照しつつ、本実施形態の時間測定回路の動作について
説明する。
【００２３】図２（ａ）と（ｂ）には、クロック信号Ｃ
ＬＫ１とＣＬＫ２の波形を示している。上述したよう
に、クロック信号ＣＬＫ１の周期がＴ１、クロック信号
ＣＬＫ２の周期がＴ２であり、その差ΔＴがＴ２−Ｔ１
である。ここで、ΔＴは、例えば、クロック信号ＣＬＫ
１の周期Ｔ１の１％〜１０％に設定される。
ＬＫ１とＣＬＫ２の波形を示している。上述したよう
に、クロック信号ＣＬＫ１の周期がＴ１、クロック信号
ＣＬＫ２の周期がＴ２であり、その差ΔＴがＴ２−Ｔ１
である。ここで、ΔＴは、例えば、クロック信号ＣＬＫ
１の周期Ｔ１の１％〜１０％に設定される。
【００２４】図２（ｃ）に示すように、クロック信号Ｃ
ＬＫ１に同期して、例えば、クロック信号ＣＬＫ１の立
ち上がりエッジに応じて、パルス送信回路５０によって
送信パルスＳＰが出力される。この送信パルスＳＰが目
標物によって反射されると、パルス受信回路６０によっ
て反射波に基づき受信パルスＲＰが生成される。図２
（ｄ）には、受信パルスＲＰのタイミングを示してい
る。
ＬＫ１に同期して、例えば、クロック信号ＣＬＫ１の立
ち上がりエッジに応じて、パルス送信回路５０によって
送信パルスＳＰが出力される。この送信パルスＳＰが目
標物によって反射されると、パルス受信回路６０によっ
て反射波に基づき受信パルスＲＰが生成される。図２
（ｄ）には、受信パルスＲＰのタイミングを示してい
る。
【００２５】目標物が静止状態、また、少なくとも測定
する間静止状態にあると認められる場合、例えば、低速
で移動する場合、測定時間中送信パルスＳＰと受信パル
スＲＰの時間間隔τが一定に保つ。
する間静止状態にあると認められる場合、例えば、低速
で移動する場合、測定時間中送信パルスＳＰと受信パル
スＲＰの時間間隔τが一定に保つ。
【００２６】図２（ｅ）に示すように、クロック信号Ｃ
ＬＫ１とＣＬＫ２の位相が一致したとき、位相比較器３
０から同相信号Ｐ１が出力される。同相信号Ｐ１が出力
された時間ｔ０から、クロック信号ＣＬＫ１の周期毎
に、クロック信号ＣＬＫ１とクロック信号ＣＬＫ２の位
相差がΔＴだけ増していく。
ＬＫ１とＣＬＫ２の位相が一致したとき、位相比較器３
０から同相信号Ｐ１が出力される。同相信号Ｐ１が出力
された時間ｔ０から、クロック信号ＣＬＫ１の周期毎
に、クロック信号ＣＬＫ１とクロック信号ＣＬＫ２の位
相差がΔＴだけ増していく。
【００２７】図２（ｆ）に示すように、例えば、クロッ
ク信号ＣＬＫ２のＮ周期目の時間ｔ１において、受信パ
ルスＲＰとクロック信号ＣＬＫ２の位相が一致した場
合、位相比較器４０によって、同相信号Ｐ２が出力され
る。このため、送信パルスＳＰと受信パルスＲＰとの時
間差τが次式によって求められる。
ク信号ＣＬＫ２のＮ周期目の時間ｔ１において、受信パ
ルスＲＰとクロック信号ＣＬＫ２の位相が一致した場
合、位相比較器４０によって、同相信号Ｐ２が出力され
る。このため、送信パルスＳＰと受信パルスＲＰとの時
間差τが次式によって求められる。
【００２８】
【数２】
【００２９】式（２）のＮは、同相信号Ｐ１が出力され
てから、同相信号Ｐ２が出力されるまでの間にクロック
信号ＣＬＫ１（またはクロック信号ＣＬＫ２）の周期で
あり、図１に示す時間測定回路においてカウンタ回路７
０によって測定され、カウント値として出力される。即
ち、図２（ｇ）に示すように、カウンタ回路７０は、同
相信号Ｐ１に応じてリセットされ、そのカウント値がク
リアされる。クロック信号ＣＬＫ１（またはクロック信
号ＣＬＫ２）に応じて計数をはじめ、同相信号Ｐ２が出
力した時点のカウント値は、同相信号Ｐ１からＰ２まで
の間のクロック信号ＣＬＫ１またはクロック信号ＣＬＫ
２の周期Ｎとなる。
てから、同相信号Ｐ２が出力されるまでの間にクロック
信号ＣＬＫ１（またはクロック信号ＣＬＫ２）の周期で
あり、図１に示す時間測定回路においてカウンタ回路７
０によって測定され、カウント値として出力される。即
ち、図２（ｇ）に示すように、カウンタ回路７０は、同
相信号Ｐ１に応じてリセットされ、そのカウント値がク
リアされる。クロック信号ＣＬＫ１（またはクロック信
号ＣＬＫ２）に応じて計数をはじめ、同相信号Ｐ２が出
力した時点のカウント値は、同相信号Ｐ１からＰ２まで
の間のクロック信号ＣＬＫ１またはクロック信号ＣＬＫ
２の周期Ｎとなる。
【００３０】このように、同相信号Ｐ２が出力したとき
カウンタ回路７０のカウント値Ｎを読み取れば、当該カ
ウント値Ｎに応じて、式（２）に基づいて送信パルスＳ
Ｐと受信パルスＲＰとの時間間隔τを計算できる。この
場合、時間間隔τの測定精度は、クロック信号ＣＬＫ１
の周期Ｔ１及びクロック信号ＣＬＫ２の周期Ｔ２の精度
によって決まる。また、測定可能な最小時間間隔、即ち
分解能はクロック信号ＣＬＫ１とＣＬＫ２の周期差ΔＴ
によって決まる。このため、従来の基準クロックを計数
して時間間隔を測定する方法に較べて、本実施形態の時
間測定回路では、測定分解能が大幅に向上し、微小な時
間差を測定することが可能である。また、安定した発振
周波数を持つ発振器１０と２０を用いることによって、
高精度な測定結果が得られる。
カウンタ回路７０のカウント値Ｎを読み取れば、当該カ
ウント値Ｎに応じて、式（２）に基づいて送信パルスＳ
Ｐと受信パルスＲＰとの時間間隔τを計算できる。この
場合、時間間隔τの測定精度は、クロック信号ＣＬＫ１
の周期Ｔ１及びクロック信号ＣＬＫ２の周期Ｔ２の精度
によって決まる。また、測定可能な最小時間間隔、即ち
分解能はクロック信号ＣＬＫ１とＣＬＫ２の周期差ΔＴ
によって決まる。このため、従来の基準クロックを計数
して時間間隔を測定する方法に較べて、本実施形態の時
間測定回路では、測定分解能が大幅に向上し、微小な時
間差を測定することが可能である。また、安定した発振
周波数を持つ発振器１０と２０を用いることによって、
高精度な測定結果が得られる。
【００３１】図１に示す時間測定回路において、位相比
較器３０，４０は、それぞれ入力される二つの信号の位
相が一致したタイミングを検出すればよい。このため、
ＰＬＬ回路などに用いられる複雑な位相検出回路を用い
ることなく、Ｄフリップフロップによって位相比較器３
０と４０を簡単に構成することできる。例えば、図３
（ａ）に示すように、位相比較器３０をＤフリップフロ
ップＤＦＦ１によって構成する場合、当該Ｄフリップフ
ロップＤＦＦ１のデータ入力端子Ｄにクロック信号ＣＬ
Ｋ１が入力され、クロック入力端子ＣＫにクロック信号
ＣＬＫ２が入力される。即ち、ＤフリップフロップＤＦ
Ｆ１のデータ入力端子Ｄは図１に示す位相比較器３０の
入力端子Ａを形成し、クロック入力端子ＣＫは位相比較
器３０の入力端子Ｂを形成している。また、Ｄフリップ
フロップＤＦＦ１の出力端子Ｑは、位相比較器３０の位
相比較結果を出力する出力端子Ｃを形成している。
較器３０，４０は、それぞれ入力される二つの信号の位
相が一致したタイミングを検出すればよい。このため、
ＰＬＬ回路などに用いられる複雑な位相検出回路を用い
ることなく、Ｄフリップフロップによって位相比較器３
０と４０を簡単に構成することできる。例えば、図３
（ａ）に示すように、位相比較器３０をＤフリップフロ
ップＤＦＦ１によって構成する場合、当該Ｄフリップフ
ロップＤＦＦ１のデータ入力端子Ｄにクロック信号ＣＬ
Ｋ１が入力され、クロック入力端子ＣＫにクロック信号
ＣＬＫ２が入力される。即ち、ＤフリップフロップＤＦ
Ｆ１のデータ入力端子Ｄは図１に示す位相比較器３０の
入力端子Ａを形成し、クロック入力端子ＣＫは位相比較
器３０の入力端子Ｂを形成している。また、Ｄフリップ
フロップＤＦＦ１の出力端子Ｑは、位相比較器３０の位
相比較結果を出力する出力端子Ｃを形成している。
【００３２】図３（ｂ）に示すように、クロック信号Ｃ
ＬＫ１とＣＬＫ２の位相が一致したとき、Ｄフリップフ
ロップＤＦＦ１の出力端子Ｑがローレベル“Ｌ”からハ
イレベル“Ｈ”に切り替わる。即ち、Ｄフリップフロッ
プ３２の出力端子Ｑからの出力信号の立ち上がりエッジ
は、クロック信号ＣＬＫ１とＣＬＫ２の位相が一致する
タイミングを表す。このため、ＤフリップフロップＤＦ
Ｆ１の出力端子Ｑからの出力信号が同相信号Ｐ１として
カウンタ回路７０に出力される。
ＬＫ１とＣＬＫ２の位相が一致したとき、Ｄフリップフ
ロップＤＦＦ１の出力端子Ｑがローレベル“Ｌ”からハ
イレベル“Ｈ”に切り替わる。即ち、Ｄフリップフロッ
プ３２の出力端子Ｑからの出力信号の立ち上がりエッジ
は、クロック信号ＣＬＫ１とＣＬＫ２の位相が一致する
タイミングを表す。このため、ＤフリップフロップＤＦ
Ｆ１の出力端子Ｑからの出力信号が同相信号Ｐ１として
カウンタ回路７０に出力される。
【００３３】同じく、図４（ａ）に示すように、Ｄフリ
ップフロップＤＦＦ２によって位相比較器４０を構成す
る場合、Ｄフリップフロップ４２のデータ入力端子Ｄに
受信パルスＲＰが入力され、クロック入力端子ＣＫにク
ロック信号ＣＬＫ２が入力される。図４（ｂ）に示すよ
うに、受信パルスＰＲとクロック信号ＣＬＫ２の位相が
一致したとき、ＤフリップフロップＤＦＦ２の出力端子
Ｑがローレベル“Ｌ”からハイレベル“Ｈ”に切り替わ
る。即ち、ＤフリップフロップＤＦＦ２の出力端子Ｑか
らの出力信号の立ち上がりエッジは、受信パルスＲＰと
クロック信号ＣＬＫ２との位相が一致するタイミングを
表す。このため、ＤフリップフロップＤＦＦ２の出力端
子Ｑからの出力信号が同相信号Ｐ２としてカウンタ回路
７０に出力される。
ップフロップＤＦＦ２によって位相比較器４０を構成す
る場合、Ｄフリップフロップ４２のデータ入力端子Ｄに
受信パルスＲＰが入力され、クロック入力端子ＣＫにク
ロック信号ＣＬＫ２が入力される。図４（ｂ）に示すよ
うに、受信パルスＰＲとクロック信号ＣＬＫ２の位相が
一致したとき、ＤフリップフロップＤＦＦ２の出力端子
Ｑがローレベル“Ｌ”からハイレベル“Ｈ”に切り替わ
る。即ち、ＤフリップフロップＤＦＦ２の出力端子Ｑか
らの出力信号の立ち上がりエッジは、受信パルスＲＰと
クロック信号ＣＬＫ２との位相が一致するタイミングを
表す。このため、ＤフリップフロップＤＦＦ２の出力端
子Ｑからの出力信号が同相信号Ｐ２としてカウンタ回路
７０に出力される。
【００３４】図１に示すカウンタ回路７０は、出力ラッ
チ付きのカウンタによって構成される。図５にカウンタ
回路７０の一構成例を示している。図示のように、カウ
ンタ回路７０はカウンタ７１とラッチ回路７２によって
構成されている。カウンタ７１は、同相信号Ｐ１によっ
てリセットされ、カウント値がクリアされると、クロッ
ク信号ＣＬＫ１に応じて計数を始める。そして、同相信
号Ｐ２が入力されるときのカウント値がラッチ回路７２
によって保持される。
チ付きのカウンタによって構成される。図５にカウンタ
回路７０の一構成例を示している。図示のように、カウ
ンタ回路７０はカウンタ７１とラッチ回路７２によって
構成されている。カウンタ７１は、同相信号Ｐ１によっ
てリセットされ、カウント値がクリアされると、クロッ
ク信号ＣＬＫ１に応じて計数を始める。そして、同相信
号Ｐ２が入力されるときのカウント値がラッチ回路７２
によって保持される。
【００３５】カウンタ７１は、例えば、ｎビットの２進
カウンタであり、そのリセット信号端子ＣＲに同相信号
Ｐ１が入力され、クロック信号端子ＣＫにクロック信号
ＣＬＫ１またはクロック信号ＣＬＫ２が入力される。ラ
ッチ回路７２は、例えば、ｎビットのラッチ回路で構成
され、同相信号Ｐ２の立ち上がりエッジでカウンタ７１
のカウント値Ｎをラッチする。カウント値Ｎは時間間隔
演算回路８０に出力され、時間間隔演算回路８０におい
て、式（２）に従って時間間隔τが計算される。
カウンタであり、そのリセット信号端子ＣＲに同相信号
Ｐ１が入力され、クロック信号端子ＣＫにクロック信号
ＣＬＫ１またはクロック信号ＣＬＫ２が入力される。ラ
ッチ回路７２は、例えば、ｎビットのラッチ回路で構成
され、同相信号Ｐ２の立ち上がりエッジでカウンタ７１
のカウント値Ｎをラッチする。カウント値Ｎは時間間隔
演算回路８０に出力され、時間間隔演算回路８０におい
て、式（２）に従って時間間隔τが計算される。
【００３６】以上説明したように、本実施形態によれ
ば、フリップフロップ、カウンタなど簡単な論理回路を
組み合わせることによって微小な時間間隔を測定するこ
とができ、測定分解能は、二つの発振器によって生成さ
れるクロック信号の周期の差によって決定されるので、
従来の基準クロックを計数する測定方法に較べて、分解
能の大幅な向上を実現でき、さらに安定した発振周波数
を持つ発振器を用いてクロック信号を生成することによ
って、高精度な測定結果が得られる。
ば、フリップフロップ、カウンタなど簡単な論理回路を
組み合わせることによって微小な時間間隔を測定するこ
とができ、測定分解能は、二つの発振器によって生成さ
れるクロック信号の周期の差によって決定されるので、
従来の基準クロックを計数する測定方法に較べて、分解
能の大幅な向上を実現でき、さらに安定した発振周波数
を持つ発振器を用いてクロック信号を生成することによ
って、高精度な測定結果が得られる。
【００３７】第２実施形態 図６は本発明に係る時間測定回路の第２の実施形態を示
す回路図である。図示のように、本実施形態の時間測定
回路は、発振器１０，２０，位相比較器３０，４０、パ
ルス送信回路５０、パルス受信回路６０、カウンタ回路
７０、時間間隔演算回路８０、ＲＳフリップフロップ９
０、及びカウンタ回路１００によって構成されている。
図１に示す時間測定回路の第１の実施形態に比較する
と、本実施形態ではＲＳフリップフロップ９０及びカウ
ンタ回路１００が追加されている。
す回路図である。図示のように、本実施形態の時間測定
回路は、発振器１０，２０，位相比較器３０，４０、パ
ルス送信回路５０、パルス受信回路６０、カウンタ回路
７０、時間間隔演算回路８０、ＲＳフリップフロップ９
０、及びカウンタ回路１００によって構成されている。
図１に示す時間測定回路の第１の実施形態に比較する
と、本実施形態ではＲＳフリップフロップ９０及びカウ
ンタ回路１００が追加されている。
【００３８】上述した第１の実施形態における時間間隔
の測定において、送信パルスＳＰと受信パルスＲＰとの
時間差τがクロック信号ＣＬＫ１の周期Ｔ１より大きい
場合がある。この場合に、例えば同相信号Ｐ１に応じ
て、パルス送信回路５０によって送信パルスＳＰの出力
を始めるとすると、最初の受信パルスＲＰを受信される
のは、同相信号Ｐ１からクロック信号ＣＬＫ１の２周期
目以降になる。図１に示す第１の実施形態の時間測定回
路は、その原理によって送信パルスＳＰと受信パルスＲ
Ｐとの時間差τのうち、クロック信号ＣＬＫ１の１周期
以下の部分のみを測定でき、１周期を越えた部分を測定
することができない。即ち、例えば、時間差τがｋＴ１
＋Δτとすると（ｋは整数、且つΔτ＜Ｔ１）、図１に
示す時間測定回路は、Δτの部分のみを測定可能で、τ
全体を測定することができない。このため、図１に示す
第１の実施形態の時間測定回路を用いては、時間間隔τ
を正しく測定することができなくなる。
の測定において、送信パルスＳＰと受信パルスＲＰとの
時間差τがクロック信号ＣＬＫ１の周期Ｔ１より大きい
場合がある。この場合に、例えば同相信号Ｐ１に応じ
て、パルス送信回路５０によって送信パルスＳＰの出力
を始めるとすると、最初の受信パルスＲＰを受信される
のは、同相信号Ｐ１からクロック信号ＣＬＫ１の２周期
目以降になる。図１に示す第１の実施形態の時間測定回
路は、その原理によって送信パルスＳＰと受信パルスＲ
Ｐとの時間差τのうち、クロック信号ＣＬＫ１の１周期
以下の部分のみを測定でき、１周期を越えた部分を測定
することができない。即ち、例えば、時間差τがｋＴ１
＋Δτとすると（ｋは整数、且つΔτ＜Ｔ１）、図１に
示す時間測定回路は、Δτの部分のみを測定可能で、τ
全体を測定することができない。このため、図１に示す
第１の実施形態の時間測定回路を用いては、時間間隔τ
を正しく測定することができなくなる。
【００３９】本実施形態において、第１の実施形態の時
間測定回路にＲＳフリップフロップ９０及びカウンタ回
路１００を追加することによって、クロック信号ＣＬＫ
１またはＣＬＫ２の周期より長い時間差τを正確に測定
できる。以下、本実施形態において追加された部分につ
いて説明する。
間測定回路にＲＳフリップフロップ９０及びカウンタ回
路１００を追加することによって、クロック信号ＣＬＫ
１またはＣＬＫ２の周期より長い時間差τを正確に測定
できる。以下、本実施形態において追加された部分につ
いて説明する。
【００４０】ＲＳフリップフロップ９０のリセット信号
入力端子Ｒに同相信号Ｐ１が入力され、セット信号入力
端子Ｓに受信パルスＲＰが入力される。即ち、ＲＳフリ
ップフロップ９０は、同相信号Ｐ１によってリセットさ
れ、出力端子Ｑがローレベルに保持され、受信パルスＲ
Ｐによってセットされ、出力端子Ｑがハイレベルに切り
替わる。それ以降、受信パルスＲＰが入力されても出力
端子Ｑがハイレベルに保持されるまま、ＲＳフリップフ
ロップ９０の出力状態が次の同相信号Ｐ１が入力される
まで変化しない。ＲＳフリップフロップ９０の出力端子
Ｑから出力される信号ＳＬは、カウンタ回路１００のラ
ッチ入力端子ＬＴに入力される。
入力端子Ｒに同相信号Ｐ１が入力され、セット信号入力
端子Ｓに受信パルスＲＰが入力される。即ち、ＲＳフリ
ップフロップ９０は、同相信号Ｐ１によってリセットさ
れ、出力端子Ｑがローレベルに保持され、受信パルスＲ
Ｐによってセットされ、出力端子Ｑがハイレベルに切り
替わる。それ以降、受信パルスＲＰが入力されても出力
端子Ｑがハイレベルに保持されるまま、ＲＳフリップフ
ロップ９０の出力状態が次の同相信号Ｐ１が入力される
まで変化しない。ＲＳフリップフロップ９０の出力端子
Ｑから出力される信号ＳＬは、カウンタ回路１００のラ
ッチ入力端子ＬＴに入力される。
【００４１】カウンタ回路１００は、同相信号Ｐ１によ
ってカウント値がクリアされ、クロック信号ＣＬＫ１で
計数を始める。そして、ＲＳフリップフロップ９０の出
力信号ＳＬに応じて、例えば、信号ＳＬの立ち上がりエ
ッジでカウンタ回路１００のカウント値ｋを保持して時
間間隔演算回路８０に出力する。
ってカウント値がクリアされ、クロック信号ＣＬＫ１で
計数を始める。そして、ＲＳフリップフロップ９０の出
力信号ＳＬに応じて、例えば、信号ＳＬの立ち上がりエ
ッジでカウンタ回路１００のカウント値ｋを保持して時
間間隔演算回路８０に出力する。
【００４２】上述したように、ＲＳフリップフロップ９
０とカウンタ回路１００によって構成された回路におい
て、同相信号Ｐ１に応じてクロック信号ＣＬＫ１を計数
しはじめる。そして、最初の受信パルスＲＰが受信した
タイミングで計数値ｋが保持される。このため、当該計
数値ｋに応じて、送信パルスＳＰと受信パルスＲＰとの
時間間隔τの内、クロック信号ＣＬＫ１の周期を越えた
部分ｋＴ１を測定することができる。
０とカウンタ回路１００によって構成された回路におい
て、同相信号Ｐ１に応じてクロック信号ＣＬＫ１を計数
しはじめる。そして、最初の受信パルスＲＰが受信した
タイミングで計数値ｋが保持される。このため、当該計
数値ｋに応じて、送信パルスＳＰと受信パルスＲＰとの
時間間隔τの内、クロック信号ＣＬＫ１の周期を越えた
部分ｋＴ１を測定することができる。
【００４３】図７は、本実施形態の時間測定回路のタイ
ミングチャートである。以下、図６及び図７を参照しつ
つ、本実施形態の時間測定回路の動作について説明す
る。図７（ａ）と（ｂ）にはそれぞれクロック信号ＣＬ
Ｋ１とＣＬＫ２を示している。クロック信号ＣＬＫ１に
同期して、例えば、クロック信号ＣＬＫ１の立ち上がり
エッジに応じてパルス送信回路５０によって出力される
送信パルスＳＰを同図（ｃ）に示している。
ミングチャートである。以下、図６及び図７を参照しつ
つ、本実施形態の時間測定回路の動作について説明す
る。図７（ａ）と（ｂ）にはそれぞれクロック信号ＣＬ
Ｋ１とＣＬＫ２を示している。クロック信号ＣＬＫ１に
同期して、例えば、クロック信号ＣＬＫ１の立ち上がり
エッジに応じてパルス送信回路５０によって出力される
送信パルスＳＰを同図（ｃ）に示している。
【００４４】時間ｔ０において、クロック信号ＣＬＫ１
とＣＬＫ２の位相が一致し、同相信号Ｐ１が立ち上が
る。ここで、例えば、図７（ｄ）に示すように、同相信
号Ｐ１が立ち上がってからクロック信号ＣＬＫ１の２周
期目において最初の受信パルスＲＰが出力される。以
降、クロック信号ＣＬＫ１の各周期において受信パルス
ＲＰが出力される。
とＣＬＫ２の位相が一致し、同相信号Ｐ１が立ち上が
る。ここで、例えば、図７（ｄ）に示すように、同相信
号Ｐ１が立ち上がってからクロック信号ＣＬＫ１の２周
期目において最初の受信パルスＲＰが出力される。以
降、クロック信号ＣＬＫ１の各周期において受信パルス
ＲＰが出力される。
【００４５】同相信号Ｐ１の立ち上がりエッジに応じ
て、カウンタ回路７０と１００がそれぞれリセットさ
れ、クロック信号ＣＬＫ１（またはクロック信号ＣＬＫ
２）を計数しはじめる。
て、カウンタ回路７０と１００がそれぞれリセットさ
れ、クロック信号ＣＬＫ１（またはクロック信号ＣＬＫ
２）を計数しはじめる。
【００４６】図７（ｆ）に示すように、時間ｔ１におい
てクロック信号ＣＬＫ２と受信パルスＲＰの位相が一致
し、位相比較器４０から出力される同相信号Ｐ２が立ち
上がる。これに応じて、図７（ｇ）に示すように、カウ
ンタ回路７０のカウント値Ｎが保持される。また、図７
（ｈ）に示すように、最初の受信パルスＲＰを受信した
ときカウンタ回路１００のカウント値ｋが保持される。
即ち、カウント値ｋは同相信号Ｐ１が出力されてから最
初の受信パルスＲＰが出力される間のクロック信号ＣＬ
Ｋ１の周期の数を示す。
てクロック信号ＣＬＫ２と受信パルスＲＰの位相が一致
し、位相比較器４０から出力される同相信号Ｐ２が立ち
上がる。これに応じて、図７（ｇ）に示すように、カウ
ンタ回路７０のカウント値Ｎが保持される。また、図７
（ｈ）に示すように、最初の受信パルスＲＰを受信した
ときカウンタ回路１００のカウント値ｋが保持される。
即ち、カウント値ｋは同相信号Ｐ１が出力されてから最
初の受信パルスＲＰが出力される間のクロック信号ＣＬ
Ｋ１の周期の数を示す。
【００４７】カウンタ回路７０のカウント値Ｎ及びカウ
ンタ回路１００のカウント値ｋに基づき、送信パルスＳ
Ｐと受信パルスＲＰとの時間差τを次式で求められる。
ンタ回路１００のカウント値ｋに基づき、送信パルスＳ
Ｐと受信パルスＲＰとの時間差τを次式で求められる。
【００４８】
【数３】
【００４９】以上説明したように、本実施形態の時間測
定回路によれば、第１の実施形態にＲＳフリップフロッ
プ９０及びカウンタ回路１００を追加し、同相信号Ｐ１
に応じてカウンタ回路１００をリセットし、クロック信
号ＣＬＫ１またはＣＬＫ２を用いて計数をはじめ、最初
の受信パルスＲＰを受信したときのカウント値ｋを保持
することによって、送信パルスＳＰと受信パルスＲＰと
の時間差τがクロック信号ＣＬＫ１またはＣＬＫ２の１
周期より長い場合でも、時間差τを正確に測定すること
ができる。これによって、測定分解能の向上を実現で
き、さらに、安定した発振周波数を持つ発振器を用いて
クロック信号ＣＬＫ１とＣＬＫ２を生成することによっ
て、高精度な測定結果が得られる。
定回路によれば、第１の実施形態にＲＳフリップフロッ
プ９０及びカウンタ回路１００を追加し、同相信号Ｐ１
に応じてカウンタ回路１００をリセットし、クロック信
号ＣＬＫ１またはＣＬＫ２を用いて計数をはじめ、最初
の受信パルスＲＰを受信したときのカウント値ｋを保持
することによって、送信パルスＳＰと受信パルスＲＰと
の時間差τがクロック信号ＣＬＫ１またはＣＬＫ２の１
周期より長い場合でも、時間差τを正確に測定すること
ができる。これによって、測定分解能の向上を実現で
き、さらに、安定した発振周波数を持つ発振器を用いて
クロック信号ＣＬＫ１とＣＬＫ２を生成することによっ
て、高精度な測定結果が得られる。
【００５０】第３実施形態 図８は本発明に係る時間測定回路の第３の実施形態を示
す回路図である。図示のように、本実施形態の時間測定
回路は、発振器１０，２０，位相比較器３０，４０、パ
ルス送信回路５０、パルス受信回路６０、カウンタ回路
７０、時間間隔演算回路８０、カウンタ回路１１０及び
遅延回路１２０によって構成されている。図１に示す時
間測定回路の第１の実施形態に比較すると、本実施形態
ではカウンタ回路１１０及び遅延回路１２０が追加され
ている。
す回路図である。図示のように、本実施形態の時間測定
回路は、発振器１０，２０，位相比較器３０，４０、パ
ルス送信回路５０、パルス受信回路６０、カウンタ回路
７０、時間間隔演算回路８０、カウンタ回路１１０及び
遅延回路１２０によって構成されている。図１に示す時
間測定回路の第１の実施形態に比較すると、本実施形態
ではカウンタ回路１１０及び遅延回路１２０が追加され
ている。
【００５１】以下、本実施形態のカウンタ回路１１０の
構成及び動作について説明する。図示のように、カウン
タ回路１１０のクロック入力端子ＣＫにクロック信号Ｃ
ＬＫ１が入力され、ラッチ入力端子ＬＴに同相信号Ｐ１
が入力され、リセット信号端子ＣＲには、同相信号Ｐ１
よりわずか遅れた遅延信号が入力される。なお、この遅
延信号は、例えば、図示のように２段直列接続されてい
るインバータによって構成された遅延回路１２０によっ
て得ることができる。
構成及び動作について説明する。図示のように、カウン
タ回路１１０のクロック入力端子ＣＫにクロック信号Ｃ
ＬＫ１が入力され、ラッチ入力端子ＬＴに同相信号Ｐ１
が入力され、リセット信号端子ＣＲには、同相信号Ｐ１
よりわずか遅れた遅延信号が入力される。なお、この遅
延信号は、例えば、図示のように２段直列接続されてい
るインバータによって構成された遅延回路１２０によっ
て得ることができる。
【００５２】このように構成されたカウンタ回路１１０
において、同相信号Ｐ１に応じてカウント値がリセット
され、クロック信号ＣＬＫ１を計数しはじめる。次回の
同相信号Ｐ１が入力されたとき、まず同相信号Ｐ１に応
じてカウント値Ｍが保持され、そして、同相信号Ｐ１の
遅延信号に応じてカウント値がクリアされ、クロック信
号ＣＬＫ１に対して次回の計数を始める。このため、カ
ウンタ回路１１０から出力されるカウント値Ｍは、２回
の同相信号Ｐ１の間にカウントされるクロック信号ＣＬ
Ｋ１の周期である。
において、同相信号Ｐ１に応じてカウント値がリセット
され、クロック信号ＣＬＫ１を計数しはじめる。次回の
同相信号Ｐ１が入力されたとき、まず同相信号Ｐ１に応
じてカウント値Ｍが保持され、そして、同相信号Ｐ１の
遅延信号に応じてカウント値がクリアされ、クロック信
号ＣＬＫ１に対して次回の計数を始める。このため、カ
ウンタ回路１１０から出力されるカウント値Ｍは、２回
の同相信号Ｐ１の間にカウントされるクロック信号ＣＬ
Ｋ１の周期である。
【００５３】なお、図８に示す回路では、カウンタ回路
１１０はクロック信号ＣＬＫ１を計数する構成になって
いるが、本実施形態は、これに限定されるものではな
く、例えば、カウンタ回路１１０によってクロック信号
ＣＬＫ２を計数することもできる。
１１０はクロック信号ＣＬＫ１を計数する構成になって
いるが、本実施形態は、これに限定されるものではな
く、例えば、カウンタ回路１１０によってクロック信号
ＣＬＫ２を計数することもできる。
【００５４】以下、本実施形態の時間測定回路の測定原
理について説明する。上述したように、本実施形態にお
いて、カウンタ回路１１０によって、同相信号Ｐ１が２
回出力される間のクロック信号ＣＬＫ１の周期Ｍが測定
される。即ち、同相信号Ｐ１の間クロック信号ＣＬＫ１
がＭ周期となり、クロック信号ＣＬＫ２がＭ−１周期と
なるので、次式が得られる。
理について説明する。上述したように、本実施形態にお
いて、カウンタ回路１１０によって、同相信号Ｐ１が２
回出力される間のクロック信号ＣＬＫ１の周期Ｍが測定
される。即ち、同相信号Ｐ１の間クロック信号ＣＬＫ１
がＭ周期となり、クロック信号ＣＬＫ２がＭ−１周期と
なるので、次式が得られる。
【００５５】
【数４】
【００５６】式（４）によって、周期Ｔ２が次のように
求められる。
求められる。
【００５７】
【数５】
【００５８】そして、式（５）に従って、クロック信号
ＣＬＫ１とＣＬＫ２の周期差ΔＴは、次式によって求め
られる。
ＣＬＫ１とＣＬＫ２の周期差ΔＴは、次式によって求め
られる。
【００５９】
【数６】
【００６０】式（６）を式（２）に代入すると、カウン
ト値Ｎ、Ｍ及びクロック信号ＣＬＫ１の周期Ｔ１に基づ
いて送信パルスＳＰと受信パルスＲＰとの時間差τを求
めるための式が得られる。
ト値Ｎ、Ｍ及びクロック信号ＣＬＫ１の周期Ｔ１に基づ
いて送信パルスＳＰと受信パルスＲＰとの時間差τを求
めるための式が得られる。
【００６１】
【数７】
【００６２】上述したように、本実施形態の時間測定回
路において、カウンタ回路７０によって同相信号Ｐ２が
出力されるときのカウント値Ｎが計測され、そして、カ
ウンタ回路１１０によって同相信号Ｐ１が出力されると
きのカウント値Ｍが計数される。式（７）に従って、カ
ウンタ回路７０のカウント値Ｎ及びカウンタ回路１１０
のカウント値Ｍ、またクロック信号ＣＬＫ１の周期Ｔ１
に応じて、送信パルスＳＰと受信パルスＲＰとの時間差
τを求めることができる。
路において、カウンタ回路７０によって同相信号Ｐ２が
出力されるときのカウント値Ｎが計測され、そして、カ
ウンタ回路１１０によって同相信号Ｐ１が出力されると
きのカウント値Ｍが計数される。式（７）に従って、カ
ウンタ回路７０のカウント値Ｎ及びカウンタ回路１１０
のカウント値Ｍ、またクロック信号ＣＬＫ１の周期Ｔ１
に応じて、送信パルスＳＰと受信パルスＲＰとの時間差
τを求めることができる。
【００６３】以下、本実施形態の時間測定回路の動作に
ついて説明する。発振器１０と２０によってそれぞれ周
波数の異なるクロック信号ＣＬＫ１とＣＬＫ２が出力さ
れる。位相比較器３０によってクロック信号ＣＬＫ１と
ＣＬＫ２の位相が一致したタイミングで同相信号Ｐ１が
出力される。
ついて説明する。発振器１０と２０によってそれぞれ周
波数の異なるクロック信号ＣＬＫ１とＣＬＫ２が出力さ
れる。位相比較器３０によってクロック信号ＣＬＫ１と
ＣＬＫ２の位相が一致したタイミングで同相信号Ｐ１が
出力される。
【００６４】パルス送信回路５０によって、クロック信
号ＣＬＫ１に同期して送信パルスＳＰが生成され出力さ
れる。そして、送信パルスＳＰが反射物によって反射さ
れ、反射波を受信したパルス受信回路６０によって受信
パルスＲＰが出力される。位相比較器４０によって、ク
ロック信号ＣＬＫ２と受信パルスＲＰの位相が一致した
タイミングで同相信号Ｐ２が出力される。
号ＣＬＫ１に同期して送信パルスＳＰが生成され出力さ
れる。そして、送信パルスＳＰが反射物によって反射さ
れ、反射波を受信したパルス受信回路６０によって受信
パルスＲＰが出力される。位相比較器４０によって、ク
ロック信号ＣＬＫ２と受信パルスＲＰの位相が一致した
タイミングで同相信号Ｐ２が出力される。
【００６５】カウンタ回路７０によって、同相信号Ｐ１
が出力されてから、同相信号Ｐ２が出力されるまでの
間、クロック信号ＣＬＫ１の周期数が計測され、カウン
ト値Ｎとして出力される。また、カウンタ回路１１０に
よって、同相信号Ｐ１が出力されてから、次回の同相信
号Ｐ１が出力されるまでの間、クロック信号ＣＬＫ１の
周期が計測され、カウント値Ｍとして出力される。時間
間隔演算回路８０は、カウント値Ｎ、Ｍ及びクロック信
号ＣＬＫ１の周期Ｔ１に基づき、式（７）に従って送信
パルスＳＰと受信パルスＲＰとの時間間隔τを求めるこ
とができる。
が出力されてから、同相信号Ｐ２が出力されるまでの
間、クロック信号ＣＬＫ１の周期数が計測され、カウン
ト値Ｎとして出力される。また、カウンタ回路１１０に
よって、同相信号Ｐ１が出力されてから、次回の同相信
号Ｐ１が出力されるまでの間、クロック信号ＣＬＫ１の
周期が計測され、カウント値Ｍとして出力される。時間
間隔演算回路８０は、カウント値Ｎ、Ｍ及びクロック信
号ＣＬＫ１の周期Ｔ１に基づき、式（７）に従って送信
パルスＳＰと受信パルスＲＰとの時間間隔τを求めるこ
とができる。
【００６６】このため、本実施形態の時間測定回路にお
いて、例えば、クロック信号ＣＬＫ２の周期に揺らぎが
ある場合、クロック信号ＣＬＫ１とＣＬＫ２の周期差Δ
Ｔが変動する。この変動分に応じてカウンタ回路１１０
のカウント値Ｍも変わる。式（６）に従って計算される
周期差ΔＴは、クロック信号ＣＬＫ１の周期Ｔ１とカウ
ント値Ｍによって決まる。このことは、クロック信号Ｃ
ＬＫ２の周期に誤差が生じた場合、カウンタ回路１１０
によって得られたカウント値Ｍでその誤差を補正でき、
クロック信号ＣＬＫ１とＣＬＫ２の周期の差ΔＴを正し
く測定できることを意味する。即ち、本実施形態の時間
測定回路において、クロック信号ＣＬＫ１の周期Ｔ１が
安定していれば、クロック信号ＣＬＫ２の周期が変動し
てもその誤差をカウンタ回路１１０のカウント値Ｍによ
って補正できるので、時間差τを高精度に測定できる。
いて、例えば、クロック信号ＣＬＫ２の周期に揺らぎが
ある場合、クロック信号ＣＬＫ１とＣＬＫ２の周期差Δ
Ｔが変動する。この変動分に応じてカウンタ回路１１０
のカウント値Ｍも変わる。式（６）に従って計算される
周期差ΔＴは、クロック信号ＣＬＫ１の周期Ｔ１とカウ
ント値Ｍによって決まる。このことは、クロック信号Ｃ
ＬＫ２の周期に誤差が生じた場合、カウンタ回路１１０
によって得られたカウント値Ｍでその誤差を補正でき、
クロック信号ＣＬＫ１とＣＬＫ２の周期の差ΔＴを正し
く測定できることを意味する。即ち、本実施形態の時間
測定回路において、クロック信号ＣＬＫ１の周期Ｔ１が
安定していれば、クロック信号ＣＬＫ２の周期が変動し
てもその誤差をカウンタ回路１１０のカウント値Ｍによ
って補正できるので、時間差τを高精度に測定できる。
【００６７】以上説明したように、本実施形態によれ
ば、カウンタ回路１１０を用いて位相比較器３０から出
力されるクロック信号ＣＬＫ１とＣＬＫ２との同相信号
Ｐ１の間のクロック信号ＣＬＫ１の周期数Ｍを計測する
ことによって、クロック信号ＣＬＫ１の周期Ｔ１及びカ
ウント値Ｍに基づき、クロック信号ＣＬＫ１とＣＬＫ２
との周期差ΔＴを計算できる。このため、クロック信号
ＣＬＫ２の周期に揺らぎがあっても、クロック信号ＣＬ
Ｋ１の周期Ｔ１とカウンタ７０及び１１０のカウント値
ＮとＭに基づき、クロック信号ＣＬＫ２の周期の誤差を
補正し、時間差τを高精度に測定できる。
ば、カウンタ回路１１０を用いて位相比較器３０から出
力されるクロック信号ＣＬＫ１とＣＬＫ２との同相信号
Ｐ１の間のクロック信号ＣＬＫ１の周期数Ｍを計測する
ことによって、クロック信号ＣＬＫ１の周期Ｔ１及びカ
ウント値Ｍに基づき、クロック信号ＣＬＫ１とＣＬＫ２
との周期差ΔＴを計算できる。このため、クロック信号
ＣＬＫ２の周期に揺らぎがあっても、クロック信号ＣＬ
Ｋ１の周期Ｔ１とカウンタ７０及び１１０のカウント値
ＮとＭに基づき、クロック信号ＣＬＫ２の周期の誤差を
補正し、時間差τを高精度に測定できる。
【００６８】これによって、本実施形態の時間測定回路
において、２つの発振器１０と２０のうち、発振器１０
のみを、例えば、周波数変動が少ない高精度のものを用
いて、発振器２０を通常のものを用いることができる。
発振器２０の周波数（周期）の変動は、カウント値Ｍを
用いて補正できるので、時間差τを高精度に測定でき
る。また、時間測定回路を構成する二つの発振器のう
ち、発振器２０を安価なものを使用できるので、時間測
定回路のコストの低減を実現できる。
において、２つの発振器１０と２０のうち、発振器１０
のみを、例えば、周波数変動が少ない高精度のものを用
いて、発振器２０を通常のものを用いることができる。
発振器２０の周波数（周期）の変動は、カウント値Ｍを
用いて補正できるので、時間差τを高精度に測定でき
る。また、時間測定回路を構成する二つの発振器のう
ち、発振器２０を安価なものを使用できるので、時間測
定回路のコストの低減を実現できる。
【００６９】本発明の時間測定回路は、以上説明した実
施形態の構成に限定されるものではなく、本発明の測定
原理に基づき、上述した時間測定回路の構成に様々な変
更を加えた変形例が考えられる。例えば、本発明の第２
と第３の実施形態の時間測定回路を組み合わせること
で、時間差τがクロック信号ＣＬＫ１の周期を越えた場
合においても当該時間差τをクロック信号ＣＬＫ２の周
期の変動に影響されず、高精度に測定できる時間測定回
路を構成することができる。
施形態の構成に限定されるものではなく、本発明の測定
原理に基づき、上述した時間測定回路の構成に様々な変
更を加えた変形例が考えられる。例えば、本発明の第２
と第３の実施形態の時間測定回路を組み合わせること
で、時間差τがクロック信号ＣＬＫ１の周期を越えた場
合においても当該時間差τをクロック信号ＣＬＫ２の周
期の変動に影響されず、高精度に測定できる時間測定回
路を構成することができる。
【００７０】
【発明の効果】以上説明したように、本発明の時間測定
回路によれば、周波数の異なる発振回路によって生成さ
れた二つのクロック信号の周期の差によって、微小の時
間間隔を細かい分解能と高い精度で測定することができ
る。また、本発明によれば、発振回路の周波数の変動を
カウンタの測定結果に基づき補正することができるの
で、測定分解能を維持しながら、測定精度の向上を実現
できる。さらに、本発明によれば、一般に使用されてい
る汎用のカウンタ、フリップフロップなどの論理回路を
組み合わせて時間測定回路を構成できるので、安価で、
簡素な回路によって微小な時間差を高精度に測定できる
利点がある。
回路によれば、周波数の異なる発振回路によって生成さ
れた二つのクロック信号の周期の差によって、微小の時
間間隔を細かい分解能と高い精度で測定することができ
る。また、本発明によれば、発振回路の周波数の変動を
カウンタの測定結果に基づき補正することができるの
で、測定分解能を維持しながら、測定精度の向上を実現
できる。さらに、本発明によれば、一般に使用されてい
る汎用のカウンタ、フリップフロップなどの論理回路を
組み合わせて時間測定回路を構成できるので、安価で、
簡素な回路によって微小な時間差を高精度に測定できる
利点がある。
【図１】本発明に係る時間測定回路の第１の実施形態を
示す回路図である。
示す回路図である。
【図２】本発明の第１の実施形態の動作を示すタイミン
グチャートである。
グチャートである。
【図３】位相比較器３０の構成及び動作を示す図であ
る。
る。
【図４】位相比較器４０の構成及び動作を示す図であ
る。
る。
【図５】カウンタ回路７０の構成を示す回路図である。
【図６】本発明に係る時間測定回路の第２の実施形態を
示す回路図である。
示す回路図である。
【図７】本発明の第２の実施形態の動作を示すタイミン
グチャートである。
グチャートである。
【図８】本発明に係る時間測定回路の第３の実施形態を
示す回路図である。
示す回路図である。
１０，２０…発振器、 ３０，４０…位相比較器、 ５０…パルス送信回路、 ６０…パルス受信回路、 ７０…カウンタ回路、 ８０…時間間隔演算回路、 ９０…ＲＳフリップフロップ、 １００，１１０…カウンタ回路、 １２０…遅延回路。
Claims (6)
- 【請求項１】微小な時間差を有する第１のパルスと第２
のパルスとの時間間隔を測定する時間測定回路であっ
て、 第１の周波数の第１のクロック信号を生成する第１の発
振回路と、 上記第１の周波数と異なる第２の周波数の第２のクロッ
ク信号を生成する第２の発振回路と、 上記第１と第２のクロック信号の位相を比較し、上記第
１と第２のクロック信号の位相が等しくなることを示す
第１の同相信号を出力する第１の位相比較回路と、 上記第１の同相信号に応じて上記第１のパルスを出力す
るパルス生成回路と、 上記第１のパルスに応じて得られた上記第２のパルスと
上記第２のクロック信号との位相を比較し、上記第２の
パルスと上記第２のクロック信号の位相が等しくなるこ
とを示す第２の同相信号を出力する第２の位相比較回路
と、 上記第１のクロック信号をカウントし、上記第１の同相
信号に応じてカウント値をリセットし、上記第２の同相
信号に応じて上記カウント値を保持するカウンタと、 上記保持されたカウント値と上記第１と第２のクロック
信号の周期の差に応じて上記第１のパルスと第２のパル
スとの時間間隔を演算する演算回路とを有する時間測定
回路。 - 【請求項２】上記演算回路は、上記第１と第２のクロッ
ク信号の周期の差と上記保持されたカウント値との積を
演算する請求項１記載の時間測定回路。 - 【請求項３】微小な時間差を有する第１のパルスと第２
のパルスとの時間間隔を測定する時間測定回路であっ
て、 第１の周波数の第１のクロック信号を生成する第１の発
振回路と、 上記第１の周波数と異なる第２の周波数の第２のクロッ
ク信号を生成する第２の発振回路と、 上記第１と第２のクロック信号の位相を比較し、上記第
１と第２のクロック信号の位相が等しくなることを示す
第１の同相信号を出力する第１の位相比較回路と、 上記第１の同相信号に応じて上記第１のパルスを出力す
るパルス生成回路と、 上記第１のパルスに応じて得られた上記第２のパルスと
上記第２のクロック信号との位相を比較し、上記第２の
パルスと上記第２のクロック信号の位相が等しくなるこ
とを示す第２の同相信号を出力する第２の位相比較回路
と、 上記第１のクロック信号をカウントし、上記第１の同相
信号に応じてカウント値をリセットし、上記第２の同相
信号に応じて上記カウント値を保持する第１のカウンタ
と、 上記第１のクロック信号をカウントし、上記第１の同相
信号に応じてカウント値をリセットし、上記第２のパル
スが最初に入力したときの上記カウント値を保持する第
２のカウンタと、 上記第１と第２のカウンタのカウント値と上記第１と第
２のクロック信号の周期に応じて上記第１のパルスと第
２のパルスとの時間間隔を演算する演算回路とを有する
時間測定回路。 - 【請求項４】上記演算回路は、上記第１と第２のクロッ
ク信号の周期の差と上記第１のカウンタのカウント値と
の積に、上記第１のクロック信号の周期と上記第２のカ
ウンタのカウント値との積を加算する請求項３記載の時
間測定回路。 - 【請求項５】微小な時間差を有する第１のパルスと第２
のパルスとの時間間隔を測定する時間測定回路であっ
て、 第１の周波数の第１のクロック信号を生成する第１の発
振回路と、 上記第１の周波数と異なる第２の周波数の第２のクロッ
ク信号を生成する第２の発振回路と、 上記第１と第２のクロック信号の位相を比較し、上記第
１と第２のクロック信号の位相が等しくなることを示す
第１の同相信号を出力する第１の位相比較回路と、 上記第１の同相信号に応じて上記第１のパルスを出力す
るパルス生成回路と、 上記第１のパルスに応じて得られた上記第２のパルスと
上記第２のクロック信号との位相を比較し、上記第２の
パルスと上記第２のクロック信号の位相が等しくなるこ
とを示す第２の同相信号を出力する第２の位相比較回路
と、 上記第１のクロック信号をカウントし、上記第１の同相
信号に応じてカウント値をリセットし、上記第２の同相
信号に応じて上記カウント値を保持する第１のカウンタ
と、 上記第１のクロック信号をカウントし、上記第１の同相
信号に応じてカウント値をリセットし、次回に出力され
る上記第１の同相信号に応じて上記カウント値を保持す
る第２のカウンタと、 上記第１と第２のカウンタのカウント値及び上記第１の
クロック信号の周期に応じて、上記第１のパルスと第２
のパルスとの時間間隔を演算する演算回路とを有する時
間測定回路。 - 【請求項６】上記演算回路は、上記第１のクロック信号
の周期と上記第１のカウンタのカウント値との積を、上
記第２のカウンタのカウント値に応じた値で割る請求項
５記載の時間測定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000396322A JP2002196087A (ja) | 2000-12-26 | 2000-12-26 | 時間測定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000396322A JP2002196087A (ja) | 2000-12-26 | 2000-12-26 | 時間測定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002196087A true JP2002196087A (ja) | 2002-07-10 |
Family
ID=18861635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000396322A Pending JP2002196087A (ja) | 2000-12-26 | 2000-12-26 | 時間測定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002196087A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006276017A (ja) * | 2005-03-25 | 2006-10-12 | Samsung Electronics Co Ltd | 低周波クロック信号を利用した距離測定方法及び装置 |
| JP2007107974A (ja) * | 2005-10-12 | 2007-04-26 | Ntt Docomo Inc | 伝搬遅延時間差を測定するための送信機および受信機 |
| KR101052699B1 (ko) | 2010-05-26 | 2011-07-29 | 한양대학교 산학협력단 | 이벤트 시간 측정 방법 및 회로 |
| CN103631133A (zh) * | 2013-12-17 | 2014-03-12 | 哈尔滨工程大学 | 一种双频调制导线***号传输时间测量方法及装置 |
| CN104111601A (zh) * | 2014-07-30 | 2014-10-22 | 中国科学院测量与地球物理研究所 | 一种基于延时环缩减法的时间数字转换器及其时间间隔测量方法 |
| CN107543591A (zh) * | 2016-06-29 | 2018-01-05 | 罗斯蒙特储罐雷达股份公司 | 具有增强的定时控制的调频连续波雷达物位计 |
| CN107870556A (zh) * | 2016-09-27 | 2018-04-03 | 精工爱普生株式会社 | 集成电路装置、电子设备和移动体 |
| JP2018056984A (ja) * | 2016-09-27 | 2018-04-05 | セイコーエプソン株式会社 | 集積回路装置、電子機器及び移動体 |
| JP2018056985A (ja) * | 2016-09-27 | 2018-04-05 | セイコーエプソン株式会社 | 回路装置、物理量測定装置、電子機器及び移動体 |
| DE102017009587A1 (de) | 2016-10-20 | 2018-04-26 | Fanuc Corporation | Phasendifferenzschätzungsvorrichtung und Kommunikationsvorrichtung mit der Phasendifferenzschätzungsvorrichtung |
| WO2020100374A1 (ja) * | 2018-11-12 | 2020-05-22 | Ｎｅｃプラットフォームズ株式会社 | 遅延時間検出回路、打刻情報生成装置および遅延時間検出方法 |
| JPWO2022070291A1 (ja) * | 2020-09-30 | 2022-04-07 |
-
2000
- 2000-12-26 JP JP2000396322A patent/JP2002196087A/ja active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006276017A (ja) * | 2005-03-25 | 2006-10-12 | Samsung Electronics Co Ltd | 低周波クロック信号を利用した距離測定方法及び装置 |
| JP2007107974A (ja) * | 2005-10-12 | 2007-04-26 | Ntt Docomo Inc | 伝搬遅延時間差を測定するための送信機および受信機 |
| KR101052699B1 (ko) | 2010-05-26 | 2011-07-29 | 한양대학교 산학협력단 | 이벤트 시간 측정 방법 및 회로 |
| CN103631133A (zh) * | 2013-12-17 | 2014-03-12 | 哈尔滨工程大学 | 一种双频调制导线***号传输时间测量方法及装置 |
| CN103631133B (zh) * | 2013-12-17 | 2016-09-14 | 哈尔滨工程大学 | 一种双频调制导线***号传输时间测量方法及装置 |
| CN104111601A (zh) * | 2014-07-30 | 2014-10-22 | 中国科学院测量与地球物理研究所 | 一种基于延时环缩减法的时间数字转换器及其时间间隔测量方法 |
| CN107543591A (zh) * | 2016-06-29 | 2018-01-05 | 罗斯蒙特储罐雷达股份公司 | 具有增强的定时控制的调频连续波雷达物位计 |
| JP2018056984A (ja) * | 2016-09-27 | 2018-04-05 | セイコーエプソン株式会社 | 集積回路装置、電子機器及び移動体 |
| CN107870556A (zh) * | 2016-09-27 | 2018-04-03 | 精工爱普生株式会社 | 集成电路装置、电子设备和移动体 |
| JP2018056985A (ja) * | 2016-09-27 | 2018-04-05 | セイコーエプソン株式会社 | 回路装置、物理量測定装置、電子機器及び移動体 |
| DE102017009587A1 (de) | 2016-10-20 | 2018-04-26 | Fanuc Corporation | Phasendifferenzschätzungsvorrichtung und Kommunikationsvorrichtung mit der Phasendifferenzschätzungsvorrichtung |
| US10110371B2 (en) | 2016-10-20 | 2018-10-23 | Fanuc Corporation | Phase difference estimation device and communication device having the phase difference estimation device |
| DE102017009587B4 (de) | 2016-10-20 | 2019-03-28 | Fanuc Corporation | Phasendifferenzschätzungsvorrichtung und Kommunikationsvorrichtung mit der Phasendifferenzschätzungsvorrichtung |
| WO2020100374A1 (ja) * | 2018-11-12 | 2020-05-22 | Ｎｅｃプラットフォームズ株式会社 | 遅延時間検出回路、打刻情報生成装置および遅延時間検出方法 |
| JP2020079717A (ja) * | 2018-11-12 | 2020-05-28 | Ｎｅｃプラットフォームズ株式会社 | 遅延時間検出回路、打刻情報生成装置および遅延時間検出方法 |
| JPWO2022070291A1 (ja) * | 2020-09-30 | 2022-04-07 | ||
| WO2022070291A1 (ja) * | 2020-09-30 | 2022-04-07 | 三菱電機株式会社 | 時間演算装置及び時間演算方法 |
| JP7170953B2 (ja) | 2020-09-30 | 2022-11-14 | 三菱電機株式会社 | 時間演算装置及び時間演算方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9379714B1 (en) | Circuits and methods of TAF-DPS vernier caliper for time-of-flight measurement | |
| JP2909742B2 (ja) | 遅延時間測定装置 | |
| Nissinen et al. | A CMOS time-to-digital converter based on a ring oscillator for a laser radar | |
| US11079723B2 (en) | Apparatus and methods for automatic time measurements | |
| US7777865B2 (en) | Time difference measuring device, measuring method, distance measuring device, and distance measuring method | |
| US7280069B2 (en) | Range-finding radar apparatus with high-resolution pulse-width calculation unit | |
| US5793709A (en) | Free loop interval timer and modulator | |
| US10534322B2 (en) | Use of ring oscillators for multi-stop time measurements | |
| JPWO2006038468A1 (ja) | 位相差測定回路 | |
| CN108061848B (zh) | 基于fpga的加法进位链延时的测量方法及*** | |
| JP2002196087A (ja) | 時間測定回路 | |
| JP2002340642A (ja) | 超音波流速計 | |
| JP2019039673A (ja) | 時間デジタル変換回路、回路装置、物理量測定装置、電子機器及び移動体 | |
| JP3196254B2 (ja) | 微小時間計測方法及び微小時間計測装置 | |
| Mantyniemi et al. | A high resolution digital CMOS time-to-digital converter based on nested delay locked loops | |
| JP2005156495A (ja) | 時間間隔測定器および補正量決定方法 | |
| US5903522A (en) | Free loop interval timer and modulator | |
| US7057978B2 (en) | Time interval measurement device | |
| JP3633597B2 (ja) | パルスレーダ装置 | |
| JPH09218281A (ja) | 時間測定装置 | |
| KR102420037B1 (ko) | 실시간 캘리브레이션을 지원하는 tdc | |
| RU2260830C1 (ru) | Устройство для измерения интервала времени | |
| US6373313B1 (en) | Delay time regulation method and delay time regulation circuit | |
| US10528010B2 (en) | Range finding device | |
| JPS6199415A (ja) | 周波数カウンタ装置 |