JP2002196036A

JP2002196036A - 半導体装置及びその検査方法

Info

Publication number: JP2002196036A
Application number: JP2000397981A
Authority: JP
Inventors: Toshiyuki Mizoguchi; 利幸溝口
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2000-12-27
Filing date: 2000-12-27
Publication date: 2002-07-10

Abstract

(57)【要約】【課題】多ピン・狭ピッチが要求されるＴＣＰやＣＯ
Ｆ等の半導体装置において、プローブカードを用いて容
易に検査を行うことができる半導体装置等を提供する。【解決手段】半導体基板１２と、複数の群の出力回路
にそれぞれ接続された複数の群の出力パッドであって、
各群に含まれる複数の出力パッドが半導体基板の長手方
向と平行でない方向に順次ずらして設けられている、複
数の群の出力パッドＰ２１１、Ｐ２１２、・・・と、複
数の入力回路にそれぞれ接続された複数の入力パッドで
あって、各入力パッドが出力パッドの各群に含まれる複
数の出力パッドを包含する面積を有する、複数の入力パ
ッドＰ１０１、Ｐ１０２、・・・とを具備する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般に半導体装置
に関し、特に、ピン数が多くてピン間のピッチが狭いＴ
ＣＰ（テープキャリアパッケージ）やＣＯＦ（チップオ
ンフレキシブルテープ）等の半導体装置に関する。さら
に、本発明は、そのような半導体装置の検査方法に関す
る。

【０００２】

【従来の技術】従来、ＴＣＰやＣＯＦ等の半導体装置の
検査においては、全てのパッドにプローブを立てること
により、半導体装置に入力信号を供給すると共に半導体
装置の出力信号を測定していた。図４に、そのような半
導体装置の検査方法を示す。

【０００３】図４に示すように、半導体装置４は、モー
ルド４１に囲まれた半導体基板４２を含んでいる。半導
体基板４２内に形成された入力回路には入力パッドＰ１
１〜Ｐ１ｍが電気的に接続され、半導体基板４２内に形
成された出力回路には出力パッドＰ２１〜Ｐ２ｎが電気
的に接続されている。この半導体装置の検査に際して
は、入力パッドＰ１１〜Ｐ１ｍにプローブＱ１１〜Ｑ１
ｍを当てることにより入力信号を供給すると共に、出力
パッドＰ２１〜Ｐ２ｎにプローブＱ２１〜Ｑ２ｎを当て
ることにより出力信号を測定していた。

【０００４】しかしながら、半導体装置のピン数が多く
なりピン間のピッチが狭くなってくると、全てのパッド
にプローブを立てることは物理的に困難になる。また、
半導体装置のピン数が検査装置のチャンネル数を超える
こともある。そこで、半導体装置の検査を複数の段階に
分けて、プローブカードを動かしながら検査を行うこと
が行われている。

【０００５】日本国実用新案出願公開（実開）平４−４
７５４号公報には、複数の出力電極パッドと、電気的に
導通して対をなす複数対の入力電極パッド、又は、出力
電極パッドより大きい入力電極パッドとを有する半導体
装置が掲載されている。この半導体装置の１つおきの電
極パッドに対してプローブを配置したプローブカードを
使用することにより、プローブカードを動かして隣接す
る出力電極パッドにプローブを移動しても、同じ入力電
極パッドに入力信号を供給することができる。

【０００６】

【発明が解決しようとする課題】しかしながら、ＴＣＰ
やＣＯＦ等の半導体装置においては、さらに多ピン・狭
ピッチが要求されている。そこで、上記の点に鑑み、本
発明は、多ピン・狭ピッチが要求されるＴＣＰやＣＯＦ
等の半導体装置において、プローブカードを用いて容易
に検査を行うことができる半導体装置を提供することを
目的とする。さらに、本発明は、そのような半導体装置
の検査方法を提供することを目的とする。

【０００７】

【課題を解決するための手段】以上の課題を解決するた
め、本発明に係る半導体装置は、複数の入力回路と複数
の群の出力回路とを含む回路が形成された半導体基板
と、複数の群の出力回路にそれぞれ接続された複数の群
の出力パッドであって、各群に含まれる複数の出力パッ
ドが半導体基板の長手方向と平行でない方向に順次ずら
して設けられている、複数の群の出力パッドと、複数の
入力回路にそれぞれ接続された複数の入力パッドであっ
て、各入力パッドが出力パッドの各群に含まれる複数の
出力パッドを包含する面積を有する、複数の入力パッド
とを具備する。

【０００８】また、本発明に係る検査方法は、上記半導
体装置を検査する方法であって、プローブカードの位置
を合わせることにより、複数の入力パッドに複数のプロ
ーブをそれぞれ当てながら、出力パッドの各群に含まれ
る少なくとも１つの出力パッドにプローブを当てて、半
導体基板に形成された回路の測定を行うステップ（ａ）
と、プローブカードを半導体基板の長手方向と平行でな
い方向に動かすことにより、複数の入力パッドに複数の
プローブをそれぞれ当てながら、出力パッドの各群に含
まれる他の少なくとも１つの出力パッドにプローブを当
てて、半導体基板に形成された回路の測定を行うステッ
プ（ｂ）とを具備する。

【０００９】ここで、ステップ（ａ）が、出力パッドの
各群に含まれる複数の出力パッドにプローブを当てるこ
とを含み、ステップ（ｂ）が、出力パッドの各群に含ま
れる他の複数の出力パッドにプローブを当てることを含
むようにしても良い。

【００１０】以上の様に構成した本発明によれば、多ピ
ン・狭ピッチが要求されるＴＣＰやＣＯＦ等の半導体装
置において、プローブカードを用いて容易に検査を行う
ことができる。

【００１１】

【発明の実施の形態】以下、図面に基づいて本発明の実
施の形態について説明する。なお、同一の構成要素には
同一の参照番号を付して、説明を省略する。図１及び図
２は、本発明の第１の実施形態に係る半導体装置の検査
方法を説明するための図である。

【００１２】図１に示すように、半導体装置１は、モー
ルド１１に囲まれた半導体基板１２を含んでいる。半導
体基板１２には、複数の入力回路と複数の群の出力回路
とを含む多数の回路が形成されている。半導体基板１２
内に形成された複数の入力回路には、ｍ個の入力パッド
Ｐ１０１〜Ｐ１０ｍが電気的に接続されている（ｍは２
以上の整数）。また、半導体基板１２内に形成された複
数の群の出力回路には、第１群の出力パッドＰ２１１〜
Ｐ２１４、第２群の出力パッドＰ２２１〜Ｐ２２４、・
・・、第ｎ群の出力パッドＰ２ｎ１〜Ｐ２ｎ４が電気的
に接続されている（ｎは２以上の整数）。このように、
各群において、複数の出力パッドが、半導体基板１２の
長手方向と平行でない方向に順次ずらして設けられてい
る。ここでは、例として、各群において４個の出力パッ
ドを示している。

【００１３】この半導体装置の検査に際しては、まず最
初に、ｍ個の入力パッドＰ１０１〜Ｐ１０ｍにｍ個のプ
ローブＱ１０１〜Ｑ１０ｍを当てることにより入力信号
を供給し、各群に含まれる４つの出力パッドの内の１つ
の出力パッドにプローブを当てることにより第１回目の
出力信号の測定を行う。例えば、図１に示すように、各
群の出力パッドの内で、出力パッドＰ２１１、Ｐ２２
１、・・・、Ｐ２ｎ１に、プローブＱ２０１、Ｑ２０
２、・・・、Ｑ２０ｎをそれぞれ当てる。

【００１４】次に、図２に示すように、プローブカード
を出力パッドの並びに沿って半導体基板の長手方向と平
行でない方向に動かし、各群に含まれる複数の出力パッ
ドの内の他の出力パッドにプローブを当てることにより
第２回目の出力信号の測定を行う。例えば、各群の出力
パッドの内で、出力パッドＰ２１２、Ｐ２２２、・・
・、Ｐ２ｎ２にプローブＱ２０１、Ｑ２０２、・・・、
Ｑ２０ｎをそれぞれ当てる。ここで、入力パッドＰ１０
１〜Ｐ１０ｍの各々は、出力パッドの各群に含まれる複
数の出力パッドを包含する面積を有しているので、プロ
ーブカードを動かしても、それぞれのプローブと入力パ
ッドとの接触状態は維持される。

【００１５】以下同様にして、全ての出力パッドについ
て出力信号の測定を行う。本実施形態においては、プロ
ーブカードを３回動かして出力信号の測定を４回行うこ
とにより、全ての出力パッドについての測定を完了す
る。

【００１６】次に、本発明の第２の実施形態について、
図３を参照しながら説明する。図３に示すように、本実
施形態においては、各群に含まれる４つの出力パッドの
内の２つの出力パッドにプローブを当てることにより第
１回目の出力信号の測定を行う。例えば、図３に示すよ
うに、各群の出力パッドの内で、出力パッドＰ２１１、
Ｐ２２１、・・・、Ｐ２ｎ１にプローブＱ３０１、Ｑ３
０２、・・・、Ｑ３０ｎをそれぞれ当てると共に、出力
パッドＰ２１３、Ｐ２２３、・・・、Ｐ２ｎ３にプロー
ブＱ４０１、Ｑ４０２、・・・、Ｑ４０ｎをそれぞれ当
てる。

【００１７】次に、プローブカードを出力パッドの並び
に沿って半導体基板の長手方向と平行でない方向に動か
し、各群に含まれる複数の出力パッドの内の他の２つの
出力パッドにプローブを当てることにより第２回目の出
力信号の測定を行う。例えば、各群の出力パッドの内
で、出力パッドＰ２１２、Ｐ２２２、・・・、Ｐ２ｎ２
にプローブＱ３０１、Ｑ３０２、・・・、Ｑ３０ｎをそ
れぞれ当てると共に、出力パッドＰ２１４、Ｐ２２４、
・・・、Ｐ２ｎ４にプローブＱ４０１、Ｑ４０２、・・
・、Ｑ４０ｎをそれぞれ当てる。ここで、入力パッドＰ
１０１〜Ｐ１０ｍの各々は、出力パッドの各群に含まれ
る複数の出力パッドを包含する面積を有しているので、
プローブカードを動かしても、それぞれのプローブと入
力パッドとの接触状態は維持される。

【００１８】本実施形態においては、プローブカードを
１回動かして出力信号の測定を２回行うことにより、全
ての出力パッドについての測定を完了する。

【００１９】

【発明の効果】以上述べた様に、本発明によれば、多ピ
ン・狭ピッチが要求されるＴＣＰやＣＯＦ等の半導体装
置において、プローブカードを用いて容易に検査を行う
ことができる。また、本発明によれば、ＩＣテスタのチ
ャンネル数がＩＣの出力数に満たない場合にもこれを使
用することができるし、半導体装置において多ピン・狭
ピッチが進んでもプローブカードのピッチを比較的大き
くとることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る半導体装置の検
査方法を説明するための図である。

【図２】本発明の第１の実施形態に係る半導体装置の検
査方法を説明するための図である。

【図３】本発明の第２の実施形態に係る半導体装置の検
査方法を説明するための図である。

【図４】従来の半導体装置の検査方法を説明するための
図である。

【符号の説明】１、４半導体装置１１、４１モールド１２、４２半導体基板Ｐ１１、Ｐ１２、・・・、Ｐ１０１、Ｐ１０２、・・・
入力パッドＰ２１、Ｐ２２、・・・、Ｐ２１１、Ｐ２１２、・・・
出力パッド

Claims

【特許請求の範囲】

【請求項１】複数の入力回路と複数の群の出力回路と
を含む回路が形成された半導体基板と、前記複数の群の出力回路にそれぞれ接続された複数の群
の出力パッドであって、各群に含まれる複数の出力パッ
ドが前記半導体基板の長手方向と平行でない方向に順次
ずらして設けられている、前記複数の群の出力パッド
と、前記複数の入力回路にそれぞれ接続された複数の入力パ
ッドであって、各入力パッドが出力パッドの各群に含ま
れる複数の出力パッドを包含する面積を有する、前記複
数の入力パッドと、を具備する半導体装置。
【請求項２】請求項１記載の半導体装置を検査する方
法であって、プローブカードの位置を合わせることにより、前記複数
の入力パッドに複数のプローブをそれぞれ当てながら、
前記出力パッドの各群に含まれる少なくとも１つの出力
パッドにプローブを当てて、前記半導体基板に形成され
た回路の測定を行うステップ（ａ）と、プローブカードを前記半導体基板の長手方向と平行でな
い方向に動かすことにより、前記複数の入力パッドに複
数のプローブをそれぞれ当てながら、前記出力パッドの
各群に含まれる他の少なくとも１つの出力パッドにプロ
ーブを当てて、前記半導体基板に形成された回路の測定
を行うステップ（ｂ）と、を具備することを特徴とする
検査方法。
【請求項３】ステップ（ａ）が、前記出力パッドの各
群に含まれる複数の出力パッドにプローブを当てること
を含み、ステップ（ｂ）が、前記出力パッドの各群に含まれる他
の複数の出力パッドにプローブを当てることを含む、請
求項２記載の検査方法。