JP2002189429A - 半導体装置およびその作製方法 - Google Patents
半導体装置およびその作製方法Info
- Publication number
- JP2002189429A JP2002189429A JP2001265021A JP2001265021A JP2002189429A JP 2002189429 A JP2002189429 A JP 2002189429A JP 2001265021 A JP2001265021 A JP 2001265021A JP 2001265021 A JP2001265021 A JP 2001265021A JP 2002189429 A JP2002189429 A JP 2002189429A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- substrate
- wiring
- metal surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
えた半導体装置を提供する。 【解決手段】 金属表面を有する基板と、前記金属表面
を有する基板上に形成された絶縁膜と、前記絶縁膜上に
形成された画素部とを有する半導体装置において、前記
画素部は、TFTと、該TFTと接続する配線とを有し
ており、保持容量は、前記金属表面を有する基板、前記
絶縁膜および前記配線により構成されている。前記絶縁
膜の膜厚が薄いほど、また、前記絶縁膜と前記配線の接
する領域の面積が大きいほど、大きなキャパシティを得
られるので有利である。
Description
(以下、TFTという)で構成された回路を有する半導
体装置およびその作製方法に関する。例えば、液晶表示
パネルに代表される電気光学装置およびその様な電気光
学装置を部品として搭載した電子機器に関する。
は、半導体特性を利用することで機能しうる装置全般を
指し、電気光学装置、半導体回路および電子機器は全て
半導体装置である。
う)は透明基板上に形成することができるので、アクテ
ィブマトリクス型液晶ディスプレイ(以下、AM−LC
Dという)への応用開発が積極的に進められてきた。結
晶質半導体膜(代表的には結晶質珪素膜)を利用したT
FTは高移動度が得られるので、同一基板上に機能回路
を集積させて高精細な画像表示を実現することが可能と
されている。
た半導体薄膜(厚さ数〜数百nm程度)を用いてTFT
を構成する技術が注目されている。TFTはICや電気
光学装置のような電子デバイスに広く応用され、特に画
像表示装置のスイッチング素子として開発が急がれてい
る。
ケーションは様々なものが期待されているが、特に携帯
機器への利用が注目されている。そのため、可撓性を有
するプラスチックフィルムの上にTFT素子を形成する
ことが試みられている。
熱性が低いためプロセスの最高温度を低くせざるを得
ず、結果的にガラス基板上に形成する時ほど良好な電気
特性のTFTを形成できないのが現状である。そのた
め、プラスチックフィルムを用いた高性能な液晶表示装
置は実現されていない。
を表示する画素部と、画素部に配列された各画素のTF
Tを駆動するゲートドライバー回路、各TFTへ画像信
号を送るソースドライバー回路(またはデータドライバ
ー回路)が同一基板上に形成されてなる。
の他に、信号分割回路やγ補正回路などといった信号処
理回路をも同一基板上に設けたシステム・オン・パネル
が提案されている。
を鑑みてなされたものであり、安価な電気光学装置を提
供することを課題とする。さらに、基板として可撓性を
有する厚さの薄いものを用い、前記基板上に薄膜トラン
ジスタを形成して、軽量化して安価な電気光学装置を提
供することを課題とする。さらに、それを表示部として
有する安価な電子機器を提供することを課題とする。
を行なっている。具体的には、開口率を低下させること
なく、大容量を確保しうる保持容量を形成することで、
コントラストの優れた電気光学装置を提供することを課
題とする。
(TFTなどの素子が形成される基板)として金属表面
を有する基板を用い、前記金属表面を有する基板上に必
要な素子を形成して電気光学装置を得ることを特徴とし
ている。前記金属表面を有する基板が厚さの薄いもので
あれば、可撓性を有し、かつ、軽量化した電気光学装置
に代表される半導体装置を得ることができる。
トリクス型の電気光学装置ならば画素のスイッチング素
子として用いる半導体素子(典型的にはTFT)を指
す。
属表面を有する基板上の絶縁膜を誘電体として、前記金
属表面を有する基板と、画素TFTを構成する半導体層
に接続されたドレイン配線によって形成することを特徴
とする。
面を有する基板と、前記金属表面を有する基板上に絶縁
膜と、該絶縁膜上に画素部とを有する半導体装置であっ
て、前記画素部は、TFTと、該TFTに接続する配線と
を有しており、保持容量は、前記金属表面を有する基
板、前記絶縁膜および前記配線により構成されているこ
とを特徴としている。
基板(本明細書中において金属基板と呼ぶ。)は、ステ
ンレス基板や金属元素が基板表面にコーティングしてあ
る基板であることを特徴としている。
有する基板は、耐熱性金属基板である。また、前記金属
表面を有する基板の表面粗さの最大高さ(RMAX)は、
1μm以下である。また、前記金属表面を有する基板の
表面に存在する凸部の曲率半径は、1μm以上であるこ
とを特徴としている。
基板の厚さは10μm〜30μmであることを特徴とし
ている。
素を含むことが望ましく、前記絶縁膜の膜厚は50〜5
00nm(好ましくは50〜300nm)であることを
特徴としている。
は、前記金属基板と、前記絶縁膜と、前記画素TFTを
構成する半導体層に接続している配線によって形成する
ことを特徴としている。
記絶縁膜に接して形成し、かつ、画素電極に接続させる
ことを特徴としている。
成は、金属表面を有する基板上に第1の絶縁膜を形成
し、前記第1の絶縁膜上に半導体層を形成し、前記半導
体層上に第2の絶縁膜を形成し、前記第2の絶縁膜上に
ゲート電極を形成し、前記半導体層および前記ゲート電
極を覆って第3の絶縁膜を形成し、前記第3の絶縁膜を
部分的に除去して、前記半導体層の一部および前記第1
の絶縁膜の一部を露呈させ、前記半導体層に電気的に接
続し、かつ、前記第1の絶縁膜の一部に接する配線を形
成することを特徴としている。
層および前記第1の絶縁膜の一部に接続して形成される
ことを特徴としている。
成する保持容量は、前記金属基板、前記第1の絶縁膜の
一部および配線から形成されることを特徴としている。
膜の膜厚が薄いほど、保持容量のキャパシティを大きく
することができる。また、前記第1の絶縁膜と前記配線
との接する面積が大きい場合もキャパシティを大きくす
ることができる。
に図1を用いて説明する。図1は画素TFTと保持容量
の作製工程の断面図を示す。ここでは、画素TFTとし
て、シングルゲート構造のTFTを作製している。もち
ろん、シングルゲート構造に限らずダブルゲート構造や
トリプルゲート構造などとしても良い。
用意する。例えば金属基板11として、SUS304や
SUS316等のステンレス基板や、導電膜が形成され
た基板等を用いることが出来る。前記導電膜として、代
表的には、導電性を有する珪素膜(例えばリンドープ珪
素膜、ボロンドープ珪素膜等)や金属膜(例えばタング
ステン膜、タンタル膜、モリブデン膜、チタン膜等)で
も良いし、前記金属膜をシリサイド化したシリサイド
膜、窒化した窒化膜(窒化タンタル膜、窒化タングステ
ン膜、窒化チタン膜等)でも良い。また、これらを自由
に組み合わせて積層しても良い。
粗さは、1μmRMAX以下と平坦なものとすることが好
ましい。あるいは、金属基板における金属表面の凹凸の
1mm平方当りの表面粗さが1μmとなることが好まし
い。さらに、その凹凸の凸部の曲率半径は、1μm以
上、好ましくは10μm以上とする。また、金属基板に
おける金属表面の平坦性を向上させる公知の技術、例え
ばCMP(ケミカルメカニカルポリッシング)と呼ばれ
る研磨工程を用いてもよい。
を形成する。前記下地絶縁膜12は、画素部においては
保持容量の誘電体(第1誘電体)としても機能させる。
このとき、膜厚の薄い絶縁膜を用いた方が大きなキャパ
シティを得られるので有利である。
の活性領域となる半導体層(図示せず)および画素TF
Tの活性領域となる半導体層13が形成する。
4が形成される。代表的には、ゲート絶縁膜14の膜厚
は5〜150nm(好ましくは10〜200nm)とす
れば良い。
5が形成される。また、導電膜15の形成材料として
は、800〜1150℃(好ましくは900〜1100
℃)の温度に耐える耐熱性を有する導電膜を用いる。
(図1(A))
ばリンドープ珪素膜、ボロンドープ珪素膜等)や金属膜
(例えばタングステン膜、タンタル膜、モリブデン膜、
チタン膜等)でも良いし、前記金属膜をシリサイド化し
たシリサイド膜、窒化した窒化膜(窒化タンタル膜、窒
化タングステン膜、窒化チタン膜等)でも良い。また、
これらを自由に組み合わせて積層しても良い。
膜の酸化を防止するために珪素膜との積層構造とするこ
とが望ましい。また、酸化防止という意味では、金属膜
を、珪素を含む絶縁膜で覆った構造が有効である。珪素
を含む絶縁膜としては、酸化珪素膜、窒化珪素膜、酸化
窒化珪素膜(または窒化酸化珪素膜ともいう)を用いる
ことができる。なお、酸化窒化珪素膜とは、酸素、窒素
および珪素を所定の割合で含む絶縁膜である。
膜時の最上層に珪素を含む絶縁膜を設け、珪素を含む絶
縁膜と上記材料とを一括でエッチングしてゲート配線パ
ターンを形成することもできる。この場合、ゲート配線
の上面のみが珪素を含む絶縁膜で保護された状態とな
る。
電極16を形成する。なお、本明細書中において「電
極」とは、「配線」の一部であり、他の配線との電気的
接続を行なう箇所、または半導体層と交差する箇所を指
す。したがって、説明の便宜上、「配線」と「電極」と
を使い分けるが、「配線」という文言に「電極」は常に
含められているものとする。
層に不純物元素を添加する。(図1(B))ドーピング
処理はイオンドープ法、若しくはイオン注入法で行なえ
ば良い。イオンドープ法の条件はドーズ量を1×1013
〜5×1015/cm2とし、加速電圧を5〜100ke
Vとして行なう。この場合、導電層16が不純物元素に
対するマスクとなり、自己整合的に不純物領域18、1
9が形成される。
記ゲート電極をマスクとして前記ゲート絶縁膜を部分的
にエッチングし、前記半導体層を部分的に露呈させても
良い。このようにすることで、前記半導体膜に不純物元
素を添加し易くなり、添加量も少なくて済む。
性化を行なう。この加熱処理はファーネスアニール炉を
用いる熱アニール法、ラピッドサーマルアニール法(R
TA法)またはレーザアニール法で行なう。
マCVD法、蒸着法、スパッタ法、減圧熱CVD法等)
により作製される窒化珪素膜、窒化酸化珪素膜、または
酸化珪素膜により第1層間絶縁膜20を形成する。(図
1(C))
よびドレイン領域に達するコンタクトホールを形成す
る。同時に画素部においては、後工程で形成されるソー
ス配線およびドレイン配線に囲まれた領域で、かつ、画
素TFTの半導体層と重ならない領域において、第1層
間絶縁膜およびゲート絶縁膜をエッチングして、下地膜
を部分的に露呈させる。このとき、下地膜を露呈させる
領域の面積は、適宜決めることが出来る。露呈させる下
地膜の面積が広い方が、広い配線を形成することがで
き、金属基板、下地膜およびドレイン配線で形成される
保持容量は大きなキャパシティを得られるので有利であ
る。さらに、第1層間絶縁膜およびゲート絶縁膜をエッ
チングする際に、同時に下地膜をエッチングして薄くし
ておけば、保持容量は大きなキャパシティを得られるの
で有利である。
形成しTFTを得る。ただし、画素TFTのドレイン配
線は、ドレイン領域と露呈した下地膜を接続させて形成
する。(図1(D))
行ない、全体を水素化してTFTが完成する。本実施例
では比較的低温で行なうことが可能な水素プラズマを用
いて水素化処理を行った。
(図1(E))第2層間絶縁膜22としては、比誘電率
の小さい樹脂膜が好ましい。樹脂膜としては、ポリイミ
ド膜、アクリル膜、ポリアミド膜、BCB(ベンゾシク
ロブテン)膜などを用いることができる。また、平坦化
膜を用いても良い。その後、エッチバックを行なってド
レイン配線の一部を露呈させ、画素TFTのドレイン配
線21に接続させて画素電極24を形成する。(図1
(F))前記画素電極24としては、反射型AM−LC
Dを作製するのであればアルミニウム膜に代表される反
射率の高い金属膜を用いれば良い。
基板、下地膜および画素TFTのドレイン配線によって
画素TFTにおける保持容量が形成される。前記金属表
面を有する基板の電位は定電位とするのが望ましい。
板を用いているため、透過型の電気光学装置に利用する
ことはできない。しかし、保持容量は最大面積で、ゲー
ト配線およびソース配線で囲まれ、かつ、画素TFTと
重ならない領域を使って形成することができるため、非
常にキャパシティの大きな保持容量を効果的に実現する
ことができる。また、誘電体として機能する下地絶縁膜
を薄い膜厚にすれば、さらにキャパシティを増やすこと
が出来る。
示す実施例でもってさらに詳細な説明を行なうこととす
る。
に図1を用いて説明する。図1は画素TFTと保持容量
の作製工程の断面図を示す。ここでは、画素TFTとし
て、シングルゲート構造のTFTを作製している。もち
ろん、シングルゲート構造に限らずダブルゲート構造や
トリプルゲート構造などとしても良い。また、本発明が
本実施例に限定されないことはいうまでもない。
用意する。軽量化を目的として、厚さ10μm〜30μ
mのステンレス基板を用いる場合、ステンレス基板は可
撓性を有することから、ガラス基板や合成石英基板に対
応した装置を使うときに搬送等において支障が生じる。
そのため、例えば、基板ホルダーを用意し、ステンレス
基板を基板ホルダーに固定すれば、前記装置に対応でき
る形状となる。
粗さは、1μmRMAXの1mm平方当りの表面粗さが1
μmとなることが好ましい。さらに、その凹凸の凸部の
曲率半径は、1μm以上、好ましくは10μm以上とす
る。また、金属基板における金属表面の平坦性を向上さ
せる公知の技術、例えばCMP(ケミカルメカニカルポ
リッシング)と呼ばれる研磨工程を用いてもよい。
を形成する。下地絶縁膜12は、画素部においては保持
容量の誘電体(第1誘電体)としても機能させる。この
とき、膜厚の薄い絶縁膜を用いた方が大きなキャパシテ
ィを得られるので有利である。下地絶縁膜としては、酸
化珪素膜、窒化珪素膜、窒化酸化珪素膜(SiOxN
y)、またはこれらの積層膜等を50〜500nmの膜
厚範囲で用いることができ、形成手段としては公知の成
膜方法(熱CVD法、プラズマCVD法、蒸着法、スパ
ッタ法、減圧熱CVD法等)を用いる。本実施例では、
膜組成において酸素元素より窒素元素を多く含む酸化窒
化珪素膜を150nmの膜厚で形成した。
マCVD法やスパッタ法などの公知の手段で10〜20
0nm(好ましくは30〜100nm)の厚さに形成す
る。なお、前記半導体膜としては、非晶質半導体膜や微
結晶半導体膜などがあり、非晶質珪素ゲルマニウム膜な
どの非晶質構造を有する化合物半導体膜を適用しても良
い。半導体膜の形成手段としては公知の成膜方法(熱C
VD法、プラズマCVD法、蒸着法、スパッタ法、減圧
熱CVD法等)を用いることができ、結晶化方法も公知
の方法(固相成長法、レーザ結晶化法、触媒元素を用い
た固相成長法等)を用いることができる。本実施例で
は、低温で成膜が可能なスパッタ法を用いて非晶質珪素
膜を形成し、レーザ結晶化法により結晶質珪素膜を形成
した。レーザ結晶化法で結晶質半導体膜を作製する場合
には、パルス発振型または連続発光型のエキシマレーザ
やYAGレーザ、YVO4レーザを用いることができ
る。そして、エッチングを行なって所望の形状の半導体
層13を形成した。
法を用い、半導体層を覆ってゲート絶縁膜14が形成さ
れる。代表的には、ゲート絶縁膜14の膜厚は5〜15
0nm(好ましくは10〜200nm)とすれば良い。本実
施例では、プラズマCVD法により110nmの厚さで
酸化窒化珪素膜(組成比Si=32%、O=59%、N
=7%、H=2%)で形成した。勿論、ゲート絶縁膜は
酸化窒化珪素膜に限定されるものでなく、他の珪素を含
む絶縁膜を単層または積層構造として用いても良い。
5が形成される。また、導電膜15の形成材料として
は、800〜1150℃(好ましくは900〜1100
℃)の温度に耐える耐熱性を有する導電膜を用いる。
(図1(A))
ばリンドープ珪素膜、ボロンドープ珪素膜等)や金属膜
(例えばタングステン膜、タンタル膜、モリブデン膜、
チタン膜等)でも良いし、前記金属膜をシリサイド化し
たシリサイド膜、窒化した窒化膜(窒化タンタル膜、窒
化タングステン膜、窒化チタン膜等)でも良い。また、
これらを自由に組み合わせて積層しても良い。
膜の酸化を防止するために珪素膜との積層構造とするこ
とが望ましい。また、酸化防止という意味では、金属膜
を、珪素を含む絶縁膜で覆った構造が有効である。珪素
を含む絶縁膜としては、酸化珪素膜、窒化珪素膜、酸化
窒化珪素膜(または窒化酸化珪素膜ともいう)を用いる
ことができる。なお、酸化窒化珪素膜とは、酸素、窒素
および珪素を所定の割合で含む絶縁膜である。
膜時の最上層に珪素を含む絶縁膜を設け、珪素を含む絶
縁膜と上記材料とを一括でエッチングしてゲート配線パ
ターンを形成することもできる。この場合、ゲート配線
の上面のみが珪素を含む絶縁膜で保護された状態とな
る。本実施例では、膜厚30nmのTaN膜からなる導
電膜を形成した。TaN膜はスパッタ法で形成し、Ta
のターゲットを用い、窒素を含む雰囲気内でスパッタし
た。
電極16を形成する。
層に不純物元素を添加する。(図1(B))ドーピング
処理はイオンドープ法、若しくはイオン注入法で行なえ
ば良い。イオンドープ法の条件はドーズ量を1×1013
〜5×1015/cm2とし、加速電圧を5〜100ke
Vとして行なう。この場合、導電層16が不純物元素に
対するマスクとなり、自己整合的に不純物領域18、1
9が形成される。本実施例では、ドーピング処理とし
て、n型を付与する不純物元素としてリン(P)を添加
し、不純物領域18、19のリン濃度が1×1020〜5
×1021/cm3になるようにした。ここでは、画素T
FTにnチャネル型TFTを用いるので、n型を付与す
る不純物元素のドーピング処理のみ図示したが、駆動回
路においてはpチャネル型TFTも作製される。p型を
付与する不純物元素をドーピングするときはnチャネル
型TFTを形成する半導体層はレジストからなるマスク
で覆う。
性化を行なう。この加熱処理はファーネスアニール炉を
用いる熱アニール法、ラピッドサーマルアニール法(R
TA法)またはレーザアニール法で行なう。本実施例で
は、温度550度で4時間の加熱処理を行なった。
マCVD法、蒸着法、スパッタ法、減圧熱CVD法等)
により作製される窒化珪素膜、窒化酸化珪素膜、または
酸化珪素膜により第1層間絶縁膜を形成する。(図1
(C))本実施例では、膜厚1.6μmのアクリル樹脂
膜を形成したが、粘度が10〜1000cp、好ましく
は40〜200cpのものを用いた。
よびドレイン領域に達するコンタクトホールを形成す
る。同時に画素部においては、後工程で形成されるソー
ス配線およびドレイン配線に囲まれた領域で、かつ、画
素TFTの半導体層と重ならない領域において、第1層
間絶縁膜およびゲート絶縁膜をエッチングして、下地膜
を部分的に露呈させる。このとき、下地膜を露呈させる
領域の面積は、適宜決めることが出来る。露呈させる下
地膜の面積が広い方が、広い配線を形成することがで
き、金属基板、下地膜およびドレイン配線で形成される
保持容量は大きなキャパシティを得られるので有利であ
る。さらに、第1層間絶縁膜およびゲート絶縁膜をエッ
チングする際に、同時に下地膜をエッチングして薄くし
ておけば、保持容量は大きなキャパシティを得られるの
で有利である。
形成しTFTを得る。ただし、画素TFTのドレイン配
線は、ドレイン領域と露呈した下地膜を接続させて形成
する。(図1(D))
行ない、全体を水素化してTFTが完成する。本実施例
では比較的低温で行なうことが可能な水素プラズマを用
いて水素化処理を行った。
(図1(E))第2層間絶縁膜22としては、比誘電率
の小さい樹脂膜が好ましい。樹脂膜としては、ポリイミ
ド膜、アクリル膜、ポリアミド膜、BCB(ベンゾシク
ロブテン)膜などを用いることができる。また、平坦化
膜を用いても良い。その後、エッチバックを行なうと、
第2層間絶縁膜22はエッチングされて23で示す形状
となり、配線の一部が露呈する。そして、画素TFTの
ドレイン配線21に接続させて画素電極24を形成す
る。(図1(F))前記画素電極24としては、反射型
AM−LCDを作製するのであればアルミニウム膜に代
表される反射率の高い金属膜を用いれば良い。
基板、下地膜および画素TFTのドレイン配線によって
画素TFTにおける保持容量が形成される。
板を用いているため、透過型の電気光学装置に利用する
ことはできない。しかし、保持容量は最大面積で、ゲー
ト配線およびソース配線で囲まれ、かつ、画素TFTと
重ならない領域を使って形成することができるため、非
常にキャパシティの大きな保持容量を効果的に実現する
ことができる。また、誘電体として機能する下地膜を薄
い膜厚にすれば、さらにキャパシティを増やすことが出
来る。
リクス基板の作製方法について図2〜図7を用いて説明
する。
300を用いる。なお、基板300としては、ステンレ
ス基板や、ガラス基板上に導電膜を形成したものを用い
ても良い。
粗さは、1μmRMAX以下と平坦なものとすることが好
ましい。あるいは、金属基板における金属表面の凹凸の
1mm平方当りの表面粗さが1μmとなることが好まし
い。さらに、その凹凸の凸部の曲率半径は、1μm以
上、好ましくは10μm以上とする。また、金属基板に
おける金属表面の平坦性を向上させる公知の技術、例え
ばCMP(ケミカルメカニカルポリッシング)と呼ばれ
る研磨工程を用いてもよい。
珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地
膜301を形成する。本実施例では下地膜301として
2層構造を用いるが、前記絶縁膜の単層膜または2層以
上積層させた構造を用いても良い。下地膜301の1層
目としては、プラズマCVD法を用い、SiH4、N
H3、及びN2Oを反応ガスとして成膜される酸化窒化珪
素膜301aを10〜200nm(好ましくは50〜10
0nm)形成する。本実施例では、膜厚50nmの酸化窒
化珪素膜301a(組成比Si=32%、O=27%、
N=24%、H=17%)を形成した。次いで、下地膜
301の2層目としては、プラズマCVD法を用い、S
iH4、及びN2Oを反応ガスとして成膜される酸化窒化
珪素膜301bを50〜200nm(好ましくは100
〜150nm)の厚さに積層形成する。本実施例では、膜
厚100nmの酸化窒化珪素膜301b(組成比Si=
32%、O=59%、N=7%、H=2%)を形成し
た。
導体膜を公知の手段(スパッタ法、LPCVD法、また
はプラズマCVD法等)により25〜80nm(好まし
くは30〜60nm)の厚さに成膜した後、公知の結晶
化処理(レーザ結晶化法、熱結晶化法、またはニッケル
などの触媒を用いた熱結晶化法等)を行なって結晶質半
導体膜を得る。(図2(A))半導体膜の材料に限定は
ないが、好ましくは珪素または珪素ゲルマニウム(Si
Ge)合金などで形成すると良い。本実施例では、プラ
ズマCVD法を用い、55nmの非晶質珪素膜を成膜し
た後、ニッケルを含む溶液を非晶質珪素膜上に保持させ
た。この非晶質珪素膜に脱水素化(500℃、1時間)
を行った後、熱結晶化(550℃、4時間)を行ない、
さらに結晶化を改善するためのレーザアニ―ル処理を行
なって結晶質珪素膜を形成した。そして、この結晶質半
導体膜を、フォトリソグラフィ法を用いたパターニング
処理によって、半導体層402〜405を形成した。
作製する場合には、パルス発振型または連続発光型のエ
キシマレーザ、Arレーザ、Krレーザ、YAGレー
ザ、YVO4レーザ、YLFレーザ、YAlO3レーザ、
ガラスレーザ、ルビーレーザ、アレキサンドライドレー
ザ、Ti:サファイアレーザ等を用いることができる。
また、非線形光学素子により変換された高調波を用いて
も良い。これらのレーザを用いる場合には、レーザ発振
器から放射されたレーザビームを光学系で線状に集光し
半導体膜に照射する方法を用いると良い。結晶化の条件
は実施者が適宣選択するものであるが、本発明におい
て、ガラス基板と比べ、熱伝導率の高い金属基板を用い
ているため、レーザビームの照射による熱エネルギーは
逃げやすくなる。そのため、ガラス基板や合成石英基板
を用いたときのレーザ照射条件よりも高いエネルギーで
照射する方が好ましい。
ルス発振周波数300Hzとし、レーザエネルギー密度
を100〜800mJ/cm2(代表的には300〜70
0mJ/cm2)とする。また、YAGレーザを用いる場
合にはその第2高調波を用いパルス発振周波数1〜30
0Hzとし、レーザエネルギー密度を300〜1000
mJ/cm2 (代表的には350〜800mJ/cm2)
とすると良い。そして幅100〜1000μm、例えば
400μmで線状に集光したレーザビームを基板全面に
渡って照射し、この時の線状レーザビームの重ね合わせ
率(オーバーラップ率)を50〜98%として行なって
もよい。また、連続発振のレーザを用いる場合には、例
えば、出力10Wの連続発振のYVO4レーザから射出
されたレーザ光を非線形光学素子により高調波に変換す
る。また、共振器の中にYVO4結晶と非線形光学素子
を入れて、高調波を射出する方法もある。そして、好ま
しくは光学系により照射面にて矩形状または楕円形状の
レーザ光に成形して、被処理体に照射する。このときの
エネルギー密度は0.01〜100MW/cm2程度
(好ましくは0.1〜10MW/cm2)が必要であ
る。そして、0.5〜2000cm/s程度の速度でレ
ーザ光に対して相対的に半導体膜を移動させて照射す
る。
後、TFTのしきい値を制御するために微量な不純物元
素(ボロンまたはリン)のドーピングを行なってもよ
い。
ート絶縁膜407を形成する。ゲート絶縁膜407はプ
ラズマCVD法またはスパッタ法を用い、厚さを40〜
150nmとして珪素を含む絶縁膜で形成する。本実施
例では、プラズマCVD法により110nmの厚さで酸
化窒化珪素膜(組成比Si=32%、O=59%、N=
7%、H=2%)で形成した。もちろん、ゲート絶縁膜
は酸化窒化珪素膜に限定されるものでなく、他の珪素を
含む絶縁膜を単層または積層構造として用いても良い。
ズマCVD法でTEOS(Tetraethyl Orthosilicate)
とO2とを混合し、反応圧力40Pa、基板温度300〜
400℃とし、高周波(13.56MHz)電力密度0.
5〜0.8W/cm2で放電させて形成することができる。
このようにして作製される酸化珪素膜は、その後400
〜500℃の熱アニールによりゲート絶縁膜として良好
な特性を得ることができる。
絶縁膜407上に膜厚20〜100nmの第1の導電膜
408と、膜厚100〜400nmの第2の導電膜40
9とを積層形成する。本実施例では、膜厚30nmのT
aN膜からなる第1の導電膜408と、膜厚370nm
のW膜からなる第2の導電膜409を積層形成した。T
aN膜はスパッタ法で形成し、Taのターゲットを用
い、窒素を含む雰囲気内でスパッタした。また、W膜
は、Wのターゲットを用いたスパッタ法で形成した。そ
の他に6フッ化タングステン(WF6)を用いる熱CV
D法で形成することもできる。いずれにしてもゲート電
極として使用するためには低抵抗化を図る必要があり、
W膜の抵抗率は20μΩcm以下にすることが望まし
い。W膜は結晶粒を大きくすることで低抵抗率化を図る
ことができるが、W膜中に酸素などの不純物元素が多い
場合には結晶化が阻害され高抵抗化する。従って、本実
施例では、高純度のW(純度99.9999%)のター
ゲットを用いたスパッタ法で、さらに成膜時に気相中か
らの不純物の混入がないように十分配慮してW膜を形成
することにより、抵抗率9〜20μΩcmを実現するこ
とができた。
をTaN、第2の導電膜409をWとしたが、特に限定
されず、いずれもTa、W、Ti、Mo、Al、Cu、
Cr、Ndから選ばれた元素、または前記元素を主成分
とする合金材料若しくは化合物材料で形成してもよい。
また、リン等の不純物元素をドーピングした結晶質珪素
膜に代表される半導体膜を用いてもよい。また、AgP
dCu合金を用いてもよい。また、第1の導電膜をタン
タル(Ta)膜で形成し、第2の導電膜をW膜とする組
み合わせ、第1の導電膜を窒化チタン(TiN)膜で形
成し、第2の導電膜をW膜とする組み合わせ、第1の導
電膜を窒化タンタル(TaN)膜で形成し、第2の導電
膜をAl膜とする組み合わせ、第1の導電膜を窒化タン
タル(TaN)膜で形成し、第2の導電膜をCu膜とす
る組み合わせとしてもよい。
ストからなるマスク410〜414を形成し、電極及び
配線を形成するための第1のエッチング処理を行なう。
第1のエッチング処理では第1及び第2のエッチング条
件で行なう。本実施例では第1のエッチング条件とし
て、ICP(Inductively Coupled Plasma:誘導結合型
プラズマ)エッチング法を用い、エッチング用ガスにC
F4とCl2とO2とを用い、それぞれのガス流量比を2
5:25:10(sccm)とし、1Paの圧力でコイル
型の電極に500WのRF(13.56MHz)電力を投入して
プラズマを生成してエッチングを行った。ここでは、松
下電器産業(株)製のICPを用いたドライエッチング
装置(Model E645−□ICP)を用いた。基板側
(試料ステージ)にも150WのRF(13.56MHz)電力
を投入し、実質的に負の自己バイアス電圧を印加する。
この第1のエッチング条件によりW膜をエッチングして
第1の導電層の端部をテーパー形状とする。
414を除去せずに第2のエッチング条件に変え、エッ
チング用ガスにCF4とCl2とを用い、それぞれのガス
流量比を30:30(sccm)とし、1Paの圧力でコ
イル型の電極に500WのRF(13.56MHz)電力を投入
してプラズマを生成して約30秒程度のエッチングを行
った。基板側(試料ステージ)にも20WのRF(13.56
MHz)電力を投入し、実質的に負の自己バイアス電圧を
印加する。CF4とCl2を混合した第2のエッチング条
件ではW膜及びTaN膜とも同程度にエッチングされ
る。なお、ゲート絶縁膜上に残渣を残すことなくエッチ
ングするためには、10〜20%程度の割合でエッチン
グ時間を増加させると良い。
からなるマスクの形状を適したものとすることにより、
基板側に印加するバイアス電圧の効果により第1の導電
層及び第2の導電層の端部がテーパー形状となる。この
テーパー部の角度は15〜45°となる。こうして、第
1のエッチング処理により第1の導電層と第2の導電層
から成る第1の形状の導電層417〜421(第1の導
電層417a〜421aと第2の導電層417b〜42
1b)を形成する。416はゲート絶縁膜であり、第1
の形状の導電層417〜421で覆われない領域は20
〜50nm程度エッチングされ薄くなった領域が形成され
る。
ずに第1のドーピング処理を行ない、半導体層にn型を
付与する不純物元素を添加する。(図3(B))ドーピ
ング処理はイオンドープ法、若しくはイオン注入法で行
なえば良い。イオンドープ法の条件はドーズ量を1×1
013〜5×1015/cm2とし、加速電圧を60〜10
0keVとして行なう。本実施例ではドーズ量を1.5
×1015/cm2とし、加速電圧を80keVとして行
った。n型を付与する不純物元素として15族に属する
元素、典型的にはリン(P)または砒素(As)を用い
るが、ここではリン(P)を用いた。この場合、導電層
417〜421がn型を付与する不純物元素に対するマ
スクとなり、自己整合的に第1の高濃度不純物領域30
6〜309が形成される。第1の高濃度不純物領域30
6〜309には1×1020〜1×1021/cm2の濃度
範囲でn型を付与する不純物元素を添加する。
ずに第2のエッチング処理を行なう。ここでは、エッチ
ングガスにCF4とCl2とO2とを用い、W膜を選択的
にエッチングする。この時、第2のエッチング処理によ
り第2の導電層428b〜432bを形成する。一方、
第1の導電層417a〜421aは、ほとんどエッチン
グされず、第2の形状の導電層428〜432を形成す
る。
ずに、図3(C)に示すように、第2のドーピング処理
を行なう。この場合、第1のドーピング処理よりもドー
ズ量を下げて、70〜120keVの高い加速電圧で、
n型を付与する不純物元素を導入する。本実施例ではド
ーズ量を1.5×1014/cm2とし、加速電圧を90
keVとして行ない、図3(B)で形成された第1の高
濃度不純物領域306〜309より内側の半導体層に新
たな不純物領域を形成する。第2のドーピング処理は第
2の形状の導電層428〜432をマスクとして用い、
第2の導電層428b〜432bの下方における半導体
層にも不純物元素が導入され、新たに第2の高濃度不純
物領域423a〜426aおよび低濃度不純物領域42
3b〜426bが形成される。
た後、新たにレジストからなるマスク434aおよび4
34bを形成して、図4(A)に示すように、第3のエ
ッチング処理を行なう。エッチング用ガスにSF6およ
びCl2とを用い、ガス流量比を50:10(scc
m)とし、1.3Paの圧力でコイル型の電極に500
WのRF(13.56MHz)電力を投入してプラズマ
を生成し、約30秒のエッチング処理を行なう。基板側
(資料ステージ)には10WのRF(13.56MH
z)電力を投入し、実質的には負の自己バイアス電圧を
印加する。こうして、前記第3のエッチング処理によ
り、pチャネル型TFTおよび画素部のTFT(画素T
FT)のTaN膜をエッチングして、第3の形状の導電
層435〜437を形成する。
た後、第2の形状の導電層428、430および第3の
形状の導電層435〜437をマスクとして用い、ゲー
ト絶縁膜416を選択的に除去して絶縁層439〜44
3を形成する。(図4(B))
45a〜445cを形成して第3のドーピング処理を行
なう。この第3のドーピング処理により、pチャネル型
TFTの活性層となる半導体層に前記一導電型とは逆の
導電型を付与する不純物元素が添加された不純物領域4
46を形成する。第2の導電層435aを不純物元素に
対するマスクとして用い、p型を付与する不純物元素を
添加して自己整合的に不純物領域を形成する。本実施例
では、不純物領域446はジボラン(B2H6)を用いた
イオンドープ法で形成する。(図4(C))この第3の
ドーピング処理の際には、nチャネル型TFTを形成す
る半導体層はレジストからなるマスク445a〜445
cで覆われている。第1のドーピング処理及び第2のド
ーピング処理によって、不純物領域446にはそれぞれ
異なる濃度でリンが添加されているが、そのいずれの領
域においてもp型を付与する不純物元素の濃度を2×1
0 20〜2×1021/cm3となるようにドーピング処理
することにより、pチャネル型TFTのソース領域およ
びドレイン領域として機能するために何ら問題は生じな
い。本実施例では、pチャネル型TFTの活性層となる
半導体層の一部が露呈しているため、不純物元素(ボロ
ン)を添加しやすい利点を有している。
不純物領域が形成される。
〜445cを除去して第1の層間絶縁膜461を形成す
る。この第1の層間絶縁膜461としては、プラズマC
VD法またはスパッタ法を用い、厚さを100〜200
nmとして珪素を含む絶縁膜で形成する。本実施例で
は、プラズマCVD法により膜厚150nmの酸化窒化
珪素膜を形成した。もちろん、第1の層間絶縁膜461
は酸化窒化珪素膜に限定されるものでなく、他の珪素を
含む絶縁膜を単層または積層構造として用いても良い。
れの半導体層に添加された不純物元素を活性化処理する
工程を行なう。この活性化工程はファーネスアニール炉
を用いる熱アニール法で行なう。熱アニール法として
は、酸素濃度が1ppm以下、好ましくは0.1ppm
以下の窒素雰囲気中で400〜700℃、代表的には5
00〜550℃で行なえばよく、本実施例では550
℃、4時間の熱処理で活性化処理を行った。なお、熱ア
ニール法の他に、レーザアニール法、またはラピッドサ
ーマルアニール法(RTA法)を適用することができ
る。
時に、結晶化の際に触媒として使用したニッケルが高濃
度のリンを含む不純物領域423a、425a、426
a、446aを結晶化する。そのため、前記不純物領域
に前記金属元素がゲッタリングされ、主にチャネル形成
領域となる半導体層中のニッケル濃度が低減される。こ
のようにして作製したチャネル形成領域を有するTFT
はオフ電流値が下がり、結晶性が良いことから高い電界
効果移動度が得られ、良好な特性を達成することができ
る。
性化処理を行なっても良い。ただし、用いた配線材料が
熱に弱い場合には、本実施例のように配線等を保護する
ため層間絶縁膜(珪素を主成分とする絶縁膜、例えば窒
化珪素膜)を形成した後で活性化処理を行なうことが好
ましい。
中で、300〜550℃で1〜12時間の熱処理を行な
い、半導体層を水素化する工程を行なう。本実施例では
水素を約3%の含む窒素雰囲気中で410℃、1時間の
熱処理を行った。この工程は層間絶縁膜に含まれる水素
により半導体層のダングリングボンドを終端する工程で
ある。水素化の他の手段として、プラズマ水素化(プラ
ズマにより励起された水素を用いる)を行なっても良
い。
を用いる場合には、上記水素化を行った後、エキシマレ
ーザやYAGレーザ等のレーザビームを照射することが
望ましい。
絶縁膜材料または有機絶縁物材料から成る第2の層間絶
縁膜462を形成する。(図5(B))本実施例では、
膜厚1.6μmのアクリル樹脂膜を形成したが、粘度が
10〜1000cp、好ましくは40〜200cpのも
のを用い、表面に凸凹が形成されるものを用いた。
に凸凹が形成される第2の層間絶縁膜を形成することに
よって画素電極の表面に凸凹を形成した。また、画素電
極の表面に凹凸を持たせて光散乱性を図るため、画素電
極の下方の領域に凸部を形成してもよい。その場合、凸
部の形成は、TFTの形成と同じフォトマスクで行なう
ことができるため、工程数の増加なく形成することがで
きる。なお、この凸部は配線及びTFT部以外の画素部
領域の基板上に適宜設ければよい。こうして、凸部を覆
う絶縁膜の表面に形成された凸凹に沿って画素電極の表
面に凸凹が形成される。
が平坦化する膜を用いてもよい。その場合は、画素電極
を形成した後、公知のサンドブラスト法やエッチング法
等の工程を追加して表面を凹凸化させて、鏡面反射を防
ぎ、反射光を散乱させることによって白色度を増加させ
ることが好ましい。
物領域とそれぞれ電気的に接続する配線463〜467
を形成する。なお、これらの配線は、膜厚50nmのT
i膜と、膜厚500nmの合金膜(AlとTiとの合金
膜)との積層膜をパターニングして形成する。
域およびドレイン領域に達するコンタクトホールを形成
するときに同時に、後工程で形成されるソース配線およ
びドレイン配線に囲まれた領域で、かつ、画素TFTの
半導体層と重ならない領域において、第1層間絶縁膜、
第2層間絶縁膜およびゲート絶縁膜をエッチングして、
下地膜を部分的に露呈させる。このとき、下地膜を露呈
させる領域の面積は、適宜決めることが出来る。露呈さ
せる下地膜の面積が広い方が、広い配線を形成すること
ができ、金属基板、下地膜およびドレイン配線で形成さ
れる保持容量は大きなキャパシティを得られるので有利
である。そして、図5(C)のように、ドレイン配線4
70、ゲート配線469、接続電極468を形成する。
この接続電極468によりソース配線(436aと43
6bの積層)は、画素TFTと電気的な接続が形成され
る。また、ゲート配線469は、画素TFTのゲート電
極と電気的な接続が形成される。また、ドレイン配線4
70は、画素TFTのドレイン領域426hと電気的な
接続が形成され、さらに保持容量505を形成する一方
の電極として機能する。(図5(C))
る。(図6(A))第3層間絶縁膜471としては、比
誘電率の小さい樹脂膜が好ましい。樹脂膜としては、ポ
リイミド膜、アクリル膜、ポリアミド膜、BCB(ベン
ゾシクロブテン)膜などを用いることができる。また、
第3層間絶縁膜として平坦化膜を用いても良い。
間絶縁膜471はエッチングされて473で示す形状と
なり、配線の一部が露呈する。そして、画素TFTのド
レイン配線470に接続させて画素電極473を形成す
る。(図6(B))前記画素電極473としては、反射
型AM−LCDを作製するのであればアルミニウム膜に
代表される反射率の高い金属膜を用いれば良い。例え
ば、画素電極473としては、AlまたはAgを主成分
とする膜、またはそれらの積層膜等の反射性の優れた材
料を用いることが望ましい。
1とpチャネル型TFT502からなるCMOS回路、
及びnチャネル型TFT503を有する駆動回路506
と、画素TFT504、保持容量505とを有する画素
部507を同一基板上に形成することができる。こうし
て、アクティブマトリクス基板が完成する。
1はチャネル形成領域423c、ゲート電極の一部を構
成する第1の導電層428aと重なる低濃度不純物領域
423b(GOLD領域)、とソース領域またはドレイ
ン領域として機能する高濃度不純物領域423aを有し
ている。このnチャネル型TFT501と電極466で
接続してCMOS回路を形成するpチャネル型TFT5
02にはチャネル形成領域446d、ゲート電極の外側
に形成される不純物領域446b、446c、ソース領
域またはドレイン領域として機能する高濃度不純物領域
446aを有している。また、nチャネル型TFT50
3にはチャネル形成領域425c、ゲート電極の一部を
構成する第1の導電層430aと重なる低濃度不純物領
域425b(GOLD領域)、とソース領域またはドレ
イン領域として機能する高濃度不純物領域425aを有
している。
成領域426c、ゲート電極の外側に形成される低濃度
不純物領域426b(LDD領域)とソース領域または
ドレイン領域として機能する高濃度不純物領域426a
を有している。また、保持容量505は、下地膜301
を誘電体として、ドレイン配線470と、金属基板30
0とで形成している。
トリクスを用いることなく、画素電極間の隙間が遮光さ
れるように、画素電極の端部をソース配線と重なるよう
に配置形成する。
リクス基板の画素部の上面図を図7に示す。なお、図2
〜図6に対応する部分には同じ符号を用いている。図6
中の鎖線A−A’は図7中の鎖線A―A’で切断した断
面図に対応している。
わせることが可能である。
製したアクティブマトリクス基板から、反射型液晶表示
装置を作製する工程を以下に説明する。説明には図8を
用いる。
のアクティブマトリクス基板を得た後、図6(B)のア
クティブマトリクス基板上、少なくとも画素電極473
上に配向膜567を形成しラビング処理を行なう。な
お、本実施例では配向膜567を形成する前に、アクリ
ル樹脂膜等の有機樹脂膜をパターニングすることによっ
て基板間隔を保持するための柱状のスペーサ572を所
望の位置に形成した。また、柱状のスペーサに代えて、
球状のスペーサを基板全面に散布してもよい。
で、対向基板569上に着色層570、571、平坦化
膜573を形成する。赤色の着色層570と青色の着色
層572とを重ねて、遮光部を形成する。また、赤色の
着色層と緑色の着色層とを一部重ねて、遮光部を形成し
てもよい。
ている。従って、実施例2の画素部の上面図を示す図7
では、少なくともゲート配線469と画素電極473の
間隙と、ゲート配線469と接続電極468の間隙と、
接続電極468と画素電極473の間隙を遮光する必要
がある。本実施例では、それらの遮光すべき位置に着色
層の積層からなる遮光部が重なるように各着色層を配置
して、対向基板を貼り合わせた。
形成することなく、各画素間の隙間を着色層の積層から
なる遮光部で遮光することによって工程数の低減を可能
とした。
らなる対向電極576を少なくとも画素部に形成し、対
向基板の全面に配向膜574を形成し、ラビング処理を
施した。
クティブマトリクス基板と対向基板とをシール材568
で貼り合わせる。シール材568にはフィラーが混入さ
れていて、このフィラーと柱状スペーサによって均一な
間隔を持って2枚の基板が貼り合わせられる。その後、
両基板の間に液晶材料575を注入し、封止剤(図示せ
ず)によって完全に封止する。液晶材料575には公知
の液晶材料を用いれば良い。このようにして図8に示す
反射型液晶表示装置が完成する。そして、必要があれ
ば、アクティブマトリクス基板または対向基板を所望の
形状に分断する。さらに、対向基板のみに偏光板(図示
しない)を貼りつけた。そして、公知の技術を用いてF
PCを貼りつけた。
ルは各種電子機器の表示部として用いることができる。
に組み合わせることが可能である。
光装置の例としてEL(Electro Luminescence:エレク
トロルミネセンス)表示装置を作製した例について説明
する。
に形成された発光素子を該基板とカバー材の間に封入し
た表示用パネルおよび該表示用パネルにICを実装した
表示用モジュールを総称したものである。なお、発光素
子は、電場を加えることで発生するルミネッセンスが得
られる有機化合物を含む層(発光層)と陽極層と、陰極
層とを有する。また、有機化合物におけるルミネッセン
スには、一重項励起状態から基底状態に戻る際の発光
(蛍光)と三重項励起状態から基底状態に戻る際の発光
(リン光)があり、これらのうちどちらか、あるいは両
方の発光を含む。
図である。同一の絶縁体上に画素部とそれを駆動する駆
動回路を有した発光装置の例(但し封止前の状態)を図
9に示す。なお、駆動回路には基本単位となるCMOS
回路を示し、画素部には一つの画素を示す。このCMO
S回路は実施例2に従えば得ることができる。
該金属基板上に設けられた下地絶縁膜上にはnチャネル
型TFT501およびpチャネル型TFT502からな
る駆動回路617、pチャネル型TFTからなるスイッ
チングTFT603およびnチャネル型TFT604か
らなる電流制御TFT604とが形成されている。ま
た、本実施例では、TFTはすべてトップゲート型TF
Tで形成されている。
pチャネル型TFTの説明は実施例2を参照すれば良い
ので省略する。また、スイッチングTFT603はソー
ス領域およびドレイン領域の間に二つのチャネル形成領
域を有した構造(ダブルゲート構造)となっているpチ
ャネル型TFTである。なお、本実施例はダブルゲート
構造に限定されることなく、チャネル形成領域が一つ形
成されるシングルゲート構造もしくは三つ形成されるト
リプルゲート構造であっても良い。また、電流制御TF
T604はシングルゲート構造のnチャネル型TFTで
ある。なお、本実施例ではシングルゲート構造としてい
るが、ダブルゲート構造もしくはトリプルゲート構造で
あっても良い。
は電流制御TFTのゲート電極と接続しているが(図示
せず)、同時に第1層間絶縁膜607および第2層間絶
縁膜608をエッチングして下地絶縁膜601を部分的
に露呈させる。このとき、下地絶縁膜601を露呈させ
る領域の面積は、適宜決めることが出来るが、露呈させ
る下地絶縁膜の面積が広い方が、広い配線を形成するこ
とができ、金属基板600、下地絶縁膜601およびド
レイン配線614で形成される保持容量605は大きな
キャパシティを得られるので有利である。また、第1層
間絶縁膜607および第2層間絶縁膜608をエッチン
グする際に、下地絶縁膜601をエッチングして薄くす
れば、さらに保持容量605は大きなキャパシティを得
られるので有利である。そして、ソース配線およびドレ
イン配線を形成しTFTを得る。ただし、画素部におい
ては、ドレイン領域と露呈した下地絶縁膜601を接続
するドレイン配線614を形成する。
る。第3層間絶縁膜613として、例えば、樹脂からな
る平坦化膜を用いる。平坦化膜を用いることにより、T
FTおよび保持容量による段差を平坦化することは非常
に重要である。後に形成されるEL層611は非常に薄
いため、段差が存在することによって発光不良を起こす
場合がある。従って、EL層をできるだけ平坦面に形成
しうるように画素電極を形成する前に平坦化しておくこ
とが望ましい。
素電極609を設ける。画素電極609はEL素子の陰
極として機能する電極であり、周期表の1族もしくは2
族に属する元素を含む導電膜を用いて形成されている。
本実施例では、リチウムとアルミニウムとの化合物から
なる導電膜を用いる。
609、EL層611および陽極612からなる。陽極
612は、仕事関数の大きい導電膜、代表的には酸化物
導電膜が用いられる。酸化物導電膜としては、酸化イン
ジウム、酸化スズ、酸化亜鉛もしくはそれらの化合物を
用いれば良い。
対して正孔注入層、正孔輸送層、正孔阻止層、電子輸送
層、電子注入層もしくは電子阻止層を組み合わせた積層
した層の総称をEL層と定義する。但し、EL層にはE
L膜を単層で用いた場合も含むものとする。
特に限定されないが、例えばニ重項励起により発光する
発光材料からなる薄膜、あるいは三重項励起により発光
する発光材料からなる薄膜を用いることができる。
形成した後、EL素子610を完全に覆うようにしてパ
ッシベーション膜を設けることは有効である。パッシベ
ーション膜としては、炭素膜、窒化珪素膜もしくは窒化
酸化珪素膜を含む絶縁膜からなり、該絶縁膜を単層もし
くは組み合わせた積層で用いる。
(または封入)工程まで行った後の後のEL表示装置に
ついて図10(A)、(B)を用いて説明する。図10
(A)は、EL素子の封止までを行った状態を示す上面
図であり、図10(B)は図10(A)をC−C’で切
断した断面図である。点線で示された701は画素部、
702はソース側駆動回路、703はゲート側駆動回路
である。また、704はカバー材、705は第1シール
材、706は第2シール材である。
びゲート側駆動回路703に入力される信号を伝送する
ための配線であり、外部入力端子となるFPC(フレキ
シブルプリントサーキット)708からビデオ信号やク
ロック信号を受け取る。なお、ここではFPCしか図示
されていないが、このFPCにはプリント配線基盤(P
WB)が取り付けられていても良い。
いて説明する。絶縁体700(素子形成基板600に相
当)の上方には画素部、ソース側駆動回路709が形成
されており、画素部は電流制御TFT710とそのドレ
インに電気的に接続された画素電極711を含む複数の
画素により形成される。また、スイッチング用TFTの
ドレイン配線の一部である718、下地絶縁膜およびス
テンレス基板700によって保持容量を形成している。
また、ソース側駆動回路709はnチャネル型TFTと
pチャネル型TFTとを組み合わせたCMOS回路を用
いて形成される。
絶縁膜712が形成され、画素電極711上にはEL層
713およびEL素子の陽極714が形成される。陽極
714は全画素に共通の配線としても機能し、接続配線
715を経由してFPC716に電気的に接続されてい
る。さらに、画素部及びソース側駆動回路709に含ま
れる素子は全てパッシベーション膜(図示しない)で覆
われている。
704が貼り合わされている。なお、カバー材704と
EL素子との間隔を確保するためにスペーサを設けても
良い。そして、第1シール材705の内側には空隙71
7が形成されている。なお、第1シール材705は水分
や酸素を透過しない材料であることが望ましい。さら
に、空隙717の内部に吸湿効果をもつ物質や酸化防止
効果をもつ物質を設けることは有効である。
は保護膜として炭素膜(具体的にはダイヤモンドライク
カーボン膜)を2〜30nmの厚さに設けると良い。こ
のような炭素膜(ここでは図示しない)は、酸素および
水の侵入を防ぐとともにカバー材704の表面を機械的
に保護する役割をもつ。また、カバー材704には偏光
板(代表的には円偏光板)を貼り付けても良い。
シール材705の露呈面を覆うように第2シール材70
6を設けている。第2シール材706は第1シール材7
05と同じ材料を用いることができる。
とにより、EL素子を外部から完全に遮断することがで
き、外部から水分や酸素等のEL層の酸化による劣化を
促す物質が侵入することを防ぐことができる。従って、
信頼性の高いEL表示装置が得られる。
か一と自由に組み合わせることが可能である。
られるEL表示装置において、画素部のさらに詳細な上
面構造を図11に示す。なお、図9に対応する部分には
同じ符号を用いている。図9中の鎖線B−B’は図11
中の鎖線B―B’で切断した断面図に対応している。
ース配線815に接続され、ドレインはドレイン配線6
14に接続される。また、ドレイン配線614は電流制
御用TFT604のゲート電極807に電気的に接続さ
れる。また、電流制御用TFT604のソースは電流供
給線816に電気的に接続され、ドレインはドレイン配
線615に電気的に接続される。また、ドレイン配線6
15は点線で示される画素電極(陰極)609に電気的
に接続される。
容量が形成される。保持容量605は、ドレイン配線6
14、下地絶縁膜(図示せず)および金属基板(図示せ
ず)との間で形成される。
か一と自由に組み合わせることが可能である。
れか一を実施して形成されたTFTは様々な電気光学装
置(アクティブマトリクス型液晶ディスプレイ、アクテ
ィブマトリクス型ELディスプレイ、アクティブマトリ
クス型ECディスプレイ)に用いることができる。即
ち、それら電気光学装置を表示部に組み込んだ電子機器
全てに本発明を実施できる。
ラ、デジタルカメラ、ヘッドマウントディスプレイ(ゴ
ーグル型ディスプレイ)、カーナビゲーション、カース
テレオ、パーソナルコンピュータ、携帯情報端末(モバ
イルコンピュータ、携帯電話または電子書籍等)などが
挙げられる。それらの例を図12および図13に示す。
あり、本体3001、画像入力部3002、表示部30
03、キーボード3004等を含む。本発明を表示部3
003に適用することができる。
3101、表示部3102、音声入力部3103、操作
スイッチ3104、バッテリー3105、受像部310
6等を含む。本発明を表示部3102に適用することが
できる。
ービルコンピュータ)であり、本体3201、カメラ部
3202、受像部3203、操作スイッチ3204、表
示部3205等を含む。本発明は表示部3205に適用
できる。
あり、本体3301、表示部3302、アーム部330
3等を含む。本発明は表示部3302に適用することが
できる。
媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであ
り、本体3401、表示部3402、スピーカ部340
3、記録媒体3404、操作スイッチ3405等を含
む。なお、このプレーヤーは記録媒体としてDVD(D
igtial Versatile Disc)、CD
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行なうことができる。本発明は表示部3402に適
用することができる。
体3501、表示部3502、接眼部3503、操作ス
イッチ3504、受像部(図示しない)等を含む。本発
明を表示部3502に適用することができる。
01、音声出力部3902、音声入力部3903、表示
部3904、操作スイッチ3905、アンテナ3906
等を含む。本発明を表示部3904に適用することがで
きる。
り、本体4001、表示部4002、4003、記憶媒
体4004、操作スイッチ4005、アンテナ4006
等を含む。本発明は表示部4002、4003に適用す
ることができる。
4101、支持台4102、表示部4103等を含む。
本発明は表示部4103に適用することができる。本発
明のディスプレイは特に大画面化した場合において有利
であり、対角10インチ以上(特に30インチ以上)の
ディスプレイには有利である。
く、さまざまな分野の電子機器に適用することが可能で
ある。特に軽量化が要求される電子機器にも好適に用い
ることが出来る。また、本実施例の電子機器は実施例1
〜5のどのような組み合わせからなる構成を用いても実
現することができる。
下に示すような基本的有意性を得ることが出来る。 (a)従来のTFTの作製プロセスに適合した、簡単な
構造である。 (b)保持容量は、金属表面を有する基板、絶縁膜およ
び配線により形成するが、前記保持容量のキャパシティ
は、誘電体として機能する下地絶縁膜により適宜変更す
ることが可能である。具体的には、前記下地絶縁膜の膜
厚およびエッチングにより露呈させる前記下地絶縁膜の
面積によって、前記保持容量のキャパシティを変更する
ことが出来る。 (c)以上の利点を満たした上で、良好な半導体装置を
作製できる方法である。また、前記金属表面を有する基
板が厚さの薄いものであれば、可撓性を有し、かつ、軽
量化した半導体装置を得ることができる。
の作製方法の例を示す図。
示す断面図。
示す断面図。
示す断面図。
示す断面図。
示す断面図。
工程を示す断面図。
造図。
図。
Claims (12)
- 【請求項1】 金属表面を有する基板と、前記金属表面
を有する基板上に形成された絶縁膜と、前記絶縁膜上に
形成された画素部とを有する半導体装置であって、前記
画素部は、TFTと、該TFTに接続する配線とを有し
ており、保持容量は、前記金属表面を有する基板、前記
絶縁膜および前記配線により構成されていることを特徴
とする半導体装置。 - 【請求項2】 金属表面を有する基板と、前記金属表面
を有する基板上に形成された絶縁膜と、前記絶縁膜上に
形成された画素部とを有する半導体装置であって、前記
画素部は、TFTと、該TFTに接続する配線と、該配
線に接続する画素電極とを有しており、保持容量は、前
記金属表面を有する基板、前記絶縁膜および前記配線に
より構成されていることを特徴とする半導体装置。 - 【請求項3】 請求項1または請求項2において、前記
金属表面を有する基板の金属表面の粗さは、1μmR
MAX以下であることを特徴とする半導体装置。 - 【請求項4】 請求項1乃至3のいずれか一項におい
て、前記金属表面を有する基板の金属表面に存在する凸
部の曲率半径は、1μm以上であることを特徴とする半
導体装置。 - 【請求項5】 請求項1乃至4のいずれか一項におい
て、前記半導体装置は、液晶表示装置または発光装置で
あることを特徴とする半導体装置。 - 【請求項6】 請求項1乃至4のいずれか一項におい
て、前記半導体装置は、携帯電話、ビデオカメラ、デジ
タルカメラ、ゴーグル型ディスプレイ、パーソナルコン
ピュータ、DVDプレーヤー、電子書籍、または携帯型
情報端末であることを特徴とする半導体装置。 - 【請求項7】 金属表面を有する基板上に第1の絶縁膜
を形成し、前記第1の絶縁膜上に半導体層を形成し、前
記半導体層上に第2の絶縁膜を形成し、前記第2の絶縁
膜上にゲート電極を形成し、前記半導体層および前記ゲ
ート電極を覆って第3の絶縁膜を形成し、前記第3の絶
縁膜を部分的に除去して、前記半導体層の一部および前
記第1の絶縁膜の一部を露呈させ、前記半導体層に電気
的に接続し、かつ、前記第1の絶縁膜の一部に接する配
線を形成することを特徴とする半導体装置の作製方法。 - 【請求項8】 金属表面を有する基板上に第1の絶縁膜
を形成し、前記第1の絶縁膜上に半導体層を形成し、前
記半導体層上に第2の絶縁膜を形成し、前記第2の絶縁
膜上にゲート電極を形成し、前記第2の絶縁膜および前
記ゲート電極上に第3の絶縁膜を形成し、前記第3の絶
縁膜および前記第2の絶縁膜を部分的に除去して、前記
半導体層の一部および前記第1の絶縁膜の一部を露呈さ
せ、前記半導体層に電気的に接続し、かつ、前記第1の
絶縁膜の一部と接する配線を形成することを特徴とする
半導体装置の作製方法。 - 【請求項9】 金属表面を有する基板上に第1の絶縁膜
を形成し、前記第1の絶縁膜上に半導体層を形成し、前
記半導体層上に第2の絶縁膜を形成し、前記第2の絶縁
膜上にゲート電極を形成し、前記半導体層および前記ゲ
ート電極を覆って第3の絶縁膜を形成し、前記第3の絶
縁膜を部分的に除去して、前記半導体層の一部および前
記第1の絶縁膜の一部を露呈させ、前記半導体層に電気
的に接続し、かつ、前記第1の絶縁膜の一部に接する第
1の配線を形成し、前記第1の配線を覆って、第4の絶
縁膜を形成し、前記第4の絶縁膜を部分的に除去して、
前記第1の配線の一部を露呈させ、前記第1の配線と電
気的に接続する第2の配線を形成することを特徴とする
半導体装置の作製方法。 - 【請求項10】 金属表面を有する基板上に第1の絶縁
膜を形成し、前記第1の絶縁膜上に半導体層を形成し、
前記半導体層上に第2の絶縁膜を形成し、前記第2の絶
縁膜上にゲート電極を形成し、前記第2の絶縁膜および
前記ゲート電極上に第3の絶縁膜を形成し、前記第3の
絶縁膜および前記第2の絶縁膜を部分的に除去して、前
記半導体層の一部および前記第1の絶縁膜の一部を露呈
させ、前記半導体層に電気的に接続し、かつ、前記第1
の絶縁膜の一部と接する第1の配線を形成し、前記第1
の配線を覆って、第4の絶縁膜を形成し、前記第4の絶
縁膜を部分的に除去して、前記第1の配線の一部を露呈
させ、前記第1の配線と電気的に接続する第2の配線を
形成することを特徴とする半導体装置の作製方法。 - 【請求項11】 請求項7乃至9のいずれか一項におい
て、前記金属表面を有する基板の金属表面の粗さは、1
μmRMAX以下であることを特徴とする半導体装置の作
製方法。 - 【請求項12】 請求項7乃至11のいずれか一項にお
いて、前記金属表面を有する基板の金属表面に存在する
凸部の曲率半径は、1μm以上であることを特徴とする
半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001265021A JP4986351B2 (ja) | 2000-09-06 | 2001-08-31 | 半導体装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000-269797 | 2000-09-06 | ||
JP2000269797 | 2000-09-06 | ||
JP2000269797 | 2000-09-06 | ||
JP2001265021A JP4986351B2 (ja) | 2000-09-06 | 2001-08-31 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011223526A Division JP5542261B2 (ja) | 2000-09-06 | 2011-10-10 | 半導体装置の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002189429A true JP2002189429A (ja) | 2002-07-05 |
JP2002189429A5 JP2002189429A5 (ja) | 2008-08-28 |
JP4986351B2 JP4986351B2 (ja) | 2012-07-25 |
Family
ID=26599332
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001265021A Expired - Fee Related JP4986351B2 (ja) | 2000-09-06 | 2001-08-31 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4986351B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005292579A (ja) * | 2004-04-01 | 2005-10-20 | Canon Inc | 表示装置用パネル及び表示装置 |
US7435633B2 (en) | 2006-03-14 | 2008-10-14 | Seiko Epson Corporation | Electroluminescence device, manufacturing method thereof, and electronic apparatus |
US7781964B2 (en) | 2006-03-14 | 2010-08-24 | Seiko Epson Corporation | Organic electroluminescent device and electronic apparatus |
US8368297B2 (en) | 2008-09-03 | 2013-02-05 | Samsung Display Co., Ltd. | Organic light emitting device |
JP2015213093A (ja) * | 2004-10-01 | 2015-11-26 | 株式会社半導体エネルギー研究所 | 発光装置 |
JP2020010060A (ja) * | 2009-03-05 | 2020-01-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0225A (ja) * | 1989-04-28 | 1990-01-05 | Canon Inc | 駆動装置 |
JPH04335617A (ja) * | 1991-05-13 | 1992-11-24 | Sharp Corp | アクティブマトリクス基板 |
JPH0545640A (ja) * | 1991-08-09 | 1993-02-26 | Ricoh Co Ltd | 液晶表示装置 |
JPH06347826A (ja) * | 1993-06-07 | 1994-12-22 | Sanyo Electric Co Ltd | 液晶表示装置 |
JPH08152612A (ja) * | 1994-11-30 | 1996-06-11 | Sanyo Electric Co Ltd | 液晶表示装置 |
JPH08160462A (ja) * | 1994-12-09 | 1996-06-21 | Sanyo Electric Co Ltd | 液晶表示装置 |
JPH09179106A (ja) * | 1995-12-21 | 1997-07-11 | Dainippon Printing Co Ltd | 薄型ディスプレイ用基板とこれを使用したフィルム液晶ディスプレイおよびフィールドエミッションディスプレイ |
JPH09197437A (ja) * | 1996-01-24 | 1997-07-31 | Toshiba Corp | 液晶表示装置及びその製造方法 |
JPH1031235A (ja) * | 1996-07-15 | 1998-02-03 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
JPH1041518A (ja) * | 1996-04-09 | 1998-02-13 | Samsung Electron Co Ltd | 半導体装置の製造方法及び液晶表示装置の製造方法 |
JPH1096949A (ja) * | 1996-09-24 | 1998-04-14 | Toshiba Electron Eng Corp | アクティブマトリクス型液晶表示装置 |
JPH1138439A (ja) * | 1997-07-16 | 1999-02-12 | Toshiba Corp | アクティブマトリクス基板及びその製造方法並びにアクティブマトリクス型液晶表示装置 |
JP2000039626A (ja) * | 1998-07-24 | 2000-02-08 | Nec Corp | アクティブマトリクス型液晶表示装置 |
-
2001
- 2001-08-31 JP JP2001265021A patent/JP4986351B2/ja not_active Expired - Fee Related
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0225A (ja) * | 1989-04-28 | 1990-01-05 | Canon Inc | 駆動装置 |
JPH04335617A (ja) * | 1991-05-13 | 1992-11-24 | Sharp Corp | アクティブマトリクス基板 |
JPH0545640A (ja) * | 1991-08-09 | 1993-02-26 | Ricoh Co Ltd | 液晶表示装置 |
JPH06347826A (ja) * | 1993-06-07 | 1994-12-22 | Sanyo Electric Co Ltd | 液晶表示装置 |
JPH08152612A (ja) * | 1994-11-30 | 1996-06-11 | Sanyo Electric Co Ltd | 液晶表示装置 |
JPH08160462A (ja) * | 1994-12-09 | 1996-06-21 | Sanyo Electric Co Ltd | 液晶表示装置 |
JPH09179106A (ja) * | 1995-12-21 | 1997-07-11 | Dainippon Printing Co Ltd | 薄型ディスプレイ用基板とこれを使用したフィルム液晶ディスプレイおよびフィールドエミッションディスプレイ |
JPH09197437A (ja) * | 1996-01-24 | 1997-07-31 | Toshiba Corp | 液晶表示装置及びその製造方法 |
JPH1041518A (ja) * | 1996-04-09 | 1998-02-13 | Samsung Electron Co Ltd | 半導体装置の製造方法及び液晶表示装置の製造方法 |
JPH1031235A (ja) * | 1996-07-15 | 1998-02-03 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
JPH1096949A (ja) * | 1996-09-24 | 1998-04-14 | Toshiba Electron Eng Corp | アクティブマトリクス型液晶表示装置 |
JPH1138439A (ja) * | 1997-07-16 | 1999-02-12 | Toshiba Corp | アクティブマトリクス基板及びその製造方法並びにアクティブマトリクス型液晶表示装置 |
JP2000039626A (ja) * | 1998-07-24 | 2000-02-08 | Nec Corp | アクティブマトリクス型液晶表示装置 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005292579A (ja) * | 2004-04-01 | 2005-10-20 | Canon Inc | 表示装置用パネル及び表示装置 |
US7724234B2 (en) | 2004-04-01 | 2010-05-25 | Canon Kabushiki Kaisha | Panel for display device, and display device |
JP2015213093A (ja) * | 2004-10-01 | 2015-11-26 | 株式会社半導体エネルギー研究所 | 発光装置 |
US9887294B2 (en) | 2004-10-01 | 2018-02-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method of the same |
US10333003B2 (en) | 2004-10-01 | 2019-06-25 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method of the same |
US7435633B2 (en) | 2006-03-14 | 2008-10-14 | Seiko Epson Corporation | Electroluminescence device, manufacturing method thereof, and electronic apparatus |
US7781964B2 (en) | 2006-03-14 | 2010-08-24 | Seiko Epson Corporation | Organic electroluminescent device and electronic apparatus |
US8368297B2 (en) | 2008-09-03 | 2013-02-05 | Samsung Display Co., Ltd. | Organic light emitting device |
JP2020010060A (ja) * | 2009-03-05 | 2020-01-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US11233132B2 (en) | 2009-03-05 | 2022-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US11961894B2 (en) | 2009-03-05 | 2024-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP4986351B2 (ja) | 2012-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5542261B2 (ja) | 半導体装置の作製方法 | |
US9362410B2 (en) | Semiconductor device, manufacturing method thereof, and display device | |
US7538011B2 (en) | Method of manufacturing a semiconductor device | |
JP5046452B2 (ja) | 半導体装置の作製方法 | |
US6808968B2 (en) | Method of manufacturing a semiconductor device | |
JP2003031587A (ja) | 半導体装置およびその作製方法 | |
JP2002151698A (ja) | 半導体装置およびその作製方法 | |
JP5046439B2 (ja) | 半導体装置の作製方法 | |
JP4986351B2 (ja) | 半導体装置 | |
JP5292453B2 (ja) | 半導体装置の作製方法 | |
JP5539765B2 (ja) | トランジスタの作製方法 | |
JP4693257B2 (ja) | 半導体装置の作製方法 | |
JP4573953B2 (ja) | 半導体装置の作製方法 | |
JP2003233326A (ja) | アクティブマトリクス型表示装置及びその作製方法 | |
JP2003007722A (ja) | 半導体装置およびその作製方法 | |
JP2002151525A (ja) | 半導体装置の作製方法 | |
JP2002305209A (ja) | 半導体装置の作製方法 | |
JP4677546B2 (ja) | 半導体装置の作製方法 | |
JP2020074442A (ja) | 半導体装置 | |
JP2002261008A (ja) | 半導体装置の作製方法 | |
JP2002050765A (ja) | 半導体装置およびその作製方法 | |
JP2002118074A (ja) | 半導体装置の作製方法 | |
JP2002116450A (ja) | 液晶表示装置およびその作製方法 | |
JP2002100569A (ja) | 半導体装置の作製方法 | |
JP2002222958A (ja) | 半導体装置およびその作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080711 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080711 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110721 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110816 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111010 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120417 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120424 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |