JP4573953B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4573953B2 JP4573953B2 JP2000192476A JP2000192476A JP4573953B2 JP 4573953 B2 JP4573953 B2 JP 4573953B2 JP 2000192476 A JP2000192476 A JP 2000192476A JP 2000192476 A JP2000192476 A JP 2000192476A JP 4573953 B2 JP4573953 B2 JP 4573953B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- region
- insulating film
- island
- metal element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の属する分野】
本発明は薄膜トランジスタ(以下、TFTと言う)で構成された回路を有する半導体装置の作製方法に関する。例えば、液晶表示装置に代表される電気光学装置、及び電気光学装置を部品として搭載した電気機器の構成に関する。また、前記装置の作製方法に関する。なお、本明細書中において半導体装置とは、半導体特性を利用することで機能し得る装置全般を指し、上記電気光学装置及び電気機器もその範疇にあるとする。
【0002】
【従来の技術】
ガラス等の絶縁基板上に形成された非晶質半導体膜に対し、加熱、またはレーザアニール、または加熱とレーザアニールの両方を行ない、結晶化させたり、結晶性を向上させる技術が広く研究されている。上記半導体膜には珪素膜がよく用いられる。
【0003】
上記技術により得られた結晶質半導体膜は多くの結晶粒からできているため、多結晶半導体膜と呼ばれる。結晶質半導体膜は、非晶質半導体膜と比較し、非常に高い移動度を有する。このため、結晶質半導体膜を利用すると、例えば、従来の非晶質半導体膜を使って作製した半導体装置では実現できなかったモノリシック型の液晶電気光学装置(一枚の基板上に、画素駆動用と駆動回路用の薄膜トランジスタ(TFT)を作製した半導体装置)が作製できる。
【0004】
このように、結晶質半導体膜は、非晶質半導体膜と比較し、非常に特性の高い半導体膜である。これが、上記研究の行われる理由である。例えば、加熱による非晶質半導体膜の結晶化を行うには、600℃以上の加熱温度と10時間以上の加熱時間が必要であった。この結晶化条件に耐える基板には、例えば、合成石英基板がある。しかしながら、合成石英基板は高価で加工性に乏しく、特に大面積に加工するのは非常に困難であった。基板の大面積化は特に量産効率を上げるためには必要不可欠な要素である。近年、量産効率の向上のために基板を大面積化する動きが著しく、新しく建設される量産工場のラインは、基板サイズ600×720mmが標準となりつつある。
【0005】
このような大面積基板に石英基板を加工することは現在の技術では難しく、たとえできたとしても産業として成り立つ価格までは下がらないと考えられる。大面積基板を容易に作製できる材料に、例えばガラス基板がある。ガラス基板には、例えばコーニング7059と呼ばれているものがある。コーニング7059は非常に安価で加工性に富み、大面積化も容易である。しかしながら、コーニング7059は歪点温度が593℃であり、600℃以上の加熱には問題があった。
【0006】
ガラス基板の1つに、歪点温度が比較的高いコーニング1737というものがある。これの歪点温度は667℃とコーニング7059の歪点温度に比べて高い。
前記コーニング1737基板に非晶質半導体膜を成膜し、600℃、20時間の雰囲気に置いても、作製工程に影響するほどの基板の変形は見られなかった。しかしながら、20時間の加熱時間は量産工程としては長過ぎ、また、加熱温度600℃は、コストの面から考えると、少しでも低い方が好ましかった。
【0007】
このような問題を解決するため、新しい結晶化の方法が考案された。前記方法の詳細は特開平7−183540号公報に記載されている。ここで、前記方法を簡単に説明する。まず、非晶質半導体膜にニッケルまたは、パラジウム、または鉛等の金属元素を微量に添加する。添加の方法は、プラズマ処理法や蒸着法、イオン注入法、スパッタ法、溶液塗布法等を利用すればよい。前記添加の後、例えば550℃の窒素雰囲気に4時間、非晶質半導体膜を置くと、特性の良好な結晶質半導体膜が得られる。結晶化に最適な加熱温度や加熱時間等は、前記金属元素の添加量や、非晶質半導体膜の状態による。
【0008】
しかしながら、前記技術では、結晶化を促進するために用いた前記金属元素が高抵抗層(チャネル形成領域やオフセット領域)中にも残留すると言う問題がある。前記金属元素は電気が流れやすいため、高抵抗層であるべき領域の抵抗を下げ、TFTの特性の安定性および信頼性を損なう原因となる。
【0009】
この問題を解決するため、本出願人は結晶質半導体膜から結晶化を促進するための金属元素を除去する技術(ゲッタリング技術)を開発し、特開平10−270363号公報に開示している。前記ゲッタリング技術とは、まず、結晶質半導体膜に15族に属する元素を選択的に添加して加熱処理を行なう。前記加熱処理により、前記15族に属する元素が添加されていない領域(被ゲッタリング領域)の前記金属元素は前記被ゲッタリング領域から放出され、拡散し、前記15族に属する元素の添加領域(ゲッタリング領域)に捕獲される。その結果、前記被ゲッタリング領域において前記金属元素の除去または低減することができる。また、ゲッタリング時の加熱温度はガラス基板が耐え得る600℃以下とすることができる。
【0010】
【本発明が解決しようとする課題】
半導体膜の結晶化後は、前記被ゲッタリング領域から金属元素を除去するか、あるいはTFTを作製したときに電気特性に影響しない程度にまで低減する必要がある。しかし、ゲッタリング領域が被ゲッタリング領域に比べて小さい、被ゲッタリング領域における金属元素の含有量が過剰である、前記金属化合物の粒径が大きいなどの場合には被ゲッタリング領域に前記金属元素が残留してしまうという問題があった。
【0011】
さらに、ゲッタリングの加熱温度が高いと、前記金属元素の拡散速度が上がるのでゲッタリングの処理時間は短縮されるが、ゲッタリングの捕獲の能力が低下するため、ゲッタリング能力自体は上がらない。これは、本出願人の実験により前記ゲッタリング領域において前記15族に属する元素の化合物の結合が強まるためであると考察されている。また、加熱温度が低いと、前記金属元素の拡散速度が下がるのでゲッタリングの処理時間が長くなり、量産工程としては長過ぎると言う欠点があった。
【0012】
本発明の目的は、上述した問題点を解消して、金属元素を用いて結晶質半導体膜を形成する技術において、前記金属元素の除去または低減を高効率化するための技術を提供することにある。
【0013】
【課題を解決するための手段】
ここで、本出願人の実験により、現在までに考察されている結晶化を助長するために用いた金属元素のゲッタリングのメカニズムについて説明する。15族に属する元素を半導体膜に選択的に添加すると、添加された領域(ゲッタリング領域)は非晶質状態になる。次に、半導体膜を加熱することによって、前記ゲッタリング領域は非晶質状態から結晶化する。このとき、前記ゲッタリング領域に添加された前記15族に属する元素は、前記半導体膜が作る格子間に位置するようになる。また、前記加熱処理により、前記15族に属する元素が添加されていない領域(被ゲッタリング領域)において、前記金属元素が作る化合物(金属化合物と呼ぶ)の結合が切れる(この状態を放出と呼ぶ)。続いて、前記金属元素が移動し(この状態を拡散と呼ぶ)、前記金属元素と前記15族に属する元素が結合する(この状態を捕獲と呼ぶ)。このようにして、前記被ゲッタリング領域に於いて前記金属元素の除去または低減することができる。
【0014】
既に述べたように、ゲッタリングプロセスには被ゲッタリング領域における前記金属化合物から前記金属元素の放出、前記金属元素の拡散、ゲッタリング領域における前記15族に属する元素による前記金属元素の捕獲のプロセスがある。
本出願人の実験により、金属元素の放出エネルギーはTFTの作製プロセス上無視できるほど小さいことがわかっている。つまり、金属元素はTFTの作製プロセス中に与えられる熱エネルギーによって、容易に放出されていることがわかる。また、本出願人の実験により、高温で加熱処理を行なうと、前記金属元素の拡散速度は上がるが、前記金属元素がゲッタリングされにくく、低温で行なう方が望ましいことがわかっている。現在、この機構については、高温にすると、前記15族に属する元素は半導体膜が形成するネットワークに取り込まれ、前記金属元素と結合できなくなるためと考察されている。
【0015】
このため、ゲッタリング速度および効率を向上させるには、低温で行なう方が望ましく、また、ゲッタリングにおける前記金属元素の拡散のプロセス速度を促進すればよい。その方法として、本発明では、前記ゲッタリング領域に電圧を印加する事を特徴とする。
【0016】
前記ゲッタリング領域に電圧を印加すると、前記金属化合物は高抵抗層中に存在しているため、前記金属化合物に選択的に電流が流れることになる。この電流効果により、前記金属化合物が加熱されて、結合が切れ、前記金属元素の放出が起こる。放出された前記金属元素は電圧の印加により拡散速度が加速され、前記15族に属する元素と結合する。
【0017】
このようにして、金属元素の除去または低減を高効率に行なうことができる。
【0018】
【発明の実施の形態】
本願発明の実施形態について、以下に図1〜図2を用いて説明する。
【0019】
まず、基板10上に下地絶縁膜11を形成する。基板10としては、ガラス基板や石英基板やシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。
【0020】
また、下地絶縁膜11としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜11を形成する。前記下地絶縁膜は前記絶縁膜の単層膜または2層以上積層させた構造を用いても良い。なお、下地絶縁膜を形成しなくてもよい。
【0021】
次いで、下地絶縁膜上に半導体層12を形成する。半導体層12は、非晶質構造を有する半導体膜を公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により成膜する。前記半導体膜12としては、非晶質半導体膜や微結晶半導体膜、多結晶半導体膜などがあり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。
【0022】
続いて、ニッケルなどの金属元素を用いた熱結晶化法を行なう。ニッケルなどの金属元素の添加の方法は、プラズマ処理法や蒸着法、イオン注入法、スパッタ法、溶液塗布法等を利用すればよく、いずれかの方法により、図1(B)に示す前記金属含有層13を形成する。その後、加熱処理を行ない、半導体層を結晶化させる。この結晶化法により半導体膜中に金属元素が残留することになる。その後、さらに図1(D)に示すように、レーザ結晶化法を行なっても良い。レーザ結晶化の際に用いるレーザ発振器として、エキシマレーザは大出力で、現状で300Hz程度の高周波パルスを発振出来るため、良く用いられている。また、パルス発振のエキシマレーザだけでなく、連続発振のエキシマレーザや、Arレーザ、YAGレーザ、YVO4レーザ、YLFレーザ等も用いることが出来る。また、レーザビームの照射は真空中、大気中、窒素雰囲気中などで行なうことが出来る。さらに、レーザビームを照射する際に基板を500度程度まで加熱しても良い。
【0023】
得られた結晶質半導体膜にフォトマスクを用いて所望の形状にパターニングして半導体層を形成する。この半導体層の厚さは25〜80nm(好ましくは30〜60nm)の厚さで形成する。
【0024】
次いで、半導体層を覆う絶縁膜16を形成する。絶縁膜16はプラズマCVD法またはスパッタ法を用い、厚さを40〜150nmとしてシリコンを含む絶縁膜の単層または積層構造で形成する。なお、この絶縁膜16はゲート絶縁膜となる。
【0025】
そして、絶縁膜16上に、タンタル、タングステン、チタン、アルミニウム、モリブデンから選ばれた一種または複数種の元素を成分とする導電性材料でゲート電極17を形成する。
【0026】
その後、図1(E)に示すように、ゲート電極17をマスクとしてドーピング処理を行ない、自己整合的に不純物領域17を形成する。
【0027】
その後、プラズマCVD法により作製される窒化シリコン膜、窒化酸化シリコン膜により層間絶縁膜18を形成する。
【0028】
次いで、図2(A)に示すように、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行うのが望ましい。この活性化工程はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400〜700℃、代表的には500〜550℃で行えばよい。
【0029】
上記活性化処理と同時に、非晶質状態の高濃度の15族に属する元素を含む不純物領域が結晶化する。そのため、結晶化の際に触媒として使用した金属元素が前記不純物領域にゲッタリングされ、主にチャネル形成領域となる半導体層中の金属元素の濃度が低減される。
【0030】
また、前記層間絶縁膜を形成する前に活性化処理を行っても良い。ただし、用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜(シリコンを主成分とする絶縁膜、例えば窒化珪素膜)を形成した後で活性化処理を行うことが好ましい。
【0031】
そして、不純物領域17とそれぞれ電気的に接続する電極20を形成し、TFTを得ることができる。なお、これらの電極は、膜厚50nmのTi膜と、膜厚500nmの合金膜(AlとTiとの合金膜)との積層膜をパターニングして形成する。
【0032】
ここで、ソース及びドレイン電極20間に電圧を印加して電位差を作り、チャネル形成領域に残留している前記金属元素を除去または低減する。電圧を印加することで、ソース領域からチャネル形成領域を経てドレイン領域に電流が流れるが、前記チャネル形成領域は高抵抗であるため、前記チャネル形成領域においては、特に前記金属化合物に選択的に電流が流れる。このため、前記金属化合物の温度が上昇し、結合が切れて、前記金属元素が放出される。また、ソースおよびドレイン領域は電流による選択的な加熱がされていないため、捕獲能力を低下させることなく、ゲッタリングを行なうことができる。前記金属元素はソース領域およびドレイン領域の電位差によって拡散速度が増し、ソース領域またはドレイン領域に捕獲される。ソース領域またはドレイン領域のどちらに捕獲されるかは電圧の印加の仕方、TFTのn型、p型によって異なる。さらに、ゲート電極に電圧を印加すると、ソース領域からドレイン領域への電流が流れやすくなるので、拡散能力が上がる。また、電圧印加時に加熱も同時に行なうと、放出および拡散速度が増す。
【0033】
こうして、チャネル形成領域から前記金属元素を除去または低減することができ、TFTの電気的特性は向上する。特にオフ電流のばらつきを低減することができる。
【0034】
なお、本発明は、実施の形態で示したTFTの作製方法に限らず、ボトムゲートやその他のTFTの構造に対しても適用できる。
【0035】
以上の構成でなる本願発明について、以下に示す実施例でもってさらに詳細な説明を行なうこととする。
【0036】
【実施例】
[実施例1]
ここでは、nチャネル型TFTを作製し、ゲッタリングを行なう方法について図1〜2の断面図を用いて説明する。
【0037】
まず、基板10上に下地絶縁膜11を形成する。基板10としては、ガラス基板や石英基板やシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。
【0038】
また、下地絶縁膜11としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜11を形成する。前記下地絶縁膜は前記絶縁膜の単層膜または2層以上積層させた構造を用いても良い。なお、下地絶縁膜を形成しなくてもよい。本実施例では、膜厚100nmの酸化窒化シリコン膜11(組成比Si=32%、O=27%、N=24%、H=17%)を形成した。
【0039】
次いで、下地絶縁膜上に半導体膜12を形成する。半導体膜12は、非晶質構造を有する半導体膜を公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により成膜する。前記半導体膜12としては、非晶質半導体膜や微結晶半導体膜、多結晶半導体膜などがあり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。本実施例では、プラズマCVD法を用い、55nmの非晶質珪素膜を成膜した。
【0040】
続いて、ニッケルなどの金属元素を用いた熱結晶化法を行なう。ニッケルなどの金属元素の添加の方法は、プラズマ処理法や蒸着法、イオン注入法、スパッタ法、溶液塗布法等を利用すればよく、いずれかの方法により、図1(B)に示す前記金属含有層13を形成する。その後、加熱処理を行ない、半導体層を結晶化させる。本実施例では、ニッケルを含む溶液を非晶質珪素膜上に保持させ、この非晶質珪素膜に脱水素化(500℃、1時間)を行なった後、熱結晶化(550℃、4時間)を行なった。この結晶化法により半導体膜中に前記金属元素が残留することになる。
【0041】
得られた結晶質半導体膜にフォトマスクを用いて所望の形状にパターニングして半導体層を形成する。この半導体層の厚さは25〜80nm(好ましくは30〜60nm)の厚さで形成する。
【0042】
次いで、半導体層を覆う絶縁膜16を形成する。絶縁膜16はプラズマCVD法またはスパッタ法を用い、厚さを40〜150nmとしてシリコンを含む絶縁膜の単層または積層構造で形成する。なお、この絶縁膜16はゲート絶縁膜となる。本実施例では、プラズマCVD法により110nmの厚さで酸化窒化シリコン膜(組成比Si=32%、O=59%、N=7%、H=2%)で形成した。勿論、ゲート絶縁膜は酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【0043】
そして、絶縁膜16上に、タンタル、タングステン、チタン、アルミニウム、モリブデンから選ばれた一種または複数種の元素を成分とする導電性材料でゲート電極17を形成する。本実施例では、膜厚400nmのTaN膜からなるゲート電極を形成した。ゲート電極として使用するためには低抵抗化を図る必要があり、W膜の抵抗率は20μΩcm以下にすることが望ましい。W膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、W膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って、本実施例では、高純度のW(純度99.9999%)のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してW膜を形成することにより、抵抗率9〜20μΩcmを実現することができた。
【0044】
その後、図1(D)に示すように、ゲート電極17をマスクとしてドーピング処理を行ない、自己整合的に不純物領域18を形成する。ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。n型を付与する不純物元素として15族に属する元素、典型的にはリン(P)または砒素(As)を用いるが、ここではリン(P)を用いた。この場合、ゲート電極17がn型を付与する不純物元素に対するマスクとなり、自己整合的に不純物領域18が形成される。
【0045】
その後、プラズマCVD法により作製される窒化シリコン膜、窒化酸化シリコン膜により層間絶縁膜19を形成する。プラズマCVD法またはスパッタ法を用い、厚さを100〜200nmとしてシリコンを含む絶縁膜で形成する。本実施例では、プラズマCVD法により膜厚150nmの酸化窒化シリコン膜を形成した。勿論、前記層間絶縁膜19は酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【0046】
次いで、図2(A)に示すように、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行うのが望ましい。この活性化工程はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400〜700℃、代表的には500〜550℃で行えばよい。
【0047】
上記活性化処理と同時に、非晶質状態の高濃度の15族に属する元素を含む不純物領域が結晶化する。そのため、結晶化の際に触媒として使用した金属元素が前記不純物領域にゲッタリングされ、主にチャネル形成領域となる半導体層中の金属元素の濃度が低減される。
【0048】
また、前記層間絶縁膜を形成する前に結晶化処理を行っても良い。ただし、用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜(シリコンを主成分とする絶縁膜、例えば窒化珪素膜)を形成した後で結晶化処理を行なうことが好ましい。
【0049】
そして、不純物領域18とそれぞれ電気的に接続する電極20を形成し、nチャネル型TFTを得ることができる。なお、これらの電極は、膜厚50nmのTi膜と、膜厚500nmの合金膜(AlとTiとの合金膜)との積層膜をパターニングして形成する。
【0050】
ここで、ソース及びドレイン電極20に電圧を印加して電位差を作り、チャネル形成領域に残留している前記金属元素を除去または低減させる。電圧を印加することで、ソース領域からチャネル形成領域を経てドレイン領域に電流が流れるが、前記チャネル形成領域は高抵抗であるため、前記チャネル形成領域においては、特に前記金属化合物に選択的に電流が流れる。このため、前記金属化合物の温度が上昇し、結合が切れて、前記金属元素が放出される。また、ソースおよびドレイン領域は電流が選択的に流れることによる加熱がされていないため、捕獲能力を低下させることなく、ゲッタリングを行なうことができる。前記金属元素はソース領域とドレイン領域の電位差によって拡散速度が増し、ソース領域またはドレイン領域に捕獲される。ソース領域またはドレイン領域のどちらに捕獲されるかは電圧の印加の仕方よって異なる。さらに、ゲート電極に電圧を印加すると、ソース領域からドレイン領域への電流が流れやすくなるので、拡散能力が上がり、また、電圧印加時にTFTの規格以上の加熱も同時に行なうと、放出および拡散速度が増す。本実施例では、nチャネル型TFTの規格以上の電圧をソース電極に印加し、ドレイン電極をアースに繋ぎ、さらに、規格以上の温度で加熱してゲッタリングを行なった。本発明人は、本実施例において、図2(B)に示すようにソース領域とドレイン領域に電位差を作ることによって、22で示す方向(電界の向きとは逆の方向)に金属元素が移動すると考察している。
【0051】
こうして、チャネル形成領域から前記金属元素を除去または低減することができ、TFTの電気的特性は向上する。特にオフ電流のばらつきを低減することができる。
【0052】
[実施例2]
本実施例では、pチャネル型TFTを作製し、ゲッタリングを行なう方法について図1および図9を用いて説明する。
【0053】
実施例1と同様の方法で、図1(E)の状態まで形成し、続いて、ゲート電極16をマスクとしてドーピング処理を行ない、自己整合的に不純物領域23を形成する(図9(A))。ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。p型を付与する不純物元素として、ここでは、ジボラン(B2H6)を用いたイオンドープ法でを用いた。この場合、ゲート電極16がp型を付与する不純物元素に対するマスクとなり、自己整合的に不純物領域23が形成される。
【0054】
その後、プラズマCVD法により作製される窒化シリコン膜、窒化酸化シリコン膜により層間絶縁膜24を形成する。プラズマCVD法またはスパッタ法を用い、厚さを100〜200nmとしてシリコンを含む絶縁膜で形成する。本実施例では、プラズマCVD法により膜厚150nmの酸化窒化シリコン膜を形成した。勿論、前記層間絶縁膜24は酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【0055】
次いで、図9(B)に示すように、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行うのが望ましい。この活性化工程はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400〜700℃、代表的には500〜550℃で行えばよい。
【0056】
上記活性化処理と同時に、非晶質状態の高濃度の15族に属する元素を含む不純物領域が結晶化する。そのため、結晶化の際に触媒として使用した金属元素が前記不純物領域にゲッタリングされ、主にチャネル形成領域となる半導体層中の金属元素の濃度が低減される。
【0057】
また、前記層間絶縁膜を形成する前に結晶化処理を行っても良い。ただし、用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜(シリコンを主成分とする絶縁膜、例えば窒化珪素膜)を形成した後で結晶化処理を行なうことが好ましい。
【0058】
そして、不純物領域23とそれぞれ電気的に接続する電極25を形成し、nチャネル型TFTを得ることができる。なお、これらの電極は、膜厚50nmのTi膜と、膜厚500nmの合金膜(AlとTiとの合金膜)との積層膜をパターニングして形成する。
【0059】
ここで、ソース及びドレイン電極25に電圧を印加して電位差を作り、チャネル形成領域に残留している前記金属元素を除去または低減させる。電圧を印加することで、ソース領域からチャネル形成領域を経てドレイン領域に電流が流れるが、前記チャネル形成領域は高抵抗であるため、前記チャネル形成領域においては、特に前記金属化合物に選択的に電流が流れる。このため、前記金属化合物の温度が上昇し、結合が切れて、前記金属元素が放出される。また、ソースおよびドレイン領域は電流が選択的に流れることによる加熱がされていないため、捕獲能力を低下させることなく、ゲッタリングを行なうことができる。前記金属元素はソース領域とドレイン領域の電位差によって拡散速度が増し、ソース領域またはドレイン領域に捕獲される。ソース領域またはドレイン領域のどちらに捕獲されるかは電圧の印加の仕方よって異なる。さらに、ゲート電極に電圧を印加すると、ソース領域からドレイン領域への電流が流れやすくなるので、拡散能力が上がり、また、電圧印加時にTFTの規格以上の加熱も同時に行なうと、放出および拡散速度が増す。本実施例では、pチャネル型TFTの規格以上の電圧をソース電極に印加し、ドレイン電極はアースに繋ぎ、さらに、規格以上の温度で加熱してゲッタリングを行なった。本発明人は、本実施例において、図9(C)に示すようにソース領域とドレイン領域に電位差を作ることにより、26で示す方向(電界の向きとは逆の方向)に金属元素が移動すると考察している。
【0060】
こうして、チャネル形成領域から前記金属元素を除去または低減することができ、TFTの電気的特性は向上する。特にオフ電流のばらつきを低減することができる。
【0061】
[実施例3]
本実施例では、実施例1よりも高温でゲッタリングを行なう方法について説明する。
【0062】
実施例1と同様の方法で、図1(E)の状態まで形成し、続いて、層間絶縁膜19を形成し、不純物元素の活性化および不純物領域18の結晶化を行なう。また、前記層間絶縁膜を形成する前に活性化処理を行っても良い。ただし、用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜(シリコンを主成分とする絶縁膜、例えば窒化珪素膜)を形成した後で活性化処理を行なうことが好ましい。
【0063】
そして、不純物領域18とそれぞれ電気的に接続する電極20を形成し、nチャネル型TFTを得ることができる。本実施例では、これらの電極は、高融点のW膜を用い、膜厚550nmの膜をパターニングして形成する。
【0064】
ここで、ソース及びドレイン電極20に電圧を印加して電位差を作り、チャネル形成領域に残留している前記金属元素を除去または低減する。電圧を印加することで、ソース領域からチャネル形成領域を経てドレイン領域に電流が流れるが、前記チャネル形成領域は高抵抗であるため、前記チャネル形成領域においては、特に前記金属化合物に選択的に電流が流れる。このため、前記金属化合物の温度が上昇し、結合が切れて、前記金属元素が放出される。また、ソースおよびドレイン領域は電流による選択的な加熱がされていないため、捕獲能力を低下させることなく、ゲッタリングを行なうことができる。前記金属元素はソース領域およびドレイン領域の電位差によって拡散速度が増し、ソース領域またはドレイン領域に捕獲される。ソース領域またはドレイン領域のどちらに捕獲されるかは電圧の印加の仕方によって異なる。さらに、ゲート電極に電圧を印加すると、ソース領域からドレイン領域への電流が流れやすくなるので、拡散能力が上がり、また、電圧印加時にTFTの規格以上の加熱も同時に行なうと、放出および拡散速度が増す。本実施例では、nチャネル型TFTの規格内の電圧をゲート電極、ソース電極およびドレイン電極に印加し、200℃程度の高温に加熱してゲッタリングを行なった。
【0065】
こうして、チャネル形成領域から前記金属元素を除去または低減することができ、TFTの電気的特性は向上する。特にオフ電流のばらつきを低減することができる。
【0066】
[実施例4]
本実施例ではアクティブマトリクス基板の作製方法について図3〜7を用いて説明する。
【0067】
まず、本実施例ではコーニング社の#7059ガラスや#1737ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板400を用いる。なお、基板400としては、石英基板やシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。
【0068】
次いで、基板400上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜401を形成する。本実施例では下地膜401として2層構造を用いるが、前記絶縁膜の単層膜または2層以上積層させた構造を用いても良い。下地膜401の一層目としては、プラズマCVD法を用い、SiH4、NH3、及びN2Oを反応ガスとして成膜される酸化窒化シリコン膜401aを10〜200nm(好ましくは50〜100nm)形成する。本実施例では、膜厚50nmの酸化窒化シリコン膜401a(組成比Si=32%、O=27%、N=24%、H=17%)を形成した。次いで、下地膜401のニ層目としては、プラズマCVD法を用い、SiH4、及びN2Oを反応ガスとして成膜される酸化窒化シリコン膜401bを50〜200nm(好ましくは100〜150nm)の厚さに積層形成する。本実施例では、膜厚100nmの酸化窒化シリコン膜401b(組成比Si=32%、O=59%、N=7%、H=2%)を形成した。
【0069】
次いで、下地膜上に半導体層402〜406を形成する。半導体層402〜406は、非晶質構造を有する半導体膜を公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により成膜する。前記半導体膜12としては、非晶質半導体膜や微結晶半導体膜、多結晶半導体膜などがあり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。本実施例では、プラズマCVD法を用い、55nmの非晶質珪素膜を成膜した。
【0070】
続いて、ニッケルなどの金属元素を用いた熱結晶化法を行なう。ニッケルなどの金属元素の添加の方法は、プラズマ処理法や蒸着法、イオン注入法、スパッタ法、溶液塗布法等を利用すればよく、いずれかの方法により、図3(B)に示す前記金属含有層303を形成する。その後、加熱処理を行ない、半導体層を結晶化させる。本実施例では、ニッケルを含む溶液を非晶質珪素膜上に保持させ、この非晶質珪素膜に脱水素化(500℃、1時間)を行なった後、熱結晶化(550℃、4時間)を行なった。この結晶化法により半導体膜中に前記金属元素が残留することになる。
【0071】
得られた結晶質半導体膜を所望の形状にパターニングして形成する。この半導体層402〜406の厚さは25〜80nm(好ましくは30〜60nm)の厚さで形成する。本実施例では、この結晶質シリコン膜をフォトリソグラフィ法を用いたパターニング処理によって、半導体層402〜406を形成した。
【0072】
また、半導体層402〜406を形成した後、TFTのしきい値を制御するために微量な不純物元素(ボロンまたはリン)のドーピングを行ってもよい。
【0073】
また、レーザー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザーやYAGレーザー、YVO4レーザー等を用いることができる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数300Hzとし、レーザーエネルギー密度を100〜400mJ/cm2(代表的には200〜300mJ/cm2)とする。また、YAGレーザーを用いる場合にはその第2高調波を用いパルス発振周波数1〜300Hzとし、レーザーエネルギー密度を300〜600mJ/cm2(代表的には350〜500mJ/cm2)とすると良い。そして幅100〜1000μm、例えば400μmで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率(オーバーラップ率)を50〜98%として行えばよい。
【0074】
次いで、半導体層402〜406を覆うゲート絶縁膜407を形成する。ゲート絶縁膜407はプラズマCVD法またはスパッタ法を用い、厚さを40〜150nmとしてシリコンを含む絶縁膜で形成する。本実施例では、プラズマCVD法により110nmの厚さで酸化窒化シリコン膜(組成比Si=32%、O=59%、N=7%、H=2%)で形成した。勿論、ゲート絶縁膜は酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【0075】
また、酸化シリコン膜を用いる場合には、プラズマCVD法でTEOS(Tetraethyl Orthosilicate)とO2とを混合し、反応圧力40Pa、基板温度300〜400℃とし、高周波(13.56MHz)電力密度0.5〜0.8W/cm2で放電させて形成することができる。このようにして作製される酸化シリコン膜は、その後400〜500℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【0076】
次いで、図3(C)に示すように、ゲート絶縁膜407上に膜厚20〜100nmの第1の導電膜408と、膜厚100〜400nmの第2の導電膜409とを積層形成する。本実施例では、膜厚30nmのTaN膜からなる第1の導電膜408と、膜厚370nmのW膜からなる第2の導電膜409を積層形成した。
TaN膜はスパッタ法で形成し、Taのターゲットを用い、窒素を含む雰囲気内でスパッタした。また、W膜は、Wのターゲットを用いたスパッタ法で形成した。その他に6フッ化タングステン(WF6)を用いる熱CVD法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、W膜の抵抗率は20μΩcm以下にすることが望ましい。W膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、W膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って、本実施例では、高純度のW(純度99.9999%)のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してW膜を形成することにより、抵抗率9〜20μΩcmを実現することができた。
【0077】
なお、本実施例では、第1の導電膜408をTaN、第2の導電膜409をWとしたが、特に限定されず、いずれもTa、W、Ti、Mo、Al、Cu、Cr、Ndから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。また、AgPdCu合金を用いてもよい。また、第1の導電膜をタンタル(Ta)膜で形成し、第2の導電膜をW膜とする組み合わせ、第1の導電膜を窒化チタン(TiN)膜で形成し、第2の導電膜をW膜とする組み合わせ、第1の導電膜を窒化タンタル(TaN)膜で形成し、第2の導電膜をAl膜とする組み合わせ、第1の導電膜を窒化タンタル(TaN)膜で形成し、第2の導電膜をCu膜とする組み合わせとしてもよい。
【0078】
次に、フォトリソグラフィ法を用いてレジストからなるマスク410〜415を形成し、電極及び配線を形成するための第1のエッチング処理を行う。第1のエッチング処理では第1及び第2のエッチング条件で行う。本実施例では第1のエッチング条件として、ICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用い、エッチング用ガスにCF4とCl2とO2とを用い、それぞれのガス流量比を25/25/10(sccm)とし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成してエッチングを行った。ここでは、松下電器産業(株)製のICPを用いたドライエッチング装置(Model E645−□ICP)を用いた。基板側(試料ステージ)にも150WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。この第1のエッチング条件によりW膜をエッチングして第1の導電層の端部をテーパー形状とする。
【0079】
この後、レジストからなるマスク410〜415を除去せずに第2のエッチング条件に変え、エッチング用ガスにCF4とCl2とを用い、それぞれのガス流量比を30/30(sccm)とし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成して約30秒程度のエッチングを行った。基板側(試料ステージ)にも20WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。CF4とCl2を混合した第2のエッチング条件ではW膜及びTaN膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、10〜20%程度の割合でエッチング時間を増加させると良い。
【0080】
上記第1のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第1の導電層及び第2の導電層の端部がテーパー形状となる。このテーパー部の角度は15〜45°となる。こうして、第1のエッチング処理により第1の導電層と第2の導電層から成る第1の形状の導電層417〜422(第1の導電層417a〜422aと第2の導電層417b〜422b)を形成する。416はゲート絶縁膜であり、第1の形状の導電層417〜422で覆われない領域は20〜50nm程度エッチングされ薄くなった領域が形成される。
【0081】
そして、レジストからなるマスクを除去せずに第1のドーピング処理を行い、半導体層にn型を付与する不純物元素を添加する。(図4(A))ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を1×1013〜5×1015atoms/cm2とし、加速電圧を60〜100keVとして行う。本実施例ではドーズ量を1.5×1015atoms/cm2とし、加速電圧を80keVとして行った。n型を付与する不純物元素として15族に属する元素、典型的にはリン(P)または砒素(As)を用いるが、ここではリン(P)を用いた。この場合、導電層417〜421がn型を付与する不純物元素に対するマスクとなり、自己整合的に高濃度不純物領域423〜427が形成される。高濃度不純物領域423〜427には1×1020〜1×1021atoms/cm3の濃度範囲でn型を付与する不純物元素を添加する。
【0082】
次いで、レジストからなるマスクを除去せずに第2のエッチング処理を行う。
ここでは、エッチングガスにCF4とCl2とO2とを用い、W膜を選択的にエッチングする。この時、第2のエッチング処理により第1の導電層428b〜433bを形成する。一方、第2の導電層417a〜422aは、ほとんどエッチングされず、第2の導電層428a〜433aを形成する。
【0083】
レジストからなるマスクを除去した後、新たにレジストからなるマスク438a〜438gを形成して第2のドーピング処理を行って図4(B)の状態を得る。不純物領域423〜427に選択的に不純物元素が添加され、不純物領域439〜443を形成する。
【0084】
次いで、レジストからなるマスクを除去した後、新たにレジストからなるマスク452〜454を形成して第3のドーピング処理を行う。この第3のドーピング処理により、pチャネル型TFTの活性層となる半導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された不純物領域455〜460を形成する。第2の導電層428a〜432aを不純物元素に対するマスクとして用い、p型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。本実施例では、不純物領域455〜460はジボラン(B2H6)を用いたイオンドープ法で形成する。(図5(A))この第3のドーピング処理の際には、nチャネル型TFTを形成する半導体層はレジストからなるマスク452〜454で覆われている。第1のドーピング処理及び第2のドーピング処理によって、不純物領域455〜460にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもp型を付与する不純物元素の濃度を2×1020〜2×1021atoms/cm3となるようにドーピング処理することにより、pチャネル型TFTのソース領域およびドレイン領域として機能するために何ら問題は生じない。本実施例では、pチャネル型TFTの活性層となる半導体層の一部が露呈しているため、不純物元素(ボロン)を添加しやすい利点を有している。
【0085】
以上までの工程でそれぞれの半導体層に不純物領域が形成される。
【0086】
次いで、レジストからなるマスク452〜454を除去して第1の層間絶縁膜461を形成する。この第1の層間絶縁膜461としては、プラズマCVD法またはスパッタ法を用い、厚さを100〜200nmとしてシリコンを含む絶縁膜で形成する。本実施例では、プラズマCVD法により膜厚150nmの酸化窒化シリコン膜を形成した。勿論、第1の層間絶縁膜461は酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【0087】
次いで、図5(B)に示すように、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400〜700℃、代表的には500〜550℃で行えばよく、本実施例では550℃、4時間の熱処理で活性化処理を行った。なお、熱アニール法の他に、レーザーアニール法、またはラピッドサーマルアニール法(RTA法)を適用することができる。
【0088】
なお、本実施例では、上記活性化処理と同時に、結晶化の際に触媒として使用したニッケルが高濃度のリンを含む不純物領域439、441、442、455、458を結晶化する。そのため、前記不純物領域前記金属元素がゲッタリングされ、主にチャネル形成領域となる半導体層中のニッケル濃度が低減される。このようにして作製したチャネル形成領域を有するTFTはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【0089】
また、第1の層間絶縁膜を形成する前に活性化処理を行っても良い。ただし、用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜(シリコンを主成分とする絶縁膜、例えば窒化珪素膜)を形成した後で活性化処理を行うことが好ましい。
【0090】
さらに、3〜100%の水素を含む雰囲気中で、300〜550℃で1〜12時間の熱処理を行い、半導体層を水素化する工程を行う。本実施例では水素を約3%の含む窒素雰囲気中で410℃、1時間の熱処理を行った。この工程は層間絶縁膜に含まれる水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。
【0091】
また、活性化処理としてレーザーアニール法を用いる場合には、上記水素化を行った後、エキシマレーザーやYAGレーザー等のレーザー光を照射することが望ましい。
【0092】
次いで、第1の層間絶縁膜461上に無機絶縁膜材料または有機絶縁物材料から成る第2の層間絶縁膜462を形成する。本実施例では、膜厚1.6μmのアクリル樹脂膜を形成したが、粘度が10〜1000cp、好ましくは40〜200cpのものを用い、表面に凸凹が形成されるものを用いた。
【0093】
本実施例では、鏡面反射を防ぐため、表面に凸凹が形成される第2の層間絶縁膜を形成することによって画素電極の表面に凸凹を形成した。また、画素電極の表面に凹凸を持たせて光散乱性を図るため、画素電極の下方の領域に凸部を形成してもよい。その場合、凸部の形成は、TFTの形成と同じフォトマスクで行うことができるため、工程数の増加なく形成することができる。なお、この凸部は配線及びTFT部以外の画素部領域の基板上に適宜設ければよい。こうして、凸部を覆う絶縁膜の表面に形成された凸凹に沿って画素電極の表面に凸凹が形成される。
【0094】
また、第2の層間絶縁膜462として表面が平坦化する膜を用いてもよい。その場合は、画素電極を形成した後、公知のサンドブラスト法やエッチング法等の工程を追加して表面を凹凸化させて、鏡面反射を防ぎ、反射光を散乱させることによって白色度を増加させることが好ましい。
【0095】
そして、駆動回路506において、各不純物領域とそれぞれ電気的に接続する配線463〜467を形成する。なお、これらの配線は、膜厚50nmのTi膜と、膜厚500nmの合金膜(AlとTiとの合金膜)との積層膜をパターニングして形成する。
【0096】
また、画素部507においては、画素電極470、ゲート配線469、接続電極468を形成する。(図5(C))この接続電極468によりソース配線(443bと449の積層)は、画素TFTと電気的な接続が形成される。また、ゲート配線469は、画素TFTのゲート電極と電気的な接続が形成される。また、画素電極470は、画素TFTのドレイン領域442と電気的な接続が形成され、さらに保持容量を形成する一方の電極として機能する半導体層458と電気的な接続が形成される。また、画素電極471としては、AlまたはAgを主成分とする膜、またはそれらの積層膜等の反射性の優れた材料を用いることが望ましい。
【0097】
以上の様にして、nチャネル型TFT501とpチャネル型TFT502からなるCMOS回路、及びnチャネル型TFT503を有する駆動回路506と、画素TFT504、保持容量505とを有する画素部507を同一基板上に形成することができる。こうして、アクティブマトリクス基板が完成する。
【0098】
駆動回路506のnチャネル型TFT501はチャネル形成領域471、ゲート電極の一部を構成する第1の導電層444と重なる低濃度不純物領域434b(GOLD領域)、ゲート電極の外側に形成される低濃度不純物領域434a(LDD領域)とソース領域またはドレイン領域として機能する高濃度不純物領域439を有している。このnチャネル型TFT501と電極466で接続してCMOS回路を形成するpチャネル型TFT502にはチャネル形成領域472、ゲート電極と重なる不純物領域457、ゲート電極の外側に形成される不純物領域458、ソース領域またはドレイン領域として機能する高濃度不純物領域455を有している。また、nチャネル型TFT503にはチャネル形成領域473、ゲート電極の一部を構成する第1の導電層446と重なる低濃度不純物領域436b(GOLD領域)、ゲート電極の外側に形成される低濃度不純物領域437a(LDD領域)とソース領域またはドレイン領域として機能する高濃度不純物領域441を有している。
【0099】
画素部の画素TFT504にはチャネル形成領域474、ゲート電極の一部を構成する第1の導電層447と重なる低濃度不純物領域437b(GOLD領域)、ゲート電極の外側に形成される低濃度不純物領域437a(LDD領域)とソース領域またはドレイン領域として機能する高濃度不純物領域443を有している。また、保持容量505の一方の電極として機能する半導体層458〜460には、それぞれp型を付与する不純物元素が添加されている。保持容量505は、絶縁膜451を誘電体として、電極(448と432bの積層)と、半導体層458〜460とで形成している。
【0100】
また、本実施例の画素構造は、ブラックマトリクスを用いることなく、画素電極間の隙間が遮光されるように、画素電極の端部をソース配線と重なるように配置形成する。
【0101】
このようにして作製されたアクティブマトリクス基板201の接続配線468に端子202を接続させて電圧203を印加し、オーブン204の中に入れて加熱する(図7)。ドライバ回路のTFTおよび画素TFTにおける電圧の印加方法について図8を用いて説明する。ドライバ回路は図8(A)に示すCMOS回路によって構成されている。COMS回路は、pチャネル型TFTとnチャネル型TFTから構成され、VinにVddを入力すると、pチャネル型TFTがOFF状態に、nチャネル型TFTがON状態になり、VoutにはVssが出力される。また、VinにVssを入力すると、pチャネル型TFTがON状態に、nチャネル型TFTがOFF状態になり、VoutにはVddが出力される。ただし、Vdd>Vssである。つまり、VinにVddとVssを交互に入力すれば、pチャネル型TFTおよびnチャネル型TFTに交互に電流が流れ、金属元素をチャネル形成領域からゲッタリングすることができる。本発明人はCMOS回路において、このように電圧を印加した場合、図8(A)に示すような電界ができるので、pチャネル型TFTおよびnチャネル型TFTとも電界の向きとは逆向きに金属元素が移動し、pチャネル型TFTにはソース領域に、nチャネル型TFTにはドレイン領域にゲッタリングされると考察している。また、電圧の印加のほかの方法として、Vinに(Vdd+Vss)/2の電圧を印加すると、p−chおよびn−chに常に電流が流れ、ゲッタリングを行なうことができる。もちろん、VinにVddよりも大きな電圧を印加しても良い。
【0102】
画素TFTの回路を図8(B)に示す。画素TFTはゲート電極がゲート線に、ソース領域がソース線に接続されている。ドレイン領域は保持容量と接続し、保持容量はコモン電位に繋がっている。また、ドレイン領域は液晶パネル等を作製すると、ドレイン配線を介して液晶に繋がるが、現段階では、アクティブマトリクス基板の状態であるため繋がっていない。ソース領域に電圧を印加すると、ソース領域とドレイン領域において電位差が生じるが、さらにゲート電極に電圧を印加すると、保持容量の存在により、ソース領域とドレイン領域は同電位になる。しかし、ゲート電極がON状態になるのOFF状態になる時間に比べて非常に短いため、ソース領域とドレイン領域間に電位差がある状態が長い。この電位差を利用して、ゲッタリングを行なうことができる。また、保持容量をコモン電位に接続するのではなく、ソース線との電位差をさらに大きくするため、電位を与えることも可能である。このような方法で、画素TFTにおけるゲッタリングを行なうことができる。
【0103】
以上のような方法により、チャネル形成領域およびオフセット領域から前記金属元素を除去あるいは低減することができ、TFTの電気的特性が向上する。特にオフ電流のばらつきを低減することができる。
【0104】
また、本実施例で作製するアクティブマトリクス基板の画素部の上面図を図6に示す。なお、図3〜図5に対応する部分には同じ符号を用いている。図5中の鎖線A−A’は図6中の鎖線A―A’で切断した断面図に対応している。また、図5中の鎖線B−B’は図6中の鎖線B―B’で切断した断面図に対応している。
【0105】
[実施例5]
本実施例では、実施例4で作製したアクティブマトリクス基板から、反射型液晶表示装置を作製する工程を以下に説明する。説明には図10を用いる。
【0106】
まず、実施例4に従い、図5(C)の状態のアクティブマトリクス基板を得た後、図5のアクティブマトリクス基板上、少なくとも画素電極470上に配向膜471を形成しラビング処理を行う。なお、本実施例では配向膜471を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ(図示しない)を所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【0107】
次いで、対向基板472を用意する。次いで、対向基板472上に着色層473、474、平坦化膜475を形成する。赤色の着色層473と青色の着色層474とを重ねて、遮光部を形成する。また、赤色の着色層と緑色の着色層とを一部重ねて、遮光部を形成してもよい。
【0108】
本実施例では、実施例4に示す基板を用いている。従って、実施例4の画素部の上面図を示す図6では、少なくともゲート配線469と画素電極470の間隙と、ゲート配線469と接続電極468の間隙と、接続電極468と画素電極470の間隙を遮光する必要がある。本実施例では、それらの遮光すべき位置に着色層の積層からなる遮光部が重なるように各着色層を配置して、対向基板を貼り合わせた。
【0109】
このように、ブラックマスク等の遮光層を形成することなく、各画素間の隙間を着色層の積層からなる遮光部で遮光することによって工程数の低減を可能とした。
【0110】
次いで、平坦化膜475上に透明導電膜からなる対向電極476を少なくとも画素部に形成し、対向基板の全面に配向膜477を形成し、ラビング処理を施した。
【0111】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール材478で貼り合わせる。シール材478にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って2枚の基板が貼り合わせられる。その後、両基板の間に液晶材料479を注入し、封止剤(図示せず)によって完全に封止する。液晶材料479には公知の液晶材料を用いれば良い。このようにして図10に示す反射型液晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、対向基板のみに偏光板(図示しない)を貼りつけた。そして、公知の技術を用いてFPCを貼りつけた。
【0112】
以上のようにして作製される液晶表示パネルは各種電子機器の表示部として用いることができる。
【0113】
[実施例6]
上記各実施例1乃至5のいずれか一を実施して形成されたTFTは様々な電気光学装置(アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ELディスプレイ、アクティブマトリクス型ECディスプレイ)に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本願発明を実施できる。
【0114】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げられる。それらの一例を図11、図12及び図13に示す。
【0115】
図11(A)はパーソナルコンピュータであり、本体2001、画像入力部2002、表示部2003、キーボード2004等を含む。本発明を表示部2003に適用することができる。
【0116】
図11(B)はビデオカメラであり、本体2101、表示部2102、音声入力部2103、操作スイッチ2104、バッテリー2105、受像部2106等を含む。本発明を表示部2102に適用することができる。
【0117】
図11(C)はモバイルコンピュータ(モービルコンピュータ)であり、本体2201、カメラ部2202、受像部2203、操作スイッチ2204、表示部2205等を含む。本発明は表示部2205に適用できる。
【0118】
図11(D)はゴーグル型ディスプレイであり、本体2301、表示部2302、アーム部2303等を含む。本発明は表示部2302に適用することができる。
【0119】
図11(E)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであり、本体2401、表示部2402、スピーカ部2403、記録媒体2404、操作スイッチ2405等を含む。なお、このプレーヤーは記録媒体としてDVD(Digtial Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
本発明は表示部2402に適用することができる。
【0120】
図11(F)はデジタルカメラであり、本体2501、表示部2502、接眼部2503、操作スイッチ2504、受像部(図示しない)等を含む。本願発明を表示部2502に適用することができる。
【0121】
図12(A)はフロント型プロジェクターであり、投射装置2601、スクリーン2602等を含む。本発明は投射装置2601の一部を構成する液晶表示装置2808やその他の駆動回路に適用することができる。
【0122】
図12(B)はリア型プロジェクターであり、本体2701、投射装置2702、ミラー2703、スクリーン2704等を含む。本発明は投射装置2702の一部を構成する液晶表示装置2808やその他の駆動回路に適用することができる。
【0123】
なお、図12(C)は、図12(A)及び図12(B)中における投射装置2601、2702の構造の一例を示した図である。投射装置2601、2702は、光源光学系2801、ミラー2802、2804〜2806、ダイクロイックミラー2803、プリズム2807、液晶表示装置2808、位相差板2809、投射光学系2810で構成される。投射光学系2810は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図12(C)中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、IRフィルム等の光学系を設けてもよい。
【0124】
また、図12(D)は、図12(C)中における光源光学系2801の構造の一例を示した図である。本実施例では、光源光学系2801は、リフレクター2811、光源2812、レンズアレイ2813、2814、偏光変換素子2815、集光レンズ2816で構成される。なお、図12(D)に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、IRフィルム等の光学系を設けてもよい。
【0125】
ただし、図12に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及びEL表示装置での適用例は図示していない。
【0126】
図13(A)は携帯電話であり、本体2901、音声出力部2902、音声入力部2903、表示部2904、操作スイッチ2905、アンテナ2906等を含む。本願発明を表示部2904に適用することができる。
【0127】
図13(B)は携帯書籍(電子書籍)であり、本体3001、表示部3002、3003、記憶媒体3004、操作スイッチ3005、アンテナ3006等を含む。本発明は表示部3002、3003に適用することができる。
【0128】
図13(C)はディスプレイであり、本体3101、支持台3102、表示部3103等を含む。本発明は表示部3103に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角10インチ以上(特に30インチ以上)のディスプレイには有利である。
【0129】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例1〜5のどのような組み合わせからなる構成を用いても実現することができる。
【0130】
【本発明の効果】
本発明の構成を採用することにより、以下に示すような基本的有意性を得ることが出来る。
(a)従来のTFTの作製プロセスに適合した、簡単な構造である。
(b)電圧を印加により、高抵抗層の半導体膜中に存在する金属化合物に選択的に電流が流れる。このことにより、前記金属化合物のみを加熱し、金属元素を放出することができる。また、他の領域を加熱しないため、捕獲能力を低下させることがない。
(c)電圧の印加により、放出された金属元素は拡散速度が増す。
(d)以上の利点を満たした上で、ゲッタリング能力を向上させ、電気的特性の優れたTFTを作製できる方法である。
【図面の簡単な説明】
【図1】本発明が開示するゲッタリング技術を説明する例を示す図。
【図2】本発明が開示するゲッタリング技術を説明する例を示す図。
【図3】画素TFT、駆動回路のTFTの作製工程を示す断面図。
【図4】画素TFT、駆動回路のTFTの作製工程を示す断面図。
【図5】画素TFT、駆動回路のTFTの作製工程を示す断面図。
【図6】画素TFTの構成を示す上面図。
【図7】本発明が開示するゲッタリング技術を説明する例を示す図。
【図8】本発明が開示するゲッタリング技術を説明する例を示す図。
【図9】本発明が開示するゲッタリング技術を説明する例を示す図。
【図10】アクティブマトリクス型液晶表示装置の作製工程を示す断面図。
【図11】半導体装置の一例を示す図。
【図12】半導体装置の一例を示す図。
【図13】半導体装置の一例を示す図。
Claims (10)
- 非晶質半導体膜に結晶化を助長する金属元素を導入し、
加熱処理により前記非晶質半導体膜を結晶化して結晶質半導体膜を形成し、
前記結晶質半導体膜をエッチングして島状半導体層を形成し、
前記島状半導体層に選択的に不純物元素を導入して複数の不純物領域を形成し、
前記複数の不純物領域に各々電気的に接続する電極を形成し、
前記電極に電圧を印加して前記複数の不純物領域に前記金属元素をゲッタリングすることを特徴とする半導体装置の作製方法。 - 非晶質半導体膜に結晶化を助長する金属元素を導入し、
加熱処理により前記非晶質半導体膜を結晶化して結晶質半導体膜を形成し、
前記結晶質半導体膜をエッチングして島状半導体層を形成し、
前記島状半導体層上に絶縁膜を形成し、
前記絶縁膜上にゲート電極を形成し、
前記ゲート電極をマスクとして前記島状半導体層に選択的に不純物元素を導入して複数の不純物領域を形成し、前記ゲート電極の下方にチャネル形成領域を形成し、
前記複数の不純物領域に各々電気的に接続する電極を形成し、
前記ゲート電極および前記電極に電圧を印加して前記チャネル形成領域から前記複数の不純物領域に前記金属元素をゲッタリングすることを特徴とする半導体装置の作製方法。 - 非晶質半導体膜に結晶化を助長する金属元素を導入し、
加熱処理により前記非晶質半導体膜を結晶化して結晶質半導体膜を形成し、
前記結晶質半導体膜をエッチングして島状半導体層を形成し、
前記島状半導体層に選択的に不純物元素を導入してソース領域およびドレイン領域を形成し、
前記ソース領域に電気的に接続するソース電極および前記ドレイン領域に電気的に接続するドレイン電極を形成し、
前記ソース電極および前記ドレイン電極に電圧を印加して前記ソース領域または前記ドレイン領域に前記金属元素をゲッタリングすることを特徴とする半導体装置の作製方法。 - 非晶質半導体膜に結晶化を助長する金属元素を導入し、
加熱処理により前記非晶質半導体膜を結晶化して結晶質半導体膜を形成し、
前記結晶質半導体膜をエッチングして島状半導体層を形成し、
前記島状半導体層上に絶縁膜を形成し、
前記絶縁膜上にゲート電極を形成し、
前記ゲート電極をマスクとして前記島状半導体層に選択的に不純物元素を導入してソース領域およびドレイン領域を形成し、前記ゲート電極の下方にチャネル形成領域を形成し、
前記絶縁膜および前記ゲート電極に接して層間絶縁膜を形成し、
前記層間絶縁膜上に、前記ソース領域に電気的に接続するソース電極および前記ドレイン領域に電気的に接続するドレイン電極を形成し、
前記ソース電極および前記ドレイン電極に電圧を印加して前記チャネル形成領域から前記ソース領域または前記ドレイン領域に前記金属元素をゲッタリングすることを特徴とする半導体装置の作製方法。 - 非晶質半導体膜に結晶化を助長する金属元素を導入し、
加熱処理により前記非晶質半導体膜を結晶化して結晶質半導体膜を形成し、
前記結晶質半導体膜をエッチングして島状半導体層を形成し、
前記島状半導体層上に絶縁膜を形成し、
前記絶縁膜上にゲート電極を形成し、
前記ゲート電極をマスクとして前記島状半導体層に選択的に不純物元素を導入してソース領域およびドレイン領域を形成し、前記ゲート電極の下方にチャネル形成領域を形成し、
前記絶縁膜および前記ゲート電極に接して層間絶縁膜を形成し、
前記層間絶縁膜上に、前記ソース領域に電気的に接続するソース電極および前記ドレイン領域に電気的に接続するドレイン電極を形成し、
前記ゲート電極、前記ソース電極および前記ドレイン電極に電圧を印加して前記チャネル形成領域から前記ソース領域または前記ドレイン領域に前記金属元素をゲッタリングすることを特徴とする半導体装置の作製方法。 - 請求項1乃至5のいずれか一項において、
前記島状半導体層を加熱しながら、前記金属元素をゲッタリングすることを特徴とする半導体装置の作製方法。 - 請求項6において、
前記島状半導体層を加熱する温度は、200℃であることを特徴とする半導体装置の作製方法。 - 請求項1乃至7のいずれか一項において、
前記不純物元素は前記島状半導体層にn型またはp型を付与する不純物元素であることを特徴とする半導体装置の作製方法。 - 請求項1乃至8のいずれか一項において、
前記半導体装置は、液晶表示装置、EL表示装置またはイメージセンサであることを特徴とする半導体装置の作製方法。 - 請求項1乃至9のいずれか一項において、
前記半導体装置は、携帯電話、ビデオカメラ、デジタルカメラ、プロジェクター、ゴーグル型ディスプレイ、パーソナルコンピュータ、DVDプレイヤー、電子辞書、または携帯型情報端末であることを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000192476A JP4573953B2 (ja) | 2000-06-27 | 2000-06-27 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000192476A JP4573953B2 (ja) | 2000-06-27 | 2000-06-27 | 半導体装置の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002016256A JP2002016256A (ja) | 2002-01-18 |
JP2002016256A5 JP2002016256A5 (ja) | 2007-08-23 |
JP4573953B2 true JP4573953B2 (ja) | 2010-11-04 |
Family
ID=18691604
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000192476A Expired - Fee Related JP4573953B2 (ja) | 2000-06-27 | 2000-06-27 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4573953B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4115158B2 (ja) | 2002-04-24 | 2008-07-09 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP2003330388A (ja) * | 2002-05-15 | 2003-11-19 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
CN116216630B (zh) * | 2023-04-28 | 2023-07-21 | 润芯感知科技(南昌)有限公司 | 一种半导体器件及其制造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999034432A1 (en) * | 1997-12-23 | 1999-07-08 | Koninklijke Philips Electronics N.V. | Method of providing a gettering scheme in the manufacture of silicon-on-insulator (soi) integrated circuits |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03248471A (ja) * | 1990-02-26 | 1991-11-06 | Sanyo Electric Co Ltd | 電界効果型トランジスタ |
JP3974229B2 (ja) * | 1997-07-22 | 2007-09-12 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
2000
- 2000-06-27 JP JP2000192476A patent/JP4573953B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999034432A1 (en) * | 1997-12-23 | 1999-07-08 | Koninklijke Philips Electronics N.V. | Method of providing a gettering scheme in the manufacture of silicon-on-insulator (soi) integrated circuits |
Also Published As
Publication number | Publication date |
---|---|
JP2002016256A (ja) | 2002-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9786787B2 (en) | Semiconductor device and fabrication method thereof | |
US8227806B2 (en) | Active matrix display in which LDD regions in the driver circuit and the storage capacitor in the pixel section have the same dopant concentration | |
US7015079B2 (en) | Semiconductor film, semiconductor device, and method of manufacturing the same including adding metallic element to the amorphous semiconductor film and introducing oxygen after crystallization | |
US6727124B2 (en) | Method of manufacturing a TFT using a catalytic element to promote crystallization of a semiconductor film and gettering the catalytic element | |
JP4869509B2 (ja) | 半導体装置の作製方法 | |
JP5046439B2 (ja) | 半導体装置の作製方法 | |
JP4076720B2 (ja) | 半導体装置の作製方法 | |
JP4836333B2 (ja) | 半導体装置 | |
JP5292453B2 (ja) | 半導体装置の作製方法 | |
JP4573953B2 (ja) | 半導体装置の作製方法 | |
JP4018432B2 (ja) | 半導体装置の作製方法 | |
JP5078201B2 (ja) | 半導体装置の作製方法 | |
JP5072147B2 (ja) | 半導体装置の作製方法 | |
JP4968996B2 (ja) | 半導体装置の作製方法 | |
JP4993802B2 (ja) | 半導体装置 | |
JP4641598B2 (ja) | 半導体装置の作製方法 | |
JP4053256B2 (ja) | 半導体装置の作製方法並びに半導体製造装置 | |
JP5256336B2 (ja) | 液晶表示装置 | |
JP5955920B2 (ja) | 半導体装置 | |
JP2012163983A (ja) | 半導体装置 | |
JP4968982B2 (ja) | 半導体装置の作製方法 | |
JP2002305209A (ja) | 半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070618 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070618 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100617 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100722 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100817 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100818 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |