JP2002185140A - 多層プリント基板及びその製造方法 - Google Patents
多層プリント基板及びその製造方法Info
- Publication number
- JP2002185140A JP2002185140A JP2000382578A JP2000382578A JP2002185140A JP 2002185140 A JP2002185140 A JP 2002185140A JP 2000382578 A JP2000382578 A JP 2000382578A JP 2000382578 A JP2000382578 A JP 2000382578A JP 2002185140 A JP2002185140 A JP 2002185140A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- wiring
- filling
- via hole
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】ビア径の微細化が可能で、配線パターンの高密
度化が可能な多層プリント基板及びその製造方法を提供
することにある。 【解決手段】配線及びパッド部からなる下層回路2が形
成された基板1の上に第1の絶縁層3が形成される。第
1の充填ビア6は、第1の絶縁層3を貫通して、パッド
部の上に形成される。第1の絶縁層3の上には、第1の
絶縁層3よりも膜厚の薄い第2の絶縁層7が形成され
る。第2の絶縁層7を貫通して、第1の充填ビア6より
も直径の小さい第2の充填ビア9と、ビアパッド11A
と、配線11Bが形成される。
度化が可能な多層プリント基板及びその製造方法を提供
することにある。 【解決手段】配線及びパッド部からなる下層回路2が形
成された基板1の上に第1の絶縁層3が形成される。第
1の充填ビア6は、第1の絶縁層3を貫通して、パッド
部の上に形成される。第1の絶縁層3の上には、第1の
絶縁層3よりも膜厚の薄い第2の絶縁層7が形成され
る。第2の絶縁層7を貫通して、第1の充填ビア6より
も直径の小さい第2の充填ビア9と、ビアパッド11A
と、配線11Bが形成される。
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置などを
搭載する多層プリント基板及びその製造方法に係り、特
に、導体配線の層間接続に金属充填されたビアホールを
有する多層プリント基板及びその製造方法に関する。
搭載する多層プリント基板及びその製造方法に係り、特
に、導体配線の層間接続に金属充填されたビアホールを
有する多層プリント基板及びその製造方法に関する。
【0002】
【従来の技術】近年、電子機器の小型化が急速にすすむ
につれ、多層プリント基板は、益々高密度であることが
要求されており、配線の微細化が進められている。高密
度配線を形成する方法としては、例えば、特開平8−2
42077号公報に記載されているように、絶縁層基板
上に絶縁樹脂と導電回路を交互に形成し、ビアホールで
層間接続するビルドアップ工法が知られている。多層プ
リント基板の配線密度を上げるために、ビアホール内を
導電性材料で充填し、その上に同軸上に上層のビアホー
ルを形成している。
につれ、多層プリント基板は、益々高密度であることが
要求されており、配線の微細化が進められている。高密
度配線を形成する方法としては、例えば、特開平8−2
42077号公報に記載されているように、絶縁層基板
上に絶縁樹脂と導電回路を交互に形成し、ビアホールで
層間接続するビルドアップ工法が知られている。多層プ
リント基板の配線密度を上げるために、ビアホール内を
導電性材料で充填し、その上に同軸上に上層のビアホー
ルを形成している。
【0003】
【発明が解決しようとする課題】しかしながら、従来の
多層プリント基板では、さらなるビア径の微細化が困難
であり、配線パターンの高密度化が困難であるという問
題がある。すなわち、ビアホール内に確実に金属を充填
させるためのビア径は、現状の絶縁層厚で、φ50μm
以下にすることは困難である。ビア径を小さくすること
ができなければ、ビアホールのパッド径の面積に邪魔さ
れ、ビルドアップ層上に形成する高密度配線パターンの
更なる高密度化は困難となる。
多層プリント基板では、さらなるビア径の微細化が困難
であり、配線パターンの高密度化が困難であるという問
題がある。すなわち、ビアホール内に確実に金属を充填
させるためのビア径は、現状の絶縁層厚で、φ50μm
以下にすることは困難である。ビア径を小さくすること
ができなければ、ビアホールのパッド径の面積に邪魔さ
れ、ビルドアップ層上に形成する高密度配線パターンの
更なる高密度化は困難となる。
【0004】高密度パターンを形成するのに障害となる
パッド径は、ビアホールの大きさに依存しており、ビア
径φ50μmの場合には、ビルドアップ層上に形成する
パッド径はプロセス上の基板寸法変化からφ100μm
程度にする必要がある。例えば、パッドピッチの設計が
0.2mmの場合、この間に配線を2本通したい場合、
配線幅は20μmにする必要があるが、現状では、25
μm以下の配線幅を実現しようとすると、歩留まりが低
下することになる。同様なパッドピッチで、配線幅を太
くするには、ビアパッド径を小さくし、ビアホール径も
小さくすればよいが、実際上、ビアホール径を例えば、
φ50μm以下とすると、現状の絶縁層厚では、充填材
料が充填しにくくなる等、微小ビアホールの穴埋め形成
が難しいものである。微小ビアホールの穴埋めが形成で
きないと、ビア直上に半導体チップを実装するような場
合には対応できないものである。また、導電性材料をビ
アホール内に充填する場合、材料費と製造工数の増加に
よる多層プリント配線板の製造コストが増加することに
なる。
パッド径は、ビアホールの大きさに依存しており、ビア
径φ50μmの場合には、ビルドアップ層上に形成する
パッド径はプロセス上の基板寸法変化からφ100μm
程度にする必要がある。例えば、パッドピッチの設計が
0.2mmの場合、この間に配線を2本通したい場合、
配線幅は20μmにする必要があるが、現状では、25
μm以下の配線幅を実現しようとすると、歩留まりが低
下することになる。同様なパッドピッチで、配線幅を太
くするには、ビアパッド径を小さくし、ビアホール径も
小さくすればよいが、実際上、ビアホール径を例えば、
φ50μm以下とすると、現状の絶縁層厚では、充填材
料が充填しにくくなる等、微小ビアホールの穴埋め形成
が難しいものである。微小ビアホールの穴埋めが形成で
きないと、ビア直上に半導体チップを実装するような場
合には対応できないものである。また、導電性材料をビ
アホール内に充填する場合、材料費と製造工数の増加に
よる多層プリント配線板の製造コストが増加することに
なる。
【0005】本発明の目的は、ビア径の微細化が可能
で、配線パターンの高密度化が可能な多層プリント基板
及びその製造方法を提供することにある。
で、配線パターンの高密度化が可能な多層プリント基板
及びその製造方法を提供することにある。
【0006】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、配線及びパッド部からなる下層回路が形
成された基板と、この基板及び下層回路の上に形成され
た第1の絶縁層と、この第1の絶縁層を貫通して、上記
パッド部の上に形成された第1の充填ビアと、上記第1
の絶縁層の上に形成されると共に、第1の絶縁層よりも
膜厚の薄い第2の絶縁層と、この第2の絶縁層を貫通し
て、上記第1の充填ビアの上に形成されるとともに、第
1の充填ビアよりも直径の小さい第2の充填ビアと、こ
の第2の充填ビアの上に形成されたビアパッドと、上記
第2の絶縁層の上に形成された配線とを備えるようにし
たものである。また、上記目的を達成するために、本発
明は、配線及びパッド部からなる下層回路が形成された
基板の上に、第1の絶縁層を形成し、この第1の絶縁層
を貫通して上記パッド部の上に第1のビアホールを形成
し、この第1のビアホールを導電性材料で充填して第1
の充填ビアを形成し、上記第1の絶縁層の上に、上記第
1の絶縁層よりも膜厚の薄い第2の絶縁層を形成し、こ
の第2の絶縁層を貫通して上記第1の充填ビアの上に、
上記第1のビアホールよりも直径の小さな第2のビアホ
ールを形成し、この第2のビアホールを導電性材料で充
填して第2の充填ビアを形成し、この第2の充填ビアの
上にビアパッドを形成し、上記第2の絶縁層の上に配線
を形成するようにしたものである。かかる構成及び方法
によれば、ビア径の微細化が可能で、配線パターンの高
密度化が可能とし得るものである。
に、本発明は、配線及びパッド部からなる下層回路が形
成された基板と、この基板及び下層回路の上に形成され
た第1の絶縁層と、この第1の絶縁層を貫通して、上記
パッド部の上に形成された第1の充填ビアと、上記第1
の絶縁層の上に形成されると共に、第1の絶縁層よりも
膜厚の薄い第2の絶縁層と、この第2の絶縁層を貫通し
て、上記第1の充填ビアの上に形成されるとともに、第
1の充填ビアよりも直径の小さい第2の充填ビアと、こ
の第2の充填ビアの上に形成されたビアパッドと、上記
第2の絶縁層の上に形成された配線とを備えるようにし
たものである。また、上記目的を達成するために、本発
明は、配線及びパッド部からなる下層回路が形成された
基板の上に、第1の絶縁層を形成し、この第1の絶縁層
を貫通して上記パッド部の上に第1のビアホールを形成
し、この第1のビアホールを導電性材料で充填して第1
の充填ビアを形成し、上記第1の絶縁層の上に、上記第
1の絶縁層よりも膜厚の薄い第2の絶縁層を形成し、こ
の第2の絶縁層を貫通して上記第1の充填ビアの上に、
上記第1のビアホールよりも直径の小さな第2のビアホ
ールを形成し、この第2のビアホールを導電性材料で充
填して第2の充填ビアを形成し、この第2の充填ビアの
上にビアパッドを形成し、上記第2の絶縁層の上に配線
を形成するようにしたものである。かかる構成及び方法
によれば、ビア径の微細化が可能で、配線パターンの高
密度化が可能とし得るものである。
【0007】
【発明の実施の形態】以下、図1及び図2を用いて、本
発明の一実施形態による多層プリント基板の構成及びそ
の製造方法について説明する。最初に、図1を用いて、
本実施形態による多層プリント基板の構成及びその製造
方法について説明する。図1は、本発明の一実施形態に
よる多層プリント基板の製造方法を示す工程図である。
発明の一実施形態による多層プリント基板の構成及びそ
の製造方法について説明する。最初に、図1を用いて、
本実施形態による多層プリント基板の構成及びその製造
方法について説明する。図1は、本発明の一実施形態に
よる多層プリント基板の製造方法を示す工程図である。
【0008】図1(A)に示すように、絶縁材料等から
なる基板1の上には、予め、下層回路2がサブトラクテ
ィブ法或いはアディティブ法で形成されている。下層回
路2は、配線パターンや、上層に形成されるビアパッド
の導通を取るためのパッド等である。基板1の上に、感
光性絶縁樹脂を塗布し、第1絶縁層3を形成する。第1
絶縁層3の膜厚H1は、下層回路2と、この上層に形成
される回路との電気絶縁性を満足させる膜厚とし、ま
た、第1絶縁層3に形成するビアホールの無電解銅メッ
キによるビアフィリングが可能な膜厚とする。ビアホー
ルの径を例えば100μmとし、アスペクト比を1/2
以下にする場合、第1絶縁層3の膜厚H1は、例えば、
50μmである。なお、第1絶縁層3の膜厚H1は、例
えば、20〜100μmの範囲とすることができる。
なる基板1の上には、予め、下層回路2がサブトラクテ
ィブ法或いはアディティブ法で形成されている。下層回
路2は、配線パターンや、上層に形成されるビアパッド
の導通を取るためのパッド等である。基板1の上に、感
光性絶縁樹脂を塗布し、第1絶縁層3を形成する。第1
絶縁層3の膜厚H1は、下層回路2と、この上層に形成
される回路との電気絶縁性を満足させる膜厚とし、ま
た、第1絶縁層3に形成するビアホールの無電解銅メッ
キによるビアフィリングが可能な膜厚とする。ビアホー
ルの径を例えば100μmとし、アスペクト比を1/2
以下にする場合、第1絶縁層3の膜厚H1は、例えば、
50μmである。なお、第1絶縁層3の膜厚H1は、例
えば、20〜100μmの範囲とすることができる。
【0009】次に、図1(B)に示すように、第1絶縁
層3のビア開口部形成場所が遮光するように円形の黒い
ドッドが形成されているマスクフィルムを第1絶縁層3
の表面に密着させ、紫外線を照射し、ビア開口部形成場
所以外の領域を光硬化させる。マスクフィルムの円形ド
ットの直径は、100μmのビアホールを形成する場
合、100μmである。なお、マスクフィルムの円形ド
ットの直径は、直径30〜200μmの範囲とすること
ができる。次に、第1絶縁層3を現像し、ビアホール4
を形成し、熱硬化及び必要に応じて後露光を行う。ビア
ホール4の直径R1は、例えば、100μmである。次
に、第1絶縁層3の表面の光硬化層とビアホール4内の
樹脂残渣除去を行うため、粗化処理を行う。粗化処理
は、アルカリ性過マンガン酸塩水溶液による化学研磨或
いはサンドブラスト等の機械研磨にて行う。この時、ビ
アホール4の底部に残る樹脂は、粗化処理によって、完
全に除去する。
層3のビア開口部形成場所が遮光するように円形の黒い
ドッドが形成されているマスクフィルムを第1絶縁層3
の表面に密着させ、紫外線を照射し、ビア開口部形成場
所以外の領域を光硬化させる。マスクフィルムの円形ド
ットの直径は、100μmのビアホールを形成する場
合、100μmである。なお、マスクフィルムの円形ド
ットの直径は、直径30〜200μmの範囲とすること
ができる。次に、第1絶縁層3を現像し、ビアホール4
を形成し、熱硬化及び必要に応じて後露光を行う。ビア
ホール4の直径R1は、例えば、100μmである。次
に、第1絶縁層3の表面の光硬化層とビアホール4内の
樹脂残渣除去を行うため、粗化処理を行う。粗化処理
は、アルカリ性過マンガン酸塩水溶液による化学研磨或
いはサンドブラスト等の機械研磨にて行う。この時、ビ
アホール4の底部に残る樹脂は、粗化処理によって、完
全に除去する。
【0010】次に、図1(C)に示すように、めっき前
処理を行う。めっき前処理は、ビアホール4の底部に露
出する銅を軽くエッチングし、ビアホール4内のみを無
電解銅めっきにて、第1絶縁層3の膜厚まで析出させ、
銅充填ビア6を形成する。次に、第1絶縁層3の表面と
ビアホール4内のメッキの表面が面一になるように、機
械研磨にて平坦化を行う。
処理を行う。めっき前処理は、ビアホール4の底部に露
出する銅を軽くエッチングし、ビアホール4内のみを無
電解銅めっきにて、第1絶縁層3の膜厚まで析出させ、
銅充填ビア6を形成する。次に、第1絶縁層3の表面と
ビアホール4内のメッキの表面が面一になるように、機
械研磨にて平坦化を行う。
【0011】次に、図1(D)に示すように、第1絶縁
層3の表面に、極薄の感光性絶縁樹脂を塗布し、第2絶
縁層7を形成する。第2絶縁層7の膜厚H2は、例え
ば、20μmとする。第2絶縁層7の膜厚H2は、例え
ば、10〜30μmの範囲とすることができる。
層3の表面に、極薄の感光性絶縁樹脂を塗布し、第2絶
縁層7を形成する。第2絶縁層7の膜厚H2は、例え
ば、20μmとする。第2絶縁層7の膜厚H2は、例え
ば、10〜30μmの範囲とすることができる。
【0012】次に、図1(E)に示すように、第2絶縁
層7のビア開口部形成場所が遮光するように円形の黒い
ドッドが形成されているマスクフィルムを第2絶縁層7
の表面に密着させ、紫外線を照射し、ビア開口部形成場
所以外の領域を光硬化させる。マスクフィルムの円形ド
ットの直径は、30μmのビアホールを形成する場合、
30μmである。なお、マスクフィルムの円形ドットの
直径は、直径10〜50μmの範囲とすることができ
る。次に、第2絶縁層7を現像し、ビアホール8を形成
し、熱硬化及び必要に応じて後露光を行う。ビアホール
8の直径R2は、例えば、30μmである。次に、バフ
研磨やベルトサンダー研磨或いは研磨量を算出できる研
磨機にて、第2絶縁層7の表面を厚さ3〜5μ研磨して
除去し、第2絶縁層7の厚さを例えば15μmとし、第
2絶縁層7の粗面化及び平坦化を行う。研磨後の第2絶
縁層7の膜厚H3は、第2絶縁層7に形成したビアホー
ル8の無電解銅メッキによるビアフィリングが可能な膜
厚とする。ビアホールの径を例えば30μmとし、アス
ペクト比を1/2以下にする場合、研磨後の第2絶縁層
7の膜厚H3は、例えば、15μmである。次に、第2
絶縁層7の表面の光硬化層とビアホール8内の樹脂残渣
除去を行うため、粗化処理を行う。この時、ビアホール
8の底部に残る樹脂は、粗化処理によって、完全に除去
する。
層7のビア開口部形成場所が遮光するように円形の黒い
ドッドが形成されているマスクフィルムを第2絶縁層7
の表面に密着させ、紫外線を照射し、ビア開口部形成場
所以外の領域を光硬化させる。マスクフィルムの円形ド
ットの直径は、30μmのビアホールを形成する場合、
30μmである。なお、マスクフィルムの円形ドットの
直径は、直径10〜50μmの範囲とすることができ
る。次に、第2絶縁層7を現像し、ビアホール8を形成
し、熱硬化及び必要に応じて後露光を行う。ビアホール
8の直径R2は、例えば、30μmである。次に、バフ
研磨やベルトサンダー研磨或いは研磨量を算出できる研
磨機にて、第2絶縁層7の表面を厚さ3〜5μ研磨して
除去し、第2絶縁層7の厚さを例えば15μmとし、第
2絶縁層7の粗面化及び平坦化を行う。研磨後の第2絶
縁層7の膜厚H3は、第2絶縁層7に形成したビアホー
ル8の無電解銅メッキによるビアフィリングが可能な膜
厚とする。ビアホールの径を例えば30μmとし、アス
ペクト比を1/2以下にする場合、研磨後の第2絶縁層
7の膜厚H3は、例えば、15μmである。次に、第2
絶縁層7の表面の光硬化層とビアホール8内の樹脂残渣
除去を行うため、粗化処理を行う。この時、ビアホール
8の底部に残る樹脂は、粗化処理によって、完全に除去
する。
【0013】次に、図1(F)に示すように、めっき前
処理を行う。めっき前処理は、ビアホール8の底部に露
出する銅を軽くエッチングし、表面に触媒を付与し、感
光性絶縁フィルム10を被膜する。次に、感光性絶縁フ
ィルム10の配線回路場所が遮光するように、上層回路
11となる黒パターンが形成されているマスクフィルム
を、感光性絶縁フィルム10表面に密着させ、紫外線を
照射し、回路開口部以外の領域を光硬化させる。次に、
現像し、上層回路11となる開口部を形成し、熱硬化及
び必要に応じて後露光を行う。
処理を行う。めっき前処理は、ビアホール8の底部に露
出する銅を軽くエッチングし、表面に触媒を付与し、感
光性絶縁フィルム10を被膜する。次に、感光性絶縁フ
ィルム10の配線回路場所が遮光するように、上層回路
11となる黒パターンが形成されているマスクフィルム
を、感光性絶縁フィルム10表面に密着させ、紫外線を
照射し、回路開口部以外の領域を光硬化させる。次に、
現像し、上層回路11となる開口部を形成し、熱硬化及
び必要に応じて後露光を行う。
【0014】次に、図1(G)に示すように、無電解銅
めっきにより、第2絶縁層7に形成したビアホール径の
1/2以上のめっきを行い、ビアホール内へのメッキ充
填による銅充填ビア9及びビアパッド11A,11A’
の形成と、第2絶縁層7の表面にメッキによる配線パタ
ーン11B,11B’からなる上層回路11を同時に形
成し、多層プリント配線板を得る。ビアパッド11A,
11Bの直径R3は、ビアホール8の直径R2が30μ
mの場合、60μmとしている。
めっきにより、第2絶縁層7に形成したビアホール径の
1/2以上のめっきを行い、ビアホール内へのメッキ充
填による銅充填ビア9及びビアパッド11A,11A’
の形成と、第2絶縁層7の表面にメッキによる配線パタ
ーン11B,11B’からなる上層回路11を同時に形
成し、多層プリント配線板を得る。ビアパッド11A,
11Bの直径R3は、ビアホール8の直径R2が30μ
mの場合、60μmとしている。
【0015】以上説明したように、本実施形態では、2
種類のビアホール4,8を用いるとともに、第1のビア
ホール4にめっきを充填した後、その上に、第2のビア
ホール8を形成し、その中に、めっきを充填している。
ここで、第1の絶縁膜3の膜厚を上下の回路の絶縁に必
要な膜厚としたとき、第1のビアホール4の直径は、こ
の第1の絶縁膜3の膜厚に対して、例えばアスペクト比
1/2以下の直径として、めっきによる充填可能なもの
としている。第2のビアホール8が形成される第2絶縁
膜7の膜厚は、第1の絶縁膜3に比べて薄くすることに
より、第2絶縁膜7に形成される第2ビアホール8の直
径を小さくでき、ビアパッド11Aの直径を小さくする
ことができる。
種類のビアホール4,8を用いるとともに、第1のビア
ホール4にめっきを充填した後、その上に、第2のビア
ホール8を形成し、その中に、めっきを充填している。
ここで、第1の絶縁膜3の膜厚を上下の回路の絶縁に必
要な膜厚としたとき、第1のビアホール4の直径は、こ
の第1の絶縁膜3の膜厚に対して、例えばアスペクト比
1/2以下の直径として、めっきによる充填可能なもの
としている。第2のビアホール8が形成される第2絶縁
膜7の膜厚は、第1の絶縁膜3に比べて薄くすることに
より、第2絶縁膜7に形成される第2ビアホール8の直
径を小さくでき、ビアパッド11Aの直径を小さくする
ことができる。
【0016】次に、図2を用いて、本実施形態による多
層プリント基板における配線幅について説明する。図2
は、本発明の一実施形態による多層プリント基板におけ
る配線幅について説明する平面図である。
層プリント基板における配線幅について説明する。図2
は、本発明の一実施形態による多層プリント基板におけ
る配線幅について説明する平面図である。
【0017】下層回路であるパッド部2A,2A’の上
には、それぞれ、ビアホール4内に充填されためっき6
A,6A’が形成されている。パッド部2A,2A’の
直径は、例えば、150μmである。円形のめっき6
A,6A’の直径R1は、100μmである。めっき6
A,6A’の上には、それぞれ、ビアホール8内に充填
されためっき8A,8A’が形成されている。円形のめ
っき8A,8A’の直径R2は、30μmである。めっ
き8A,8A’の上には、それぞれ、ビアパッド11
A,11A’が形成されている。ビアパッド11A,1
1A’の直径R3は、60μmである。
には、それぞれ、ビアホール4内に充填されためっき6
A,6A’が形成されている。パッド部2A,2A’の
直径は、例えば、150μmである。円形のめっき6
A,6A’の直径R1は、100μmである。めっき6
A,6A’の上には、それぞれ、ビアホール8内に充填
されためっき8A,8A’が形成されている。円形のめ
っき8A,8A’の直径R2は、30μmである。めっ
き8A,8A’の上には、それぞれ、ビアパッド11
A,11A’が形成されている。ビアパッド11A,1
1A’の直径R3は、60μmである。
【0018】ここで、パッドピッチ(ビアパッド11A
とビアパッド11A’の間の距離)W1を、0.2mm
(200μm)とすると、ビアパッド11A,11A’
の直径R3は、60μmであるので、パッドギャップW
2は、140μmとなる。ビアバッド11A,11A’
の間に、2本の配線11B,11B’を通す場合、パッ
ドギャップW2は140μmであるので、配線11B,
11B’の幅W3は30μmとし、配線ギャップW4を
27μmとし、配線ギャップW5を26μmとすること
ができる。なお、配線11B,11B’の両側には、他
の配線11b,11b’が配置されている。
とビアパッド11A’の間の距離)W1を、0.2mm
(200μm)とすると、ビアパッド11A,11A’
の直径R3は、60μmであるので、パッドギャップW
2は、140μmとなる。ビアバッド11A,11A’
の間に、2本の配線11B,11B’を通す場合、パッ
ドギャップW2は140μmであるので、配線11B,
11B’の幅W3は30μmとし、配線ギャップW4を
27μmとし、配線ギャップW5を26μmとすること
ができる。なお、配線11B,11B’の両側には、他
の配線11b,11b’が配置されている。
【0019】従来の多層配線基板では、ビアパッドの直
径が100μmであるため、パッドピッチを200μm
とすると、パッドギャップが100μとなり、その結
果、配線及び配線ギャップを20μmとせざるを得ない
が、配線幅が20μとなると歩留まりが極端に低下す
る。歩留まりを向上するには、配線幅や配線ギャップを
例えば25μm以上とする必要があるが、本実施形態で
は、25μm以上とすることができる。
径が100μmであるため、パッドピッチを200μm
とすると、パッドギャップが100μとなり、その結
果、配線及び配線ギャップを20μmとせざるを得ない
が、配線幅が20μとなると歩留まりが極端に低下す
る。歩留まりを向上するには、配線幅や配線ギャップを
例えば25μm以上とする必要があるが、本実施形態で
は、25μm以上とすることができる。
【0020】以上のように、本実施形態では、ビア径の
微細化が可能であるため、ビアパッドの直径を小さくで
き、ビアギャップを広く取れるため、配線パターンの高
密度化が可能となる。また、配線層とビアホール内の充
填材料が同種類であるため、接続信頼性を向上すること
ができる。
微細化が可能であるため、ビアパッドの直径を小さくで
き、ビアギャップを広く取れるため、配線パターンの高
密度化が可能となる。また、配線層とビアホール内の充
填材料が同種類であるため、接続信頼性を向上すること
ができる。
【0021】なお、以上の説明では、基板1の上に感光
性絶縁材料によって第1の絶縁層3を形成しているが、
樹脂付銅張積層板を使用することも可能である。樹脂付
銅張積層板を用いる場合には、樹脂部分をレーザーにて
ビアホールを形成する。また、第1絶縁層3のビアホー
ル4の形成は、レーザ−(CO2、エキシマ、UV−Y
AG)或いはプラズマで行うことができる。また、第2
絶縁層7のビアホール8の形成は、第1絶縁層のビアホ
ール内充填材が一部に乗るような形で、レーザー加工及
び感光性樹脂による露光,現像にてビアホールを形成す
ることができる。
性絶縁材料によって第1の絶縁層3を形成しているが、
樹脂付銅張積層板を使用することも可能である。樹脂付
銅張積層板を用いる場合には、樹脂部分をレーザーにて
ビアホールを形成する。また、第1絶縁層3のビアホー
ル4の形成は、レーザ−(CO2、エキシマ、UV−Y
AG)或いはプラズマで行うことができる。また、第2
絶縁層7のビアホール8の形成は、第1絶縁層のビアホ
ール内充填材が一部に乗るような形で、レーザー加工及
び感光性樹脂による露光,現像にてビアホールを形成す
ることができる。
【0022】
【発明の効果】本発明によれば、ビア径の微細化が可能
で、配線パターンの高密度化が可能となる。
で、配線パターンの高密度化が可能となる。
【図1】本発明の一実施形態による多層プリント基板の
製造方法を示す工程図である。
製造方法を示す工程図である。
【図2】本発明の一実施形態による多層プリント基板に
おける配線幅について説明する平面図である。
おける配線幅について説明する平面図である。
1…基板 2…下層回路 3…第1絶縁層 4…ビアホール 6,9…充填ビア 7…第2絶縁層 8…ビアホール 10…感光性絶縁フィルム 11…上層回路 11A…ビアパッド 11B…配線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田代 義昌 神奈川県秦野市堀山下1番地 株式会社日 立製作所エンタープライズサーバ事業部内 (72)発明者 山田 竜司 神奈川県秦野市堀山下1番地 株式会社日 立製作所エンタープライズサーバ事業部内 (72)発明者 高野 千啓 神奈川県秦野市堀山下1番地 株式会社日 立製作所エンタープライズサーバ事業部内 Fターム(参考) 5E317 AA24 BB01 BB11 BB12 CC31 CD01 CD05 CD11 CD32 GG14 5E346 AA02 AA04 AA12 AA15 AA29 AA32 AA43 BB15 BB16 CC08 CC32 DD03 DD32 DD33 EE19 EE39 FF01 FF02 FF07 FF13 FF27 GG01 GG15 GG27 GG28 HH07 HH11 HH26
Claims (3)
- 【請求項1】配線及びパッド部からなる下層回路が形成
された基板と、 この基板及び下層回路の上に形成された第1の絶縁層
と、 この第1の絶縁層を貫通して、上記パッド部の上に形成
された第1の充填ビアと、 上記第1の絶縁層の上に形成されると共に、第1の絶縁
層よりも膜厚の薄い第2の絶縁層と、 この第2の絶縁層を貫通して、上記第1の充填ビアの上
に形成されるとともに、第1の充填ビアよりも直径の小
さい第2の充填ビアと、 この第2の充填ビアの上に形成されたビアパッドと、 上記第2の絶縁層の上に形成された配線とを備えたこと
を特徴とする多層プリント基板。 - 【請求項2】配線及びパッド部からなる下層回路が形成
された基板の上に、第1の絶縁層を形成し、 この第1の絶縁層を貫通して上記パッド部の上に第1の
ビアホールを形成し、 この第1のビアホールを導電性材料で充填して第1の充
填ビアを形成し、 上記第1の絶縁層の上に、上記第1の絶縁層よりも膜厚
の薄い第2の絶縁層を形成し、 この第2の絶縁層を貫通して上記第1の充填ビアの上
に、上記第1のビアホールよりも直径の小さな第2のビ
アホールを形成し、 この第2のビアホールを導電性材料で充填して第2の充
填ビアを形成し、 この第2の充填ビアの上にビアパッドを形成し、 上記第2の絶縁層の上に配線を形成することを特徴とす
る多層プリント基板の製造方法。 - 【請求項3】請求項2記載の多層プリント基板の製造方
法において、 上記第2の充填ビアの形成と、上記ビアパッドの形成
と、上記配線の形成を同時に行うことを特徴とする多層
プリント基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000382578A JP2002185140A (ja) | 2000-12-15 | 2000-12-15 | 多層プリント基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000382578A JP2002185140A (ja) | 2000-12-15 | 2000-12-15 | 多層プリント基板及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002185140A true JP2002185140A (ja) | 2002-06-28 |
Family
ID=18850377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000382578A Pending JP2002185140A (ja) | 2000-12-15 | 2000-12-15 | 多層プリント基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002185140A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004342930A (ja) * | 2003-05-16 | 2004-12-02 | Hitachi Aic Inc | 非貫通導通穴を有する多層基板 |
US9301406B2 (en) | 2011-10-27 | 2016-03-29 | Nitto Denko Corporation | Wired circuit board |
JP2018051903A (ja) * | 2016-09-28 | 2018-04-05 | ブラザー工業株式会社 | アクチュエータ装置、及び、液体吐出装置 |
JP2022095995A (ja) * | 2016-09-28 | 2022-06-28 | ブラザー工業株式会社 | アクチュエータ装置、及び、液体吐出装置 |
-
2000
- 2000-12-15 JP JP2000382578A patent/JP2002185140A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004342930A (ja) * | 2003-05-16 | 2004-12-02 | Hitachi Aic Inc | 非貫通導通穴を有する多層基板 |
US9301406B2 (en) | 2011-10-27 | 2016-03-29 | Nitto Denko Corporation | Wired circuit board |
JP2018051903A (ja) * | 2016-09-28 | 2018-04-05 | ブラザー工業株式会社 | アクチュエータ装置、及び、液体吐出装置 |
US10862019B2 (en) | 2016-09-28 | 2020-12-08 | Brother Kogyo Kabushiki Kaisha | Actuator device and liquid ejection apparatus |
JP2021104682A (ja) * | 2016-09-28 | 2021-07-26 | ブラザー工業株式会社 | アクチュエータ装置、及び、液体吐出装置 |
JP7074232B2 (ja) | 2016-09-28 | 2022-05-24 | ブラザー工業株式会社 | アクチュエータ装置、及び、液体吐出装置 |
US11367828B2 (en) | 2016-09-28 | 2022-06-21 | Brother Kogyo Kabushiki Kaisha | Actuator device and liquid ejection apparatus |
JP2022095995A (ja) * | 2016-09-28 | 2022-06-28 | ブラザー工業株式会社 | アクチュエータ装置、及び、液体吐出装置 |
JP7201116B2 (ja) | 2016-09-28 | 2023-01-10 | ブラザー工業株式会社 | アクチュエータ装置、及び、液体吐出装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW561803B (en) | Circuit substrate and manufacturing method thereof | |
JP2004256908A (ja) | メッキ引込線なしにメッキされるパッケージ基板およびその製造方法 | |
JP3229286B2 (ja) | プリント回路基板の製造方法 | |
JPH09246719A (ja) | 基板の導体層の形成方法 | |
US20070272654A1 (en) | Method for Manufacturing Circuit Board | |
JP2005236067A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
JP2003046243A (ja) | 高密度多層ビルドアップ配線板の製造方法 | |
JP2004193292A (ja) | スル−ホ−ル配線基板およびその製造方法 | |
JP4470499B2 (ja) | 多層配線基板の製造方法及び多層配線基板 | |
JP2002185140A (ja) | 多層プリント基板及びその製造方法 | |
JP2001189561A (ja) | 多層配線基板とその製造方法 | |
JP3770895B2 (ja) | 電解めっきを利用した配線基板の製造方法 | |
JP2003188509A (ja) | プリント配線基板 | |
TW200522835A (en) | Process for manufacturing a wiring substrate | |
JP4187049B2 (ja) | 多層配線基板とそれを用いた半導体装置 | |
JP2003209331A (ja) | プリント配線板およびその製造方法 | |
JP2003209359A (ja) | コア基板およびその製造方法 | |
JP2000216513A (ja) | 配線基板及びそれを用いた製造方法 | |
KR101523840B1 (ko) | 프린트 배선판 및 프린트 배선판의 제조 방법 | |
JP2000323841A (ja) | 多層回路基板とその製造方法 | |
JP2005236220A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
JP2003273510A (ja) | プリント基板の製造方法 | |
JP2004095582A (ja) | コア基板およびその製造方法 | |
JP2003142823A (ja) | 両面可撓性回路基板の製造法 | |
JPH1117315A (ja) | 可撓性回路基板の製造法 |