JP2002176143A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2002176143A JP2002176143A JP2000373966A JP2000373966A JP2002176143A JP 2002176143 A JP2002176143 A JP 2002176143A JP 2000373966 A JP2000373966 A JP 2000373966A JP 2000373966 A JP2000373966 A JP 2000373966A JP 2002176143 A JP2002176143 A JP 2002176143A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- power supply
- down circuit
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Read Only Memory (AREA)
- Direct Current Feeding And Distribution (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
続端子を1つ有するのみであるので、2電源タイプの電
源ICに接続する際には外部にスイッチ等を設けて選択
手段を実現する必要があり、コスト高になるという課題
があった。 【解決手段】 1チップで構成される半導体装置1にお
いて、内部回路6と、入力された電圧を降圧して内部回
路6に出力する主降圧回路4と、主降圧回路4よりも電
流供給能力が小さくて入力された電圧を降圧して内部回
路6に出力する副降圧回路5と、主降圧回路4に接続さ
れて外部の電圧源に接続可能な電源端子2と、副降圧回
路5に接続されて外部の電圧源に接続可能な電源端子3
とを備える。
Description
される電圧を降圧して出力する降圧回路を内蔵する半導
体装置に係り、特に異なる種類の電源用集積回路に容易
に接続することが可能な半導体装置に関するものであ
る。
す概略図である。図8において、101は電圧源からの
所定の電圧の供給を受けて動作する1チップの半導体装
置、102は所定の電圧を供給するように構成された電
源用集積回路(以下、電源ICと称する)、103は半
導体装置101に設けられて電源IC102から延びる
配線に接続される電源端子、104は内部回路、105
は電源端子103に印加される電圧を内部回路が動作す
るのに必要とされる所定の電圧まで降圧する主降圧回
路、106は主降圧回路105と同様の機能を有して主
降圧回路105よりも電流供給能力および消費電力の小
さい副降圧回路である。
スの微細化に基づいてトランジスタの動作電圧は低電圧
化しているために、従来標準的に用いられてきた5Vで
動作するトランジスタは使用できなくなってきている。
このようなシステム上の制約に起因して、集積回路(I
C)を製作する上で、入出力部には5Vを印加する必要
があっても、内部回路は低電圧で動作させる必要が生じ
ている。このために、入出力部に5Vの電圧を印加する
ことが必要となった場合には、主に以下に示す2つの方
式がとられる。第1の方式では、主降圧回路105およ
び副降圧回路106に示されるような降圧回路を半導体
装置101内に設ける。この第1の方式によれば、図8
に示されるように従来の1電源タイプの電源IC102
を使用することが可能となって、システムのコストダウ
ンを図ることができる。
体装置101内に内蔵する場合には、システムのコスト
ダウンを図ることができるものの、降圧回路の自己消費
電流は大きな値となっていた。したがって、内部回路の
動作周波数を下げて低消費電力化を図る場合、一部の回
路のみを動作させてその他の回路に対しては電圧源を遮
断する場合等においては、内部回路104で消費する電
流よりも降圧回路で消費する電流のほうが大きくなって
しまう。このために、電圧変動に対する応答性は速いが
電流供給能力が大きくて消費電力の大きな主降圧回路1
05と、電圧変動に対する応答性は遅いが電流供給能力
が小さくて消費電力の小さな副降圧回路106とを備え
る構成を有していた。
は、副降圧回路106の出力部を内部回路104に対す
る電圧源として用いて、主降圧回路105の消費電力を
低減する。また、電源IC102からの出力電圧を低下
させることにより、副降圧回路106の消費電力をさら
に少なくすることも可能である。
路を有しない集積回路用に現在一般的に用いられるよう
になっている第2の方式では、入出力用の例えば5Vの
高電圧を供給する電圧源と、低電圧で動作する内部回路
に対して例えば3.3Vの低電圧を供給する電圧源とを
共に備えた2電源タイプの電源ICを使用する。
電圧を供給する電圧源としての高電圧出力部および低電
圧を供給する電圧源としての低電圧出力部が設けられて
いる。この場合、高電圧出力部が接続される入出力部と
低電圧出力部が接続される内部回路とを比較すると、内
部回路の消費電力のほうが大きいので、低電圧出力部に
低消費電力化を図るための電圧低下機能を具備させてい
る。これに対して、高電圧出力部は電圧を低下しても消
費電力への影響が少ないために、電圧低下機能を具備し
ない場合が多い。
上のように構成されているので、図8に示されるような
従来の半導体装置を上記第2の方式のような2電源タイ
プの電源ICに接続する場合には、電圧源としての高電
圧出力部(5V)または低電圧出力部(3.3V)のい
ずれかからの電圧を電源端子へ入力するかを選択する必
要があるために、外部にスイッチ等を設けて選択手段を
実現する必要があり、コスト高になるという課題があっ
た。
プの電源ICまたは上記第2の方式のような2電源タイ
プの電源ICのいずれに接続する場合においても、主降
圧回路と副降圧回路双方に電源ICからの電力が供給さ
れるために、消費電力が大きくなるという課題があっ
た。
めになされたもので、1電源タイプの電源ICのみでは
なく2電源タイプの電源ICにも容易に接続可能で低コ
ストな半導体装置を得ることを目的とする。
圧回路の2つの降圧回路を有しても低消費電力化を実現
可能な半導体装置を得ることを目的とする。
置は、内部回路と、入力された電圧を降圧して内部回路
に出力する主降圧回路と、主降圧回路よりも電流供給能
力および消費電力が小さくて入力された電圧を降圧して
内部回路に出力する副降圧回路と、主降圧回路に接続さ
れて外部の電圧源に接続可能に設けられた第1の電源端
子と、副降圧回路に接続されて外部の電圧源に接続可能
に設けられた第2の電源端子とを同一チップ上に備える
ようにしたものである。
端子から外部へ延びる配線上に設けられて当該設置部位
において配線を電気的に開閉する切替手段を備えるよう
にしたものである。
電圧を降圧して出力する主降圧回路と、主降圧回路より
も電流供給能力および消費電力が小さくて入力された電
圧を降圧して出力する副降圧回路と、内部回路の構成要
素として主降圧回路に接続されて主降圧回路と共通に動
作する第1の回路部と、内部回路の構成要素として低消
費電力時をも含めて常時動作する第2の回路部と、第2
の回路部を主降圧回路または副降圧回路のいずれか一方
に接続するように切替え可能に設けられた第1の切替手
段と、主降圧回路に接続されて外部の電圧源に接続可能
に設けられた第1の電源端子と、副降圧回路に接続され
て外部の電圧源に接続可能に設けられた第2の電源端子
とを同一チップ上に備えるようにしたものである。
端子から外部へ延びる配線上に設けられて当該設置部位
において配線を電気的に開閉する第2の切替手段と、第
1の切替手段および第2の切替手段に直接的または間接
的に接続される信号線とを備えるようにしたものであ
る。
端子から外部へ延びる配線上に設けられて当該設置部位
において配線を電気的に開閉する第2の切替手段と、第
2の切替手段に接続される信号線と、第1の電源端子の
電圧をモニタして当該電圧と所定のしきい値電圧とを比
較して比較結果に係る信号を出力する電圧比較手段と、
電圧比較手段に接続されて電圧比較手段の出力信号に基
づき第1の切替手段の切替え動作を制御する制御手段と
を備えるようにしたものである。
端子から外部へ延びる配線上に設けられて当該設置部位
において配線を電気的に開閉する第2の切替手段と、内
部回路の動作状態に基づいて内部回路への電圧供給形態
を決定するとともに第1の切替手段および第2の切替手
段に直接的または間接的に接続される電圧供給形態決定
手段とを備えるようにしたものである。
説明する。 実施の形態1.図1は、この発明の実施の形態1による
半導体装置の構成を示す図である。図1において、1は
電圧源からの所定の電圧の供給を受けて動作する1チッ
プの半導体装置、2は外部の電圧源に接続可能に設けら
れた電源端子(第1の電源端子)、3は外部の電圧源に
接続可能に設けられた電源端子(第2の電源端子)、4
は第1の電源端子2に接続されて電源端子2に印加され
る電圧を降圧して出力する主降圧回路、5は主降圧回路
4よりも電流供給能力および消費電力が小さく第2の電
源端子3に接続されて電源端子3に印加される電圧を降
圧して出力する副降圧回路、6は主降圧回路4または副
降圧回路5から所望の電圧の供給を受けて動作する内部
回路である。
導体装置と外部の電源ICとの接続形態を示す図であ
る。図2において、図1と同一符号は同一または相当部
分を示すのでその説明を省略する。10は1電源タイプ
の電源IC、11は電源IC10の出力端子、12は2
電源タイプの電源IC、13は電源IC12において例
えば5Vの高電圧を供給する出力端子、14は電源IC
12において例えば3.3Vの低電圧を供給する出力端
子である。
1に1電源タイプの電源IC10を接続する場合には、
図2(a)に示すように、電源IC10の出力端子11
から延びる配線を途中で分岐させて、分岐された一方の
配線を第1の電源端子2に接続するとともに、分岐され
た他方の配線を第2の電源端子3に接続する。また、半
導体装置1に2電源タイプの電源IC12を接続する場
合には、図2(b)に示すように、電源IC12の高電
圧側の出力端子13を第1の電源端子2に接続するとと
もに、電源IC12の低電圧側の出力端子14を第2の
電源端子3に接続する。この場合、副降圧回路5に接続
された第2の電源端子3をこの例では3.3Vの電圧源
として与えられる電源IC12の出力端子14に接続す
ることで、消費電力をさらに低減することができる。
ば、主降圧回路4に接続されて外部の電圧源に接続可能
に設けられた第1の電源端子2と、副降圧回路5に接続
されて外部の電圧源に接続可能に設けられた第2の電源
端子3とを備えるように構成したので、スイッチ等の付
加的な電子部材を設けることなく1電源タイプの電源I
C並びに2電源タイプの電源ICに容易に接続すること
が可能となるから、接続可能な電源ICの範疇を広げて
利便性を向上させるとともに、システム全体を簡略化し
てコストの低減を図れるという効果を奏する。
い副降圧回路5に接続された第2の電源端子3を2電源
タイプの電源IC12の低電圧側の出力端子14に接続
することで、消費電力をより低減することが可能になる
という効果を奏する。
形態2による半導体装置の構成を示す図である。図3に
おいて、図1および図2と同一符号は同一または相当部
分を示すのでその説明を省略する。21は、主降圧回路
4に接続される第1の電源端子2から外部へ延びる配線
上に設けられて当該設置部位において配線を電気的に開
閉するスイッチ(切替手段)である。
を開くことにより、主降圧回路4には電源IC10から
の電圧が供給されなくなる。これにより、主降圧回路4
における漏れ電流の発生が防止される。
ば、主降圧回路4に接続される第1の電源端子2から外
部へ延びる配線上に設けられて当該設置部位において配
線を電気的に開閉するスイッチ21を備えるように構成
したので、主降圧回路4を電圧源から遮断して主降圧回
路4における漏れ電流の発生を防止することができるか
ら、消費電力をより低減することができるという効果を
奏する。
に接続される第1の電源端子2から外部へ延びる配線上
に限定されるものではなく、副降圧回路5に接続される
第2の電源端子3から外部へ延びる配線上、または主降
圧回路4に接続される第1の電源端子2から外部へ延び
る配線上および副降圧回路5に接続される第2の電源端
子3から外部へ延びる配線上の両方にスイッチを設ける
ことも可能である。
形態3による半導体装置の構成を示す図である。この実
施の形態3は、低消費電力化が必要な際には一部回路の
みを常時動作させれば足りる内部回路構成を有するよう
な半導体装置に適用するのが好適である。図4におい
て、図1および図2と同一符号は同一または相当部分を
示すのでその説明を省略する。31は内部回路6の構成
要素として主降圧回路4に接続されて主降圧回路4と共
通に間欠的に動作する間欠動作回路(第1の回路部)、
32は内部回路6の構成要素として低消費電力時にも常
時動作する常時動作回路(第2の回路部)、33は間欠
動作回路31と主降圧回路4とを接続する配線に接続し
て延びる配線の端部として与えられる接続端子、34は
常時動作回路32から延びる配線の端部として与えられ
る接続端子、35は副降圧回路5から延びる配線の端部
として与えられる接続端子、36は接続端子34に対し
て接続端子33または接続端子35のいずれか一方の接
続端子を接続するように切替え可能なスイッチ(第1の
切替手段)、37はスイッチ36の切替え動作を制御す
る切替制御回路である。
おいては、切替制御回路37の制御に基づいてスイッチ
36を操作して接続端子34と接続端子33とを接続す
ることで、主降圧回路4より間欠動作回路31および常
時動作回路32に電圧を供給する。また、低消費電力時
におては、常時動作回路32を低電流で動作させればよ
く、切替制御回路37の制御に基づいてスイッチ36を
操作して接続端子34と接続端子35とを接続すること
で、副降圧回路5より常時動作回路32にのみ電圧を供
給する。この際、2電源タイプの電源IC12は、高出
力側の出力端子13からの電圧出力を停止するように動
作する。これにより、主降圧回路4および間欠動作回路
31へ供給される電圧が遮断され、主降圧回路4および
間欠動作回路31における漏れ電流の発生が防止され
る。なお、上記動作例では、低消費電力時において電源
IC12の高出力側の出力端子13からの電圧出力を停
止することとしたが、主降圧回路4に低消費電力時を示
す信号を入力して主降圧回路4への電圧供給を遮断する
ようにしてもよい。
ば、常時動作回路32を主降圧回路4または副降圧回路
5のいずれか一方に接続するように切替え可能なスイッ
チ36を備えるように構成したので、低消費電力時にお
いてスイッチ36により常時動作回路32を副降圧回路
5に接続するとともに第1の電源端子2を介しての主降
圧回路4への電圧供給を停止することで、主降圧回路4
および間欠動作回路31における漏れ電流の発生を防止
することができるから、消費電力をより低減することが
できるという効果を奏する。
形態4による半導体装置の構成を示す図である。図5に
おいて、図1、図2および図4と同一符号は同一または
相当部分を示すのでその説明を省略する。41は主降圧
回路4に接続される第1の電源端子2から外部へ延びる
配線上に設けられて切替制御信号に基づき当該設置部位
において配線を電気的に開閉するスイッチ(第2の切替
手段)、42は切替制御信号に基づいてスイッチ36の
切替え動作を制御する切替制御回路、43は外部から入
力される切替制御信号を半導体装置1内部の切替制御回
路42に入力するための接続端子、44はスイッチ41
および接続端子43に接続されて切替制御信号を伝送す
る信号線である。
おいては、信号線44に通常動作時であることを示す相
応の切替制御信号を出力してスイッチ41を閉じるとと
ともに、切替制御回路42を介してスイッチ36を操作
して接続端子34と接続端子33とを接続する。これに
より、主降圧回路4より間欠動作回路31および常時動
作回路32に電圧を供給する。また、低消費電力時にお
いては、信号線44に低消費電力時であることを示す相
応の切替制御信号を出力してスイッチ41を開くととも
に、切替制御回路42を介してスイッチ36を操作して
接続端子34と接続端子35とを接続する。これによ
り、副降圧回路5より常時動作回路32にのみ電圧を供
給する。そして、主降圧回路4および間欠動作回路31
へ供給される電圧が遮断され、主降圧回路4および間欠
動作回路31における漏れ電流の発生が防止される。
ば、実施の形態3と同等の効果を奏するとともに、主降
圧回路4に接続される第1の電源端子2から外部へ延び
る配線上に設けられて当該設置部位において配線を電気
的に開閉するスイッチ41と、スイッチ41に接続され
るとともに切替制御回路42および接続端子43を介し
てスイッチ36に接続される信号線44とを備えるよう
に構成したので、スイッチ36の切替え制御およびスイ
ッチ41の開閉制御を同時に実施することができて、低
消費電力化を実施する電圧供給形態への変更を簡単な構
成で確実に実施することができるという効果を奏する。
形態5による半導体装置の構成を示す図である。図6に
おいて、図5と同一符号は同一または相当部分を示すの
でその説明を省略する。51はスイッチ41に接続され
て切替制御信号を伝送する信号線、52は主降圧回路4
への入力電圧すなわち第1の電源端子2の電圧をモニタ
して当該電圧が所定のしきい値未満に低下した場合に電
圧低下を示す信号を出力する電圧低下検出回路(電圧比
較手段)、53は電圧低下検出回路52に接続されて電
圧低下検出回路52の出力信号に基づきスイッチ36の
切替え動作を制御する切替制御回路(制御手段)であ
る。
おいては、信号線51に相応の切替制御信号を出力して
スイッチ41を閉じる。この際、第1の電源端子2の電
圧は5Vとなって所定のしきい値より高いので、電圧低
下検出回路52から切替制御回路53へは電圧低下のな
いことを示す信号が出力されるから、切替制御回路53
に操作されてスイッチ36は接続端子34と接続端子3
3とを接続する。これにより、主降圧回路4より間欠動
作回路31および常時動作回路32に電圧を供給する。
また、低消費電力時においては、信号線51に相応の切
替制御信号を出力してスイッチ41を開く。そして、第
1の電源端子2の電圧が所定のしきい値未満となると、
電圧低下検出回路52から切替制御回路53へは電圧低
下を示す信号が出力されるから、切替制御回路53に操
作されてスイッチ36は接続端子34と接続端子35と
を接続する。これにより、副降圧回路5より常時動作回
路32にのみ電圧を供給する。そして、主降圧回路4お
よび間欠動作回路31へ供給される電圧が遮断され、主
降圧回路4および間欠動作回路31における漏れ電流の
発生が防止される。
ば、実施の形態3と同等の効果を奏するとともに、主降
圧回路4に接続される第1の電源端子2から外部へ延び
る配線上に設けられて当該設置部位において配線を電気
的に開閉するスイッチ41と、スイッチ41に接続され
て切替制御信号を伝送する信号線51と、第1の電源端
子2の電圧をモニタして当該電圧と所定のしきい値電圧
とを比較して比較結果に係る信号を出力する電圧低下検
出回路52と、電圧低下検出回路52に接続されて電圧
低下検出回路52の出力信号に基づきスイッチ36の切
替え動作を制御する切替制御回路53とを備えるように
構成したので、スイッチ41の開閉に応じた電圧変動に
基づいてスイッチ36が切替えられて、スイッチ41の
開閉制御およびスイッチ36の切替え制御をおおよそ同
時に実施することができるから、低消費電力化を実施す
る電圧供給形態への変更を簡単な構成で確実に実施する
ことができるという効果を奏する。また、スイッチ41
の開閉動作を半導体装置1内の電圧低下検出回路でモニ
タすることができるので、スイッチ41およびスイッチ
36の制御動作の同期をとるのに外部からの信号線を半
導体装置1に引き込む必要がなくなって、半導体装置1
の外部端子数を低減することができるという効果を奏す
る。さらに、主降圧回路4への入力電圧をモニタするこ
とができるので、半導体装置1に接続される電源IC1
0に係る電源異常等の検出を可能にするという効果を奏
する。
形態6による半導体装置の構成を示す図である。図7に
おいて、図5と同一符号は同一または相当部分を示すの
でその説明を省略する。61は常時動作回路32から出
力される信号を入力して内部回路6に対する電圧供給形
態を決定する電圧供給形態決定回路(電圧供給形態決定
手段)、62は電圧供給形態決定回路61からの出力信
号を入力してスイッチ36の切替え動作を制御する切替
制御回路、63は電圧供給形態決定回路61からの出力
信号を外部に出力するための接続端子、64は接続端子
63から延びて切替制御信号を伝送するためにスイッチ
41に接続される信号線である。
決定回路61は、常時動作回路32から出力される内部
回路6の動作状態を示す信号を入力して、内部回路6へ
の電圧供給形態を決定する。通常動作時に対応する電圧
供給形態が選定された場合には、電圧供給形態決定回路
61は相応の切替制御信号を出力して、切替制御回路6
2によりスイッチ36を操作して接続端子34と接続端
子33とを接続するとともに、スイッチ41を閉じる。
これにより、主降圧回路4より間欠動作回路31および
常時動作回路32に電圧を供給する。また、低消費電力
時に対応する電圧供給形態が選定された場合には、電圧
供給形態決定回路61は相応の切替制御信号を出力し
て、切替制御回路62によりスイッチ36を操作して接
続端子34と接続端子35とを接続するとともに、スイ
ッチ41を開く。これにより、副降圧回路5より常時動
作回路32にのみ電圧を供給する。そして、主降圧回路
4および間欠動作回路31へ供給される電圧が遮断さ
れ、主降圧回路4および間欠動作回路31における漏れ
電流の発生が防止される。
ば、実施の形態3と同等の効果を奏するとともに、主降
圧回路4に接続される第1の電源端子2から外部へ延び
る配線上に設けられて当該設置部位において配線を電気
的に開閉するスイッチ41と、常時動作回路32から出
力される信号に基づいて内部回路6に対する電圧供給形
態を決定する電圧供給形態決定回路61と、電圧供給形
態決定回路61からの出力信号に基づいてスイッチ36
の切替え動作を制御する切替制御回路62と、電圧供給
形態決定回路61からの切替制御信号を伝送するために
スイッチ41に接続される信号線64とを備えるように
構成したので、外部からの制御ではなく半導体装置1内
部で内部回路6の動作状態を判定して電圧供給形態を決
定することができるから、最適な低消費電力化を実現す
ることができるという効果を奏する。また、半導体装置
1の外部で制御信号を生成する必要がなくなるために、
外部回路の簡略化および低コスト化を実現することがで
きるという効果を奏する。
路6の動作状態に基づいて内部回路6に対する電圧供給
形態を決定するための電圧供給形態決定手段を電圧供給
形態決定回路61としてハード的に半導体装置1内に作
り込む構成を採っているが、半導体装置1に内蔵された
メモリ内に記憶されたプログラムに基づいたデータ処理
を実施することで、電圧供給形態決定回路61の機能を
ソフトウエア的に代替して実現することも可能である。
回路と、入力された電圧を降圧して内部回路に出力する
主降圧回路と、主降圧回路よりも電流供給能力および消
費電力が小さくて入力された電圧を降圧して内部回路に
出力する副降圧回路と、主降圧回路に接続されて外部の
電圧源に接続可能に設けられた第1の電源端子と、副降
圧回路に接続されて外部の電圧源に接続可能に設けられ
た第2の電源端子とを同一チップ上に備えるように構成
したので、スイッチ等の付加的な電子部材を設けること
なく1電源タイプの電源用集積回路並びに2電源タイプ
の電源用集積回路に容易に接続することが可能となるか
ら、接続可能な電源用集積回路の範疇を広げて利便性を
向上させるとともに、システム全体を簡略化してコスト
の低減を図れるという効果を奏する。
部へ延びる配線上に設けられて当該設置部位において配
線を電気的に開閉する切替手段を備えるように構成した
ので、主降圧回路における漏れ電流の発生を防止するこ
とができるから、消費電力をより低減することができる
という効果を奏する。
して出力する主降圧回路と、主降圧回路よりも電流供給
能力および消費電力が小さくて入力された電圧を降圧し
て出力する副降圧回路と、内部回路の構成要素として主
降圧回路に接続されて主降圧回路と共通に動作する第1
の回路部と、内部回路の構成要素として低消費電力時を
も含めて常時動作する第2の回路部と、第2の回路部を
主降圧回路または副降圧回路のいずれか一方に接続する
ように切替え可能に設けられた第1の切替手段と、主降
圧回路に接続されて外部の電圧源に接続可能に設けられ
た第1の電源端子と、副降圧回路に接続されて外部の電
圧源に接続可能に設けられた第2の電源端子とを同一チ
ップ上に備えるように構成したので、低消費電力時にお
いて第1の切替手段により第2の回路部を副降圧回路に
接続するとともに第1の電源端子を介しての主降圧回路
への電圧供給を停止することで、主降圧回路および第1
の回路部における漏れ電流の発生を防止することができ
るから、消費電力をより低減することができるという効
果を奏する。
部へ延びる配線上に設けられて当該設置部位において配
線を電気的に開閉する第2の切替手段と、第1の切替手
段および第2の切替手段に直接的または間接的に接続さ
れる信号線とを備えるように構成したので、第1の切替
手段の切替え制御および第2の切替手段の開閉制御を同
時に実施することができて、低消費電力化を実施する電
力供給形態への変更を簡単な構成で確実に実施すること
ができるという効果を奏する。
部へ延びる配線上に設けられて当該設置部位において配
線を電気的に開閉する第2の切替手段と、第2の切替手
段に接続される信号線と、第1の電源端子の電圧をモニ
タして当該電圧と所定のしきい値電圧とを比較して比較
結果に係る信号を出力する電圧比較手段と、電圧比較手
段に接続されて電圧比較手段の出力信号に基づき第1の
切替手段の切替え動作を制御する制御手段とを備えるよ
うに構成したので、第2の切替手段の開閉に応じた電圧
変動に基づいて第1の切替手段が切替えられて、第1の
切替手段の切替え制御および第2の切替手段の開閉制御
をおおよそ同時に実施することができるから、低消費電
力化を実施する電力供給形態への変更を簡単な構成で確
実に実施することができるという効果を奏する。また、
第2の切替手段の開閉動作を半導体装置内の電圧比較手
段でモニタすることができるので、第1の切替手段およ
び第2の切替手段の制御動作の同期をとるのに外部から
の信号線を半導体装置に引き込む必要がなくなって、半
導体装置の外部端子数を低減することができるという効
果を奏する。さらに、主降圧回路への入力電圧をモニタ
することができるので、半導体装置に接続される電源用
集積回路に係る電源異常等の検出を可能にするという効
果を奏する。
部へ延びる配線上に設けられて当該設置部位において配
線を電気的に開閉する第2の切替手段と、内部回路の動
作状態に基づいて内部回路への電圧供給形態を決定する
とともに第1の切替手段および第2の切替手段に直接的
または間接的に接続される電圧供給形態決定手段とを備
えるように構成したので、外部からの制御ではなく半導
体装置内部で内部回路の動作状態を判定して電圧供給形
態を決定することができるから、最適な低消費電力化を
実現することができるという効果を奏する。また、半導
体装置の外部で制御信号を生成する必要がなくなるため
に、外部回路の簡略化および低コスト化を実現すること
ができるという効果を奏する。
構成を示す図である。
外部の電源ICとの接続形態を示す図である。
構成を示す図である。
構成を示す図である。
構成を示す図である。
構成を示す図である。
構成を示す図である。
る。
電源端子(第2の電源端子)、4 主降圧回路、5
副降圧回路、6 内部回路、10,12 電源用集積回
路、11,13,14 出力端子、21 スイッチ(切
替手段)、31間欠動作回路(第1の回路部)、32
常時動作回路(第2の回路部)、33,34,35,4
3,63 接続端子、36 スイッチ(第1の切替手
段)、41 スイッチ(第2の切替手段)、37,4
2,62 切替制御回路、44,51,64 信号線、
52 電圧低下検出回路(電圧比較手段)、53 切替
制御回路(制御手段)、61 電圧供給形態決定回路
(電圧供給形態決定手段)。
Claims (6)
- 【請求項1】 内部回路と、入力された電圧を降圧して
前記内部回路に出力する主降圧回路と、該主降圧回路よ
りも電流供給能力および消費電力が小さくて入力された
電圧を降圧して前記内部回路に出力する副降圧回路と、
前記主降圧回路に接続されて外部の電圧源に接続可能に
設けられた第1の電源端子と、前記副降圧回路に接続さ
れて外部の電圧源に接続可能に設けられた第2の電源端
子とを同一チップ上に備えることを特徴とする半導体装
置。 - 【請求項2】 第1の電源端子から外部へ延びる配線上
に設けられて当該設置部位において配線を電気的に開閉
する切替手段を備えることを特徴とする請求項1記載の
半導体装置。 - 【請求項3】 入力された電圧を降圧して出力する主降
圧回路と、該主降圧回路よりも電流供給能力および消費
電力が小さくて入力された電圧を降圧して出力する副降
圧回路と、内部回路の構成要素として前記主降圧回路に
接続されて前記主降圧回路と共通に動作する第1の回路
部と、内部回路の構成要素として低消費電力時をも含め
て常時動作する第2の回路部と、前記第2の回路部を前
記主降圧回路または前記副降圧回路のいずれか一方に接
続するように切替え可能に設けられた第1の切替手段
と、前記主降圧回路に接続されて外部の電圧源に接続可
能に設けられた第1の電源端子と、前記副降圧回路に接
続されて外部の電圧源に接続可能に設けられた第2の電
源端子とを同一チップ上に備えることを特徴とする半導
体装置。 - 【請求項4】 第1の電源端子から外部へ延びる配線上
に設けられて当該設置部位において配線を電気的に開閉
する第2の切替手段と、第1の切替手段および前記第2
の切替手段に直接的または間接的に接続される信号線と
を備えることを特徴とする請求項3記載の半導体装置。 - 【請求項5】 第1の電源端子から外部へ延びる配線上
に設けられて当該設置部位において配線を電気的に開閉
する第2の切替手段と、該第2の切替手段に接続される
信号線と、前記第1の電源端子の電圧をモニタして当該
電圧と所定のしきい値電圧とを比較して比較結果に係る
信号を出力する電圧比較手段と、該電圧比較手段に接続
されて該電圧比較手段の出力信号に基づき第1の切替手
段の切替え動作を制御する制御手段とを備えることを特
徴とする請求項3記載の半導体装置。 - 【請求項6】 第1の電源端子から外部へ延びる配線上
に設けられて当該設置部位において配線を電気的に開閉
する第2の切替手段と、内部回路の動作状態に基づいて
内部回路への電圧供給形態を決定するとともに第1の切
替手段および第2の切替手段に直接的または間接的に接
続される電圧供給形態決定手段とを備えることを特徴と
する請求項3記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000373966A JP4583588B2 (ja) | 2000-12-08 | 2000-12-08 | 半導体装置 |
US09/860,429 US6560157B2 (en) | 2000-12-08 | 2001-05-21 | Semiconductor device |
KR1020010047470A KR20020045498A (ko) | 2000-12-08 | 2001-08-07 | 반도체 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000373966A JP4583588B2 (ja) | 2000-12-08 | 2000-12-08 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002176143A true JP2002176143A (ja) | 2002-06-21 |
JP4583588B2 JP4583588B2 (ja) | 2010-11-17 |
Family
ID=18843250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000373966A Expired - Fee Related JP4583588B2 (ja) | 2000-12-08 | 2000-12-08 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6560157B2 (ja) |
JP (1) | JP4583588B2 (ja) |
KR (1) | KR20020045498A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008199690A (ja) * | 2007-02-08 | 2008-08-28 | Kobelco Contstruction Machinery Ltd | 建設機械の電気回路 |
JP2011180891A (ja) * | 2010-03-02 | 2011-09-15 | Kawasaki Microelectronics Inc | 半導体集積回路 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5041631B2 (ja) * | 2001-06-15 | 2012-10-03 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
JP2005101522A (ja) * | 2003-08-21 | 2005-04-14 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
DE102004001577B4 (de) * | 2004-01-10 | 2007-08-02 | Infineon Technologies Ag | Halbleiter-Speicherschaltung und Verfahren zum Betreiben derselben in einem Bereitschaftsmodus |
EP1884954B1 (en) * | 2006-07-27 | 2009-02-04 | STMicroelectronics Asia Pacific Pte Ltd. | Supply voltage distribution system with reduced resistance for semiconductor devices |
DE102007007585B4 (de) * | 2007-02-15 | 2010-04-15 | Infineon Technologies Ag | Schaltungsanordnung und Verfahren zum Betreiben einer Schaltungsanordnung |
US7961546B2 (en) * | 2008-02-05 | 2011-06-14 | Texas Instruments Incorporated | Memory power management systems and methods |
JP4944214B2 (ja) * | 2010-02-09 | 2012-05-30 | 株式会社バッファロー | 周辺装置およびその動作方法 |
JP7435968B2 (ja) | 2019-07-25 | 2024-02-21 | ミネベアミツミ株式会社 | 集積回路装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60176121A (ja) * | 1984-02-22 | 1985-09-10 | Toshiba Corp | 電圧降下回路 |
JP3057100B2 (ja) * | 1991-02-12 | 2000-06-26 | 株式会社日立製作所 | 半導体集積回路装置 |
JPH08153388A (ja) * | 1994-11-28 | 1996-06-11 | Mitsubishi Electric Corp | 半導体記憶装置 |
JPH10214122A (ja) * | 1996-11-27 | 1998-08-11 | Yamaha Corp | 降圧回路および集積回路 |
US5898235A (en) * | 1996-12-31 | 1999-04-27 | Stmicroelectronics, Inc. | Integrated circuit with power dissipation control |
JPH11119844A (ja) | 1997-10-16 | 1999-04-30 | Mitsubishi Electric Corp | 電源電圧降圧回路 |
JPH11214962A (ja) * | 1997-11-19 | 1999-08-06 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JP3722334B2 (ja) | 1998-01-27 | 2005-11-30 | 株式会社日立製作所 | 半導体記憶装置 |
JP2001052476A (ja) * | 1999-08-05 | 2001-02-23 | Mitsubishi Electric Corp | 半導体装置 |
-
2000
- 2000-12-08 JP JP2000373966A patent/JP4583588B2/ja not_active Expired - Fee Related
-
2001
- 2001-05-21 US US09/860,429 patent/US6560157B2/en not_active Expired - Lifetime
- 2001-08-07 KR KR1020010047470A patent/KR20020045498A/ko not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008199690A (ja) * | 2007-02-08 | 2008-08-28 | Kobelco Contstruction Machinery Ltd | 建設機械の電気回路 |
JP2011180891A (ja) * | 2010-03-02 | 2011-09-15 | Kawasaki Microelectronics Inc | 半導体集積回路 |
Also Published As
Publication number | Publication date |
---|---|
US6560157B2 (en) | 2003-05-06 |
JP4583588B2 (ja) | 2010-11-17 |
KR20020045498A (ko) | 2002-06-19 |
US20020071330A1 (en) | 2002-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6424128B1 (en) | Electronic device having power supply regulators controlled according to operation mode of internal circuit | |
JP4583588B2 (ja) | 半導体装置 | |
US20020005557A1 (en) | Semiconductor integrated circuit | |
US11431179B2 (en) | Input circuit capable of reducing dark current | |
US5406567A (en) | Off-line test circuit of a semiconnector integrated logic circuit | |
US5587675A (en) | Multiclock controller | |
JPH0756660A (ja) | バス回路における消費電力削減制御方法および回路 | |
US6944003B2 (en) | Semiconductor integrated circuit with voltage-detecting circuit and signal transmitting and receiving system | |
US5844263A (en) | Semiconductor integrated device having independent circuit blocks and a power breaking means for selectively supplying power to the circuit blocks | |
US7495269B2 (en) | Semiconductor device and electronic apparatus using the same | |
US7120716B2 (en) | Semiconductor integrated circuit and interrupt request output method thereof | |
JP3061943B2 (ja) | 電源制御回路 | |
KR100208001B1 (ko) | 인에이블단자를 갖는 입력패드 및 그것을 이용한 저전류소비형 집적회로 | |
CA2227254A1 (en) | Gatable-level-pulling circuit | |
JP2001228220A (ja) | 半導体装置のテスト回路 | |
JP2000148311A (ja) | コンピュータの周辺機器接続制御装置 | |
JPH05335899A (ja) | フリップフロップ回路 | |
JPH04296918A (ja) | 半導体集積回路装置 | |
US20020170023A1 (en) | Method and apparatus for supplying current to a semiconductor memory chip | |
JPH04128670A (ja) | 半導体集積回路 | |
KR100414867B1 (ko) | 저잡음 내장형 클럭생성기를 구비한 마이크로 컨트롤러 및그를 탑재한 시스템 | |
JPH0450679A (ja) | 半導体集積回路試験方法及び装置 | |
JP2008218887A (ja) | 半導体装置および半導体装置のテスト方法 | |
JPH01116715A (ja) | 電源制御回路 | |
JPS6129487A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071010 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071101 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100824 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100826 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100901 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |