JP2002175917A - 積層インダクタおよびその製造方法 - Google Patents
積層インダクタおよびその製造方法Info
- Publication number
- JP2002175917A JP2002175917A JP2000374386A JP2000374386A JP2002175917A JP 2002175917 A JP2002175917 A JP 2002175917A JP 2000374386 A JP2000374386 A JP 2000374386A JP 2000374386 A JP2000374386 A JP 2000374386A JP 2002175917 A JP2002175917 A JP 2002175917A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inductor
- ferrite
- layers
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【課題】 大きな電流値においても高い磁気インダクタ
ンス値を維持でき、渦電流損や異常電流発熱が起こり難
くいので永久磁石が減磁されることがないことに加え、
装置サイズの大型化を伴うことなく、さらなる強い磁気
バイアス効果を得られるインダクタを提供する。 【解決手段】 厚さ方向に分極されたフェライト磁石層
３を、複数の導電層２の積層方向の両外側にそれぞれ、
非導電層としての磁性層１を介して導電層２の環状内部
から導電層２の外周以内にまで拡がって重畳するように
印刷積層してなる。導電層２による磁束Ｂｃは、フェラ
イト磁石層３内を通過することがない。
ンス値を維持でき、渦電流損や異常電流発熱が起こり難
くいので永久磁石が減磁されることがないことに加え、
装置サイズの大型化を伴うことなく、さらなる強い磁気
バイアス効果を得られるインダクタを提供する。 【解決手段】 厚さ方向に分極されたフェライト磁石層
３を、複数の導電層２の積層方向の両外側にそれぞれ、
非導電層としての磁性層１を介して導電層２の環状内部
から導電層２の外周以内にまで拡がって重畳するように
印刷積層してなる。導電層２による磁束Ｂｃは、フェラ
イト磁石層３内を通過することがない。
Description
【０００１】
【発明の属する技術分野】本発明は、直流電源ラインの
ノイズ対策部品およびチョークコイルなどの片側励磁下
で使用されるのに適したインダクタに関し、特に、部分
環状を呈する複数の導電層を、スルーホールを備える非
導電層を介してソレノイド状に印刷積層してなる積層イ
ンダクタに関する。
ノイズ対策部品およびチョークコイルなどの片側励磁下
で使用されるのに適したインダクタに関し、特に、部分
環状を呈する複数の導電層を、スルーホールを備える非
導電層を介してソレノイド状に印刷積層してなる積層イ
ンダクタに関する。
【０００２】
【従来の技術】電子機器の性能向上は、ＣＰＵなどの半
導体集積回路の発達に帰される。これらの半導体集積回
路は、外部から侵入するノイズに対し極めて敏感で、そ
のノイズは、回路の誤動作の主因になっている。このた
め、近年、ノイズ規制の強化が益々進んでいる。そのノ
イズ対策部品として、小型で、高周波におけるインピー
ダンスが極めて大きい積層インダクタが一般に使用され
ている。また、近年の高効率化のニーズは、ＣＰＵ、Ｌ
ＳＩの動作電圧の低下傾向を著しくし、これは、使用電
流の上昇を意味している。このため、ＣＰＵ、ＬＳＩの
駆動には大きな電流を必要とし、大電流で動作し得るノ
イズ対策部品としての積層インダクタの必要性が益々増
えてきた。しかし、従来の積層インダクタは、大電流に
対応するためには、形状を大きくする必要があり、機器
の小型化のニーズとは逆行する問題を持っている。これ
は、大電流がコイルに流れた場合に起こる磁性体の磁気
飽和に起因している。
導体集積回路の発達に帰される。これらの半導体集積回
路は、外部から侵入するノイズに対し極めて敏感で、そ
のノイズは、回路の誤動作の主因になっている。このた
め、近年、ノイズ規制の強化が益々進んでいる。そのノ
イズ対策部品として、小型で、高周波におけるインピー
ダンスが極めて大きい積層インダクタが一般に使用され
ている。また、近年の高効率化のニーズは、ＣＰＵ、Ｌ
ＳＩの動作電圧の低下傾向を著しくし、これは、使用電
流の上昇を意味している。このため、ＣＰＵ、ＬＳＩの
駆動には大きな電流を必要とし、大電流で動作し得るノ
イズ対策部品としての積層インダクタの必要性が益々増
えてきた。しかし、従来の積層インダクタは、大電流に
対応するためには、形状を大きくする必要があり、機器
の小型化のニーズとは逆行する問題を持っている。これ
は、大電流がコイルに流れた場合に起こる磁性体の磁気
飽和に起因している。
【０００３】このため、小型で、かつ大電流でもノイズ
フィルタとして動作する磁性部品が要望されている。つ
まり、同一形状であっても、従来よりも大きな電流を流
すことのできるインダクタの開発が要望されている。
フィルタとして動作する磁性部品が要望されている。つ
まり、同一形状であっても、従来よりも大きな電流を流
すことのできるインダクタの開発が要望されている。
【０００４】この要望に対する一策として、インダクタ
を構成するコアの内部に、励磁コイルが発生する磁束を
打ち消す方向の磁束を発生させるための磁石を配置する
こと（磁気バイアス方式とも呼ばれる）が有効である。
例えば、積層インダクタでこの方式の有効性を開示して
いるものに、特開平３−１０１１０６号公報がある。こ
の特許で開示されている方法は、ＮｉＺｎフェライトで
構成される積層インダクタのコイル内部に、印刷積層法
によってＢａフェライトを埋め込んだ構成にするもので
ある。
を構成するコアの内部に、励磁コイルが発生する磁束を
打ち消す方向の磁束を発生させるための磁石を配置する
こと（磁気バイアス方式とも呼ばれる）が有効である。
例えば、積層インダクタでこの方式の有効性を開示して
いるものに、特開平３−１０１１０６号公報がある。こ
の特許で開示されている方法は、ＮｉＺｎフェライトで
構成される積層インダクタのコイル内部に、印刷積層法
によってＢａフェライトを埋め込んだ構成にするもので
ある。
【０００５】
【発明が解決しようとする課題】特開平３−１０１１０
６号公報に開示されたものと同様の構成の積層インダク
タを図８（ａ）〜（ｃ）に示す。図８（ａ）〜（ｃ）を
参照して、この積層インダクタは、部分環状を呈する複
数の導電層６２を、スルーホール（図示せず）を備える
磁性層６１を介して複数の導電層６２全体として見れば
ソレノイド状の１つのコイル部となるように印刷積層し
てなる。さらに、厚さ方向に分極されたフェライト磁石
層６３を、複数の導電層６２の積層方向の中心位置に、
導電層６２の環状内部に印刷積層している。
６号公報に開示されたものと同様の構成の積層インダク
タを図８（ａ）〜（ｃ）に示す。図８（ａ）〜（ｃ）を
参照して、この積層インダクタは、部分環状を呈する複
数の導電層６２を、スルーホール（図示せず）を備える
磁性層６１を介して複数の導電層６２全体として見れば
ソレノイド状の１つのコイル部となるように印刷積層し
てなる。さらに、厚さ方向に分極されたフェライト磁石
層６３を、複数の導電層６２の積層方向の中心位置に、
導電層６２の環状内部に印刷積層している。
【０００６】この積層インダクタを実使用した際には、
図８（ｂ）に示すように、実線矢印で示されるコイル部
（導電層６２）による磁束Ｂｃと、破線矢印で示される
フェライト磁石層１３による磁束Ｂｍとが形成される。
導電層６２による磁束Ｂｃは、フェライト磁石層６３内
を通過している。ここで、導電層６２よる磁束がフェラ
イト磁石層６３を通過することで、磁化反転現象が生じ
ることを、発明者等は見出した。磁化反転現象とは、電
源使用時に生ずる突入電流に起因する異常磁界によっ
て、インダクタのコアとしての磁性層６１内に配置され
たフェライト磁石層６３が逆方向に着磁されてしまう現
象である。この現象が生じると、導電層６２により構成
されたコイル部（励磁コイル）が発生する磁束と同じ方
向に磁束を発生させることになり、素子の特性を大幅に
劣化させる。
図８（ｂ）に示すように、実線矢印で示されるコイル部
（導電層６２）による磁束Ｂｃと、破線矢印で示される
フェライト磁石層１３による磁束Ｂｍとが形成される。
導電層６２による磁束Ｂｃは、フェライト磁石層６３内
を通過している。ここで、導電層６２よる磁束がフェラ
イト磁石層６３を通過することで、磁化反転現象が生じ
ることを、発明者等は見出した。磁化反転現象とは、電
源使用時に生ずる突入電流に起因する異常磁界によっ
て、インダクタのコアとしての磁性層６１内に配置され
たフェライト磁石層６３が逆方向に着磁されてしまう現
象である。この現象が生じると、導電層６２により構成
されたコイル部（励磁コイル）が発生する磁束と同じ方
向に磁束を発生させることになり、素子の特性を大幅に
劣化させる。
【０００７】それ故、本発明の課題は、半導体集積回路
等のノイズ防止手段として特に比較的大きい電流に耐え
得ることに加え、従来の磁気バイアス方式において生じ
た磁化反転現象を防止でき、優れたインダクタの作用高
価を長期に亘って発揮できる信頼性の高い積層インダク
タを提供することである。
等のノイズ防止手段として特に比較的大きい電流に耐え
得ることに加え、従来の磁気バイアス方式において生じ
た磁化反転現象を防止でき、優れたインダクタの作用高
価を長期に亘って発揮できる信頼性の高い積層インダク
タを提供することである。
【０００８】また、従来、導電層１２には、通常Ａｇ１
００％の導体が使用されている。この場合、Ａｇはその
融点が９６１℃と比較的低いため、Ａｇを導体として使
った積層インダクタは、９６１℃以下の低温で焼結され
なければならない。このため、通常は、９００℃程度で
焼結される。そのため、磁気バイアスを与えるＢａフェ
ライトも９００℃程度の低温で焼結できるものでなけれ
ばならない。しかし、上述の特開平３−１０１１０６号
公報では、Ｂａフェライトを低温で焼結する方法が開示
されていない。
００％の導体が使用されている。この場合、Ａｇはその
融点が９６１℃と比較的低いため、Ａｇを導体として使
った積層インダクタは、９６１℃以下の低温で焼結され
なければならない。このため、通常は、９００℃程度で
焼結される。そのため、磁気バイアスを与えるＢａフェ
ライトも９００℃程度の低温で焼結できるものでなけれ
ばならない。しかし、上述の特開平３−１０１１０６号
公報では、Ｂａフェライトを低温で焼結する方法が開示
されていない。
【０００９】それ故、本発明の他の課題は、導電層に悪
影響することなくフェライト磁石層を形成できる積層イ
ンダクタの製造方法を提供することである。
影響することなくフェライト磁石層を形成できる積層イ
ンダクタの製造方法を提供することである。
【００１０】
【課題を解決するための手段】本発明によれば、部分環
状を呈する複数の導電層を、スルーホールを備える非導
電層を介してソレノイド状に印刷積層してなる積層イン
ダクタにおいて、さらに、厚さ方向に分極されたフェラ
イト磁石層を、前記複数の導電層の積層方向の両外側に
それぞれ、非導電層を介して該導電層の環状内部から該
導電層の外周以内にまで拡がって重畳するように印刷積
層してなることを特徴とする積層インダクタが得られ
る。
状を呈する複数の導電層を、スルーホールを備える非導
電層を介してソレノイド状に印刷積層してなる積層イン
ダクタにおいて、さらに、厚さ方向に分極されたフェラ
イト磁石層を、前記複数の導電層の積層方向の両外側に
それぞれ、非導電層を介して該導電層の環状内部から該
導電層の外周以内にまで拡がって重畳するように印刷積
層してなることを特徴とする積層インダクタが得られ
る。
【００１１】本発明によればまた、前記フェライト磁石
層は、ＢａフェライトまたはＳｒフェライト粉末ならび
に軟化点が９００℃以下の低融点ガラス１種類以上を含
み、前記低融点ガラスは、前記フェライト磁石層の５重
量部以上となるように添加されている前記積層インダク
タが得られる。
層は、ＢａフェライトまたはＳｒフェライト粉末ならび
に軟化点が９００℃以下の低融点ガラス１種類以上を含
み、前記低融点ガラスは、前記フェライト磁石層の５重
量部以上となるように添加されている前記積層インダク
タが得られる。
【００１２】本発明によればさらに、前記非導電層は、
磁性体からなる磁性層である前記積層インダクタが得ら
れる。
磁性体からなる磁性層である前記積層インダクタが得ら
れる。
【００１３】本発明によればまた、前記非導電層は、前
記複数の導電層が投影的に重畳されない第１の領域と、
前記複数の導電層間に位置する第２の領域とから成り、
前記第１の領域は、磁性体からなる磁性層であり、前記
第２の領域は、非磁性体からなる非磁性層である前記積
層インダクタが得られる。
記複数の導電層が投影的に重畳されない第１の領域と、
前記複数の導電層間に位置する第２の領域とから成り、
前記第１の領域は、磁性体からなる磁性層であり、前記
第２の領域は、非磁性体からなる非磁性層である前記積
層インダクタが得られる。
【００１４】また、本発明によれば、部分環状を呈する
複数の導電層を、スルーホールを備える非導電層を介し
てソレノイド状に印刷積層する工程を有する積層インダ
クタの製造方法において、厚さ方向に分極されたフェラ
イト磁石層を、前記複数の導電層の積層方向の両外側に
それぞれ、非導電層を介して該導電層の環状内部から該
導電層の外周以内にまで拡がって重畳するように印刷積
層する工程をさらに有し、前記フェライト磁石層とし
て、ＢａフェライトまたはＳｒフェライト粉末ならびに
軟化点が９００℃以下の低融点ガラス１種類以上を含
み、かつ該低融点ガラスが前記フェライト磁石層の５重
量部以上となるように添加されているものを用いること
を特徴とするインダクタの製造方法が得られる。
複数の導電層を、スルーホールを備える非導電層を介し
てソレノイド状に印刷積層する工程を有する積層インダ
クタの製造方法において、厚さ方向に分極されたフェラ
イト磁石層を、前記複数の導電層の積層方向の両外側に
それぞれ、非導電層を介して該導電層の環状内部から該
導電層の外周以内にまで拡がって重畳するように印刷積
層する工程をさらに有し、前記フェライト磁石層とし
て、ＢａフェライトまたはＳｒフェライト粉末ならびに
軟化点が９００℃以下の低融点ガラス１種類以上を含
み、かつ該低融点ガラスが前記フェライト磁石層の５重
量部以上となるように添加されているものを用いること
を特徴とするインダクタの製造方法が得られる。
【００１５】
【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態による積層インダクタおよびその製造方法に
ついて説明する。
実施の形態による積層インダクタおよびその製造方法に
ついて説明する。
【００１６】［実施の形態１］図１（ａ）〜（ｃ）を参
照して、本発明の実施の形態１による積層インダクタ
は、部分環状を呈する複数の導電層２を、スルーホール
（図示せず）を備える非導電層である磁性層１を介して
複数の導電層２全体として見ればソレノイド状の１つの
コイル部となるように印刷積層してなる。尚、積層方向
外側の対の導電層２はそれぞれ、積層インダクタの接続
端子として、側面に露出しているが、図１（ｂ）および
（ｃ）では、説明の便宜上、省略している。
照して、本発明の実施の形態１による積層インダクタ
は、部分環状を呈する複数の導電層２を、スルーホール
（図示せず）を備える非導電層である磁性層１を介して
複数の導電層２全体として見ればソレノイド状の１つの
コイル部となるように印刷積層してなる。尚、積層方向
外側の対の導電層２はそれぞれ、積層インダクタの接続
端子として、側面に露出しているが、図１（ｂ）および
（ｃ）では、説明の便宜上、省略している。
【００１７】本積層インダクタはさらに、厚さ方向に分
極されたフェライト磁石層３を、前記複数の導電層２の
積層方向の両外側にそれぞれ、磁性層１を介して導電層
２の環状内部から導電層２の外周以内にまで拡がって重
畳するように印刷積層されている。
極されたフェライト磁石層３を、前記複数の導電層２の
積層方向の両外側にそれぞれ、磁性層１を介して導電層
２の環状内部から導電層２の外周以内にまで拡がって重
畳するように印刷積層されている。
【００１８】本積層インダクタを実使用した際には、図
１（ｂ）に示すように、実線矢印で示されるコイル部
（導電層２）による磁束Ｂｃと、破線矢印で示されるフ
ェライト磁石層３による磁束Ｂｍとが形成される。導電
層２による磁束Ｂｃは、図８（ａ）〜（ｃ）に示した従
来例とは異なり、フェライト磁石層３内を通過すること
はない。導電層２よる磁束がフェライト磁石層３を通過
しないため、磁化反転現象は生じない。即ち、電源使用
時に生ずる突入電流に起因する異常磁界によって、イン
ダクタのコアとしての磁性層１内に配置されたフェライ
ト磁石層３が逆方向に着磁されることがない。この結
果、導電層２により構成されたコイル部（励磁コイル）
が発生する磁束と同じ方向に磁束が発生することがな
く、素子の特性に悪影響することがない。
１（ｂ）に示すように、実線矢印で示されるコイル部
（導電層２）による磁束Ｂｃと、破線矢印で示されるフ
ェライト磁石層３による磁束Ｂｍとが形成される。導電
層２による磁束Ｂｃは、図８（ａ）〜（ｃ）に示した従
来例とは異なり、フェライト磁石層３内を通過すること
はない。導電層２よる磁束がフェライト磁石層３を通過
しないため、磁化反転現象は生じない。即ち、電源使用
時に生ずる突入電流に起因する異常磁界によって、イン
ダクタのコアとしての磁性層１内に配置されたフェライ
ト磁石層３が逆方向に着磁されることがない。この結
果、導電層２により構成されたコイル部（励磁コイル）
が発生する磁束と同じ方向に磁束が発生することがな
く、素子の特性に悪影響することがない。
【００１９】フェライト磁石層３は、Ｂａフェライトま
たはＳｒフェライト粉末ならびに軟化点が９００℃以下
の低融点ガラス１種類以上を含んでいる。低融点ガラス
は、フェライト磁石層３の５重量部以上となるように添
加されている。
たはＳｒフェライト粉末ならびに軟化点が９００℃以下
の低融点ガラス１種類以上を含んでいる。低融点ガラス
は、フェライト磁石層３の５重量部以上となるように添
加されている。
【００２０】次に、本積層インダクタの製造方法を説明
する。
する。
【００２１】フェライト磁石層３（Ｂａフェライト）
は、通常工業的には１２００℃から１２５０℃の範囲の
温度で焼結される。このため、Ｂａフェライトを積層イ
ンダクタと同時焼結するためには、焼結温度を約３００
℃下げなければならない。本発明者等は、Ｂａフェライ
ト粉末に、Ｂｉ２Ｏ３−ＳｉＯ２−Ｂ２Ｏ３、Ｂｉ２Ｏ
３−ＺｎＯ−ＳｉＯ２、ＳｉＯ２−Ｂ２Ｏ３−Ｚｒ
Ｏ２、Ｎａ２Ｏ−Ｂ２Ｏ３−ＺｎＯ、ＰｂＯ−Ｂ２Ｏ３
−ＳｉＯ２、ＰｂＯ−ＢａＯ−ＳｉＯ２などの軟化点が
９００℃以下のいわゆる低融点ガラスの１種以上を重量
比で５％以上添加することにより、積層インダクタを構
成するＮｉＺｎＣｕフェライトと同時焼結可能な低温焼
結反応を起こすことを、発明者等は見出した。
は、通常工業的には１２００℃から１２５０℃の範囲の
温度で焼結される。このため、Ｂａフェライトを積層イ
ンダクタと同時焼結するためには、焼結温度を約３００
℃下げなければならない。本発明者等は、Ｂａフェライ
ト粉末に、Ｂｉ２Ｏ３−ＳｉＯ２−Ｂ２Ｏ３、Ｂｉ２Ｏ
３−ＺｎＯ−ＳｉＯ２、ＳｉＯ２−Ｂ２Ｏ３−Ｚｒ
Ｏ２、Ｎａ２Ｏ−Ｂ２Ｏ３−ＺｎＯ、ＰｂＯ−Ｂ２Ｏ３
−ＳｉＯ２、ＰｂＯ−ＢａＯ−ＳｉＯ２などの軟化点が
９００℃以下のいわゆる低融点ガラスの１種以上を重量
比で５％以上添加することにより、積層インダクタを構
成するＮｉＺｎＣｕフェライトと同時焼結可能な低温焼
結反応を起こすことを、発明者等は見出した。
【００２２】添加量の選定理由は。以下のとおりであ
る。重量比で５％以下の添加では、Ｂａフェライトの焼
結温度が必要温度まで下がらないため５％以上とした。
また、重量比で６０％以上添加すると、Ｂａフェライト
の残留磁束密度が低下して必要なバイアス磁界が得られ
ないため、６０％以下とすることが好ましい。
る。重量比で５％以下の添加では、Ｂａフェライトの焼
結温度が必要温度まで下がらないため５％以上とした。
また、重量比で６０％以上添加すると、Ｂａフェライト
の残留磁束密度が低下して必要なバイアス磁界が得られ
ないため、６０％以下とすることが好ましい。
【００２３】また、本発明の積層インダクタは、近年需
要が増している高周波ノイズ対策にも使われる。このた
め、高電気抵抗のＮｉＺｎフェライトが磁性体として最
適である。この磁性体の高電気抵抗特性を損なわないた
めに、内臓されるＢａフェライトも高電気抵抗特性と有
することが必要になる。そのため、Ｂａフェライトの組
成としては、酸化鉄がｍｏｌ％で、８１．８％〜８５．
３％の範囲が好ましい。酸化鉄量が８１．８％以下に減
るとモノフェライトが生じ磁気特性を著しく劣化させ
る。また、８５．３％以上に増えると電気抵抗が著しく
低下する。このため上述の組成範囲が好ましい。
要が増している高周波ノイズ対策にも使われる。このた
め、高電気抵抗のＮｉＺｎフェライトが磁性体として最
適である。この磁性体の高電気抵抗特性を損なわないた
めに、内臓されるＢａフェライトも高電気抵抗特性と有
することが必要になる。そのため、Ｂａフェライトの組
成としては、酸化鉄がｍｏｌ％で、８１．８％〜８５．
３％の範囲が好ましい。酸化鉄量が８１．８％以下に減
るとモノフェライトが生じ磁気特性を著しく劣化させ
る。また、８５．３％以上に増えると電気抵抗が著しく
低下する。このため上述の組成範囲が好ましい。
【００２４】以下、本製造方法をより具体的に説明す
る。
る。
【００２５】磁性層１（ＮｉＣｕＺｎフェライト）とし
て、透磁率が４００の組成を用い、比表面積で５．２ｍ
２／ｇとなるように粉砕した。この粉末が１００重量部
に対し、結合剤（ポリビニルブチラール）を５重量部、
溶剤（エチルセロソルブ）を７０重量部を混ぜ、上記組
成をスパイラルミキサーを用いて混合し、さらにビーズ
ミルにて混練分散し、磁性体形成用フェライトペースト
を得た。
て、透磁率が４００の組成を用い、比表面積で５．２ｍ
２／ｇとなるように粉砕した。この粉末が１００重量部
に対し、結合剤（ポリビニルブチラール）を５重量部、
溶剤（エチルセロソルブ）を７０重量部を混ぜ、上記組
成をスパイラルミキサーを用いて混合し、さらにビーズ
ミルにて混練分散し、磁性体形成用フェライトペースト
を得た。
【００２６】また、導電層２（導体成形用Ａｇ）のペー
ストの作製のため、結合剤（エチルセルロース）を５重
量部、溶剤（α−テルピネオール）を１５重量部、溶剤
（ブチルカルビトールアセテート）を１０重量部、それ
に銀微粉末（平均粒径０．５μｍ）を１００重量部を混
ぜ、３本ロールにて混練分散した。
ストの作製のため、結合剤（エチルセルロース）を５重
量部、溶剤（α−テルピネオール）を１５重量部、溶剤
（ブチルカルビトールアセテート）を１０重量部、それ
に銀微粉末（平均粒径０．５μｍ）を１００重量部を混
ぜ、３本ロールにて混練分散した。
【００２７】さらに、フェライト磁石層３（Ｂａフェラ
イト）のペーストを作製するため、組成がｍｏｌ％で１
４．９％ＢａＯ−８５．１％Ｆｅ２Ｏ３のＢａフェライ
ト粉末に、以下の表１に示すように低融点ガラスを種々
の量で添加し、上述のＮｉＺｎＣｕフェライトペースト
作製工程と同様の工程にてペーストを作製した。
イト）のペーストを作製するため、組成がｍｏｌ％で１
４．９％ＢａＯ−８５．１％Ｆｅ２Ｏ３のＢａフェライ
ト粉末に、以下の表１に示すように低融点ガラスを種々
の量で添加し、上述のＮｉＺｎＣｕフェライトペースト
作製工程と同様の工程にてペーストを作製した。
【００２８】
【表１】
【００２９】作製したフェライトペーストおよびＡｇペ
ーストを用いて、図２（ａ）〜（ｍ）導電体の積層巻線
を形成するように、磁性層１ａと、スルーホール５ａ〜
５ｆを備える磁性層１ｂ〜１ｇと、導電層２ａ〜２ｇと
を印刷積層した。コイル数は７ターンに相当する。
ーストを用いて、図２（ａ）〜（ｍ）導電体の積層巻線
を形成するように、磁性層１ａと、スルーホール５ａ〜
５ｆを備える磁性層１ｂ〜１ｇと、導電層２ａ〜２ｇと
を印刷積層した。コイル数は７ターンに相当する。
【００３０】フェライト磁石層３（Ｂａフェライト層）
は、図３（ａ）および（ｂ）に示すように、積層体の高
さ方向の下上面におのおのフェライト磁石層３ａおよび
３ｂとして配置し、その厚みは約２０μｍであった。ま
た、積層上がりの素子全体の厚みは１．５ｍｍであっ
た。
は、図３（ａ）および（ｂ）に示すように、積層体の高
さ方向の下上面におのおのフェライト磁石層３ａおよび
３ｂとして配置し、その厚みは約２０μｍであった。ま
た、積層上がりの素子全体の厚みは１．５ｍｍであっ
た。
【００３１】これを所定の大きさ（４．５ｍｍ×３．２
ｍｍ）に切断し、これを脱バインダー後、９００℃で一
体焼成した。この焼成体の積層巻線のリード（導電層２
ａおよび２ｇの各一部）が、本積層インダクタの側面に
露出している面に、Ａｇを主成分とした導電性ペースト
を塗布し、６００℃で焼き付けを行い、外部電極を形成
して積層型インダクタを作製した。その後、フェライト
磁石を着磁するため、電磁石にて１０ｋＯｅの磁界を印
加した。
ｍｍ）に切断し、これを脱バインダー後、９００℃で一
体焼成した。この焼成体の積層巻線のリード（導電層２
ａおよび２ｇの各一部）が、本積層インダクタの側面に
露出している面に、Ａｇを主成分とした導電性ペースト
を塗布し、６００℃で焼き付けを行い、外部電極を形成
して積層型インダクタを作製した。その後、フェライト
磁石を着磁するため、電磁石にて１０ｋＯｅの磁界を印
加した。
【００３２】次に、比較のため、積層体の高さ方向の中
央部に、約２０μｍ厚みの、低融点ガラスを含まないＢ
ａフェライトから成る磁石を配置した、図８（ａ）〜
（ｃ）に示した従来の磁気バイアス方式の構造を有する
積層インダクタも同様に作製した。これを、比較例１と
する。さらに、比較例１の素子と同様の構造で、低融点
ガラスを４０ｗｔ％含むＢａフェライトから成る磁石を
配置した素子も同様に作製し、比較例２とした。また、
磁石の部分を上述のＮｉＺｎＣｕフェライトに置換え
た、磁石を用いていない積層体を同様にして作製し、こ
れを比較例３とした。前述の表１に、比較例１〜３にお
ける低融点ガラスの種々の添加量をも示す。
央部に、約２０μｍ厚みの、低融点ガラスを含まないＢ
ａフェライトから成る磁石を配置した、図８（ａ）〜
（ｃ）に示した従来の磁気バイアス方式の構造を有する
積層インダクタも同様に作製した。これを、比較例１と
する。さらに、比較例１の素子と同様の構造で、低融点
ガラスを４０ｗｔ％含むＢａフェライトから成る磁石を
配置した素子も同様に作製し、比較例２とした。また、
磁石の部分を上述のＮｉＺｎＣｕフェライトに置換え
た、磁石を用いていない積層体を同様にして作製し、こ
れを比較例３とした。前述の表１に、比較例１〜３にお
ける低融点ガラスの種々の添加量をも示す。
【００３３】作製した積層型インダクタのインダクタン
スを、ＨＰ社製ＬＣＲメータＨＰ４２８４Ａおよび直流
重畳電源ＨＰ４２８４１Ａを用いて評価した。
スを、ＨＰ社製ＬＣＲメータＨＰ４２８４Ａおよび直流
重畳電源ＨＰ４２８４１Ａを用いて評価した。
【００３４】尚、本実施の形態では、上記組成でペース
トを作製したが、これ以外の成分・配合比でも、印刷可
能なペーストが得られるものであればよい。得られた積
層インダクタのインダクタンスの直流重畳特性を、以下
の表２に示す。記載されている数字は、インダクタンス
値が初期値よりも１０％低下した時の通電電流値であ
る。
トを作製したが、これ以外の成分・配合比でも、印刷可
能なペーストが得られるものであればよい。得られた積
層インダクタのインダクタンスの直流重畳特性を、以下
の表２に示す。記載されている数字は、インダクタンス
値が初期値よりも１０％低下した時の通電電流値であ
る。
【００３５】
【表２】
【００３６】尚、比較例１は、フェライト磁石が全く焼
結していないために、素子の機械的な強度が弱く、作業
中に破損してしまい、測定できなかったので記載してい
ない。これらの比較から、本実施の形態のインダクタ
は、従来のインダクタに比べ、直流重畳特性が約１．５
倍から２倍伸びており、埋め込まれたフェライト磁石が
確かにバイアス磁界を発生していることが確認できた。
結していないために、素子の機械的な強度が弱く、作業
中に破損してしまい、測定できなかったので記載してい
ない。これらの比較から、本実施の形態のインダクタ
は、従来のインダクタに比べ、直流重畳特性が約１．５
倍から２倍伸びており、埋め込まれたフェライト磁石が
確かにバイアス磁界を発生していることが確認できた。
【００３７】その磁界の大きさは測定できないが、実施
の形態のうちの水準４の場合を例にとると、直流重畳特
性の伸びから推測したバイアス磁界は最大約１．１ＫＧ
に相当する。無添加のＢａフェライトの焼結体の残留磁
束密度は約１．９ｋＧであるから、低融点ガラス４０ｗ
ｔ％の添加で磁束密度は１．４ｋＧまで低下することが
予想されるが、その予想値の約８０％の磁束密度が得ら
れていることになり、低融点ガラスの添加で９００℃の
低温においても十分に焼結が進んでいることが分かっ
た。
の形態のうちの水準４の場合を例にとると、直流重畳特
性の伸びから推測したバイアス磁界は最大約１．１ＫＧ
に相当する。無添加のＢａフェライトの焼結体の残留磁
束密度は約１．９ｋＧであるから、低融点ガラス４０ｗ
ｔ％の添加で磁束密度は１．４ｋＧまで低下することが
予想されるが、その予想値の約８０％の磁束密度が得ら
れていることになり、低融点ガラスの添加で９００℃の
低温においても十分に焼結が進んでいることが分かっ
た。
【００３８】実施の形態の水準４と比較例２および比較
例３とにおける、インダクタンスの直流重畳特性の比較
を図４に示す。
例３とにおける、インダクタンスの直流重畳特性の比較
を図４に示す。
【００３９】また、実施の形態水準４と比較例２とにお
いて、突入電流を模倣したパルス電流を加えた場合の直
流重畳特性の変化を測定してみた。パルス電流印加には
岩崎通信機製のパルスジェネレータＳＹ−９２２および
パワーアンプ４０２５Ｓを用い、電圧２００Ｖを１００
ナノ秒加え、これを１０回繰返した後に直流重畳特性を
再度測定してみたところ、実施の形態水準４では変化が
なかったのに比べ、比較例２ではインダクタンス値が大
幅に下落した。パルス通電後の実施の形態水準４と比較
例２とにおける、インダクタンスの直流重畳特性の比較
を図５に示す。
いて、突入電流を模倣したパルス電流を加えた場合の直
流重畳特性の変化を測定してみた。パルス電流印加には
岩崎通信機製のパルスジェネレータＳＹ−９２２および
パワーアンプ４０２５Ｓを用い、電圧２００Ｖを１００
ナノ秒加え、これを１０回繰返した後に直流重畳特性を
再度測定してみたところ、実施の形態水準４では変化が
なかったのに比べ、比較例２ではインダクタンス値が大
幅に下落した。パルス通電後の実施の形態水準４と比較
例２とにおける、インダクタンスの直流重畳特性の比較
を図５に示す。
【００４０】［実施の形態２］図６（ａ）〜（ｃ）を参
照して、本発明の実施の形態１による積層インダクタ
は、部分環状を呈する複数の導電層２を、スルーホール
（図示せず）を備える非導電層を介して複数の導電層２
２全体として見ればソレノイド状の１つのコイル部とな
るように印刷積層してなる。尚、積層方向外側の対の導
電層２２はそれぞれ、積層インダクタの接続端子とし
て、側面に露出しているが、図６（ｂ）および（ｃ）で
は、説明の便宜上、省略している。
照して、本発明の実施の形態１による積層インダクタ
は、部分環状を呈する複数の導電層２を、スルーホール
（図示せず）を備える非導電層を介して複数の導電層２
２全体として見ればソレノイド状の１つのコイル部とな
るように印刷積層してなる。尚、積層方向外側の対の導
電層２２はそれぞれ、積層インダクタの接続端子とし
て、側面に露出しているが、図６（ｂ）および（ｃ）で
は、説明の便宜上、省略している。
【００４１】本積層インダクタはさらに、厚さ方向に分
極されたフェライト磁石層２３を、複数の導電層２２の
積層方向の両外側にそれぞれ、磁性層２１を介して導電
層２２の環状内部から導電層２２の外周以内にまで拡が
って重畳するように印刷積層されている。
極されたフェライト磁石層２３を、複数の導電層２２の
積層方向の両外側にそれぞれ、磁性層２１を介して導電
層２２の環状内部から導電層２２の外周以内にまで拡が
って重畳するように印刷積層されている。
【００４２】非磁性層は、複数の導電層２２が投影的に
重畳されない第１の領域２１と、複数の導電層間に位置
する第２の領域２４とから成っている。第１の領域２１
は、磁性体からなる磁性層であり、一方、第２の領域２
４は、非磁性体からなる非磁性層である。
重畳されない第１の領域２１と、複数の導電層間に位置
する第２の領域２４とから成っている。第１の領域２１
は、磁性体からなる磁性層であり、一方、第２の領域２
４は、非磁性体からなる非磁性層である。
【００４３】本積層インダクタを実使用した際には、図
６（ｂ）に示すように、実線矢印で示されるコイル部
（導電層２２）による磁束Ｂｃと、破線矢印で示される
フェライト磁石層２３による磁束Ｂｍとが形成される。
導電層２２による磁束Ｂｃは、図８（ａ）〜（ｃ）に示
した従来例とは異なり、フェライト磁石層２３内を通過
することがない。
６（ｂ）に示すように、実線矢印で示されるコイル部
（導電層２２）による磁束Ｂｃと、破線矢印で示される
フェライト磁石層２３による磁束Ｂｍとが形成される。
導電層２２による磁束Ｂｃは、図８（ａ）〜（ｃ）に示
した従来例とは異なり、フェライト磁石層２３内を通過
することがない。
【００４４】本積層インダクタの製造方法の要点は、次
の通りである。まず、非磁性体から成る第２の領域２４
を形成するために、実施の形態１で述べたＮｉＺｎＣｕ
フェライトペースト作製工程と同様の方法にて、非磁性
体であるＺｎＦｅ２Ｏ４の印刷用ペーストを作製する。
そして、実施の形態１の水準４と同じＮｉＣｕＺｎフェ
ライトの印刷用ペーストとＺｎＦｅ２Ｏ４の印刷用ペー
ストとをそれぞれ所定位置に塗布することで、第１の領
域２１と第２の領域２４とを含む非磁性層を形成する。
この結果、積層方向に隣り合う導電層２２間には非磁性
体からなる第２の領域が形成される。
の通りである。まず、非磁性体から成る第２の領域２４
を形成するために、実施の形態１で述べたＮｉＺｎＣｕ
フェライトペースト作製工程と同様の方法にて、非磁性
体であるＺｎＦｅ２Ｏ４の印刷用ペーストを作製する。
そして、実施の形態１の水準４と同じＮｉＣｕＺｎフェ
ライトの印刷用ペーストとＺｎＦｅ２Ｏ４の印刷用ペー
ストとをそれぞれ所定位置に塗布することで、第１の領
域２１と第２の領域２４とを含む非磁性層を形成する。
この結果、積層方向に隣り合う導電層２２間には非磁性
体からなる第２の領域が形成される。
【００４５】本積層インダクタについても、インダクタ
ンスの直流重畳特性を同様に測定し、比較例２および比
較例３との特性を比較した結果を図７に示す。
ンスの直流重畳特性を同様に測定し、比較例２および比
較例３との特性を比較した結果を図７に示す。
【００４６】
【発明の効果】本発明による積層インダクタは、厚さ方
向に分極されたフェライト磁石層を、複数の導電層の積
層方向の両外側にそれぞれ、非導電層を介して導電層の
環状内部から導電層の外周以内にまで拡がって重畳する
ように印刷積層してなるので、導電層による磁束がフェ
ライト磁石層内を通過することがないため、半導体集積
回路等のノイズ防止手段として特に比較的大きい電流に
耐え得ることに加え、従来の磁気バイアス方式において
生じた磁化反転現象を防止でき、優れたインダクタの作
用高価を長期に亘って発揮できる信頼性の高いものであ
る。即ち、本発明による積層インダクタは、仮に従来の
積層インダクタと同一形状であっても、従来のものより
も大きな電流を流すことができる。
向に分極されたフェライト磁石層を、複数の導電層の積
層方向の両外側にそれぞれ、非導電層を介して導電層の
環状内部から導電層の外周以内にまで拡がって重畳する
ように印刷積層してなるので、導電層による磁束がフェ
ライト磁石層内を通過することがないため、半導体集積
回路等のノイズ防止手段として特に比較的大きい電流に
耐え得ることに加え、従来の磁気バイアス方式において
生じた磁化反転現象を防止でき、優れたインダクタの作
用高価を長期に亘って発揮できる信頼性の高いものであ
る。即ち、本発明による積層インダクタは、仮に従来の
積層インダクタと同一形状であっても、従来のものより
も大きな電流を流すことができる。
【００４７】また、本発明による積層インダクタの製造
方法は、導電層に悪影響することなくフェライト磁石層
を形成して、上記積層インダクタを製造できる。より詳
しくは、低融点ガラスの添加により、Ｂａフェライトも
低温焼結ＮｉＣｕＺｎフェライトと同時に低温で焼結す
ることが可能となり、その発生磁界による磁気的バイア
ス効果によって、インダクタンスの直流重畳特性を１．
５倍から２倍に向上させることができる。
方法は、導電層に悪影響することなくフェライト磁石層
を形成して、上記積層インダクタを製造できる。より詳
しくは、低融点ガラスの添加により、Ｂａフェライトも
低温焼結ＮｉＣｕＺｎフェライトと同時に低温で焼結す
ることが可能となり、その発生磁界による磁気的バイア
ス効果によって、インダクタンスの直流重畳特性を１．
５倍から２倍に向上させることができる。
【図１】本発明の実施の形態１による積層インダクタの
構成を示す図であり、（ａ）、（ｂ）、および（ｃ）は
それぞれ、積層インダクタの平面図、Ａ−Ａ´断面図、
およびＢ−Ｂ´断面図である。
構成を示す図であり、（ａ）、（ｂ）、および（ｃ）は
それぞれ、積層インダクタの平面図、Ａ−Ａ´断面図、
およびＢ−Ｂ´断面図である。
【図２】（ａ）〜（ｍ）は、図１に示した積層インダク
タの製造方法を説明するための印刷積層工程図である。
タの製造方法を説明するための印刷積層工程図である。
【図３】（ａ）および（ｂ）は、図１に示した積層イン
ダクタの製造方法を説明するための印刷積層工程図であ
る。
ダクタの製造方法を説明するための印刷積層工程図であ
る。
【図４】実施の形態１の水準４と比較例２および３との
直流重畳特性の比較を示すグラフ図である。
直流重畳特性の比較を示すグラフ図である。
【図５】パルス通電後の実施の形態１の水準４と比較例
２との直流重畳特性の比較を示すグラフ図である。
２との直流重畳特性の比較を示すグラフ図である。
【図６】本発明の実施の形態２による積層インダクタの
構成を示す図であり、（ａ）、（ｂ）、および（ｃ）は
それぞれ、積層インダクタの平面図、Ａ−Ａ´断面図、
およびＢ−Ｂ´断面図である。
構成を示す図であり、（ａ）、（ｂ）、および（ｃ）は
それぞれ、積層インダクタの平面図、Ａ−Ａ´断面図、
およびＢ−Ｂ´断面図である。
【図７】実施の形態２と比較例２および３との直流重畳
特性の比較を示すグラフ図である。
特性の比較を示すグラフ図である。
【図８】従来の積層インダクタの平面図、Ａ−Ａ´断面
図、およびＢ−Ｂ´断面図である。
図、およびＢ−Ｂ´断面図である。
１、１ａ〜１ｇ、６１ 磁性層 ５ａ〜５ｆ スルーホール ２、２ａ〜２ｇ、２２、６２ 導電層 ３、３ａ、３ｂ、２３、６３ フェライト磁石層 ２１ 第１の領域（磁性層） ２４ 第２の領域（非磁性層）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 斉 宮城県仙台市太白区郡山六丁目７番１号 株式会社トーキン内 Ｆターム(参考） 5E062 FF01 5E070 AA01 AB01 BA12 BB03 BB05 CB03 CB13 CB17
Claims (5)
- 【請求項１】 部分環状を呈する複数の導電層を、スル
ーホールを備える非導電層を介してソレノイド状に印刷
積層してなる積層インダクタにおいて、さらに、厚さ方
向に分極されたフェライト磁石層を、前記複数の導電層
の積層方向の両外側にそれぞれ、非導電層を介して該導
電層の環状内部から該導電層の外周以内にまで拡がって
重畳するように印刷積層してなることを特徴とする積層
インダクタ。 - 【請求項２】 前記フェライト磁石層は、Ｂａフェライ
トまたはＳｒフェライト粉末ならびに軟化点が９００℃
以下の低融点ガラス１種類以上を含み、前記低融点ガラ
スは、前記フェライト磁石層の５重量部以上となるよう
に添加されている請求項１に記載の積層インダクタ。 - 【請求項３】 前記非導電層は、磁性体からなる磁性層
である請求項１または２に記載の積層インダクタ。 - 【請求項４】 前記非導電層は、前記複数の導電層が投
影的に重畳されない第１の領域と、前記複数の導電層間
に位置する第２の領域とから成り、前記第１の領域は、
磁性体からなる磁性層であり、前記第２の領域は、非磁
性体からなる非磁性層である請求項１または２に記載の
積層インダクタ。 - 【請求項５】 部分環状を呈する複数の導電層を、スル
ーホールを備える非導電層を介してソレノイド状に印刷
積層する工程を有する積層インダクタの製造方法におい
て、厚さ方向に分極されたフェライト磁石層を、前記複
数の導電層の積層方向の両外側にそれぞれ、非導電層を
介して該導電層の環状内部から該導電層の外周以内にま
で拡がって重畳するように印刷積層する工程をさらに有
し、前記フェライト磁石層として、Ｂａフェライトまた
はＳｒフェライト粉末ならびに軟化点が９００℃以下の
低融点ガラス１種類以上を含み、かつ該低融点ガラスが
前記フェライト磁石層の５重量部以上となるように添加
されているものを用いることを特徴とする積層インダク
タの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000374386A JP2002175917A (ja) | 2000-12-08 | 2000-12-08 | 積層インダクタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000374386A JP2002175917A (ja) | 2000-12-08 | 2000-12-08 | 積層インダクタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002175917A true JP2002175917A (ja) | 2002-06-21 |
Family
ID=18843584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000374386A Withdrawn JP2002175917A (ja) | 2000-12-08 | 2000-12-08 | 積層インダクタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002175917A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006196591A (ja) * | 2005-01-12 | 2006-07-27 | Fdk Corp | 積層インダクタ |
| JP2010062424A (ja) * | 2008-09-05 | 2010-03-18 | Toko Inc | 電子部品の製造方法 |
| WO2011121828A1 (ja) * | 2010-03-31 | 2011-10-06 | 株式会社村田製作所 | 電子部品及びその製造方法 |
| JP2014207282A (ja) * | 2013-04-11 | 2014-10-30 | Fdk株式会社 | 磁性材料、磁性磁器組成物、フェライト磁石および磁性磁器組成物の製造方法 |
| WO2014203447A1 (ja) * | 2013-06-19 | 2014-12-24 | Fdk株式会社 | 積層インダクタ |
| GB2524049A (en) * | 2013-03-18 | 2015-09-16 | Murata Manufacturing Co | Stack-type inductor element and method of manufacturing the same, and communication device |
| USD755163S1 (en) | 2014-03-13 | 2016-05-03 | Murata Manufacturing Co., Ltd. | Antenna |
| JP2016134550A (ja) * | 2015-01-21 | 2016-07-25 | Fdk株式会社 | 積層インダクタ |
| US9406438B2 (en) | 2013-03-18 | 2016-08-02 | Murata Manufacturing Co., Ltd. | Stack-type inductor element and method of manufacturing the same |
-
2000
- 2000-12-08 JP JP2000374386A patent/JP2002175917A/ja not_active Withdrawn
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006196591A (ja) * | 2005-01-12 | 2006-07-27 | Fdk Corp | 積層インダクタ |
| JP4716308B2 (ja) * | 2005-01-12 | 2011-07-06 | Ｆｄｋ株式会社 | 積層インダクタ |
| JP2010062424A (ja) * | 2008-09-05 | 2010-03-18 | Toko Inc | 電子部品の製造方法 |
| KR101381016B1 (ko) * | 2010-03-31 | 2014-04-04 | 가부시키가이샤 무라타 세이사쿠쇼 | 전자 부품 및 그 제조 방법 |
| CN102822917A (zh) * | 2010-03-31 | 2012-12-12 | 株式会社村田制作所 | 电子部件及其制造方法 |
| US8633794B2 (en) | 2010-03-31 | 2014-01-21 | Murata Manufacturing Co., Ltd. | Electronic component and manufacturing method for same |
| JP5644852B2 (ja) * | 2010-03-31 | 2014-12-24 | 株式会社村田製作所 | 電子部品及びその製造方法 |
| WO2011121828A1 (ja) * | 2010-03-31 | 2011-10-06 | 株式会社村田製作所 | 電子部品及びその製造方法 |
| US9287625B2 (en) | 2013-03-18 | 2016-03-15 | Murata Manufacturing Co., Ltd. | Stack-type inductor element and method of manufacturing the same, and communication device |
| GB2524049B (en) * | 2013-03-18 | 2016-10-05 | Murata Manufacturing Co | Stack-type inductor element and method of manufacturing the same, and communication device |
| GB2524049A (en) * | 2013-03-18 | 2015-09-16 | Murata Manufacturing Co | Stack-type inductor element and method of manufacturing the same, and communication device |
| US9406438B2 (en) | 2013-03-18 | 2016-08-02 | Murata Manufacturing Co., Ltd. | Stack-type inductor element and method of manufacturing the same |
| JP2014207282A (ja) * | 2013-04-11 | 2014-10-30 | Fdk株式会社 | 磁性材料、磁性磁器組成物、フェライト磁石および磁性磁器組成物の製造方法 |
| JP2015005548A (ja) * | 2013-06-19 | 2015-01-08 | Fdk株式会社 | 積層インダクタ |
| KR20160021087A (ko) * | 2013-06-19 | 2016-02-24 | 에프디케이 가부시키가이샤 | 적층 인덕터 |
| CN105308694A (zh) * | 2013-06-19 | 2016-02-03 | Fdk株式会社 | 层叠电感器 |
| WO2014203447A1 (ja) * | 2013-06-19 | 2014-12-24 | Fdk株式会社 | 積層インダクタ |
| US9653203B2 (en) | 2013-06-19 | 2017-05-16 | Fdk Corporation | Multilayer inductor |
| KR102030086B1 (ko) | 2013-06-19 | 2019-10-08 | 엔제이 콤포넌트 가부시키가이샤 | 적층 인덕터 |
| USD755163S1 (en) | 2014-03-13 | 2016-05-03 | Murata Manufacturing Co., Ltd. | Antenna |
| JP2016134550A (ja) * | 2015-01-21 | 2016-07-25 | Fdk株式会社 | 積層インダクタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3621300B2 (ja) | 電源回路用積層インダクタ | |
| JP2001044037A (ja) | 積層インダクタ | |
| EP1739695B1 (en) | Multilayer coil | |
| WO2017014065A1 (ja) | 積層インダクタ及び積層インダクタ製造方法 | |
| EP2028664B1 (en) | Laminated ceramic electronic component | |
| JP5991453B1 (ja) | Ｅｓｄ保護素子、およびｅｓｄ保護素子付きコモンモードチョークコイル | |
| US8779884B2 (en) | Multilayered inductor and method of manufacturing the same | |
| JP2006216916A (ja) | 積層インダクタ及び積層基板 | |
| JP2002083722A (ja) | インダクタ及びトランス | |
| KR100844613B1 (ko) | 입자 표면이 내산화성 금속으로 피복된 자기 분말을포함하는 본드 자석으로 이루어진 자기 코어 및 그 자기코어를 포함하는 인덕턴스 부품 | |
| JP3364174B2 (ja) | チップフェライト部品およびその製造方法 | |
| JP2002175917A (ja) | 積層インダクタおよびその製造方法 | |
| JP2000182834A (ja) | 積層型インダクタンス素子及びその製造方法 | |
| JP2002175927A (ja) | 積層インダクタンス素子及びその製造方法 | |
| JP6233246B2 (ja) | 積層型電子部品 | |
| KR100770249B1 (ko) | 적층코일 | |
| CN108364749B (zh) | 层叠型电子部件 | |
| JP4716308B2 (ja) | 積層インダクタ | |
| JPH06310333A (ja) | 積層型インダクタ | |
| JP2005259774A (ja) | 開磁路型積層コイル部品 | |
| WO2014203447A1 (ja) | 積層インダクタ | |
| JP4930228B2 (ja) | 積層電子部品 | |
| JP2002170708A (ja) | インダクタンス素子及びその製造方法 | |
| JP2020155733A (ja) | 薄膜磁気デバイス | |
| KR20150105786A (ko) | 적층형 전자부품 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080304 |