JP2002175027A - アクティブマトリクス型表示装置およびこれを用いた携帯端末 - Google Patents
アクティブマトリクス型表示装置およびこれを用いた携帯端末Info
- Publication number
- JP2002175027A JP2002175027A JP2000372353A JP2000372353A JP2002175027A JP 2002175027 A JP2002175027 A JP 2002175027A JP 2000372353 A JP2000372353 A JP 2000372353A JP 2000372353 A JP2000372353 A JP 2000372353A JP 2002175027 A JP2002175027 A JP 2002175027A
- Authority
- JP
- Japan
- Prior art keywords
- display device
- circuit
- power supply
- drive circuit
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
(57)【要約】
【課題】 複数の電源電圧変換回路を液晶表示装置の外
部もしくは内部の別の基板上に設けた場合、セット全体
のコストアップにつながるとともに、装置のサイズアッ
プ、特に厚みが増大する。 【解決手段】 液晶セルを含む画素がマトリクス状に配
置されてなる表示エリア部１２を備えたアクティブマト
リクス型液晶表示装置において、単一の直流電圧を電圧
値の異なる複数の直流電圧に変換してＨドライバ１３
Ｕ，１３ＤやＶドライバ１４に対して与える電源電圧変
換回路１５を構成する少なくともトランジスタ回路を、
表示エリア部１２と共に同一のガラス基板１１上に同一
プロセスを用いて作成するようにする。
部もしくは内部の別の基板上に設けた場合、セット全体
のコストアップにつながるとともに、装置のサイズアッ
プ、特に厚みが増大する。 【解決手段】 液晶セルを含む画素がマトリクス状に配
置されてなる表示エリア部１２を備えたアクティブマト
リクス型液晶表示装置において、単一の直流電圧を電圧
値の異なる複数の直流電圧に変換してＨドライバ１３
Ｕ，１３ＤやＶドライバ１４に対して与える電源電圧変
換回路１５を構成する少なくともトランジスタ回路を、
表示エリア部１２と共に同一のガラス基板１１上に同一
プロセスを用いて作成するようにする。
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス型表示装置およびこれを用いた携帯端末に関し、特
に単一の直流電圧を電圧値の異なる複数種類の直流電圧
に変換する電源電圧変換回路を備えたアクティブマトリ
クス型表示装置およびこれを表示部に用いた携帯端末に
関する。
クス型表示装置およびこれを用いた携帯端末に関し、特
に単一の直流電圧を電圧値の異なる複数種類の直流電圧
に変換する電源電圧変換回路を備えたアクティブマトリ
クス型表示装置およびこれを表示部に用いた携帯端末に
関する。
【０００２】
【従来の技術】近年、携帯電話機やＰＤＡ(Personal Di
gital Assistants)などの携帯端末の普及がめざまし
い。これら携帯端末の急速な普及の要因の一つとして、
その出力表示部として搭載されている液晶表示装置が挙
げられる。その理由は、液晶表示装置が原理的に駆動す
るための電力を要しない特性を持ち、低消費電力の表示
デバイスであるためである。
gital Assistants)などの携帯端末の普及がめざまし
い。これら携帯端末の急速な普及の要因の一つとして、
その出力表示部として搭載されている液晶表示装置が挙
げられる。その理由は、液晶表示装置が原理的に駆動す
るための電力を要しない特性を持ち、低消費電力の表示
デバイスであるためである。
【０００３】携帯端末では、電源として単一電源電圧の
バッテリが用いられる。一方、液晶表示装置において、
マトリクス状に配された画素を駆動する水平駆動回路で
は、ロジック部とアナログ部とで異なる直流電圧が用い
られ、また画素に情報を書き込む垂直駆動回路では、水
平駆動回路側よりも絶対値の大きい直流電圧が用いられ
ることになる。
バッテリが用いられる。一方、液晶表示装置において、
マトリクス状に配された画素を駆動する水平駆動回路で
は、ロジック部とアナログ部とで異なる直流電圧が用い
られ、また画素に情報を書き込む垂直駆動回路では、水
平駆動回路側よりも絶対値の大きい直流電圧が用いられ
ることになる。
【０００４】したがって、携帯端末に搭載される液晶表
示装置には、単一の直流電圧を電圧値の異なる複数種類
の直流電圧に変換する電源電圧変換回路（ＤＣ−ＤＣコ
ンバータ）が用いられる。そして、複数種類の直流電圧
の使用に対して、従来は、液晶表示装置の外部もしくは
内部の別の基板上に複数の電源電圧変換回路を設けるこ
とで対応していた。
示装置には、単一の直流電圧を電圧値の異なる複数種類
の直流電圧に変換する電源電圧変換回路（ＤＣ−ＤＣコ
ンバータ）が用いられる。そして、複数種類の直流電圧
の使用に対して、従来は、液晶表示装置の外部もしくは
内部の別の基板上に複数の電源電圧変換回路を設けるこ
とで対応していた。
【０００５】
【発明が解決しようとする課題】しかしながら、複数の
電源電圧変換回路を液晶表示装置の外部もしくは内部の
別の基板上に設ける構成を採った場合には、部品点数が
増え、また組立作業が必要となることから、セット全体
のコストアップにつながるとともに、装置のサイズアッ
プ、特に厚みが増大し、コンパクト化の妨げになるとい
う問題が生ずる。特に、電源電圧変換回路は一般に高耐
圧を必要とするため、その集積化にも多くの制限があっ
た。
電源電圧変換回路を液晶表示装置の外部もしくは内部の
別の基板上に設ける構成を採った場合には、部品点数が
増え、また組立作業が必要となることから、セット全体
のコストアップにつながるとともに、装置のサイズアッ
プ、特に厚みが増大し、コンパクト化の妨げになるとい
う問題が生ずる。特に、電源電圧変換回路は一般に高耐
圧を必要とするため、その集積化にも多くの制限があっ
た。
【０００６】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、セット全体の低コス
ト化、薄型化およびコンパクト化を可能としたアクティ
ブマトリクス型表示装置およびこれを用いた携帯端末を
提供することにある。
であり、その目的とするところは、セット全体の低コス
ト化、薄型化およびコンパクト化を可能としたアクティ
ブマトリクス型表示装置およびこれを用いた携帯端末を
提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、電気光学素子を有する画素がマトリク
ス状に配置されてなる表示エリア部と、この表示エリア
部の各画素を行単位で選択する垂直駆動回路と、この垂
直駆動回路によって選択された行の各画素に対して画像
信号を供給する水平駆動回路と、単一の直流電圧を電圧
値の異なる複数種類の直流電圧に変換して前記垂直駆動
回路および前記水平駆動回路に与える電源電圧変換回路
とを具備するアクティブマトリクス型表示装置におい
て、電源電圧変換回路を構成する少なくともトランジス
タ回路を、表示エリア部と同一基板上に同一プロセスを
用いて作成する構成を採っている。そして、このアクテ
ィブマトリクス型表示装置は、携帯端末の表示部として
用いられる。
に、本発明では、電気光学素子を有する画素がマトリク
ス状に配置されてなる表示エリア部と、この表示エリア
部の各画素を行単位で選択する垂直駆動回路と、この垂
直駆動回路によって選択された行の各画素に対して画像
信号を供給する水平駆動回路と、単一の直流電圧を電圧
値の異なる複数種類の直流電圧に変換して前記垂直駆動
回路および前記水平駆動回路に与える電源電圧変換回路
とを具備するアクティブマトリクス型表示装置におい
て、電源電圧変換回路を構成する少なくともトランジス
タ回路を、表示エリア部と同一基板上に同一プロセスを
用いて作成する構成を採っている。そして、このアクテ
ィブマトリクス型表示装置は、携帯端末の表示部として
用いられる。
【０００８】上記構成のアクティブマトリクス型表示装
置あるいはこれを用いた携帯端末において、電源電圧変
換回路を構成する少なくともトランジスタ回路を、表示
エリア部と共に同一基板上に同一プロセスを用いて作成
することにより、製造プロセスを簡略化できるため、低
コスト化が図れる。また、集積化に伴って装置本体の薄
型化、コンパクト化が図れる。
置あるいはこれを用いた携帯端末において、電源電圧変
換回路を構成する少なくともトランジスタ回路を、表示
エリア部と共に同一基板上に同一プロセスを用いて作成
することにより、製造プロセスを簡略化できるため、低
コスト化が図れる。また、集積化に伴って装置本体の薄
型化、コンパクト化が図れる。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は、本発明の一
実施形態に係るアクティブマトリクス型表示装置の構成
例を示す概略構成図である。ここでは、例えば、各画素
の電気光学素子として液晶セルを用いたアクティブマト
リクス型液晶表示装置に適用した場合を例に採って説明
するものとする。
て図面を参照して詳細に説明する。図１は、本発明の一
実施形態に係るアクティブマトリクス型表示装置の構成
例を示す概略構成図である。ここでは、例えば、各画素
の電気光学素子として液晶セルを用いたアクティブマト
リクス型液晶表示装置に適用した場合を例に採って説明
するものとする。
【００１０】図１において、透明絶縁基板、例えばガラ
ス基板１１上には、液晶セルを含む画素がマトリクス状
に多数配置されてなる表示エリア部１２と共に、上下一
対のＨドライバ（水平駆動回路）１３Ｕ，１３Ｄおよび
Ｖドライバ（垂直駆動回路）１４が搭載され、さらに電
源電圧変換回路１５が集積されている。ガラス基板１１
は、能動素子（例えば、トランジスタ）を含む多数の画
素回路がマトリクス状に配置形成される第１の基板と、
この第１の基板と所定の間隙をもって対向して配置され
る第２の基板とによって構成される。そして、これら第
１，第２の基板間に液晶が封入される。
ス基板１１上には、液晶セルを含む画素がマトリクス状
に多数配置されてなる表示エリア部１２と共に、上下一
対のＨドライバ（水平駆動回路）１３Ｕ，１３Ｄおよび
Ｖドライバ（垂直駆動回路）１４が搭載され、さらに電
源電圧変換回路１５が集積されている。ガラス基板１１
は、能動素子（例えば、トランジスタ）を含む多数の画
素回路がマトリクス状に配置形成される第１の基板と、
この第１の基板と所定の間隙をもって対向して配置され
る第２の基板とによって構成される。そして、これら第
１，第２の基板間に液晶が封入される。
【００１１】図２に、表示エリア部１２の具体的な構成
の一例を示す。ここでは、図面の簡略化のために、３行
（ｎ−１行〜ｎ＋１行）４列（ｍ−２列〜ｍ＋１列）の
画素配列の場合を例に採って示している。図２におい
て、表示エリア部１２には、垂直走査ライン…，２１ｎ
−１，２１ｎ，２１ｎ＋１，…と、データライン…，２
２ｍ−２，２２ｍ−１，２２ｍ，２２ｍ＋１，…とがマ
トリクス状に配線され、それらの交点部分に単位画素２
３が配置されている。
の一例を示す。ここでは、図面の簡略化のために、３行
（ｎ−１行〜ｎ＋１行）４列（ｍ−２列〜ｍ＋１列）の
画素配列の場合を例に採って示している。図２におい
て、表示エリア部１２には、垂直走査ライン…，２１ｎ
−１，２１ｎ，２１ｎ＋１，…と、データライン…，２
２ｍ−２，２２ｍ−１，２２ｍ，２２ｍ＋１，…とがマ
トリクス状に配線され、それらの交点部分に単位画素２
３が配置されている。
【００１２】単位画素２３は、画素トランジスタである
薄膜トランジスタＴＦＴ、液晶セルＬＣおよび保持容量
Ｃｓを有する構成となっている。ここで、液晶セルＬＣ
は、薄膜トランジスタＴＦＴで形成される画素電極（一
方の電極）とこれに対向して形成される対向電極（他方
の電極）との間で発生する容量を意味する。
薄膜トランジスタＴＦＴ、液晶セルＬＣおよび保持容量
Ｃｓを有する構成となっている。ここで、液晶セルＬＣ
は、薄膜トランジスタＴＦＴで形成される画素電極（一
方の電極）とこれに対向して形成される対向電極（他方
の電極）との間で発生する容量を意味する。
【００１３】薄膜トランジスタＴＦＴは、ゲート電極が
垂直走査ライン…，２１ｎ−１，２１ｎ，２１ｎ＋１，
…に接続され、ソース電極がデータライン…，２２ｍ−
２，２２ｍ−１，２２ｍ，２２ｍ＋１，…に接続されて
いる。液晶セルＬＣは、画素電極が薄膜トランジスタＴ
ＦＴのドレイン電極に接続され、対向電極が共通ライン
２４に接続されている。保持容量Ｃｓは、薄膜トランジ
スタＴＦＴのドレイン電極と共通ライン２４との間に接
続されている。共通ライン２４には、所定の直流電圧が
コモン電圧Ｖｃｏｍとして与えられる。
垂直走査ライン…，２１ｎ−１，２１ｎ，２１ｎ＋１，
…に接続され、ソース電極がデータライン…，２２ｍ−
２，２２ｍ−１，２２ｍ，２２ｍ＋１，…に接続されて
いる。液晶セルＬＣは、画素電極が薄膜トランジスタＴ
ＦＴのドレイン電極に接続され、対向電極が共通ライン
２４に接続されている。保持容量Ｃｓは、薄膜トランジ
スタＴＦＴのドレイン電極と共通ライン２４との間に接
続されている。共通ライン２４には、所定の直流電圧が
コモン電圧Ｖｃｏｍとして与えられる。
【００１４】垂直走査ライン…，２１ｎ−１，２１ｎ，
２１ｎ＋１，…の各一端は、図１に示すＶドライバ１４
の対応する行の各出力端にそれぞれ接続される。Ｖドラ
イバ１４は、例えばシフトレジスタによって構成され、
垂直転送クロックＶＣＫ（図示せず）に同期して順次垂
直選択パルスを発生して垂直走査ライン…，２１ｎ−
１，２１ｎ，２１ｎ＋１，…に与えることによって垂直
走査を行う。
２１ｎ＋１，…の各一端は、図１に示すＶドライバ１４
の対応する行の各出力端にそれぞれ接続される。Ｖドラ
イバ１４は、例えばシフトレジスタによって構成され、
垂直転送クロックＶＣＫ（図示せず）に同期して順次垂
直選択パルスを発生して垂直走査ライン…，２１ｎ−
１，２１ｎ，２１ｎ＋１，…に与えることによって垂直
走査を行う。
【００１５】一方、表示エリア部１２において、例え
ば、奇数番目のデータライン…，２２ｍ−１，２２ｍ＋
１，…の各一端が図１に示すＨドライバ１３Ｕの対応す
る列の各出力端に、偶数番目のデータライン…，２２ｍ
−２，２２ｍ，…の各他端が図１に示すＨドライバ１３
Ｄの対応する列の各出力端にそれぞれ接続される。Ｈド
ライバ１３Ｕ，１３Ｄの具体的な構成の一例を図３に示
す。
ば、奇数番目のデータライン…，２２ｍ−１，２２ｍ＋
１，…の各一端が図１に示すＨドライバ１３Ｕの対応す
る列の各出力端に、偶数番目のデータライン…，２２ｍ
−２，２２ｍ，…の各他端が図１に示すＨドライバ１３
Ｄの対応する列の各出力端にそれぞれ接続される。Ｈド
ライバ１３Ｕ，１３Ｄの具体的な構成の一例を図３に示
す。
【００１６】図３に示すように、Ｈドライバ１３Ｕは、
シフトレジスタ２５Ｕ、サンプリングラッチ回路（デー
タ信号入力回路）２６Ｕ、線順次化ラッチ回路２７Ｕお
よびＤＡ変換回路２８Ｕを有する構成となっている。シ
フトレジスタ２５Ｕは、水平転送クロックＨＣＫ（図示
せず）に同期して各転送段から順次シフトパルスを出力
することによって水平走査を行う。サンプリングラッチ
回路２６Ｕは、シフトレジスタ２５Ｕから与えられるシ
フトパルスに応答して、入力される所定ビットのディジ
タル画像データを点順次にてサンプリングしてラッチす
る。
シフトレジスタ２５Ｕ、サンプリングラッチ回路（デー
タ信号入力回路）２６Ｕ、線順次化ラッチ回路２７Ｕお
よびＤＡ変換回路２８Ｕを有する構成となっている。シ
フトレジスタ２５Ｕは、水平転送クロックＨＣＫ（図示
せず）に同期して各転送段から順次シフトパルスを出力
することによって水平走査を行う。サンプリングラッチ
回路２６Ｕは、シフトレジスタ２５Ｕから与えられるシ
フトパルスに応答して、入力される所定ビットのディジ
タル画像データを点順次にてサンプリングしてラッチす
る。
【００１７】線順次化ラッチ回路２７Ｕは、サンプリン
グラッチ回路２６Ｕで点順次にてラッチされたディジタ
ル画像データを１ライン単位で再度ラッチすることによ
って線順次化し、この１ライン分のディジタル画像デー
タを一斉に出力する。ＤＡ変換回路２８Ｕは例えば基準
電圧選択型の回路構成をとり、線順次化ラッチ回路２７
Ｕから出力される１ライン分のディジタル画像データを
アナログ画像信号に変換して先述した画素エリア部１２
のデータライン…，２２ｍ−２，２２ｍ−１，２２ｍ，
２２ｍ＋１，…に与える。
グラッチ回路２６Ｕで点順次にてラッチされたディジタ
ル画像データを１ライン単位で再度ラッチすることによ
って線順次化し、この１ライン分のディジタル画像デー
タを一斉に出力する。ＤＡ変換回路２８Ｕは例えば基準
電圧選択型の回路構成をとり、線順次化ラッチ回路２７
Ｕから出力される１ライン分のディジタル画像データを
アナログ画像信号に変換して先述した画素エリア部１２
のデータライン…，２２ｍ−２，２２ｍ−１，２２ｍ，
２２ｍ＋１，…に与える。
【００１８】下側のＨドライバ１３Ｄについても、上側
のＨドライバ１３Ｕと全く同様に、シフトレジスタ２５
Ｄ、サンプリングラッチ回路２６Ｄ、線順次化ラッチ回
路２７ＤおよびＤＡ変換回路２８Ｄを有する構成となっ
ている。なお、本例に係る液晶表示装置では、表示エリ
ア部１２の上下にＨドライバ１３Ｕ，１３Ｄを配する構
成を採ったが、これに限定されるものではなく、上下の
いずれか一方のみに配する構成を採ることも可能であ
る。
のＨドライバ１３Ｕと全く同様に、シフトレジスタ２５
Ｄ、サンプリングラッチ回路２６Ｄ、線順次化ラッチ回
路２７ＤおよびＤＡ変換回路２８Ｄを有する構成となっ
ている。なお、本例に係る液晶表示装置では、表示エリ
ア部１２の上下にＨドライバ１３Ｕ，１３Ｄを配する構
成を採ったが、これに限定されるものではなく、上下の
いずれか一方のみに配する構成を採ることも可能であ
る。
【００１９】図１および図３から明らかなように、電源
電圧変換回路１５についても、Ｈドライバ１３Ｕ，１３
ＤおよびＶドライバ１４と同様に、表示エリア部１２と
共に同一のガラス基板１１上に集積される。ここで、例
えば表示エリア部１２の上下にＨドライバ１３Ｕ，１３
Ｄを配する構成を採る液晶表示装置の場合には、Ｈドラ
イバ１３Ｕ，１３Ｄが搭載されていない辺の額縁エリア
（表示エリア部１２の周辺エリア）に電源電圧変換回路
１５を搭載するのが好ましい。
電圧変換回路１５についても、Ｈドライバ１３Ｕ，１３
ＤおよびＶドライバ１４と同様に、表示エリア部１２と
共に同一のガラス基板１１上に集積される。ここで、例
えば表示エリア部１２の上下にＨドライバ１３Ｕ，１３
Ｄを配する構成を採る液晶表示装置の場合には、Ｈドラ
イバ１３Ｕ，１３Ｄが搭載されていない辺の額縁エリア
（表示エリア部１２の周辺エリア）に電源電圧変換回路
１５を搭載するのが好ましい。
【００２０】何故ならば、Ｈドライバ１３Ｕ，１３Ｄ
は、上述した如くＶドライバ１４に比べて構成要素が多
く、その回路面積が非常に大きくなる場合が多いことか
ら、Ｈドライバ１３Ｕ，１３Ｄが搭載されていない辺の
額縁エリアに搭載することで、有効画面率（ガラス基板
１１に対する有効エリア部１２の面積率）を低下させる
ことなく、電源電圧変換回路１５を表示エリア部１２と
同一のガラス基板１１上に集積することができるからで
ある。
は、上述した如くＶドライバ１４に比べて構成要素が多
く、その回路面積が非常に大きくなる場合が多いことか
ら、Ｈドライバ１３Ｕ，１３Ｄが搭載されていない辺の
額縁エリアに搭載することで、有効画面率（ガラス基板
１１に対する有効エリア部１２の面積率）を低下させる
ことなく、電源電圧変換回路１５を表示エリア部１２と
同一のガラス基板１１上に集積することができるからで
ある。
【００２１】なお、本例に係る液晶表示装置において
は、Ｈドライバ１３Ｕ，１３Ｄが搭載されていない辺の
額縁エリアの一方側にはＶドライバ１４が集積されてい
ることから、その反対側の辺の額縁エリアに電源電圧変
換回路１５を集積する構成を採っている。
は、Ｈドライバ１３Ｕ，１３Ｄが搭載されていない辺の
額縁エリアの一方側にはＶドライバ１４が集積されてい
ることから、その反対側の辺の額縁エリアに電源電圧変
換回路１５を集積する構成を採っている。
【００２２】また、電源電圧変換回路１５の集積に際し
ては、表示エリア部１２の各画素トランジスタとして薄
膜トランジスタＴＦＴを用いていることから、電源電圧
変換回路１５を構成するトランジスタとしても薄膜トラ
ンジスタを用い、少なくともこれらトランジスタ回路を
表示エリア部１２と同一プロセスを用いて作成すること
により、その製造が容易になるとともに、低コストにて
実現できる。
ては、表示エリア部１２の各画素トランジスタとして薄
膜トランジスタＴＦＴを用いていることから、電源電圧
変換回路１５を構成するトランジスタとしても薄膜トラ
ンジスタを用い、少なくともこれらトランジスタ回路を
表示エリア部１２と同一プロセスを用いて作成すること
により、その製造が容易になるとともに、低コストにて
実現できる。
【００２３】薄膜トランジスタについては、近年の性能
向上や消費電力の低下に伴って集積化が容易になってい
るのが現状である。したがって、電源電圧変換回路１
５、特に少なくともトランジスタ回路を表示エリア部１
２の画素トランジスタと同じ薄膜トランジスタを用いて
同一のガラス基板１１上に同一プロセスにて一体的に形
成することにより、製造プロセスの簡略化に伴う低コス
ト化、さらには集積化に伴う薄型化、コンパクト化を図
ることができる。
向上や消費電力の低下に伴って集積化が容易になってい
るのが現状である。したがって、電源電圧変換回路１
５、特に少なくともトランジスタ回路を表示エリア部１
２の画素トランジスタと同じ薄膜トランジスタを用いて
同一のガラス基板１１上に同一プロセスにて一体的に形
成することにより、製造プロセスの簡略化に伴う低コス
ト化、さらには集積化に伴う薄型化、コンパクト化を図
ることができる。
【００２４】続いて、電源電圧変換回路１５の具体的な
構成について説明する。ここでは、電源電圧変換回路と
して、例えばチャージポンプを用いた構成のものを例に
採って説明するものとする。
構成について説明する。ここでは、電源電圧変換回路と
して、例えばチャージポンプを用いた構成のものを例に
採って説明するものとする。
【００２５】図４は、チャージポンプ型電源電圧変換回
路の一構成例を示す回路図であり、（Ａ）は負電圧発生
タイプを、（Ｂ）は昇圧タイプをそれぞれ示している。
路の一構成例を示す回路図であり、（Ａ）は負電圧発生
タイプを、（Ｂ）は昇圧タイプをそれぞれ示している。
【００２６】図４において、単一の直流電源電圧ＶＣＣ
を与える電源とグランド（ＧＮＤ）との間には、ＰchＭ
ＯＳトランジスタＱｐ１１とＮchＭＯＳトランジスタＱ
ｎ１１とが直列に接続され、かつ各ゲートが共通に接続
されてＣＭＯＳインバータ３１を構成している。このＣ
ＭＯＳインバータ３１のゲート共通接続点には、パルス
発生源３２から所定の周波数のスイッチングパルスが印
加される。
を与える電源とグランド（ＧＮＤ）との間には、ＰchＭ
ＯＳトランジスタＱｐ１１とＮchＭＯＳトランジスタＱ
ｎ１１とが直列に接続され、かつ各ゲートが共通に接続
されてＣＭＯＳインバータ３１を構成している。このＣ
ＭＯＳインバータ３１のゲート共通接続点には、パルス
発生源３２から所定の周波数のスイッチングパルスが印
加される。
【００２７】ＣＭＯＳインバータ３１のドレイン共通接
続点（ノードＢ）には、コンデンサＣ１１の一端が接続
されている。コンデンサＣ１１の他端には、スイッチ素
子、例えばＮchＭＯＳトランジスタＱｎ１２のドレイン
およびＰＭＯＳトランジスタＱｐ１２のソースがそれぞ
れ接続されている。ＮchＭＯＳトランジスタＱｎ１２の
ソースとグランドとの間には、負荷コンデンサＣ１２が
接続されている。
続点（ノードＢ）には、コンデンサＣ１１の一端が接続
されている。コンデンサＣ１１の他端には、スイッチ素
子、例えばＮchＭＯＳトランジスタＱｎ１２のドレイン
およびＰＭＯＳトランジスタＱｐ１２のソースがそれぞ
れ接続されている。ＮchＭＯＳトランジスタＱｎ１２の
ソースとグランドとの間には、負荷コンデンサＣ１２が
接続されている。
【００２８】ＣＭＯＳインバータ３１のゲート共通接続
点には、コンデンサＣ１３の一端が接続されている。コ
ンデンサＣ１３の他端には、ダイオードＤ１１のアノー
ドが接続されている。ダイオードＤ１１は、そのカソー
ドが接地されて第１のクランプ回路３３を構成してい
る。コンデンサＣ１３の他端にはさらに、ＮchＭＯＳト
ランジスタＱｎ１２およびＰchＭＯＳトランジスタＱｐ
１２の各ゲートがそれぞれ接続されている。ＰchＭＯＳ
トランジスタＱｐ１２のドレインは接地されている。
点には、コンデンサＣ１３の一端が接続されている。コ
ンデンサＣ１３の他端には、ダイオードＤ１１のアノー
ドが接続されている。ダイオードＤ１１は、そのカソー
ドが接地されて第１のクランプ回路３３を構成してい
る。コンデンサＣ１３の他端にはさらに、ＮchＭＯＳト
ランジスタＱｎ１２およびＰchＭＯＳトランジスタＱｐ
１２の各ゲートがそれぞれ接続されている。ＰchＭＯＳ
トランジスタＱｐ１２のドレインは接地されている。
【００２９】コンデンサＣ１３の他端とグランドとの間
には、ＰchＭＯＳトランジスタＱｐ１３が接続されてい
る。このＰchＭＯＳトランジスタＱｐ１３のゲートに
は、パルス発生源３４で発生されるクランプ用パルスが
レベルシフト回路３５でレベルシフトされて与えられ
る。これらＰchＭＯＳトランジスタＱｐ１３、パルス発
生源３４およびレベルシフト回路３５は、スイッチング
トランジスタ（ＮchＭＯＳトランジスタＱｎ１２および
ＰchＭＯＳトランジスタＱｐ１２）のスイッチングパル
ス電圧をクランプする第２のクランプ回路３６を構成し
ている。
には、ＰchＭＯＳトランジスタＱｐ１３が接続されてい
る。このＰchＭＯＳトランジスタＱｐ１３のゲートに
は、パルス発生源３４で発生されるクランプ用パルスが
レベルシフト回路３５でレベルシフトされて与えられ
る。これらＰchＭＯＳトランジスタＱｐ１３、パルス発
生源３４およびレベルシフト回路３５は、スイッチング
トランジスタ（ＮchＭＯＳトランジスタＱｎ１２および
ＰchＭＯＳトランジスタＱｐ１２）のスイッチングパル
ス電圧をクランプする第２のクランプ回路３６を構成し
ている。
【００３０】この第２のクランプ回路３６において、レ
ベルシフト回路３５は、本電源電圧変換回路に入力され
る電源電圧ＶＣＣを正側回路電源、負荷コンデンサＣ１
２の両端から導出される本回路の出力電圧Ｖｏｕｔを負
側回路電源とし、パルス発生源３４で発生される第１の
振幅（ＶＣＣ−０［Ｖ］）のクランプ用パルスを、第２
の振幅（ＶＣＣ−Ｖｏｕｔ［Ｖ］）のクランプ用パルス
にレベルシフトしてＰchＭＯＳトランジスタＱｐ１３の
ゲートに与える。これにより、ＰchＭＯＳトランジスタ
Ｑｐ１３のスイッチング動作がより確実に行われること
になる。
ベルシフト回路３５は、本電源電圧変換回路に入力され
る電源電圧ＶＣＣを正側回路電源、負荷コンデンサＣ１
２の両端から導出される本回路の出力電圧Ｖｏｕｔを負
側回路電源とし、パルス発生源３４で発生される第１の
振幅（ＶＣＣ−０［Ｖ］）のクランプ用パルスを、第２
の振幅（ＶＣＣ−Ｖｏｕｔ［Ｖ］）のクランプ用パルス
にレベルシフトしてＰchＭＯＳトランジスタＱｐ１３の
ゲートに与える。これにより、ＰchＭＯＳトランジスタ
Ｑｐ１３のスイッチング動作がより確実に行われること
になる。
【００３１】次に、上記構成の負電圧発生タイプのチャ
ージポンプ型電源電圧変換回路における回路動作につい
て、図５（Ａ）のタイミングチャートを用いて説明す
る。なお、図５（Ａ）のタイミングチャートには、図４
（Ａ）の回路におけるノードＡ〜Ｇの各信号波形Ａ〜Ｇ
を示している。
ージポンプ型電源電圧変換回路における回路動作につい
て、図５（Ａ）のタイミングチャートを用いて説明す
る。なお、図５（Ａ）のタイミングチャートには、図４
（Ａ）の回路におけるノードＡ〜Ｇの各信号波形Ａ〜Ｇ
を示している。
【００３２】電源投入時（起動時）には、パルス発生源
３２で発生されるスイッチングパルスに基づくコンデン
サＣ１３の出力電位、即ちノードＤの電位は、先ずダイ
オードＤ１１によって、負側の回路電源電位であるグラ
ンド（ＧＮＤ）レベルからダイオードＤ１１のしきい値
電圧Ｖｔｈ分だけレベルシフトした電位に“Ｈ”レベル
クランプされる。
３２で発生されるスイッチングパルスに基づくコンデン
サＣ１３の出力電位、即ちノードＤの電位は、先ずダイ
オードＤ１１によって、負側の回路電源電位であるグラ
ンド（ＧＮＤ）レベルからダイオードＤ１１のしきい値
電圧Ｖｔｈ分だけレベルシフトした電位に“Ｈ”レベル
クランプされる。
【００３３】そして、スイッチングパルスが“Ｌ”レベ
ル（０Ｖ）のときは、ＰchＭＯＳトランジスタＱｐ１
１，Ｑｐ１２がオン状態となるため、コンデンサＣ１１
が充電される。このとき、ＮchＭＯＳトランジスタＱｎ
１１がオフ状態にあるため、ノードＢの電位がＶＣＣレ
ベルとなる。次いで、スイッチングパルスが“Ｈ”レベ
ル（ＶＣＣ）になると、ＮchＭＯＳトランジスタＱｎ１
１，Ｑｎ１２がオン状態となり、ノードＢの電位がグラ
ンドレベル（０Ｖ）になるため、ノードＣの電位が−Ｖ
ＣＣレベルとなる。このノードＣの電位がそのままＮch
ＭＯＳトランジスタＱｎ１２を通して出力電圧Ｖｏｕｔ
（＝−ＶＣＣ）となる。
ル（０Ｖ）のときは、ＰchＭＯＳトランジスタＱｐ１
１，Ｑｐ１２がオン状態となるため、コンデンサＣ１１
が充電される。このとき、ＮchＭＯＳトランジスタＱｎ
１１がオフ状態にあるため、ノードＢの電位がＶＣＣレ
ベルとなる。次いで、スイッチングパルスが“Ｈ”レベ
ル（ＶＣＣ）になると、ＮchＭＯＳトランジスタＱｎ１
１，Ｑｎ１２がオン状態となり、ノードＢの電位がグラ
ンドレベル（０Ｖ）になるため、ノードＣの電位が−Ｖ
ＣＣレベルとなる。このノードＣの電位がそのままＮch
ＭＯＳトランジスタＱｎ１２を通して出力電圧Ｖｏｕｔ
（＝−ＶＣＣ）となる。
【００３４】次に、出力電圧Ｖｏｕｔがある程度立ち上
がると（起動プロセス終了時）、クランプパルス用のレ
ベルシフト回路３５が動作を始める。このレベルシフト
回路３５が動作し始めると、パルス発生源３４で発生さ
れた振幅ＶＣＣ−０［Ｖ］のクランプ用パルスは、当該
レベルシフト回路３５において、振幅ＶＣＣ−Ｖｏｕｔ
［Ｖ］のクランプ用パルスにレベルシフトされ、しかる
後ＰchＭＯＳトランジスタＱｐ１３のゲートに印加され
る。
がると（起動プロセス終了時）、クランプパルス用のレ
ベルシフト回路３５が動作を始める。このレベルシフト
回路３５が動作し始めると、パルス発生源３４で発生さ
れた振幅ＶＣＣ−０［Ｖ］のクランプ用パルスは、当該
レベルシフト回路３５において、振幅ＶＣＣ−Ｖｏｕｔ
［Ｖ］のクランプ用パルスにレベルシフトされ、しかる
後ＰchＭＯＳトランジスタＱｐ１３のゲートに印加され
る。
【００３５】このとき、クランプ用パルスの“Ｌ”レベ
ルが出力電圧Ｖｏｕｔ、即ち−ＶＣＣであるため、Ｐch
ＭＯＳトランジスタＱｐ１３が確実にオン状態となる。
これにより、ノードＤの電位は、グランドレベルからダ
イオードＤ１１のしきい値電圧Ｖｔｈ分だけレベルシフ
トした電位ではなく、グランドレベル（負側の回路電源
電位）に“Ｈ”レベルクランプされる。これにより、以
降のポンピング動作において、特にＰchＭＯＳトランジ
スタＱｐ１２に対して十分な駆動電圧が得られる。
ルが出力電圧Ｖｏｕｔ、即ち−ＶＣＣであるため、Ｐch
ＭＯＳトランジスタＱｐ１３が確実にオン状態となる。
これにより、ノードＤの電位は、グランドレベルからダ
イオードＤ１１のしきい値電圧Ｖｔｈ分だけレベルシフ
トした電位ではなく、グランドレベル（負側の回路電源
電位）に“Ｈ”レベルクランプされる。これにより、以
降のポンピング動作において、特にＰchＭＯＳトランジ
スタＱｐ１２に対して十分な駆動電圧が得られる。
【００３６】上述したように、チャージポンプを用いた
電源電圧変換回路において、その出力部に設けられたス
イッチ素子（ＮchＭＯＳトランジスタＱｎ１２およびＰ
chＭＯＳトランジスタＱｐ１２）に対する制御パルス
（スイッチングパルス）の電圧を、本回路の起動時には
先ず第１のクランプ回路３３のダイオードＤ１１による
クランプ、起動プロセス終了後は第２のクランプ回路３
６によるクランプ、というように２段階に分けてクラン
プすることにより、特にＰchＭＯＳトランジスタＱｐ１
２に対して十分な駆動電圧をとることができる。
電源電圧変換回路において、その出力部に設けられたス
イッチ素子（ＮchＭＯＳトランジスタＱｎ１２およびＰ
chＭＯＳトランジスタＱｐ１２）に対する制御パルス
（スイッチングパルス）の電圧を、本回路の起動時には
先ず第１のクランプ回路３３のダイオードＤ１１による
クランプ、起動プロセス終了後は第２のクランプ回路３
６によるクランプ、というように２段階に分けてクラン
プすることにより、特にＰchＭＯＳトランジスタＱｐ１
２に対して十分な駆動電圧をとることができる。
【００３７】これにより、ＰchＭＯＳトランジスタＱｐ
１２において十分なスイッチング電流が得られるように
なるため、安定したＤＣ−ＤＣ変換動作が行えるように
なるとともに、変換効率を向上させることができる。特
に、ＰchＭＯＳトランジスタＱｐ１２のトランジスタサ
イズを大きくしなくても、十分なスイッチング電流が得
られるため、小面積の回路規模にて電流容量の大きな電
源電圧変換回路を実現できる。
１２において十分なスイッチング電流が得られるように
なるため、安定したＤＣ−ＤＣ変換動作が行えるように
なるとともに、変換効率を向上させることができる。特
に、ＰchＭＯＳトランジスタＱｐ１２のトランジスタサ
イズを大きくしなくても、十分なスイッチング電流が得
られるため、小面積の回路規模にて電流容量の大きな電
源電圧変換回路を実現できる。
【００３８】その効果は、しきい値Ｖｔｈが大きいトラ
ンジスタ、例えば薄膜トランジスタを用いた場合に特に
大きい。すなわち、第２のクランプ回路３６を用いるこ
とにより、ＴＦＴ回路ではその特性の改善効果が大き
い。そして、この回路を用いることで、ＴＦＴ集積化が
容易になる。このＴＦＴによる集積化の結果、表示装置
の小型化が可能になる。
ンジスタ、例えば薄膜トランジスタを用いた場合に特に
大きい。すなわち、第２のクランプ回路３６を用いるこ
とにより、ＴＦＴ回路ではその特性の改善効果が大き
い。そして、この回路を用いることで、ＴＦＴ集積化が
容易になる。このＴＦＴによる集積化の結果、表示装置
の小型化が可能になる。
【００３９】図４（Ｂ）に示す昇圧タイプのＤＤコンバ
ータにおいても、基本的な回路構成および回路動作は同
じである。
ータにおいても、基本的な回路構成および回路動作は同
じである。
【００４０】すなわち、図４（Ｂ）において、スイッチ
ングトランジスタおよび第２のクランプ用トランジスタ
（ＭＯＳトランジスタＱｐ１４，Ｑｎ１４，Ｑｎ１３）
が、図４（Ａ）の回路のＭＯＳトランジスタＱｎ１２，
Ｑｐ１２，Ｑｐ１３と逆導電型となるとともに、ダイオ
ードＤ１１がコンデンサＣ１１の他端と電源（ＶＣＣ）
との間に接続され、かつレベルシフト回路３５が本回路
の出力電圧Ｖｏｕｔを正側回路電源とし、グランドレベ
ルを負側回路電源とした構成となっており、この点が図
４（Ａ）の回路と構成上相違するのみである。
ングトランジスタおよび第２のクランプ用トランジスタ
（ＭＯＳトランジスタＱｐ１４，Ｑｎ１４，Ｑｎ１３）
が、図４（Ａ）の回路のＭＯＳトランジスタＱｎ１２，
Ｑｐ１２，Ｑｐ１３と逆導電型となるとともに、ダイオ
ードＤ１１がコンデンサＣ１１の他端と電源（ＶＣＣ）
との間に接続され、かつレベルシフト回路３５が本回路
の出力電圧Ｖｏｕｔを正側回路電源とし、グランドレベ
ルを負側回路電源とした構成となっており、この点が図
４（Ａ）の回路と構成上相違するのみである。
【００４１】回路動作上においても、基本的には、図４
（Ａ）の回路と全く同じである。異なるのは、スイッチ
ングパルス電圧（制御パルス電圧）が起動時に先ずダイ
オードクランプされ、起動プロセス終了時にＶＣＣレベ
ル（正側の回路電源電位）にクランプされ、また出力電
圧Ｖｏｕｔとして電源電圧ＶＣＣの２倍の電圧値２×Ｖ
ＣＣが導出される点だけである。図５（Ｂ）に、図４
（Ｂ）の回路におけるノードＡ〜Ｇの各信号波形Ａ〜Ｇ
のタイミングチャートを示す。
（Ａ）の回路と全く同じである。異なるのは、スイッチ
ングパルス電圧（制御パルス電圧）が起動時に先ずダイ
オードクランプされ、起動プロセス終了時にＶＣＣレベ
ル（正側の回路電源電位）にクランプされ、また出力電
圧Ｖｏｕｔとして電源電圧ＶＣＣの２倍の電圧値２×Ｖ
ＣＣが導出される点だけである。図５（Ｂ）に、図４
（Ｂ）の回路におけるノードＡ〜Ｇの各信号波形Ａ〜Ｇ
のタイミングチャートを示す。
【００４２】ここでは、チャージポンプ型電源電圧変換
回路の回路例について説明したが、これは一例に過ぎ
ず、表示エリア部１２と共に同一基板上に一体的に集積
する電源電圧変換回路１５としては、上記の回路例のも
のに限定されるものではない。
回路の回路例について説明したが、これは一例に過ぎ
ず、表示エリア部１２と共に同一基板上に一体的に集積
する電源電圧変換回路１５としては、上記の回路例のも
のに限定されるものではない。
【００４３】なお、上記実施形態では、アクティブマト
リクス型液晶表示装置に適用した場合を例に採って説明
したが、これに限られるものではなく、エレクトロルミ
ネッセンス（ＥＬ）素子を各画素の電気光学素子として
用いたＥＬ表示装置などの他のアクティブマトリクス型
表示装置にも同様に適用可能である。
リクス型液晶表示装置に適用した場合を例に採って説明
したが、これに限られるものではなく、エレクトロルミ
ネッセンス（ＥＬ）素子を各画素の電気光学素子として
用いたＥＬ表示装置などの他のアクティブマトリクス型
表示装置にも同様に適用可能である。
【００４４】また、本発明に係るアクティブマトリクス
型表示装置は、パーソナルコンピュータ、ワードプロセ
ッサ等のＯＡ機器やテレビジョン受像機などのディスプ
レイとして用いられる外、特に装置本体の小型化、コン
パクト化が進められている携帯電話機やＰＤＡなどの携
帯端末の表示部として用いて好適なものである。
型表示装置は、パーソナルコンピュータ、ワードプロセ
ッサ等のＯＡ機器やテレビジョン受像機などのディスプ
レイとして用いられる外、特に装置本体の小型化、コン
パクト化が進められている携帯電話機やＰＤＡなどの携
帯端末の表示部として用いて好適なものである。
【００４５】図６は、本発明が適用される携帯端末、例
えば携帯電話機の構成の概略を示す外観図である。
えば携帯電話機の構成の概略を示す外観図である。
【００４６】本例に係る携帯電話機は、装置筐体４１の
前面側に、スピーカ部４２、表示部４３、操作部４４お
よびマイク部４５が上部側から順に配置された構成とな
っている。かかる構成の携帯電話機において、表示部４
３には例えば液晶表示装置が用いられ、この液晶表示装
置として、先述した実施形態に係るアクティブマトリク
ス型液晶表示装置が用いられる。
前面側に、スピーカ部４２、表示部４３、操作部４４お
よびマイク部４５が上部側から順に配置された構成とな
っている。かかる構成の携帯電話機において、表示部４
３には例えば液晶表示装置が用いられ、この液晶表示装
置として、先述した実施形態に係るアクティブマトリク
ス型液晶表示装置が用いられる。
【００４７】このように、携帯電話機などの携帯端末に
おいて、先述した実施形態に係るアクティブマトリクス
型液晶表示装置を表示部４３として用いることにより、
当該液晶表示装置が装置全体の低コスト化、さらには薄
型化、コンパクト化を図ることができるため、端末本体
の低コスト化、さらには薄型化、コンパクト化に大きく
寄与できる利点がある。
おいて、先述した実施形態に係るアクティブマトリクス
型液晶表示装置を表示部４３として用いることにより、
当該液晶表示装置が装置全体の低コスト化、さらには薄
型化、コンパクト化を図ることができるため、端末本体
の低コスト化、さらには薄型化、コンパクト化に大きく
寄与できる利点がある。
【００４８】
【発明の効果】以上説明したように、本発明によれば、
画素がマトリクス状に配置されてなる表示エリア部を備
えたアクティブマトリクス型表示装置において、電源電
圧変換回路を構成する少なくともトランジスタ回路を、
表示エリア部と共に同一基板上に同一プロセスを用いて
作成するようにしたことにより、製造プロセスを簡略化
できるため低コスト化が図れる、また集積化に伴って装
置本体の薄型化、コンパクト化が図れる。
画素がマトリクス状に配置されてなる表示エリア部を備
えたアクティブマトリクス型表示装置において、電源電
圧変換回路を構成する少なくともトランジスタ回路を、
表示エリア部と共に同一基板上に同一プロセスを用いて
作成するようにしたことにより、製造プロセスを簡略化
できるため低コスト化が図れる、また集積化に伴って装
置本体の薄型化、コンパクト化が図れる。
【図１】本発明の一実施形態に係るアクティブマトリク
ス型表示装置の構成例を示す概略構成図である。
ス型表示装置の構成例を示す概略構成図である。
【図２】液晶表示装置の表示エリア部の構成例を示す回
路図である。
路図である。
【図３】Ｈドライバの具体的な構成の一例を示すブロッ
ク図である。
ク図である。
【図４】チャージポンプ型電源電圧変換回路の一構成例
を示す回路図であり、（Ａ）は負電圧発生タイプを、
（Ｂ）は昇圧タイプをそれぞれ示している。
を示す回路図であり、（Ａ）は負電圧発生タイプを、
（Ｂ）は昇圧タイプをそれぞれ示している。
【図５】チャージポンプ型電源電圧変換回路の回路動作
を説明するためのタイミングチャートであり、（Ａ）は
負電圧発生タイプの場合を、（Ｂ）は昇圧タイプの場合
をそれぞれ示している。
を説明するためのタイミングチャートであり、（Ａ）は
負電圧発生タイプの場合を、（Ｂ）は昇圧タイプの場合
をそれぞれ示している。
【図６】本発明に係る携帯端末である携帯電話機の構成
の概略を示す外観図である。
の概略を示す外観図である。
１１…ガラス基板、１２…表示エリア部、１３Ｕ，１３
Ｄ…Ｈドライバ（水平駆動回路）、１４…Ｖドライバ
（垂直駆動回路）、１５…電源電圧変換回路、２３…単
位画素、３１…ＣＭＯＳインバータ、３２，３４…パル
ス発生源、３３…第１のクランプ回路、３５…レベルシ
フト回路、３６…第２のクランプ回路
Ｄ…Ｈドライバ（水平駆動回路）、１４…Ｖドライバ
（垂直駆動回路）、１５…電源電圧変換回路、２３…単
位画素、３１…ＣＭＯＳインバータ、３２，３４…パル
ス発生源、３３…第１のクランプ回路、３５…レベルシ
フト回路、３６…第２のクランプ回路
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６１２ Ｇ０９Ｇ 3/20 ６１２Ｄ ５Ｇ４３５ ６８０ ６８０Ｇ 3/30 3/30 Ｚ 3/36 3/36 Ｆターム(参考） 2H092 JA24 NA25 PA01 2H093 NA16 NC01 NC34 ND42 ND54 NE01 5C006 AA16 AF83 AF84 BB16 BC03 BC12 BC20 BF03 BF04 BF11 BF34 BF36 BF37 BF42 BF45 BF46 EB05 FA41 FA51 5C080 AA10 BB05 DD22 DD27 DD28 FF03 FF11 JJ02 JJ03 JJ04 5C094 AA15 AA44 BA27 BA43 CA19 DB04 EA04 EA07 EB02 HA10 5G435 AA00 AA17 AA18 BB05 BB12 EE33 EE37 GG21 KK05 LL07
Claims (8)
- 【請求項１】 電気光学素子を有する画素がマトリクス
状に配置されてなる表示エリア部と、 前記表示エリア部の各画素を行単位で選択する垂直駆動
回路と、 前記垂直駆動回路によって選択された行の各画素に対し
て画像信号を供給する水平駆動回路と、 単一の直流電圧を電圧値の異なる複数種類の直流電圧に
変換して前記垂直駆動回路および前記水平駆動回路に与
える電源電圧変換回路とを具備し、 前記電源電圧変換回路を構成する少なくともトランジス
タ回路が、前記表示エリア部と同一基板上に同一プロセ
スを用いて作成されることを特徴とするアクティブマト
リクス型表示装置。 - 【請求項２】 前記表示エリア部の各画素において、前
記電気光学素子を駆動する能動素子が薄膜トランジスタ
からなり、 前記トランジスタ回路は薄膜トランジスタを用いて構成
されることを特徴とする請求項１記載のアクティブマト
リクス型表示装置。 - 【請求項３】 前記電源電圧変換回路は、前記基板上に
おいて前記水平駆動回路が配置されていない辺のいずれ
かに配置されることを特徴とする請求項１記載のアクテ
ィブマトリクス型表示装置。 - 【請求項４】 前記電気光学素子が液晶セルであること
を特徴とする請求項１記載のアクティブマトリクス型表
示装置。 - 【請求項５】 前記電気光学素子がエレクトロルミネッ
センス素子であることを特徴とする請求項１記載のアク
ティブマトリクス型表示装置。 - 【請求項６】 表示部として、 電気光学素子を有する画素がマトリクス状に配置されて
なる表示エリア部と、 前記表示エリア部の各画素を行単位で選択する垂直駆動
回路と、 前記垂直駆動回路によって選択された行の各画素に対し
て画像信号を供給する水平駆動回路と、 単一の直流電圧を電圧値の異なる複数種類の直流電圧に
変換して前記垂直駆動回路および前記水平駆動回路に与
える電源電圧変換回路とを具備し、 前記電源電圧変換回路を構成する少なくともトランジス
タ回路が、前記表示エリア部と同一基板上に同一プロセ
スを用いて作成されてなるアクティブマトリクス型表示
装置を用いたことを特徴とする携帯端末。 - 【請求項７】 前記アクティブマトリクス型表示装置
は、前記電気光学素子として液晶セルを用いた液晶表示
装置であることを特徴とする請求項６記載の携帯端末。 - 【請求項８】 前記アクティブマトリクス型表示装置
は、前記電気光学素子としてエレクトロルミネッセンス
素子を用いたエレクトロルミネッセンス表示装置である
ことを特徴とする請求項６記載の携帯端末。
Priority Applications (12)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000372353A JP2002175027A (ja) | 2000-12-07 | 2000-12-07 | アクティブマトリクス型表示装置およびこれを用いた携帯端末 |
| TW090130103A TW529003B (en) | 2000-12-06 | 2001-12-05 | Power voltage conversion circuit and its control method, display device and portable terminal apparatus |
| CN2006101016322A CN1917024B (zh) | 2000-12-06 | 2001-12-06 | 显示器以及便携终端 |
| EP01270009.2A EP1304791A4 (en) | 2000-12-06 | 2001-12-06 | SOURCE VOLTAGE IMPLEMENTATION CIRCUIT AND ITS CONTROL METHOD, DISPLAY AND CONVERTIBLE DEVICE |
| KR1020027009914A KR100877734B1 (ko) | 2000-12-06 | 2001-12-06 | 전원전압 변환회로 및 그 제어방법과 표시장치 및 휴대단말 |
| KR1020087008365A KR100911041B1 (ko) | 2000-12-06 | 2001-12-06 | 전원전압 변환회로 및 그 제어방법과 표시장치 및 휴대단말 |
| CNB018070388A CN1252901C (zh) | 2000-12-06 | 2001-12-06 | 变换电路及其控制方法,和显示器以及便携终端 |
| US10/182,873 US7205989B2 (en) | 2000-12-06 | 2001-12-06 | Power supply voltage converting circuit control method thereof display apparatus and portable terminal |
| PCT/JP2001/010694 WO2002047243A1 (fr) | 2000-12-06 | 2001-12-06 | Circuit de conversion d'une tension de source, procede de commande de ce circuit, affichage, et terminal portatif |
| US11/109,755 US7336273B2 (en) | 2000-12-06 | 2005-04-20 | Power supply voltage converting circuit, control method thereof, display apparatus, and portable terminal |
| US11/109,644 US7148886B2 (en) | 2000-12-06 | 2005-04-20 | Power supply voltage converting circuit, control method thereof, display apparatus, and portable terminal |
| US11/351,115 US7528828B2 (en) | 2000-12-06 | 2006-02-10 | Power supply voltage converting circuit, control method thereof, display apparatus, and portable terminal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000372353A JP2002175027A (ja) | 2000-12-07 | 2000-12-07 | アクティブマトリクス型表示装置およびこれを用いた携帯端末 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002175027A true JP2002175027A (ja) | 2002-06-21 |
| JP2002175027A5 JP2002175027A5 (ja) | 2007-08-16 |
Family
ID=18841910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000372353A Pending JP2002175027A (ja) | 2000-12-06 | 2000-12-07 | アクティブマトリクス型表示装置およびこれを用いた携帯端末 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002175027A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002207441A (ja) * | 2001-01-11 | 2002-07-26 | Toshiba Corp | 平面表示装置 |
| JP2004146082A (ja) * | 2002-10-21 | 2004-05-20 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2007033582A (ja) * | 2005-07-25 | 2007-02-08 | Hitachi Displays Ltd | 表示装置 |
| US7369143B2 (en) | 2002-10-21 | 2008-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| CN100439982C (zh) * | 2004-02-13 | 2008-12-03 | 日本电气株式会社 | 有源矩阵型半导体器件 |
| JP2009099777A (ja) * | 2007-10-17 | 2009-05-07 | Sony Corp | 表示装置と電子機器 |
| US7821511B2 (en) | 2003-05-20 | 2010-10-26 | Sony Corporation | Power supply voltage converting circuit, method for controlling the same, display device, and mobile terminal |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05333378A (ja) * | 1992-06-04 | 1993-12-17 | Hitachi Ltd | 薄膜デバイスおよびその製造方法 |
| JPH08201763A (ja) * | 1995-01-31 | 1996-08-09 | Sharp Corp | 画像表示装置 |
| JPH11271795A (ja) * | 1998-03-25 | 1999-10-08 | Toshiba Electronic Engineering Corp | テープキャリアパッケージ |
| JP2000193929A (ja) * | 1998-12-28 | 2000-07-14 | Casio Comput Co Ltd | 液晶表示装置 |
| JP2000330527A (ja) * | 1999-03-18 | 2000-11-30 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2001343945A (ja) * | 2000-05-31 | 2001-12-14 | Toshiba Corp | 平面表示装置 |
-
2000
- 2000-12-07 JP JP2000372353A patent/JP2002175027A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05333378A (ja) * | 1992-06-04 | 1993-12-17 | Hitachi Ltd | 薄膜デバイスおよびその製造方法 |
| JPH08201763A (ja) * | 1995-01-31 | 1996-08-09 | Sharp Corp | 画像表示装置 |
| JPH11271795A (ja) * | 1998-03-25 | 1999-10-08 | Toshiba Electronic Engineering Corp | テープキャリアパッケージ |
| JP2000193929A (ja) * | 1998-12-28 | 2000-07-14 | Casio Comput Co Ltd | 液晶表示装置 |
| JP2000330527A (ja) * | 1999-03-18 | 2000-11-30 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2001343945A (ja) * | 2000-05-31 | 2001-12-14 | Toshiba Corp | 平面表示装置 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002207441A (ja) * | 2001-01-11 | 2002-07-26 | Toshiba Corp | 平面表示装置 |
| JP4690554B2 (ja) * | 2001-01-11 | 2011-06-01 | 東芝モバイルディスプレイ株式会社 | 平面表示装置 |
| JP2004146082A (ja) * | 2002-10-21 | 2004-05-20 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US7369143B2 (en) | 2002-10-21 | 2008-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US8144144B2 (en) | 2002-10-21 | 2012-03-27 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US7821511B2 (en) | 2003-05-20 | 2010-10-26 | Sony Corporation | Power supply voltage converting circuit, method for controlling the same, display device, and mobile terminal |
| KR101053249B1 (ko) * | 2003-05-20 | 2011-08-01 | 소니 주식회사 | 전원전압 변환회로 및 그 제어방법과 표시장치 및 휴대단말 |
| CN100439982C (zh) * | 2004-02-13 | 2008-12-03 | 日本电气株式会社 | 有源矩阵型半导体器件 |
| US8264476B2 (en) | 2004-02-13 | 2012-09-11 | Nlt Technologies, Ltd. | Active matrix type semiconductor device |
| JP2007033582A (ja) * | 2005-07-25 | 2007-02-08 | Hitachi Displays Ltd | 表示装置 |
| US8212801B2 (en) | 2005-07-25 | 2012-07-03 | Hitachi Displays, Ltd. | Booster circuit and display device |
| JP2009099777A (ja) * | 2007-10-17 | 2009-05-07 | Sony Corp | 表示装置と電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100877734B1 (ko) | 전원전압 변환회로 및 그 제어방법과 표시장치 및 휴대단말 | |
| KR100865542B1 (ko) | 표시장치용 타이밍 발생회로 및 이것을 탑재한 표시장치 | |
| KR100858682B1 (ko) | 표시 장치 및 그 구동 방법 및 휴대형 단말 기기 | |
| JP2003169466A (ja) | 電源発生回路、表示装置および携帯端末装置 | |
| JP2002175026A (ja) | アクティブマトリクス型表示装置およびこれを用いた携帯端末 | |
| JP2002175053A (ja) | アクティブマトリクス型表示装置およびこれを用いた携帯端末 | |
| JP2002175049A (ja) | アクティブマトリクス型表示装置およびこれを用いた携帯端末 | |
| JP4106865B2 (ja) | アクティブマトリクス型表示装置および携帯端末 | |
| JP4042627B2 (ja) | 電源電圧変換回路およびその制御方法、ならびに表示装置および携帯端末 | |
| JP4696353B2 (ja) | アクティブマトリクス型表示装置およびこれを用いた携帯端末 | |
| JP2002175027A (ja) | アクティブマトリクス型表示装置およびこれを用いた携帯端末 | |
| JP4654509B2 (ja) | 電源電圧変換回路およびその制御方法、ならびに表示装置および携帯端末 | |
| US20050024317A1 (en) | Display device | |
| JP2002174823A (ja) | アクティブマトリクス型液晶表示装置およびこれを用いた携帯端末 | |
| JP2002175021A (ja) | アクティブマトリクス型表示装置およびこれを用いた携帯端末 | |
| JP2004229440A (ja) | チャージポンプ式ｄｃ−ｄｃコンバータ | |
| JPH10293560A (ja) | 液晶表示装置およびその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070629 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070629 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091008 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091008 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100712 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100928 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110308 |