JP2002170924A - 積層型半導体装置および実装基板 - Google Patents
積層型半導体装置および実装基板Info
- Publication number
- JP2002170924A JP2002170924A JP2000363705A JP2000363705A JP2002170924A JP 2002170924 A JP2002170924 A JP 2002170924A JP 2000363705 A JP2000363705 A JP 2000363705A JP 2000363705 A JP2000363705 A JP 2000363705A JP 2002170924 A JP2002170924 A JP 2002170924A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- wiring board
- connection terminals
- external circuit
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 156
- 239000004020 conductor Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims description 27
- 230000002093 peripheral effect Effects 0.000 abstract description 6
- 238000010030 laminating Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 25
- 230000035882 stress Effects 0.000 description 19
- 229910000679 solder Inorganic materials 0.000 description 14
- 238000000034 method Methods 0.000 description 8
- 238000005452 bending Methods 0.000 description 6
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 239000002241 glass-ceramic Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 229910020816 Sn Pb Inorganic materials 0.000 description 1
- 229910020922 Sn-Pb Inorganic materials 0.000 description 1
- 229910008783 Sn—Pb Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052863 mullite Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Combinations Of Printed Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】本発明は、外部回路基板との電気的接続性に優
れ、信頼性の高い積層型半導体装置および実装基板を提
供する。 【解決手段】絶縁基板１３の内部に導体層１５を有する
配線基板３と、該配線基板３の表面に設けられた半導体
素子５とを具備する半導体装置７を複数積み重ねてなる
とともに、上下の前記半導体装置７間および最下層の前
記半導体装置７の下面に、前記配線基板３の導体層１５
と電気的に接続する接続端子２３を複数設け、該接続端
子群２５の外周部に前記配線基板３の導体層１５と電気
的に接続しない補助接続端子２７を設ける。
れ、信頼性の高い積層型半導体装置および実装基板を提
供する。 【解決手段】絶縁基板１３の内部に導体層１５を有する
配線基板３と、該配線基板３の表面に設けられた半導体
素子５とを具備する半導体装置７を複数積み重ねてなる
とともに、上下の前記半導体装置７間および最下層の前
記半導体装置７の下面に、前記配線基板３の導体層１５
と電気的に接続する接続端子２３を複数設け、該接続端
子群２５の外周部に前記配線基板３の導体層１５と電気
的に接続しない補助接続端子２７を設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子を搭載
した半導体装置に関し、特に、積層型半導体装置および
実装基板に関するものである。
した半導体装置に関し、特に、積層型半導体装置および
実装基板に関するものである。
【０００２】
【従来技術】近年、半導体素子の高速化および高集積
化、ならびに携帯機器の急速な普及に伴い、電子機器の
小型、軽量化の要求が高まっている。これに伴い半導体
素子や電子部品の高密度実装技術の開発が進められてい
るが、電子機器の内部では、実装面積が限られており、
伝送速度に関する考慮から半導体素子を近接して設置す
ることが要求され、よりコンパクトな実装技術が必要と
なっている。
化、ならびに携帯機器の急速な普及に伴い、電子機器の
小型、軽量化の要求が高まっている。これに伴い半導体
素子や電子部品の高密度実装技術の開発が進められてい
るが、電子機器の内部では、実装面積が限られており、
伝送速度に関する考慮から半導体素子を近接して設置す
ることが要求され、よりコンパクトな実装技術が必要と
なっている。
【０００３】一般に、半導体素子は、トランジスタの集
積度の増加とともに、半導体素子に形成される電極数が
増加するため、これを収納する配線基板の端子数を増や
す必要がある。ところが、電極数が増大すると、配線基
板自体の寸法が大きくなり、実装面積の増大につながっ
ている。
積度の増加とともに、半導体素子に形成される電極数が
増加するため、これを収納する配線基板の端子数を増や
す必要がある。ところが、電極数が増大すると、配線基
板自体の寸法が大きくなり、実装面積の増大につながっ
ている。
【０００４】このため、近年では、高密度実装に対応し
た配線基板はその下面にハンダを含有する接続端子を格
子状に配置して形成し、表面実装を可能としたボールグ
リッドアレイ（ＢＧＡ）型の配線基板が主流となってい
る。このようなＢＧＡ型配線基板の中でも、さらに実装
面積を低減するため、配線基板のサイズを、より半導体
素子のサイズに近づけたチップスケールパッケージ（Ｃ
ＳＰ）と言われる小型の配線基板への移行が進んでい
る。
た配線基板はその下面にハンダを含有する接続端子を格
子状に配置して形成し、表面実装を可能としたボールグ
リッドアレイ（ＢＧＡ）型の配線基板が主流となってい
る。このようなＢＧＡ型配線基板の中でも、さらに実装
面積を低減するため、配線基板のサイズを、より半導体
素子のサイズに近づけたチップスケールパッケージ（Ｃ
ＳＰ）と言われる小型の配線基板への移行が進んでい
る。
【０００５】これらの取り組みは配線基板を平面的（二
次元的）に外部回路基板に実装することを前提としてお
り、半導体素子の合計面積よりも実装面積を削減するこ
とは原理的に不可能である。すなわち、二次元的な実装
方式には高密度化に限界がある。
次元的）に外部回路基板に実装することを前提としてお
り、半導体素子の合計面積よりも実装面積を削減するこ
とは原理的に不可能である。すなわち、二次元的な実装
方式には高密度化に限界がある。
【０００６】このため、半導体素子を配線基板に搭載し
た半導体装置自体を３次元的に積層する積層型半導体装
置が提案されている。このような積層型半導体装置とし
ては、例えば、特開平６−１３５４１号公報に開示され
たものが知られている。
た半導体装置自体を３次元的に積層する積層型半導体装
置が提案されている。このような積層型半導体装置とし
ては、例えば、特開平６−１３５４１号公報に開示され
たものが知られている。
【０００７】この公報に開示された積層型半導体装置で
は、上方および下方の半導体装置の配線基板に、窒化ア
ルミニウム質セラミックスのような高熱伝導性材料を用
い、それらの半導体装置が隣合う上下層の界面側にハン
ダバンプを形成して接合されている。
は、上方および下方の半導体装置の配線基板に、窒化ア
ルミニウム質セラミックスのような高熱伝導性材料を用
い、それらの半導体装置が隣合う上下層の界面側にハン
ダバンプを形成して接合されている。
【０００８】このように、半導体装置を３次元的に積み
重ねて構成した実装方式は、従来の２次元的に配置した
半導体装置の実装よりも、さらに半導体素子および電子
部品の高密度化を図ることができ、半導体素子ならびに
それを搭載した半導体装置間の配線長を短縮できること
から、半導体素子の駆動回路から発信される信号伝送の
高速化につながるものである。
重ねて構成した実装方式は、従来の２次元的に配置した
半導体装置の実装よりも、さらに半導体素子および電子
部品の高密度化を図ることができ、半導体素子ならびに
それを搭載した半導体装置間の配線長を短縮できること
から、半導体素子の駆動回路から発信される信号伝送の
高速化につながるものである。
【０００９】
【発明が解決しようとする課題】しかしながら、上記特
開平６−１３５４１号公報では、積層型半導体装置を構
成する上方および下方の配線基板の材料として、窒化ア
ルミニウム質セラミックスのような高熱伝導性材料を用
い、それらの配線基板は、隣合う上下層の界面側に設け
られた接続端子によって、物理的および電気的に接合さ
れている。
開平６−１３５４１号公報では、積層型半導体装置を構
成する上方および下方の配線基板の材料として、窒化ア
ルミニウム質セラミックスのような高熱伝導性材料を用
い、それらの配線基板は、隣合う上下層の界面側に設け
られた接続端子によって、物理的および電気的に接合さ
れている。
【００１０】このような積層型半導体装置をガラス−エ
ポキシ樹脂複合材料やガラス−ポリイミド樹脂複合材料
などの有機樹脂を含むプリント基板などの外部回路基板
へ実装した場合、使用環境や半導体素子の駆動、停止に
伴う発熱、冷却の繰返しによって、外部回路基板と積層
型半導体装置との接続性が損なわれ、従来の単層型の半
導体装置に比べて、長期にわたり安定な接続を維持でき
ないという問題があった。
ポキシ樹脂複合材料やガラス−ポリイミド樹脂複合材料
などの有機樹脂を含むプリント基板などの外部回路基板
へ実装した場合、使用環境や半導体素子の駆動、停止に
伴う発熱、冷却の繰返しによって、外部回路基板と積層
型半導体装置との接続性が損なわれ、従来の単層型の半
導体装置に比べて、長期にわたり安定な接続を維持でき
ないという問題があった。
【００１１】この信頼性の低下は、主として半導体装置
を構成する配線基板と外部回路基板との熱膨張係数差に
起因する熱応力が接続端子に繰り返し作用するにより、
接続端子が疲労し、最終的にクラック等が発生するため
と考えられる。
を構成する配線基板と外部回路基板との熱膨張係数差に
起因する熱応力が接続端子に繰り返し作用するにより、
接続端子が疲労し、最終的にクラック等が発生するため
と考えられる。
【００１２】このような接続端子に発生するクラックに
関して、外部回路基板に実装する半導体装置が単層であ
れば、剛性はさほど高くないため、配線基板の反りによ
って熱膨張差を緩和することができるが、複数の半導体
装置を積層した積層型半導体装置では、剛性が高くなる
ため、反りによって熱膨張差を緩和することができず、
熱応力による熱疲労破壊が接続端子に発生しやすくな
る。
関して、外部回路基板に実装する半導体装置が単層であ
れば、剛性はさほど高くないため、配線基板の反りによ
って熱膨張差を緩和することができるが、複数の半導体
装置を積層した積層型半導体装置では、剛性が高くなる
ため、反りによって熱膨張差を緩和することができず、
熱応力による熱疲労破壊が接続端子に発生しやすくな
る。
【００１３】このように、熱疲労破壊は積層型半導体装
置と外部回路基板とを接続している接続端子において最
も発生しやすいものであるが、半導体装置同士を接続し
ている接続端子においても同様に熱疲労破壊が発生する
という問題があった。
置と外部回路基板とを接続している接続端子において最
も発生しやすいものであるが、半導体装置同士を接続し
ている接続端子においても同様に熱疲労破壊が発生する
という問題があった。
【００１４】従って、本発明は、半導体装置間および半
導体装置と外部回路基板との電気的接続性に優れ、長期
間安定した接続を維持できる積層型半導体装置および実
装基板を提供することを目的とする。
導体装置と外部回路基板との電気的接続性に優れ、長期
間安定した接続を維持できる積層型半導体装置および実
装基板を提供することを目的とする。
【００１５】
【課題を解決するための手段】本発明の積層型半導体装
置では、絶縁基板の内部に導体層を有する配線基板と、
該配線基板の表面に設けられた半導体素子とを具備する
半導体装置を複数積み重ねてなるとともに、上下の前記
半導体装置間および最下層の前記半導体装置の下面に、
前記配線基板の導体層と電気的に接続する接続端子を複
数設け、該接続端子群の外周部に前記配線基板の導体層
と電気的に接続しない補助接続端子を設けたことを特徴
とするものである。
置では、絶縁基板の内部に導体層を有する配線基板と、
該配線基板の表面に設けられた半導体素子とを具備する
半導体装置を複数積み重ねてなるとともに、上下の前記
半導体装置間および最下層の前記半導体装置の下面に、
前記配線基板の導体層と電気的に接続する接続端子を複
数設け、該接続端子群の外周部に前記配線基板の導体層
と電気的に接続しない補助接続端子を設けたことを特徴
とするものである。
【００１６】このような構成によれば、半導体装置が外
部回路基板に積み重ねられた構成においても、半導体装
置の下面に形成された接続端子に発生する応力を補助接
続端子が支えるとともに、補助接続端子自体の変形によ
って応力を吸収できるため、例え、積層された半導体装
置であっても、接続端子群におけるハンダの疲労断線を
防止し接続信頼性を飛躍的に向上できる。
部回路基板に積み重ねられた構成においても、半導体装
置の下面に形成された接続端子に発生する応力を補助接
続端子が支えるとともに、補助接続端子自体の変形によ
って応力を吸収できるため、例え、積層された半導体装
置であっても、接続端子群におけるハンダの疲労断線を
防止し接続信頼性を飛躍的に向上できる。
【００１７】本発明の積層型半導体装置では、最下層の
半導体装置の熱膨張係数が、上層の半導体装置の熱膨張
係数よりも大きいことが望ましい。
半導体装置の熱膨張係数が、上層の半導体装置の熱膨張
係数よりも大きいことが望ましい。
【００１８】例えば、半導体装置を外部回路基板に積層
して接続した場合に、半導体装置と外部回路基板との熱
膨張差により、特に、最下層の半導体装置に発生する応
力を緩和でき、接続端子群の疲労断線を防止し接続信頼
性を飛躍的に向上できる。
して接続した場合に、半導体装置と外部回路基板との熱
膨張差により、特に、最下層の半導体装置に発生する応
力を緩和でき、接続端子群の疲労断線を防止し接続信頼
性を飛躍的に向上できる。
【００１９】本発明の積層型半導体装置では、積層され
た前記半導体装置の熱膨張係数が、下層ほど大きくなる
ことが望ましい。
た前記半導体装置の熱膨張係数が、下層ほど大きくなる
ことが望ましい。
【００２０】例えば、半導体装置が外部回路基板に実装
された構造において、使用環境あるいは半導体素子の駆
動により温度変化が発生した場合にも、外部回路基板と
ともに積層型半導体装置が凹状に且つ曲率中心が同じに
なるように変形するため、接続端子の上下層の熱膨張差
による歪を小さくすることができ、外部回路基板と半導
体装置、および半導体装置同士を接続している接続端子
の断線を防止し、接続信頼性を高めることができる。
された構造において、使用環境あるいは半導体素子の駆
動により温度変化が発生した場合にも、外部回路基板と
ともに積層型半導体装置が凹状に且つ曲率中心が同じに
なるように変形するため、接続端子の上下層の熱膨張差
による歪を小さくすることができ、外部回路基板と半導
体装置、および半導体装置同士を接続している接続端子
の断線を防止し、接続信頼性を高めることができる。
【００２１】本発明の積層型半導体装置では、配線基板
の主面が四角形状をなし、この配線基板の主面に、配線
基板の外形に対応するように四角形状の接続端子群を設
け、さらに、配線基板の主面の角部に補助接続端子を設
けることが望ましい。
の主面が四角形状をなし、この配線基板の主面に、配線
基板の外形に対応するように四角形状の接続端子群を設
け、さらに、配線基板の主面の角部に補助接続端子を設
けることが望ましい。
【００２２】四角形状の配線基板では、その角部近傍に
形成された接続端子に最も高い応力が発生し疲労断線が
起こりやすくなることが知られているが、本発明では、
配線基板の下面に形成された接続端子に発生する応力
を、より効果的に補助接続端子が支え、接続端子群にお
けるハンダの疲労断線を防止し接続信頼性をさらに向上
できる。
形成された接続端子に最も高い応力が発生し疲労断線が
起こりやすくなることが知られているが、本発明では、
配線基板の下面に形成された接続端子に発生する応力
を、より効果的に補助接続端子が支え、接続端子群にお
けるハンダの疲労断線を防止し接続信頼性をさらに向上
できる。
【００２３】本発明の実装基板は、上記の積層型半導体
装置が、最下層の半導体装置の下面に形成された接続端
子および補助接続端子を介して外部回路基板に接続され
たものである。
装置が、最下層の半導体装置の下面に形成された接続端
子および補助接続端子を介して外部回路基板に接続され
たものである。
【００２４】このような構成によれば、例えば、積層さ
れる各半導体装置に比較して大きな熱膨張差を有する外
部回路基板に接続された場合であっても、例えば、半導
体装置の角部に特に電気的に接続されていない補助接続
端子を形成することにより、接続端子群に発生する応力
を補助接続端子が支え、接続端子群におけるハンダの疲
労断線を防止し接続信頼性を向上できる。
れる各半導体装置に比較して大きな熱膨張差を有する外
部回路基板に接続された場合であっても、例えば、半導
体装置の角部に特に電気的に接続されていない補助接続
端子を形成することにより、接続端子群に発生する応力
を補助接続端子が支え、接続端子群におけるハンダの疲
労断線を防止し接続信頼性を向上できる。
【００２５】本発明の実装基板は、外部回路基板と接合
される最下層の配線基板の熱膨張係数が、上層の配線基
板の熱膨張係数よりも大きく、且つ前記外部回路基板の
熱膨張係数よりも小さいことが望ましい。
される最下層の配線基板の熱膨張係数が、上層の配線基
板の熱膨張係数よりも大きく、且つ前記外部回路基板の
熱膨張係数よりも小さいことが望ましい。
【００２６】このような構成によれば、例えば、外部回
路基板の熱膨張係数が、その上に接合される半導体装置
に比較して大きい場合に、外部回路基板とその直上に接
合された半導体装置との熱膨張差により、実装基板が凹
状に反り、発生する応力をより効果的に緩和でき、接続
端子の疲労断線を防止し接続信頼性を向上できる。
路基板の熱膨張係数が、その上に接合される半導体装置
に比較して大きい場合に、外部回路基板とその直上に接
合された半導体装置との熱膨張差により、実装基板が凹
状に反り、発生する応力をより効果的に緩和でき、接続
端子の疲労断線を防止し接続信頼性を向上できる。
【００２７】
【発明の実施の形態】（構造）本発明の積層型半導体装
置および半導体装置が実装された実装基板の一形態につ
いて、図１の概略断面図をもとに詳細に説明する。
置および半導体装置が実装された実装基板の一形態につ
いて、図１の概略断面図をもとに詳細に説明する。
【００２８】本発明の積層型半導体装置１は、配線基板
３の上面に半導体素子５が設けられた半導体装置７を複
数重ねて構成され、この積層型半導体装置１が、さらに
外部回路基板９に接合され、実装基板１１が構成されて
いる。
３の上面に半導体素子５が設けられた半導体装置７を複
数重ねて構成され、この積層型半導体装置１が、さらに
外部回路基板９に接合され、実装基板１１が構成されて
いる。
【００２９】この半導体装置７を構成している配線基板
３は絶縁基板１３の内部に導体層１５を形成して構成さ
れ、また、その上面および下面には複数の接続パッド１
７が形成され、導体層１５と接続パッド１７とはビアホ
ール導体１９を介して接続され、さらに、配線基板３の
上面の半導体素子５と接続パッド１７とはワイヤ２１に
よって接続されている。
３は絶縁基板１３の内部に導体層１５を形成して構成さ
れ、また、その上面および下面には複数の接続パッド１
７が形成され、導体層１５と接続パッド１７とはビアホ
ール導体１９を介して接続され、さらに、配線基板３の
上面の半導体素子５と接続パッド１７とはワイヤ２１に
よって接続されている。
【００３０】また、上から２層目以降の半導体装置７の
配線基板３の上下面にも複数の接続パッド１７が形成さ
れ、内部の導体層１５とビアホール導体１９を介してそ
れぞれ接続されている。
配線基板３の上下面にも複数の接続パッド１７が形成さ
れ、内部の導体層１５とビアホール導体１９を介してそ
れぞれ接続されている。
【００３１】そして、各配線基板３の接続パッド１７は
接続端子２３によりそれぞれ相互に、機械的および電気
的に接続されている。
接続端子２３によりそれぞれ相互に、機械的および電気
的に接続されている。
【００３２】また、複数の接続端子２３の集合体である
接続端子群２５の外周部には、各配線基板３の接続パッ
ド１７には接続されているが、導体層１５には接続され
ていない補助接続端子２７が設けられ、機械的に上下の
半導体装置７が接続されている。
接続端子群２５の外周部には、各配線基板３の接続パッ
ド１７には接続されているが、導体層１５には接続され
ていない補助接続端子２７が設けられ、機械的に上下の
半導体装置７が接続されている。
【００３３】そして、最下層の半導体装置７を構成する
配線基板３の下面の接続パッド１７は、積層型半導体装
置１が実装される外部回路基板９の表面に形成された接
続パッド１７に、各配線基板３同士が接続されたと同様
に、接続端子２３と補助接続端子２７により接続されて
いる。
配線基板３の下面の接続パッド１７は、積層型半導体装
置１が実装される外部回路基板９の表面に形成された接
続パッド１７に、各配線基板３同士が接続されたと同様
に、接続端子２３と補助接続端子２７により接続されて
いる。
【００３４】これらの接続端子２３は、図２（ａ）に示
すように、半導体素子５を搭載した部分を除いて、配線
基板３の下面に格子状に形成され、その接続端子群２５
は主面が四角形状の配線基板３の下面の外形に対応して
四角形状とされ、その外周部に位置する配線基板３の主
面の角部には、それぞれ補助接続端子２７が設けられて
いる。
すように、半導体素子５を搭載した部分を除いて、配線
基板３の下面に格子状に形成され、その接続端子群２５
は主面が四角形状の配線基板３の下面の外形に対応して
四角形状とされ、その外周部に位置する配線基板３の主
面の角部には、それぞれ補助接続端子２７が設けられて
いる。
【００３５】また、これらの接続端子２３や補助接続端
子２７は配線基板３の上下の表面に形成される接続パッ
ド１７の総数に応じて、その大きさ（面積）や間隔は任
意に変えることができる。
子２７は配線基板３の上下の表面に形成される接続パッ
ド１７の総数に応じて、その大きさ（面積）や間隔は任
意に変えることができる。
【００３６】そして、補助接続端子２７が形成される接
続パッド１７の大きさは、接続端子２３を形成する接続
パッド１７と同じ大きさ（面積）に形成されても良い
が、図２（ｂ）に示すように、配線基板３の下面に形成
された接続端子２３に発生する応力を充分に支えるため
に大きくすることもできる。
続パッド１７の大きさは、接続端子２３を形成する接続
パッド１７と同じ大きさ（面積）に形成されても良い
が、図２（ｂ）に示すように、配線基板３の下面に形成
された接続端子２３に発生する応力を充分に支えるため
に大きくすることもできる。
【００３７】さらに、図２（ｃ）に示すように、接続端
子２３を形成する接続パッド１７の大きさは接続端子２
３と補助接続端子２７との短絡が発生しない程度の間隔
が設けられ、さらには、この補助接続端子２７の応力を
充分に支える効果を向上させる上で、配線基板３の角部
４箇所か、もしくは、規則的に配列された接続端子群２
５の格子の延長線上から離れた位置に形成されることも
可能である。
子２３を形成する接続パッド１７の大きさは接続端子２
３と補助接続端子２７との短絡が発生しない程度の間隔
が設けられ、さらには、この補助接続端子２７の応力を
充分に支える効果を向上させる上で、配線基板３の角部
４箇所か、もしくは、規則的に配列された接続端子群２
５の格子の延長線上から離れた位置に形成されることも
可能である。
【００３８】また、この配線基板３上に設けられる半導
体素子５は、図１に示したように、半導体素子５と配線
基板３に形成された接続パッド１７とをＡｌ、Ａｕなど
のワイヤ２１で接続するワイヤボンディング方式で接合
され、封止樹脂によって気密封止されている。
体素子５は、図１に示したように、半導体素子５と配線
基板３に形成された接続パッド１７とをＡｌ、Ａｕなど
のワイヤ２１で接続するワイヤボンディング方式で接合
され、封止樹脂によって気密封止されている。
【００３９】また、この半導体素子５を実装する他の方
法として、図示しないが、その一方主面に形成された端
子部と配線基板３に形成された接続パッド１７との間に
ハンダバンプを形成して接続され、さらに、半導体素子
５と配線基板３との間に有機樹脂を含有するアンダーフ
ィル充填剤を流し込んで封止するフリップチップ方式の
接合法を用いることもできる。
法として、図示しないが、その一方主面に形成された端
子部と配線基板３に形成された接続パッド１７との間に
ハンダバンプを形成して接続され、さらに、半導体素子
５と配線基板３との間に有機樹脂を含有するアンダーフ
ィル充填剤を流し込んで封止するフリップチップ方式の
接合法を用いることもできる。
【００４０】また、半導体装置７を構成する配線基板３
の熱膨張係数は、半導体素子５の熱膨張係数よりも大き
く、且つ、外部回路基板９のそれよりも小さいことが望
ましく、６〜１３×１０-6（／℃）の範囲であることが
好ましい。これは、半導体素子５の熱膨張係数が３〜４
×１０-6（／℃）と小さく、また、外部回路基板９が、
熱膨張係数が１３〜２５×１０-6（／℃）である有機樹
脂を含むプリント基板が多くの場合用いられることか
ら、配線基板３の熱膨張係数はそれらの中間の値を持つ
ことが、応力を緩和する上で好ましいからである。
の熱膨張係数は、半導体素子５の熱膨張係数よりも大き
く、且つ、外部回路基板９のそれよりも小さいことが望
ましく、６〜１３×１０-6（／℃）の範囲であることが
好ましい。これは、半導体素子５の熱膨張係数が３〜４
×１０-6（／℃）と小さく、また、外部回路基板９が、
熱膨張係数が１３〜２５×１０-6（／℃）である有機樹
脂を含むプリント基板が多くの場合用いられることか
ら、配線基板３の熱膨張係数はそれらの中間の値を持つ
ことが、応力を緩和する上で好ましいからである。
【００４１】そして、積層型半導体装置１を構成する最
下層の配線基板３の熱膨張係数は、上層の配線基板３の
熱膨張係数よりも大きいことが望ましい。
下層の配線基板３の熱膨張係数は、上層の配線基板３の
熱膨張係数よりも大きいことが望ましい。
【００４２】例えば、積層型半導体装置１が外部回路基
板９に接続された実装基板において、最下層の配線基板
３がの熱膨張係数が、外部回路基板９の熱膨張係数によ
り近い方が最下層の配線基板３の接続端子２３に発生す
る応力を弱めることができるためである。
板９に接続された実装基板において、最下層の配線基板
３がの熱膨張係数が、外部回路基板９の熱膨張係数によ
り近い方が最下層の配線基板３の接続端子２３に発生す
る応力を弱めることができるためである。
【００４３】即ち、外部回路基板９に接合される最下層
の配線基板３の熱膨張係数は、上層の配線基板３の熱膨
張係数よりも大きく、且つ前記外部回路基板９の熱膨張
係数よりも小さいことが望ましい。
の配線基板３の熱膨張係数は、上層の配線基板３の熱膨
張係数よりも大きく、且つ前記外部回路基板９の熱膨張
係数よりも小さいことが望ましい。
【００４４】（材料および製法）本発明の半導体装置７
における絶縁基板１３の材質としては、アルミナ、ムラ
イト等のセラミックス、あるいは低温焼成のガラスセラ
ミックスなどの電気絶縁材料のいずれであっても良い
が、積層型半導体装置１が実装された構造においては、
部品相互の熱膨張差を緩和し、発生する応力を低減する
上で絶縁基板１３がガラスセラミックス焼結体からなる
ことが望ましい。
における絶縁基板１３の材質としては、アルミナ、ムラ
イト等のセラミックス、あるいは低温焼成のガラスセラ
ミックスなどの電気絶縁材料のいずれであっても良い
が、積層型半導体装置１が実装された構造においては、
部品相互の熱膨張差を緩和し、発生する応力を低減する
上で絶縁基板１３がガラスセラミックス焼結体からなる
ことが望ましい。
【００４５】本発明の積層型半導体装置１および実装基
板１１を形成する接続端子２３および補助接続端子２７
はハンダを含有する金属材料が用いられ、配線基板３の
表面に形成された接続パッド１７とは、金、錫、ニッケ
ルのうち少なくとも１種を含有する金属層を介して接続
されている。
板１１を形成する接続端子２３および補助接続端子２７
はハンダを含有する金属材料が用いられ、配線基板３の
表面に形成された接続パッド１７とは、金、錫、ニッケ
ルのうち少なくとも１種を含有する金属層を介して接続
されている。
【００４６】また、本発明の積層型半導体装置１を実装
する外部回路基板９は、いわゆるプリント基板からな
り、ガラス−エポキシ樹脂、ガラス−ポリイミド樹脂複
合材料などの有機樹脂を含む材料からなる絶縁体の表面
および内部に、Ｃｕ、Ａｕ、Ａｌ、Ｎｉ、Ｓｎ−Ｐｂな
どの金属からなる配線導体が被着形成されたものであ
る。このような外部回路基板９を、以下、単にプリント
基板と称する場合もある。
する外部回路基板９は、いわゆるプリント基板からな
り、ガラス−エポキシ樹脂、ガラス−ポリイミド樹脂複
合材料などの有機樹脂を含む材料からなる絶縁体の表面
および内部に、Ｃｕ、Ａｕ、Ａｌ、Ｎｉ、Ｓｎ−Ｐｂな
どの金属からなる配線導体が被着形成されたものであ
る。このような外部回路基板９を、以下、単にプリント
基板と称する場合もある。
【００４７】（作用）本発明の積層型半導体装置１は、
積層された上下の半導体装置７間および最下層の半導体
装置７の下面に、配線基板３の接続パッド１７と電気的
に接続する接続端子２３を複数設け、この接続端子群２
５の外周部にこの配線基板３の導体層１５と電気的に接
続しない補助接続端子２７を設けることが重要である。
積層された上下の半導体装置７間および最下層の半導体
装置７の下面に、配線基板３の接続パッド１７と電気的
に接続する接続端子２３を複数設け、この接続端子群２
５の外周部にこの配線基板３の導体層１５と電気的に接
続しない補助接続端子２７を設けることが重要である。
【００４８】例えば、主面が四角形状の配線基板３の角
部に、特に電気的に接続されていない補助接続端子２７
を形成することにより、配線基板３の下面に形成された
接続端子２３に発生する応力を補助接続端子２７が支
え、ハンダからなる接続端子２３におけるハンダの疲労
断線を防止し接続信頼性を飛躍的に向上できる。
部に、特に電気的に接続されていない補助接続端子２７
を形成することにより、配線基板３の下面に形成された
接続端子２３に発生する応力を補助接続端子２７が支
え、ハンダからなる接続端子２３におけるハンダの疲労
断線を防止し接続信頼性を飛躍的に向上できる。
【００４９】即ち、単層の半導体装置７の場合には、半
導体装置７と外部回路基板９との熱膨張差を、反り変形
によって緩和することができるが、半導体装置７が積層
された場合には、外部回路基板９の直上の半導体装置７
に比較して、下から２段目以上の半導体装置７では反り
変形が小さくなり、外部回路基板９との熱膨張差によっ
て引き起こる応力を緩和し難くなる。
導体装置７と外部回路基板９との熱膨張差を、反り変形
によって緩和することができるが、半導体装置７が積層
された場合には、外部回路基板９の直上の半導体装置７
に比較して、下から２段目以上の半導体装置７では反り
変形が小さくなり、外部回路基板９との熱膨張差によっ
て引き起こる応力を緩和し難くなる。
【００５０】これに対して、例えば、四角形状に形成さ
れた配線基板３の主面の角部に補助接続端子２７を設け
た場合には、配線基板３の代わりに、補助接続端子２７
自体が変形し、応力を伝達する役割を担うため、半導体
装置７を積層した場合であっても、各半導体装置７に発
生する応力を大きく緩和することができる。
れた配線基板３の主面の角部に補助接続端子２７を設け
た場合には、配線基板３の代わりに、補助接続端子２７
自体が変形し、応力を伝達する役割を担うため、半導体
装置７を積層した場合であっても、各半導体装置７に発
生する応力を大きく緩和することができる。
【００５１】また、補助接続端子２７を設けることによ
って、半導体装置７にハンダペーストを印刷して積層
し、リフローを通して接合する際に、溶融したハンダ
が、表面張力によって上下のパッドの位置を補正するセ
ルフアライメント効果を高めることができる。
って、半導体装置７にハンダペーストを印刷して積層
し、リフローを通して接合する際に、溶融したハンダ
が、表面張力によって上下のパッドの位置を補正するセ
ルフアライメント効果を高めることができる。
【００５２】また、積層型半導体装置を能動装置として
駆動させる場合、即ち、半導体素子５の駆動によって温
度が上昇した場合、各配線基板３には、半導体素子５と
の熱膨張差に起因して、半導体素子５の搭載側が凹とな
るような反り変形が生じる。ただし、その反り（撓み）
量は下層の配線基板３ほど小さくなる。
駆動させる場合、即ち、半導体素子５の駆動によって温
度が上昇した場合、各配線基板３には、半導体素子５と
の熱膨張差に起因して、半導体素子５の搭載側が凹とな
るような反り変形が生じる。ただし、その反り（撓み）
量は下層の配線基板３ほど小さくなる。
【００５３】これは、下層の配線基板３では、上層の配
線基板３の存在により、反り（撓み）変形が抑制される
ためである。その結果、補助接続端子２７が無い場合に
は、最下層の配線基板３は外部回路基板９との熱膨張差
を反り（撓み）変形によって緩和できないために、熱疲
労破壊が顕著に現れる。
線基板３の存在により、反り（撓み）変形が抑制される
ためである。その結果、補助接続端子２７が無い場合に
は、最下層の配線基板３は外部回路基板９との熱膨張差
を反り（撓み）変形によって緩和できないために、熱疲
労破壊が顕著に現れる。
【００５４】これに対して、本発明のように、例えば、
四角形状の配線基板３の角部に補助接続端子２７を設け
た場合には、上下間に配置した半導体装置７の反り（撓
み）変形が互いに伝えられるため、最下層の配線基板３
であっても十分な反り（撓み）変形が可能であり、外部
回路基板９との熱膨張差を十分緩和することができる。
四角形状の配線基板３の角部に補助接続端子２７を設け
た場合には、上下間に配置した半導体装置７の反り（撓
み）変形が互いに伝えられるため、最下層の配線基板３
であっても十分な反り（撓み）変形が可能であり、外部
回路基板９との熱膨張差を十分緩和することができる。
【００５５】これは、積層型半導体装置１が外部回路基
板９に実装され、温度変化等により応力や歪が発生した
際に、積層された半導体装置７の間、若しくは半導体装
置７と外部回路基板８との間で配線基板３の角部に形成
された補助接続端子２７が、スペーサの役割を担い、接
続端子２３に加えて接続部の面積を大きくでき、そし
て、ハンダボール自身が半導体装置７や外部回路基板９
の変形による圧縮応力を緩和するためである。
板９に実装され、温度変化等により応力や歪が発生した
際に、積層された半導体装置７の間、若しくは半導体装
置７と外部回路基板８との間で配線基板３の角部に形成
された補助接続端子２７が、スペーサの役割を担い、接
続端子２３に加えて接続部の面積を大きくでき、そし
て、ハンダボール自身が半導体装置７や外部回路基板９
の変形による圧縮応力を緩和するためである。
【００５６】さらに、この補助接続端子２７は電気的な
導通を有していないため、たとえ熱疲労によって破壊し
ても半導体装置７の信頼性には影響しない。
導通を有していないため、たとえ熱疲労によって破壊し
ても半導体装置７の信頼性には影響しない。
【００５７】なお、補助接続端子２７の効果は、少なく
とも最下層の配線基板３の熱膨張係数が、他の配線基板
３の熱膨張係数よりも大きい場合に特に顕著に現れる。
これは、最下層の配線基板３の反り（撓み）量が、外部
回路基板９だけでなく、上層の配線基板３との熱膨張差
によって倍加され、その結果として外部回路基板９との
熱膨張差を一層緩和できるためである。
とも最下層の配線基板３の熱膨張係数が、他の配線基板
３の熱膨張係数よりも大きい場合に特に顕著に現れる。
これは、最下層の配線基板３の反り（撓み）量が、外部
回路基板９だけでなく、上層の配線基板３との熱膨張差
によって倍加され、その結果として外部回路基板９との
熱膨張差を一層緩和できるためである。
【００５８】
【実施例】表１に示す２種類のセラミック材料について
配線基板を作製し、これを切断して、５×４×４０ｍｍ
の形状の試料基板を作製した。そして、各試料基板につ
いて室温〜４００℃の平均熱膨張係数を測定し、その結
果を表１に示した。
配線基板を作製し、これを切断して、５×４×４０ｍｍ
の形状の試料基板を作製した。そして、各試料基板につ
いて室温〜４００℃の平均熱膨張係数を測定し、その結
果を表１に示した。
【００５９】また、これらの配線基板３を用いて表２の
組み合わせからなる４層タイプの積層型半導体装置１を
試作した。このとき、半導体素子はワイヤボンディング
方式を用いて実装した。表２において層の順番は下層か
らつけており、１層目が最下層で外部回路基板９と接続
される配線基板３である。
組み合わせからなる４層タイプの積層型半導体装置１を
試作した。このとき、半導体素子はワイヤボンディング
方式を用いて実装した。表２において層の順番は下層か
らつけており、１層目が最下層で外部回路基板９と接続
される配線基板３である。
【００６０】この配線基板３は、ドクターブレード法で
成形した絶縁シートに導体加工を行い、これらを複数枚
積層した後、焼成して作製した。
成形した絶縁シートに導体加工を行い、これらを複数枚
積層した後、焼成して作製した。
【００６１】また、作製した配線基板３の寸法は縦１２
ｍｍ×横１２ｍｍ×厚さ０．３ｍｍ、とし、中央には半
導体素子５を収納するために縦５．５ｍｍ×横５．５ｍ
ｍ×深さ０．２ｍｍのキャビティを設けた。この内部に
縦４ｍｍ×横４ｍｍ×厚さ０．１ｍｍの半導体素子５を
載置し、ワイヤボンディング後にエポキシ樹脂により封
止した。また、配線基板３の表裏面には、半導体素子５
を搭載する部分を除いて、０．５ｍｍ径の接続端子２３
用の接続パッド１７を０．８ｍｍピッチで設け、また、
補助接続端子２７用の接続パッド１７は配線基板３の角
部に１．０ｍｍ径のものを配置した。
ｍｍ×横１２ｍｍ×厚さ０．３ｍｍ、とし、中央には半
導体素子５を収納するために縦５．５ｍｍ×横５．５ｍ
ｍ×深さ０．２ｍｍのキャビティを設けた。この内部に
縦４ｍｍ×横４ｍｍ×厚さ０．１ｍｍの半導体素子５を
載置し、ワイヤボンディング後にエポキシ樹脂により封
止した。また、配線基板３の表裏面には、半導体素子５
を搭載する部分を除いて、０．５ｍｍ径の接続端子２３
用の接続パッド１７を０．８ｍｍピッチで設け、また、
補助接続端子２７用の接続パッド１７は配線基板３の角
部に１．０ｍｍ径のものを配置した。
【００６２】そして、半導体装置７の接続パッド１７に
ハンダペーストを塗布した後、一旦リフローを行って接
続端子２３および補助接続端子２７を形成し、その後、
外部回路基板９の接続パッド１７上に、各半導体装置７
を外部回路基板９の上に順に載置し、再度、一括リフロ
ー処理して実装基板１１を作製した。尚、外部回路基板
９の熱膨張係数は１７×１０-6（／℃）、サイズは縦６
７ｍｍ×横６７ｍｍ×厚み１．２５ｍｍのサイズのもの
を用いた。
ハンダペーストを塗布した後、一旦リフローを行って接
続端子２３および補助接続端子２７を形成し、その後、
外部回路基板９の接続パッド１７上に、各半導体装置７
を外部回路基板９の上に順に載置し、再度、一括リフロ
ー処理して実装基板１１を作製した。尚、外部回路基板
９の熱膨張係数は１７×１０-6（／℃）、サイズは縦６
７ｍｍ×横６７ｍｍ×厚み１．２５ｍｍのサイズのもの
を用いた。
【００６３】このように作製した実装基板１１に対して
−４０℃〜１２５℃の温度サイクル試験を最高１５００
サイクルまで行った。実施例に使用した外部回路基板９
には電気的導通の有無を確認することができるように外
部接続パッドが設けられており、テスターを用いて接続
端子２３による実装部の抵抗変化を検出することができ
るようにした。
−４０℃〜１２５℃の温度サイクル試験を最高１５００
サイクルまで行った。実施例に使用した外部回路基板９
には電気的導通の有無を確認することができるように外
部接続パッドが設けられており、テスターを用いて接続
端子２３による実装部の抵抗変化を検出することができ
るようにした。
【００６４】そして、１００サイクル毎にそれぞれの積
層型半導体装置１の各接続端子２３による実装部の電気
抵抗を測定し、初期抵抗に対し、１箇所でも、１０％以
上抵抗変化する接続端子２３が現れるまでの回数を表２
に示した。
層型半導体装置１の各接続端子２３による実装部の電気
抵抗を測定し、初期抵抗に対し、１箇所でも、１０％以
上抵抗変化する接続端子２３が現れるまでの回数を表２
に示した。
【００６５】
【表１】
【００６６】
【表２】
【００６７】表２から明らかなように、配線基板の接続
端子群２５の外周部に補助接続端子２７を設けて作製し
た本発明の試料Ｎｏ．１、３、５、６、７、８、９、１
０、の実装基板１１では、温度サイクル試験回数が１０
００回以上と熱疲労寿命を長くできた。また、最下層の
配線基板３の熱膨張係数が他の上層の配線基板３よりも
大きい試料Ｎｏ．３、５、６において、寿命サイクル数
を１３００サイクルまで延ばすことができた。これは積
層型半導体装置１の最下層により大きな熱膨張係数を有
する半導体装置７を配置していることで、外部回路基板
９とともに積層型半導体装置１が凹状に且つ曲率中心が
同じになるように変形するため、接続端子２３の上下層
の熱膨張差による歪を小さくすることができ、外部回路
基板９と半導体装置７、および半導体装置７同士を接続
している接続端子２３の断線を防止しできたためであ
る。
端子群２５の外周部に補助接続端子２７を設けて作製し
た本発明の試料Ｎｏ．１、３、５、６、７、８、９、１
０、の実装基板１１では、温度サイクル試験回数が１０
００回以上と熱疲労寿命を長くできた。また、最下層の
配線基板３の熱膨張係数が他の上層の配線基板３よりも
大きい試料Ｎｏ．３、５、６において、寿命サイクル数
を１３００サイクルまで延ばすことができた。これは積
層型半導体装置１の最下層により大きな熱膨張係数を有
する半導体装置７を配置していることで、外部回路基板
９とともに積層型半導体装置１が凹状に且つ曲率中心が
同じになるように変形するため、接続端子２３の上下層
の熱膨張差による歪を小さくすることができ、外部回路
基板９と半導体装置７、および半導体装置７同士を接続
している接続端子２３の断線を防止しできたためであ
る。
【００６８】一方、補助接続端子２７を形成しなかった
試料Ｎｏ．２、４、１１では、温度サイクル数は１００
０サイクルに満たなかった。
試料Ｎｏ．２、４、１１では、温度サイクル数は１００
０サイクルに満たなかった。
【００６９】
【発明の効果】本発明によれば、配線基板の表面に半導
体素子を設けた半導体装置を複数積み重ねて構成された
積層型半導体装置において、上下に積み重ねられた半導
体装置間および最下層の半導体装置の下面に、配線基板
の導体層と電気的に接続する接続端子を複数設けるとと
もに、この接続端子群の外周部に配線基板の導体層と電
気的に接続しない補助接続端子を設けることにより、半
導体装置の下面に形成された接続端子に発生する応力を
補助接続端子が支え、接続端子群におけるハンダの疲労
断線を防止し接続信頼性を飛躍的に向上できる。
体素子を設けた半導体装置を複数積み重ねて構成された
積層型半導体装置において、上下に積み重ねられた半導
体装置間および最下層の半導体装置の下面に、配線基板
の導体層と電気的に接続する接続端子を複数設けるとと
もに、この接続端子群の外周部に配線基板の導体層と電
気的に接続しない補助接続端子を設けることにより、半
導体装置の下面に形成された接続端子に発生する応力を
補助接続端子が支え、接続端子群におけるハンダの疲労
断線を防止し接続信頼性を飛躍的に向上できる。
【図１】本発明の積層型半導体装置および実装基板を示
す概略断面図である。
す概略断面図である。
【図２】（ａ）は配線基板の下面に格子状に配列された
接続端子群および接続端子と同列の角部に設けられた補
助接続端子の配置を示す平面図、（ｂ）は配線基板の下
面に格子状に配列された接続端子群の角部に設けられた
大きさの異なる補助接続端子を示す平面図、（ｃ）は配
線基板の下面に格子状に配列された接続端子群の最外列
の外側に設けられた補助接続端子を示す平面図である。
接続端子群および接続端子と同列の角部に設けられた補
助接続端子の配置を示す平面図、（ｂ）は配線基板の下
面に格子状に配列された接続端子群の角部に設けられた
大きさの異なる補助接続端子を示す平面図、（ｃ）は配
線基板の下面に格子状に配列された接続端子群の最外列
の外側に設けられた補助接続端子を示す平面図である。
１ 積層型半導体装置 ３ 配線基板 ５ 半導体素子 ７ 半導体装置 ９ 外部回路基板 １１ 実装基板 １３ 絶縁基板 １５ 導体層 ２３ 接続端子 ２５ 接続端子群 ２７ 補助接続端子
Claims (5)
- 【請求項１】絶縁基板の内部に導体層を有する配線基板
と、該配線基板の表面に設けられた半導体素子とを具備
する半導体装置を複数積み重ねてなるとともに、上下の
前記半導体装置間および最下層の前記半導体装置の下面
に、前記配線基板の導体層と電気的に接続する接続端子
を複数設け、該接続端子群の外周部に前記配線基板の導
体層と電気的に接続しない補助接続端子を設けたことを
特徴とする積層型半導体装置。 - 【請求項２】最下層の配線基板の熱膨張係数が、上層の
配線基板の熱膨張係数よりも大きいことを特徴とする請
求項１記載の積層型半導体装置。 - 【請求項３】配線基板の主面が四角形状をなし、該配線
基板の主面に、前記配線基板の外形に対応するように四
角形状の接続端子群を設け、前記配線基板の主面の角部
に補助接続端子を設けたことを特徴とする請求項１また
は２に記載の積層型半導体装置。 - 【請求項４】請求項１乃至３のうちいずれかに記載の積
層型半導体装置が、最下層の半導体装置の下面に設けら
れた接続端子および補助接続端子を介して外部回路基板
に接合されていることを特徴とする実装基板。 - 【請求項５】外部回路基板に接合された最下層の配線基
板の熱膨張係数が、上層の配線基板の熱膨張係数よりも
大きく、且つ前記外部回路基板の熱膨張係数よりも小さ
いことを特徴とする請求項４記載の実装基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000363705A JP4521984B2 (ja) | 2000-11-29 | 2000-11-29 | 積層型半導体装置および実装基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000363705A JP4521984B2 (ja) | 2000-11-29 | 2000-11-29 | 積層型半導体装置および実装基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002170924A true JP2002170924A (ja) | 2002-06-14 |
| JP4521984B2 JP4521984B2 (ja) | 2010-08-11 |
Family
ID=18834772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000363705A Expired - Fee Related JP4521984B2 (ja) | 2000-11-29 | 2000-11-29 | 積層型半導体装置および実装基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4521984B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005072587A (ja) * | 2003-08-20 | 2005-03-17 | Samsung Electronics Co Ltd | Ｂｇａパッケージ、パッケージ積層構造及びその製造方法 |
| JP2007096193A (ja) * | 2005-09-30 | 2007-04-12 | Ibiden Co Ltd | 半導体素子内蔵型多層回路基板 |
| JP2007142124A (ja) * | 2005-11-18 | 2007-06-07 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2007318183A (ja) * | 2007-09-03 | 2007-12-06 | Fujitsu Ltd | 積層型半導体装置 |
| JP2008199198A (ja) * | 2007-02-09 | 2008-08-28 | New Japan Radio Co Ltd | ガンダイオード発振器 |
| JP2009182007A (ja) * | 2008-01-29 | 2009-08-13 | Fuji Mach Mfg Co Ltd | Ｂｇａ型半導体部品の実装方法及び部品実装機の吸着ノズル |
| JP2012138401A (ja) * | 2010-12-24 | 2012-07-19 | Elpida Memory Inc | 半導体装置の製造方法 |
| US8389867B2 (en) | 2005-09-30 | 2013-03-05 | Ibiden Co., Ltd. | Multilayered circuit substrate with semiconductor device incorporated therein |
| KR20190104620A (ko) | 2017-03-21 | 2019-09-10 | 후지필름 가부시키가이샤 | 적층 디바이스, 적층체 및 적층 디바이스의 제조 방법 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0613541A (ja) * | 1992-03-02 | 1994-01-21 | Motorola Inc | 積層可能な三次元マルチチップ半導体デバイスとその製法 |
| JPH09199526A (ja) * | 1996-01-18 | 1997-07-31 | Hitachi Ltd | 半導体装置 |
| JPH09321218A (ja) * | 1996-03-29 | 1997-12-12 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH11274356A (ja) * | 1998-03-20 | 1999-10-08 | Sony Corp | 表面実装型電子部品及びその実装方法 |
| JP2000022034A (ja) * | 1998-07-01 | 2000-01-21 | Hitachi Ltd | 電子回路装置の接続構造 |
| JP2000150699A (ja) * | 1998-11-10 | 2000-05-30 | Nec Corp | 半導体装置 |
| JP2001352035A (ja) * | 2000-06-07 | 2001-12-21 | Sony Corp | 多層半導体装置の組立治具及び多層半導体装置の製造方法 |
-
2000
- 2000-11-29 JP JP2000363705A patent/JP4521984B2/ja not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0613541A (ja) * | 1992-03-02 | 1994-01-21 | Motorola Inc | 積層可能な三次元マルチチップ半導体デバイスとその製法 |
| JPH09199526A (ja) * | 1996-01-18 | 1997-07-31 | Hitachi Ltd | 半導体装置 |
| JPH09321218A (ja) * | 1996-03-29 | 1997-12-12 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH11274356A (ja) * | 1998-03-20 | 1999-10-08 | Sony Corp | 表面実装型電子部品及びその実装方法 |
| JP2000022034A (ja) * | 1998-07-01 | 2000-01-21 | Hitachi Ltd | 電子回路装置の接続構造 |
| JP2000150699A (ja) * | 1998-11-10 | 2000-05-30 | Nec Corp | 半導体装置 |
| JP2001352035A (ja) * | 2000-06-07 | 2001-12-21 | Sony Corp | 多層半導体装置の組立治具及び多層半導体装置の製造方法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005072587A (ja) * | 2003-08-20 | 2005-03-17 | Samsung Electronics Co Ltd | Ｂｇａパッケージ、パッケージ積層構造及びその製造方法 |
| JP2007096193A (ja) * | 2005-09-30 | 2007-04-12 | Ibiden Co Ltd | 半導体素子内蔵型多層回路基板 |
| JP4663471B2 (ja) * | 2005-09-30 | 2011-04-06 | イビデン株式会社 | 半導体素子内蔵型多層回路基板 |
| US8389867B2 (en) | 2005-09-30 | 2013-03-05 | Ibiden Co., Ltd. | Multilayered circuit substrate with semiconductor device incorporated therein |
| JP2007142124A (ja) * | 2005-11-18 | 2007-06-07 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2008199198A (ja) * | 2007-02-09 | 2008-08-28 | New Japan Radio Co Ltd | ガンダイオード発振器 |
| JP2007318183A (ja) * | 2007-09-03 | 2007-12-06 | Fujitsu Ltd | 積層型半導体装置 |
| JP2009182007A (ja) * | 2008-01-29 | 2009-08-13 | Fuji Mach Mfg Co Ltd | Ｂｇａ型半導体部品の実装方法及び部品実装機の吸着ノズル |
| JP2012138401A (ja) * | 2010-12-24 | 2012-07-19 | Elpida Memory Inc | 半導体装置の製造方法 |
| KR20190104620A (ko) | 2017-03-21 | 2019-09-10 | 후지필름 가부시키가이샤 | 적층 디바이스, 적층체 및 적층 디바이스의 제조 방법 |
| US11011499B2 (en) | 2017-03-21 | 2021-05-18 | Fujifilm Corporation | Stacked device, stacked structure, and method of manufacturing stacked device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4521984B2 (ja) | 2010-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100602106B1 (ko) | 반도체장치 | |
| US5834848A (en) | Electronic device and semiconductor package | |
| JP2548602B2 (ja) | 半導体実装モジュール | |
| JP2009054747A (ja) | 半導体装置及びその製造方法 | |
| KR100606295B1 (ko) | 회로 모듈 | |
| JP2010130004A (ja) | 集積回路基板及びマルチチップ集積回路素子パッケージ | |
| JP4521984B2 (ja) | 積層型半導体装置および実装基板 | |
| JP4577980B2 (ja) | 実装基板 | |
| JP2001338999A (ja) | 半導体素子収納用パッケージ | |
| JP3631638B2 (ja) | 半導体素子用パッケージの実装構造 | |
| JP3729487B2 (ja) | Ｂｇａパッケージ実装基板 | |
| JP4013339B2 (ja) | バンプを有する電子部品の製造方法 | |
| JP2009277940A (ja) | 半導体パッケージ、実装用回路基板および実装構造体 | |
| CN107431047B (zh) | 布线基板、电子装置以及电子模块 | |
| JP4657262B2 (ja) | 半導体装置 | |
| JP3872236B2 (ja) | 配線基板およびその実装構造 | |
| JP2002076193A (ja) | 半導体素子収納用パッケージおよびパッケージ実装基板 | |
| JP3610239B2 (ja) | 半導体素子搭載用配線基板およびその実装構造 | |
| JP2006269976A (ja) | 電子装置の製造方法および多層配線基板の製造方法 | |
| JP3872402B2 (ja) | 配線基板 | |
| JPH11317470A (ja) | バンプを有する電子部品 | |
| JPH09266265A (ja) | 半導体パッケージ | |
| JP2000058716A (ja) | 半導体装置 | |
| KR200292794Y1 (ko) | 가요성회로기판 및 이를 이용한 반도체패키지 | |
| JPH11340347A (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070912 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080304 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100408 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100427 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100525 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4521984 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |