JP2002156412A - Ｉｃテスタ - Google Patents
ＩｃテスタInfo
- Publication number
- JP2002156412A JP2002156412A JP2000349164A JP2000349164A JP2002156412A JP 2002156412 A JP2002156412 A JP 2002156412A JP 2000349164 A JP2000349164 A JP 2000349164A JP 2000349164 A JP2000349164 A JP 2000349164A JP 2002156412 A JP2002156412 A JP 2002156412A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- outputs
- output
- converter
- pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 Ａ／Ｄコンバータやデジタル信号処理部を設
けることなく、高速に被試験対象の試験を行うことがで
きるＩＣテスタを実現することを目的にする。 【解決手段】 本発明は、複数ピンから多段階電圧を出
力する被試験対象を試験するＩＣテスタに改良を加えた
ものである。本装置は、被試験対象の多段階電圧に対応
した期待値電圧を出力する第１の電圧発生部と、被試験
対象の各ピン系統ごとに設けられ、被試験対象の多段階
電圧と前記電圧発生部の期待値電圧の差電圧を出力する
差電圧発生部と、比較電圧を出力する第２の電圧発生部
と、差電圧発生部の出力と第２の電圧発生部の出力とを
比較するコンパレータと、このコンパレータの出力の変
化を検出する変化検出部とを有し、第１または第２の電
圧発生部の少なくとも一方を２段階以上の電圧の大きさ
で変化させ、変化検出部の検出により、ピン間ばらつき
を求めることを特徴とする装置である。
けることなく、高速に被試験対象の試験を行うことがで
きるＩＣテスタを実現することを目的にする。 【解決手段】 本発明は、複数ピンから多段階電圧を出
力する被試験対象を試験するＩＣテスタに改良を加えた
ものである。本装置は、被試験対象の多段階電圧に対応
した期待値電圧を出力する第１の電圧発生部と、被試験
対象の各ピン系統ごとに設けられ、被試験対象の多段階
電圧と前記電圧発生部の期待値電圧の差電圧を出力する
差電圧発生部と、比較電圧を出力する第２の電圧発生部
と、差電圧発生部の出力と第２の電圧発生部の出力とを
比較するコンパレータと、このコンパレータの出力の変
化を検出する変化検出部とを有し、第１または第２の電
圧発生部の少なくとも一方を２段階以上の電圧の大きさ
で変化させ、変化検出部の検出により、ピン間ばらつき
を求めることを特徴とする装置である。
Description
【０００１】
【発明の属する技術分野】本発明は、複数ピンから多段
階電圧を出力する被試験対象、例えば液晶駆動ドライバ
等を試験するＩＣテスタに関し、高速に被試験対象の試
験が行えるＩＣテスタに関するものである。
階電圧を出力する被試験対象、例えば液晶駆動ドライバ
等を試験するＩＣテスタに関し、高速に被試験対象の試
験が行えるＩＣテスタに関するものである。
【０００２】
【従来の技術】液晶駆動ドライバは、複数ピンから多段
階（多階調）電圧を出力し、液晶ディスプレイを駆動し
ている。このような液晶駆動ドライバを試験するＩＣテ
スタを図５に示し説明する。
階（多階調）電圧を出力し、液晶ディスプレイを駆動し
ている。このような液晶駆動ドライバを試験するＩＣテ
スタを図５に示し説明する。
【０００３】図において、被試験対象（以下ＤＵＴと略
す）１は、複数ピンから多段階電圧を出力する。スイッ
チ２は、ＤＵＴ１のピンを選択する。Ａ／Ｄコンバータ
３は、スイッチ２からの出力を入力し、デジタルデータ
に変換する。メモリ４は、Ａ／Ｄコンバータ３からのデ
ジタルデータを格納する。デジタル信号処理部（以下Ｄ
ＳＰと略す）５は、メモリ４のデジタルデータにより、
ＤＵＴ１の良否判定を行う。
す）１は、複数ピンから多段階電圧を出力する。スイッ
チ２は、ＤＵＴ１のピンを選択する。Ａ／Ｄコンバータ
３は、スイッチ２からの出力を入力し、デジタルデータ
に変換する。メモリ４は、Ａ／Ｄコンバータ３からのデ
ジタルデータを格納する。デジタル信号処理部（以下Ｄ
ＳＰと略す）５は、メモリ４のデジタルデータにより、
ＤＵＴ１の良否判定を行う。
【０００４】このような装置の動作を以下に説明する。
ＤＵＴ１は、図６に示す多段階電圧を出力する。そし
て、スイッチ２がＤＵＴ１のピンを順番に選択し、出力
する。この出力を、Ａ／Ｄコンバータ３は、デジタルデ
ータに変換し、メモリ４に格納する。そして、ＤＳＰ５
は、メモリ４のデジタルデータにより、各ピンの出力電
圧の絶対値の大きさ、ピン間の出力電圧のばらつきの大
きさなどを演算処理して、ＤＵＴ１の良否の判定を行
う。
ＤＵＴ１は、図６に示す多段階電圧を出力する。そし
て、スイッチ２がＤＵＴ１のピンを順番に選択し、出力
する。この出力を、Ａ／Ｄコンバータ３は、デジタルデ
ータに変換し、メモリ４に格納する。そして、ＤＳＰ５
は、メモリ４のデジタルデータにより、各ピンの出力電
圧の絶対値の大きさ、ピン間の出力電圧のばらつきの大
きさなどを演算処理して、ＤＵＴ１の良否の判定を行
う。
【０００５】
【発明が解決しようとする課題】しかし、このような従
来の構成によれば、ＤＵＴ１の各ピンの出力電圧の測定
にあたり、ＤＵＴ１の各ピンの出力電圧をスイッチ２で
切り換えて、Ａ／Ｄコンバータ３に入力しているので、
かなりの測定時間を要する。
来の構成によれば、ＤＵＴ１の各ピンの出力電圧の測定
にあたり、ＤＵＴ１の各ピンの出力電圧をスイッチ２で
切り換えて、Ａ／Ｄコンバータ３に入力しているので、
かなりの測定時間を要する。
【０００６】測定時間を短縮する方法として、Ａ／Ｄコ
ンバータ３をＤＵＴ１の各ピンごとに設け、並列に測定
することにより短縮することができるが、高精度のＡ／
Ｄコンバータ３を複数設けなければならず、高価になっ
てしまう。
ンバータ３をＤＵＴ１の各ピンごとに設け、並列に測定
することにより短縮することができるが、高精度のＡ／
Ｄコンバータ３を複数設けなければならず、高価になっ
てしまう。
【０００７】また、デジタル信号処理部５としても、高
速処理性能が要求されることから、コスト高の要因とな
っている。
速処理性能が要求されることから、コスト高の要因とな
っている。
【０００８】そこで、本発明の目的は、Ａ／Ｄコンバー
タやデジタル信号処理部を設けることなく、高速に被試
験対象の試験を行うことができるＩＣテスタを実現する
ことにある。
タやデジタル信号処理部を設けることなく、高速に被試
験対象の試験を行うことができるＩＣテスタを実現する
ことにある。
【０００９】
【課題を解決するための手段】第１の本発明は、複数ピ
ンから多段階電圧を出力する被試験対象を試験するＩＣ
テスタにおいて、前記被試験対象の多段階電圧に対応し
た期待値電圧を出力する第１の電圧発生部と、前記被試
験対象の各ピン系統ごとに設けられ、前記被試験対象の
多段階電圧と前記電圧発生部の期待値電圧の差電圧を出
力する差電圧発生部と、比較電圧を出力する第２の電圧
発生部と、前記差電圧発生部の出力と前記第２の電圧発
生部の出力とを比較するコンパレータと、このコンパレ
ータの出力の変化を検出する変化検出部とを有し、前記
第１の電圧発生部または前記第２の電圧発生部の少なく
とも一方を２段階以上の電圧の大きさで変化させ、前記
変化検出部の検出により、ピン間ばらつきを求めること
を特徴とするものである。
ンから多段階電圧を出力する被試験対象を試験するＩＣ
テスタにおいて、前記被試験対象の多段階電圧に対応し
た期待値電圧を出力する第１の電圧発生部と、前記被試
験対象の各ピン系統ごとに設けられ、前記被試験対象の
多段階電圧と前記電圧発生部の期待値電圧の差電圧を出
力する差電圧発生部と、比較電圧を出力する第２の電圧
発生部と、前記差電圧発生部の出力と前記第２の電圧発
生部の出力とを比較するコンパレータと、このコンパレ
ータの出力の変化を検出する変化検出部とを有し、前記
第１の電圧発生部または前記第２の電圧発生部の少なく
とも一方を２段階以上の電圧の大きさで変化させ、前記
変化検出部の検出により、ピン間ばらつきを求めること
を特徴とするものである。
【００１０】第２の本発明は、複数ピンから多段階電圧
を出力する被試験対象を試験するＩＣテスタにおいて、
前記被試験対象の多段階電圧に対応した期待値電圧を出
力する電圧発生部と、前記被試験対象の各ピン系統ごと
に設けられ、前記被試験対象の出力と電圧発生部の出力
とを比較するコンパレータと、このコンパレータの出力
の変化を検出する変化検出部とを有し、前記電圧発生部
を２段階以上の電圧の大きさで変化させ、前記変化検出
部の検出により、ピン間ばらつきを求めることを特徴と
するものである。
を出力する被試験対象を試験するＩＣテスタにおいて、
前記被試験対象の多段階電圧に対応した期待値電圧を出
力する電圧発生部と、前記被試験対象の各ピン系統ごと
に設けられ、前記被試験対象の出力と電圧発生部の出力
とを比較するコンパレータと、このコンパレータの出力
の変化を検出する変化検出部とを有し、前記電圧発生部
を２段階以上の電圧の大きさで変化させ、前記変化検出
部の検出により、ピン間ばらつきを求めることを特徴と
するものである。
【００１１】
【発明の実施の形態】以下図面を用いて本発明の実施の
形態を説明する。図１は本発明の一実施例を示した構成
図である。
形態を説明する。図１は本発明の一実施例を示した構成
図である。
【００１２】図において、Ｄ／Ａコンバータ６は第１の
電圧発生部で、ＤＵＴ１の多段階電圧に対応した期待値
電圧を出力する。減算器７は差電圧発生部、ＤＵＴ１の
ピンごとに設けられ、ＤＵＴ１の多段階電圧とＤ／Ａコ
ンバータ６の期待値電圧の差電圧を出力する。電圧増幅
器８は、減算器７の差電圧を増幅する。Ｄ／Ａコンバー
タ９は第２の電圧発生部で、電圧増幅器８の出力に対応
した比較電圧を出力する。コンパレータ１０は、電圧増
幅器８の出力とＤ／Ａコンバータ９の出力とを比較す
る。デジタルコンパレータ１１は変化検出部で、コンパ
レータ１０の出力により、変化を検出すると共に、パス
／フェイルを出力する。なお、図示しない制御部が、Ｄ
／Ａコンバータ６，９を制御し、デジタルコンパレータ
１１の出力を入力することはいうまでもない。
電圧発生部で、ＤＵＴ１の多段階電圧に対応した期待値
電圧を出力する。減算器７は差電圧発生部、ＤＵＴ１の
ピンごとに設けられ、ＤＵＴ１の多段階電圧とＤ／Ａコ
ンバータ６の期待値電圧の差電圧を出力する。電圧増幅
器８は、減算器７の差電圧を増幅する。Ｄ／Ａコンバー
タ９は第２の電圧発生部で、電圧増幅器８の出力に対応
した比較電圧を出力する。コンパレータ１０は、電圧増
幅器８の出力とＤ／Ａコンバータ９の出力とを比較す
る。デジタルコンパレータ１１は変化検出部で、コンパ
レータ１０の出力により、変化を検出すると共に、パス
／フェイルを出力する。なお、図示しない制御部が、Ｄ
／Ａコンバータ６，９を制御し、デジタルコンパレータ
１１の出力を入力することはいうまでもない。
【００１３】このような装置の動作を以下で説明する。
まず、ピン間ばらつきの試験について、図２，３を用い
て説明する。図２は図１に示す装置の動作を示したフロ
ーチャートで、図３は図１に示す装置の動作を説明する
図である。ピン間ばらつきの試験は、液晶駆動ドライバ
の場合、ばらつきが許容範囲を越えると、表示むらなど
が生じるため行われている。
まず、ピン間ばらつきの試験について、図２，３を用い
て説明する。図２は図１に示す装置の動作を示したフロ
ーチャートで、図３は図１に示す装置の動作を説明する
図である。ピン間ばらつきの試験は、液晶駆動ドライバ
の場合、ばらつきが許容範囲を越えると、表示むらなど
が生じるため行われている。
【００１４】ＤＵＴ１が、図３の破線に示される期待値
電圧に対応する電圧を全ピンから出力する。初期値とし
て、カウント値ＳＣ１は”０”なので、ステップ電圧Δ
Ｖは”０”となる（Ｓ１）。従って、Ｄ／Ａコンバータ
６は、期待値電圧より低く、ばらつきの下限電圧より低
い電圧Ｖ１を出力する。減算器７が、ＤＵＴ１の出力と
Ｄ／Ａコンバータ６の出力との差電圧を出力する。この
差電圧を、電圧増幅器８は増幅する。Ｄ／Ａコンバータ
９は、ＤＵＴ１に対するＩＣテスタのオフセット電圧及
びＤ／Ａコンバータ６の誤差を補正する電圧を比較電圧
として出力する。理想的状態では、比較電圧は０Ｖであ
る。そして、コンパレータ１０は、電圧増幅器８の出力
とＤ／Ａコンバータ９の出力とを入力し、比較する。こ
の比較結果により、デジタルコンパレータ１１の全出力
はハイレベルとなる。
電圧に対応する電圧を全ピンから出力する。初期値とし
て、カウント値ＳＣ１は”０”なので、ステップ電圧Δ
Ｖは”０”となる（Ｓ１）。従って、Ｄ／Ａコンバータ
６は、期待値電圧より低く、ばらつきの下限電圧より低
い電圧Ｖ１を出力する。減算器７が、ＤＵＴ１の出力と
Ｄ／Ａコンバータ６の出力との差電圧を出力する。この
差電圧を、電圧増幅器８は増幅する。Ｄ／Ａコンバータ
９は、ＤＵＴ１に対するＩＣテスタのオフセット電圧及
びＤ／Ａコンバータ６の誤差を補正する電圧を比較電圧
として出力する。理想的状態では、比較電圧は０Ｖであ
る。そして、コンパレータ１０は、電圧増幅器８の出力
とＤ／Ａコンバータ９の出力とを入力し、比較する。こ
の比較結果により、デジタルコンパレータ１１の全出力
はハイレベルとなる。
【００１５】すべてがハイレベルなので、カウント値Ｓ
Ｃ１を”１”にする（Ｓ２，Ｓ３）。そして、Ｄ／Ａコ
ンバータ６は、”Ｖ１＋ΔＶ”、つまり、”Ｖ１＋ΔＶ
１”を出力する（Ｓ１）。しかし、デジタルコンパレー
タ１１の全出力はハイレベルなので、カウント値ＳＣ１
を”２”にする（Ｓ２，Ｓ３）。そして、Ｄ／Ａコンバ
ータ６は、”Ｖ１＋ΔＶ”、つまり、”Ｖ１＋２×ΔＶ
１”を出力する。この結果、ばらつきの最小値ＶＡを越
え、デジタルコンパレータ１１の全出力がハイレベルで
なくなる。
Ｃ１を”１”にする（Ｓ２，Ｓ３）。そして、Ｄ／Ａコ
ンバータ６は、”Ｖ１＋ΔＶ”、つまり、”Ｖ１＋ΔＶ
１”を出力する（Ｓ１）。しかし、デジタルコンパレー
タ１１の全出力はハイレベルなので、カウント値ＳＣ１
を”２”にする（Ｓ２，Ｓ３）。そして、Ｄ／Ａコンバ
ータ６は、”Ｖ１＋ΔＶ”、つまり、”Ｖ１＋２×ΔＶ
１”を出力する。この結果、ばらつきの最小値ＶＡを越
え、デジタルコンパレータ１１の全出力がハイレベルで
なくなる。
【００１６】次に、カウント値ＳＣ１を”２”、カウン
ト値ＳＣ２を”１”とし、Ｄ／Ａコンバータ６は、”Ｖ
１＋ΔＶ”、つまり、”Ｖ１＋２×ΔＶ１−ΔＶ２”
（ΔＶ２＜ΔＶ１）を出力する（Ｓ２，Ｓ４）。しか
し、デジタルコンパレータ１１の全出力がハイレベルで
ないので、カウント値ＳＣ２を”２”にする（Ｓ５，Ｓ
６）。そして、Ｄ／Ａコンバータ６は、”Ｖ１＋Δ
Ｖ”、つまり、”Ｖ１＋２×ΔＶ１−２×ΔＶ２”を出
力する（Ｓ２，Ｓ４）。しかし、デジタルコンパレータ
１１の全出力がハイレベルでないので、カウント値ＳＣ
２を”３”にする（Ｓ５，Ｓ６）。このような動作を繰
り返し、カウント値ＳＣ２が”４”のとき、最小値ＶＡ
を越えなくなり、デジタルコンパレータ１１の全出力が
ハイレベルになる。
ト値ＳＣ２を”１”とし、Ｄ／Ａコンバータ６は、”Ｖ
１＋ΔＶ”、つまり、”Ｖ１＋２×ΔＶ１−ΔＶ２”
（ΔＶ２＜ΔＶ１）を出力する（Ｓ２，Ｓ４）。しか
し、デジタルコンパレータ１１の全出力がハイレベルで
ないので、カウント値ＳＣ２を”２”にする（Ｓ５，Ｓ
６）。そして、Ｄ／Ａコンバータ６は、”Ｖ１＋Δ
Ｖ”、つまり、”Ｖ１＋２×ΔＶ１−２×ΔＶ２”を出
力する（Ｓ２，Ｓ４）。しかし、デジタルコンパレータ
１１の全出力がハイレベルでないので、カウント値ＳＣ
２を”３”にする（Ｓ５，Ｓ６）。このような動作を繰
り返し、カウント値ＳＣ２が”４”のとき、最小値ＶＡ
を越えなくなり、デジタルコンパレータ１１の全出力が
ハイレベルになる。
【００１７】そして、カウント値ＳＣ１，ＳＣ２，ＳＣ
３を”２，４，１”とし、Ｄ／Ａコンバータ６は、”Ｖ
１＋３×ΔＶ１−４×ΔＶ２”を出力する（Ｓ５，Ｓ
７）。この結果、デジタルコンパレータ１１の全出力が
ロウレベルでないので、カウント値ＳＣ３を上げてい
き、Ｄ／Ａコンバータ６の電圧を上げていく、カウント
値ＳＣ３が”３”のとき、ばらつきの最大値ＶＢを越
え、デジタルコンパレータ１１の全出力がロウレベルと
なる（Ｓ８，Ｓ９，Ｓ７）。
３を”２，４，１”とし、Ｄ／Ａコンバータ６は、”Ｖ
１＋３×ΔＶ１−４×ΔＶ２”を出力する（Ｓ５，Ｓ
７）。この結果、デジタルコンパレータ１１の全出力が
ロウレベルでないので、カウント値ＳＣ３を上げてい
き、Ｄ／Ａコンバータ６の電圧を上げていく、カウント
値ＳＣ３が”３”のとき、ばらつきの最大値ＶＢを越
え、デジタルコンパレータ１１の全出力がロウレベルと
なる（Ｓ８，Ｓ９，Ｓ７）。
【００１８】次に、カウント値ＳＣ１，ＳＣ２，ＳＣ
３，ＳＣ４を”２，４，３，１”とし、Ｄ／Ａコンバー
タ６は、”Ｖ１＋５×ΔＶ１−５×ΔＶ２”を出力する
（Ｓ８，Ｓ１０）。しかし、デジタルコンパレータ１１
の全出力がロウなので、カウント値ＳＣ４を上げてい
き、Ｄ／Ａコンバータ６の電圧を下げていく、カウント
値ＳＣ４が”３”のとき、ばらつきの最大値ＶＢを越え
なくなり、デジタルコンパレータ１１の全出力がロウレ
ベルでなくなる（Ｓ１２，Ｓ１０，Ｓ１１）。
３，ＳＣ４を”２，４，３，１”とし、Ｄ／Ａコンバー
タ６は、”Ｖ１＋５×ΔＶ１−５×ΔＶ２”を出力する
（Ｓ８，Ｓ１０）。しかし、デジタルコンパレータ１１
の全出力がロウなので、カウント値ＳＣ４を上げてい
き、Ｄ／Ａコンバータ６の電圧を下げていく、カウント
値ＳＣ４が”３”のとき、ばらつきの最大値ＶＢを越え
なくなり、デジタルコンパレータ１１の全出力がロウレ
ベルでなくなる（Ｓ１２，Ｓ１０，Ｓ１１）。
【００１９】この結果、ピン間ばらつき”ＶＢ−ＶＡ”
は、”ΔＶ１×（ＳＣ３−ＳＣ１）−ΔＶ２×（ＳＣ４
−ＳＣ２）”となる。そして、ＶＡ＝Ｖ１＋ΔＶ１×Ｓ
Ｃ１−ΔＶ２×ＳＣ２、ＶＢ＝Ｖ１＋ΔＶ１×（ＳＣ１
＋ＳＣ３）−ΔＶ２×（ＳＣ２＋ＳＣ４）となる。この
ようにして、各階調のばらつきを求め、ピン間ばらつ
き”ＶＢ−ＶＡ”が許容範囲内かによりＤＵＴ１の良否
の判定を行う。
は、”ΔＶ１×（ＳＣ３−ＳＣ１）−ΔＶ２×（ＳＣ４
−ＳＣ２）”となる。そして、ＶＡ＝Ｖ１＋ΔＶ１×Ｓ
Ｃ１−ΔＶ２×ＳＣ２、ＶＢ＝Ｖ１＋ΔＶ１×（ＳＣ１
＋ＳＣ３）−ΔＶ２×（ＳＣ２＋ＳＣ４）となる。この
ようにして、各階調のばらつきを求め、ピン間ばらつ
き”ＶＢ−ＶＡ”が許容範囲内かによりＤＵＴ１の良否
の判定を行う。
【００２０】例えば、ピン間ばらつきの下限電圧より低
い電圧と上限電圧より高い電圧の差を４０ｍＶとし、Δ
Ｖ１を５ｍＶ、ΔＶ２を０．１ｍＶとすると、測定ステ
ップは、４０ｍＶ／５ｍＶ＋２×５ｍＶ／０．１ｍＶ＝
１０８ステップで測定できる。
い電圧と上限電圧より高い電圧の差を４０ｍＶとし、Δ
Ｖ１を５ｍＶ、ΔＶ２を０．１ｍＶとすると、測定ステ
ップは、４０ｍＶ／５ｍＶ＋２×５ｍＶ／０．１ｍＶ＝
１０８ステップで測定できる。
【００２１】このように、Ｄ／Ａコンバータ６の出力電
圧を２段階に変化させ、デジタルコンパレータ１１によ
り変化を検出し、ピン間ばらつきを求めたので、Ａ／Ｄ
コンバータやデジタル信号処理部を用いることなく、高
速に試験を行うことができる。従って、安価にＩＣテス
タを構成することができる。
圧を２段階に変化させ、デジタルコンパレータ１１によ
り変化を検出し、ピン間ばらつきを求めたので、Ａ／Ｄ
コンバータやデジタル信号処理部を用いることなく、高
速に試験を行うことができる。従って、安価にＩＣテス
タを構成することができる。
【００２２】次に、ＤＵＴ１のピンごとの出力電圧試験
について説明する。ＤＵＴ１は、全ピンから電圧を出力
し、Ｄ／Ａコンバータ６は期待値電圧を出力する。減算
器７が、ＤＵＴ１の出力とＤ／Ａコンバータ６の期待値
電圧との差電圧を出力する。この差電圧を、電圧増幅器
８は電圧増幅する。そして、Ｄ／Ａコンバータ９は、比
較電圧を出力する。コンパレータ１０は、電圧増幅器８
の出力とＤ／Ａコンバータ９の出力とを比較する。通
常、コンパレータ１０は、ウィンドウコンパレータで構
成され、Ｄ／Ａコンバータ９は、上限、下限電圧をコン
パレータ１０に与えている。この比較結果により、デジ
タルコンパレータ１１は、パス／フェイルを出力する。
について説明する。ＤＵＴ１は、全ピンから電圧を出力
し、Ｄ／Ａコンバータ６は期待値電圧を出力する。減算
器７が、ＤＵＴ１の出力とＤ／Ａコンバータ６の期待値
電圧との差電圧を出力する。この差電圧を、電圧増幅器
８は電圧増幅する。そして、Ｄ／Ａコンバータ９は、比
較電圧を出力する。コンパレータ１０は、電圧増幅器８
の出力とＤ／Ａコンバータ９の出力とを比較する。通
常、コンパレータ１０は、ウィンドウコンパレータで構
成され、Ｄ／Ａコンバータ９は、上限、下限電圧をコン
パレータ１０に与えている。この比較結果により、デジ
タルコンパレータ１１は、パス／フェイルを出力する。
【００２３】また、第２の実施例を図４に示し説明す
る。ここで、図１と同一のものは同一符号を付し説明を
省略する。
る。ここで、図１と同一のものは同一符号を付し説明を
省略する。
【００２４】図において、Ｄ／Ａコンバータ１２は、期
待値電圧を出力する。コンパレータ１３は、ＤＵＴ１の
出力とＤ／Ａコンバータ１２の出力とを比較し、デジタ
ルコンパレータ１１に出力する。
待値電圧を出力する。コンパレータ１３は、ＤＵＴ１の
出力とＤ／Ａコンバータ１２の出力とを比較し、デジタ
ルコンパレータ１１に出力する。
【００２５】このような装置のピン間ばらつきの試験動
作は、Ｄ／Ａコンバータ１２は、図１に示す装置のＤ／
Ａコンバータ６と同一の動作を行い、コンパレータ１３
はコンパレータ１０と同一の動作を行うので、説明を省
略する。
作は、Ｄ／Ａコンバータ１２は、図１に示す装置のＤ／
Ａコンバータ６と同一の動作を行い、コンパレータ１３
はコンパレータ１０と同一の動作を行うので、説明を省
略する。
【００２６】また、ピンごとの出力電圧試験の動作は、
Ｄ／Ａコンバータ１２が図１に示すＤ／Ａコンバータ
６，９を合わせた出力を行うだけで、その他の動作は変
わらないので、説明を省略する。
Ｄ／Ａコンバータ１２が図１に示すＤ／Ａコンバータ
６，９を合わせた出力を行うだけで、その他の動作は変
わらないので、説明を省略する。
【００２７】なお、本発明はこれに限定されるものでは
なく、Ｄ／Ａコンバータ６をΔＶ１，ΔＶ２の２段階に
変化させたが、３段階以上でもよい。また、Ｄ／Ａコン
バータ６を変化させる代わりに、Ｄ／Ａコンバータ９を
変化させる構成でもよい。
なく、Ｄ／Ａコンバータ６をΔＶ１，ΔＶ２の２段階に
変化させたが、３段階以上でもよい。また、Ｄ／Ａコン
バータ６を変化させる代わりに、Ｄ／Ａコンバータ９を
変化させる構成でもよい。
【００２８】そして、Ｄ／Ａコンバータ６は、ピン間ば
らつきの下限電圧より低い電圧より、ΔＶ１増加、ΔＶ
２減少させる構成を示したが、ピン間ばらつきの上限電
圧より高い電圧より、ΔＶ１減少、ΔＶ２増加する構成
でもよい。
らつきの下限電圧より低い電圧より、ΔＶ１増加、ΔＶ
２減少させる構成を示したが、ピン間ばらつきの上限電
圧より高い電圧より、ΔＶ１減少、ΔＶ２増加する構成
でもよい。
【００２９】さらに、差電圧発生部として、減算器７を
用いた構成を示したが、加算器でもよい。この場合、Ｄ
／Ａコンバータ６が期待値電圧のマイナスの値を出力す
る。
用いた構成を示したが、加算器でもよい。この場合、Ｄ
／Ａコンバータ６が期待値電圧のマイナスの値を出力す
る。
【００３０】
【発明の効果】本発明によれば、電圧発生部の出力電圧
を２段階以上に変化させ、変化検出部により変化を検出
し、ピン間ばらつきを求めたので、Ａ／Ｄコンバータや
デジタル信号処理部を用いることなく、高速に試験を行
うことができる。従って、安価にＩＣテスタを構成する
ことができる。
を２段階以上に変化させ、変化検出部により変化を検出
し、ピン間ばらつきを求めたので、Ａ／Ｄコンバータや
デジタル信号処理部を用いることなく、高速に試験を行
うことができる。従って、安価にＩＣテスタを構成する
ことができる。
【図１】本発明の一実施例を示した構成図である。
【図２】図１に示す装置の動作を示したフローチャート
である。
である。
【図３】図１に示す装置の動作を説明する図である。
【図４】本発明の他の実施例を示した構成図である。
【図５】従来のＩＣテスタの構成を示した図である。
【図６】多段階電圧の出力例を示した図である。
１ ＤＵＴ ６，９，１２ Ｄ／Ａコンバータ ７ 減算器 ８ 電圧増幅器 １０，１３ コンパレータ １１ デジタルコンパレータ
Claims (3)
- 【請求項１】 複数ピンから多段階電圧を出力する被試
験対象を試験するＩＣテスタにおいて、 前記被試験対象の多段階電圧に対応した期待値電圧を出
力する第１の電圧発生部と、 前記被試験対象の各ピン系統ごとに設けられ、前記被試
験対象の多段階電圧と前記電圧発生部の期待値電圧の差
電圧を出力する差電圧発生部と、 比較電圧を出力する第２の電圧発生部と、 前記差電圧発生部の出力と前記第２の電圧発生部の出力
とを比較するコンパレータと、 このコンパレータの出力の変化を検出する変化検出部と
を有し、前記第１の電圧発生部または前記第２の電圧発
生部の少なくとも一方を２段階以上の電圧の大きさで変
化させ、前記変化検出部の検出により、ピン間ばらつき
を求めることを特徴とするＩＣテスタ。 - 【請求項２】 差電圧発生部とコンパレータとの間に電
圧増幅器を設けたことを特徴とする請求項１記載のＩＣ
テスタ。 - 【請求項３】 複数ピンから多段階電圧を出力する被試
験対象を試験するＩＣテスタにおいて、 前記被試験対象の多段階電圧に対応した期待値電圧を出
力する電圧発生部と、 前記被試験対象の各ピン系統ごとに設けられ、前記被試
験対象の出力と電圧発生部の出力とを比較するコンパレ
ータと、 このコンパレータの出力の変化を検出する変化検出部と
を有し、前記電圧発生部を２段階以上の電圧の大きさで
変化させ、前記変化検出部の検出により、ピン間ばらつ
きを求めることを特徴とするＩＣテスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000349164A JP4023085B2 (ja) | 2000-11-16 | 2000-11-16 | Ｉｃテスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000349164A JP4023085B2 (ja) | 2000-11-16 | 2000-11-16 | Ｉｃテスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002156412A true JP2002156412A (ja) | 2002-05-31 |
| JP4023085B2 JP4023085B2 (ja) | 2007-12-19 |
Family
ID=18822620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000349164A Expired - Fee Related JP4023085B2 (ja) | 2000-11-16 | 2000-11-16 | Ｉｃテスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4023085B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100359554C (zh) * | 2003-11-19 | 2008-01-02 | 义隆电子股份有限公司 | 液晶显示器比较电压的微调装置及方法 |
| US7474290B2 (en) | 2003-11-07 | 2009-01-06 | Renesas Technology Corp. | Semiconductor device and testing method thereof |
| CN112986689A (zh) * | 2021-04-20 | 2021-06-18 | 珠海智融科技有限公司 | 一种芯片配置引脚的检测电路、方法和*** |
-
2000
- 2000-11-16 JP JP2000349164A patent/JP4023085B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7474290B2 (en) | 2003-11-07 | 2009-01-06 | Renesas Technology Corp. | Semiconductor device and testing method thereof |
| CN100359554C (zh) * | 2003-11-19 | 2008-01-02 | 义隆电子股份有限公司 | 液晶显示器比较电压的微调装置及方法 |
| CN112986689A (zh) * | 2021-04-20 | 2021-06-18 | 珠海智融科技有限公司 | 一种芯片配置引脚的检测电路、方法和*** |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4023085B2 (ja) | 2007-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6833715B2 (en) | Semiconductor testing apparatus and semiconductor testing method | |
| JP4290370B2 (ja) | ディスプレイを駆動する駆動デバイス及び駆動デバイスを含むディスプレイ装置 | |
| US6255839B1 (en) | Voltage applied type current measuring circuit in an IC testing apparatus | |
| KR100389560B1 (ko) | 반도체집적회로의 검사장치 및 그의 검사방법 및 그검사프로그램을 기록하는 기억매체 | |
| JP2009038770A (ja) | 試験装置及び製造方法 | |
| US6911831B2 (en) | Method for automatically changing current ranges | |
| JP2002156412A (ja) | Ｉｃテスタ | |
| KR100708329B1 (ko) | Ｉｃ 테스터 | |
| KR100824158B1 (ko) | 반도체 장치 및 반도체 장치의 시험 방법 | |
| WO2012137708A1 (ja) | 半導体装置及びその検査方法 | |
| JP3554767B2 (ja) | 半導体テスト装置 | |
| JP2002098738A (ja) | Ｉｃテスタ | |
| JP3874164B2 (ja) | Ｉｃテスタ | |
| JP2001035335A (ja) | リレー故障検出装置 | |
| JP2002250754A (ja) | 半導体テスト装置 | |
| JP2007132905A (ja) | Ｉｃテスタ | |
| JP2006138844A (ja) | Ｉｃテスタ | |
| JP2003240821A (ja) | Ｉｃテスタ | |
| JP3592647B2 (ja) | 半導体検査装置、半導体集積回路、及び半導体検査方法 | |
| JP3806333B2 (ja) | 半導体集積回路、半導体集積回路の試験装置、及び半導体集積回路の試験方法 | |
| JP2007147469A (ja) | Ｉｃテスタ | |
| JP3598643B2 (ja) | 半導体集積回路測定装置および半導体集積回路装置 | |
| JP3481402B2 (ja) | 論理集積回路の試験装置 | |
| JP3568938B2 (ja) | ディジタル・アナログ変換回路 | |
| JP2010156628A (ja) | 半導体試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040330 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050304 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061204 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070810 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070820 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070911 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070924 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |