JP2002156412A - Icテスタ - Google Patents
IcテスタInfo
- Publication number
- JP2002156412A JP2002156412A JP2000349164A JP2000349164A JP2002156412A JP 2002156412 A JP2002156412 A JP 2002156412A JP 2000349164 A JP2000349164 A JP 2000349164A JP 2000349164 A JP2000349164 A JP 2000349164A JP 2002156412 A JP2002156412 A JP 2002156412A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- outputs
- output
- converter
- pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
けることなく、高速に被試験対象の試験を行うことがで
きるICテスタを実現することを目的にする。 【解決手段】 本発明は、複数ピンから多段階電圧を出
力する被試験対象を試験するICテスタに改良を加えた
ものである。本装置は、被試験対象の多段階電圧に対応
した期待値電圧を出力する第1の電圧発生部と、被試験
対象の各ピン系統ごとに設けられ、被試験対象の多段階
電圧と前記電圧発生部の期待値電圧の差電圧を出力する
差電圧発生部と、比較電圧を出力する第2の電圧発生部
と、差電圧発生部の出力と第2の電圧発生部の出力とを
比較するコンパレータと、このコンパレータの出力の変
化を検出する変化検出部とを有し、第1または第2の電
圧発生部の少なくとも一方を2段階以上の電圧の大きさ
で変化させ、変化検出部の検出により、ピン間ばらつき
を求めることを特徴とする装置である。
Description
階電圧を出力する被試験対象、例えば液晶駆動ドライバ
等を試験するICテスタに関し、高速に被試験対象の試
験が行えるICテスタに関するものである。
階(多階調)電圧を出力し、液晶ディスプレイを駆動し
ている。このような液晶駆動ドライバを試験するICテ
スタを図5に示し説明する。
す)1は、複数ピンから多段階電圧を出力する。スイッ
チ2は、DUT1のピンを選択する。A/Dコンバータ
3は、スイッチ2からの出力を入力し、デジタルデータ
に変換する。メモリ4は、A/Dコンバータ3からのデ
ジタルデータを格納する。デジタル信号処理部(以下D
SPと略す)5は、メモリ4のデジタルデータにより、
DUT1の良否判定を行う。
DUT1は、図6に示す多段階電圧を出力する。そし
て、スイッチ2がDUT1のピンを順番に選択し、出力
する。この出力を、A/Dコンバータ3は、デジタルデ
ータに変換し、メモリ4に格納する。そして、DSP5
は、メモリ4のデジタルデータにより、各ピンの出力電
圧の絶対値の大きさ、ピン間の出力電圧のばらつきの大
きさなどを演算処理して、DUT1の良否の判定を行
う。
来の構成によれば、DUT1の各ピンの出力電圧の測定
にあたり、DUT1の各ピンの出力電圧をスイッチ2で
切り換えて、A/Dコンバータ3に入力しているので、
かなりの測定時間を要する。
ンバータ3をDUT1の各ピンごとに設け、並列に測定
することにより短縮することができるが、高精度のA/
Dコンバータ3を複数設けなければならず、高価になっ
てしまう。
速処理性能が要求されることから、コスト高の要因とな
っている。
タやデジタル信号処理部を設けることなく、高速に被試
験対象の試験を行うことができるICテスタを実現する
ことにある。
ンから多段階電圧を出力する被試験対象を試験するIC
テスタにおいて、前記被試験対象の多段階電圧に対応し
た期待値電圧を出力する第1の電圧発生部と、前記被試
験対象の各ピン系統ごとに設けられ、前記被試験対象の
多段階電圧と前記電圧発生部の期待値電圧の差電圧を出
力する差電圧発生部と、比較電圧を出力する第2の電圧
発生部と、前記差電圧発生部の出力と前記第2の電圧発
生部の出力とを比較するコンパレータと、このコンパレ
ータの出力の変化を検出する変化検出部とを有し、前記
第1の電圧発生部または前記第2の電圧発生部の少なく
とも一方を2段階以上の電圧の大きさで変化させ、前記
変化検出部の検出により、ピン間ばらつきを求めること
を特徴とするものである。
を出力する被試験対象を試験するICテスタにおいて、
前記被試験対象の多段階電圧に対応した期待値電圧を出
力する電圧発生部と、前記被試験対象の各ピン系統ごと
に設けられ、前記被試験対象の出力と電圧発生部の出力
とを比較するコンパレータと、このコンパレータの出力
の変化を検出する変化検出部とを有し、前記電圧発生部
を2段階以上の電圧の大きさで変化させ、前記変化検出
部の検出により、ピン間ばらつきを求めることを特徴と
するものである。
形態を説明する。図1は本発明の一実施例を示した構成
図である。
電圧発生部で、DUT1の多段階電圧に対応した期待値
電圧を出力する。減算器7は差電圧発生部、DUT1の
ピンごとに設けられ、DUT1の多段階電圧とD/Aコ
ンバータ6の期待値電圧の差電圧を出力する。電圧増幅
器8は、減算器7の差電圧を増幅する。D/Aコンバー
タ9は第2の電圧発生部で、電圧増幅器8の出力に対応
した比較電圧を出力する。コンパレータ10は、電圧増
幅器8の出力とD/Aコンバータ9の出力とを比較す
る。デジタルコンパレータ11は変化検出部で、コンパ
レータ10の出力により、変化を検出すると共に、パス
/フェイルを出力する。なお、図示しない制御部が、D
/Aコンバータ6,9を制御し、デジタルコンパレータ
11の出力を入力することはいうまでもない。
まず、ピン間ばらつきの試験について、図2,3を用い
て説明する。図2は図1に示す装置の動作を示したフロ
ーチャートで、図3は図1に示す装置の動作を説明する
図である。ピン間ばらつきの試験は、液晶駆動ドライバ
の場合、ばらつきが許容範囲を越えると、表示むらなど
が生じるため行われている。
電圧に対応する電圧を全ピンから出力する。初期値とし
て、カウント値SC1は”0”なので、ステップ電圧Δ
Vは”0”となる(S1)。従って、D/Aコンバータ
6は、期待値電圧より低く、ばらつきの下限電圧より低
い電圧V1を出力する。減算器7が、DUT1の出力と
D/Aコンバータ6の出力との差電圧を出力する。この
差電圧を、電圧増幅器8は増幅する。D/Aコンバータ
9は、DUT1に対するICテスタのオフセット電圧及
びD/Aコンバータ6の誤差を補正する電圧を比較電圧
として出力する。理想的状態では、比較電圧は0Vであ
る。そして、コンパレータ10は、電圧増幅器8の出力
とD/Aコンバータ9の出力とを入力し、比較する。こ
の比較結果により、デジタルコンパレータ11の全出力
はハイレベルとなる。
C1を”1”にする(S2,S3)。そして、D/Aコ
ンバータ6は、”V1+ΔV”、つまり、”V1+ΔV
1”を出力する(S1)。しかし、デジタルコンパレー
タ11の全出力はハイレベルなので、カウント値SC1
を”2”にする(S2,S3)。そして、D/Aコンバ
ータ6は、”V1+ΔV”、つまり、”V1+2×ΔV
1”を出力する。この結果、ばらつきの最小値VAを越
え、デジタルコンパレータ11の全出力がハイレベルで
なくなる。
ト値SC2を”1”とし、D/Aコンバータ6は、”V
1+ΔV”、つまり、”V1+2×ΔV1−ΔV2”
(ΔV2<ΔV1)を出力する(S2,S4)。しか
し、デジタルコンパレータ11の全出力がハイレベルで
ないので、カウント値SC2を”2”にする(S5,S
6)。そして、D/Aコンバータ6は、”V1+Δ
V”、つまり、”V1+2×ΔV1−2×ΔV2”を出
力する(S2,S4)。しかし、デジタルコンパレータ
11の全出力がハイレベルでないので、カウント値SC
2を”3”にする(S5,S6)。このような動作を繰
り返し、カウント値SC2が”4”のとき、最小値VA
を越えなくなり、デジタルコンパレータ11の全出力が
ハイレベルになる。
3を”2,4,1”とし、D/Aコンバータ6は、”V
1+3×ΔV1−4×ΔV2”を出力する(S5,S
7)。この結果、デジタルコンパレータ11の全出力が
ロウレベルでないので、カウント値SC3を上げてい
き、D/Aコンバータ6の電圧を上げていく、カウント
値SC3が”3”のとき、ばらつきの最大値VBを越
え、デジタルコンパレータ11の全出力がロウレベルと
なる(S8,S9,S7)。
3,SC4を”2,4,3,1”とし、D/Aコンバー
タ6は、”V1+5×ΔV1−5×ΔV2”を出力する
(S8,S10)。しかし、デジタルコンパレータ11
の全出力がロウなので、カウント値SC4を上げてい
き、D/Aコンバータ6の電圧を下げていく、カウント
値SC4が”3”のとき、ばらつきの最大値VBを越え
なくなり、デジタルコンパレータ11の全出力がロウレ
ベルでなくなる(S12,S10,S11)。
は、”ΔV1×(SC3−SC1)−ΔV2×(SC4
−SC2)”となる。そして、VA=V1+ΔV1×S
C1−ΔV2×SC2、VB=V1+ΔV1×(SC1
+SC3)−ΔV2×(SC2+SC4)となる。この
ようにして、各階調のばらつきを求め、ピン間ばらつ
き”VB−VA”が許容範囲内かによりDUT1の良否
の判定を行う。
い電圧と上限電圧より高い電圧の差を40mVとし、Δ
V1を5mV、ΔV2を0.1mVとすると、測定ステ
ップは、40mV/5mV+2×5mV/0.1mV=
108ステップで測定できる。
圧を2段階に変化させ、デジタルコンパレータ11によ
り変化を検出し、ピン間ばらつきを求めたので、A/D
コンバータやデジタル信号処理部を用いることなく、高
速に試験を行うことができる。従って、安価にICテス
タを構成することができる。
について説明する。DUT1は、全ピンから電圧を出力
し、D/Aコンバータ6は期待値電圧を出力する。減算
器7が、DUT1の出力とD/Aコンバータ6の期待値
電圧との差電圧を出力する。この差電圧を、電圧増幅器
8は電圧増幅する。そして、D/Aコンバータ9は、比
較電圧を出力する。コンパレータ10は、電圧増幅器8
の出力とD/Aコンバータ9の出力とを比較する。通
常、コンパレータ10は、ウィンドウコンパレータで構
成され、D/Aコンバータ9は、上限、下限電圧をコン
パレータ10に与えている。この比較結果により、デジ
タルコンパレータ11は、パス/フェイルを出力する。
る。ここで、図1と同一のものは同一符号を付し説明を
省略する。
待値電圧を出力する。コンパレータ13は、DUT1の
出力とD/Aコンバータ12の出力とを比較し、デジタ
ルコンパレータ11に出力する。
作は、D/Aコンバータ12は、図1に示す装置のD/
Aコンバータ6と同一の動作を行い、コンパレータ13
はコンパレータ10と同一の動作を行うので、説明を省
略する。
D/Aコンバータ12が図1に示すD/Aコンバータ
6,9を合わせた出力を行うだけで、その他の動作は変
わらないので、説明を省略する。
なく、D/Aコンバータ6をΔV1,ΔV2の2段階に
変化させたが、3段階以上でもよい。また、D/Aコン
バータ6を変化させる代わりに、D/Aコンバータ9を
変化させる構成でもよい。
らつきの下限電圧より低い電圧より、ΔV1増加、ΔV
2減少させる構成を示したが、ピン間ばらつきの上限電
圧より高い電圧より、ΔV1減少、ΔV2増加する構成
でもよい。
用いた構成を示したが、加算器でもよい。この場合、D
/Aコンバータ6が期待値電圧のマイナスの値を出力す
る。
を2段階以上に変化させ、変化検出部により変化を検出
し、ピン間ばらつきを求めたので、A/Dコンバータや
デジタル信号処理部を用いることなく、高速に試験を行
うことができる。従って、安価にICテスタを構成する
ことができる。
である。
Claims (3)
- 【請求項1】 複数ピンから多段階電圧を出力する被試
験対象を試験するICテスタにおいて、 前記被試験対象の多段階電圧に対応した期待値電圧を出
力する第1の電圧発生部と、 前記被試験対象の各ピン系統ごとに設けられ、前記被試
験対象の多段階電圧と前記電圧発生部の期待値電圧の差
電圧を出力する差電圧発生部と、 比較電圧を出力する第2の電圧発生部と、 前記差電圧発生部の出力と前記第2の電圧発生部の出力
とを比較するコンパレータと、 このコンパレータの出力の変化を検出する変化検出部と
を有し、前記第1の電圧発生部または前記第2の電圧発
生部の少なくとも一方を2段階以上の電圧の大きさで変
化させ、前記変化検出部の検出により、ピン間ばらつき
を求めることを特徴とするICテスタ。 - 【請求項2】 差電圧発生部とコンパレータとの間に電
圧増幅器を設けたことを特徴とする請求項1記載のIC
テスタ。 - 【請求項3】 複数ピンから多段階電圧を出力する被試
験対象を試験するICテスタにおいて、 前記被試験対象の多段階電圧に対応した期待値電圧を出
力する電圧発生部と、 前記被試験対象の各ピン系統ごとに設けられ、前記被試
験対象の出力と電圧発生部の出力とを比較するコンパレ
ータと、 このコンパレータの出力の変化を検出する変化検出部と
を有し、前記電圧発生部を2段階以上の電圧の大きさで
変化させ、前記変化検出部の検出により、ピン間ばらつ
きを求めることを特徴とするICテスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000349164A JP4023085B2 (ja) | 2000-11-16 | 2000-11-16 | Icテスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000349164A JP4023085B2 (ja) | 2000-11-16 | 2000-11-16 | Icテスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002156412A true JP2002156412A (ja) | 2002-05-31 |
JP4023085B2 JP4023085B2 (ja) | 2007-12-19 |
Family
ID=18822620
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000349164A Expired - Fee Related JP4023085B2 (ja) | 2000-11-16 | 2000-11-16 | Icテスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4023085B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100359554C (zh) * | 2003-11-19 | 2008-01-02 | 义隆电子股份有限公司 | 液晶显示器比较电压的微调装置及方法 |
US7474290B2 (en) | 2003-11-07 | 2009-01-06 | Renesas Technology Corp. | Semiconductor device and testing method thereof |
CN112986689A (zh) * | 2021-04-20 | 2021-06-18 | 珠海智融科技有限公司 | 一种芯片配置引脚的检测电路、方法和*** |
-
2000
- 2000-11-16 JP JP2000349164A patent/JP4023085B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7474290B2 (en) | 2003-11-07 | 2009-01-06 | Renesas Technology Corp. | Semiconductor device and testing method thereof |
CN100359554C (zh) * | 2003-11-19 | 2008-01-02 | 义隆电子股份有限公司 | 液晶显示器比较电压的微调装置及方法 |
CN112986689A (zh) * | 2021-04-20 | 2021-06-18 | 珠海智融科技有限公司 | 一种芯片配置引脚的检测电路、方法和*** |
Also Published As
Publication number | Publication date |
---|---|
JP4023085B2 (ja) | 2007-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6833715B2 (en) | Semiconductor testing apparatus and semiconductor testing method | |
JP4290370B2 (ja) | ディスプレイを駆動する駆動デバイス及び駆動デバイスを含むディスプレイ装置 | |
US6255839B1 (en) | Voltage applied type current measuring circuit in an IC testing apparatus | |
KR100389560B1 (ko) | 반도체집적회로의 검사장치 및 그의 검사방법 및 그검사프로그램을 기록하는 기억매체 | |
JP2009038770A (ja) | 試験装置及び製造方法 | |
US6911831B2 (en) | Method for automatically changing current ranges | |
JP2002156412A (ja) | Icテスタ | |
KR100708329B1 (ko) | Ic 테스터 | |
KR100824158B1 (ko) | 반도체 장치 및 반도체 장치의 시험 방법 | |
WO2012137708A1 (ja) | 半導体装置及びその検査方法 | |
JP3554767B2 (ja) | 半導体テスト装置 | |
JP2002098738A (ja) | Icテスタ | |
JP3874164B2 (ja) | Icテスタ | |
JP2001035335A (ja) | リレー故障検出装置 | |
JP2002250754A (ja) | 半導体テスト装置 | |
JP2007132905A (ja) | Icテスタ | |
JP2006138844A (ja) | Icテスタ | |
JP2003240821A (ja) | Icテスタ | |
JP3592647B2 (ja) | 半導体検査装置、半導体集積回路、及び半導体検査方法 | |
JP3806333B2 (ja) | 半導体集積回路、半導体集積回路の試験装置、及び半導体集積回路の試験方法 | |
JP2007147469A (ja) | Icテスタ | |
JP3598643B2 (ja) | 半導体集積回路測定装置および半導体集積回路装置 | |
JP3481402B2 (ja) | 論理集積回路の試験装置 | |
JP3568938B2 (ja) | ディジタル・アナログ変換回路 | |
JP2010156628A (ja) | 半導体試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040330 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050304 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070810 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070820 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070911 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070924 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |