KR100389560B1 - 반도체집적회로의 검사장치 및 그의 검사방법 및 그검사프로그램을 기록하는 기억매체 - Google Patents
반도체집적회로의 검사장치 및 그의 검사방법 및 그검사프로그램을 기록하는 기억매체 Download PDFInfo
- Publication number
- KR100389560B1 KR100389560B1 KR10-2000-0041666A KR20000041666A KR100389560B1 KR 100389560 B1 KR100389560 B1 KR 100389560B1 KR 20000041666 A KR20000041666 A KR 20000041666A KR 100389560 B1 KR100389560 B1 KR 100389560B1
- Authority
- KR
- South Korea
- Prior art keywords
- output
- voltage value
- specific
- voltage
- value
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
검사장치는, 복수개의 DA 컨버터의 출력전압을 각각 대응하는 출력단자에서 출력하는 구성으로 된 액정드라이버 LSI를 검사한다. 전압측정기에 의해, 제 1 출력단자에서 출력되는 복수의 계조전압의 전압치를 측정하여, 각 측정전압치와 대응 기대전압치의 차전압치를 산출한다. 차동증폭기에서는, 제 1 출력단자 이외의 각 출력단자에서 출력되는 각 출력전압이, 그의 하나의 입력단자에 입력되고, 상기 제 1 출력단자에서 출력되는 출력전압이다른쪽의 입력단자에 공통으로 입력된다. 컴퍼레이터는 복수의 차동증폭기에서의 증폭차분전압을, 그의 입력으로 하여, 각 차동증폭기에서의 증폭차분전압이 각각 소정의 전압범위내에 있는 지 아닌지를 판정한다.
Description
본 발명은 복수개의 DA 컨버터를 내장하고, 각 DA 컨버터의 출력전압을 각각 대응하는 출력단자에서 출력하는 구성으로 된 반도체집적회로(예컨대, 액정구동용 IC 등)의 검사장치 및 그의 검사방법 및 그 검사프로그램을 기록하는 기억매체에 관한 것으로, 특히 상기 각 DA 컨버터의 출력전압의 테스트를 지극히 단시간내에 또한 고정밀도로 실시할 수 있는 검사장치 및 그의 검사방법 및 그 검사프로그램을 기록하는 기억매체에 관한 것이다.
액정패널의 고세밀화에 따라, 상기 액정패널에 탑재되는 액정드라이버 LSI는, 다출력화, 다계조화가 진행되고 있다. 이 계조표시를 하기 위해서, 액정드라이버 LSI의 각 출력회로는 각각 DA 컨버터를 내장하고, 계조전압을 출력한다. 예컨대, 6비트 DA 컨버터의 경우는, 64계조 표시, 8비트 DA 컨버터의 경우는, 256계조 표시가 각각 가능해진다.
이러한 액정드라이버 LSI의 테스트시에는, 도 1에 나타낸 바와 같이, 각 DA 컨버터로부터 출력된 각각의 계조전압치가 모두 정상범위내(PASS)에 있는 지 아닌지의 테스트를 실행하고 있다.
도 2에, 종래의 테스트방법을, m 출력의 액정드라이버 LSI(51)의 테스트의 경우를 예로 하여 설명한 개념도를 도시한다.
반도체시험장치(테스터)(52)를 이용하여, 액정드라이버 LSI(51)에 입력신호를 공급하고, 내장된 각 DA 컨버터(도시 안됨)에 의해, 1계조 번째의 전압레벨을 출력시킨다. 이 1계조 번째의 전압레벨은, 각 출력단자(출력1,…,출력 m)를 통해 액정드라이버 LSI(51) 외부로 도출되며, 각각 테스터(52)의 각 출력단자(V)에 입력된다. 테스터(52)에서는, 매트릭스 스위치(도시 안됨)를 순차 ON·OFF 제어함에 의해, 내장되어 있는 고정밀도 아날로그전압측정기(도시 안됨)를 이용하여, 1출력씩, m 출력까지, 순차 1계조 번째의 계조전압치를 측정하고, 그 측정결과를 차례로 내장된 데이터메모리(도시 안됨)에 격납한다. 이 처리를, 계조수만큼, 되풀이 실행하여, 최종으로 전출력(m출력), 전계조분(n계조)의 데이터를 메모리에 격납한다. 이 결과, m×n 개의 데이터가 메모리에 격납된다. 이 메모리에 격납된 데이터를, 테스터(52)에 내장하고 있는 연산장치(도시 안됨)를 이용하여 연산처리함으로써, 각 출력에서의 각 계조전압치의 시험을 행한다.
이러한 액정드라이버 LSI(51)의 테스트에 있어서는, 다출력화·다계조화가 진행함에 따라, 데이터의 취입량의 증가 및 데이터처리시간의 증대가 초래되어, 테스트시간이 대폭 증가한다. 또한, 계조수가 증가하여, 각 계조전압 사이의 전위차가 미소하게 됨에 따라, 전 계조전압치에 대해서, 지극히 고정밀도의 측정을 행할 필요가 있으며, 이로써 테스트시간이 더욱 증가하게 된다.
이렇게 해서, 액정드라이버 LSI의 다출력화·다계조화가 진행함에 의해, 종래의 검사방법에서는, 취급 데이터량의 증가와, 지극히 고정밀도의 전압측정을 전 계조출력전압에 대하여 행할 필요가 있음으로써, 테스트시간이 대폭 증가하여, 테스트비용이 크게 증가하게 된다.
본 발명은, 이러한 종래의 문제를 감안하여, 단시간내에, 고정밀도의 검사를 가능하게 하는 반도체집적회로의 검사장치 및 그의 검사방법 및 그 검사프로그램을 기록하는 기억매체를 제공하는 것이다.
이상의 목적을 달성하기 위한 본 발명의 요지는 다음과 같다.
먼저, 본 발명의 제 1 양태에서는 복수개의 DA 컨버터를 내장하고, 상기 각 DA 컨버터의 출력전압을 각각 대응하는 출력단자에서 출력하는 구성으로 된 반도체집적회로의 검사장치에 있어서, 특정 DA 컨버터에 대응하는 특정 출력단자에서 출력되는 각 계조의 특정출력전압치를 측정하여, 상기 특정출력전압치와, 대응하는 기대전압치의 특정차분전압치를 산출하는 전압측정수단, 각 계조에 있어서, 상기 특정출력단자 이외의 상기 각 출력단자에서 출력되는 각 출력전압치와, 상기 특정출력전압치를 입력하여, 각각의 차분전압치를 산출하여 증폭하는 차동증폭수단, 및 상기 차동증폭수단으로부터 출력된 증폭차분전압치가, 대응하는 계조의 상기 특정차분전압치에 따라 설정되는 판정전압범위내에 있는 지 아닌지를 판정하는 비교판정수단을 포함하는 것을 특징으로 하는 반도체집적회로의 검사장치가 제공된다.
다음, 본 발명의 제 2 양태에서는 상기 특정출력단자 이외의 출력단자의 개수와 동수의 차동증폭수단을 설치하고, 상기 차동증폭수단은, 대응하는 상기 특정출력단자 이외의 출력단자에서 출력되는 출력전압치가 입력됨과 동시에, 상기 특정출력전압치가 공통으로 입력되며, 상기 차동증폭수단으로부터의 각 증폭차분전압을, 상기 비교판정수단에서 동시에 판정하는 것을 특징으로 하는 반도체집적회로의 검사장치가 제공된다.
또한, 본 발명의 제 3 양태에서는 상기 판정전압범위를 규정하는 상한전압치 및 하한전압치는, 상기 기대전압치에 대응시켜 미리 설정한 상한 기준전압치 및 하한 기준전압치를 상기 특정차분전압치에 대응하는 일정치만큼 증감시켜 설정되는 것을 특징으로 하는 반도체집적회로의 검사장치가 제공된다.
또한, 본 발명의 제 4 양태에서는 복수개의 DA 컨버터를 내장하고, 상기 각 DA 컨버터의 출력전압을 각각 대응하는 출력단자에서 출력하는 구성으로 된 반도체집적회로의 검사방법에 있어서, 특정 DA 컨버터에 대응하는 특정출력단자에서 출력되는 각 계조의 특정출력전압치를 측정하여, 상기 특정출력전압치와 대응하는 기대전압치의 특정차분전압치를 산출하고, 각 계조에 있어서, 상기 특정출력단자 이외의 상기 각 출력단자에서 출력되는 각 출력전압치와, 상기 특정출력전압치를 입력하여, 각각의 차분전압치를 산출하여 증폭하며, 상기 증폭차분전압치가 대응하는 계조의 상기 특정차분전압치에 따라 설정되는 판정전압범위내에 있는 지 아닌지를 판정하는 것을 특징으로 하는 반도체집적회로의 검사방법이 제공된다.
또한, 본 발명의 제 5 양태에서는 복수의 DA 컨버터를 내장하고, 상기 각 DA 컨버터의 출력전압을 각각 대응하는 출력단자에서 출력하는 구성으로 된 반도체집적회로의 검사방법에 있어서, 특정 DA 컨버터에 대응하는 특정 출력단자에서 출력되는 각 계조의 특정출력전압치를 측정하여, 상기 특정출력전압치와 대응하는 기대전압치의 특정차분전압치를 산출하고, 각 계조에 있어서, 상기 특정출력단자 이외의 상기 각 출력단자에서 출력되는 각 출력전압치와, 상기 특정출력전압치를 입력하여, 각각의 차분전압치를 산출하여 증폭하며, 상기 증폭차분전압치가, 대응하는 계조의 상기 특정차분전압치에 따라 설정되는 판정전압범위내에 있는 지 아닌지를 판정하는 경우, 각 출력단자에 대응하는 증폭차분전압치를 병렬로 입력하고, 상기 증폭차분전압치가 상기 판정전압범위내에 있는 지 아닌지를 동시에 판정하는 것을 특징으로 하는 반도체집적회로의 검사방법이 제공된다.
또한, 본 발명의 제 6 양태에서는 상기 판정전압범위를 규정하는 상한전압치및 하한전압치는 상기 기대전압치에 대응시켜 미리 설정한 상한 기준전압치및 하한 기준전압치를, 상기 특정차분전압치에 대응하는 일정치만큼 증감시켜 설정되는 것을 특징으로 하는 반도체집적회로의 검사방법이 제공된다.
또한, 본 발명의 제 7 양태에서는 상기 특정출력전압치가 상기 상한 및 하한 기준전압치에 의해 규정되는 기준전압범위내에 있는 지 아닌지를 판정하고, 상기 특정출력전압치가 상기 기준전압범위 외에 있는 경우, 상기 반도체집적회로를 불량품으로 하며, 상기 특정차분전압치가 상기 기준전압범위 내에 있는 경우, 상기 증폭차분전압이 상기 판정전압범위내이면 양품으로 하고, 상기 판정전압범위 외이면 불량품으로 하는 것을 특징으로 하는 반도체집적회로의 검사방법이 제공된다.
또한, 본 발명의 제 8 양태에서는 반도체집적회로의 각 단자의 출력의 계조가 변화할 때, 상기 판정전압범위의 상한치와 하한치가 변화하더라도, 상기 판정전압범위의 폭은 일정한 것을 특징으로 하는 반도체집적회로의 검사방법이 제공된다.
또한, 본 발명의 제 9 양태에서는 반도체집적회로의 각 단자의 출력의 계조가 변화할 때, 상기 판정전압범위의 상한치와 하한치가 변화하더라도, 상기 판정전압범위의 폭은 일정한 것을 특징으로 하는 반도체집적회로의 검사방법이 제공된다.
또한, 본 발명의 제 10 양태에서는 반도체집적회로의 각 단자의 출력의 계조가 변화할 때, 상기 판정전압범위의 상한치와 하한치가 변화하더라도, 상기 판정전압범위의 폭은 일정한 것을 특징으로 하는 반도체집적회로의 검사방법이 제공된다.
또한, 본 발명의 제 11 양태에서는 반도체집적회로의 각 단자의 출력의 계조가 변화할 때, 상기 판정전압범위의 상한치와 하한치가 변화하더라도, 상기 판정전압범위의 폭은 일정한 것을 특징으로 하는 반도체집적회로의 검사방법이 제공된다.
또한, 본 발명의 제 12 양태에서는 불량품의 판정이 나올 때까지, 상기 판정전압범위의 폭을 단계적으로 축소하는 것을 특징으로 하는 반도체집적회로의 검사방법이 제공된다.
또한, 본 발명의 제 13 양태에서는 불량품의 판정이 나왔을 때, 상기 판정전압범위에 서의 각 출력전압의 편차에 의해 반도체집적회로를 순위대로 분류하는 것을 특징으로 하는 반도체집적회로의 검사방법이 제공된다.
또한, 본 발명의 제 14 양태에서는 복수개의 DA 컨버터를 내장하고, 상기 각 DA 컨버터의 출력전압을 각각 대응하는 출력단자에서 출력하는 구성으로 된 반도체집적회로의 검사에 있어서, 특정 DA 컨버터에 대응하는 특정출력단자에서 출력되는 각 계조의 특정출력전압치를 측정하고, 상기 특정출력전압치와 대응하는 기대전압치의 특정차분전압치를 산출하고, 각 계조에 있어서, 상기 특정출력단자 이외의 상기 각 출력단자에서 출력되는 각 출력전압치와, 상기 특정출력전압치를 입력하여, 각각의 차분전압치를 산출하여 증폭하며, 상기 증폭차분전압치가, 대응하는 계조의 상기 특정차분전압치에 따라 설정되는 판정전압범위내에 있는 지 아닌지를 판정하는 검사방법을 실행가능하게 하는 반도체집적회로의 검사프로그램을 기록하는 기억매체가 제공된다.
또한, 본 발명의 제 15 양태에서는 복수개의 DA 컨버터를 내장하고, 상기 각 DA 컨버터의 출력전압을 각각 대응하는 출력단자에서 출력하는 구성으로 된 반도체집적회로의 검사에 있어서, 특정 DA 컨버터에 대응하는 특정출력단자에서 출력되는 각 계조의 특정출력전압치를 측정하여, 상기 특정출력전압치와 대응하는 기대전압치의 특정차분전압치를 산출하고, 각 계조에 있어서, 상기 특정출력단자 이외의 상기 각 출력단자에서 출력되는 각 출력전압치와, 상기 특정출력전압치를 입력하여, 각각의 차분전압치를 산출하여 증폭하며, 상기 증폭차분전압치가, 대응하는 계조의 상기 특정차분전압치에 따라 설정되는 판정전압범위내에 있는 지 아닌지를 판정하는 경우, 각 출력단자에 대응하는 증폭차분전압치를 병렬로 입력하여, 상기 증폭차분전압치가 상기 판정전압범위내에 있는 지 아닌지를 동시에 판정하는 검사방법을 실행가능하게 하는 반도체집적회로의 검사프로그램을 기록하는 기억매체가 제공된다.
또한, 본 발명의 제 16 양태에서는 상기 판정전압범위를 규정하는 상한전압치및 하한전압치는, 상기 기대전압치에 대응시켜 미리 설정한 상한 기준전압치 및 하한 기준전압치를, 상기 특정차분전압치에 대응하는 일정치만큼 증감시켜 설정하는 검사방법을 실행가능하게 하는 반도체집적회로의 검사프로그램을 기록하는 기억매체가 제공된다.
또한, 본 발명의 제 17 양태에서는 상기 특정출력전압치가 상기 상한 및 하한 기준전압치에 의해 규정되는 기준전압범위내에 있는 지 아닌지를 판정하고, 상기 특정출력전압치가 상기 기준전압범위 외에 있는 경우, 상기 반도체집적회로를 불량품으로 하고, 상기 특정차분전압치가 상기 기준전압범위 내에 있는 경우, 상기 증폭차분전압이, 상기 판정전압범위 내이면 양품으로 하고, 상기 판정전압범위 외이면 불량품으로 하는 검사방법을 실행가능하게 하는 반도체집적회로의 검사프로그램을 기록하는 기억매체가 제공된다.
또한, 본 발명의 제 18 양태에서는 반도체집적회로의 각 단자의 출력의 계조가 변화할 때, 상기 판정전압범위의 상한치와 하한치가 변화하더라도, 상기 판정전압범위의 폭은 일정한 검사방법을 실행가능하게 하는 반도체집적회로의 검사프로그램을 기록하는 기억매체가 제공된다.
또한, 본 발명의 제 19 양태에서는 반도체집적회로의 각 단자의 출력의 계조가 변화할 때, 상기 판정전압범위의 상한치와 하한치가 변화하더라도, 상기 판정전압범위의 폭은 일정한 검사방법을 실행가능하게 하는 반도체집적회로의 검사프로그램을 기록하는 기억매체가 제공된다.
또한, 본 발명의 제 20 양태에서는 반도체집적회로의 각 단자의 출력의 계조가 변화할 때, 상기 판정전압범위의 상한치와 하한치가 변화하더라도, 상기 판정전압범위의 폭은 일정한 검사방법을 실행가능하게 하는 반도체집적회로의 검사프로그램을 기록하는 기억매체가 제공된다.
또한, 본 발명의 제 21 양태에서는 반도체집적회로의 각 단자의 출력의 계조가 변화할 때, 상기 판정전압범위의 상한치와 하한치가 변화하더라도, 상기 판정전압범위의 폭은 일정한 검사방법을 실행가능하게 하는 반도체집적회로의 검사프로그램을 기록하는 기억매체가 제공된다.
또한, 본 발명의 제 22 양태에서는 불량품의 판정이 나올 때까지, 상기 판정전압범위의 폭을 단계적으로 축소하는 검사방법을 실행가능하게 하는 반도체집적회로의 검사프로그램을 기록하는 기억매체가 제공된다.
또한, 본 발명의 제 23 양태에서는 불량품의 판정이 나왔을 때 상기 판정전압범위에 서의 각 출력전압의 편차에 의해 반도체집적회로를 순위대로 분류하는 검사방법을 실행가능하게 하는 반도체집적회로의 검사프로그램을 기록하는 기억매체가 제공된다.
이러한 본 발명의 반도체집적회로의 검사장치 및 검사방법에 의하면, 우선, 전압측정수단에 의해 특정한 DA 컨버터에서 출력되어 상기 특정 DA 컨버터에 대응하는 특정 출력단자에서 출력되는 복수의 계조전압의 전압치가 고정밀도로 측정되고, 또한 각 측정전압치와 대응 기대전압치의 차전압치(디지털치)가 산출된다. 이 차전압치는, 테스터 내부의 메모리에 격납된다. 이어서, 상기 특정단자 이외의 각 출력단자에서 출력되는 각 DA 컨버터의 출력전압이 각각 차동증폭기에서, 상기 특정 DA 컨버터의 출력전압과 비교된다. 그 비교결과, 즉 차동증폭기에서의 증폭차분전압은, 비교판정수단(컴퍼레이터)에 입력된다. 컴퍼레이터에서는, 상기 차동증폭기에서의 증폭차분전압이, 소정의 전압범위(판정전압범위)에 있는 지 아닌지의 판정이 실행된다. 이 소정전압범위를 규정하는 상한전압치 및 하한전압치는, 상기 특정출력단자에서 출력되는 계조전압치가 기대전압치와 같은 경우에 대응하여 설정되어 있는 상한 및 하한의 기준전압치에 대하여, 상기 차전압치에 대응하는 전압치가 증감되어 설정된다. 이로써, 전압비교의 기준이 되는 상기 상한전압치 및 하한전압치가, 특정 DA 컨버터에서 출력되는 각 계조전압의, 기대치전압에서의 편차에 따라 보정되어, 각 계조전압의 테스트를 정확하게 할 수 있게 된다.
이러한 본 발명의 반도체집적회로의 검사장치 및 검사방법에 의하면, 다출력화·다계조화가 진행되는 액정드라이버 LSI 등의 반도체집적회로의 검사에 있어서도, 컴퍼레이터에서의 각 증폭차분전압의 동시판정과, 특정출력단자에서 출력되는 특정 DA 컨버터의 출력전압에 대해서만 고정밀도의 전압측정을 실시하면 되는 경우보다, 테스트 시간의 대폭적인 단축을 실현할 수 있고, 테스트비용의 대폭적인 절감을 실현할 수 있게 된다. 또한, 차동증폭기에 의한 차동증폭동작(각 입력전압 사이의 전위차를 소정배율(예컨대, 100배 또는 그 이상의 배율)로 증폭한다)에 의해, 후단의 컴퍼레이터에의한 비교동작의 고정밀도화를 실현할 수 있고, 고정밀도의 검사가 가능해진다.
도 1은 종래의 검사장치의 설명을 위한 전압파형도,
도 2는 종래의 검사장치의 구성을 나타낸 구성도,
도 3은 본 발명에 따른 액정드라이버 LSI 검사장치의 제 1 실시예를 나타낸 블록도,
도 4는 제 1 실시예의 동작 설명을 위한 전압파형도,
도 5는 제 1 실시예의 컴퍼레이터의 회로 구성을 나타낸 회로구성도,
도 6은 제 1 실시예의 검사장치에 의한 검사 동작을 나타낸 플로우 챠트,
도 7은 본 발명에 따른 액정드라이버 LSI 검사장치의 제 2 실시예를 나타낸 블록도,
도 8은 제 3 실시예에서의 상한치 및 하한치의 변동에 의한 판정을 나타낸 설명도, 및
도 9는 제 3 실시예의 검사장치에 의한 검사 동작을 나타낸 플로우 챠트이다.
이하, 본 발명의 실시예를 참조하여 본 발명을 상세하게 설명한다. 제 1 실시예
도 3은 본 발명에 따른 액정드라이버 LSI 검사장치의 제 1 실시예를 나타낸 블록도이다. 도 3에서는, m출력, n계조의 반도체집적회로로 이루어지는 액정드라이버 LSI의 시험을 행하는 경우에 대해서 나타내고 있다. 또한, 도 4는 도 3에 나타낸 검사장치의 동작 설명을 제공하는 전압파형도이다.
액정드라이버 LSI(1)는 m 개의 출력단자(3-1,…,3-m)를 가진다. 각 출력단자(3-1,·‥)는 각각 액정드라이버 LSI(1)에 내장된 DA 컨버터(2-1,·‥,2-m)의 출력단자에 접속되어 있다. 각 DA 컨버터(2-1,…)는 n계조의 계조전압을 출력한다.
DA 컨버터(2-1)를 특정 DA 컨버터로 하고, 이것에 접속하는 제 1 출력단자(3-1)에 의해 출력되는 전압을 특정출력전압(특정계조전압)으로 한다. 이 특정계조전압은, 검사장치에 있는 테스터(4)에 설치되는 고정밀도 전압측정기(5)에 입력된다. 제 1 출력단자(3-1)에 의해 순차 출력되는 n계조의 각 특정계조전압은, 전압측정기(5)에서, 그 전압치가 고정밀도로 측정되어, 디지털치로 출력된다. 또한, 각 계조마다 측정된 특정계조전압치(디지털치)와 이상치(기대전압치:디지털치)의 차(도 4에 나타낸 △V1, △V2등)가 산출된다. 이 특정차분전압치는 테스터(4)에 설치되어 있는 메모리(도시안됨)에 격납되는 구성으로 되어 있다.
제 2 출력단자(3-2)로부터 제 m 출력단자(3-m)까지의 각 출력단자에 의해 출력되는 각 계조전압은 각각 차동증폭기(6-1,‥·,6-(m-1))중 하나의 입력단자에 입력된다. 또한, 차동증폭기(6-1,…,6-(m-1))의 다른쪽 입력단자에는 상기 제 1 출력단자(3-1)에 의해 출력되는 각 특정계조전압이 공통으로 입력된다. 각 차동증폭기(6-1,…,6-(m-1))는 액정드라이버 LSI(1)의 제 2 출력단자(3-2,…,) 제 m 출력단자(3-(m-1))에 의해 출력되는 각 계조전압과, 제 1 출력단자(3-1)에 의해출력되는 계조전압 사이의 차분 전압을 소정의 배율(예컨대, 100배 또는 그 이상의 배율)로 증폭한 증폭차분전압을 출력한다. 이 차동증폭기에서의, 편차 전압치의 증폭 처리에 의해, 후단의 컴퍼레이터에서의 비교판정의 고정밀도화를 실현하고 있다.
각 차동증폭기(6-1,…,6-(m-1))로부터 출력된 증폭차분전압은 각각 테스터(4)에 설치되는 컴퍼레이터(7)에 입력된다. 컴퍼레이터(7)는 비교판정수단이고, 입력된 각 차동증폭기(6-1,…,6-(m-1))에서의 증폭차분전압이 각각 소정의 전압범위에 있는 지 아닌지의 판정을 동시에 실행하여, 그 판정결과를 나타내는 신호를 출력한다. 즉, 모든 입력전압이 소정전압 범위내에 있는지 또는 어떤 입력전압이 소정전압 범위외에 있는 지를 나타내는 판정결과 신호를 출력한다.
이 컴퍼레이터(7)의 회로 구성도를 도 5에 나타낸다. 도 5에서, (11-1,12-1,…,11-(m-1),12-(m-1))은 각각 전압비교기이고, (13-1,…,13- (m-1),14)는 논리적회로이다. 또한, VOHi(i= 1∼n)는 소정전압 범위의 상한인 상한전압치이고, VOLi(i= 1∼n)는 소정전압범위의 하한인 하한전압치이다.
전압비교기(11-1,…,11-(m-1))는 각각 차동증폭기(6-1,…,6-(m-1))에 서의 증폭차분전압과 상기 상한전압치(VOHi)를 비교하여, 전자가 후자보다 낮으면, "H"레벨의 신호를, 또한 전자가 후자보다 높으면, "L"레벨의 신호를 출력한다.
마찬가지로, 전압비교기(12-1,…,12-(m-1))는 각각 차동증폭기에서의 증폭차분전압과 상기 하한전압치(VOLi)를 비교하여, 전자가 후자보다 높으면, "H"레벨의 신호를 또한 전자가 후자보다 낮으면, "L"레벨의 신호를 출력한다.
이러한 구성에 의해, 입력된 각 차동증폭기(6-1,…,6-(m-1))의 증폭차분전압이 모두 소정전압범위내에 있으면, 논리적회로(14)의 출력은 "H"레벨로 되고, 어떠한 증폭차분전압이 소정전압 범위외에 있으면, 논리적회로(14)의 출력은 "L"레벨로 된다.
이 컴퍼레이터(7)에서의 상기 상한전압치(VOHi) 및 하한전압치(VOLi)는 각 계조마다 미리 설정되어 있는 기준 상한전압치(VOHSi)(i= 1∼n) 및 기준 하한전압치(VOLSi)(i= 1∼n)에 따라 설정된다. 즉, 기준 상한전압치 (VOHSi)(i= 1∼n) 및 기준 하한전압치(VOLSi)(i= 1∼n)는 도 4에 나타낸 바와 같이, 각 계조의 이상치에 따라 미리 설정되어 있고, 이 기준 상한전압치와 기준 하한전압치에 의해서 규정되는 범위를 기준전압범위로 한다. 상한전압치(VOHi) 및 하한전압치(VOLi)는 각각 다음의 보정을 실시한 값으로 설정되어 있다.
VOHi= VOHSi±△Vi·(차동증폭기의 증폭율)
VOLi= VOLSi±△Vi·(차동증폭기의 증폭율)
상한전압치(VOHi) 및 하한전압치(VOLi)로 규정되는 범위를 판정전압범위로 한다. 또한, 상기 기준 상한전압치 및 기준 하한전압치는 모든 계조전압(1계조 번째의 계조전압으로부터 n계조 번째의 계조전압까지의 전계조전압)에 대하여, 공통의 전압치가 설정될 수 있다.
또한, 판정전압범위의 폭이 일정하기 때문에, 증폭차동전압을 판정하는 컴퍼레이터(7)의 판정전압을 일정하게 하면 되고 복잡한 설정은 불필요하다.
이하, 상기 검사장치의 동작을 설명한다. 도 6은 이 검사장치에 의한 검사동작을 나타낸 플로우 챠트이다.
먼저, 1계조 번째의 계조전압이 제 1 출력단자(3-1)로부터 출력되도록 출력 상태를 설정하고(S1), 액정드라이버 LSI(1)를 동작시킨다. 이 때, 제 1 출력단자(3-1)로부터 출력된 특정계조전압은 테스터(4)의 전압측정기(5)에 입력되어, 그의 값이 측정된다(S2). 상기 측정동작의 과정에서, 특정계조전압치가 기준전압 범위내에 있는 지 아닌지를 비교한다(S3). 특정계조전압치가 기준전압 범위외에 있는 것으로 검출되면, 그 시점에서, 검사동작을 종료시켜, 대상의 LSI를 불량품으로 처리한다(S4).
특정계조전압치가 기준전압범위내에 있는 것이 검출되면, 전압측정치와 1계조 번째의 특정계조전압의 이상치의 차(측정치-이상치)가 계산되고(S5), 그 결과(△V1)가, 메모리에 격납된다(S6). n계조가 되었는지 아닌지를 판정하여(S7), n 계조가 될 때까지 다음 계조의 측정에 들어간다(S8). n 계조 번째의 계조전압의 측정까지를 실행한후에, 제 2 출력단자(3-2)로부터 제 m 출력단자(3-m)까지의 각 출력단자로부터 출력되는 각 계조전압의 검사의 실행을 진행한다. 이는, 아래와 같이 하여 행하여진다.
1계조 번째의 계조전압이 모든 출력단자(3-1,…,3-(m-1))로부터 출력되도록 액정드라이버 STI(1)가 설정제어된다(S9). 이 때, 제 1 출력단자(3-1)로부터 출력되는 계조전압은, 각 차동증폭기(6-1,…,6-(m-1)중 하나의 입력단자에 공통으로 입력된다. 또한, 제 2 출력단자(3-2,·‥), 제 m 출력단자(3-m)에서 출력되는 각 계조전압은 각각 해당하는 차동증폭기(6-1,…,6-(m-1))의 다른쪽의 입력단자에 입력된다. 이들 각 입력전압에 따라, 차동증폭기(6-1,·‥,6-(m-1))는 액정드라이버 LSI(1)의 제 2 출력단자 이후의 각 출력단자에서 출력된 1계조 번째의 계조전압과, 상기 제 1 출력단자에서 출력된 1계조 번째의 특정계조전압의 차를 검출한다(S10). 검출한 차분전압치를 각 차동증폭기에 의해 소정의 배율(예컨대, 100배 또는 그 이상의 배율)로 증폭하고(S11), 이 증폭차분전압은 테스터(4)의 컴퍼레이터(7)에 병렬로 입력된다.
판정전압범위를 규정하는 상한전압치(VOH1) 및 하한전압치(VOL1)를 각각 다음의 값으로 설정한다(S12). 즉, 특정 전압측정치와 1계조 번째의 특정 계조전압의 이상치의 차(△V1)를 메모리로부터 독출하여, 상한전압치 (VOH1) 및 하한전압치(VOL1)를 설정한다.
VOH1=VOHS1-△V1·(차동증폭기의 증폭율)
VOL1=VOLS1-△V1·(차동증폭기의 증폭율)
컴퍼레이터(7)에서, 차분증폭치가 각각 상기 판정전압범위내에 있는 지 아닌지의 판정이 실행된다(S13). 컴퍼레이터(7)의 판정에서, 논리적회로(14)의 출력이, "L"레벨로 되어, 어떠한 출력전압이 상기 판정전압 범위외에 있다고 판정된 경우는, 그 시점에서 검사동작을 종료하여 검사 대상 LSI를 불량품으로 처리한다(S14). 한편, 논리적회로(14)의 출력이, "H"레벨로 되어, 모든 출력전압이 상기 판정전압 범위내에 있다고 판정된 경우는, n계조 번째가 되었는지를 판정한다(S15). 이 경우는, n계조가 아니기 때문에, 2계조 번째의 계조전압의 테스트로 이행한다(S16).
다음, 2계조 번째의 계조전압이, 모든 출력단자(3-1,…,3-(m-1))로부터 출력되도록 액정드라이버 LSI(1)가 설정제어된다(S9). 이 때, 제 1 출력단자(3-1)로부터 출력되는 특정계조전압은, 각 차동증폭기(6-1,…,6-(m-1))중 하나의 입력단자에 공통으로 입력된다. 또한, 제 2 출력단자(3-2,…) 및 제 m 출력단자(3-m)에서 출력되는 각 계조전압은 각각 대응하는 차동증폭기(6-1,…,6-(m-1))의 다른쪽 입력단자에 입력된다. 이들 각 입력전압에 따라, 차동증폭기(6-1,‥·,6-(m-1))는 액정드라이버 LSI(1)의 제 2 출력단자이후의 각 출력단자에서 출력된 2계조 번째의 계조전압과 상기 제 1 출력단자에서 출력된 2계조 번째의 특정 계조전압의 차를 검출한다(S10). 검출한 차분전압치를 각 차동증폭기에 의해 소정의 배율(예컨대, 100배 또는 그 이상의 배율)로 증폭하고(S11), 이 증폭차분전압은 테스터(4)의 컴퍼레이터(7)에 병렬로 입력된다.
판정전압범위를 규정하는 상한전압치(VOH2) 및 하한전압치(VOL2)를 각각 다음의 값으로 설정한다(S12). 즉, 특정 전압측정치와 1계조 번째의 특정 계조전압의 이상치의 차(△V2)를 메모리로부터 독출하여, 상한전압치(VOH2) 및 하한전압치(VOL2)를 설정한다.
VOH2=VOHS2-△V2·(차동증폭기의 증폭율)
VOL2=VOLS2-△V2·(차동증폭기의 증폭율)
컴퍼레이터(7)에서, 차분증폭치가 각각 상기 판정전압 범위내에 있는 지 아닌지의 판정이 실행된다(S13). 컴퍼레이터(7)의 판정에 있어서, 논리적회로(14)의 출력이 "L"레벨로 되어, 어떠한 출력전압이 상기 판정전압 범위외에 있다고 판정된 경우는, 그 시점에서 검사동작을 종료하여 검사 대상 LSI를 불량품으로처리한다(S14). 한편, 논리적회로(14)의 출력이 "H"레벨로 되어, 모든 출력전압이 상기 판정전압 범위내에 있다고 판정된 경우는, n계조 번째가 되었는가를 판정한다(S14). 이 경우는, n 계조가 아니기 때문에, 3계조 번째의 계조전압의 테스트로 이행한다(S15).
이하, 마찬가지로, n계조 번째의 계조전압의 테스트까지를 실행함에 의해, 액정드라이버 LSI에 내장된 각 DA 컨버터에서 출력되는 각 계조전압의 테스트를 실행할 수 있다.
또한, 상기 실시예에서는 제 1 출력단자에서 출력되는 특정 계조전압을 비교의 기준전압으로 이용하는 구성으로 되어 있지만, 다른 출력단자에서 출력되는 계조전압을 특정 계조전압으로서 이용하는 구성으로도 될 수 있다.
제 2 실시예
도 7은 본 발명에 따른 액정드라이버 LSI 검사장치의 제 2 실시예를 나타낸 블록도이다. 이 검사장치(41)는 (m-1)개의 차동증폭기를 설치하는 구성으로 바뀌었고, 도 7에 나타낸 바와 같이, 1개의 차동증폭기(61) 및 1쌍의 전압비교기(111,121)와 1개의 논리적회로(131)로 이루어지는 컴퍼레이터(71)를 설치하고, 액정드라이버 LSI의 제 2 내지 제 m까지의 각 출력단자(3-2,…,3-m)와 차동증폭기(61) 사이에 입력전환회로(8)를 설치한 구성으로 한다. 이렇게 해서, 입력전환회로(8)에 의해 차동증폭기(61)에 비교 동작을 점차적으로 실행시킬 수 있게 된다. 이 경우는, 논리적회로(131)의 출력이 "L"레벨로 된 시점에서 검사를 종료하고, 대상 LSI를 불량품으로 처리한다. 한편, 제 2 출력단자 내지 제 m 출력단자까지의 테스트를 종료하여, 논리적회로의 출력이 모두 "H"레벨인 경우는 양품이라고 판정한다. 또한, 차동증폭기의 개수를 2개 이상, (m-2)개 이하의 임의의 개수로 하는 것도 가능하다.
제 3 실시예
제 3 실시예의 검사장치의 구성은 제 1 실시예와 같지만, 검사방법이 다르다. 도 3에서, 복수개의 DA 컨버터를 갖는 액정드라이버에서 출력되는 계조전압파형도(도 4)는, 이상전압치에 대한 편차 전압(△V1,△V2)이 발생한다. 액정드라이버내의 각각의 DA 컨버터 출력전압에 대해 편차 전압이 발생한다. 상기 편차 전압량을 검사하는 것도, 액정드라이버의 시험에 있어서는 중요하다.
종래 방식에서는, 고정밀도 아날로그 전압측정기로 각 계조전압의 전압측정을 하고, 테스터로써 연산하여 편차 전압의 편차를 구하였지만, 본 실시예에 의하면, 도 3에 나타낸 바와 같이, 차동증폭기(6-1,…,6-(m-1))에서 출력하는 차분 전압을 컴퍼레이터(7)에 입력하여 비교판정하기 때문에, 컴퍼레이터(7)의 VH, VL 전압은 항상 일정한 전압으로 시험을 행할 수 있다. 그러나, 이 VH, VL 전압을 개별적으로 변화시켜, VH측에서 PASS의 상태로부터 FAIL의 상태로 변화한 값과, VL측에서 PASS의 상태로부터 FAIL의 상태로 변화한 값의 전압차를 구할 수 있다.
구체예로서 실제의 수치를 나타내어 상술한다.
제 3 실시예에서의 검사방법은, 도 8에 나타낸 바와 같이 이상치에 대하여 VOH=2V, VOL=1V로 설정하고, 이 범위내에 있는 지 아닌지를 판정하고 있지만, 본 실시예에서는 디바이스의 실력을 파악하는 것도 가능해진다.
먼저, VOH=2V를 예컨대 0.1V씩 변동시키며, FAIL로 되는 포인트를 검출한다. 즉, 이상치에 대하여 핀 사이의 전압 변동의 최대치가 FAIL 포인트로 된다. 도 8의 2핀이 불량의 최대치로 된 경우, VOH=1.80V가 FAIL 포인트로 된다.
마찬가지로, VOL=1V를 0.1V 씩 변동시키며, FAIL로 되는 포인트를 검출한다. 이 경우, 이상치에 대하여 핀 사이 변동의 최소치가 FAIL 포인트로 된다. 도 8의 1핀이 불량의 최소치로 된 경우, VOL=1.20V가 FAIL 포인트로 된다.
여기서 검출한 VOH=1.8V와 VOL=1.2V가 핀사이의 전압 변동이고, 이 값에 의해서 용도별로 분류(순위 분류)를 행할 수 있게 된다.
이 검사동작을 도 9를 이용하여 설명한다. 도 9는 이 검사장치에 의한 검사동작을 나타낸 플로우 챠트이다.
S1∼S13은 제 1 실시예에서 설명한 것과 같은 처리를 하기 때문에, 자세한 설명은 생략한다. 테스터(4)의 컴퍼레이터(7)에서, 각각, 차분전압치가 판정전압 범위내에 있는 지 아닌지의 판정이 실행되고(S13), 논리적회로(14)의 출력이 "H"레벨로 되어, 모든 출력전압(차분증폭치)이 상기 판정전압 범위내에 있다고 판정된 경우는, 판정전압범위를 소정의 값만큼 축소하여, 판정전압범위를 설정한다(S25). 그리고, 다시 Sl3으로 되돌아가, 차분증폭치가 판정전압범위내에 있는 지 아닌지의 판정이 실행된다. 이렇게 해서, 논리적회로(17)의 출력이 "L"레벨(불량판정)로 될 때까지, Sl3 및 S 25를 되풀이하여, 판정전압범위를, 예컨대 0.1V씩 단계적으로 축소해간다.
S13의 판정에 있어서, 논리적회로(17)의 출력이, "L"레벨로 되어, 어떠한 차분전압치가 상기 판정전압 범위외에 있다고 판정된 경우는, 각 출력단자로부터 출력된 출력전압의 전압편차를 추출한다(S21). 그리고, 판정을 한 판정전압 범위내에서 추출된 전압편차에 따라, 액정드라이버 LSI의 순위분류를 행한다(S22). n계조 번째인 가를 확인하고(S23), n계조가 아니면, 다시 S13으로 되돌아간다.
상기 설명에서는 0.1V 씩 변동시키고 있지만, 이 변동량을 축소시킴에 의해, 더욱 측정 정밀도를 높일 수 있다.
또한, 도 6 또는 도 9의 검사처리를 실행시키는 프로그램을 작성하고, 이것을 기억매체에 기억시켜서, 이것에 따라 CPU에 실행시키는 것도 가능하다.
이상, 상세히 설명한 바와 같이, 본 발명의 반도체집적회로의 검사장치 및 검사방법에 의하면, 특정 출력전압치와, 대응하는 기대전압치의 특정차분전압치를 산출하여, 상기 특정차분전압치에 따라 설정되는 판정전압범위를 설정하기 때문에, 전압비교의 기준으로 되는 판정전압범위가, 특정 DA 컨버터에서 출력되는 특정출력전압의, 기대치전압으로부터의 편차에 대응하여 보정되어, 각 계조전압의 테스트를 정밀도있게 행할 수 있다.
또한, 차동증폭기에 의한 차동증폭동작에 의해, 비교판정수단에 의한 비교동작의 고정밀도화를 꾀할 수 있어서, 고정밀도의 검사가 가능해진다.
본 발명의 반도체집적회로의 검사장치 및 검사방법에 의하면, 다출력화·다계조화가 진행되는 액정드라이버 LSI 등의 반도체집적회로의 검사에 있어서도, 비교판정수단에서의 각 증폭차분전압의 동시 판정에 의해, 단시간내에 고정밀도의 검사를 가능하게 하는 검사장치를 제공할 수가 있음으로써, 테스트 비용의 대폭적인 절감을 달성할 수 있다.
본 발명의 반도체집적회로의 검사장치 및 검사방법에 의하면, 상한 기준전압치 및 하한 기준전압치를, 상기 특정차분전압치에 대응하는 일정치만큼 증감시키고 판정전압범위를 규정하는 상한전압치 및 하한전압치를 설정하기 때문에, 전압비교의 기준으로 되는 판정전압범위가, 특정 DA 컨버터에서 출력되는 특정출력전압의, 기대치전압으로부터의 편차에 따라 보정되어, 각 계조전압의 테스트를 정밀도있게 행할 수 있다.
본 발명의 반도체집적회로의 검사방법에 의하면, 기준전압범위 및 기대치전압으로부터의 편차에 따라 보정되는 판정전압범위에 의해 반도체집적회로의 양부를 판정하기 때문에, 양부 판정을 정확하고 효율적으로 할 수 있다.
본 발명의 반도체집적회로의 검사방법에 의하면, 계조의 변동에 관계 없이 판정전압범위의 폭이 일정하기 때문에, 비교판정수단의 판정전압을 변동시킬 필요가 없고, 복잡한 설정이 불필요하게 된다.
본 발명의 반도체집적회로의 검사방법에 의하면, 불량품의 판정이 나올 때까지, 상기 판정전압범위의 폭을 단계적으로 축소함에 의해, 비교판정수단의 판정기준이 서서히 이상치에 근접하게 되어, 검사한 반도체집적회로의 실력을 알 수 있다.
또한, 출력전압의 편차치에 의해 디바이스의 실력을 분류할 수 있어서, 탑재하는 액정패널의 용도를 확대할 수 있을 뿐만 아니라, 이것에 의해수율도 향상되며, 나아가서는 액정드라이버의 가격 적정화에도 기여할 수 있다. 순위 분류에 의해, 본래 불량품으로 되는 디바이스에서, 변동이 크더라도 문제가 되지 않는다. 용도면에서는, 저렴한 디바이스로서 공급될 수 있다.
Claims (23)
- 복수개의 DA 컨버터를 내장하고, 상기 각 DA 컨버터의 출력전압을 각각 대응하는 출력단자에서 출력하는 구성으로 된 반도체집적회로의 검사장치에 있어서,특정 DA 컨버터에 대응하는 특정 출력단자에서 출력되는 각 계조의 특정출력전압치를 측정하여, 상기 특정출력전압치와, 대응하는 기대전압치의 특정차분전압치를 산출하는 전압측정수단,각 계조에 있어서, 상기 특정출력단자 이외의 상기 각 출력단자에서 출력되는 각 출력전압치와, 상기 특정출력전압치를 입력하여, 각각의 차분전압치를 산출하여 증폭하는 차동증폭수단, 및상기 차동증폭수단으로부터 출력된 증폭차분전압치가, 대응하는 계조의 상기 특정차분전압치에 따라 설정되는 판정전압범위내에 있는 지 아닌지를 판정하는 비교판정수단을 포함하고,상기 판정전압범위를 규정하는 상한전압치 및 하한전압치는, 상기 기대전압치에 대응시켜 미리 설정한 상한 기준전압치 및 하한 기준전압치를 상기 특정차분전압치에 대응하는 일정치만큼 증감시켜 설정되는 것을 특징으로 하는 반도체집적회로의 검사장치.
- 복수개의 DA 컨버터를 내장하고, 상기 각 DA 컨버터의 출력전압을 각각 대응하는 출력단자에서 출력하는 구성으로 된 반도체집적회로의 검사장치에 있어서,특정 DA 컨버터에 대응하는 특정 출력단자에서 출력되는 각 계조의 특정출력전압치를 측정하여, 상기 특정출력전압치와, 대응하는 기대전압치의 특정차분전압치를 산출하는 전압측정수단,각 계조에 있어서, 상기 특정출력단자 이외의 상기 각 출력단자에서 출력되는 각 출력전압치와, 상기 특정출력전압치를 입력하여, 각각의 차분전압치를 산출하여 증폭하는 차동증폭수단, 및상기 차동증폭수단으로부터 출력된 증폭차분전압치가, 대응하는 계조의 상기 특정차분전압치에 따라 설정되는 판정전압범위내에 있는 지 아닌지를 판정하는 비교판정수단을 포함하고,상기 특정출력단자 이외의 출력단자의 개수와 동수의 차동증폭수단을 제공하하고, 상기 차동증폭수단은, 대응하는 상기 특정출력단자 이외의 출력단자에서 출력되는 출력전압치가 입력됨과 동시에, 상기 특정출력전압치가 공통으로 입력되며,상기 차동증폭수단으로부터의 각 증폭차분전압을, 상기 비교판정수단에서 동시에 판정하는 것을 특징으로 하는 반도체집적회로의 검사장치.
- 삭제
- 복수개의 DA 컨버터를 내장하고, 상기 각 DA 컨버터의 출력전압을 각각 대응하는 출력단자에서 출력하는 구성으로 된 반도체집적회로의 검사방법에 있어서,특정 DA 컨버터에 대응하는 특정출력단자에서 출력되는 각 계조의 특정출력전압치를 측정하여, 상기 특정출력전압치와 대응하는 기대전압치의 특정차분전압치를 산출하고,각 계조에 있어서, 상기 특정출력단자 이외의 상기 각 출력단자에서 출력되는 각 출력전압치와, 상기 특정출력전압치를 입력하여, 각각의 차분전압치를 산출하여 증폭하고,상기 증폭차분전압치가 대응하는 계조의 상기 특정차분전압치에 따라 설정되는 판정전압범위내에 있는 지 아닌지를 판정하고,상기 판정전압범위를 규정하는 상한전압치 및 하한전압치는 상기 기대전압치에 대응시켜 미리 설정한 상한 기준전압치 및 하한 기준전압치를, 상기 특정차분전압치에 대응하는 일정치만큼 증감시켜 설정되는 것을 특징으로 하는 반도체집적회로의 검사방법.
- 복수개의 DA 컨버터를 내장하고, 상기 각 DA 컨버터의 출력전압을 각각 대응하는 출력단자에서 출력하는 구성으로 된 반도체집적회로의 검사방법에 있어서,특정 DA 컨버터에 대응하는 특정 출력단자에서 출력되는 각 계조의 특정출력전압치를 측정하고, 상기 특정출력전압치와 대응하는 기대전압치의 특정차분전압치를 산출하고,각 계조에 있어서, 상기 특정출력단자 이외의 상기 각 출력단자에서 출력되는 각 출력전압치와, 상기 특정출력전압치를 입력하고, 각각의 차분전압치를 산출하여 증폭하며,상기 증폭차분전압치가, 대응하는 계조의 상기 특정차분전압치에 따라 설정되는 판정전압범위내에 있는 지 아닌지를 판정하는 경우,각 출력단자에 대응하는 증폭차분전압치를 병렬로 입력하고, 상기 증폭차분전압치가 상기 판정전압범위내에 있는지 아닌지를 동시에 판정하고,상기 판정전압범위를 규정하는 상한전압치 및 하한전압치는 상기 기대전압치에 대응시켜 미리 설정한 상한 기준전압치 및 하한 기준전압치를, 상기 특정차분전압치에 대응하는 일정치만큼 증감시켜 설정되는 것을 특징으로 하는 반도체집적회로의 검사방법.
- 삭제
- 제4항 또는 제5항에 있어서, 상기 특정출력전압치가 상기 상한 및 하한 기준전압치에 의해 규정되는 기준전압범위내에 있는 지 아닌지를 판정하고,상기 특정출력전압치가 상기 기준전압범위 외에 있는 경우, 상기 반도체집적회로를 불량품으로 하며,상기 특정차분전압치가 상기 기준전압범위 내에 있는 경우, 상기 증폭차분전압이 상기 판정전압범위내이면 양품으로 하고, 상기 판정전압범위 외이면 불량품으로 하는 것을 특징으로 하는 반도체집적회로의 검사방법.
- 제4항에 있어서, 반도체집적회로의 각 단자의 출력의 계조가 변화할 때, 상기 판정전압범위의 상한치와 하한치가 변화하여도, 상기 판정전압범위의 폭은 일정한 것을 특징으로 하는 반도체집적회로의 검사방법.
- 제5항에 있어서, 반도체집적회로의 각 단자의 출력의 계조가 변화할 때, 상기 판정전압범위의 상한치와 하한치가 변화하여도, 상기 판정전압범위의 폭은 일정한 것을 특징으로 하는 반도체집적회로의 검사방법.
- 제5항에 있어서, 반도체집적회로의 각 단자의 출력의 계조가 변화할 때, 상기 판정전압범위의 상한치와 하한치가 변화하여도, 상기 판정전압범위의 폭은 일정한 것을 특징으로 하는 반도체집적회로의 검사방법.
- 제7항에 있어서, 반도체집적회로의 각 단자의 출력의 계조가 변화할 때, 상기 판정전압범위의 상한치와 하한치가 변화하여도, 상기 판정전압범위의 폭은 일정한 것을 특징으로 하는 반도체집적회로의 검사방법.
- 제7항에 있어서, 불량품의 판정이 나올 때까지, 상기 판정전압범위의 폭을 단계적으로 축소하는 것을 특징으로 하는 반도체집적회로의 검사방법.
- 제12항에 있어서, 불량품의 판정이 나왔을 때, 상기 판정전압범위에서의 각 출력전압의 편차에 의해 반도체집적회로를 순위대로 분류하는 것을 특징으로 하는 반도체집적회로의 검사방법.
- 복수개의 DA 컨버터를 내장하고, 상기 각 DA 컨버터의 출력전압을 각각 대응하는 출력단자에서 출력하는 구성으로 된 반도체집적회로의 검사에 있어서,특정 DA 컨버터에 대응하는 특정출력단자에서 출력되는 각 계조의 특정출력전압치를 측정하고, 상기 특정출력전압치와 대응하는 기대전압치의 특정차분전압치를 산출하고,각 계조에 있어서, 상기 특정출력단자 이외의 상기 각 출력단자에서 출력되는 각 출력전압치와, 상기 특정출력전압치를 입력하여, 각각의 차분전압치를 산출하여 증폭하며,상기 증폭차분전압치가, 대응하는 계조의 상기 특정차분전압치에 따라 설정되는 판정전압범위내에 있는지 아닌지를 판정하고,상기 판정전압범위를 규정하는 상한전압치및 하한전압치는, 상기 기대전압치에 대응시켜 미리 설정한 상한 기준전압치 및 하한 기준전압치를, 상기 특정차분전압치에 대응하는 일정치만큼 증감시켜 설정하는, 검사방법을 실행가능하게 하는 반도체집적회로의 검사프로그램을 기록하는 기억매체.
- 복수개의 DA 컨버터를 내장하고, 상기 각 DA 컨버터의 출력전압을 각각 대응하는 출력단자에서 출력하는 구성으로 된 반도체집적회로의 검사에 있어서,특정 DA 컨버터에 대응하는 특정출력단자에서 출력되는 각 계조의 특정출력전압치를 측정하여, 상기 특정출력전압치와 대응하는 기대전압치의 특정차분전압치를 산출하고,각 계조에 있어서, 상기 특정출력단자 이외의 상기 각 출력단자에서 출력되는 각 출력전압치와, 상기 특정출력전압치를 입력하여, 각각의 차분전압치를 산출하여 증폭하며,상기 증폭차분전압치가, 대응하는 계조의 상기 특정차분전압치에 따라 설정되는 판정전압범위내에 있는지 아닌지를 판정하는 경우,각 출력단자에 대응하는 증폭차분전압치를 병렬로 입력하여, 상기 증폭차분전압치가 상기 판정전압범위내에 있는 지 아닌지를 동시에 판정하고,상기 판정전압범위를 규정하는 상한전압치및 하한전압치는, 상기 기대전압치에 대응시켜 미리 설정한 상한 기준전압치 및 하한 기준전압치를, 상기 특정차분전압치에 대응하는 일정치만큼 증감시켜 설정하는, 검사방법을 실행가능하게 하는 반도체집적회로의 검사프로그램을 기록하는 기억매체.
- 삭제
- 제14항 또는 제15항에 있어서, 상기 특정출력전압치가 상기 상한 및 하한 기준전압치에 의해 규정되는 기준전압범위내에 있는 지 아닌지를 판정하고,상기 특정출력전압치가 상기 기준전압범위 외에 있는 경우, 상기 반도체집적회로를 불량품으로 하고,상기 특정차분전압치가 상기 기준전압범위 내에 있는 경우, 상기 증폭차분전압이, 상기 판정전압범위 내이면 양품으로 하고, 상기 판정전압범위 외이면 불량품으로 하는, 검사방법을 실행가능하게 하는 반도체집적회로의 검사프로그램을 기록하는 기억매체.
- 제14항에 있어서, 반도체집적회로의 각 단자의 출력의 계조가 변화할 때, 상기 판정전압범위의 상한치와 하한치가 변화하여도, 상기 판정전압범위의 폭은 일정한, 검사방법을 실행가능하게 하는 반도체집적회로의 검사프로그램을 기록하는 기억매체.
- 제15항에 있어서, 반도체집적회로의 각 단자의 출력의 계조가 변화할 때, 상기 판정전압범위의 상한치와 하한치가 변화하여도, 상기 판정전압범위의 폭은 일정한, 검사방법을 실행가능하게 하는 반도체집적회로의 검사프로그램을 기록하는 기억매체.
- 제14항 또는 제15항에 있어서, 반도체집적회로의 각 단자의 출력의 계조가 변화할 때, 상기 판정전압범위의 상한치와 하한치가 변화하여도, 상기 판정전압범위의 폭은 일정한, 검사방법을 실행가능하게 하는 반도체집적회로의 검사프로그램을 기록하는 기억매체.
- 제17항에 있어서, 반도체집적회로의 각 단자의 출력의 계조가 변화할 때, 상기 판정전압범위의 상한치와 하한치가 변화하여도, 상기 판정전압범위의 폭은 일정한, 검사방법을 실행가능하게 하는 반도체집적회로의 검사프로그램을 기록하는 기억매체.
- 제17항에 있어서, 불량품의 판정이 나올 때까지, 상기 판정전압범위의 폭을 단계적으로 축소하는, 검사방법을 실행가능하게 하는 반도체집적회로의 검사프로그램을 기록하는 기억매체.
- 제22항에 있어서, 불량품의 판정이 나왔을 때 상기 판정전압범위에서의 각 출력전압의 편차에 의해 반도체집적회로를 순위대로 분류하는, 검사방법을 실행가능하게 하는 반도체집적회로의 검사프로그램을 기록하는 기억매체.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11-208470 | 1999-07-23 | ||
JP20847099 | 1999-07-23 | ||
JP2000209193A JP3522662B2 (ja) | 1999-07-23 | 2000-07-11 | 半導体集積回路の検査装置及びその検査方法並びにその検査プログラムを記録した記憶媒体 |
JP2000-209193 | 2000-07-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010015384A KR20010015384A (ko) | 2001-02-26 |
KR100389560B1 true KR100389560B1 (ko) | 2003-06-27 |
Family
ID=26516852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2000-0041666A KR100389560B1 (ko) | 1999-07-23 | 2000-07-20 | 반도체집적회로의 검사장치 및 그의 검사방법 및 그검사프로그램을 기록하는 기억매체 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6535011B1 (ko) |
JP (1) | JP3522662B2 (ko) |
KR (1) | KR100389560B1 (ko) |
TW (1) | TW571109B (ko) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3558964B2 (ja) * | 1999-07-23 | 2004-08-25 | シャープ株式会社 | 半導体集積回路の検査装置及びその検査方法 |
KR100591757B1 (ko) * | 2003-09-02 | 2006-06-22 | 삼성전자주식회사 | 이디에스 검사 시스템 |
JP2005157321A (ja) | 2003-11-07 | 2005-06-16 | Renesas Technology Corp | 半導体装置および半導体装置の試験方法 |
TWI278647B (en) * | 2003-11-07 | 2007-04-11 | Renesas Tech Corp | Semiconductor device and testing method thereof |
JP4166718B2 (ja) * | 2004-03-18 | 2008-10-15 | シャープ株式会社 | 半導体集積回路の検査方法 |
JP4157144B2 (ja) * | 2005-05-09 | 2008-09-24 | 株式会社アドバンテスト | 試験装置、試験方法、および半導体デバイス |
CN101405610A (zh) * | 2006-03-23 | 2009-04-08 | 松下电器产业株式会社 | 半导体装置、半导体测试装置和半导体装置的测试方法 |
JP5274281B2 (ja) * | 2009-01-30 | 2013-08-28 | 株式会社アドバンテスト | 電圧測定装置、方法、プログラム、記録媒体およびテスタ |
KR101214955B1 (ko) * | 2009-12-11 | 2012-12-24 | 마이크로 인스펙션 주식회사 | 회로기판의 검사장치 |
JP2015152477A (ja) * | 2014-02-17 | 2015-08-24 | 株式会社メガチップス | 半導体集積回路の試験回路及び試験方法 |
TWI598607B (zh) * | 2016-07-12 | 2017-09-11 | 友達光電股份有限公司 | 電位轉換器及其輸出端短路偵測方法 |
CN106841993B (zh) * | 2017-02-16 | 2019-09-06 | 泰州镭昇光电科技有限公司 | 一种lcd检测装置及方法 |
US10241903B1 (en) * | 2017-11-15 | 2019-03-26 | Accenture Global Solutions Limited | Parallel testing and reporting system |
JP2022189388A (ja) * | 2021-06-11 | 2022-12-22 | 株式会社アドバンテスト | 試験装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2723687B2 (ja) | 1991-04-08 | 1998-03-09 | シャープ株式会社 | 表示装置用駆動回路の試験装置 |
JPH09312569A (ja) | 1996-05-22 | 1997-12-02 | Advantest Corp | Daコンバータ試験装置及びこの装置を用いた半導体試験装置 |
US5771240A (en) * | 1996-11-14 | 1998-06-23 | Hewlett-Packard Company | Test systems for obtaining a sample-on-the-fly event trace for an integrated circuit with an integrated debug trigger apparatus and an external pulse pin |
US5751735A (en) * | 1996-11-14 | 1998-05-12 | Hewlett-Packard Company | Integrated debug trigger method and apparatus for an integrated circuit |
US5953684A (en) * | 1997-03-17 | 1999-09-14 | Hewlett-Packard Company | Methods and apparatus for integrated storage of test environment context information |
-
2000
- 2000-07-11 JP JP2000209193A patent/JP3522662B2/ja not_active Expired - Fee Related
- 2000-07-18 TW TW089114354A patent/TW571109B/zh not_active IP Right Cessation
- 2000-07-20 KR KR10-2000-0041666A patent/KR100389560B1/ko not_active IP Right Cessation
- 2000-07-21 US US09/621,586 patent/US6535011B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
TW571109B (en) | 2004-01-11 |
KR20010015384A (ko) | 2001-02-26 |
JP2001099900A (ja) | 2001-04-13 |
US6535011B1 (en) | 2003-03-18 |
JP3522662B2 (ja) | 2004-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100389560B1 (ko) | 반도체집적회로의 검사장치 및 그의 검사방법 및 그검사프로그램을 기록하는 기억매체 | |
JP3983123B2 (ja) | 半導体検査装置及び半導体検査方法 | |
US7859268B2 (en) | Method of testing driving circuit and driving circuit for display device | |
JP3617621B2 (ja) | 半導体集積回路の検査装置及びその検査方法 | |
JP3558964B2 (ja) | 半導体集積回路の検査装置及びその検査方法 | |
US7317324B2 (en) | Semiconductor integrated circuit testing device and method | |
JP2003322673A (ja) | 基準電圧発生装置及びそれを備えた半導体集積回路、半導体集積回路の検査装置及び検査方法 | |
JP4745809B2 (ja) | 電流電圧印加・測定装置及び半導体検査装置 | |
WO2012137708A1 (ja) | 半導体装置及びその検査方法 | |
JP2000165244A (ja) | 半導体集積回路装置 | |
JP4314096B2 (ja) | 半導体集積回路検査装置および半導体集積回路検査方法 | |
JP3592647B2 (ja) | 半導体検査装置、半導体集積回路、及び半導体検査方法 | |
US20110001509A1 (en) | Semiconductor integrated circuit device and method for testing the same | |
JP4023085B2 (ja) | Icテスタ | |
KR100798837B1 (ko) | Ic 테스터 | |
JP4754264B2 (ja) | 半導体集積回路および半導体集積回路を搭載した製品のテスト方法 | |
US7091891B2 (en) | Calibration of analog to digital converter by means of multiplexed stages | |
JP2002098738A (ja) | Icテスタ | |
JPS59146219A (ja) | D/aコンバ−タの測定方式 | |
JP2010256175A (ja) | 半導体集積回路装置の、検査装置および検査方法 | |
KR20070051659A (ko) | Ic 테스터 | |
JP2005265729A (ja) | 検査装置,検査方法,検査プログラムおよび検査プログラムを記録した記録媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
J201 | Request for trial against refusal decision | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100610 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |