JP2002142458A - 整流回路及びその制御方法 - Google Patents
整流回路及びその制御方法Info
- Publication number
- JP2002142458A JP2002142458A JP2000332544A JP2000332544A JP2002142458A JP 2002142458 A JP2002142458 A JP 2002142458A JP 2000332544 A JP2000332544 A JP 2000332544A JP 2000332544 A JP2000332544 A JP 2000332544A JP 2002142458 A JP2002142458 A JP 2002142458A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- series
- diode
- diodes
- bidirectional switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M7/2173—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a biphase or polyphase circuit arrangement
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M7/23—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only arranged for operation in parallel
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0083—Converters characterised by their input or output configuration
- H02M1/0085—Partially controlled bridges
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
Abstract
(57)【要約】
【課題】 電流が流れる半導体素子の数を減らし、エネ
ルギー損失の低減、冷却部品を含めた装置全体の小型軽
量化、部品数減少、低価格化を図る。 【解決手段】 二つのスイッチング素子の直列回路と二
つのダイオードの直列回路とを並列接続して一相分の双
方向スイッチ回路を構成する。このスイッチ回路をＮ個
設けて、各スイッチ回路におけるスイッチング素子同士
の接続点をリアクトルを介して各相の交流入力端子に接
続する。各スイッチ回路におけるダイオードの直列回路
のカソード側をダイオードを介して正極出力端子に一括
して接続し、各スイッチ回路におけるダイオードの直列
回路のアノード側をダイオードを介して負極出力端子に
一括して接続する。正負の出力端子間に二つのコンデン
サを直列に接続し、各スイッチ回路におけるダイオード
同士の接続点を前記二つのコンデンサ同士の接続点に一
括して接続する。
ルギー損失の低減、冷却部品を含めた装置全体の小型軽
量化、部品数減少、低価格化を図る。 【解決手段】 二つのスイッチング素子の直列回路と二
つのダイオードの直列回路とを並列接続して一相分の双
方向スイッチ回路を構成する。このスイッチ回路をＮ個
設けて、各スイッチ回路におけるスイッチング素子同士
の接続点をリアクトルを介して各相の交流入力端子に接
続する。各スイッチ回路におけるダイオードの直列回路
のカソード側をダイオードを介して正極出力端子に一括
して接続し、各スイッチ回路におけるダイオードの直列
回路のアノード側をダイオードを介して負極出力端子に
一括して接続する。正負の出力端子間に二つのコンデン
サを直列に接続し、各スイッチ回路におけるダイオード
同士の接続点を前記二つのコンデンサ同士の接続点に一
括して接続する。
Description
【０００１】
【発明の属する技術分野】本発明は、Ｎ相（Ｎは２以上
の自然数）の交流電圧を直流電圧に変換する整流回路及
びその制御方法に関する。
の自然数）の交流電圧を直流電圧に変換する整流回路及
びその制御方法に関する。
【０００２】
【従来の技術】図１４は三相交流電圧を直流電圧に変換
する従来の整流回路を示している。この従来技術は、特
開平９−１８２４４１号公報に記載された三相整流装置
の請求項１及び請求項２に記載されたものと実質的に同
一である。図１４において、Ｒ，Ｓ，Ｔは交流入力端
子、Ｐ，Ｎは直流出力端子、Ｌ１，Ｌ２，Ｌ３はリアク
トル、Ｄ１〜Ｄ１８はダイオード、Ｓ１〜Ｓ３は各相の
スイッチング素子、Ｃ１，Ｃ２はコンデンサである。
する従来の整流回路を示している。この従来技術は、特
開平９−１８２４４１号公報に記載された三相整流装置
の請求項１及び請求項２に記載されたものと実質的に同
一である。図１４において、Ｒ，Ｓ，Ｔは交流入力端
子、Ｐ，Ｎは直流出力端子、Ｌ１，Ｌ２，Ｌ３はリアク
トル、Ｄ１〜Ｄ１８はダイオード、Ｓ１〜Ｓ３は各相の
スイッチング素子、Ｃ１，Ｃ２はコンデンサである。
【０００３】次に、この動作を説明する。なお、以下で
は、場合により素子名称を省略してその参照符号のみを
記す。例えばスイッチング素子Ｓ１，Ｓ２をオンするこ
とで、Ｒ→Ｌ１→Ｄ１→Ｓ１→Ｄ８→Ｄ９→Ｓ２→Ｄ４
→Ｌ２→Ｓ→Ｒの経路で電流が流れ、リアクトルＬ１，
Ｌ２にエネルギーが蓄積される。さらに、Ｓ２がオンの
状態でＳ１をオフすると、Ｒ→Ｌ１→Ｄ１→Ｄ１３→Ｃ
１→Ｄ９→Ｓ２→Ｄ４→Ｌ２→Ｓ→Ｒの経路でリアクト
ルＬ１，Ｌ２のエネルギーはコンデンサＣ１に充電され
る。一方、Ｓ１がオンの状態でＳ２をオフすると、Ｒ→
Ｌ１→Ｄ１→Ｓ１→Ｄ８→Ｃ２→Ｄ１６→Ｄ４→Ｌ２→
Ｓ→Ｒの経路で電流が流れ、Ｌ１，Ｌ２のエネルギーは
コンデンサＣ２に充電される。
は、場合により素子名称を省略してその参照符号のみを
記す。例えばスイッチング素子Ｓ１，Ｓ２をオンするこ
とで、Ｒ→Ｌ１→Ｄ１→Ｓ１→Ｄ８→Ｄ９→Ｓ２→Ｄ４
→Ｌ２→Ｓ→Ｒの経路で電流が流れ、リアクトルＬ１，
Ｌ２にエネルギーが蓄積される。さらに、Ｓ２がオンの
状態でＳ１をオフすると、Ｒ→Ｌ１→Ｄ１→Ｄ１３→Ｃ
１→Ｄ９→Ｓ２→Ｄ４→Ｌ２→Ｓ→Ｒの経路でリアクト
ルＬ１，Ｌ２のエネルギーはコンデンサＣ１に充電され
る。一方、Ｓ１がオンの状態でＳ２をオフすると、Ｒ→
Ｌ１→Ｄ１→Ｓ１→Ｄ８→Ｃ２→Ｄ１６→Ｄ４→Ｌ２→
Ｓ→Ｒの経路で電流が流れ、Ｌ１，Ｌ２のエネルギーは
コンデンサＣ２に充電される。
【０００４】また、Ｓ１，Ｓ２の両方がオフ状態になる
と、Ｒ→Ｌ１→Ｄ１→Ｄ１３→Ｃ１→Ｃ２→Ｄ１６→Ｄ
４→Ｌ２→Ｓ→Ｒの経路で電流が流れ、Ｌ１，Ｌ２のエ
ネルギーはコンデンサＣ１，Ｃ２の両方に充電される。
このようなスイッチング動作を繰り返すことにより、入
力電流を高力率に制御しながら交流電圧を直流電圧に変
換することができる。また、スイッチング素子Ｓ１〜Ｓ
３のオン時間を調整することで、二つのコンデンサＣ
１，Ｃ２の電圧を個別に調整することができる。
と、Ｒ→Ｌ１→Ｄ１→Ｄ１３→Ｃ１→Ｃ２→Ｄ１６→Ｄ
４→Ｌ２→Ｓ→Ｒの経路で電流が流れ、Ｌ１，Ｌ２のエ
ネルギーはコンデンサＣ１，Ｃ２の両方に充電される。
このようなスイッチング動作を繰り返すことにより、入
力電流を高力率に制御しながら交流電圧を直流電圧に変
換することができる。また、スイッチング素子Ｓ１〜Ｓ
３のオン時間を調整することで、二つのコンデンサＣ
１，Ｃ２の電圧を個別に調整することができる。
【０００５】
【発明が解決しようとする課題】図１４に示した三相入
力の従来技術において、半導体素子（スイッチング素子
とダイオード）の通過数は、リアクトルにエネルギーを
蓄える場合に６つ、コンデンサＣ１またはＣ２を個別に
充電する場合に５つ、コンデンサＣ１，Ｃ２の両方を同
時に充電する場合に４つとなる。このため電流が通過す
る素子数が多く、半導体素子におけるエネルギー損失も
大きくなってしまう。また、エネルギー損失として発生
する熱を冷却するための冷却部品が大きくなり、装置が
大型化・高価格化してしまうとともに、主回路における
半導体素子の数が２１個と多い。
力の従来技術において、半導体素子（スイッチング素子
とダイオード）の通過数は、リアクトルにエネルギーを
蓄える場合に６つ、コンデンサＣ１またはＣ２を個別に
充電する場合に５つ、コンデンサＣ１，Ｃ２の両方を同
時に充電する場合に４つとなる。このため電流が通過す
る素子数が多く、半導体素子におけるエネルギー損失も
大きくなってしまう。また、エネルギー損失として発生
する熱を冷却するための冷却部品が大きくなり、装置が
大型化・高価格化してしまうとともに、主回路における
半導体素子の数が２１個と多い。
【０００６】そこで本発明は、電流が通過する半導体素
子の数を従来よりも減少させ、エネルギー損失を低減さ
せるとともに、半導体素子の部品点数を少なくして装置
の小型軽量化及び低価格化を可能にした整流回路及びそ
の制御方法を提供しようとするものである。
子の数を従来よりも減少させ、エネルギー損失を低減さ
せるとともに、半導体素子の部品点数を少なくして装置
の小型軽量化及び低価格化を可能にした整流回路及びそ
の制御方法を提供しようとするものである。
【０００７】
【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の発明は、Ｎ相（Ｎは２以上の自然
数）の交流電圧を直流電圧に変換する整流回路におい
て、通流方向を一致させた二つのスイッチング素子の直
列回路と、通流方向を一致させた二つのダイオードの直
列回路とを並列接続して一相分の双方向スイッチ回路を
構成し、この双方向スイッチ回路をＮ個設けて、各双方
向スイッチ回路におけるスイッチング素子同士の接続点
をそれぞれリアクトルを介して各相の交流入力端子に接
続し、各双方向スイッチ回路におけるダイオードの直列
回路のカソード側をそれぞれダイオードを介して正極の
直流出力端子に一括して接続し、各双方向スイッチ回路
におけるダイオードの直列回路のアノード側をそれぞれ
ダイオードを介して負極の直流出力端子に一括して接続
し、正極及び負極の直流出力端子間に二つのコンデンサ
を直列に接続し、各双方向スイッチ回路におけるダイオ
ード同士の接続点を前記二つのコンデンサ同士の接続点
に一括して接続したものである。
め、請求項１記載の発明は、Ｎ相（Ｎは２以上の自然
数）の交流電圧を直流電圧に変換する整流回路におい
て、通流方向を一致させた二つのスイッチング素子の直
列回路と、通流方向を一致させた二つのダイオードの直
列回路とを並列接続して一相分の双方向スイッチ回路を
構成し、この双方向スイッチ回路をＮ個設けて、各双方
向スイッチ回路におけるスイッチング素子同士の接続点
をそれぞれリアクトルを介して各相の交流入力端子に接
続し、各双方向スイッチ回路におけるダイオードの直列
回路のカソード側をそれぞれダイオードを介して正極の
直流出力端子に一括して接続し、各双方向スイッチ回路
におけるダイオードの直列回路のアノード側をそれぞれ
ダイオードを介して負極の直流出力端子に一括して接続
し、正極及び負極の直流出力端子間に二つのコンデンサ
を直列に接続し、各双方向スイッチ回路におけるダイオ
ード同士の接続点を前記二つのコンデンサ同士の接続点
に一括して接続したものである。
【０００８】請求項２記載の発明は、通流方向が異なる
ダイオードとスイッチング素子との直列回路を二つ形成
し、これら第１，第２の直列回路を、ダイオードのカソ
ード同士が接続されるように並列接続して一相分の双方
向スイッチ回路を構成し、この双方向スイッチ回路をＮ
個設けて、各双方向スイッチ回路における第１の直列回
路の内部接続点をそれぞれリアクトルを介して各相の交
流入力端子に接続し、各双方向スイッチ回路におけるダ
イオードのカソード側をそれぞれダイオードを介して正
極の直流出力端子に一括して接続し、各双方向スイッチ
回路におけるスイッチング素子同士の接続点側をそれぞ
れダイオードを介して負極の直流出力端子に一括して接
続し、正極及び負極の直流出力端子間に二つのコンデン
サを直列に接続し、各双方向スイッチ回路における第２
の直列回路の内部接続点を前記二つのコンデンサ同士の
接続点に一括して接続したものである。
ダイオードとスイッチング素子との直列回路を二つ形成
し、これら第１，第２の直列回路を、ダイオードのカソ
ード同士が接続されるように並列接続して一相分の双方
向スイッチ回路を構成し、この双方向スイッチ回路をＮ
個設けて、各双方向スイッチ回路における第１の直列回
路の内部接続点をそれぞれリアクトルを介して各相の交
流入力端子に接続し、各双方向スイッチ回路におけるダ
イオードのカソード側をそれぞれダイオードを介して正
極の直流出力端子に一括して接続し、各双方向スイッチ
回路におけるスイッチング素子同士の接続点側をそれぞ
れダイオードを介して負極の直流出力端子に一括して接
続し、正極及び負極の直流出力端子間に二つのコンデン
サを直列に接続し、各双方向スイッチ回路における第２
の直列回路の内部接続点を前記二つのコンデンサ同士の
接続点に一括して接続したものである。
【０００９】請求項３記載の発明は、通流方向が異なる
スイッチング素子とダイオードとの直列回路を二つ形成
し、これら第１，第２の直列回路を、ダイオードのアノ
ード同士が接続されるように並列接続して一相分の双方
向スイッチ回路を構成し、この双方向スイッチ回路をＮ
個設けて、各双方向スイッチ回路における第１の直列回
路の内部接続点をそれぞれリアクトルを介して各相の交
流入力端子に接続し、各双方向スイッチ回路におけるス
イッチング素子同士の接続点側をそれぞれダイオードを
介して正極の直流出力端子に一括して接続し、各双方向
スイッチ回路におけるダイオードのアノード側をそれぞ
れダイオードを介して負極の直流出力端子に一括して接
続し、正極及び負極の直流出力端子間に二つのコンデン
サを直列に接続し、各双方向スイッチ回路における第２
の直列回路の内部接続点を前記二つのコンデンサ同士の
接続点に一括して接続したものである。
スイッチング素子とダイオードとの直列回路を二つ形成
し、これら第１，第２の直列回路を、ダイオードのアノ
ード同士が接続されるように並列接続して一相分の双方
向スイッチ回路を構成し、この双方向スイッチ回路をＮ
個設けて、各双方向スイッチ回路における第１の直列回
路の内部接続点をそれぞれリアクトルを介して各相の交
流入力端子に接続し、各双方向スイッチ回路におけるス
イッチング素子同士の接続点側をそれぞれダイオードを
介して正極の直流出力端子に一括して接続し、各双方向
スイッチ回路におけるダイオードのアノード側をそれぞ
れダイオードを介して負極の直流出力端子に一括して接
続し、正極及び負極の直流出力端子間に二つのコンデン
サを直列に接続し、各双方向スイッチ回路における第２
の直列回路の内部接続点を前記二つのコンデンサ同士の
接続点に一括して接続したものである。
【００１０】請求項４記載の発明は、通流方向を一致さ
せた二つのダイオードの直列回路と、通流方向を一致さ
せた二つのスイッチング素子の直列回路とを並列接続し
て一相分の双方向スイッチ回路を構成し、この双方向ス
イッチ回路をＮ個設けて、各双方向スイッチ回路におけ
るダイオード同士の接続点をそれぞれリアクトルを介し
て各相の交流入力端子に接続し、各双方向スイッチ回路
におけるダイオードの直列回路のカソード側をそれぞれ
ダイオードを介して正極の直流出力端子に一括して接続
し、各双方向スイッチ回路におけるダイオードの直列回
路のアノード側をそれぞれダイオードを介して負極の直
流出力端子に一括して接続し、正極及び負極の直流出力
端子間に二つのコンデンサを直列に接続し、各双方向ス
イッチ回路におけるスイッチング素子同士の接続点を前
記二つのコンデンサ同士の接続点に一括して接続したも
のである。
せた二つのダイオードの直列回路と、通流方向を一致さ
せた二つのスイッチング素子の直列回路とを並列接続し
て一相分の双方向スイッチ回路を構成し、この双方向ス
イッチ回路をＮ個設けて、各双方向スイッチ回路におけ
るダイオード同士の接続点をそれぞれリアクトルを介し
て各相の交流入力端子に接続し、各双方向スイッチ回路
におけるダイオードの直列回路のカソード側をそれぞれ
ダイオードを介して正極の直流出力端子に一括して接続
し、各双方向スイッチ回路におけるダイオードの直列回
路のアノード側をそれぞれダイオードを介して負極の直
流出力端子に一括して接続し、正極及び負極の直流出力
端子間に二つのコンデンサを直列に接続し、各双方向ス
イッチ回路におけるスイッチング素子同士の接続点を前
記二つのコンデンサ同士の接続点に一括して接続したも
のである。
【００１１】請求項５記載の発明は、請求項２〜４のい
ずれか１項に記載した整流回路において、各双方向スイ
ッチ回路を構成する二つのダイオードのうちいずれかの
ダイオードをサイリスタに置き換え、各相間電圧が小さ
い時にサイリスタをオンさせて電源投入時のコンデンサ
への突入電流を抑制するものである。
ずれか１項に記載した整流回路において、各双方向スイ
ッチ回路を構成する二つのダイオードのうちいずれかの
ダイオードをサイリスタに置き換え、各相間電圧が小さ
い時にサイリスタをオンさせて電源投入時のコンデンサ
への突入電流を抑制するものである。
【００１２】請求項６記載の発明は、二つのスイッチン
グ素子の直列回路をＮ＋１個形成してこれら第１〜第Ｎ
＋１のスイッチング素子直列回路を並列接続するととも
に、各スイッチング素子にそれぞれダイオードを逆並列
接続し、二つのダイオードの直列回路をＮ個形成して、
第１〜第Ｎのダイオード直列回路をダイオードのカソー
ド同士、アノード同士がそれぞれ一括接続されるように
並列接続し、前記カソード同士をダイオードを介して正
極の直流出力端子に接続するとともに前記アノード同士
をダイオードを介して負極の直流出力端子に接続し、正
極及び負極の直流出力端子間に二つのコンデンサを直列
に接続し、第１〜第Ｎのダイオード直列回路におけるダ
イオード同士の接続点と、第１〜第Ｎのスイッチング素
子直列回路におけるスイッチング素子同士の接続点とを
それぞれ接続し、第１〜第Ｎのダイオード直列回路にお
けるダイオード同士の接続点をそれぞれリアクトルを介
して各相の交流入力端子に接続し、第Ｎ＋１のスイッチ
ング素子直列回路におけるスイッチング素子同士の接続
点を前記二つのコンデンサ同士の接続点に接続したもの
である。
グ素子の直列回路をＮ＋１個形成してこれら第１〜第Ｎ
＋１のスイッチング素子直列回路を並列接続するととも
に、各スイッチング素子にそれぞれダイオードを逆並列
接続し、二つのダイオードの直列回路をＮ個形成して、
第１〜第Ｎのダイオード直列回路をダイオードのカソー
ド同士、アノード同士がそれぞれ一括接続されるように
並列接続し、前記カソード同士をダイオードを介して正
極の直流出力端子に接続するとともに前記アノード同士
をダイオードを介して負極の直流出力端子に接続し、正
極及び負極の直流出力端子間に二つのコンデンサを直列
に接続し、第１〜第Ｎのダイオード直列回路におけるダ
イオード同士の接続点と、第１〜第Ｎのスイッチング素
子直列回路におけるスイッチング素子同士の接続点とを
それぞれ接続し、第１〜第Ｎのダイオード直列回路にお
けるダイオード同士の接続点をそれぞれリアクトルを介
して各相の交流入力端子に接続し、第Ｎ＋１のスイッチ
ング素子直列回路におけるスイッチング素子同士の接続
点を前記二つのコンデンサ同士の接続点に接続したもの
である。
【００１３】請求項７記載の発明は、二つのスイッチン
グ素子の直列回路をＮ＋１個形成してこれら第１〜第Ｎ
＋１のスイッチング素子直列回路を並列接続するととも
に、各スイッチング素子にそれぞれダイオードを逆並列
接続し、第１〜第Ｎ＋１のスイッチング素子直列回路の
並列接続回路におけるダイオードのカソード側をダイオ
ードを介して正極の直流出力端子に接続するとともに、
第１〜第Ｎ＋１のスイッチング素子直列回路の並列接続
回路におけるダイオードのアノード側をダイオードを介
して負極の直流出力端子に接続し、正極及び負極の直流
出力端子間に二つのコンデンサを直列に接続し、第１〜
第Ｎのスイッチング素子直列回路におけるスイッチング
素子同士の接続点をそれぞれリアクトルを介して各相の
交流入力端子に接続し、第Ｎ＋１のスイッチング素子直
列回路におけるスイッチング素子同士の接続点を前記二
つのコンデンサ同士の接続点に接続したものである。
グ素子の直列回路をＮ＋１個形成してこれら第１〜第Ｎ
＋１のスイッチング素子直列回路を並列接続するととも
に、各スイッチング素子にそれぞれダイオードを逆並列
接続し、第１〜第Ｎ＋１のスイッチング素子直列回路の
並列接続回路におけるダイオードのカソード側をダイオ
ードを介して正極の直流出力端子に接続するとともに、
第１〜第Ｎ＋１のスイッチング素子直列回路の並列接続
回路におけるダイオードのアノード側をダイオードを介
して負極の直流出力端子に接続し、正極及び負極の直流
出力端子間に二つのコンデンサを直列に接続し、第１〜
第Ｎのスイッチング素子直列回路におけるスイッチング
素子同士の接続点をそれぞれリアクトルを介して各相の
交流入力端子に接続し、第Ｎ＋１のスイッチング素子直
列回路におけるスイッチング素子同士の接続点を前記二
つのコンデンサ同士の接続点に接続したものである。
【００１４】請求項８記載の発明は、請求項１〜７のい
ずれか１項に記載した整流回路を対象として、直流出力
端子間に接続された二つのコンデンサの両方の電圧検出
値を各々の指令値に対してフィードバックし、前記電圧
検出値と指令値との偏差に基づいて前記二つのコンデン
サの充電経路に各々存在するスイッチング素子を独立し
て制御することにより、二つのコンデンサの電圧を個別
に制御するものである。
ずれか１項に記載した整流回路を対象として、直流出力
端子間に接続された二つのコンデンサの両方の電圧検出
値を各々の指令値に対してフィードバックし、前記電圧
検出値と指令値との偏差に基づいて前記二つのコンデン
サの充電経路に各々存在するスイッチング素子を独立し
て制御することにより、二つのコンデンサの電圧を個別
に制御するものである。
【００１５】
【発明の実施の形態】以下、図に沿って本発明の実施形
態を説明する。まず、図１は本発明にかかる整流回路の
第１実施形態であり、請求項１の発明の実施形態に相当
する。図において、Ｒ，Ｓ，Ｔは交流入力端子、Ｐ，Ｎ
は直流出力端子、Ｌ１，Ｌ２，Ｌ３はリアクトル、Ｓ１
〜Ｓ６はＭＯＳＦＥＴからなるスイッチング素子、Ｄ１
〜Ｄ１２はダイオード、Ｃ１，Ｃ２は直流出力端子Ｐ，
Ｎ間に直列接続されたコンデンサ、１０１，２０１，３
０１は双方向スイッチ回路である。
態を説明する。まず、図１は本発明にかかる整流回路の
第１実施形態であり、請求項１の発明の実施形態に相当
する。図において、Ｒ，Ｓ，Ｔは交流入力端子、Ｐ，Ｎ
は直流出力端子、Ｌ１，Ｌ２，Ｌ３はリアクトル、Ｓ１
〜Ｓ６はＭＯＳＦＥＴからなるスイッチング素子、Ｄ１
〜Ｄ１２はダイオード、Ｃ１，Ｃ２は直流出力端子Ｐ，
Ｎ間に直列接続されたコンデンサ、１０１，２０１，３
０１は双方向スイッチ回路である。
【００１６】双方向スイッチ回路１０１，２０１，３０
１はいずれも同一の構成であり、一例としてスイッチ回
路１０１は、スイッチング素子Ｓ１，Ｓ２の直列回路と
ダイオードＤ１，Ｄ２の直列回路とを並列接続して構成
されている。スイッチング素子Ｓ１，Ｓ２同士の接続点
はリアクトルＬ１の一端に接続され、ダイオードＤ１，
Ｄ２同士の接続点はコンデンサＣ１，Ｃ２同士の接続点
に接続される。ダイオードＤ１，Ｄ２の直列回路の両端
はダイオードＤ７，Ｄ８を介してコンデンサＣ１，Ｃ２
の直列回路の両端に接続されている。
１はいずれも同一の構成であり、一例としてスイッチ回
路１０１は、スイッチング素子Ｓ１，Ｓ２の直列回路と
ダイオードＤ１，Ｄ２の直列回路とを並列接続して構成
されている。スイッチング素子Ｓ１，Ｓ２同士の接続点
はリアクトルＬ１の一端に接続され、ダイオードＤ１，
Ｄ２同士の接続点はコンデンサＣ１，Ｃ２同士の接続点
に接続される。ダイオードＤ１，Ｄ２の直列回路の両端
はダイオードＤ７，Ｄ８を介してコンデンサＣ１，Ｃ２
の直列回路の両端に接続されている。
【００１７】また、他の双方向スイッチ回路２０１，３
０１についても、ダイオードＤ３，Ｄ４の直列回路の両
端、ダイオードＤ５，Ｄ６の直列回路の両端が、それぞ
れダイオードＤ９，Ｄ１０、ダイオードＤ１１，Ｄ１２
を介してコンデンサＣ１，Ｃ２の直列回路の両端に接続
されている。更に、ダイオードＤ３，Ｄ４同士の接続
点、Ｄ５，Ｄ６同士の接続点も、コンデンサＣ１，Ｃ２
同士の接続点に接続されている。
０１についても、ダイオードＤ３，Ｄ４の直列回路の両
端、ダイオードＤ５，Ｄ６の直列回路の両端が、それぞ
れダイオードＤ９，Ｄ１０、ダイオードＤ１１，Ｄ１２
を介してコンデンサＣ１，Ｃ２の直列回路の両端に接続
されている。更に、ダイオードＤ３，Ｄ４同士の接続
点、Ｄ５，Ｄ６同士の接続点も、コンデンサＣ１，Ｃ２
同士の接続点に接続されている。
【００１８】この動作を説明すると、例えばスイッチン
グ素子Ｓ２，Ｓ３をオンさせた場合、Ｒ→Ｌ１→Ｓ２→
Ｄ２→Ｄ３→Ｓ３→Ｌ２→Ｓ→Ｒの経路で電流が流れ、
リアクトルＬ１，Ｌ２にエネルギーが蓄積される。Ｓ３
がオンの状態でＳ２をオフすると、Ｒ→Ｌ１→Ｓ１の寄
生ダイオード→Ｄ７→Ｃ１→Ｄ３→Ｓ３→Ｌ２→Ｓ→Ｒ
の経路で電流が流れ、コンデンサＣ１が充電される。ま
た、Ｓ２がオンの状態でＳ３をオフすると、Ｒ→Ｌ１→
Ｓ２→Ｄ２→Ｃ２→Ｄ１０→Ｓ４の寄生ダイオード→Ｌ
２→Ｓ→Ｒの経路で電流が流れ、コンデンサＣ２が充電
される。更に、Ｓ２，Ｓ３を同時にオフすると、Ｒ→Ｌ
１→Ｓ１の寄生ダイオード→Ｄ７→Ｃ１→Ｃ２→Ｄ１０
→Ｓ４の寄生ダイオード→Ｌ２→Ｓ→Ｒの経路で電流が
流れ、コンデンサＣ１，Ｃ２が同時に充電される。
グ素子Ｓ２，Ｓ３をオンさせた場合、Ｒ→Ｌ１→Ｓ２→
Ｄ２→Ｄ３→Ｓ３→Ｌ２→Ｓ→Ｒの経路で電流が流れ、
リアクトルＬ１，Ｌ２にエネルギーが蓄積される。Ｓ３
がオンの状態でＳ２をオフすると、Ｒ→Ｌ１→Ｓ１の寄
生ダイオード→Ｄ７→Ｃ１→Ｄ３→Ｓ３→Ｌ２→Ｓ→Ｒ
の経路で電流が流れ、コンデンサＣ１が充電される。ま
た、Ｓ２がオンの状態でＳ３をオフすると、Ｒ→Ｌ１→
Ｓ２→Ｄ２→Ｃ２→Ｄ１０→Ｓ４の寄生ダイオード→Ｌ
２→Ｓ→Ｒの経路で電流が流れ、コンデンサＣ２が充電
される。更に、Ｓ２，Ｓ３を同時にオフすると、Ｒ→Ｌ
１→Ｓ１の寄生ダイオード→Ｄ７→Ｃ１→Ｃ２→Ｄ１０
→Ｓ４の寄生ダイオード→Ｌ２→Ｓ→Ｒの経路で電流が
流れ、コンデンサＣ１，Ｃ２が同時に充電される。
【００１９】このようなスイッチング動作を繰り返すこ
とにより、入力電流を高力率に制御しながら交流電圧を
直流電圧に変換することができる。本実施形態において
電流が通過する半導体素子（スイッチング素子とダイオ
ード）のは、リアクトルにエネルギーを蓄える場合に４
つ、コンデンサＣ１またはＣ２に充電する場合に４つと
なり、従来技術よりも少なくなる。従って、半導体素子
におけるエネルギー損失が少なくなり、高効率化や冷却
部品の小形軽量化が可能になるとともに、全体的な半導
体素子数の減少によって装置の小形軽量化・低コスト化
が可能である。
とにより、入力電流を高力率に制御しながら交流電圧を
直流電圧に変換することができる。本実施形態において
電流が通過する半導体素子（スイッチング素子とダイオ
ード）のは、リアクトルにエネルギーを蓄える場合に４
つ、コンデンサＣ１またはＣ２に充電する場合に４つと
なり、従来技術よりも少なくなる。従って、半導体素子
におけるエネルギー損失が少なくなり、高効率化や冷却
部品の小形軽量化が可能になるとともに、全体的な半導
体素子数の減少によって装置の小形軽量化・低コスト化
が可能である。
【００２０】図２は本発明にかかる整流回路の第２実施
形態であり、請求項２の発明の実施形態に相当する。こ
の実施形態の双方向スイッチ回路１０２，２０２，３０
２は、例えばスイッチ回路１０２について説明すると、
ダイオードＤ１とスイッチング素子Ｓ１との直列回路
と、ダイオードＤ２とスイッチング素子Ｓ２との直列回
路とを並列接続して構成される。他のスイッチ回路２０
２，３０２も同様の構成である。また、ダイオードＤ１
とスイッチング素子Ｓ１との接続点はリアクトルＬ１の
一端に接続され、ダイオードＤ２とスイッチング素子Ｓ
２との接続点はコンデンサＣ１，Ｃ２同士の接続点に接
続されている。更に、ダイオードＤ１，Ｄ２のカソード
は一括してダイオードＤ７のアノードに接続され、スイ
ッチング素子Ｓ１，Ｓ２のドレインは一括してダイオー
ドＤ８のカソードに接続されている。その他の構成につ
いては、図１の実施形態と同様である。
形態であり、請求項２の発明の実施形態に相当する。こ
の実施形態の双方向スイッチ回路１０２，２０２，３０
２は、例えばスイッチ回路１０２について説明すると、
ダイオードＤ１とスイッチング素子Ｓ１との直列回路
と、ダイオードＤ２とスイッチング素子Ｓ２との直列回
路とを並列接続して構成される。他のスイッチ回路２０
２，３０２も同様の構成である。また、ダイオードＤ１
とスイッチング素子Ｓ１との接続点はリアクトルＬ１の
一端に接続され、ダイオードＤ２とスイッチング素子Ｓ
２との接続点はコンデンサＣ１，Ｃ２同士の接続点に接
続されている。更に、ダイオードＤ１，Ｄ２のカソード
は一括してダイオードＤ７のアノードに接続され、スイ
ッチング素子Ｓ１，Ｓ２のドレインは一括してダイオー
ドＤ８のカソードに接続されている。その他の構成につ
いては、図１の実施形態と同様である。
【００２１】この実施形態の動作を説明すると、例えば
スイッチング素子Ｓ１，Ｓ４をオンさせた場合、Ｒ→Ｌ
１→Ｓ１→Ｓ２の寄生ダイオード→Ｓ４→Ｓ３の寄生ダ
イオード→Ｌ２→Ｓ→Ｒの経路で電流が流れ、リアクト
ルＬ１，Ｌ２にエネルギーが蓄積される。Ｓ４がオンの
状態でＳ１をオフすると、Ｒ→Ｌ１→Ｄ１→Ｄ７→Ｃ１
→Ｓ４→Ｓ３の寄生ダイオード→Ｌ２→Ｓ→Ｒの経路で
電流が流れ、コンデンサＣ１が充電される。また、Ｓ１
がオンの状態でＳ４をオフすると、Ｒ→Ｌ１→Ｓ１→Ｓ
２の寄生ダイオード→Ｃ２→Ｄ１０→Ｓ３の寄生ダイオ
ード→Ｌ２→Ｓ→Ｒの経路で電流が流れ、コンデンサＣ
２が充電される。更に、Ｓ１，Ｓ４を同時にオフする
と、Ｒ→Ｌ１→Ｄ１→Ｄ７→Ｃ１→Ｃ２→Ｄ１０→Ｓ３
の寄生ダイオード→Ｌ２→Ｓ→Ｒの経路で電流が流れ、
コンデンサＣ１，Ｃ２が同時に充電される。
スイッチング素子Ｓ１，Ｓ４をオンさせた場合、Ｒ→Ｌ
１→Ｓ１→Ｓ２の寄生ダイオード→Ｓ４→Ｓ３の寄生ダ
イオード→Ｌ２→Ｓ→Ｒの経路で電流が流れ、リアクト
ルＬ１，Ｌ２にエネルギーが蓄積される。Ｓ４がオンの
状態でＳ１をオフすると、Ｒ→Ｌ１→Ｄ１→Ｄ７→Ｃ１
→Ｓ４→Ｓ３の寄生ダイオード→Ｌ２→Ｓ→Ｒの経路で
電流が流れ、コンデンサＣ１が充電される。また、Ｓ１
がオンの状態でＳ４をオフすると、Ｒ→Ｌ１→Ｓ１→Ｓ
２の寄生ダイオード→Ｃ２→Ｄ１０→Ｓ３の寄生ダイオ
ード→Ｌ２→Ｓ→Ｒの経路で電流が流れ、コンデンサＣ
２が充電される。更に、Ｓ１，Ｓ４を同時にオフする
と、Ｒ→Ｌ１→Ｄ１→Ｄ７→Ｃ１→Ｃ２→Ｄ１０→Ｓ３
の寄生ダイオード→Ｌ２→Ｓ→Ｒの経路で電流が流れ、
コンデンサＣ１，Ｃ２が同時に充電される。
【００２２】本実施形態においても、上記スイッチング
動作の繰り返しにより、入力電流を高力率に制御しなが
ら交流電圧を直流電圧に変換することができる。また、
リアクトルへのエネルギー蓄積時やコンデンサの充電時
に電流が通過する半導体素子数が従来よりも少なくなる
ので、エネルギー損失が少なくなり、高効率化や冷却部
品の小形軽量化、低コスト化が可能である。
動作の繰り返しにより、入力電流を高力率に制御しなが
ら交流電圧を直流電圧に変換することができる。また、
リアクトルへのエネルギー蓄積時やコンデンサの充電時
に電流が通過する半導体素子数が従来よりも少なくなる
ので、エネルギー損失が少なくなり、高効率化や冷却部
品の小形軽量化、低コスト化が可能である。
【００２３】図３は本発明にかかる整流回路の第３実施
形態であり、請求項３の発明の実施形態に相当する。こ
の実施形態の双方向スイッチ回路１０３，２０３，３０
３は、例えばスイッチ回路１０３について説明すると、
スイッチング素子Ｓ１とダイオードＤ１との直列回路
と、スイッチング素子Ｓ２とダイオードＤ２との直列回
路とが並列接続される点では図２の実施形態と同様であ
るが、本実施形態ではスイッチング素子Ｓ１，Ｓ２が上
側アームに、ダイオードＤ１，Ｄ２が下側アームに接続
される。すなわち、スイッチング素子Ｓ１，Ｓ２のソー
スは一括してダイオードＤ７のアノードに接続され、ダ
イオードＤ１，Ｄ２のアノードは一括してダイオードＤ
８のカソードに接続されている。他のスイッチ回路２０
３，３０３も同様の構成である。
形態であり、請求項３の発明の実施形態に相当する。こ
の実施形態の双方向スイッチ回路１０３，２０３，３０
３は、例えばスイッチ回路１０３について説明すると、
スイッチング素子Ｓ１とダイオードＤ１との直列回路
と、スイッチング素子Ｓ２とダイオードＤ２との直列回
路とが並列接続される点では図２の実施形態と同様であ
るが、本実施形態ではスイッチング素子Ｓ１，Ｓ２が上
側アームに、ダイオードＤ１，Ｄ２が下側アームに接続
される。すなわち、スイッチング素子Ｓ１，Ｓ２のソー
スは一括してダイオードＤ７のアノードに接続され、ダ
イオードＤ１，Ｄ２のアノードは一括してダイオードＤ
８のカソードに接続されている。他のスイッチ回路２０
３，３０３も同様の構成である。
【００２４】この実施形態の動作を説明すると、例えば
スイッチング素子Ｓ２，Ｓ３をオンさせた場合、Ｒ→Ｌ
１→Ｓ１の寄生ダイオード→Ｓ２→Ｓ４の寄生ダイオー
ド→Ｓ３→Ｌ２→Ｓ→Ｒの経路で電流が流れ、リアクト
ルＬ１，Ｌ２にエネルギーが蓄積される。Ｓ３がオンの
状態でＳ２をオフすると、Ｒ→Ｌ１→Ｓ１の寄生ダイオ
ード→Ｄ７→Ｃ１→Ｓ４の寄生ダイオード→Ｓ３→Ｌ２
→Ｓ→Ｒの経路で電流が流れ、コンデンサＣ１が充電さ
れる。また、Ｓ２がオンの状態でＳ３をオフすると、Ｒ
→Ｌ１→Ｓ１の寄生ダイオード→Ｓ２→Ｃ２→Ｄ１０→
Ｄ３→Ｌ２→Ｓ→Ｒの経路で電流が流れ、コンデンサＣ
２が充電される。更に、Ｓ２，Ｓ３を同時にオフする
と、Ｒ→Ｌ１→Ｓ１の寄生ダイオード→Ｄ７→Ｃ１→Ｃ
２→Ｄ１０→Ｄ３→Ｌ２→Ｓ→Ｒの経路で電流が流れ、
コンデンサＣ１，Ｃ２が同時に充電される。本実施形態
においても、上記各実施形態と同様の作用効果を得るこ
とができる。
スイッチング素子Ｓ２，Ｓ３をオンさせた場合、Ｒ→Ｌ
１→Ｓ１の寄生ダイオード→Ｓ２→Ｓ４の寄生ダイオー
ド→Ｓ３→Ｌ２→Ｓ→Ｒの経路で電流が流れ、リアクト
ルＬ１，Ｌ２にエネルギーが蓄積される。Ｓ３がオンの
状態でＳ２をオフすると、Ｒ→Ｌ１→Ｓ１の寄生ダイオ
ード→Ｄ７→Ｃ１→Ｓ４の寄生ダイオード→Ｓ３→Ｌ２
→Ｓ→Ｒの経路で電流が流れ、コンデンサＣ１が充電さ
れる。また、Ｓ２がオンの状態でＳ３をオフすると、Ｒ
→Ｌ１→Ｓ１の寄生ダイオード→Ｓ２→Ｃ２→Ｄ１０→
Ｄ３→Ｌ２→Ｓ→Ｒの経路で電流が流れ、コンデンサＣ
２が充電される。更に、Ｓ２，Ｓ３を同時にオフする
と、Ｒ→Ｌ１→Ｓ１の寄生ダイオード→Ｄ７→Ｃ１→Ｃ
２→Ｄ１０→Ｄ３→Ｌ２→Ｓ→Ｒの経路で電流が流れ、
コンデンサＣ１，Ｃ２が同時に充電される。本実施形態
においても、上記各実施形態と同様の作用効果を得るこ
とができる。
【００２５】図４は本発明にかかる整流回路の第４実施
形態を示しており、請求項４の発明の実施形態に相当す
る。この実施形態における双方向スイッチ回路１０４，
２０４，３０４は、例えばスイッチ回路１０４について
説明すると、図１の実施形態におけるスイッチング素子
Ｓ１，Ｓ２の直列回路とダイオードＤ１，Ｄ２の直列回
路とを入れ替えた構成になっており、ダイオードＤ１，
Ｄ２同士の接続点がリアクトルＬ１の一端に接続され、
スイッチング素子Ｓ１，Ｓ２同士の接続点がコンデンサ
Ｃ１，Ｃ２同士の接続点に接続されている。これは、他
のスイッチ回路２０４，３０４についても同様である。
形態を示しており、請求項４の発明の実施形態に相当す
る。この実施形態における双方向スイッチ回路１０４，
２０４，３０４は、例えばスイッチ回路１０４について
説明すると、図１の実施形態におけるスイッチング素子
Ｓ１，Ｓ２の直列回路とダイオードＤ１，Ｄ２の直列回
路とを入れ替えた構成になっており、ダイオードＤ１，
Ｄ２同士の接続点がリアクトルＬ１の一端に接続され、
スイッチング素子Ｓ１，Ｓ２同士の接続点がコンデンサ
Ｃ１，Ｃ２同士の接続点に接続されている。これは、他
のスイッチ回路２０４，３０４についても同様である。
【００２６】この実施形態の動作を説明すると、例えば
スイッチング素子Ｓ１，Ｓ４をオンすると、Ｒ→Ｌ１→
Ｄ１→Ｓ１→Ｓ４→Ｄ４→Ｌ２→Ｓ→Ｒの経路で電流が
流れ、リアクトルＬ１，Ｌ２にエネルギーが蓄積され
る。また、Ｓ４がオンの状態でＳ１をオフすると、Ｒ→
Ｌ１→Ｄ１→Ｄ７→Ｃ１→Ｓ４→Ｄ４→Ｌ２→Ｓ→Ｒの
経路で電流が流れ、コンデンサＣ１が充電される。一
方、Ｓ１がオンの状態でＳ４をオフすると、Ｒ→Ｌ１→
Ｄ１→Ｓ１→Ｃ２→Ｄ１０→Ｄ４→Ｌ２→Ｓ→Ｒの経路
で電流が流れ、コンデンサＣ２が充電される。更に、Ｓ
１，Ｓ４の両方がオフすると、Ｒ→Ｌ１→Ｄ１→Ｄ７→
Ｃ１→Ｃ２→Ｄ１０→Ｄ４→Ｌ２→Ｓ→Ｒの経路で電流
が流れ、コンデンサＣ１，Ｃ２の両方が充電される。本
実施形態においても、上記各実施形態と同様の作用効果
を得ることができる。
スイッチング素子Ｓ１，Ｓ４をオンすると、Ｒ→Ｌ１→
Ｄ１→Ｓ１→Ｓ４→Ｄ４→Ｌ２→Ｓ→Ｒの経路で電流が
流れ、リアクトルＬ１，Ｌ２にエネルギーが蓄積され
る。また、Ｓ４がオンの状態でＳ１をオフすると、Ｒ→
Ｌ１→Ｄ１→Ｄ７→Ｃ１→Ｓ４→Ｄ４→Ｌ２→Ｓ→Ｒの
経路で電流が流れ、コンデンサＣ１が充電される。一
方、Ｓ１がオンの状態でＳ４をオフすると、Ｒ→Ｌ１→
Ｄ１→Ｓ１→Ｃ２→Ｄ１０→Ｄ４→Ｌ２→Ｓ→Ｒの経路
で電流が流れ、コンデンサＣ２が充電される。更に、Ｓ
１，Ｓ４の両方がオフすると、Ｒ→Ｌ１→Ｄ１→Ｄ７→
Ｃ１→Ｃ２→Ｄ１０→Ｄ４→Ｌ２→Ｓ→Ｒの経路で電流
が流れ、コンデンサＣ１，Ｃ２の両方が充電される。本
実施形態においても、上記各実施形態と同様の作用効果
を得ることができる。
【００２７】次に、図５は上述した図１〜図４の整流回
路、及び、後述する図６〜図８の整流回路の制御に適用
可能な制御回路を示している。図５において、４００は
制御回路、４０１は正弦波指令手段、４０２は位相検出
手段、４０３〜４０６はＰＩ調節手段、４０７〜４０９
は比較手段、４１０〜４１５は論理積演算手段、４１６
はゲート駆動手段を示す。
路、及び、後述する図６〜図８の整流回路の制御に適用
可能な制御回路を示している。図５において、４００は
制御回路、４０１は正弦波指令手段、４０２は位相検出
手段、４０３〜４０６はＰＩ調節手段、４０７〜４０９
は比較手段、４１０〜４１５は論理積演算手段、４１６
はゲート駆動手段を示す。
【００２８】この制御回路の動作を説明すると、各相入
力電圧と位相が同期した正弦波指令ＶＲ，ＶＳ，ＶＴを
正弦波指令手段４０１により作成し、入力電圧の極性と
同期した信号ＲＰ，ＲＮ，ＳＰ，ＳＮ，ＴＰ，ＴＮを位
相検出手段４０２により作成する。また、主回路から検
出した直流出力電圧ＶＣ１を指令値にマイナーフィード
バックし、ＰＩ調節手段４０３を介してＶＲ，ＶＳ，Ｖ
Ｔ正弦波指令と乗算する。これらの乗算結果に対し、主
回路から検出した各相入力電流ＩＲ，ＩＳ，ＩＴをマイ
ナーフィードバックし、ＰＩ調節手段４０４〜４０６を
介して比較手段４０７〜４０９によりキャリア信号と比
較することで、ＰＷＭ信号を得る。
力電圧と位相が同期した正弦波指令ＶＲ，ＶＳ，ＶＴを
正弦波指令手段４０１により作成し、入力電圧の極性と
同期した信号ＲＰ，ＲＮ，ＳＰ，ＳＮ，ＴＰ，ＴＮを位
相検出手段４０２により作成する。また、主回路から検
出した直流出力電圧ＶＣ１を指令値にマイナーフィード
バックし、ＰＩ調節手段４０３を介してＶＲ，ＶＳ，Ｖ
Ｔ正弦波指令と乗算する。これらの乗算結果に対し、主
回路から検出した各相入力電流ＩＲ，ＩＳ，ＩＴをマイ
ナーフィードバックし、ＰＩ調節手段４０４〜４０６を
介して比較手段４０７〜４０９によりキャリア信号と比
較することで、ＰＷＭ信号を得る。
【００２９】さらに、入力電圧に同期した前記信号Ｒ
Ｐ，ＲＮ，ＳＰ，ＳＮ，ＴＰ，ＴＮとＰＷＭ信号との論
理積を演算手段４１０〜４１５により求め、ゲート駆動
手段４１６を介して各スイッチング素子Ｓ１〜Ｓ６に対
する制御信号を作成する。ここで、スイッチング素子Ｓ
１に対する制御信号はＲ相の負極性同期信号ＲＮとＰＷ
Ｍ信号との比較により、スイッチング素子Ｓ２に対する
制御信号はＲ相の正極性同期信号ＲＰとＰＷＭ信号との
比較により作成される。同様に、スイッチング素子Ｓ３
に対する制御信号はＳ相の負極性同期信号ＳＮとＰＷＭ
信号との比較により、スイッチング素子Ｓ４に対する制
御信号はＳ相の正極性同期信号ＳＰとＰＷＭ信号との比
較により作成される。また、スイッチング素子Ｓ５に対
する制御信号はＴ相の負極性同期信号ＴＮとＰＷＭ信号
との比較により、スイッチング素子Ｓ６に対する制御信
号はＴ相の正極性同期信号ＴＰとＰＷＭ信号との比較に
より作成される。
Ｐ，ＲＮ，ＳＰ，ＳＮ，ＴＰ，ＴＮとＰＷＭ信号との論
理積を演算手段４１０〜４１５により求め、ゲート駆動
手段４１６を介して各スイッチング素子Ｓ１〜Ｓ６に対
する制御信号を作成する。ここで、スイッチング素子Ｓ
１に対する制御信号はＲ相の負極性同期信号ＲＮとＰＷ
Ｍ信号との比較により、スイッチング素子Ｓ２に対する
制御信号はＲ相の正極性同期信号ＲＰとＰＷＭ信号との
比較により作成される。同様に、スイッチング素子Ｓ３
に対する制御信号はＳ相の負極性同期信号ＳＮとＰＷＭ
信号との比較により、スイッチング素子Ｓ４に対する制
御信号はＳ相の正極性同期信号ＳＰとＰＷＭ信号との比
較により作成される。また、スイッチング素子Ｓ５に対
する制御信号はＴ相の負極性同期信号ＴＮとＰＷＭ信号
との比較により、スイッチング素子Ｓ６に対する制御信
号はＴ相の正極性同期信号ＴＰとＰＷＭ信号との比較に
より作成される。
【００３０】このように、入力電流のマイナーフィード
バック制御によって入力電流は入力電圧と同期した正弦
波状の波形に制御され、出力電圧もマイナーフィードバ
ック制御によって一定の直流電圧に制御することができ
る。よって、入力電流を高力率に制御しながら、交流電
圧を直流電圧に変換することができる。
バック制御によって入力電流は入力電圧と同期した正弦
波状の波形に制御され、出力電圧もマイナーフィードバ
ック制御によって一定の直流電圧に制御することができ
る。よって、入力電流を高力率に制御しながら、交流電
圧を直流電圧に変換することができる。
【００３１】なお、図１〜図４の実施形態における双方
向スイッチ回路１０１〜１０４，２０１〜２０４，３０
１〜３０４内のスイッチング素子は、ＭＯＳＦＥＴに変
えてＩＧＢＴ（絶縁ゲート形バイポーラトランジスタ）
を用いてもよい。その場合、図５に示した制御回路の適
用が可能であるが、各相のスイッチング素子に対するゲ
ート駆動手段４１６の出力を、図５にカッコ書きしたよ
うに入れ替える必要がある（例えばＳ相については、Ｓ
１に対する制御信号はＲ相の正極性同期信号ＲＰとＰＷ
Ｍ信号との比較により、Ｓ２に対する制御信号はＲ相の
負極性同期信号ＲＰとＰＷＭ信号との比較により作成す
る）。
向スイッチ回路１０１〜１０４，２０１〜２０４，３０
１〜３０４内のスイッチング素子は、ＭＯＳＦＥＴに変
えてＩＧＢＴ（絶縁ゲート形バイポーラトランジスタ）
を用いてもよい。その場合、図５に示した制御回路の適
用が可能であるが、各相のスイッチング素子に対するゲ
ート駆動手段４１６の出力を、図５にカッコ書きしたよ
うに入れ替える必要がある（例えばＳ相については、Ｓ
１に対する制御信号はＲ相の正極性同期信号ＲＰとＰＷ
Ｍ信号との比較により、Ｓ２に対する制御信号はＲ相の
負極性同期信号ＲＰとＰＷＭ信号との比較により作成す
る）。
【００３２】図６は、本発明にかかる整流回路の第５実
施形態を示している。図６において、双方向スイッチ回
路１０５，２０５，３０５は、図２の実施形態における
ダイオードＤ１，Ｄ３，Ｄ５をサイリスタＴＨ１，ＴＨ
２，ＴＨ３に置き換えた構成となっている。その他の構
成は図２と同一である。
施形態を示している。図６において、双方向スイッチ回
路１０５，２０５，３０５は、図２の実施形態における
ダイオードＤ１，Ｄ３，Ｄ５をサイリスタＴＨ１，ＴＨ
２，ＴＨ３に置き換えた構成となっている。その他の構
成は図２と同一である。
【００３３】例えば、図２の実施形態において、電源投
入前にコンデンサＣ１，Ｃ２の直列回路の両端（直流出
力端子Ｐ，Ｎ間）の電圧が入力線間電圧以上になってい
ない場合、図９（ａ）に示すタイミングで電源を投入す
ると、図２のＲ→Ｌ１→Ｄ１→Ｄ７→Ｃ１→Ｃ２→Ｄ１
０→Ｓ３の寄生ダイオードの経路で電流が流れ、コンデ
ンサＣ１，Ｃ２を充電する。これにより、図９（ａ）に
示すように過大な突入電流Ｉinが流れてしまい、装置が
破損する恐れがある。
入前にコンデンサＣ１，Ｃ２の直列回路の両端（直流出
力端子Ｐ，Ｎ間）の電圧が入力線間電圧以上になってい
ない場合、図９（ａ）に示すタイミングで電源を投入す
ると、図２のＲ→Ｌ１→Ｄ１→Ｄ７→Ｃ１→Ｃ２→Ｄ１
０→Ｓ３の寄生ダイオードの経路で電流が流れ、コンデ
ンサＣ１，Ｃ２を充電する。これにより、図９（ａ）に
示すように過大な突入電流Ｉinが流れてしまい、装置が
破損する恐れがある。
【００３４】そこで、第５実施形態では、図２のダイオ
ードＤ１，Ｄ３，Ｄ５をサイリスタＴＨ１，ＴＨ２，Ｔ
Ｈ３に置き換えるとともに、図９（ｂ）に示すように入
力線間電圧ＶRSが零または零付近のタイミングでサイリ
スタＴＨ１をオンする。他のサイリスタＴＨ２，ＴＨ３
についても、ＶST，ＶTRが零または零付近のタイミング
でオンする。例えばＶRSが零付近でサイリスタＴＨ１が
オンすると、コンデンサＣ１，Ｃ２を徐々に充電するこ
とができ、過大な突入電流を抑制することができる。さ
らに、コンデンサ電圧が飽和してからサイリスタＴＨ
２，ＴＨ３をオンすれば、図２の実施形態と同様な動作
に移行させることができる。
ードＤ１，Ｄ３，Ｄ５をサイリスタＴＨ１，ＴＨ２，Ｔ
Ｈ３に置き換えるとともに、図９（ｂ）に示すように入
力線間電圧ＶRSが零または零付近のタイミングでサイリ
スタＴＨ１をオンする。他のサイリスタＴＨ２，ＴＨ３
についても、ＶST，ＶTRが零または零付近のタイミング
でオンする。例えばＶRSが零付近でサイリスタＴＨ１が
オンすると、コンデンサＣ１，Ｃ２を徐々に充電するこ
とができ、過大な突入電流を抑制することができる。さ
らに、コンデンサ電圧が飽和してからサイリスタＴＨ
２，ＴＨ３をオンすれば、図２の実施形態と同様な動作
に移行させることができる。
【００３５】図７は本発明にかかる整流回路の第６実施
形態、図８は第７実施形態である。これらの実施形態
は、それぞれ図３，図４の実施形態におけるダイオード
Ｄ１，Ｄ３，Ｄ５をサイリスタＴＨ１，ＴＨ２，ＴＨ３
に置き換えたものである。なお、図７，図８において、
１０６，１０７，２０６，２０７，３０６，３０７は双
方向スイッチ回路である。これらの第６，第７実施形態
においても、電源電圧の位相によってコンデンサに突入
電流が流れるのを防止することができる。なお、図６〜
図８の実施形態は、請求項５の発明の実施形態に相当す
る。
形態、図８は第７実施形態である。これらの実施形態
は、それぞれ図３，図４の実施形態におけるダイオード
Ｄ１，Ｄ３，Ｄ５をサイリスタＴＨ１，ＴＨ２，ＴＨ３
に置き換えたものである。なお、図７，図８において、
１０６，１０７，２０６，２０７，３０６，３０７は双
方向スイッチ回路である。これらの第６，第７実施形態
においても、電源電圧の位相によってコンデンサに突入
電流が流れるのを防止することができる。なお、図６〜
図８の実施形態は、請求項５の発明の実施形態に相当す
る。
【００３６】図１０は、本発明にかかる制御方法の第１
実施形態を示すもので、請求項８に記載した発明の実施
形態に相当する。この制御回路は図１〜図４及び図６〜
図８の整流回路の制御に適用可能である。この制御回路
において、例えば図１の整流回路に対しては、コンデン
サＣ１の電圧を制御するように双方向スイッチ回路１０
１，２０１，３０１の上側のスイッチング素子Ｓ１，Ｓ
３，Ｓ５のオンオフのパルス幅を変化させ、コンデンサ
Ｃ２の電圧を制御するように下側のスイッチング素子Ｓ
２，Ｓ４，Ｓ６のオンオフのパルス幅を変化させること
で、コンデンサＣ１とＣ２の電圧を個別に制御する。こ
れによりコンデンサ電圧をバランスさせ、コンデンサや
半導体素子に耐圧以上の電圧が印加されるのを防止する
ことができる。
実施形態を示すもので、請求項８に記載した発明の実施
形態に相当する。この制御回路は図１〜図４及び図６〜
図８の整流回路の制御に適用可能である。この制御回路
において、例えば図１の整流回路に対しては、コンデン
サＣ１の電圧を制御するように双方向スイッチ回路１０
１，２０１，３０１の上側のスイッチング素子Ｓ１，Ｓ
３，Ｓ５のオンオフのパルス幅を変化させ、コンデンサ
Ｃ２の電圧を制御するように下側のスイッチング素子Ｓ
２，Ｓ４，Ｓ６のオンオフのパルス幅を変化させること
で、コンデンサＣ１とＣ２の電圧を個別に制御する。こ
れによりコンデンサ電圧をバランスさせ、コンデンサや
半導体素子に耐圧以上の電圧が印加されるのを防止する
ことができる。
【００３７】図１０において、４３０は制御回路、４０
１は正弦波指令手段、４０２は位相検出手段、４０３〜
４０６，４１７〜４２０はＰＩ調節手段、４０７〜４０
９，４２１〜４２３は比較手段、４１０〜４１５は論理
積演算手段、４１６はゲート駆動手段を示す。
１は正弦波指令手段、４０２は位相検出手段、４０３〜
４０６，４１７〜４２０はＰＩ調節手段、４０７〜４０
９，４２１〜４２３は比較手段、４１０〜４１５は論理
積演算手段、４１６はゲート駆動手段を示す。
【００３８】この制御回路の動作を説明すると、各相入
力電圧と位相が同期した正弦波指令ＶＲ，ＶＳ，ＶＴを
正弦波指令手段４０１により作成し、入力電圧の極性と
同期した信号ＲＰ，ＲＮ，ＳＰ，ＳＮ，ＴＰ，ＴＮを位
相検出手段４０２により作成する。また、主回路から検
出した直流出力電圧ＶＣ１を指令値にマイナーフィード
バックし、ＰＩ調節手段４１７を介してＶＲ，ＶＳ，Ｖ
Ｔ正弦波指令と乗算する。更に、主回路から検出した直
流出力電圧ＶＣ２を指令値にマイナーフィードバック
し、ＰＩ調節手段４０３を介してＶＲ，ＶＳ，ＶＴ正弦
波指令と乗算する。
力電圧と位相が同期した正弦波指令ＶＲ，ＶＳ，ＶＴを
正弦波指令手段４０１により作成し、入力電圧の極性と
同期した信号ＲＰ，ＲＮ，ＳＰ，ＳＮ，ＴＰ，ＴＮを位
相検出手段４０２により作成する。また、主回路から検
出した直流出力電圧ＶＣ１を指令値にマイナーフィード
バックし、ＰＩ調節手段４１７を介してＶＲ，ＶＳ，Ｖ
Ｔ正弦波指令と乗算する。更に、主回路から検出した直
流出力電圧ＶＣ２を指令値にマイナーフィードバック
し、ＰＩ調節手段４０３を介してＶＲ，ＶＳ，ＶＴ正弦
波指令と乗算する。
【００３９】これらの乗算結果に対し、主回路から検出
した各相入力電流ＩＲ，ＩＳ，ＩＴをマイナーフィード
バックし、ＰＩ調節手段４０４〜４０６を介して比較手
段４０７〜４０９によりキャリア信号と比較することで
スイッチング素子Ｓ２，Ｓ４，Ｓ６に対するＰＷＭ信号
を得るとともに、ＰＩ調節手段４１８〜４２０を介して
比較手段４２１〜４２３によりキャリア信号と比較する
ことでスイッチング素子Ｓ１，Ｓ３，Ｓ５に対するＰＷ
Ｍ信号を得る。さらに、入力電圧に同期した前記信号Ｒ
Ｐ，ＲＮ，ＳＰ，ＳＮ，ＴＰ，ＴＮとＰＷＭ信号との論
理積を演算手段４１０〜４１５により求め、ゲート駆動
手段４１６を介して各スイッチング素子Ｓ１〜Ｓ６に対
する制御信号を作成する。
した各相入力電流ＩＲ，ＩＳ，ＩＴをマイナーフィード
バックし、ＰＩ調節手段４０４〜４０６を介して比較手
段４０７〜４０９によりキャリア信号と比較することで
スイッチング素子Ｓ２，Ｓ４，Ｓ６に対するＰＷＭ信号
を得るとともに、ＰＩ調節手段４１８〜４２０を介して
比較手段４２１〜４２３によりキャリア信号と比較する
ことでスイッチング素子Ｓ１，Ｓ３，Ｓ５に対するＰＷ
Ｍ信号を得る。さらに、入力電圧に同期した前記信号Ｒ
Ｐ，ＲＮ，ＳＰ，ＳＮ，ＴＰ，ＴＮとＰＷＭ信号との論
理積を演算手段４１０〜４１５により求め、ゲート駆動
手段４１６を介して各スイッチング素子Ｓ１〜Ｓ６に対
する制御信号を作成する。
【００４０】例えば、コンデンサＣ１の電圧が低下する
とスイッチング素子Ｓ３のパルス幅が広くなり、Ｃ１の
電圧が上昇するとＳ３のパルス幅が狭くなるように制御
回路４３０が動作する。これにより、Ｒ→Ｌ１→Ｓ１の
寄生ダイオード→Ｄ７→Ｃ１→Ｄ３→Ｓ３→Ｌ２→Ｓ→
Ｒの経路で流れるコンデンサＣ１の充電電流が変化し、
コンデンサＣ１の電圧が一定に維持される。また、コン
デンサＣ２の電圧が低下するとスイッチング素子Ｓ２の
パルス幅が広くなり、Ｃ２の電圧が上昇するとＳ２のパ
ルス幅が狭くなるように制御回路４３０が動作する。こ
れにより、Ｒ→Ｌ１→Ｓ２→Ｄ２→Ｃ２→Ｄ１０→Ｓ４
の寄生ダイオード→Ｌ２→Ｓ→Ｒの経路で流れるコンデ
ンサＣ２の充電電流が変化し、コンデンサＣ２の電圧が
一定に維持される。このような動作により、コンデンサ
Ｃ１，Ｃ２の電圧をそれぞれ独立して制御することが可
能である。
とスイッチング素子Ｓ３のパルス幅が広くなり、Ｃ１の
電圧が上昇するとＳ３のパルス幅が狭くなるように制御
回路４３０が動作する。これにより、Ｒ→Ｌ１→Ｓ１の
寄生ダイオード→Ｄ７→Ｃ１→Ｄ３→Ｓ３→Ｌ２→Ｓ→
Ｒの経路で流れるコンデンサＣ１の充電電流が変化し、
コンデンサＣ１の電圧が一定に維持される。また、コン
デンサＣ２の電圧が低下するとスイッチング素子Ｓ２の
パルス幅が広くなり、Ｃ２の電圧が上昇するとＳ２のパ
ルス幅が狭くなるように制御回路４３０が動作する。こ
れにより、Ｒ→Ｌ１→Ｓ２→Ｄ２→Ｃ２→Ｄ１０→Ｓ４
の寄生ダイオード→Ｌ２→Ｓ→Ｒの経路で流れるコンデ
ンサＣ２の充電電流が変化し、コンデンサＣ２の電圧が
一定に維持される。このような動作により、コンデンサ
Ｃ１，Ｃ２の電圧をそれぞれ独立して制御することが可
能である。
【００４１】また、本実施形態においても、入力電流の
マイナーフィードバック制御によって入力電流は入力電
圧と同期した正弦波状の波形に制御され、出力電圧もマ
イナーフィードバック制御によって一定の直流電圧に制
御することができる。これにより、入力電流を高力率に
制御しながら交流電圧を直流電圧に変換することができ
る。
マイナーフィードバック制御によって入力電流は入力電
圧と同期した正弦波状の波形に制御され、出力電圧もマ
イナーフィードバック制御によって一定の直流電圧に制
御することができる。これにより、入力電流を高力率に
制御しながら交流電圧を直流電圧に変換することができ
る。
【００４２】図１１は、本発明にかかる整流回路の第８
実施形態を示しており、請求項６の発明の実施形態に相
当する。 なお、この図１１から後述する図１３までの
実施形態では、スイッチング素子としてＩＧＢＴを使用
した例を示しているが、ＭＯＳＦＥＴを使用することも
可能である。図１１において、ダイオードＤ１，Ｄ２の
直列回路と、Ｄ３，Ｄ４の直列回路と、Ｄ５，Ｄ６の直
列回路と、コンデンサＣ１，Ｃ２の直列回路とが並列に
接続されている。また、スイッチング素子Ｓ１，Ｓ２の
直列回路と、Ｓ３，Ｓ４の直列回路と、Ｓ５，Ｓ６の直
列回路と、Ｓ７，Ｓ８の直列回路とが並列に接続され、
これらの書くスイッチング素子Ｓ１〜Ｓ８にはそれぞれ
ダイオードＤ７〜Ｄ１４が逆並列接続されている。
実施形態を示しており、請求項６の発明の実施形態に相
当する。 なお、この図１１から後述する図１３までの
実施形態では、スイッチング素子としてＩＧＢＴを使用
した例を示しているが、ＭＯＳＦＥＴを使用することも
可能である。図１１において、ダイオードＤ１，Ｄ２の
直列回路と、Ｄ３，Ｄ４の直列回路と、Ｄ５，Ｄ６の直
列回路と、コンデンサＣ１，Ｃ２の直列回路とが並列に
接続されている。また、スイッチング素子Ｓ１，Ｓ２の
直列回路と、Ｓ３，Ｓ４の直列回路と、Ｓ５，Ｓ６の直
列回路と、Ｓ７，Ｓ８の直列回路とが並列に接続され、
これらの書くスイッチング素子Ｓ１〜Ｓ８にはそれぞれ
ダイオードＤ７〜Ｄ１４が逆並列接続されている。
【００４３】ダイオードＤ１，Ｄ２同士の接続点はリア
クトルＬ１の一端とスイッチング素子Ｓ１，Ｓ２同士の
接続点に接続され、ダイオードＤ３，Ｄ４同士の接続点
はリアクトルＬ２の一端とスイッチング素子Ｓ３，Ｓ４
同士の接続点に接続され、ダイオードＤ５，Ｄ６同士の
接続点はリアクトルＬ３の一端とスイッチング素子Ｓ
５，Ｓ６同士の接続点に接続される。また、スイッチン
グ素子Ｓ７，Ｓ８同士の接続点はコンデンサＣ１，Ｃ２
同士の接続点に接続されている。
クトルＬ１の一端とスイッチング素子Ｓ１，Ｓ２同士の
接続点に接続され、ダイオードＤ３，Ｄ４同士の接続点
はリアクトルＬ２の一端とスイッチング素子Ｓ３，Ｓ４
同士の接続点に接続され、ダイオードＤ５，Ｄ６同士の
接続点はリアクトルＬ３の一端とスイッチング素子Ｓ
５，Ｓ６同士の接続点に接続される。また、スイッチン
グ素子Ｓ７，Ｓ８同士の接続点はコンデンサＣ１，Ｃ２
同士の接続点に接続されている。
【００４４】次に、この実施形態の動作を説明する。例
えばスイッチング素子Ｓ１がオンすると、Ｒ→Ｌ１→Ｓ
２→Ｄ１０，Ｄ１２→Ｌ２，Ｌ３→Ｓ，Ｔ→Ｒの経路で
電流が流れ、リアクトルＬ１，Ｌ２，Ｌ３にエネルギー
が蓄積される。ここでスイッチング素子Ｓ２をオフする
と、Ｒ→Ｌ１→Ｄ１→Ｃ１→Ｃ２→Ｄ４，Ｄ６→Ｌ２，
Ｌ３→Ｓ，Ｔ→Ｒの経路で電流が流れ、コンデンサＣ
１，Ｃ２が充電される。また、このときＳ７がオンして
いると、Ｒ→Ｌ１→Ｄ７→Ｓ７→Ｃ２→Ｄ４，Ｄ６→Ｌ
２，Ｌ３→Ｓ，Ｔ→Ｒの経路で電流が流れ、コンデンサ
Ｃ２が充電される。一方、Ｓ８がオンしていると、Ｒ→
Ｌ１→Ｄ１→Ｃ１→Ｓ８→Ｄ１０，Ｄ１２→Ｌ２，Ｌ３
→Ｓ，Ｔ→Ｒの経路で電流が流れ、コンデンサＣ１が充
電される。
えばスイッチング素子Ｓ１がオンすると、Ｒ→Ｌ１→Ｓ
２→Ｄ１０，Ｄ１２→Ｌ２，Ｌ３→Ｓ，Ｔ→Ｒの経路で
電流が流れ、リアクトルＬ１，Ｌ２，Ｌ３にエネルギー
が蓄積される。ここでスイッチング素子Ｓ２をオフする
と、Ｒ→Ｌ１→Ｄ１→Ｃ１→Ｃ２→Ｄ４，Ｄ６→Ｌ２，
Ｌ３→Ｓ，Ｔ→Ｒの経路で電流が流れ、コンデンサＣ
１，Ｃ２が充電される。また、このときＳ７がオンして
いると、Ｒ→Ｌ１→Ｄ７→Ｓ７→Ｃ２→Ｄ４，Ｄ６→Ｌ
２，Ｌ３→Ｓ，Ｔ→Ｒの経路で電流が流れ、コンデンサ
Ｃ２が充電される。一方、Ｓ８がオンしていると、Ｒ→
Ｌ１→Ｄ１→Ｃ１→Ｓ８→Ｄ１０，Ｄ１２→Ｌ２，Ｌ３
→Ｓ，Ｔ→Ｒの経路で電流が流れ、コンデンサＣ１が充
電される。
【００４５】このようなスイッチングを繰り返すことに
より、入力電流を高力率に制御しながら交流電圧を直流
電圧に変換することができる。また、スイッチング素子
Ｓ７，Ｓ８のオンオフのパルス幅を調整すれば、コンデ
ンサＣ１，Ｃ２の電圧を個別に制御してこれらをバラン
スさせることができ、半導体素子やコンデンサの電圧が
それらの耐圧以上になるのを防止することができる。更
に、電流が通過する半導体素子（スイッチング素子及び
ダイオード）の数は、リアクトルへのエネルギー蓄積時
に２つ、コンデンサＣ１，Ｃ２を同時に充電する場合に
２つ、一方のコンデンサを充電する場合に３つとなり、
従来技術に比べてエネルギー損失を少なくし、高効率化
や冷却部品の小型軽量化、低コスト化を図ることができ
る。
より、入力電流を高力率に制御しながら交流電圧を直流
電圧に変換することができる。また、スイッチング素子
Ｓ７，Ｓ８のオンオフのパルス幅を調整すれば、コンデ
ンサＣ１，Ｃ２の電圧を個別に制御してこれらをバラン
スさせることができ、半導体素子やコンデンサの電圧が
それらの耐圧以上になるのを防止することができる。更
に、電流が通過する半導体素子（スイッチング素子及び
ダイオード）の数は、リアクトルへのエネルギー蓄積時
に２つ、コンデンサＣ１，Ｃ２を同時に充電する場合に
２つ、一方のコンデンサを充電する場合に３つとなり、
従来技術に比べてエネルギー損失を少なくし、高効率化
や冷却部品の小型軽量化、低コスト化を図ることができ
る。
【００４６】図１２は本発明にかかる制御方法の第２実
施形態を示す回路図であり、請求項８に記載した発明の
実施形態に相当する。この制御回路は、図１１及び後述
の図１３の整流回路に適用可能である。図１２におい
て、４４０は制御回路、４４１は正弦波指令手段、４４
２，４４３はＰＩ調節手段、４４４〜４４８は比較手
段、４４９はゲート駆動手段を示す。
施形態を示す回路図であり、請求項８に記載した発明の
実施形態に相当する。この制御回路は、図１１及び後述
の図１３の整流回路に適用可能である。図１２におい
て、４４０は制御回路、４４１は正弦波指令手段、４４
２，４４３はＰＩ調節手段、４４４〜４４８は比較手
段、４４９はゲート駆動手段を示す。
【００４７】その動作を説明すると、主回路から検出し
たコンデンサＣ１，Ｃ２の電圧ＶＣ１，ＶＣ２を各指令
値にマイナーフィードバックし、これらの偏差をＰＩ調
節手段４４２を介して加算するとともに、その加算結果
を正弦波指令ＶＲ，ＶＳ，ＶＴに乗算して正弦波指令を
振幅変調する。また、ＰＩ調節手段４４２ の出力信号
を比較手段４４７，４４８によりキャリア信号と比較し
てＰＷＭ信号を得、ゲート駆動手段４４９を介してスイ
ッチング素子Ｓ７，Ｓ８に対する制御信号を作成する。
たコンデンサＣ１，Ｃ２の電圧ＶＣ１，ＶＣ２を各指令
値にマイナーフィードバックし、これらの偏差をＰＩ調
節手段４４２を介して加算するとともに、その加算結果
を正弦波指令ＶＲ，ＶＳ，ＶＴに乗算して正弦波指令を
振幅変調する。また、ＰＩ調節手段４４２ の出力信号
を比較手段４４７，４４８によりキャリア信号と比較し
てＰＷＭ信号を得、ゲート駆動手段４４９を介してスイ
ッチング素子Ｓ７，Ｓ８に対する制御信号を作成する。
【００４８】更に、主回路から検出した各相の入力電流
を振幅変調後の正弦波指令にマイナーフィードバック
し、それらの偏差をＰＩ調節手段４４３に入力して比較
手段４４４〜４４６にてキャリア信号と比較することに
よりＰＷＭ信号を得、ゲート駆動手段４４９を介してス
イッチング素子Ｓ１〜Ｓ６に対する制御信号を作成す
る。このように、入力電流のマイナーフィードバック制
御によって入力電流は入力電圧と同期した正弦波状の波
形に制御される。また、端子Ｐ，Ｎ間の出力電圧につい
ても、マイナーフィードバック制御によって一定の直流
電圧に制御することができ、コンデンサＣ１，Ｃ２の電
圧も個別に制御することができる。例えば、コンデンサ
Ｃ１の電圧はスイッチング素子Ｓ８のオンオフのパルス
幅を、コンデンサＣ２の電圧はスイッチング素子Ｓ７の
オンオフのパルス幅を制御することにより、それぞれの
充電電流を制御してコンデンサ電圧を所定値にすること
ができる。
を振幅変調後の正弦波指令にマイナーフィードバック
し、それらの偏差をＰＩ調節手段４４３に入力して比較
手段４４４〜４４６にてキャリア信号と比較することに
よりＰＷＭ信号を得、ゲート駆動手段４４９を介してス
イッチング素子Ｓ１〜Ｓ６に対する制御信号を作成す
る。このように、入力電流のマイナーフィードバック制
御によって入力電流は入力電圧と同期した正弦波状の波
形に制御される。また、端子Ｐ，Ｎ間の出力電圧につい
ても、マイナーフィードバック制御によって一定の直流
電圧に制御することができ、コンデンサＣ１，Ｃ２の電
圧も個別に制御することができる。例えば、コンデンサ
Ｃ１の電圧はスイッチング素子Ｓ８のオンオフのパルス
幅を、コンデンサＣ２の電圧はスイッチング素子Ｓ７の
オンオフのパルス幅を制御することにより、それぞれの
充電電流を制御してコンデンサ電圧を所定値にすること
ができる。
【００４９】図１３は、本発明にかかる整流回路の第９
実施形態を示しており、請求項７の発明の実施形態に相
当する。この実施形態の構成を図１１と比較して説明す
ると、図１１におけるダイオードＤ１〜Ｄ６が除去され
ているとともに、スイッチング素子Ｓ１，Ｓ２の直列回
路とＳ３，Ｓ４の直列回路とＳ５，Ｓ６の直列回路とＳ
７，Ｓ８の直列回路との並列接続回路を、ダイオードＤ
１，Ｄ２を介してそれぞれ直流出力端子Ｐ，Ｎに接続し
た構成となっている。
実施形態を示しており、請求項７の発明の実施形態に相
当する。この実施形態の構成を図１１と比較して説明す
ると、図１１におけるダイオードＤ１〜Ｄ６が除去され
ているとともに、スイッチング素子Ｓ１，Ｓ２の直列回
路とＳ３，Ｓ４の直列回路とＳ５，Ｓ６の直列回路とＳ
７，Ｓ８の直列回路との並列接続回路を、ダイオードＤ
１，Ｄ２を介してそれぞれ直流出力端子Ｐ，Ｎに接続し
た構成となっている。
【００５０】この実施形態の動作を説明すると、例えば
スイッチング素子Ｓ２がオンすると、Ｒ→Ｌ１→Ｓ２→
Ｄ１０，Ｄ１２→Ｌ２，Ｌ３→Ｓ，Ｔ→Ｒの経路で電流
が流れ、リアクトルＬ１，Ｌ２，Ｌ３にエネルギーが蓄
積される。ここでスイッチング素子Ｓ２をオフすると、
Ｒ→Ｌ１→Ｄ７→Ｄ１→Ｃ１→Ｃ２→Ｄ２→Ｄ１０，Ｄ
１２→Ｌ２，Ｌ３→Ｓ，Ｔ→Ｒの経路で電流が流れ、コ
ンデンサＣ１，Ｃ２が充電される。また、このときＳ７
がオンしていると、Ｒ→Ｌ１→Ｄ７→Ｓ７→Ｃ２→Ｄ２
→Ｄ４，Ｄ６→Ｌ２，Ｌ３→Ｓ，Ｔ→Ｒの経路で電流が
流れ、コンデンサＣ２が充電される。一方、Ｓ８がオン
していると、Ｒ→Ｌ１→Ｄ７→Ｄ１→Ｃ１→Ｓ８→Ｄ１
０，Ｄ１２→Ｌ２，Ｌ３→Ｓ，Ｔ→Ｒの経路で電流が流
れ、コンデンサＣ１が充電される。
スイッチング素子Ｓ２がオンすると、Ｒ→Ｌ１→Ｓ２→
Ｄ１０，Ｄ１２→Ｌ２，Ｌ３→Ｓ，Ｔ→Ｒの経路で電流
が流れ、リアクトルＬ１，Ｌ２，Ｌ３にエネルギーが蓄
積される。ここでスイッチング素子Ｓ２をオフすると、
Ｒ→Ｌ１→Ｄ７→Ｄ１→Ｃ１→Ｃ２→Ｄ２→Ｄ１０，Ｄ
１２→Ｌ２，Ｌ３→Ｓ，Ｔ→Ｒの経路で電流が流れ、コ
ンデンサＣ１，Ｃ２が充電される。また、このときＳ７
がオンしていると、Ｒ→Ｌ１→Ｄ７→Ｓ７→Ｃ２→Ｄ２
→Ｄ４，Ｄ６→Ｌ２，Ｌ３→Ｓ，Ｔ→Ｒの経路で電流が
流れ、コンデンサＣ２が充電される。一方、Ｓ８がオン
していると、Ｒ→Ｌ１→Ｄ７→Ｄ１→Ｃ１→Ｓ８→Ｄ１
０，Ｄ１２→Ｌ２，Ｌ３→Ｓ，Ｔ→Ｒの経路で電流が流
れ、コンデンサＣ１が充電される。
【００５１】このようなスイッチングを繰り返すことに
より、入力電流を高力率に制御しながら交流電圧を直流
電圧に変換することができる。また、スイッチング素子
Ｓ７，Ｓ８のオンオフのパルス幅を調整すれば、コンデ
ンサＣ１，Ｃ２の電圧を個別に制御してこれらをバラン
スさせることができ、半導体素子やコンデンサの電圧が
それらの耐圧以上になるのを防止することができる。こ
の実施形態では、図１１と比べて電流が通過する半導体
素子（スイッチング素子及びダイオード）の数は増える
が、回路全体としてダイオードの数を４つ減らすことが
でき、部品点数の削減や回路の小型軽量化が可能であ
る。
より、入力電流を高力率に制御しながら交流電圧を直流
電圧に変換することができる。また、スイッチング素子
Ｓ７，Ｓ８のオンオフのパルス幅を調整すれば、コンデ
ンサＣ１，Ｃ２の電圧を個別に制御してこれらをバラン
スさせることができ、半導体素子やコンデンサの電圧が
それらの耐圧以上になるのを防止することができる。こ
の実施形態では、図１１と比べて電流が通過する半導体
素子（スイッチング素子及びダイオード）の数は増える
が、回路全体としてダイオードの数を４つ減らすことが
でき、部品点数の削減や回路の小型軽量化が可能であ
る。
【００５２】なお、上記各実施形態ではもっぱら３相交
流電圧を直流電圧に変換する場合について説明したが、
本発明は一般にＮ相（Ｎは２以上の自然数）の交流電圧
を直流電圧に変換する整流回路に適用可能である。
流電圧を直流電圧に変換する場合について説明したが、
本発明は一般にＮ相（Ｎは２以上の自然数）の交流電圧
を直流電圧に変換する整流回路に適用可能である。
【００５３】
【発明の効果】以上のように本発明の整流回路によれ
ば、リアクトルへのエネルギー蓄積時やコンデンサの充
電時に電流が通過する半導体素子の数を従来よりも減少
させることができ、エネルギー損失を低減させるととも
に、半導体素子の部品点数を少なくし、冷却装置を含め
た装置全体の小型軽量化及び低価格化を図ることができ
る。更に、本発明の制御方法によれば、出力側のコンデ
ンサの電圧を個別に制御することができ、半導体素子や
コンデンサを過電圧から保護することができる。
ば、リアクトルへのエネルギー蓄積時やコンデンサの充
電時に電流が通過する半導体素子の数を従来よりも減少
させることができ、エネルギー損失を低減させるととも
に、半導体素子の部品点数を少なくし、冷却装置を含め
た装置全体の小型軽量化及び低価格化を図ることができ
る。更に、本発明の制御方法によれば、出力側のコンデ
ンサの電圧を個別に制御することができ、半導体素子や
コンデンサを過電圧から保護することができる。
【図１】本発明にかかる整流回路の第１実施形態を示す
回路図である。
回路図である。
【図２】本発明にかかる整流回路の第２実施形態を示す
回路図である。
回路図である。
【図３】本発明にかかる整流回路の第３実施形態を示す
回路図である。
回路図である。
【図４】本発明にかかる整流回路の第４実施形態を示す
回路図である。
回路図である。
【図５】本発明にかかる整流回路を制御する制御回路の
構成図である。
構成図である。
【図６】本発明にかかる整流回路の第５実施形態を示す
回路図である。
回路図である。
【図７】本発明にかかる整流回路の第６実施形態を示す
回路図である。
回路図である。
【図８】本発明にかかる整流回路の第７実施形態を示す
回路図である。
回路図である。
【図９】本発明にかかる整流回路の第５〜第７実施形態
の動作説明図である。
の動作説明図である。
【図１０】本発明にかかる制御方法の第１実施形態を示
す回路図である。
す回路図である。
【図１１】本発明にかかる整流回路の第８実施形態を示
す回路図である。
す回路図である。
【図１２】本発明にかかる制御方法の第２実施形態を示
す回路図である。
す回路図である。
【図１３】本発明にかかる整流回路の第９実施形態を示
す回路図である。
す回路図である。
【図１４】従来技術を示す回路図である。
１０１〜１０７，２０１〜２０７，３０１〜３０７ 双
方向スイッチ回路 ４００，４３０，４４０ 制御回路 ４０１，４４１ 正弦波指令手段 ４０２ 位相検出手段 ４０３〜４０６，４１７〜４２０，４４２，４４３ Ｐ
Ｉ調節手段 ４０７〜４０９，４２１〜４２３，４４４〜４４８ 比
較手段 ４１０〜４１５ 論理積手段 ４１６，４４９ ゲート駆動手段 Ｒ，Ｓ，Ｔ 交流入力端子 Ｐ，Ｎ 直流出力端子 Ｓ１〜Ｓ８ スイッチング素子 Ｄ１〜Ｄ１４ ダイオード Ｌ１〜Ｌ３ リアクトル Ｃ１，Ｃ２ コンデンサ ＴＨ１〜ＴＨ３ サイリスタ
方向スイッチ回路 ４００，４３０，４４０ 制御回路 ４０１，４４１ 正弦波指令手段 ４０２ 位相検出手段 ４０３〜４０６，４１７〜４２０，４４２，４４３ Ｐ
Ｉ調節手段 ４０７〜４０９，４２１〜４２３，４４４〜４４８ 比
較手段 ４１０〜４１５ 論理積手段 ４１６，４４９ ゲート駆動手段 Ｒ，Ｓ，Ｔ 交流入力端子 Ｐ，Ｎ 直流出力端子 Ｓ１〜Ｓ８ スイッチング素子 Ｄ１〜Ｄ１４ ダイオード Ｌ１〜Ｌ３ リアクトル Ｃ１，Ｃ２ コンデンサ ＴＨ１〜ＴＨ３ サイリスタ
Claims (8)
- 【請求項１】 Ｎ相（Ｎは２以上の自然数）の交流電圧
を直流電圧に変換する整流回路において、 通流方向を一致させた二つのスイッチング素子の直列回
路と、通流方向を一致させた二つのダイオードの直列回
路とを並列接続して一相分の双方向スイッチ回路を構成
し、 この双方向スイッチ回路をＮ個設けて、各双方向スイッ
チ回路におけるスイッチング素子同士の接続点をそれぞ
れリアクトルを介して各相の交流入力端子に接続し、 各双方向スイッチ回路におけるダイオードの直列回路の
カソード側をそれぞれダイオードを介して正極の直流出
力端子に一括して接続し、各双方向スイッチ回路におけ
るダイオードの直列回路のアノード側をそれぞれダイオ
ードを介して負極の直流出力端子に一括して接続し、 正極及び負極の直流出力端子間に二つのコンデンサを直
列に接続し、 各双方向スイッチ回路におけるダイオード同士の接続点
を前記二つのコンデンサ同士の接続点に一括して接続し
たことを特徴とする整流回路。 - 【請求項２】 Ｎ相（Ｎは２以上の自然数）の交流電圧
を直流電圧に変換する整流回路において、 通流方向が異なるダイオードとスイッチング素子との直
列回路を二つ形成し、これら第１，第２の直列回路を、
ダイオードのカソード同士が接続されるように並列接続
して一相分の双方向スイッチ回路を構成し、 この双方向スイッチ回路をＮ個設けて、各双方向スイッ
チ回路における第１の直列回路の内部接続点をそれぞれ
リアクトルを介して各相の交流入力端子に接続し、 各双方向スイッチ回路におけるダイオードのカソード側
をそれぞれダイオードを介して正極の直流出力端子に一
括して接続し、各双方向スイッチ回路におけるスイッチ
ング素子同士の接続点側をそれぞれダイオードを介して
負極の直流出力端子に一括して接続し、 正極及び負極の直流出力端子間に二つのコンデンサを直
列に接続し、 各双方向スイッチ回路における第２の直列回路の内部接
続点を前記二つのコンデンサ同士の接続点に一括して接
続したことを特徴とする整流回路。 - 【請求項３】 Ｎ相（Ｎは２以上の自然数）の交流電圧
を直流電圧に変換する整流回路において、 通流方向が異なるスイッチング素子とダイオードとの直
列回路を二つ形成し、これら第１，第２の直列回路を、
ダイオードのアノード同士が接続されるように並列接続
して一相分の双方向スイッチ回路を構成し、 この双方向スイッチ回路をＮ個設けて、各双方向スイッ
チ回路における第１の直列回路の内部接続点をそれぞれ
リアクトルを介して各相の交流入力端子に接続し、 各双方向スイッチ回路におけるスイッチング素子同士の
接続点側をそれぞれダイオードを介して正極の直流出力
端子に一括して接続し、各双方向スイッチ回路における
ダイオードのアノード側をそれぞれダイオードを介して
負極の直流出力端子に一括して接続し、 正極及び負極の直流出力端子間に二つのコンデンサを直
列に接続し、 各双方向スイッチ回路における第２の直列回路の内部接
続点を前記二つのコンデンサ同士の接続点に一括して接
続したことを特徴とする整流回路。 - 【請求項４】 Ｎ相（Ｎは２以上の自然数）の交流電圧
を直流電圧に変換する整流回路において、 通流方向を一致させた二つのダイオードの直列回路と、
通流方向を一致させた二つのスイッチング素子の直列回
路とを並列接続して一相分の双方向スイッチ回路を構成
し、 この双方向スイッチ回路をＮ個設けて、各双方向スイッ
チ回路におけるダイオード同士の接続点をそれぞれリア
クトルを介して各相の交流入力端子に接続し、 各双方向スイッチ回路におけるダイオードの直列回路の
カソード側をそれぞれダイオードを介して正極の直流出
力端子に一括して接続し、各双方向スイッチ回路におけ
るダイオードの直列回路のアノード側をそれぞれダイオ
ードを介して負極の直流出力端子に一括して接続し、 正極及び負極の直流出力端子間に二つのコンデンサを直
列に接続し、 各双方向スイッチ回路におけるスイッチング素子同士の
接続点を前記二つのコンデンサ同士の接続点に一括して
接続したことを特徴とする整流回路。 - 【請求項５】 請求項２〜４のいずれか１項に記載した
整流回路において、 各双方向スイッチ回路を構成する二つのダイオードのう
ちいずれかのダイオードをサイリスタに置き換え、各相
間電圧が小さい時にサイリスタをオンさせて電源投入時
のコンデンサへの突入電流を抑制することを特徴とした
整流回路。 - 【請求項６】 Ｎ相（Ｎは２以上の自然数）の交流電圧
を直流電圧に変換する整流回路において、 二つのスイッチング素子の直列回路をＮ＋１個形成して
これら第１〜第Ｎ＋１のスイッチング素子直列回路を並
列接続するとともに、各スイッチング素子にそれぞれダ
イオードを逆並列接続し、 二つのダイオードの直列回路をＮ個形成して、第１〜第
Ｎのダイオード直列回路をダイオードのカソード同士、
アノード同士がそれぞれ一括接続されるように並列接続
し、前記カソード同士をダイオードを介して正極の直流
出力端子に接続するとともに前記アノード同士をダイオ
ードを介して負極の直流出力端子に接続し、 正極及び負極の直流出力端子間に二つのコンデンサを直
列に接続し、 第１〜第Ｎのダイオード直列回路におけるダイオード同
士の接続点と、第１〜第Ｎのスイッチング素子直列回路
におけるスイッチング素子同士の接続点とをそれぞれ接
続し、第１〜第Ｎのダイオード直列回路におけるダイオ
ード同士の接続点をそれぞれリアクトルを介して各相の
交流入力端子に接続し、 第Ｎ＋１のスイッチング素子直列回路におけるスイッチ
ング素子同士の接続点を前記二つのコンデンサ同士の接
続点に接続したことを特徴とする整流回路。 - 【請求項７】 Ｎ相（Ｎは２以上の自然数）の交流電圧
を直流電圧に変換する整流回路において、 二つのスイッチング素子の直列回路をＮ＋１個形成して
これら第１〜第Ｎ＋１のスイッチング素子直列回路を並
列接続するとともに、各スイッチング素子にそれぞれダ
イオードを逆並列接続し、 第１〜第Ｎ＋１のスイッチング素子直列回路の並列接続
回路におけるダイオードのカソード側をダイオードを介
して正極の直流出力端子に接続するとともに、第１〜第
Ｎ＋１のスイッチング素子直列回路の並列接続回路にお
けるダイオードのアノード側をダイオードを介して負極
の直流出力端子に接続し、 正極及び負極の直流出力端子間に二つのコンデンサを直
列に接続し、 第１〜第Ｎのスイッチング素子直列回路におけるスイッ
チング素子同士の接続点をそれぞれリアクトルを介して
各相の交流入力端子に接続し、 第Ｎ＋１のスイッチング素子直列回路におけるスイッチ
ング素子同士の接続点を前記二つのコンデンサ同士の接
続点に接続したことを特徴とする整流回路。 - 【請求項８】 請求項１〜７のいずれか１項に記載した
整流回路を対象として、 直流出力端子間に接続された二つのコンデンサの両方の
電圧検出値を各々の指令値に対してフィードバックし、
前記電圧検出値と指令値との偏差に基づいて前記二つの
コンデンサの充電経路に各々存在するスイッチング素子
を独立して制御することにより、二つのコンデンサの電
圧を個別に制御することを特徴とする整流回路の制御方
法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000332544A JP4051875B2 (ja) | 2000-10-31 | 2000-10-31 | 整流回路及びその制御方法 |
| US09/983,027 US6437998B1 (en) | 2000-10-31 | 2001-10-22 | Rectifying circuit and control method therefor |
| DE10153738A DE10153738B4 (de) | 2000-10-31 | 2001-10-31 | Gleichrichterschaltung und Verfahren zu deren Steuerung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000332544A JP4051875B2 (ja) | 2000-10-31 | 2000-10-31 | 整流回路及びその制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002142458A true JP2002142458A (ja) | 2002-05-17 |
| JP4051875B2 JP4051875B2 (ja) | 2008-02-27 |
Family
ID=18808737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000332544A Expired - Lifetime JP4051875B2 (ja) | 2000-10-31 | 2000-10-31 | 整流回路及びその制御方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6437998B1 (ja) |
| JP (1) | JP4051875B2 (ja) |
| DE (1) | DE10153738B4 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007288968A (ja) * | 2006-04-19 | 2007-11-01 | Fuji Electric Holdings Co Ltd | 整流回路のコンデンサ充電装置 |
| JP2007329980A (ja) * | 2006-06-06 | 2007-12-20 | Fuji Electric Holdings Co Ltd | 整流回路の制御装置 |
| JP2009027925A (ja) * | 2002-07-30 | 2009-02-05 | Daikin Ind Ltd | 基板 |
| JP2009095083A (ja) * | 2007-10-04 | 2009-04-30 | Fuji Electric Systems Co Ltd | 電力変換装置 |
| WO2012124510A1 (ja) * | 2011-03-17 | 2012-09-20 | ナブテスコ株式会社 | スナバコンデンサの充電方法 |
| US8395918B2 (en) | 2008-03-14 | 2013-03-12 | Daikin Industries, Ltd. | Method of and apparatus for controlling three-level converter using command values |
| CN103762860A (zh) * | 2014-01-28 | 2014-04-30 | 华南理工大学 | N输入单相n+1开关组mmc整流器及其控制方法 |
| JP2015139337A (ja) * | 2014-01-24 | 2015-07-30 | 株式会社日本自動車部品総合研究所 | 電力変換装置 |
| JP2019530396A (ja) * | 2016-09-27 | 2019-10-17 | ルノー エス．ア．エス．Ｒｅｎａｕｌｔ Ｓ．Ａ．Ｓ． | 電気自動車またはハイブリッド車の車載充電デバイスの三相整流器を制御するための方法 |
| JP2020031507A (ja) * | 2018-08-24 | 2020-02-27 | 株式会社日立産機システム | 電力変換装置及び、これを用いたインバータ装置 |
| JP2021035223A (ja) * | 2019-08-27 | 2021-03-01 | パナソニックＩｐマネジメント株式会社 | 力率改善回路 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100654487B1 (ko) * | 2003-09-09 | 2006-12-05 | 마츠시타 덴끼 산교 가부시키가이샤 | 컨버터 회로, 모터 구동 장치, 압축기, 공기 조화기,냉장고, 전기 세탁기, 송풍기, 전기 청소기 및 히트펌프급탕기 |
| WO2005043742A2 (en) * | 2003-10-30 | 2005-05-12 | The Regents Of The University Of California | Universal three phase controllers for power converters |
| JP2008153748A (ja) * | 2006-12-14 | 2008-07-03 | Matsushita Electric Ind Co Ltd | 双方向スイッチ及び双方向スイッチの駆動方法 |
| CN101636897B (zh) * | 2007-02-22 | 2012-05-23 | 三菱电机株式会社 | 电力变换装置 |
| US9070562B2 (en) * | 2013-03-11 | 2015-06-30 | Semiconductor Components Industries, Llc | Circuit including a switching element, a rectifying element, and a charge storage element |
| DE102013212229A1 (de) * | 2013-06-26 | 2014-12-31 | Robert Bosch Gmbh | Spannungsumsetzer und Verfahren zum Betreiben eines Spannungsumsetzers |
| CN110855164B (zh) * | 2019-11-29 | 2021-04-06 | 深圳市科华恒盛科技有限公司 | 控制方法、***及终端设备 |
| CN114785163A (zh) * | 2021-12-17 | 2022-07-22 | 深圳市金牛鑫科技有限公司 | 一种高效率的电源变压器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4670828A (en) * | 1986-02-25 | 1987-06-02 | Sundstrand Corporation | Bi-directional switch for neutral point clamped PWM inverter |
| US6025999A (en) * | 1998-11-12 | 2000-02-15 | Lucent Technologies Inc. | Dual output power supply and method of operation thereof |
| DE10027575A1 (de) * | 1999-09-02 | 2001-04-05 | Abb Patent Gmbh | ARCP Mehrpunktstromrichter mit potentialvariablen Zwischenkapazitäten |
-
2000
- 2000-10-31 JP JP2000332544A patent/JP4051875B2/ja not_active Expired - Lifetime
-
2001
- 2001-10-22 US US09/983,027 patent/US6437998B1/en not_active Expired - Lifetime
- 2001-10-31 DE DE10153738A patent/DE10153738B4/de not_active Expired - Lifetime
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009027925A (ja) * | 2002-07-30 | 2009-02-05 | Daikin Ind Ltd | 基板 |
| JP2007288968A (ja) * | 2006-04-19 | 2007-11-01 | Fuji Electric Holdings Co Ltd | 整流回路のコンデンサ充電装置 |
| JP2007329980A (ja) * | 2006-06-06 | 2007-12-20 | Fuji Electric Holdings Co Ltd | 整流回路の制御装置 |
| JP2009095083A (ja) * | 2007-10-04 | 2009-04-30 | Fuji Electric Systems Co Ltd | 電力変換装置 |
| US8395918B2 (en) | 2008-03-14 | 2013-03-12 | Daikin Industries, Ltd. | Method of and apparatus for controlling three-level converter using command values |
| WO2012124510A1 (ja) * | 2011-03-17 | 2012-09-20 | ナブテスコ株式会社 | スナバコンデンサの充電方法 |
| JP2015139337A (ja) * | 2014-01-24 | 2015-07-30 | 株式会社日本自動車部品総合研究所 | 電力変換装置 |
| CN103762860A (zh) * | 2014-01-28 | 2014-04-30 | 华南理工大学 | N输入单相n+1开关组mmc整流器及其控制方法 |
| JP2019530396A (ja) * | 2016-09-27 | 2019-10-17 | ルノー エス．ア．エス．Ｒｅｎａｕｌｔ Ｓ．Ａ．Ｓ． | 電気自動車またはハイブリッド車の車載充電デバイスの三相整流器を制御するための方法 |
| JP6999651B2 (ja) | 2016-09-27 | 2022-01-18 | ルノー エス．ア．エス． | 電気自動車またはハイブリッド車の車載充電デバイスの三相整流器を制御するための方法 |
| JP2020031507A (ja) * | 2018-08-24 | 2020-02-27 | 株式会社日立産機システム | 電力変換装置及び、これを用いたインバータ装置 |
| JP2021035223A (ja) * | 2019-08-27 | 2021-03-01 | パナソニックＩｐマネジメント株式会社 | 力率改善回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6437998B1 (en) | 2002-08-20 |
| US20020064061A1 (en) | 2002-05-30 |
| DE10153738A1 (de) | 2002-05-02 |
| JP4051875B2 (ja) | 2008-02-27 |
| DE10153738B4 (de) | 2012-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Ahmed et al. | A new configuration of single-phase symmetrical PWM AC chopper voltage controller | |
| JP4051875B2 (ja) | 整流回路及びその制御方法 | |
| KR960010147B1 (ko) | 펄스폭 변조(pwm)콘버터의 제어방법 및 장치 | |
| US7577009B2 (en) | PWM cycloconverter and control method for PWM cycloconverter | |
| US20090040800A1 (en) | Three phase rectifier and rectification method | |
| JP4958715B2 (ja) | 電力変換装置 | |
| JP6062058B2 (ja) | 電力変換装置 | |
| WO2009075366A1 (ja) | ソフトスイッチング電力変換装置 | |
| US20080259663A1 (en) | Methods and apparatus for three-phase rectifier with lower voltage switches | |
| Minibock et al. | Novel concept for mains voltage proportional input current shaping of a VIENNA rectifier eliminating controller multipliers | |
| Pan et al. | Hybrid-modulation-based bidirectional electrolytic capacitor-less three-phase inverter for fuel cell vehicles: Analysis, design, and experimental results | |
| JP5768934B2 (ja) | 電力変換装置 | |
| US10608554B2 (en) | Power supply having four quadrant converter and techniques for operation | |
| JP3324645B2 (ja) | 交流−直流変換装置 | |
| JPWO2007069314A1 (ja) | 電力変換装置 | |
| JP5043585B2 (ja) | 電力変換装置 | |
| JP4893113B2 (ja) | 整流回路の制御装置 | |
| JPH0823779B2 (ja) | 電力制御装置 | |
| JPH1066333A (ja) | トランスレス型三相コンバータ装置 | |
| JP3269532B2 (ja) | Ａｃ−ｄｃコンバータ | |
| JPS63268470A (ja) | 電力変換器 | |
| JP2011229347A (ja) | 電力変換装置 | |
| JP2618931B2 (ja) | 電力変換装置 | |
| JP5400956B2 (ja) | 電力変換装置 | |
| JP2021058002A (ja) | 電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20060215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071018 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071113 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071126 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4051875 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131214 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |