JP2002141434A - 電気または電子部品およびその部品の製造方法 - Google Patents
電気または電子部品およびその部品の製造方法Info
- Publication number
- JP2002141434A JP2002141434A JP2001289354A JP2001289354A JP2002141434A JP 2002141434 A JP2002141434 A JP 2002141434A JP 2001289354 A JP2001289354 A JP 2001289354A JP 2001289354 A JP2001289354 A JP 2001289354A JP 2002141434 A JP2002141434 A JP 2002141434A
- Authority
- JP
- Japan
- Prior art keywords
- component
- recess
- contact
- electrically conductive
- support substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/147—Semiconductor insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/928—Front and rear surface processing
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 凹部に挿入された、位置特に傾き公差の大き
い電気または電子部品およびその製法を提供すること。 【解決手段】 半導体材料または絶縁材料の支持体基板
１０と、少なくとも凹部１２に挿入された部品１４であ
って、少なくとも電気伝導コンタクト面１６を有する部
品１４の表面が、凹部１２の底および／または壁部分１
８に面し、さらに凹部１２の底および／または壁部分１
８で接触されている部品１４と、凹部１２に挿入された
部品１４を特に凹部１２の縁部で封止する少なくとも充
填材２０とを備えてなる電気または電子部品１００、並
びに、当技術の現状と比較して、凹部１２に挿入された
部品１４の位置および特に傾きのより大きな公差を可能
にする、そのような部品を製造する方法を提供する。
い電気または電子部品およびその製法を提供すること。 【解決手段】 半導体材料または絶縁材料の支持体基板
１０と、少なくとも凹部１２に挿入された部品１４であ
って、少なくとも電気伝導コンタクト面１６を有する部
品１４の表面が、凹部１２の底および／または壁部分１
８に面し、さらに凹部１２の底および／または壁部分１
８で接触されている部品１４と、凹部１２に挿入された
部品１４を特に凹部１２の縁部で封止する少なくとも充
填材２０とを備えてなる電気または電子部品１００、並
びに、当技術の現状と比較して、凹部１２に挿入された
部品１４の位置および特に傾きのより大きな公差を可能
にする、そのような部品を製造する方法を提供する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体材料または
絶縁材料の支持体基板と、少なくとも１つの凹部と、特
に支持体基板に設けられた空洞または窪みと、凹部に挿
入された少なくとも１つの部品であって、少なくとも電
気伝導コンタクト面を有するその表面が凹部の底および
／または壁部分に面し、凹部の底および／または壁部分
で接触されている部品と、凹部に挿入された部品を特に
凹部の縁部と封止する充填材とを備える電気または電子
部品に関する。
絶縁材料の支持体基板と、少なくとも１つの凹部と、特
に支持体基板に設けられた空洞または窪みと、凹部に挿
入された少なくとも１つの部品であって、少なくとも電
気伝導コンタクト面を有するその表面が凹部の底および
／または壁部分に面し、凹部の底および／または壁部分
で接触されている部品と、凹部に挿入された部品を特に
凹部の縁部と封止する充填材とを備える電気または電子
部品に関する。
【０００２】また、本発明は、電気または電子部品を製
造する方法に関し、この方法は、半導体材料または絶縁
材料の支持体基板に、少なくとも凹部、特に空洞または
窪みを生成する、特にエッチングするステップと、凹部
に、少なくとも部品、特に少なくともＩＣチップ、およ
び／または少なくとも電気的に能動な、または電子的に
能動な（半導体）結晶を挿入するステップと、ここで少
なくとも電気伝導コンタクト面を有する部品の表面が凹
部の底および／または壁部分と向き合い、凹部の底およ
び／または壁部分で接触されており、凹部に挿入された
部品を、特に凹部の縁部と、少なくとも充填材料を用い
て封止するステップとを備える。
造する方法に関し、この方法は、半導体材料または絶縁
材料の支持体基板に、少なくとも凹部、特に空洞または
窪みを生成する、特にエッチングするステップと、凹部
に、少なくとも部品、特に少なくともＩＣチップ、およ
び／または少なくとも電気的に能動な、または電子的に
能動な（半導体）結晶を挿入するステップと、ここで少
なくとも電気伝導コンタクト面を有する部品の表面が凹
部の底および／または壁部分と向き合い、凹部の底およ
び／または壁部分で接触されており、凹部に挿入された
部品を、特に凹部の縁部と、少なくとも充填材料を用い
て封止するステップとを備える。
【０００３】
【従来の技術】そのような部品およびそのような方法
は、ＤＥ１９７２０３００Ａｌから公知である。この文
献は、同一面のチップオンチップ配列、および電気裏側
コンタクトを有する電子ハイブリット部品を開示してい
る。この部品の（シリコン）支持体基板は少なくとも空
洞を持ち、この空洞内には、金属被膜の設けられている
電気絶縁層が存在し、さらに支持体基板に配列されたチ
ップが少なくとも挿入され、金属被膜と電気的に接触し
ている。
は、ＤＥ１９７２０３００Ａｌから公知である。この文
献は、同一面のチップオンチップ配列、および電気裏側
コンタクトを有する電子ハイブリット部品を開示してい
る。この部品の（シリコン）支持体基板は少なくとも空
洞を持ち、この空洞内には、金属被膜の設けられている
電気絶縁層が存在し、さらに支持体基板に配列されたチ
ップが少なくとも挿入され、金属被膜と電気的に接触し
ている。
【０００４】この部品を製造するする方法は、ＤＥ１９
７２０３００Ａｌから公知であり、超小型電子技術およ
びマイクロシステム技術の従来技術の使用を可能にし、
特に、異方性エッチングで円錐形の穴の開いた領域が支
持体基板内に生成されるということ、および、この円錐
形開口領域と、同一面表面に存在する伝導体経路構造と
の間の電気伝導接続を生成する構造が、多金属化システ
ムで実現されるということに基づいている。この多金属
化システムでは、円錐形開口構造は、エッチング後に、
支持体基板の酸化または絶縁層の堆積によって絶縁され
る。その後で、円錐形開口領域および支持体基板は金属
化される。そのときに、ある特定の最小構造幅を維持し
ながら、多金属層がフォトリソグラフィのプロセスによ
って構成される。
７２０３００Ａｌから公知であり、超小型電子技術およ
びマイクロシステム技術の従来技術の使用を可能にし、
特に、異方性エッチングで円錐形の穴の開いた領域が支
持体基板内に生成されるということ、および、この円錐
形開口領域と、同一面表面に存在する伝導体経路構造と
の間の電気伝導接続を生成する構造が、多金属化システ
ムで実現されるということに基づいている。この多金属
化システムでは、円錐形開口構造は、エッチング後に、
支持体基板の酸化または絶縁層の堆積によって絶縁され
る。その後で、円錐形開口領域および支持体基板は金属
化される。そのときに、ある特定の最小構造幅を維持し
ながら、多金属層がフォトリソグラフィのプロセスによ
って構成される。
【０００５】材料の類似性または材料の同一性にさえ基
づいて、チップとパッケージの熱特性が類似である、ま
たは等しくさえあることはもちろんのこと、ハウジング
（パッケージ）が非常に小さい寸法（小さな組立て高
さ、小さな基礎表面、すなわち、小さな設置面積）であ
るコンパクトな電子部品の製造などの一連の利点を、こ
の公知の方法が有することは本当である。リードフレー
ムおよびワイヤ用の材料の使用はもちろんのこと、ワイ
ヤボンドプロセス、外被プロセス、および／またはメッ
キプロセスのような外乱によっている、従来の方法での
高価な製造ステップもまた必要でない。しかし、支持体
基板の凹部内の小さな傾斜および／またはチップの傾い
た位置ではすでに、例えば、チップと凹部の内部（底お
よび／または壁部分）との電気的な接触はもはや完全に
は行われないので、部品の秩序だった機能はもはや保証
されないという点で、この公知の部品およびこの部品を
製造する公知の方法は不適当であることが分かってい
る。
づいて、チップとパッケージの熱特性が類似である、ま
たは等しくさえあることはもちろんのこと、ハウジング
（パッケージ）が非常に小さい寸法（小さな組立て高
さ、小さな基礎表面、すなわち、小さな設置面積）であ
るコンパクトな電子部品の製造などの一連の利点を、こ
の公知の方法が有することは本当である。リードフレー
ムおよびワイヤ用の材料の使用はもちろんのこと、ワイ
ヤボンドプロセス、外被プロセス、および／またはメッ
キプロセスのような外乱によっている、従来の方法での
高価な製造ステップもまた必要でない。しかし、支持体
基板の凹部内の小さな傾斜および／またはチップの傾い
た位置ではすでに、例えば、チップと凹部の内部（底お
よび／または壁部分）との電気的な接触はもはや完全に
は行われないので、部品の秩序だった機能はもはや保証
されないという点で、この公知の部品およびこの部品を
製造する公知の方法は不適当であることが分かってい
る。
【０００６】公知の部品では、この事は、例えば異方性
エッチングを用いて支持体基板に凹部を作る時に、基本
的に公差が許されないことを意味している。これによっ
て、ＤＥ１９７２０３００Ａｌから公知の部品の製造は
非常に高価になり、多数の不良品が生じている。
エッチングを用いて支持体基板に凹部を作る時に、基本
的に公差が許されないことを意味している。これによっ
て、ＤＥ１９７２０３００Ａｌから公知の部品の製造は
非常に高価になり、多数の不良品が生じている。
【０００７】
【発明が解決しようとする課題】本発明の目的は、冒頭
のパラグラフで述べた種類の電気または電子部品、並び
に、そのような部品を製造する方法を提供することであ
る。この電子部品では、当技術の現状と比較して、凹部
に挿入される部品の位置、特に傾きの公差がより大きく
なるが、部品を凹部の内側（底および／または壁部分）
と電気的に接触させることに悪影響を及ぼすことはな
い。この点で、本発明の目的は、また、支持体基板に凹
部を生成する際の公差をより大きくすることである。
のパラグラフで述べた種類の電気または電子部品、並び
に、そのような部品を製造する方法を提供することであ
る。この電子部品では、当技術の現状と比較して、凹部
に挿入される部品の位置、特に傾きの公差がより大きく
なるが、部品を凹部の内側（底および／または壁部分）
と電気的に接触させることに悪影響を及ぼすことはな
い。この点で、本発明の目的は、また、支持体基板に凹
部を生成する際の公差をより大きくすることである。
【０００８】
【課題を解決するための手段】この目的は、電気および
電子部品について請求項１で定義された特徴、並びに電
気または電子部品を製造する方法について請求項１４で
定義された特徴で達成される。本発明の効果的な実施形
態および基本的な他の実施形態は、従続の請求項で定義
される。
電子部品について請求項１で定義された特徴、並びに電
気または電子部品を製造する方法について請求項１４で
定義された特徴で達成される。本発明の効果的な実施形
態および基本的な他の実施形態は、従続の請求項で定義
される。
【０００９】本発明の教示によれば、凹部の底および／
または壁部分から支持体基板の表面に延びる少なくとも
１つの電気伝導コンタクト経路が設けられ、このコンタ
クト経路は、部品を挿入する前に、特にリソグラフィ的
に形成される。部品の関連するコンタクト面と凹部の底
および／または壁部分に存在するコンタクト経路のそれ
ぞれの部分との間の確実な接続を保証するために、この
間の空間に少なくとも電気伝導接続要素が配列され、こ
の接続要素によって、部品のコンタクト面が、凹部の底
および／または壁部分に存在するコンタクト経路部分に
接続される。
または壁部分から支持体基板の表面に延びる少なくとも
１つの電気伝導コンタクト経路が設けられ、このコンタ
クト経路は、部品を挿入する前に、特にリソグラフィ的
に形成される。部品の関連するコンタクト面と凹部の底
および／または壁部分に存在するコンタクト経路のそれ
ぞれの部分との間の確実な接続を保証するために、この
間の空間に少なくとも電気伝導接続要素が配列され、こ
の接続要素によって、部品のコンタクト面が、凹部の底
および／または壁部分に存在するコンタクト経路部分に
接続される。
【００１０】そのような接続要素を備えることは、凹部
の内側（底および／または壁部分）と部品の電気的な接
触が悪化することなしに、凹部に挿入された部品の任意
の傾きを可能にするという利点がある。この場合、少な
くとも接続要素の一部が変形し、その結果、部品の深さ
方向の位置および傾きに関しての自由度は、驚くほどに
達成される。当業者は評価するであろうが、部品が挿入
される凹部の製造の公差は、従来の製造方法よりも基本
的に広くなるようの選ぶことができる。上記の利点に
は、また、支持体基板の製造および組立て、すなわち、
部品を凹部に完全に埋め込むことでの相当なコスト的な
メリットが含まれる。
の内側（底および／または壁部分）と部品の電気的な接
触が悪化することなしに、凹部に挿入された部品の任意
の傾きを可能にするという利点がある。この場合、少な
くとも接続要素の一部が変形し、その結果、部品の深さ
方向の位置および傾きに関しての自由度は、驚くほどに
達成される。当業者は評価するであろうが、部品が挿入
される凹部の製造の公差は、従来の製造方法よりも基本
的に広くなるようの選ぶことができる。上記の利点に
は、また、支持体基板の製造および組立て、すなわち、
部品を凹部に完全に埋め込むことでの相当なコスト的な
メリットが含まれる。
【００１１】最後に、本発明は、請求項２９の特徴で定
義される、多数の電気または電子部品の製造方法に関す
る。
義される、多数の電気または電子部品の製造方法に関す
る。
【００１２】この方法は、半導体材料または絶縁材料の
支持体基板のウェーハに基づいている。この方法では、
特に（異方性）エッチングによって、多数の凹部、特に
空洞または窪みが、好ましくは等しい相互間隔で生成さ
れる。本方法の上記のステップを行った後で、この場
合、少なくとも１つの部品を有する多数の凹部につい
て、同時または連続して、各部品の試験が行われ、並び
に、必要であれば、支持体基板の表面と反対側の支持体
基板の表面に、特にレーザによる印字を行うことができ
る。最後に、首尾一貫して製造された多数の部品は、特
に、ウェーハを機械的および／または光学的に切ること
で、個々に分割される。
支持体基板のウェーハに基づいている。この方法では、
特に（異方性）エッチングによって、多数の凹部、特に
空洞または窪みが、好ましくは等しい相互間隔で生成さ
れる。本方法の上記のステップを行った後で、この場
合、少なくとも１つの部品を有する多数の凹部につい
て、同時または連続して、各部品の試験が行われ、並び
に、必要であれば、支持体基板の表面と反対側の支持体
基板の表面に、特にレーザによる印字を行うことができ
る。最後に、首尾一貫して製造された多数の部品は、特
に、ウェーハを機械的および／または光学的に切ること
で、個々に分割される。
【００１３】本発明の実施形態は、以下で、図面を参照
して説明する。
して説明する。
【００１４】
【発明の実施の形態】図１に示す電気または電子部品１
００は、理解し易くするために図１および２に示さいプ
リント回路基板で使用され、半導体材料（シリコン）の
支持体基板１０に、最初に、空洞の形態の基本的にトラ
フ状の凹部１２を異方性エッチングすることで製造され
る。続いて、電気伝導コンタクト経路２２が、図１の互
いに対向する凹部１２の側面に、リソグラフィで形成さ
れ、さらに、電気電導性を高めるように仕上げ処理に供
される。これらのコンタクト経路２２は、凹部１２の底
部分１８から支持体基板１０の表面２８に延びる。
００は、理解し易くするために図１および２に示さいプ
リント回路基板で使用され、半導体材料（シリコン）の
支持体基板１０に、最初に、空洞の形態の基本的にトラ
フ状の凹部１２を異方性エッチングすることで製造され
る。続いて、電気伝導コンタクト経路２２が、図１の互
いに対向する凹部１２の側面に、リソグラフィで形成さ
れ、さらに、電気電導性を高めるように仕上げ処理に供
される。これらのコンタクト経路２２は、凹部１２の底
部分１８から支持体基板１０の表面２８に延びる。
【００１５】続いて、電気的に活性な、または電子的に
活性な半導体結晶のに形態の部品１４が、凹部１２に挿
入される。部品１４は、凹部１２にさかさまに、すなわ
ち裏側を上向きにして、埋め込まれる。その結果、２つ
の電気伝導コンタクト面１６を有する部品１４の表面
が、凹部１２の底部分１８と向き合う。
活性な半導体結晶のに形態の部品１４が、凹部１２に挿
入される。部品１４は、凹部１２にさかさまに、すなわ
ち裏側を上向きにして、埋め込まれる。その結果、２つ
の電気伝導コンタクト面１６を有する部品１４の表面
が、凹部１２の底部分１８と向き合う。
【００１６】部品１４の２つのコンタクト面１６を、２
つの電気伝導性の基本的にボール状の鉛の接続要素２４
によって、凹部１２の底部分１８にある関連したコンタ
クト経路２２の関連した部分（＝図１の場合、関連した
コンタクト経路２２の底面端部）と接触させて、２つの
電気伝導コンタクト面１６は、今は、凹部１２の底部分
１８で、コンタクト経路２２と接触している。結果とし
て、凹部１２の底部分１８にあるコンタクト経路２２の
部分と部品１４のコンタクト面１６との半田接合部が得
られる。図１に示す電気または電子部品１００を製造す
るフレーム構造内に、部品１４を挿入する前に、流体状
態または成形可能な状態で、特に液相から堆積された電
気伝導材料の滴下の形態で、部品１４のコンタクト面１
６に、接続要素２４が形成されて、接続要素２４の少な
くとも一部のその後の変形により、凹部１２内の部品１
４の位置を、凹部１２の底部分１８に、および、特に、
部品１４のコンタクト面１６に適合させる（もしくは、
部品１４の挿入前に、凹部１２の底部分１８に存在する
関連したコンタクト経路２２の関連した部分に、接続要
素２４を形成することが可能であり、一方で、部品１４
の挿入前に、凹部１２の底部分１８に存在するコンタク
ト経路２２の部分に部分的に、さらに部品１４のコンタ
クト面１６に部分的に、各接続要素２４を効果的に形成
することができる）。
つの電気伝導性の基本的にボール状の鉛の接続要素２４
によって、凹部１２の底部分１８にある関連したコンタ
クト経路２２の関連した部分（＝図１の場合、関連した
コンタクト経路２２の底面端部）と接触させて、２つの
電気伝導コンタクト面１６は、今は、凹部１２の底部分
１８で、コンタクト経路２２と接触している。結果とし
て、凹部１２の底部分１８にあるコンタクト経路２２の
部分と部品１４のコンタクト面１６との半田接合部が得
られる。図１に示す電気または電子部品１００を製造す
るフレーム構造内に、部品１４を挿入する前に、流体状
態または成形可能な状態で、特に液相から堆積された電
気伝導材料の滴下の形態で、部品１４のコンタクト面１
６に、接続要素２４が形成されて、接続要素２４の少な
くとも一部のその後の変形により、凹部１２内の部品１
４の位置を、凹部１２の底部分１８に、および、特に、
部品１４のコンタクト面１６に適合させる（もしくは、
部品１４の挿入前に、凹部１２の底部分１８に存在する
関連したコンタクト経路２２の関連した部分に、接続要
素２４を形成することが可能であり、一方で、部品１４
の挿入前に、凹部１２の底部分１８に存在するコンタク
ト経路２２の部分に部分的に、さらに部品１４のコンタ
クト面１６に部分的に、各接続要素２４を効果的に形成
することができる）。
【００１７】図１に示すように、接続要素２４を配列す
ることによって、凹部１２に挿入された部品１４の任意
の傾きが可能になり、このとき、部品１４を、特にコン
タクト面１６を、関連したコンタクト経路２２のそれぞ
れの部分と電気的に接触させることに影響はない。ま
た、図１で理解することができるように、さらに、前に
既に示したように、図１に示す２個の接続要素２４の直
線部分の変形が起り、その結果、部品１４の深さ方向の
位置および傾きに関する自由度が「増す」。
ることによって、凹部１２に挿入された部品１４の任意
の傾きが可能になり、このとき、部品１４を、特にコン
タクト面１６を、関連したコンタクト経路２２のそれぞ
れの部分と電気的に接触させることに影響はない。ま
た、図１で理解することができるように、さらに、前に
既に示したように、図１に示す２個の接続要素２４の直
線部分の変形が起り、その結果、部品１４の深さ方向の
位置および傾きに関する自由度が「増す」。
【００１８】もっと後の段階で使用される時に、部品１
４を外部の影響から、特に損傷または腐食から保護する
ために、外被で構成された独立の密閉したハウジング
（「パッケージ」）で、凹部１２に挿入された部品１４
を完全に密封する。ここでは、基本的に、特に凹部１２
の縁部と、平らで同一面であるように、部品１４を充填
材２０（＝ＳｉＯ２＝二酸化シリコン）で封止する。
４を外部の影響から、特に損傷または腐食から保護する
ために、外被で構成された独立の密閉したハウジング
（「パッケージ」）で、凹部１２に挿入された部品１４
を完全に密封する。ここでは、基本的に、特に凹部１２
の縁部と、平らで同一面であるように、部品１４を充填
材２０（＝ＳｉＯ２＝二酸化シリコン）で封止する。
【００１９】封止後、高い電気電導性を得るように完成
された３個の電気伝導コンタクト２６が、得られた電気
または電子部品１００のプリント回路基板への接触を達
成するように、支持体基板１０の封止表面２８にリソグ
ラフィで形成される。実際は、そのとき、電気または電
子部品１００は、プリント回路基板にリフロー半田付け
される。例えばプリント回路基板に、それを取り付ける
ために、これ以上の外被は必要でなく、むしろ、電気ま
たは電子部品１００は、これ以上のアダプタまたはキャ
リアなしで、プリント回路基板に直接取り付けられるの
が、電気または電子部品１００にとって特に有利であ
る。
された３個の電気伝導コンタクト２６が、得られた電気
または電子部品１００のプリント回路基板への接触を達
成するように、支持体基板１０の封止表面２８にリソグ
ラフィで形成される。実際は、そのとき、電気または電
子部品１００は、プリント回路基板にリフロー半田付け
される。例えばプリント回路基板に、それを取り付ける
ために、これ以上の外被は必要でなく、むしろ、電気ま
たは電子部品１００は、これ以上のアダプタまたはキャ
リアなしで、プリント回路基板に直接取り付けられるの
が、電気または電子部品１００にとって特に有利であ
る。
【００２０】この接続では、部品１４のコンタクト面１
６の電気接続を、接続要素２４および凹部１２に形成さ
れたコンタクト経路２２を介してバイパスすることによ
り、これらの電気コンタクト全てが支持体基板１０の表
面２８にだけ延び、この表面で金属化部に接続する半田
付け面は、裏面すなわち、凹部１２の底および／または
壁部分１８から遠く離れた部品１４の表面に存在してい
るるのが特に好ましいことが分かる。言い換えれば、こ
のことは、電気接続は、部品１４の表側と部品１４の裏
側の両方からパッケージの単一接続面２８に向かって延
びることを意味している。
６の電気接続を、接続要素２４および凹部１２に形成さ
れたコンタクト経路２２を介してバイパスすることによ
り、これらの電気コンタクト全てが支持体基板１０の表
面２８にだけ延び、この表面で金属化部に接続する半田
付け面は、裏面すなわち、凹部１２の底および／または
壁部分１８から遠く離れた部品１４の表面に存在してい
るるのが特に好ましいことが分かる。言い換えれば、こ
のことは、電気接続は、部品１４の表側と部品１４の裏
側の両方からパッケージの単一接続面２８に向かって延
びることを意味している。
【００２１】上記の「裏側金属化」を実現するために、
部品１４を挿入する前に、金属化の形態の電気伝導コン
タクト面３０が、凹部１２の底および／または壁部分１
８から遠く離れた部品１４の表面に形成される。支持体
基板１０の封止表面２８にリソグラフィで形成された３
個の電気伝導コンタクト２６と接続することで、電気ま
たは電子部品１００は本発明による方法で得られ、この
部品は、「表側」、すなわち、凹部１２の底および／ま
たは壁部分１８に面している部品１４の表面と「裏
側」、すなわち、凹部１２の底および／または壁部分１
８から遠く離れた部品１４の表面との両方にある電気伝
導コンタクト面で特徴付けられる。言い換えれば、本発
明は、裏側コンタクトはもちろんのこと、表側コンタク
トも有する半導体結晶を処理する可能性を提供する。こ
の結果、図１の電気または電子部品１００を使用する範
囲が相当に広くなる。
部品１４を挿入する前に、金属化の形態の電気伝導コン
タクト面３０が、凹部１２の底および／または壁部分１
８から遠く離れた部品１４の表面に形成される。支持体
基板１０の封止表面２８にリソグラフィで形成された３
個の電気伝導コンタクト２６と接続することで、電気ま
たは電子部品１００は本発明による方法で得られ、この
部品は、「表側」、すなわち、凹部１２の底および／ま
たは壁部分１８に面している部品１４の表面と「裏
側」、すなわち、凹部１２の底および／または壁部分１
８から遠く離れた部品１４の表面との両方にある電気伝
導コンタクト面で特徴付けられる。言い換えれば、本発
明は、裏側コンタクトはもちろんのこと、表側コンタク
トも有する半導体結晶を処理する可能性を提供する。こ
の結果、図１の電気または電子部品１００を使用する範
囲が相当に広くなる。
【００２２】外部からの影響に対して敏感に反応する部
品１４をさらに保護するために、非常に多くの場合に、
凹部１２の底および／または壁部分１８に面する部品１
４の表面に、追加の手段として、保護被膜３２が部分的
に形成される。
品１４をさらに保護するために、非常に多くの場合に、
凹部１２の底および／または壁部分１８に面する部品１
４の表面に、追加の手段として、保護被膜３２が部分的
に形成される。
【００２３】電気または電子部品１００を試験した後
で、最後に、支持体基板１０の表面２８の反対側の支持
体基板１０の表面３４に、レーザによって、部品固有の
データ（特性データ、シリアルナンバー、．．．）を印
字することができる。
で、最後に、支持体基板１０の表面２８の反対側の支持
体基板１０の表面３４に、レーザによって、部品固有の
データ（特性データ、シリアルナンバー、．．．）を印
字することができる。
【００２４】以上をまとめると、例えば、能動的および
／または受動的な、電子、光電子、微小機械の部品およ
び／または、半導体および／またはマイクロシステム機
能を有する固体材料の部品などの、裏側コンタクトだけ
でなく表側表側コンタクトも有する部品１４を、このよ
うにして、本発明で使用することができる。この部品で
は、支持体基板１０の形態の外被のドーピングは、省く
ことができる。部品１４を支持体材料１０の「ベッド」
に挿入し封止することにより、さらに、電気接続を引き
出すことにより、関連したフォーミング、メッキ、トリ
ミング、外被形成、およびワイヤボンディングのプロセ
スはもちろんのことリードフレームに部品１４を取り付
けることもまた無しで済ますことができる。これによっ
て、基本的な組立てステップは無くすることができるの
で、電気または電子部品１００の製造は、簡単で安価に
なる。
／または受動的な、電子、光電子、微小機械の部品およ
び／または、半導体および／またはマイクロシステム機
能を有する固体材料の部品などの、裏側コンタクトだけ
でなく表側表側コンタクトも有する部品１４を、このよ
うにして、本発明で使用することができる。この部品で
は、支持体基板１０の形態の外被のドーピングは、省く
ことができる。部品１４を支持体材料１０の「ベッド」
に挿入し封止することにより、さらに、電気接続を引き
出すことにより、関連したフォーミング、メッキ、トリ
ミング、外被形成、およびワイヤボンディングのプロセ
スはもちろんのことリードフレームに部品１４を取り付
けることもまた無しで済ますことができる。これによっ
て、基本的な組立てステップは無くすることができるの
で、電気または電子部品１００の製造は、簡単で安価に
なる。
【００２５】図２は、図１に例として示した多数の電気
または電子部品１００を製造する方法に関する。特別の
特徴は、半導体材料（シリコン）の支持体基板１０のウ
ェーハ３６に多数の凹部１２（「ポケット」）がエッチ
ングで得られることである。この後に、各凹部１２につ
いて、図１を参照して既に説明した方法のステップが続
く。最後に、多数の得られた電気または電子部品１００
は、図２の破線に沿ってウェーハ３６を切ることで、個
々に分割される。
または電子部品１００を製造する方法に関する。特別の
特徴は、半導体材料（シリコン）の支持体基板１０のウ
ェーハ３６に多数の凹部１２（「ポケット」）がエッチ
ングで得られることである。この後に、各凹部１２につ
いて、図１を参照して既に説明した方法のステップが続
く。最後に、多数の得られた電気または電子部品１００
は、図２の破線に沿ってウェーハ３６を切ることで、個
々に分割される。
【００２６】この製造方法は、一方では、既存のウェー
ハ技術に基づいているので、開発のコスト、リスクおよ
び期間が完全に新しい技術的な開発よりも小さいこと
で、特に、特徴付けられる。他方では、部品１４の材料
およびウェーハ３６の材料は、同じ材料が使用される
時、類似の、また同一でさえある熱特性を持ち、このこ
とは、電気または電子部品１００の機能、寿命および信
頼性にとって重要な利点である。この理由は、異なった
温度変化が起こることはなく、したがって、より高い熱
負荷が達成できるからである。
ハ技術に基づいているので、開発のコスト、リスクおよ
び期間が完全に新しい技術的な開発よりも小さいこと
で、特に、特徴付けられる。他方では、部品１４の材料
およびウェーハ３６の材料は、同じ材料が使用される
時、類似の、また同一でさえある熱特性を持ち、このこ
とは、電気または電子部品１００の機能、寿命および信
頼性にとって重要な利点である。この理由は、異なった
温度変化が起こることはなく、したがって、より高い熱
負荷が達成できるからである。
【図１】本発明に従った電気または電子部品の実施形態
を断面で示す。
を断面で示す。
【図２】多数の凹部を設けられた、半導体材料または絶
縁材料の支持体基板のウェーハの実施形態を、同じく断
面で示す。
縁材料の支持体基板のウェーハの実施形態を、同じく断
面で示す。
１００ 電気または電子部品 １０ 半導体材料または絶縁材料の支持体基板 １２ 凹部、特に、空洞または窪み １４ 部品 １６ 凹部１２の底および／または壁部分１８に面する
部品１４の表面の電気伝導コンタクト面 １８ 底および／または壁部分 ２０ 充填材料 ２２ 電気伝導コンタクト経路 ２４ 電気伝導接続要素 ２６ 電気伝導コンタクト ２８ 支持体基板１０の表面 ３０ 凹部１２の底および／または壁部分１８から遠く
離れた部品１４の表面の電気伝導コンタクト面 ３２ 保護被膜 ３４ 支持体基板１０の反対側の表面 ３６ ウェーハ
部品１４の表面の電気伝導コンタクト面 １８ 底および／または壁部分 ２０ 充填材料 ２２ 電気伝導コンタクト経路 ２４ 電気伝導接続要素 ２６ 電気伝導コンタクト ２８ 支持体基板１０の表面 ３０ 凹部１２の底および／または壁部分１８から遠く
離れた部品１４の表面の電気伝導コンタクト面 ３２ 保護被膜 ３４ 支持体基板１０の反対側の表面 ３６ ウェーハ
───────────────────────────────────────────────────── フロントページの続き (71)出願人 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ
Claims (29)
- 【請求項１】半導体材料または絶縁材料の支持体基板
と、少なくとも凹部、特に、前記支持体基板に設けられ
た空洞または窪みと、少なくとも前記凹部に挿入された
部品であって、少なくとも電気伝導コンタクト面を有す
る前記部品の表面が、前記凹部の底および／または壁部
分に面し、さらに前記凹部の底および／または壁部分で
接触されている部品と、前記凹部に挿入された前記部品
を特に前記凹部の縁部で封止する少なくとも充填材とを
備えてなる電気または電子部品であって、前記凹部の底
および／または壁部分から前記支持体基板の表面に延び
る少なくとも電気伝導コンタクト経路が設けられ、さら
に、前記部品のそれぞれのコンタクト面と前記凹部の底
および／または壁部分に存在する前記コンタクト経路の
それぞれの部分との間に、少なくとも電気伝導接続要素
が配列され、この接続要素によって、前記部品の前記コ
ンタクト面が前記凹部の底および／または壁部分に存在
する前記コンタクト経路の部分に接続されることを特徴
とする電気または電子部品。 - 【請求項２】前記凹部が、基本的に、溝、トラフ（trou
gh）またはタブとして形成されることを特徴とする、請
求項１に記載の部品。 - 【請求項３】前記接続要素が、電気伝導材料、特に鉛で
作られることを特徴とする、請求項１または２に記載の
部品。 - 【請求項４】前記接続要素が、基本的に丘状、基本的に
枕状、または基本的にボール状であることを特徴とす
る、請求項１から３のいずれか一項に記載の部品。 - 【請求項５】前記部品が、少なくともＩＣチップおよび
／または少なくとも電気的に活性な、または電子的に活
性な（半導体）結晶であることを特徴とする、請求項１
から４のいずれか一項に記載の部品。 - 【請求項６】前記凹部に挿入された前記部品を封止する
ための前記充填材が、二酸化シリコン（ＳｉＯ２）であ
ることを特徴とする、請求項１から５のいずれか一項に
記載の部品。 - 【請求項７】少なくとも電気伝導コンタクトが、特にリ
ソグラフィで、前記支持体基板の前記封止された表面に
設けられることを特徴とする、請求項１から６のいずれ
かの一項に記載の部品。 - 【請求項８】前記コンタクトが、機械仕上げされること
を特徴とする、請求項７に記載の部品。 - 【請求項９】前記凹部の底および／または壁部分から遠
く離れた前記部品の表面が、少なくとも部分的に、少な
くとも電気伝導コンタクト面を有することを特徴とす
る、請求項１から８のいずれか一項に記載の部品。 - 【請求項１０】前記凹部の底および／または壁部分から
遠く離れた前記部品の表面が、少なくとも金属化の形態
の少なくとも部分的に配列されたコンタクト面を有する
ことを特徴とする、請求項９に記載の部品。 - 【請求項１１】前記部品が、少なくとも部分的に、少な
くとも保護被膜を備えることを特徴とする、請求項１か
ら１０のいずれか一項に記載の部品。 - 【請求項１２】前記保護被膜が、前記凹部の底および／
または壁部分に面する前記部品の表面に、少なくとも部
分的に、設けられることを特徴とする、請求項１１に記
載の部品。 - 【請求項１３】請求項１から１２のいずれかの一項に記
載の電気または電子部品を少なくとも備えるプリント回
路基板。 - 【請求項１４】電気または電子部品を製造する方法であ
って、 少なくとも凹部、特に少なくとも空洞または窪みを、半
導体材料または絶縁材料の支持基板に生成する、特にエ
ッチングするステップと、 少なくとも部品、特に少なくともＩＣチップおよび／ま
たは少なくとも電気的に活性な、または電子的に活性な
（半導体）結晶を、前記凹部に挿入するステップであっ
て、少なくとも電気伝導コンタクト面を有する前記部品
の表面が、前記凹部の底および／または壁部分に面し、
さらに前記凹部の底および／または壁部分で接触される
ステップと、 前記凹部に挿入された前記部品を、特に前記凹部の縁部
で、少なくとも充填材によって封止するステップとを備
え、前記部品を挿入する前に、前記凹部の底および／ま
たは壁部分から前記支持体基板の表面に延びる少なくと
も電気伝導コンタクト経路が、特にリソグラフィで設け
られること、および、少なくとも１つ、特に２以上の電
気伝導接続要素が配列され、これによって、前記部品の
前記少なくとも１つ特に２以上のコンタクト面が、前記
少なくとも１つ特に２以上のコンタクト経路の、前記凹
部の底および／または壁部分に存在するそれぞれの部分
に接続されることを特徴とする方法。 - 【請求項１５】前記部品を挿入する前に、前記接続要素
が、流体状態および／または成形可能状態で配列され
て、前記接続要素の変形により、前記凹部内の前記部品
の位置を、前記凹部の底および／または壁部分に、およ
び／または前記部品の前記コンタクト面に適合させるこ
とを特徴とする、請求項１４に記載の方法。 - 【請求項１６】前記部品を挿入する前に、前記接続要素
が、前記凹部の底および／または壁部分に存在する前記
コンタクト経路の部分に設けられることを特徴とする、
請求項１４または１５に記載の方法。 - 【請求項１７】前記部品を挿入する前に、前記接続要素
が、前記部品の前記コンタクト面に設けられることを特
徴とする、請求項１４から１６のいずれか一項に記載の
方法。 - 【請求項１８】前記部品を挿入する前に、前記接続要素
が、前記凹部の底および／または壁部分に存在する前記
コンタクト経路の部分に部分的に、および前記部品の前
記コンタクト面に部分的に設けられることを特徴とす
る、請求項１４から１７のいずれか一項に記載の方法。 - 【請求項１９】前記部品を挿入する前に、前記接続要素
が、特に液相から（例えば、直流電気成長）または特に
気相から、電気伝導材料を堆積することで、設けられる
ことを特徴とする、請求項１４から１８のいずれか一項
に記載の方法。 - 【請求項２０】前記部品を挿入する前に、前記接続要素
が、特に少なくとも金属線で封止することで、電気伝導
材料の少なくとも滴下の形態で設けられることを特徴と
する、請求項１４から１９のいずれか一項に記載の方
法。 - 【請求項２１】前記凹部の底および／または壁部分に存
在する前記コンタクト経路の部分および前記部品の前記
コンタクト面が、前記接続要素によって、互いに半田付
けされることを特徴とする、請求項１４から２０のいず
れか一項に記載の方法。 - 【請求項２２】前記コンタクト経路が、機械仕上げされ
ることを特徴とする、請求項１４から２１のいずれか一
項に記載の方法。 - 【請求項２３】封止後に、少なくとも１つの電気伝導コ
ンタクトが、前記支持体基板の前記封止された表面に、
特にリソグラフィで、設けられることを特徴とする、請
求項１４から２２のいずれか一項に記載の方法。 - 【請求項２４】前記コンタクトが、機械仕上げされるこ
とを特徴とする、請求項２３に記載の方法。 - 【請求項２５】前記部品を挿入する前に、特に少なくと
も金属化の形態の、少なくとも１つの電気伝導コンタク
ト面が、前記凹部の底および／または壁部分から遠く離
れた前記部品の表面に、少なくとも部分的に、設けられ
ることを特徴とする、請求項１４から２４のいずれか一
項に記載の方法。 - 【請求項２６】前記部品を挿入する前に、少なくとも保
護被膜が、前記部品に、少なくとも部分的に、設けられ
ることを特徴とする、請求項１４から２５のいずれか一
項に記載の方法。 - 【請求項２７】前記保護被膜が、前記凹部の底および／
または壁部分に面する前記部品の表面に、少なくとも部
分的に、設けられることを特徴とする、請求項２６に記
載の方法。 - 【請求項２８】前記部品を封止し可能性として試験した
後で、前記支持体基板の表面の反対側の前記支持体基板
の表面が、特にレーザによって、印字されることを特徴
とする、請求項１４から２７のいずれか一項に記載の方
法。 - 【請求項２９】特に請求項１４から２８のいずれか一項
に記載の、多数の電気または電子部品を製造する方法で
あって、 多数の凹部、特に空洞または窪みを、半導体材料または
絶縁材料の支持体基板のウェーハに生成する、特にエッ
チングするステップと、 凹部の底および／または壁部分から、前記関連した凹部
と関連した前記支持体基板の表面に延びる少なくとも１
つの電気伝導コンタクト経路を設ける、特にリソグラフ
ィで設けるステップと、 部品、特にＩＣチップおよび／または電気的に活性なま
たは電子的に活性な体）結晶、の表面に存在する少なく
とも１つ特に２以上の電気伝導コンタクト面を接続する
ための少なくとも１つ特に２以上の電気伝導接続要素
を、前記少なくとも１つ特に２以上のコンタクト経路
の、前記凹部の底および／または壁部分に存在するそれ
ぞれの部分に配列し、前記部品の少なくとも１つを各凹
部に挿入するステップであって、前記コンタクト面を有
する前記それぞれの部品の表面が、前記それぞれの凹部
の底および／または壁部分に面し、さらに前記凹部の底
および／または壁部分で接触されるステップと、 前記凹部に挿入された前記部品を、特に前記凹部の縁部
で、少なくとも充填材によって封止し、特にウェーハを
機械的および／または光学的に切ることで、前記多数の
部品を個々に分割するステップとを備えることを特徴と
する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10047213A DE10047213A1 (de) | 2000-09-23 | 2000-09-23 | Elektrisches oder elektronisches Bauteil und Verfahren zum Herstellen desselben |
| DE10047213.3 | 2000-09-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002141434A true JP2002141434A (ja) | 2002-05-17 |
Family
ID=7657383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001289354A Withdrawn JP2002141434A (ja) | 2000-09-23 | 2001-09-21 | 電気または電子部品およびその部品の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6617677B2 (ja) |
| EP (1) | EP1198002B1 (ja) |
| JP (1) | JP2002141434A (ja) |
| DE (2) | DE10047213A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006245226A (ja) * | 2005-03-02 | 2006-09-14 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2008041837A (ja) * | 2006-08-03 | 2008-02-21 | Shinko Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7498196B2 (en) | 2001-03-30 | 2009-03-03 | Megica Corporation | Structure and manufacturing method of chip scale package |
| US6673698B1 (en) | 2002-01-19 | 2004-01-06 | Megic Corporation | Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers |
| TW503496B (en) | 2001-12-31 | 2002-09-21 | Megic Corp | Chip packaging structure and manufacturing process of the same |
| TW584950B (en) | 2001-12-31 | 2004-04-21 | Megic Corp | Chip packaging structure and process thereof |
| TW544882B (en) | 2001-12-31 | 2003-08-01 | Megic Corp | Chip package structure and process thereof |
| EP1387146A3 (en) | 2002-07-29 | 2006-05-31 | Yamaha Corporation | Manufacturing method for magnetic sensor and lead frame therefor |
| TWI351085B (en) * | 2006-08-08 | 2011-10-21 | Silicon Base Dev Inc | Structure and manufacturing method of package base for power semiconductor device |
| JP4955349B2 (ja) * | 2006-09-07 | 2012-06-20 | 新光電気工業株式会社 | 半導体装置 |
| US8106505B2 (en) * | 2007-10-31 | 2012-01-31 | International Business Machines Corporation | Assembly including plural through wafer vias, method of cooling the assembly and method of fabricating the assembly |
| TWI624957B (zh) * | 2015-08-19 | 2018-05-21 | 乾坤科技股份有限公司 | 光電模組及其製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0834264B2 (ja) * | 1987-04-21 | 1996-03-29 | 住友電気工業株式会社 | 半導体装置およびその製造方法 |
| EP0688051B1 (fr) * | 1994-06-15 | 1999-09-15 | De La Rue Cartes Et Systemes | Procédé de fabrication et d'assemblage de carte à circuit intégré. |
| US6013948A (en) * | 1995-11-27 | 2000-01-11 | Micron Technology, Inc. | Stackable chip scale semiconductor package with mating contacts on opposed surfaces |
| DE19720300B4 (de) | 1996-06-03 | 2006-05-04 | CiS Institut für Mikrosensorik gGmbH | Elektronisches Hybrid-Bauelement und Verfahren zu seiner Herstellung |
| US6329213B1 (en) * | 1997-05-01 | 2001-12-11 | Micron Technology, Inc. | Methods for forming integrated circuits within substrates |
| US5963429A (en) * | 1997-08-20 | 1999-10-05 | Sulzer Intermedics Inc. | Printed circuit substrate with cavities for encapsulating integrated circuits |
| KR100253363B1 (ko) * | 1997-12-02 | 2000-04-15 | 김영환 | 반도체 패키지용 기판과 그 기판을 이용한 랜드 그리드 어레이반도체 패키지 및 그들의 제조 방법 |
| FR2777675B1 (fr) * | 1998-04-15 | 2001-12-07 | Rue Cartes Et Systemes De | Procede de fabrication d'une carte a microcircuit et carte a microcircuit obtenue par mise en oeuvre de ce procede |
| KR100271656B1 (ko) * | 1998-05-30 | 2000-11-15 | 김영환 | 비지에이 반도체 패키지 및 그 제조방법 |
| US6133064A (en) * | 1999-05-27 | 2000-10-17 | Lsi Logic Corporation | Flip chip ball grid array package with laminated substrate |
| EP1243025A2 (en) * | 1999-09-30 | 2002-09-25 | Alpha Industries, Inc. | Semiconductor packaging |
-
2000
- 2000-09-23 DE DE10047213A patent/DE10047213A1/de not_active Withdrawn
-
2001
- 2001-09-20 EP EP01122430A patent/EP1198002B1/de not_active Expired - Lifetime
- 2001-09-20 DE DE50114834T patent/DE50114834D1/de not_active Expired - Lifetime
- 2001-09-21 JP JP2001289354A patent/JP2002141434A/ja not_active Withdrawn
- 2001-09-24 US US09/960,903 patent/US6617677B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006245226A (ja) * | 2005-03-02 | 2006-09-14 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP4659488B2 (ja) * | 2005-03-02 | 2011-03-30 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
| JP2008041837A (ja) * | 2006-08-03 | 2008-02-21 | Shinko Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020142521A1 (en) | 2002-10-03 |
| DE50114834D1 (de) | 2009-05-28 |
| DE10047213A1 (de) | 2002-04-11 |
| EP1198002A2 (de) | 2002-04-17 |
| EP1198002B1 (de) | 2009-04-15 |
| US6617677B2 (en) | 2003-09-09 |
| EP1198002A3 (de) | 2004-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5006920A (en) | Electrical components | |
| CN103329266B (zh) | 具有连接有源芯片的插板的堆叠微电子组件 | |
| EP0155044A2 (en) | Plastic pin grid array chip carrier | |
| US5751554A (en) | Testable chip carrier | |
| EP1905733A2 (en) | Packaged electronic component | |
| US8021906B2 (en) | Hermetic sealing and electrical contacting of a microelectromechanical structure, and microsystem (MEMS) produced therewith | |
| JPS63239832A (ja) | Ｉｃチップ用パッケージおよびその製造方法 | |
| US7910406B2 (en) | Electronic circuit device and method for manufacturing same | |
| JP2009532912A (ja) | 一体型スルーホール熱放散ピンを有するモールドされた半導体パッケージ | |
| JP2002141434A (ja) | 電気または電子部品およびその部品の製造方法 | |
| JP3113005B2 (ja) | キャリアのない集積回路パッケージ | |
| TW527698B (en) | Method to produce semiconductor-modules and said module produced by said method | |
| KR20040014425A (ko) | 반도체 모듈 및 상기 반도체 모듈의 제조 방법 | |
| WO2005114729A1 (ja) | 半導体装置及び配線基板 | |
| US20010021582A1 (en) | Methods for manufacturing semiconductor chips, methods for manufacturing semiconductor devices, semiconductor chips, semiconductor devices, connection substrates and electronic devices | |
| JP2001156250A (ja) | 半導体チップ、マルチチップパッケージ，および半導体装置と、並びに、それを用いた電子機器 | |
| JP2002026195A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| EP3761358A1 (en) | A lead frame assembly for a semiconductor device | |
| JPH10242385A (ja) | 電力用混合集積回路装置 | |
| JPH07283334A (ja) | 気密封止電子部品 | |
| CA2017080C (en) | Semiconductor device package structure | |
| US6191488B1 (en) | Flip chip type semiconductor package and method of injecting resin into device thereof | |
| JPH08264711A (ja) | 半導体装置 | |
| JPH113955A (ja) | 半導体チップ搭載ボード | |
| US20230406697A1 (en) | Production method for a micromechanical sensor apparatus, and corresponding micromechanical sensor apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080522 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080922 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090901 |