JP2002134489A - 基板除電方法、気相堆積装置、半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 静電チャックを使った半導体装置の製造方法
において、被処理基板の処理後の除電を迅速かつ完全に
行い、基板の静電チャックからの取り外し時に生じる損
傷を最小化する。 【解決手段】 静電チャック１００は絶縁層１０３で電
極１０１を挟持した構造を有し、絶縁層は１０^１０Ω・
ｃｍ以下の体積抵抗率を有するＡｌＮ・ＴｉＣ等の焼結
体からなる。静電吸着された被処理基板１０５に対して
絶縁膜を形成した後、静電吸着を解除し被処理基板を静
電チャックからプッシャーピン１０６により持ち上げる
工程を、プラズマの存在下において行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は一般に半導体装置に
係り、特に基板の除電方法に関する。

【０００２】半導体装置の製造工程では、被処理基板を
静電チャックにより保持して様々な処理がなされる。か
かる処理にはプラズマＣＶＤ処理あるいはプラズマエッ
チング処理、スパッタ処理、熱ＣＶＤ処理等が含まれ
る。

【０００３】

【従来の技術】図１は従来のプラズマエッチング装置等
の基板処理装置において一般的に使われている静電チャ
ック１００の構成を示す。

【０００４】図１を参照するに、前記静電チャック１０
０は直流高圧電源１０１Ａにより駆動される電極板１０
１を含み、前記電極板１０１はポリイミド等の耐熱誘電
体材料よりなる保持台１０３中に埋め込まれている。一
方、前記保持台１０３は、前記プラズマエッチング装置
の下部電極１０４上に形成される。

【０００５】前記保持台１０３は被処理基板１０５を保
持し、前記被処理基板１０５は前記直流高圧電源１０１
Ａを駆動することにより、前記電極板１０１が形成する
クーロン力により、あるいはジョンセン・ラーベック
（Johnsen-Rahbek）力により、前記保持台１０３に吸引
される。ジョンセン・ラーベック力は基板１０５と前記
保持台１０３を構成する誘電体との間の微小な隙間の帯
電により発生し、前記保持台１０３を構成する誘電体の
体積固有抵抗値が小さい場合に支配的である。一方前記
体積固有抵抗値が大きい場合には、クーロン力が支配的
となる。

【０００６】さらに図１の静電チャック１０１は、前記
被処理基板１０５の処理が終了した後に前記被処理基板
１０５を前記保持台１０３から取り外すために、前記保
持台１０３中に前記被処理基板１０５に係合するよう
に、プッシャーピン１０６が、上下方向に移動可能に形
成されている。前記プッシャーピン１０６が前記被処理
基板１０５に係合することにより、前記被処理基板１０
５の帯電が解消され、さらに前記プッシャーピン１０６
を上昇させることにより、前記被処理基板１０５は前記
保持台１０４上から上方に持ち上げられる。

【０００７】

【発明が解決しようとする課題】このような従来の静電
チャック１００を有する基板処理装置において、表面に
絶縁膜を有する基板を前記被処理基板１０５として処理
した場合、基板１０５表面の絶縁膜が帯電しているため
単に前記プッシャーピン１０６を前記基板１０５に係合
させても帯電は解消せず、このため基板１０５を保持台
１０３から持ち上げるのが困難になることがある。基板
１０５が帯電した状態で前記プッシャーピン１６を駆動
させると、前記基板が跳躍し損傷する危険がある。

【０００８】このような表面に絶縁膜を有する被処理基
板を静電チャックから離脱させる際には、従来は前記プ
ッシャーピン１０６を駆動する工程に先立ち、基板処理
装置中において基板表面にプラズマを形成し、プラズマ
の導電性を利用して基板表面の電荷を除く工程が行われ
ていた。前記プッシャーピン１０６の駆動工程は、かか
るプラズマ工程の後で行われていた。

【０００９】しかしこのような従来のプラズマを使った
除電工程では基板の除電が不十分な場合が多く、特に基
板の上面あるいは上下面の全面に絶縁膜が形成されてい
る場合、図２に示すように基板の上面においてはプラズ
マを介した除電が有効であっても、下面においては除電
が不完全になりやすい問題点が生じていた。

【００１０】一方、かかる基板処理装置において被処理
基板表面に絶縁膜をプラズマＣＶＤ工程などの気相堆積
工程により形成する場合には、プラズマエッチング工程
と異なり基板温度を一般に２００°Ｃ以上の高い温度に
設定して基板表面処理を行う必要があり、従って静電チ
ャックも対応する耐熱性を有することが要求される。

【００１１】そこで、本発明は上記の課題を解決した新
規で有用な基板の除電方法を提供することを概括的課題
とする。

【００１２】本発明のより具体的な課題は、耐熱性を有
する静電チャックを備えた基板処理装置において、前記
静電チャック上に保持された基板を除電する除電方法お
よびかかる除電方法を使った気相堆積装置、さらに半導
体装置の製造方法を提供することにある。

【００１３】

【課題を解決するための手段】本発明は上記の課題を、
請求項１に記載したように、静電チャック上にて処理さ
れた被処理基板を除電する基板除電方法であって、静電
チャック上に静電吸着された被処理基板に対して絶縁膜
を形成する工程の後、前記静電チャックによる前記被処
理基板の静電吸着を解除する工程と、前記静電チャック
中に設けられた可動部材を駆動して、前記被処理基板を
前記静電チャックから持ち上げる工程とよりなり、前記
被処理基板を前記静電チャックから持ち上げる工程は、
プラズマの存在下において実行されることを特徴とする
基板除電方法により、または請求項２に記載したよう
に、前記絶縁膜を形成する工程は、３５０〜４５０°Ｃ
の温度で実行されることを特徴とする請求項１記載の基
板除電方法により、または請求項３に記載したように、
前記静電チャックは、１０¹⁰Ω・ｃｍ以下の体積抵抗率
を有する絶縁材料よりなる基板保持台と、前記基板保持
台中に埋設された電極とよりなることを特徴とする請求
項１または２記載の基板除電方法により、または請求項
４に記載したように、前記基板保持台を構成する前記絶
縁材料は、プラズマ処理に対して耐性を有するセラミッ
クよりなることを特徴とする請求項１〜３のうちいずれ
か一項記載の基板除電方法により、または請求項５に記
載したように、前記セラミックは、ＡｌＮ・ＴｉＮ焼結
体よりなることを特徴とする請求項４記載の基板除電方
法により、または請求項６に記載したように、前記被処
理基板上に絶縁膜を形成する工程は、前記被処理基板上
に前記絶縁膜として、ＳｉＯ₂，ＳｉＯＮ，ＳｉＯＦ，
ＳｉＮ，ＳｉＣ，ＢＮ．ＣＮおよびＣＦのいずれか一つ
よりなる膜を形成することを特徴とする請求項１〜５の
うち、いずれか一項記載の基板除電方法により、または
請求項７に記載したように、前記前記被処理基板を前記
静電チャックから持ち上げる工程は、前記被処理基板を
前記静電チャックから数ミリメートルの距離持ち上げ、
保持する工程を含むことを特徴とする請求項１〜６のう
ち、いずれか一項記載の基板除電方法により、または請
求項８に記載したように、処理室と、前記処理室中に配
設された静電チャックと、前記処理室中に原料ガスを導
入する原料ガス導入部と、前記処理室中においてプラズ
マを形成するプラズマ形成部と、前記静電チャックおよ
び前記原料ガス導入部および前記プラズマ形成部を制御
する制御装置とよりなる気相堆積装置において、前記静
電チャックは絶縁材料よりなる基板保持台と、前記基板
保持台中に形成された電極と、前記基板保持台中に上下
動可能に形成され、前記基板保持台上に保持されている
被処理基板を持ち上げる可動部材とよりなり、前記基板
保持台はプラズマ処理および３５０〜４５０°Ｃの処理
温度に対する耐性を有するセラミック焼結体よりなり、
前記制御装置は、前記可動部材を駆動して前記被処理基
板を前記基板保持台から持ち上げる工程の際に前記処理
室中にプラズマが形成されるように前記プラズマ形成部
を制御し、さらに前記制御装置は、前記被処理基板が、
前記処理室中に前記プラズマが形成された状態で前記基
板保持台から持ち上げられて保持されるように前記可動
部材を制御することを特徴とする気相堆積装置により、
または請求項９に記載したように、前記セラミックは、
１０¹⁰Ω・ｃｍ以下の体積抵抗率を有することを特徴と
する請求項８記載の気相堆積装置により、または請求項
１０に記載したように、前記セラミックは、ＡｌＮ・Ｔ
ｉＮ焼結体よりなることを特徴とする請求項８または９
記載の気相堆積装置により、または請求項１１に記載し
たように、処理室と、前記処理室中に設けられた静電チ
ャックとを有する基板処理装置中において実行される半
導体装置の製造方法であって、被処理基板を前記処理室
中に導入し、前記静電チャック上に載置する工程と、前
記静電チャックを駆動し、前記被処理基板を前記静電チ
ャックに吸着する工程と、前記被処理基板を昇温する工
程と、前記昇温された被処理基板上に絶縁膜を形成する
工程と、前記絶縁膜形成工程の後、前記静電チャックの
駆動を消勢する工程と、前記被処理基板を前記静電チャ
ックから持ち上げる工程とよりなり、前記被処理基板を
前記静電チャックから持ち上げる工程は、前記処理室中
にプラズマを形成した状態で行われることを特徴とする
半導体装置の製造方法により、または請求項１２に記載
したように、前記被処理基板を昇温する工程は、前記被
処理基板を３５０〜４５０°Ｃの範囲の基板温度に昇温
する工程を含むことを特徴とする請求項１１記載の半導
体装置の製造方法により、または請求項１３に記載した
ように、前記静電チャックは、１０¹⁰Ω・ｃｍ以下の体
積抵抗率を有する絶縁材料よりなる保持台と、前記保持
台中に埋設された電極とよりなることを特徴とする請求
項１１または１２記載の半導体装置の製造方法により、
または請求項１４に記載したように、前記保持台を構成
する前記絶縁材料は、プラズマ処理と３５０〜４５０°
Ｃの処理温度とに対して耐性を有するセラミック焼結体
よりなることを特徴とする請求項１１〜１３のうち、い
ずれか一項記載の半導体装置の製造方法により、または
請求項１５に記載したように、前記セラミックスは、Ａ
ｌＮ・ＴｉＮ焼結体よりなることを特徴とする請求項１
１〜１４のうち、いずれか一項記載の半導体装置の製造
方法により、または請求項１６に記載したように、前記
絶縁膜を形成する工程は、前記被処理基板上に前記絶縁
膜として、ＳｉＯ ₂，ＳｉＯＮ，ＳｉＯＦ，ＳｉＮ，Ｓ
ｉＣ，ＢＮ．ＣＮおよびＣＦのいずれか一つよりなる膜
を形成することを特徴とする請求項１１〜１５のうち、
いずれか一項記載の半導体装置の製造方法により、解決
する。 ［作用］図３は本発明の原理を示す。ただし図３中、図
１に対応する部分には対応する参照符号を付し、説明を
省略する。

【００１４】図３を参照するに、本発明においては、前
記被処理基板１０５をプッシャーピン１０６により、前
記保持台１０３から持ち上げる操作を、前記被処理基板
周辺にプラズマが形成された条件下において実行する。
かかる構成によれば、前記基板保持台１３と前記被処理
基板１５との間にわずかでも隙間が生じたならは、前記
プラズマを構成する荷電粒子はかかる隙間に侵入し、そ
の結果前記被処理基板１５の表面、すなわち上側表面の
電荷のみならず、裏面、すなわち下側表面の電荷も中和
される。

【００１５】かかる中和作用により、前記被処理基板は
表面が絶縁膜で覆われ、しかも前記絶縁膜が帯電してい
る場合でも帯電が速やかに解除され、従って前記被処理
基板は前記プッシャーピンにより、破損することなく前
記基板保持台から持ち上げられる。

【００１６】

【発明の実施の形態】［第１実施例］図４は本発明の第
１実施例による平行平板型プラズマＣＶＤ装置１の構成
を示す。

【００１７】図４を参照するに、プラズマＣＶＤ装置１
は、アルミニウム等の導電性材料よりなる処理容器２を
有し、前記処理容器２中にはモータ等の昇降機構３によ
り昇降自在なステージ４が設けられる。前記ステージ４
はアルミニウム等よりなる複数の部材より被処理基板Ｗ
を保持するように構成され、内側にヒータ等の熱源５が
形成されている。かかる熱源５を駆動することにより、
前記ステージ４上に保持された被処理基板の処理面温度
が所望の温度、例えば前記被処理基板Ｗ上にＳｉＯ₂膜
を形成するのに適した３５０〜４５０°Ｃの温度に設定
される。

【００１８】前記ステージ４は上面中央部に凸部を有す
る円板形状を有し、前記上面には、典型的には前記被処
理基板Ｗと同程度の大きさの静電チャック８が形成され
ている。前記静電チャック８は前記３５０〜４５０°Ｃ
の温度に耐えられ、しかもプラズマを使ったクリーニン
グ工程に耐えられるように好ましくはＡｌＮ・ＴｉＣ等
の絶縁性セラミック焼結体からなる層８ａ，８ｂでタン
グステン電極８ｃを挟持した構成を有し、前記タングス
テン電極８ｃに可変直流電圧源１１からハイカットフィ
ルタ１０およびリード線９を介して直流高電圧を供給す
ることにより、前記ステージ４上に載置された被処理基
板Ｗを、前記セラミック絶縁層８ａに対して静電吸着す
る。図４の構成では、前記可変直流電圧源１１は、前記
プラズマＣＶＤ装置１の全般の動作を制御する制御装置
１Ａにより制御される。

【００１９】図示の例では、前記静電チャック８には同
心円状に、伝熱ガス供給孔１２が形成されており、前記
伝熱ガス供給孔１２には伝熱ガス管１３より、Ｈｅなど
の伝熱ガスが供給され、前記伝熱ガスは静電チャック８
と被処理基板Ｗとの間の隙間を充填する。これにより、
ステージ４から被処理基板Ｗへの伝熱効率を高めること
が可能になる。

【００２０】さらに図５（Ａ），（Ｂ）に示すように、
前記静電チャック８は前記制御装置１Ａにより制御され
るモータ８Ｂおよび前記モータ８Ｂにより上下動するプ
ッシャーピン８Ａを含み、前記プッシャーピン８Ａは図
５（Ａ）の下降状態において前記静電チャックＷ上の被
処理基板Ｗから離脱するように、また図５（Ｂ）の上昇
状態において前記被処理基板Ｗに係合し、これを前記静
電チャック８上に持ち上げるように設けられる。

【００２１】再び図４を参照するに、前記ステージ４の
回りには、前記静電チャック８上に装着された被処理基
板Ｗを囲むように環状のフォーカスリング１４が配設さ
れる。前記フォーカスリング１４は反応性イオンを引き
寄せない絶縁性または導電性の材料よりなり、反応性イ
オンをその内側の被処理基板Ｗに入射させるように作用
する。さらに、前記ステージ４と処理容器２の内壁の間
には、複数のバッフル孔が形成された排気リング１５
が、前記ステージ４を囲み、さらに前記フォーカスリン
グ１４の外縁に係合するように配設されている。前記排
気リング１５を設けることにより、排気流の流れが整流
され、前記処理室２から処理ガスが均一に排気される。

【００２２】前記ステージ４には阻止コンデンサを含む
インピーダンス整合器１７を介して低周波電源１８が接
続される。前記被処理基板Ｗ上にＳｉＯ₂膜を堆積する
典型的な場合には、前記低周波電源１８は２ＭＨｚの低
周波バイアスを前記ステージ４に印加し、その結果、前
記ステージ４は被処理基板Ｗを担持する下側電極として
機能する。ここで、前記低周波電源１８が形成する低周
波バイアスとは、前記下側電極４に給電されてもプラズ
マの点火を誘起しないような周波数の交流バイアスのこ
とであり、周波数が前記２ＭＨｚに限定されるものでは
ない。

【００２３】一方、前記ステージ４の上方には、前記ス
テージ４に対向するように上側電極２１が約５〜１５０
ｍｍの間隔で離間して形成されている。その際、前記ス
テージ４は前記昇降機構３により上下に昇降自在に形成
されており、前記間隔は、前記昇降機構３を駆動するこ
とにより、前記被処理基板Ｗ上の被処理膜の性質・組成
に応じて自在に調整することができる。

【００２４】前記上側電極２１には前記下側電極４と同
様に、阻止コンデンサを含むインピーダンス整合器２８
を介して高周波電源２９が接続されており、前記高周波
電源２９は前記処理装置１の動作時に前記上側電極２１
に典型的には６０ＭＨｚの高周波電力を供給する。

【００２５】図４よりわかるように、前記上側電極２１
は中空の部材より形成されており、前記中空部には原料
ガス供給管２２が接続される。一方、前記原料ガス供給
管２２には原料ガス源２３より、所定の原料ガス、例え
ばＳｉＨ₄とＯ₂の混合ガスが流量制御装置２４を介して
供給される。前記上側電極２１の、前記下側電極４に対
する対向面上には、処理ガスの均一な拡散を促進するた
め、多数の小孔を有するバッフル板２５が配設され、さ
らに前記バッフル板２５の下方には多数の小孔２６を形
成された板状の原料ガス導入部２７が配設されている。
また、前記処理容器２の下方には、真空ポンプを含む排
気系に連通する排気口３１が設けられ、前記処理室２
を、所定の、例えば２０ｍＴｏｒｒの内圧に減圧する。

【００２６】さらに、前記処理室２の一方の側壁面には
ゲートバルブ３２を介してロードロック室３３が形成さ
れ、前記ロードロック室３３中には搬送アーム３４を備
えた搬送機構３５が設けられている。

【００２７】図６は図４のプラズマＣＶＤ装置１におい
て、前記制御装置１Ａにより実行されるＳｉ基板上への
ＳｉＯ₂膜の堆積シーケンスを示す。

【００２８】図６を参照するに、ステップ１においてＳ
ｉ基板が前記ゲートバルブ３２を介して前記ロードロッ
ク室３３から導入され、前記静電チャック８上に前記被
処理基板Ｗとして保持される。この状態では前記静電チ
ャック８は先の図５（Ａ）の状態にあり、前記プッシャ
ーピン８Ａは下げられている。この状態を、図６では０
ｍｍ位置として示す。さらに前記被処理基板Ｗが前記静
電チャック８上に保持された状態で前記可変直流電源１
１が前記制御装置１Ａの制御により約５００Ｖの駆動電
圧を生じるように駆動され、前記被処理基板Ｗは前記静
電チャック８上に吸着される。

【００２９】さらに前記ステップ１においては前記処理
容器内圧を５Ｐａまで減圧し、電極間隔を３０ｍｍに設
定した状態で前記上部電極２１に前記高周波電源２９か
ら２０００Ｗの高周波パワーを供給し、さらに前記下部
電極４に前記低周波電源１８から１０００Ｗの低周波パ
ワーを供給することにより、前記処理容器２の内部にプ
ラズマを形成する。前記ステップ１においては、このよ
うにプラズマを形成した状態で前記原料ガス源２３から
前記処理容器２中に、前記上部電極２１および原料ガス
導入部２７を介してＳｉＨ₄ガス，Ｏ₂ガスおよびＡｒキ
ャリアガスをそれぞれ４０ＳＣＣＭ，８０ＳＣＣＭおよ
び４０ＳＣＣＭの流量で導入し、前記静電チャック８上
に保持されたＳｉ基板Ｗの表面にＳｉＯ₂膜をプラズマ
ＣＶＤ工程により堆積する。

【００３０】ステップ１においては、さらに前記静電チ
ャック８上に保持された被処理基板Ｗの温度を制御する
ために、前記伝熱ガス管１３より、Ｈｅガスが１００Ｐ
ａの圧力で供給され、前記被処理基板Ｗは３５０〜４５
０°Ｃの温度に制御される。

【００３１】ステップ１の工程を約１８０秒間継続した
後、前記プラズマＣＶＤ装置１の状態はステップ２に遷
移し、前記ＳｉＨ₄ガスとＯ₂ガスの供給が遮断される。
その結果、前記被処理基板Ｗ上へのＳｉＯ₂膜の堆積は
終了する。

【００３２】一方前記ステップ２においては、前記処理
容器２中へのＡｒプラズマガスの供給および前記上側電
極２１への高周波パワーの供給はステップ１と同様に継
続され、その結果前記処理容器２中においては前記被処
理基板Ｗ表面においてプラズマが維持され、前記ＳｉＯ
₂膜表面に前記プラズマＣＶＤ工程の際に蓄積した電荷
は、前記プラズマを介して散逸する。すなわち、前記ス
テップ２は、前記被処理基板Ｗの除電工程となる。ステ
ップ２においては、前記静電チャック８はステップ１と
同様に駆動され、従ってステップ２の除電工程において
は、前記被処理基板Ｗは前記静電チャック８に吸着され
た状態にある。また前記ステップ２では、前記静電チャ
ック８へのＨｅガスの供給が継続されている一方で、前
記下側電極４への低周波パワーの供給は遮断されてい
る。

【００３３】前記ステップ２は約１０秒間継続され、次
いでステップ３において前記Ｈｅガスの供給が遮断され
る。前記ステップ３においてはプラズマおよび静電チャ
ック８の駆動は前記ステップ２と同様に継続され、その
結果さらに前記被処理基板Ｗの除電が継続される。

【００３４】前記ステップ３の除電工程は約１５秒間継
続され、さらに次のステップ４において前記静電チャッ
ク８の駆動電圧が、前記制御装置１Ａが前記可変直流電
源を制御することにより、ゼロに設定される。この状態
においても前記上側電極２１には高周波パワーが供給さ
れており、その結果前記被処理基板Ｗの除電が継続され
る。

【００３５】前記ステップ４は約５秒間継続され、続い
てステップ５において前記プッシャーピン８Ａが前記駆
動モータ８Ｂにより上昇させられる。その結果、前記静
電チャック８の状態は、先の図５（Ａ）の状態から図５
（Ｂ）の状態に変化する。

【００３６】前記ステップ４においては前記処理容器２
中へのＡｒプラズマガスの供給および上側電極２１への
高周波パワーの供給が継続され、その結果、前記プッシ
ャーピンの作用により、前記静電チャック８と前記被処
理基板Ｗとの間にわずかでも隙間ができると、プラズマ
中の荷電粒子がかかる隙間に侵入し、前記被処理基板Ｗ
の帯電を中和する。このため、前記被処理基板Ｗの帯電
は表面の側からのみならず裏面の側からも解消し、前記
被処理基板Ｗの静電チャック８への吸着は、実質的に完
全に解消される。この場合、前記被処理基板Ｗは表面の
みならず裏面もＳｉＯ₂膜で覆われていてよい。

【００３７】前記ステップ５は前記プッシャーピン８Ａ
を約５ｍｍ上昇させた状態で、すなわち前記被処理基板
Ｗが前記静電チャック８から約５ｍｍ上方に持ち上げら
れた状態で約５秒間継続され、その後ステップ６におい
て前記上側電極２１への高周波パワーの供給が遮断され
る。これに伴い、前記被処理基板Ｗ表面におけるプラズ
マも停止し、前記プラズマＣＶＤ装置１は、前記被処理
基板を取り出し得る状態になる。

【００３８】すなわち、前記ステップ６において前記被
処理基板Ｗは、前記搬送機構３５の搬送アーム３４によ
り、前記ゲートバルブ３２を通ってロードロック室３３
へと移される。

【００３９】このように、本実施例においては前記被処
理基板Ｗの表面にＳｉＯ₂膜がプラズマＣＶＤ工程によ
り形成される場合であっても、プラズマを形成した状態
で前記被処理基板Ｗを前記静電チャック８から持ち上げ
ることにより、除電が不完全な基板Ｗがプッシャーピン
８Ａ上で跳躍して損傷する問題を回避することが可能に
なる。その際、図７（Ａ）に示すように、前記被処理基
板Ｗは、ＳｉＯ₂膜を片面のみに形成されたＳｉ基板で
あっても、あるいは図７（Ｂ）に示すようにＳｉＯ₂膜
ｏｘを両面に有するＳｉ基板であってもよい。ただし図
７（Ａ），（Ｂ）中、先に説明した部分に対応する部分
には同一の参照符号を付し、説明波省略する。

【００４０】さらに、本実施例において前記被処理基板
Ｗ上に形成される絶縁膜は前記ＳｉＯ₂膜に限定される
ものではなく、ＳｉＯＮ膜、ＳｉＯＦ膜、ＳｉＮ膜、Ｓ
ｉＣ膜、ＢＮ膜、ＣＮ膜、ＣＦ膜等であってもよい。

【００４１】さらに前記静電チャック８を構成するセラ
ミック層８ａ，８ｂは、３５０〜４５０°Ｃの基板温度
に耐え、プラズマを使ったクリーニング工程に耐えるも
のであれば、ＡｌＮ・ＴｉＮ焼結体に限定されるもので
はなく、Ａｌ₂Ｏ₃，ＡｌＮ，ＳｉＮあるいはＢＮ等によ
り形成してもよい。これら前記セラミック層８ａ，８ｂ
を構成するセラミック材料は、ジョンセン・ラーベック
力による静電吸着が支配的になる１０¹⁰Ω・ｃｍ以下の
体積抵抗率を有するのが好ましい。

【００４２】なお、以上の説明は、図４に示す平行平板
型のプラズマＣＶＤ装置１を元に説明したが、本発明は
かかる特定の構成のプラズマＣＶＤ装置に限定されるも
のではなく、ＥＣＲ型あるいはＩＣＰ型のプラズマ発生
部を備えたプラズマＣＶＤ装置においても同様に適用が
可能である。

【００４３】さらに、本発明は静電チャックおよびプラ
ズマ発生部を有していることを前提に、プラズマＣＶＤ
装置以外の一般的なＣＶＤ装置等の気相堆積装置に対し
ても適用が可能である。 ［第２実施例］図８は、本発明による静電チャックの除
電工程を使った半導体装置の製造工程を説明するフロー
チャートである。

【００４４】図８を参照するに、ステップＳ１１におい
て被処理基板Ｗが図４のプラズマＣＶＤ装置１中に導入
され、前記静電チャック８上に載置される。

【００４５】ステップＳ１２において前記可変直流電源
１１が駆動され、その結果前記被処理基板Ｗは前記静電
チャック８上に吸着される。

【００４６】次いでステップＳ１３において前記保持台
４中の熱源５が駆動され、前記被処理基板Ｗの温度が３
５０〜４５０°Ｃの範囲に設定され、ステップＳ１４に
おいて前記高周波電源２９および低周波電源１８が駆動
され、前記処理室２中にプラズマが形成される。

【００４７】さらにステップＳ１５において前記処理室
２に前記ガス源２３からＳｉＨ₄ガスおよびＯ₂ガスが、
Ａｒキャリアガスと共に導入され、前記被処理基板Ｗ上
にＳｉＯ₂膜が堆積される。このステップＳ１５におい
て他の原料ガスを使うことにより、前記被処理基板Ｗ上
にＳｉＯ₂膜の代わりにＳｉＯＦ膜、ＳｉＮ膜、ＳｉＣ
膜、ＢＮ膜、ＣＮ膜、ＣＦ膜等を堆積することもでき
る。

【００４８】次にステップＳ１６において前記図６のス
テップ１〜６を順次実行し、前記被処理基板Ｗを除電す
る。

【００４９】ステップＳ１６において前記被処理基板Ｗ
の除電をプラズマを形成した状態でプッシャーピン８Ａ
を駆動することで実行することにより、除電が効果的に
実行され、被処理基板Ｗの損傷が回避されると同時に、
半導体装置の製造スループットが向上する。

【００５０】以上、本発明を好ましい実施例について説
明したが、本発明はかかる特定の実施例に限定されるも
のではなく、特許請求の範囲に記載した要旨内において
様々な変形・変更が可能である。

【００５１】

【発明の効果】本発明によれば、被処理基板上への絶縁
膜の堆積の後の除電工程において、プラズマを維持した
まま静電チャックのプッシャーピンを駆動することによ
り、前記被処理基板の両面あるいは片面が絶縁膜により
覆われている場合であっても前記被処理基板の除電を効
果的に行うことができ、プッシャーピンを駆動する際に
帯電した基板が跳躍して損傷する問題を回避することが
できる。また半導体装置の製造スループットが向上す
る。

【図面の簡単な説明】

【図１】従来の静電チャックの構成を示す図である。

【図２】従来の静電チャックの問題点を説明する図であ
る。

【図３】本発明の原理を説明する図である。

【図４】本発明の第１実施例によるプラズマＣＶＤ装置
の構成を示す図である。

【図５】（Ａ），（Ｂ）は図４のプラズマＣＶＤ装置に
おける静電チャックの状態を示す図である。

【図６】図１のプラズマＣＶＤ装置を使って行われる除
電工程の詳細を説明する図である。

【図７】（Ａ），（Ｂ）は、図１のプラズマＣＶＤ装置
において処理される基板の例を示す図である。

【図８】本発明の第２実施例による半導体装置の製造工
程を説明する図である。

【符号の説明】

１ プラズマエッチング装置 １Ａ 制御装置 ２ 処理室 ４，１０４ 下側電極 ５ 熱源 ８，１００ 静電チャック ８ａ，８ｂ，１０３ 絶縁層 ８ｃ，１００ 電極 ９ リード線 １０ フィルタ １２ 溝 １３ Ｈｅガス導入口 １１，１０１Ａ 可変直流電源 １７ 下側インピーダンス整合器 １８ 低周波電源 １９ 電力検出器 ２１ 上側電極 ２３ ガス源 ２４ 流量制御装置 ２６ 小孔 ２７ 原料ガス導入部 ２８ 上側インピーダンス整合器 ２９ 高周波電源 ３０ 電力検出器 ３２ ゲートバルブ ３３ ロードロック室 ３４ 搬送アーム ３５ 搬送機構 １０５，Ｗ 被処理基板 １０５Ａ，ｏｘ 絶縁膜

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F031 CA02 HA02 HA16 HA33 HA35 HA37 HA39 MA28 PA21 5F045 AA08 AB06 AB31 AB32 AB33 AB34 AC01 AC11 AC17 AD07 AD08 AE17 BB16 EB08 EF20 EG01 EH05 EH07 EH14 EH20 EM05 EM09 EM10 EN04 HA11

Claims (16)

【特許請求の範囲】
1. 【請求項１】 静電チャック上にて処理された被処理基
   板を除電する基板除電方法であって、 静電チャック上に静電吸着された被処理基板に対して絶
   縁膜を形成する工程の後、前記静電チャックによる前記
   被処理基板の静電吸着を解除する工程と、 前記静電チャック中に設けられた可動部材を駆動して、
   前記被処理基板を前記静電チャックから持ち上げる工程
   とよりなり、 前記被処理基板を前記静電チャックから持ち上げる工程
   は、プラズマの存在下において実行されることを特徴と
   する基板除電方法。
2. 【請求項２】 前記絶縁膜を形成する工程は、３５０〜
   ４５０°Ｃの温度で実行されることを特徴とする請求項
   １記載の基板除電方法。
3. 【請求項３】 前記静電チャックは、１０¹⁰Ω・ｃｍ以
   下の体積抵抗率を有する絶縁材料よりなる基板保持台
   と、前記基板保持台中に埋設された電極とよりなること
   を特徴とする請求項１または２記載の基板除電方法。
4. 【請求項４】 前記基板保持台を構成する前記絶縁材料
   は、プラズマ処理に対して耐性を有するセラミックより
   なることを特徴とする請求項１から３のうち、いずれか
   一項記載の基板除電方法。
5. 【請求項５】 前記セラミックは、ＡｌＮ・ＴｉＮ焼結
   体よりなることを特徴とする請求項４記載の基板除電方
   法。
6. 【請求項６】 前記被処理基板上に絶縁膜を形成する工
   程は、前記被処理基板上に前記絶縁膜として、Ｓｉ
   Ｏ₂，ＳｉＯＮ，ＳｉＯＦ，ＳｉＮ，ＳｉＣ，ＢＮ．Ｃ
   ＮおよびＣＦのいずれか一つよりなる膜を形成すること
   を特徴とする請求項１〜５のうち、いずれか一項記載の
   基板除電方法。
7. 【請求項７】 前記前記被処理基板を前記静電チャック
   から持ち上げる工程は、前記被処理基板を前記静電チャ
   ックから数ミリメートルの距離持ち上げ、保持する工程
   を含むことを特徴とする請求項１〜６のうち、いずれか
   一項記載の基板除電方法。
8. 【請求項８】 処理室と、前記処理室中に配設された静
   電チャックと、前記処理室中に原料ガスを導入する原料
   ガス導入部と、前記処理室中においてプラズマを形成す
   るプラズマ形成部と、前記静電チャックおよび前記原料
   ガス導入部および前記プラズマ形成部を制御する制御装
   置とよりなる気相堆積装置において、 前記静電チャックは絶縁材料よりなる基板保持台と、前
   記基板保持台中に形成された電極と、前記基板保持台中
   に上下動可能に形成され、前記基板保持台上に保持され
   ている被処理基板を持ち上げる可動部材とよりなり、 前記基板保持台はプラズマ処理および３５０〜４５０°
   Ｃの処理温度に対する耐性を有するセラミック焼結体よ
   りなり、 前記制御装置は、前記可動部材を駆動して前記被処理基
   板を前記基板保持台から持ち上げる工程の際に前記処理
   室中にプラズマが形成されるように前記プラズマ形成部
   を制御し、 さらに前記制御装置は、前記被処理基板が、前記処理室
   中に前記プラズマが形成された状態で前記基板保持台か
   ら持ち上げられて保持されるように前記可動部材を制御
   することを特徴とする気相堆積装置。
9. 【請求項９】 前記セラミックは、１０¹⁰Ω・ｃｍ以下
   の体積抵抗率を有することを特徴とする請求項８記載の
   気相堆積装置。
10. 【請求項１０】 前記セラミックは、ＡｌＮ・ＴｉＮ焼
    結体よりなることを特徴とする請求項８または９記載の
    気相堆積装置。
11. 【請求項１１】 処理室と、前記処理室中に設けられた
    静電チャックとを有する基板処理装置中において実行さ
    れる半導体装置の製造方法であって、 被処理基板を前記処理室中に導入し、前記静電チャック
    上に載置する工程と、 前記静電チャックを駆動し、前記被処理基板を前記静電
    チャックに吸着する工程と、 前記被処理基板を昇温する工程と、 前記昇温された被処理基板上に絶縁膜を形成する工程
    と、 前記絶縁膜形成工程の後、前記静電チャックの駆動を消
    勢する工程と、 前記被処理基板を前記静電チャックから持ち上げる工程
    とよりなり、前記被処理基板を前記静電チャックから持
    ち上げる工程は、前記処理室中にプラズマを形成した状
    態で行われることを特徴とする半導体装置の製造方法。
12. 【請求項１２】 前記被処理基板を昇温する工程は、前
    記被処理基板を３５０〜４５０°Ｃの範囲の基板温度に
    昇温することを特徴とする請求項１１記載の半導体装置
    の製造方法。
13. 【請求項１３】 前記静電チャックは、１０¹⁰Ω・ｃｍ
    以下の体積抵抗率を有する絶縁材料よりなる保持台と、
    前記保持台中に埋設された電極とよりなることを特徴と
    する請求項１１または１２記載の半導体装置の製造方
    法。
14. 【請求項１４】 前記保持台を構成する前記絶縁材料
    は、プラズマ処理と３５０〜４５０°Ｃの処理温度とに
    対して耐性を有するセラミック焼結体よりなることを特
    徴とする請求項１１〜１３のうち、いずれか一項記載の
    半導体装置の製造方法。
15. 【請求項１５】 前記セラミックスは、ＡｌＮ・ＴｉＮ
    焼結体よりなることを特徴とする請求項１１〜１４のう
    ち、いずれか一項記載の半導体装置の製造方法。
16. 【請求項１６】 前記絶縁膜を形成する工程は、前記被
    処理基板上に前記絶縁膜として、ＳｉＯ₂，ＳｉＯＮ，
    ＳｉＯＦ，ＳｉＮ，ＳｉＣ，ＢＮ．ＣＮおよびＣＦのい
    ずれか一つよりなる膜を形成することを特徴とする請求
    項１１〜１４のうち、いずれか一項記載の半導体装置の
    製造方法。