JP2002134489A - Method for destaticizing substrate, vapor depositing device and method for manufacturing semiconductor device - Google Patents
Method for destaticizing substrate, vapor depositing device and method for manufacturing semiconductor deviceInfo
- Publication number
- JP2002134489A JP2002134489A JP2000326103A JP2000326103A JP2002134489A JP 2002134489 A JP2002134489 A JP 2002134489A JP 2000326103 A JP2000326103 A JP 2000326103A JP 2000326103 A JP2000326103 A JP 2000326103A JP 2002134489 A JP2002134489 A JP 2002134489A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrostatic chuck
- processed
- plasma
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は一般に半導体装置に
係り、特に基板の除電方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention generally relates to a semiconductor device, and more particularly, to a method for removing electricity from a substrate.
【０００２】半導体装置の製造工程では、被処理基板を
静電チャックにより保持して様々な処理がなされる。か
かる処理にはプラズマＣＶＤ処理あるいはプラズマエッ
チング処理、スパッタ処理、熱ＣＶＤ処理等が含まれ
る。In a semiconductor device manufacturing process, various processes are performed while a substrate to be processed is held by an electrostatic chuck. Such processing includes plasma CVD processing, plasma etching processing, sputtering processing, thermal CVD processing, and the like.
【０００３】[0003]
【従来の技術】図１は従来のプラズマエッチング装置等
の基板処理装置において一般的に使われている静電チャ
ック１００の構成を示す。2. Description of the Related Art FIG. 1 shows a configuration of an electrostatic chuck 100 generally used in a substrate processing apparatus such as a conventional plasma etching apparatus.
【０００４】図１を参照するに、前記静電チャック１０
０は直流高圧電源１０１Ａにより駆動される電極板１０
１を含み、前記電極板１０１はポリイミド等の耐熱誘電
体材料よりなる保持台１０３中に埋め込まれている。一
方、前記保持台１０３は、前記プラズマエッチング装置
の下部電極１０４上に形成される。Referring to FIG. 1, the electrostatic chuck 10
0 denotes an electrode plate 10 driven by a DC high-voltage power supply 101A.
The electrode plate 101 is embedded in a holding table 103 made of a heat-resistant dielectric material such as polyimide. Meanwhile, the holding table 103 is formed on the lower electrode 104 of the plasma etching apparatus.
【０００５】前記保持台１０３は被処理基板１０５を保
持し、前記被処理基板１０５は前記直流高圧電源１０１
Ａを駆動することにより、前記電極板１０１が形成する
クーロン力により、あるいはジョンセン・ラーベック
（Johnsen-Rahbek）力により、前記保持台１０３に吸引
される。ジョンセン・ラーベック力は基板１０５と前記
保持台１０３を構成する誘電体との間の微小な隙間の帯
電により発生し、前記保持台１０３を構成する誘電体の
体積固有抵抗値が小さい場合に支配的である。一方前記
体積固有抵抗値が大きい場合には、クーロン力が支配的
となる。The holding table 103 holds a substrate 105 to be processed, and the substrate 105 is
By driving A, the holding table 103 is attracted by the Coulomb force formed by the electrode plate 101 or by the Johnsen-Rahbek force. The Johnsen-Rahbek force is generated by the charging of a minute gap between the substrate 105 and the dielectric constituting the holding table 103, and is dominant when the volume resistivity of the dielectric forming the holding table 103 is small. It is. On the other hand, when the volume specific resistance is large, the Coulomb force becomes dominant.
【０００６】さらに図１の静電チャック１０１は、前記
被処理基板１０５の処理が終了した後に前記被処理基板
１０５を前記保持台１０３から取り外すために、前記保
持台１０３中に前記被処理基板１０５に係合するよう
に、プッシャーピン１０６が、上下方向に移動可能に形
成されている。前記プッシャーピン１０６が前記被処理
基板１０５に係合することにより、前記被処理基板１０
５の帯電が解消され、さらに前記プッシャーピン１０６
を上昇させることにより、前記被処理基板１０５は前記
保持台１０４上から上方に持ち上げられる。Further, the electrostatic chuck 101 shown in FIG. 1 is provided in the holding table 103 so as to remove the substrate 105 from the holding table 103 after the processing of the substrate 105 is completed. The pusher pin 106 is formed so as to be able to move in the vertical direction so as to engage with. When the pusher pins 106 engage with the substrate 105, the substrate 10
5 is eliminated, and the pusher pin 106
The substrate to be processed 105 is lifted up from above the holding table 104 by raising the height.
【０００７】[0007]
【発明が解決しようとする課題】このような従来の静電
チャック１００を有する基板処理装置において、表面に
絶縁膜を有する基板を前記被処理基板１０５として処理
した場合、基板１０５表面の絶縁膜が帯電しているため
単に前記プッシャーピン１０６を前記基板１０５に係合
させても帯電は解消せず、このため基板１０５を保持台
１０３から持ち上げるのが困難になることがある。基板
１０５が帯電した状態で前記プッシャーピン１６を駆動
させると、前記基板が跳躍し損傷する危険がある。In a substrate processing apparatus having such a conventional electrostatic chuck 100, when a substrate having an insulating film on the surface is processed as the substrate to be processed 105, the insulating film on the surface of the substrate 105 is removed. Even if the pusher pin 106 is simply engaged with the substrate 105 because of being charged, the charging is not eliminated, and it may be difficult to lift the substrate 105 from the holding table 103. If the pusher pins 16 are driven in a state where the substrate 105 is charged, the substrate may jump and be damaged.
【０００８】このような表面に絶縁膜を有する被処理基
板を静電チャックから離脱させる際には、従来は前記プ
ッシャーピン１０６を駆動する工程に先立ち、基板処理
装置中において基板表面にプラズマを形成し、プラズマ
の導電性を利用して基板表面の電荷を除く工程が行われ
ていた。前記プッシャーピン１０６の駆動工程は、かか
るプラズマ工程の後で行われていた。Conventionally, when a substrate to be processed having an insulating film on its surface is detached from the electrostatic chuck, plasma is formed on the substrate surface in a substrate processing apparatus prior to the step of driving the pusher pin 106. However, a process of removing electric charges on the substrate surface using the conductivity of plasma has been performed. The driving step of the pusher pin 106 has been performed after the plasma step.
【０００９】しかしこのような従来のプラズマを使った
除電工程では基板の除電が不十分な場合が多く、特に基
板の上面あるいは上下面の全面に絶縁膜が形成されてい
る場合、図２に示すように基板の上面においてはプラズ
マを介した除電が有効であっても、下面においては除電
が不完全になりやすい問題点が生じていた。However, in the conventional static elimination process using plasma, static elimination of the substrate is often inadequate, especially when an insulating film is formed on the upper surface or the entire upper and lower surfaces of the substrate, as shown in FIG. As described above, there has been a problem that, even though the static elimination via plasma is effective on the upper surface of the substrate, the static elimination is likely to be incomplete on the lower surface.
【００１０】一方、かかる基板処理装置において被処理
基板表面に絶縁膜をプラズマＣＶＤ工程などの気相堆積
工程により形成する場合には、プラズマエッチング工程
と異なり基板温度を一般に２００°Ｃ以上の高い温度に
設定して基板表面処理を行う必要があり、従って静電チ
ャックも対応する耐熱性を有することが要求される。On the other hand, when an insulating film is formed on the surface of a substrate to be processed by a vapor deposition process such as a plasma CVD process in such a substrate processing apparatus, the substrate temperature is generally raised to a high temperature of 200 ° C. or more, unlike the plasma etching process. It is necessary to perform the substrate surface treatment by setting to, so that the electrostatic chuck is also required to have a corresponding heat resistance.
【００１１】そこで、本発明は上記の課題を解決した新
規で有用な基板の除電方法を提供することを概括的課題
とする。Accordingly, it is a general object of the present invention to provide a new and useful method for removing electricity from a substrate, which solves the above-mentioned problems.
【００１２】本発明のより具体的な課題は、耐熱性を有
する静電チャックを備えた基板処理装置において、前記
静電チャック上に保持された基板を除電する除電方法お
よびかかる除電方法を使った気相堆積装置、さらに半導
体装置の製造方法を提供することにある。[0012] A more specific object of the present invention is to provide a substrate processing apparatus provided with an electrostatic chuck having heat resistance, a method for removing electricity from a substrate held on the electrostatic chuck, and the use of such a method. An object of the present invention is to provide a vapor deposition apparatus and a method for manufacturing a semiconductor device.
【００１３】[0013]
【課題を解決するための手段】本発明は上記の課題を、
請求項１に記載したように、静電チャック上にて処理さ
れた被処理基板を除電する基板除電方法であって、静電
チャック上に静電吸着された被処理基板に対して絶縁膜
を形成する工程の後、前記静電チャックによる前記被処
理基板の静電吸着を解除する工程と、前記静電チャック
中に設けられた可動部材を駆動して、前記被処理基板を
前記静電チャックから持ち上げる工程とよりなり、前記
被処理基板を前記静電チャックから持ち上げる工程は、
プラズマの存在下において実行されることを特徴とする
基板除電方法により、または請求項２に記載したよう
に、前記絶縁膜を形成する工程は、３５０〜４５０°Ｃ
の温度で実行されることを特徴とする請求項１記載の基
板除電方法により、または請求項３に記載したように、
前記静電チャックは、１０10Ω・ｃｍ以下の体積抵抗率
を有する絶縁材料よりなる基板保持台と、前記基板保持
台中に埋設された電極とよりなることを特徴とする請求
項１または２記載の基板除電方法により、または請求項
４に記載したように、前記基板保持台を構成する前記絶
縁材料は、プラズマ処理に対して耐性を有するセラミッ
クよりなることを特徴とする請求項１〜３のうちいずれ
か一項記載の基板除電方法により、または請求項５に記
載したように、前記セラミックは、ＡｌＮ・ＴｉＮ焼結
体よりなることを特徴とする請求項４記載の基板除電方
法により、または請求項６に記載したように、前記被処
理基板上に絶縁膜を形成する工程は、前記被処理基板上
に前記絶縁膜として、ＳｉＯ2，ＳｉＯＮ，ＳｉＯＦ，
ＳｉＮ，ＳｉＣ，ＢＮ．ＣＮおよびＣＦのいずれか一つ
よりなる膜を形成することを特徴とする請求項１〜５の
うち、いずれか一項記載の基板除電方法により、または
請求項７に記載したように、前記前記被処理基板を前記
静電チャックから持ち上げる工程は、前記被処理基板を
前記静電チャックから数ミリメートルの距離持ち上げ、
保持する工程を含むことを特徴とする請求項１〜６のう
ち、いずれか一項記載の基板除電方法により、または請
求項８に記載したように、処理室と、前記処理室中に配
設された静電チャックと、前記処理室中に原料ガスを導
入する原料ガス導入部と、前記処理室中においてプラズ
マを形成するプラズマ形成部と、前記静電チャックおよ
び前記原料ガス導入部および前記プラズマ形成部を制御
する制御装置とよりなる気相堆積装置において、前記静
電チャックは絶縁材料よりなる基板保持台と、前記基板
保持台中に形成された電極と、前記基板保持台中に上下
動可能に形成され、前記基板保持台上に保持されている
被処理基板を持ち上げる可動部材とよりなり、前記基板
保持台はプラズマ処理および３５０〜４５０°Ｃの処理
温度に対する耐性を有するセラミック焼結体よりなり、
前記制御装置は、前記可動部材を駆動して前記被処理基
板を前記基板保持台から持ち上げる工程の際に前記処理
室中にプラズマが形成されるように前記プラズマ形成部
を制御し、さらに前記制御装置は、前記被処理基板が、
前記処理室中に前記プラズマが形成された状態で前記基
板保持台から持ち上げられて保持されるように前記可動
部材を制御することを特徴とする気相堆積装置により、
または請求項９に記載したように、前記セラミックは、
１０10Ω・ｃｍ以下の体積抵抗率を有することを特徴と
する請求項８記載の気相堆積装置により、または請求項
１０に記載したように、前記セラミックは、ＡｌＮ・Ｔ
ｉＮ焼結体よりなることを特徴とする請求項８または９
記載の気相堆積装置により、または請求項１１に記載し
たように、処理室と、前記処理室中に設けられた静電チ
ャックとを有する基板処理装置中において実行される半
導体装置の製造方法であって、被処理基板を前記処理室
中に導入し、前記静電チャック上に載置する工程と、前
記静電チャックを駆動し、前記被処理基板を前記静電チ
ャックに吸着する工程と、前記被処理基板を昇温する工
程と、前記昇温された被処理基板上に絶縁膜を形成する
工程と、前記絶縁膜形成工程の後、前記静電チャックの
駆動を消勢する工程と、前記被処理基板を前記静電チャ
ックから持ち上げる工程とよりなり、前記被処理基板を
前記静電チャックから持ち上げる工程は、前記処理室中
にプラズマを形成した状態で行われることを特徴とする
半導体装置の製造方法により、または請求項１２に記載
したように、前記被処理基板を昇温する工程は、前記被
処理基板を３５０〜４５０°Ｃの範囲の基板温度に昇温
する工程を含むことを特徴とする請求項１１記載の半導
体装置の製造方法により、または請求項１３に記載した
ように、前記静電チャックは、１０10Ω・ｃｍ以下の体
積抵抗率を有する絶縁材料よりなる保持台と、前記保持
台中に埋設された電極とよりなることを特徴とする請求
項１１または１２記載の半導体装置の製造方法により、
または請求項１４に記載したように、前記保持台を構成
する前記絶縁材料は、プラズマ処理と３５０〜４５０°
Ｃの処理温度とに対して耐性を有するセラミック焼結体
よりなることを特徴とする請求項１１〜１３のうち、い
ずれか一項記載の半導体装置の製造方法により、または
請求項１５に記載したように、前記セラミックスは、Ａ
ｌＮ・ＴｉＮ焼結体よりなることを特徴とする請求項１
１〜１４のうち、いずれか一項記載の半導体装置の製造
方法により、または請求項１６に記載したように、前記
絶縁膜を形成する工程は、前記被処理基板上に前記絶縁
膜として、ＳｉＯ 2，ＳｉＯＮ，ＳｉＯＦ，ＳｉＮ，Ｓ
ｉＣ，ＢＮ．ＣＮおよびＣＦのいずれか一つよりなる膜
を形成することを特徴とする請求項１１〜１５のうち、
いずれか一項記載の半導体装置の製造方法により、解決
する。 ［作用］図３は本発明の原理を示す。ただし図３中、図
１に対応する部分には対応する参照符号を付し、説明を
省略する。The present invention solves the above problems,
Processed on an electrostatic chuck as claimed in claim 1
A method for removing static electricity from a substrate to be processed, comprising:
Insulation film on the substrate to be processed electrostatically adsorbed on the chuck
After the step of forming
Releasing electrostatic chuck of the processing substrate, and the electrostatic chuck
The movable member provided therein is driven to move the substrate to be processed.
Lifting from the electrostatic chuck,
The step of lifting the substrate to be processed from the electrostatic chuck,
Characterized in that it is performed in the presence of a plasma
By the method for removing the substrate or as described in claim 2
The step of forming the insulating film is performed at 350 to 450 ° C.
2. The group according to claim 1, wherein the temperature is set at a temperature of
By a plate neutralization method or as described in claim 3,
The electrostatic chuck is 10TenΩ · cm or less volume resistivity
A substrate holder made of an insulating material having:
Claims characterized by comprising an electrode buried in the platform
Item 1. The method for removing a substrate according to Item 1 or 2, or
As described in the item 4, the above-mentioned insulator constituting the substrate holding table is provided.
The edge material is a ceramic that is resistant to plasma treatment.
Any one of claims 1 to 3, wherein
The method according to any one of claims 1 to 5, or the method according to claim 5,
As mentioned, the ceramic is made of AlN / TiN sintered
5. The method for neutralizing a substrate according to claim 4, wherein the substrate is made of a body.
By said method or as claimed in claim 6,
Forming an insulating film on the substrate to be processed,
SiO2 as the insulating filmTwo, SiON, SiOF,
SiN, SiC, BN. Any one of CN and CF
6. A film according to claim 1, wherein a film is formed.
Among them, according to the method for removing the substrate according to any one of the above, or
As described in claim 7, the substrate to be processed is
The step of lifting from the electrostatic chuck includes:
Lifting a distance of a few millimeters from the electrostatic chuck,
7. The method according to claim 1, further comprising the step of holding.
That is, according to the substrate static elimination method described in any one of the above, or
As described in claim 8, the processing chamber and the processing chamber are arranged in the processing chamber.
And a source gas introduced into the processing chamber.
Source gas inlet and the plasma in the processing chamber.
A plasma forming unit for forming a mask,
And controls the source gas introduction section and the plasma formation section
A vapor deposition apparatus comprising:
The electric chuck is composed of a substrate holder made of an insulating material and the substrate
The electrodes formed in the holding table and the upper and lower
Movably formed and held on the substrate holding table
A movable member that lifts the substrate to be processed;
Holder is plasma processing and 350-450 ° C processing
It is made of a ceramic sintered body having resistance to temperature,
The control device drives the movable member to control the processing target substrate.
Lifting the plate from the substrate holder during the process
The plasma forming section so that plasma is formed in the chamber.
And the control device further comprises: the substrate to be processed is:
With the plasma formed in the processing chamber, the substrate
The movable so as to be lifted and held from the plate holder
By a vapor phase deposition apparatus characterized by controlling members,
Or as described in claim 9, the ceramic is:
10TenIt has a volume resistivity of Ωcm or less.
A gas phase deposition apparatus according to claim 8, or claim
As described in 10, the ceramic is made of AlN.T
10. An iN sintered body, comprising:
12. A gas phase deposition apparatus as claimed in claim 11, or as claimed in claim 11.
As described above, the processing chamber is provided with an electrostatic switch provided in the processing chamber.
And a half performed in the substrate processing apparatus having the
A method for manufacturing a conductor device, comprising:
And placing it on the electrostatic chuck.
By driving the electrostatic chuck, the substrate to be processed is
A step of adsorbing the substrate and a step of raising the temperature of the substrate to be processed.
Forming an insulating film on the heated substrate to be processed.
And after the insulating film forming step,
Deactivating the driving; and
Lifting the substrate from the
The step of lifting from the electrostatic chuck is performed in the processing chamber.
Characterized in that it is performed in a state where plasma is formed on the surface
13. A method for manufacturing a semiconductor device or according to claim 12.
As described above, the step of raising the temperature of the substrate to be processed
The temperature of the processed substrate is raised to a substrate temperature in the range of 350 to 450 ° C.
The semiconductor device according to claim 11, further comprising:
A method for manufacturing a body device, or according to claim 13.
As described above, the electrostatic chuck hasTenΩ ・ cm or less body
A holder made of an insulating material having a product resistivity;
Claims characterized by comprising an electrode buried in the platform
The method for manufacturing a semiconductor device according to item 11 or 12,
Alternatively, the holding table is configured as described in claim 14.
The insulating material to be used is a plasma treatment and 350-450 °
Ceramic sintered body resistant to C processing temperature
14. The method according to claim 11, wherein
The method for manufacturing a semiconductor device according to any one of the preceding claims, or
As described in claim 15, the ceramic is A
2. A 1N / TiN sintered body.
15. Manufacturing of the semiconductor device according to any one of 1 to 14
By the method or as described in claim 16,
The step of forming an insulating film includes forming the insulating film on the substrate to be processed.
SiO as a film Two, SiON, SiOF, SiN, S
iC, BN. Film consisting of any one of CN and CF
And forming:
A solution is provided by the method of manufacturing a semiconductor device according to any one of the above.
I do. FIG. 3 shows the principle of the present invention. However, in FIG.
The parts corresponding to 1 are denoted by the corresponding reference numerals, and the description thereof will be omitted.
Omitted.
【００１４】図３を参照するに、本発明においては、前
記被処理基板１０５をプッシャーピン１０６により、前
記保持台１０３から持ち上げる操作を、前記被処理基板
周辺にプラズマが形成された条件下において実行する。
かかる構成によれば、前記基板保持台１３と前記被処理
基板１５との間にわずかでも隙間が生じたならは、前記
プラズマを構成する荷電粒子はかかる隙間に侵入し、そ
の結果前記被処理基板１５の表面、すなわち上側表面の
電荷のみならず、裏面、すなわち下側表面の電荷も中和
される。Referring to FIG. 3, in the present invention, the operation of lifting the substrate 105 from the holding table 103 by a pusher pin 106 is performed under the condition that plasma is formed around the substrate. I do.
According to such a configuration, if even a slight gap is formed between the substrate holding table 13 and the substrate to be processed 15, the charged particles constituting the plasma enter the gap, and as a result, the substrate to be processed The charge on the back surface, ie, the lower surface, as well as the charge on the front surface, ie, the upper surface, is neutralized.
【００１５】かかる中和作用により、前記被処理基板は
表面が絶縁膜で覆われ、しかも前記絶縁膜が帯電してい
る場合でも帯電が速やかに解除され、従って前記被処理
基板は前記プッシャーピンにより、破損することなく前
記基板保持台から持ち上げられる。Due to the neutralizing action, the surface of the substrate to be processed is covered with an insulating film, and even if the insulating film is charged, the charging is quickly released. Therefore, the substrate to be processed is moved by the pusher pin. , Without being damaged.
【００１６】[0016]
【発明の実施の形態】［第１実施例］図４は本発明の第
１実施例による平行平板型プラズマＣＶＤ装置１の構成
を示す。[First Embodiment] FIG. 4 shows a configuration of a parallel plate type plasma CVD apparatus 1 according to a first embodiment of the present invention.
【００１７】図４を参照するに、プラズマＣＶＤ装置１
は、アルミニウム等の導電性材料よりなる処理容器２を
有し、前記処理容器２中にはモータ等の昇降機構３によ
り昇降自在なステージ４が設けられる。前記ステージ４
はアルミニウム等よりなる複数の部材より被処理基板Ｗ
を保持するように構成され、内側にヒータ等の熱源５が
形成されている。かかる熱源５を駆動することにより、
前記ステージ４上に保持された被処理基板の処理面温度
が所望の温度、例えば前記被処理基板Ｗ上にＳｉＯ2膜
を形成するのに適した３５０〜４５０°Ｃの温度に設定
される。Referring to FIG. 4, a plasma CVD apparatus 1
Has a processing container 2 made of a conductive material such as aluminum. In the processing container 2, a stage 4 which can be raised and lowered by a lifting mechanism 3 such as a motor is provided. Stage 4
Is a substrate W to be processed from a plurality of members such as aluminum.
And a heat source 5 such as a heater is formed inside. By driving such a heat source 5,
The processing surface temperature of the target substrate held on the stage 4 is set to a desired temperature, for example, a temperature of 350 to 450 ° C. suitable for forming an SiO 2 film on the target substrate W.
【００１８】前記ステージ４は上面中央部に凸部を有す
る円板形状を有し、前記上面には、典型的には前記被処
理基板Ｗと同程度の大きさの静電チャック８が形成され
ている。前記静電チャック８は前記３５０〜４５０°Ｃ
の温度に耐えられ、しかもプラズマを使ったクリーニン
グ工程に耐えられるように好ましくはＡｌＮ・ＴｉＣ等
の絶縁性セラミック焼結体からなる層８ａ，８ｂでタン
グステン電極８ｃを挟持した構成を有し、前記タングス
テン電極８ｃに可変直流電圧源１１からハイカットフィ
ルタ１０およびリード線９を介して直流高電圧を供給す
ることにより、前記ステージ４上に載置された被処理基
板Ｗを、前記セラミック絶縁層８ａに対して静電吸着す
る。図４の構成では、前記可変直流電圧源１１は、前記
プラズマＣＶＤ装置１の全般の動作を制御する制御装置
１Ａにより制御される。The stage 4 has a disk shape having a convex portion at the center of the upper surface, and an electrostatic chuck 8 typically having a size approximately equal to the substrate W to be processed is formed on the upper surface. ing. The electrostatic chuck 8 is used at 350 to 450 ° C.
And a layer 8a, 8b made of an insulating ceramic sintered body such as AlN.TiC so as to sandwich the tungsten electrode 8c so as to withstand the cleaning process using plasma. By supplying a high DC voltage from the variable DC voltage source 11 to the tungsten electrode 8c via the high cut filter 10 and the lead wire 9, the substrate W to be processed mounted on the stage 4 is transferred to the ceramic insulating layer 8a. In contrast, it is electrostatically attracted. In the configuration of FIG. 4, the variable DC voltage source 11 is controlled by a control device 1A that controls the overall operation of the plasma CVD device 1.
【００１９】図示の例では、前記静電チャック８には同
心円状に、伝熱ガス供給孔１２が形成されており、前記
伝熱ガス供給孔１２には伝熱ガス管１３より、Ｈｅなど
の伝熱ガスが供給され、前記伝熱ガスは静電チャック８
と被処理基板Ｗとの間の隙間を充填する。これにより、
ステージ４から被処理基板Ｗへの伝熱効率を高めること
が可能になる。In the illustrated example, a heat transfer gas supply hole 12 is formed concentrically on the electrostatic chuck 8, and the heat transfer gas supply hole 12 is provided with a heat transfer gas pipe 13 through a heat transfer gas pipe 13. A heat transfer gas is supplied, and the heat transfer gas is supplied to the electrostatic chuck 8.
The gap between the substrate and the substrate to be processed W is filled. This allows
It is possible to increase the efficiency of heat transfer from the stage 4 to the substrate W to be processed.
【００２０】さらに図５（Ａ），（Ｂ）に示すように、
前記静電チャック８は前記制御装置１Ａにより制御され
るモータ８Ｂおよび前記モータ８Ｂにより上下動するプ
ッシャーピン８Ａを含み、前記プッシャーピン８Ａは図
５（Ａ）の下降状態において前記静電チャックＷ上の被
処理基板Ｗから離脱するように、また図５（Ｂ）の上昇
状態において前記被処理基板Ｗに係合し、これを前記静
電チャック８上に持ち上げるように設けられる。Further, as shown in FIGS. 5A and 5B,
The electrostatic chuck 8 includes a motor 8B controlled by the control device 1A and a pusher pin 8A that moves up and down by the motor 8B. The pusher pin 8A is placed on the electrostatic chuck W in the lowered state of FIG. 5 (B), and engages with the substrate W to be lifted above the electrostatic chuck 8 in the ascending state of FIG. 5 (B).
【００２１】再び図４を参照するに、前記ステージ４の
回りには、前記静電チャック８上に装着された被処理基
板Ｗを囲むように環状のフォーカスリング１４が配設さ
れる。前記フォーカスリング１４は反応性イオンを引き
寄せない絶縁性または導電性の材料よりなり、反応性イ
オンをその内側の被処理基板Ｗに入射させるように作用
する。さらに、前記ステージ４と処理容器２の内壁の間
には、複数のバッフル孔が形成された排気リング１５
が、前記ステージ４を囲み、さらに前記フォーカスリン
グ１４の外縁に係合するように配設されている。前記排
気リング１５を設けることにより、排気流の流れが整流
され、前記処理室２から処理ガスが均一に排気される。Referring to FIG. 4 again, an annular focus ring 14 is provided around the stage 4 so as to surround the substrate W mounted on the electrostatic chuck 8. The focus ring 14 is made of an insulating or conductive material that does not attract reactive ions, and acts so that the reactive ions are incident on the substrate W to be processed. Further, an exhaust ring 15 having a plurality of baffle holes formed between the stage 4 and the inner wall of the processing vessel 2.
However, it is arranged so as to surround the stage 4 and further engage with the outer edge of the focus ring 14. By providing the exhaust ring 15, the flow of the exhaust gas is rectified, and the processing gas is uniformly exhausted from the processing chamber 2.
【００２２】前記ステージ４には阻止コンデンサを含む
インピーダンス整合器１７を介して低周波電源１８が接
続される。前記被処理基板Ｗ上にＳｉＯ2膜を堆積する
典型的な場合には、前記低周波電源１８は２ＭＨｚの低
周波バイアスを前記ステージ４に印加し、その結果、前
記ステージ４は被処理基板Ｗを担持する下側電極として
機能する。ここで、前記低周波電源１８が形成する低周
波バイアスとは、前記下側電極４に給電されてもプラズ
マの点火を誘起しないような周波数の交流バイアスのこ
とであり、周波数が前記２ＭＨｚに限定されるものでは
ない。A low frequency power supply 18 is connected to the stage 4 via an impedance matching device 17 including a blocking capacitor. In a typical case of depositing a SiO 2 film on the substrate W, the low-frequency power supply 18 applies a low-frequency bias of 2 MHz to the stage 4 so that the stage 4 Function as a lower electrode that carries. Here, the low-frequency bias formed by the low-frequency power supply 18 is an AC bias having a frequency that does not induce plasma ignition even when the power is supplied to the lower electrode 4, and the frequency is limited to 2 MHz. It is not something to be done.
【００２３】一方、前記ステージ４の上方には、前記ス
テージ４に対向するように上側電極２１が約５〜１５０
ｍｍの間隔で離間して形成されている。その際、前記ス
テージ４は前記昇降機構３により上下に昇降自在に形成
されており、前記間隔は、前記昇降機構３を駆動するこ
とにより、前記被処理基板Ｗ上の被処理膜の性質・組成
に応じて自在に調整することができる。On the other hand, an upper electrode 21 is provided above the stage 4 so as to face the stage 4 by about 5-150.
It is formed at a distance of mm. At this time, the stage 4 is formed so as to be able to move up and down by the elevating mechanism 3. Can be adjusted freely.
【００２４】前記上側電極２１には前記下側電極４と同
様に、阻止コンデンサを含むインピーダンス整合器２８
を介して高周波電源２９が接続されており、前記高周波
電源２９は前記処理装置１の動作時に前記上側電極２１
に典型的には６０ＭＨｚの高周波電力を供給する。As with the lower electrode 4, the upper electrode 21 has an impedance matching device 28 including a blocking capacitor.
The high-frequency power supply 29 is connected to the upper electrode 21 when the processing apparatus 1 is operating.
Is typically supplied with a high frequency power of 60 MHz.
【００２５】図４よりわかるように、前記上側電極２１
は中空の部材より形成されており、前記中空部には原料
ガス供給管２２が接続される。一方、前記原料ガス供給
管２２には原料ガス源２３より、所定の原料ガス、例え
ばＳｉＨ4とＯ2の混合ガスが流量制御装置２４を介して
供給される。前記上側電極２１の、前記下側電極４に対
する対向面上には、処理ガスの均一な拡散を促進するた
め、多数の小孔を有するバッフル板２５が配設され、さ
らに前記バッフル板２５の下方には多数の小孔２６を形
成された板状の原料ガス導入部２７が配設されている。
また、前記処理容器２の下方には、真空ポンプを含む排
気系に連通する排気口３１が設けられ、前記処理室２
を、所定の、例えば２０ｍＴｏｒｒの内圧に減圧する。As can be seen from FIG. 4, the upper electrode 21
Is formed of a hollow member, and a raw material gas supply pipe 22 is connected to the hollow portion. On the other hand, a predetermined source gas, for example, a mixed gas of SiH 4 and O 2 is supplied to the source gas supply pipe 22 from a source gas source 23 via a flow rate control device 24. A baffle plate 25 having a number of small holes is disposed on a surface of the upper electrode 21 facing the lower electrode 4 in order to promote uniform diffusion of the processing gas. Is provided with a plate-shaped source gas introduction unit 27 having a number of small holes 26 formed therein.
An exhaust port 31 communicating with an exhaust system including a vacuum pump is provided below the processing chamber 2.
Is reduced to a predetermined internal pressure of, for example, 20 mTorr.
【００２６】さらに、前記処理室２の一方の側壁面には
ゲートバルブ３２を介してロードロック室３３が形成さ
れ、前記ロードロック室３３中には搬送アーム３４を備
えた搬送機構３５が設けられている。Further, a load lock chamber 33 is formed on one side wall surface of the processing chamber 2 via a gate valve 32, and a transfer mechanism 35 having a transfer arm 34 is provided in the load lock chamber 33. ing.
【００２７】図６は図４のプラズマＣＶＤ装置１におい
て、前記制御装置１Ａにより実行されるＳｉ基板上への
ＳｉＯ2膜の堆積シーケンスを示す。FIG. 6 shows a sequence of depositing an SiO 2 film on a Si substrate, which is executed by the control unit 1A in the plasma CVD apparatus 1 of FIG.
【００２８】図６を参照するに、ステップ１においてＳ
ｉ基板が前記ゲートバルブ３２を介して前記ロードロッ
ク室３３から導入され、前記静電チャック８上に前記被
処理基板Ｗとして保持される。この状態では前記静電チ
ャック８は先の図５（Ａ）の状態にあり、前記プッシャ
ーピン８Ａは下げられている。この状態を、図６では０
ｍｍ位置として示す。さらに前記被処理基板Ｗが前記静
電チャック８上に保持された状態で前記可変直流電源１
１が前記制御装置１Ａの制御により約５００Ｖの駆動電
圧を生じるように駆動され、前記被処理基板Ｗは前記静
電チャック８上に吸着される。Referring to FIG. 6, in step 1, S
The i-substrate is introduced from the load lock chamber 33 through the gate valve 32 and is held on the electrostatic chuck 8 as the substrate W to be processed. In this state, the electrostatic chuck 8 is in the state shown in FIG. 5A, and the pusher pin 8A is lowered. This state is shown as 0 in FIG.
mm position. Further, while the substrate W to be processed is held on the electrostatic chuck 8, the variable DC power supply 1
The substrate 1 is driven so as to generate a drive voltage of about 500 V under the control of the controller 1A, and the substrate W to be processed is attracted onto the electrostatic chuck 8.
【００２９】さらに前記ステップ１においては前記処理
容器内圧を５Ｐａまで減圧し、電極間隔を３０ｍｍに設
定した状態で前記上部電極２１に前記高周波電源２９か
ら２０００Ｗの高周波パワーを供給し、さらに前記下部
電極４に前記低周波電源１８から１０００Ｗの低周波パ
ワーを供給することにより、前記処理容器２の内部にプ
ラズマを形成する。前記ステップ１においては、このよ
うにプラズマを形成した状態で前記原料ガス源２３から
前記処理容器２中に、前記上部電極２１および原料ガス
導入部２７を介してＳｉＨ4ガス，Ｏ2ガスおよびＡｒキ
ャリアガスをそれぞれ４０ＳＣＣＭ，８０ＳＣＣＭおよ
び４０ＳＣＣＭの流量で導入し、前記静電チャック８上
に保持されたＳｉ基板Ｗの表面にＳｉＯ2膜をプラズマ
ＣＶＤ工程により堆積する。Further, in the step 1, the internal pressure of the processing vessel is reduced to 5 Pa and a high frequency power of 2000 W is supplied from the high frequency power supply 29 to the upper electrode 21 with the electrode interval set to 30 mm. By supplying low-frequency power of 1000 W from the low-frequency power supply 18 to the low-frequency power supply 4, plasma is formed inside the processing container 2. In the step 1, in the state where the plasma is formed, the SiH 4 gas, the O 2 gas, and the Ar gas are supplied from the source gas source 23 into the processing vessel 2 through the upper electrode 21 and the source gas introduction unit 27. Carrier gases are introduced at flow rates of 40 SCCM, 80 SCCM and 40 SCCM, respectively, and an SiO 2 film is deposited on the surface of the Si substrate W held on the electrostatic chuck 8 by a plasma CVD process.
【００３０】ステップ１においては、さらに前記静電チ
ャック８上に保持された被処理基板Ｗの温度を制御する
ために、前記伝熱ガス管１３より、Ｈｅガスが１００Ｐ
ａの圧力で供給され、前記被処理基板Ｗは３５０〜４５
０°Ｃの温度に制御される。In step 1, in order to further control the temperature of the substrate W to be processed held on the electrostatic chuck 8, 100 Pg of He gas is supplied from the heat transfer gas pipe 13.
a, and the substrate W to be processed is 350 to 45
The temperature is controlled at 0 ° C.
【００３１】ステップ１の工程を約１８０秒間継続した
後、前記プラズマＣＶＤ装置１の状態はステップ２に遷
移し、前記ＳｉＨ4ガスとＯ2ガスの供給が遮断される。
その結果、前記被処理基板Ｗ上へのＳｉＯ2膜の堆積は
終了する。After the process of step 1 is continued for about 180 seconds, the state of the plasma CVD apparatus 1 shifts to step 2 and the supply of the SiH 4 gas and the O 2 gas is cut off.
As a result, the deposition of the SiO 2 film on the target substrate W ends.
【００３２】一方前記ステップ２においては、前記処理
容器２中へのＡｒプラズマガスの供給および前記上側電
極２１への高周波パワーの供給はステップ１と同様に継
続され、その結果前記処理容器２中においては前記被処
理基板Ｗ表面においてプラズマが維持され、前記ＳｉＯ
2膜表面に前記プラズマＣＶＤ工程の際に蓄積した電荷
は、前記プラズマを介して散逸する。すなわち、前記ス
テップ２は、前記被処理基板Ｗの除電工程となる。ステ
ップ２においては、前記静電チャック８はステップ１と
同様に駆動され、従ってステップ２の除電工程において
は、前記被処理基板Ｗは前記静電チャック８に吸着され
た状態にある。また前記ステップ２では、前記静電チャ
ック８へのＨｅガスの供給が継続されている一方で、前
記下側電極４への低周波パワーの供給は遮断されてい
る。On the other hand, in the step 2, the supply of the Ar plasma gas into the processing vessel 2 and the supply of the high frequency power to the upper electrode 21 are continued in the same manner as in the step 1, and as a result, Means that plasma is maintained on the surface of the substrate W,
The charge accumulated on the surface of the two films during the plasma CVD process is dissipated through the plasma. That is, the step 2 is a charge removal step of the substrate to be processed W. In step 2, the electrostatic chuck 8 is driven in the same manner as in step 1. Therefore, in the static elimination step of step 2, the substrate W to be processed is in a state of being attracted to the electrostatic chuck 8. Further, in the step 2, while the supply of the He gas to the electrostatic chuck 8 is continued, the supply of the low-frequency power to the lower electrode 4 is cut off.
【００３３】前記ステップ２は約１０秒間継続され、次
いでステップ３において前記Ｈｅガスの供給が遮断され
る。前記ステップ３においてはプラズマおよび静電チャ
ック８の駆動は前記ステップ２と同様に継続され、その
結果さらに前記被処理基板Ｗの除電が継続される。Step 2 is continued for about 10 seconds, and then, in step 3, the supply of the He gas is cut off. In the step 3, the driving of the plasma and the electrostatic chuck 8 is continued in the same manner as in the step 2, and as a result, the charge elimination of the substrate W is further continued.
【００３４】前記ステップ３の除電工程は約１５秒間継
続され、さらに次のステップ４において前記静電チャッ
ク８の駆動電圧が、前記制御装置１Ａが前記可変直流電
源を制御することにより、ゼロに設定される。この状態
においても前記上側電極２１には高周波パワーが供給さ
れており、その結果前記被処理基板Ｗの除電が継続され
る。The static elimination process in the step 3 is continued for about 15 seconds, and in the next step 4 the drive voltage of the electrostatic chuck 8 is set to zero by the control device 1A controlling the variable DC power supply. Is done. Even in this state, high-frequency power is supplied to the upper electrode 21, and as a result, the charge elimination of the processing target substrate W is continued.
【００３５】前記ステップ４は約５秒間継続され、続い
てステップ５において前記プッシャーピン８Ａが前記駆
動モータ８Ｂにより上昇させられる。その結果、前記静
電チャック８の状態は、先の図５（Ａ）の状態から図５
（Ｂ）の状態に変化する。Step 4 is continued for about 5 seconds, and then at step 5, the pusher pin 8A is raised by the drive motor 8B. As a result, the state of the electrostatic chuck 8 is changed from the state of FIG.
The state changes to (B).
【００３６】前記ステップ４においては前記処理容器２
中へのＡｒプラズマガスの供給および上側電極２１への
高周波パワーの供給が継続され、その結果、前記プッシ
ャーピンの作用により、前記静電チャック８と前記被処
理基板Ｗとの間にわずかでも隙間ができると、プラズマ
中の荷電粒子がかかる隙間に侵入し、前記被処理基板Ｗ
の帯電を中和する。このため、前記被処理基板Ｗの帯電
は表面の側からのみならず裏面の側からも解消し、前記
被処理基板Ｗの静電チャック８への吸着は、実質的に完
全に解消される。この場合、前記被処理基板Ｗは表面の
みならず裏面もＳｉＯ2膜で覆われていてよい。In step 4, the processing vessel 2
The supply of the Ar plasma gas into the inside and the supply of the high-frequency power to the upper electrode 21 are continued, and as a result, due to the action of the pusher pin, even a slight gap is formed between the electrostatic chuck 8 and the substrate W to be processed. Is formed, charged particles in the plasma enter the gap, and the substrate W
Neutralizes the charge of For this reason, the charging of the substrate to be processed W is eliminated not only from the front side but also from the rear side, and the adsorption of the substrate to be processed W to the electrostatic chuck 8 is substantially completely eliminated. In this case, not only the front surface but also the back surface of the substrate W to be processed may be covered with the SiO 2 film.
【００３７】前記ステップ５は前記プッシャーピン８Ａ
を約５ｍｍ上昇させた状態で、すなわち前記被処理基板
Ｗが前記静電チャック８から約５ｍｍ上方に持ち上げら
れた状態で約５秒間継続され、その後ステップ６におい
て前記上側電極２１への高周波パワーの供給が遮断され
る。これに伴い、前記被処理基板Ｗ表面におけるプラズ
マも停止し、前記プラズマＣＶＤ装置１は、前記被処理
基板を取り出し得る状態になる。In the step 5, the pusher pin 8A
Is raised for about 5 mm, that is, while the substrate to be processed W is lifted about 5 mm above the electrostatic chuck 8 for about 5 seconds, and then in step 6 the high-frequency power to the upper electrode 21 is increased. The supply is cut off. Along with this, the plasma on the surface of the substrate to be processed W is also stopped, and the plasma CVD apparatus 1 is ready to take out the substrate to be processed.
【００３８】すなわち、前記ステップ６において前記被
処理基板Ｗは、前記搬送機構３５の搬送アーム３４によ
り、前記ゲートバルブ３２を通ってロードロック室３３
へと移される。That is, in the step 6, the substrate W to be processed is transferred to the load lock chamber 33 through the gate valve 32 by the transfer arm 34 of the transfer mechanism 35.
Moved to
【００３９】このように、本実施例においては前記被処
理基板Ｗの表面にＳｉＯ2膜がプラズマＣＶＤ工程によ
り形成される場合であっても、プラズマを形成した状態
で前記被処理基板Ｗを前記静電チャック８から持ち上げ
ることにより、除電が不完全な基板Ｗがプッシャーピン
８Ａ上で跳躍して損傷する問題を回避することが可能に
なる。その際、図７（Ａ）に示すように、前記被処理基
板Ｗは、ＳｉＯ2膜を片面のみに形成されたＳｉ基板で
あっても、あるいは図７（Ｂ）に示すようにＳｉＯ2膜
ｏｘを両面に有するＳｉ基板であってもよい。ただし図
７（Ａ），（Ｂ）中、先に説明した部分に対応する部分
には同一の参照符号を付し、説明波省略する。As described above, in this embodiment, even when the SiO 2 film is formed on the surface of the substrate W by the plasma CVD process, the substrate W is kept in a state where the plasma is formed. By lifting from the electrostatic chuck 8, it is possible to avoid the problem that the substrate W with incomplete charge removal jumps on the pusher pins 8A and is damaged. At this time, as shown in FIG. 7 (A), the target substrate W may be a Si substrate formed a SiO 2 film only on one side, or SiO 2 film as shown in FIG. 7 (B) ox on both surfaces may be used. However, in FIGS. 7A and 7B, parts corresponding to the parts described above are given the same reference numerals, and explanation waves are omitted.
【００４０】さらに、本実施例において前記被処理基板
Ｗ上に形成される絶縁膜は前記ＳｉＯ2膜に限定される
ものではなく、ＳｉＯＮ膜、ＳｉＯＦ膜、ＳｉＮ膜、Ｓ
ｉＣ膜、ＢＮ膜、ＣＮ膜、ＣＦ膜等であってもよい。Further, in this embodiment, the insulating film formed on the substrate W to be processed is not limited to the SiO 2 film, but may be a SiON film, a SiOF film, a SiN film,
It may be an iC film, a BN film, a CN film, a CF film, or the like.
【００４１】さらに前記静電チャック８を構成するセラ
ミック層８ａ，８ｂは、３５０〜４５０°Ｃの基板温度
に耐え、プラズマを使ったクリーニング工程に耐えるも
のであれば、ＡｌＮ・ＴｉＮ焼結体に限定されるもので
はなく、Ａｌ2Ｏ3，ＡｌＮ，ＳｉＮあるいはＢＮ等によ
り形成してもよい。これら前記セラミック層８ａ，８ｂ
を構成するセラミック材料は、ジョンセン・ラーベック
力による静電吸着が支配的になる１０10Ω・ｃｍ以下の
体積抵抗率を有するのが好ましい。Further, the ceramic layers 8a and 8b constituting the electrostatic chuck 8 can be made of an AlN.TiN sintered body if they can withstand a substrate temperature of 350 to 450 ° C. and a cleaning process using plasma. It is not limited, and may be formed of Al 2 O 3 , AlN, SiN, BN, or the like. These ceramic layers 8a, 8b
It is preferable that the ceramic material constituting has a volume resistivity of 10 10 Ω · cm or less at which electrostatic adsorption by the Johnsen-Rahbek force becomes dominant.
【００４２】なお、以上の説明は、図４に示す平行平板
型のプラズマＣＶＤ装置１を元に説明したが、本発明は
かかる特定の構成のプラズマＣＶＤ装置に限定されるも
のではなく、ＥＣＲ型あるいはＩＣＰ型のプラズマ発生
部を備えたプラズマＣＶＤ装置においても同様に適用が
可能である。Although the above description has been made based on the parallel-plate type plasma CVD apparatus 1 shown in FIG. 4, the present invention is not limited to the plasma CVD apparatus having such a specific configuration, but may be an ECR type. Alternatively, the present invention can be similarly applied to a plasma CVD apparatus having an ICP-type plasma generating unit.
【００４３】さらに、本発明は静電チャックおよびプラ
ズマ発生部を有していることを前提に、プラズマＣＶＤ
装置以外の一般的なＣＶＤ装置等の気相堆積装置に対し
ても適用が可能である。 ［第２実施例］図８は、本発明による静電チャックの除
電工程を使った半導体装置の製造工程を説明するフロー
チャートである。Further, the present invention is based on the premise that it has an electrostatic chuck and a plasma generating section,
The present invention is also applicable to a general vapor deposition apparatus such as a CVD apparatus other than the apparatus. [Second Embodiment] FIG. 8 is a flow chart for explaining a manufacturing process of a semiconductor device using a static elimination process of an electrostatic chuck according to the present invention.
【００４４】図８を参照するに、ステップＳ１１におい
て被処理基板Ｗが図４のプラズマＣＶＤ装置１中に導入
され、前記静電チャック８上に載置される。Referring to FIG. 8, a substrate W to be processed is introduced into the plasma CVD apparatus 1 shown in FIG.
【００４５】ステップＳ１２において前記可変直流電源
１１が駆動され、その結果前記被処理基板Ｗは前記静電
チャック８上に吸着される。In step S12, the variable DC power supply 11 is driven, and as a result, the substrate W to be processed is attracted to the electrostatic chuck 8.
【００４６】次いでステップＳ１３において前記保持台
４中の熱源５が駆動され、前記被処理基板Ｗの温度が３
５０〜４５０°Ｃの範囲に設定され、ステップＳ１４に
おいて前記高周波電源２９および低周波電源１８が駆動
され、前記処理室２中にプラズマが形成される。Next, in step S13, the heat source 5 in the holding table 4 is driven, and the temperature of the substrate
The temperature is set in the range of 50 to 450 ° C., and the high-frequency power supply 29 and the low-frequency power supply 18 are driven in step S14, and plasma is formed in the processing chamber 2.
【００４７】さらにステップＳ１５において前記処理室
２に前記ガス源２３からＳｉＨ4ガスおよびＯ2ガスが、
Ａｒキャリアガスと共に導入され、前記被処理基板Ｗ上
にＳｉＯ2膜が堆積される。このステップＳ１５におい
て他の原料ガスを使うことにより、前記被処理基板Ｗ上
にＳｉＯ2膜の代わりにＳｉＯＦ膜、ＳｉＮ膜、ＳｉＣ
膜、ＢＮ膜、ＣＮ膜、ＣＦ膜等を堆積することもでき
る。Further, in step S15, SiH 4 gas and O 2 gas are introduced into the processing chamber 2 from the gas source 23.
Introduced together with the Ar carrier gas, an SiO 2 film is deposited on the substrate W to be processed. By using another material gas in this step S15, SiOF film instead of the SiO 2 film on the target substrate W, SiN film, SiC
A film, a BN film, a CN film, a CF film, or the like can be deposited.
【００４８】次にステップＳ１６において前記図６のス
テップ１〜６を順次実行し、前記被処理基板Ｗを除電す
る。Next, in step S16, steps 1 to 6 in FIG. 6 are sequentially executed, and the substrate W to be processed is discharged.
【００４９】ステップＳ１６において前記被処理基板Ｗ
の除電をプラズマを形成した状態でプッシャーピン８Ａ
を駆動することで実行することにより、除電が効果的に
実行され、被処理基板Ｗの損傷が回避されると同時に、
半導体装置の製造スループットが向上する。In step S16, the target substrate W
Pusher pin 8A with plasma formed
Is executed by driving, the static elimination is effectively performed, and the damage of the processing target substrate W is avoided.
The manufacturing throughput of the semiconductor device is improved.
【００５０】以上、本発明を好ましい実施例について説
明したが、本発明はかかる特定の実施例に限定されるも
のではなく、特許請求の範囲に記載した要旨内において
様々な変形・変更が可能である。Although the present invention has been described with reference to preferred embodiments, the present invention is not limited to these specific embodiments, and various modifications and alterations are possible within the scope of the appended claims. is there.
【００５１】[0051]
【発明の効果】本発明によれば、被処理基板上への絶縁
膜の堆積の後の除電工程において、プラズマを維持した
まま静電チャックのプッシャーピンを駆動することによ
り、前記被処理基板の両面あるいは片面が絶縁膜により
覆われている場合であっても前記被処理基板の除電を効
果的に行うことができ、プッシャーピンを駆動する際に
帯電した基板が跳躍して損傷する問題を回避することが
できる。また半導体装置の製造スループットが向上す
る。According to the present invention, in the charge removing step after the deposition of the insulating film on the substrate to be processed, the pusher pin of the electrostatic chuck is driven while the plasma is maintained, whereby the substrate to be processed is Even when both surfaces or one surface is covered with an insulating film, the substrate to be processed can be effectively discharged, and the problem that the charged substrate jumps and is damaged when the pusher pins are driven is avoided. can do. Further, the manufacturing throughput of the semiconductor device is improved.
【図１】従来の静電チャックの構成を示す図である。FIG. 1 is a diagram showing a configuration of a conventional electrostatic chuck.
【図２】従来の静電チャックの問題点を説明する図であ
る。FIG. 2 is a diagram illustrating a problem of a conventional electrostatic chuck.
【図３】本発明の原理を説明する図である。FIG. 3 is a diagram illustrating the principle of the present invention.
【図４】本発明の第１実施例によるプラズマＣＶＤ装置
の構成を示す図である。FIG. 4 is a diagram showing a configuration of a plasma CVD apparatus according to a first embodiment of the present invention.
【図５】（Ａ），（Ｂ）は図４のプラズマＣＶＤ装置に
おける静電チャックの状態を示す図である。FIGS. 5A and 5B are views showing a state of an electrostatic chuck in the plasma CVD apparatus of FIG. 4;
【図６】図１のプラズマＣＶＤ装置を使って行われる除
電工程の詳細を説明する図である。FIG. 6 is a diagram illustrating details of a charge removal step performed by using the plasma CVD apparatus of FIG. 1;
【図７】（Ａ），（Ｂ）は、図１のプラズマＣＶＤ装置
において処理される基板の例を示す図である。FIGS. 7A and 7B are diagrams showing an example of a substrate to be processed in the plasma CVD apparatus of FIG. 1;
【図８】本発明の第２実施例による半導体装置の製造工
程を説明する図である。FIG. 8 is a diagram illustrating a manufacturing process of a semiconductor device according to a second embodiment of the present invention.
１ プラズマエッチング装置 １Ａ 制御装置 ２ 処理室 ４，１０４ 下側電極 ５ 熱源 ８，１００ 静電チャック ８ａ，８ｂ，１０３ 絶縁層 ８ｃ，１００ 電極 ９ リード線 １０ フィルタ １２ 溝 １３ Ｈｅガス導入口 １１，１０１Ａ 可変直流電源 １７ 下側インピーダンス整合器 １８ 低周波電源 １９ 電力検出器 ２１ 上側電極 ２３ ガス源 ２４ 流量制御装置 ２６ 小孔 ２７ 原料ガス導入部 ２８ 上側インピーダンス整合器 ２９ 高周波電源 ３０ 電力検出器 ３２ ゲートバルブ ３３ ロードロック室 ３４ 搬送アーム ３５ 搬送機構 １０５，Ｗ 被処理基板 １０５Ａ，ｏｘ 絶縁膜 DESCRIPTION OF SYMBOLS 1 Plasma etching apparatus 1A Controller 2 Processing chamber 4,104 Lower electrode 5 Heat source 8,100 Electrostatic chuck 8a, 8b, 103 Insulating layer 8c, 100 Electrode 9 Lead wire 10 Filter 12 Groove 13 He gas inlet 11,101A Variable DC power supply 17 Lower impedance matcher 18 Low frequency power supply 19 Power detector 21 Upper electrode 23 Gas source 24 Flow control device 26 Small hole 27 Source gas introduction unit 28 Upper impedance matcher 29 High frequency power supply 30 Power detector 32 Gate valve 33 load lock chamber 34 transfer arm 35 transfer mechanism 105, W substrate 105A, ox insulating film
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F031 CA02 HA02 HA16 HA33 HA35 HA37 HA39 MA28 PA21 5F045 AA08 AB06 AB31 AB32 AB33 AB34 AC01 AC11 AC17 AD07 AD08 AE17 BB16 EB08 EF20 EG01 EH05 EH07 EH14 EH20 EM05 EM09 EM10 EN04 HA11 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference)
Claims (16)
板を除電する基板除電方法であって、 静電チャック上に静電吸着された被処理基板に対して絶
縁膜を形成する工程の後、前記静電チャックによる前記
被処理基板の静電吸着を解除する工程と、 前記静電チャック中に設けられた可動部材を駆動して、
前記被処理基板を前記静電チャックから持ち上げる工程
とよりなり、 前記被処理基板を前記静電チャックから持ち上げる工程
は、プラズマの存在下において実行されることを特徴と
する基板除電方法。1. A method for removing electricity from a substrate processed on an electrostatic chuck, the method comprising: forming an insulating film on the substrate to be electrostatically attracted on the electrostatic chuck; Then, a step of releasing the electrostatic chuck of the substrate to be processed by the electrostatic chuck, and driving a movable member provided in the electrostatic chuck,
A step of lifting the substrate to be processed from the electrostatic chuck, wherein the step of lifting the substrate to be processed from the electrostatic chuck is performed in the presence of plasma.
４５０°Ｃの温度で実行されることを特徴とする請求項
１記載の基板除電方法。2. The method according to claim 1, wherein the step of forming the insulating film is performed in a range of 350 to
2. The method according to claim 1, wherein the method is performed at a temperature of 450 [deg.] C.
下の体積抵抗率を有する絶縁材料よりなる基板保持台
と、前記基板保持台中に埋設された電極とよりなること
を特徴とする請求項１または２記載の基板除電方法。3. The electrostatic chuck according to claim 1, comprising a substrate holder made of an insulating material having a volume resistivity of 10 10 Ω · cm or less, and an electrode embedded in the substrate holder. Item 3. The method for neutralizing a substrate according to Item 1 or 2.
は、プラズマ処理に対して耐性を有するセラミックより
なることを特徴とする請求項１から３のうち、いずれか
一項記載の基板除電方法。4. The method according to claim 1, wherein the insulating material forming the substrate holding table is made of a ceramic having resistance to plasma processing. .
体よりなることを特徴とする請求項４記載の基板除電方
法。5. The method according to claim 4, wherein the ceramic is made of an AlN.TiN sintered body.
程は、前記被処理基板上に前記絶縁膜として、Ｓｉ
Ｏ2，ＳｉＯＮ，ＳｉＯＦ，ＳｉＮ，ＳｉＣ，ＢＮ．Ｃ
ＮおよびＣＦのいずれか一つよりなる膜を形成すること
を特徴とする請求項１〜５のうち、いずれか一項記載の
基板除電方法。6. The step of forming an insulating film on the substrate to be processed, wherein the insulating film is formed on the substrate to be processed as Si.
O 2 , SiON, SiOF, SiN, SiC, BN. C
6. The method according to claim 1, wherein a film made of any one of N and CF is formed.
から持ち上げる工程は、前記被処理基板を前記静電チャ
ックから数ミリメートルの距離持ち上げ、保持する工程
を含むことを特徴とする請求項１〜６のうち、いずれか
一項記載の基板除電方法。7. The method according to claim 1, wherein the step of lifting the substrate to be processed from the electrostatic chuck includes a step of lifting and holding the substrate to be processed by a distance of several millimeters from the electrostatic chuck. 7. The method for removing static electricity from a substrate according to any one of 6.
電チャックと、前記処理室中に原料ガスを導入する原料
ガス導入部と、前記処理室中においてプラズマを形成す
るプラズマ形成部と、前記静電チャックおよび前記原料
ガス導入部および前記プラズマ形成部を制御する制御装
置とよりなる気相堆積装置において、 前記静電チャックは絶縁材料よりなる基板保持台と、前
記基板保持台中に形成された電極と、前記基板保持台中
に上下動可能に形成され、前記基板保持台上に保持され
ている被処理基板を持ち上げる可動部材とよりなり、 前記基板保持台はプラズマ処理および３５０〜４５０°
Ｃの処理温度に対する耐性を有するセラミック焼結体よ
りなり、 前記制御装置は、前記可動部材を駆動して前記被処理基
板を前記基板保持台から持ち上げる工程の際に前記処理
室中にプラズマが形成されるように前記プラズマ形成部
を制御し、 さらに前記制御装置は、前記被処理基板が、前記処理室
中に前記プラズマが形成された状態で前記基板保持台か
ら持ち上げられて保持されるように前記可動部材を制御
することを特徴とする気相堆積装置。8. A processing chamber, an electrostatic chuck disposed in the processing chamber, a source gas introduction unit for introducing a source gas into the processing chamber, and plasma formation for forming plasma in the processing chamber. And a controller for controlling the electrostatic chuck, the raw material gas introduction unit, and the plasma forming unit, wherein the electrostatic chuck is a substrate holding table made of an insulating material; And a movable member that is formed in the substrate holder so as to be movable up and down and that lifts the substrate to be processed held on the substrate holder. 450 °
A ceramic sintered body having a resistance to the processing temperature of C, wherein the control device forms a plasma in the processing chamber during the step of driving the movable member to lift the substrate to be processed from the substrate holding table. Controlling the plasma forming unit so that the processing target substrate is lifted from the substrate holding table and held in a state where the plasma is formed in the processing chamber. A vapor deposition apparatus, wherein the movable member is controlled.
の体積抵抗率を有することを特徴とする請求項８記載の
気相堆積装置。9. The vapor deposition apparatus according to claim 8, wherein the ceramic has a volume resistivity of 10 10 Ω · cm or less.
結体よりなることを特徴とする請求項８または９記載の
気相堆積装置。10. The vapor deposition apparatus according to claim 8, wherein the ceramic is made of an AlN.TiN sintered body.
静電チャックとを有する基板処理装置中において実行さ
れる半導体装置の製造方法であって、 被処理基板を前記処理室中に導入し、前記静電チャック
上に載置する工程と、 前記静電チャックを駆動し、前記被処理基板を前記静電
チャックに吸着する工程と、 前記被処理基板を昇温する工程と、 前記昇温された被処理基板上に絶縁膜を形成する工程
と、 前記絶縁膜形成工程の後、前記静電チャックの駆動を消
勢する工程と、 前記被処理基板を前記静電チャックから持ち上げる工程
とよりなり、前記被処理基板を前記静電チャックから持
ち上げる工程は、前記処理室中にプラズマを形成した状
態で行われることを特徴とする半導体装置の製造方法。11. A method for manufacturing a semiconductor device performed in a substrate processing apparatus having a processing chamber and an electrostatic chuck provided in the processing chamber, wherein a substrate to be processed is introduced into the processing chamber. Placing the substrate on the electrostatic chuck; driving the electrostatic chuck to adsorb the substrate to be processed to the electrostatic chuck; raising the temperature of the substrate to be processed; A step of forming an insulating film on the heated substrate to be processed; a step of deactivating the driving of the electrostatic chuck after the step of forming the insulating film; and a step of lifting the substrate to be processed from the electrostatic chuck. A step of lifting the substrate to be processed from the electrostatic chuck, wherein the step is performed in a state where plasma is formed in the processing chamber.
記被処理基板を３５０〜４５０°Ｃの範囲の基板温度に
昇温することを特徴とする請求項１１記載の半導体装置
の製造方法。12. The method of manufacturing a semiconductor device according to claim 11, wherein in the step of raising the temperature of the substrate to be processed, the temperature of the substrate to be processed is raised to a substrate temperature in a range of 350 to 450 ° C. .
以下の体積抵抗率を有する絶縁材料よりなる保持台と、
前記保持台中に埋設された電極とよりなることを特徴と
する請求項１１または１２記載の半導体装置の製造方
法。13. The electrostatic chuck according to claim 10 , wherein said electrostatic chuck is 10 10 Ω · cm.
A holder made of an insulating material having the following volume resistivity,
13. The method of manufacturing a semiconductor device according to claim 11, comprising an electrode buried in the holding table.
は、プラズマ処理と３５０〜４５０°Ｃの処理温度とに
対して耐性を有するセラミック焼結体よりなることを特
徴とする請求項１１〜１３のうち、いずれか一項記載の
半導体装置の製造方法。14. The holding material according to claim 11, wherein the insulating material comprises a ceramic sintered body having resistance to plasma processing and a processing temperature of 350 to 450 ° C. 13. The method of manufacturing a semiconductor device according to claim 1.
焼結体よりなることを特徴とする請求項１１〜１４のう
ち、いずれか一項記載の半導体装置の製造方法。15. The ceramic is made of AlN.TiN.
The method for manufacturing a semiconductor device according to claim 11, wherein the method comprises a sintered body.
処理基板上に前記絶縁膜として、ＳｉＯ2，ＳｉＯＮ，
ＳｉＯＦ，ＳｉＮ，ＳｉＣ，ＢＮ．ＣＮおよびＣＦのい
ずれか一つよりなる膜を形成することを特徴とする請求
項１１〜１４のうち、いずれか一項記載の半導体装置の
製造方法。16. The step of forming the insulating film includes forming the insulating film on the substrate to be processed using SiO 2 , SiON,
SiOF, SiN, SiC, BN. 15. The method of manufacturing a semiconductor device according to claim 11, wherein a film made of any one of CN and CF is formed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000326103A JP2002134489A (en) | 2000-10-25 | 2000-10-25 | Method for destaticizing substrate, vapor depositing device and method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000326103A JP2002134489A (en) | 2000-10-25 | 2000-10-25 | Method for destaticizing substrate, vapor depositing device and method for manufacturing semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002134489A true JP2002134489A (en) | 2002-05-10 |
Family
ID=18803353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000326103A Pending JP2002134489A (en) | 2000-10-25 | 2000-10-25 | Method for destaticizing substrate, vapor depositing device and method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002134489A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007129119A (en) * | 2005-11-07 | 2007-05-24 | Seiko Epson Corp | Method for forming silicon oxide film by plasma cvd method |
| JP2010206058A (en) * | 2009-03-05 | 2010-09-16 | Renesas Electronics Corp | Method of manufacturing semiconductor integrated circuit device |
| US8003920B2 (en) | 2007-01-31 | 2011-08-23 | Tokyo Electron Limited | Substrate processing apparatus |
| JP2014033045A (en) * | 2012-08-02 | 2014-02-20 | Samco Inc | Electrostatic attraction method and electrostatic attraction device |
| JP2015216391A (en) * | 2009-03-24 | 2015-12-03 | ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ | Method of dechucking substrate |
| JP2017123354A (en) * | 2016-01-04 | 2017-07-13 | 株式会社日立ハイテクノロジーズ | Sample withdrawal method and plasma processing device |
| JP2018056372A (en) * | 2016-09-29 | 2018-04-05 | 東京エレクトロン株式会社 | Placing stand and plasma processing apparatus |
| KR20220008223A (en) | 2020-07-13 | 2022-01-20 | 도쿄엘렉트론가부시키가이샤 | Substrate release method and plasma processing apparatus |
| CN114171364A (en) * | 2021-12-03 | 2022-03-11 | 北京北方华创微电子装备有限公司 | Semiconductor processing equipment |
-
2000
- 2000-10-25 JP JP2000326103A patent/JP2002134489A/en active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007129119A (en) * | 2005-11-07 | 2007-05-24 | Seiko Epson Corp | Method for forming silicon oxide film by plasma cvd method |
| US8003920B2 (en) | 2007-01-31 | 2011-08-23 | Tokyo Electron Limited | Substrate processing apparatus |
| JP2010206058A (en) * | 2009-03-05 | 2010-09-16 | Renesas Electronics Corp | Method of manufacturing semiconductor integrated circuit device |
| JP2015216391A (en) * | 2009-03-24 | 2015-12-03 | ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ | Method of dechucking substrate |
| JP2014033045A (en) * | 2012-08-02 | 2014-02-20 | Samco Inc | Electrostatic attraction method and electrostatic attraction device |
| JP2017123354A (en) * | 2016-01-04 | 2017-07-13 | 株式会社日立ハイテクノロジーズ | Sample withdrawal method and plasma processing device |
| JP2018056372A (en) * | 2016-09-29 | 2018-04-05 | 東京エレクトロン株式会社 | Placing stand and plasma processing apparatus |
| KR20180035685A (en) * | 2016-09-29 | 2018-04-06 | 도쿄엘렉트론가부시키가이샤 | Mounting table and plasma processing apparatus |
| KR102434559B1 (en) * | 2016-09-29 | 2022-08-19 | 도쿄엘렉트론가부시키가이샤 | Mounting table and plasma processing apparatus |
| KR20220008223A (en) | 2020-07-13 | 2022-01-20 | 도쿄엘렉트론가부시키가이샤 | Substrate release method and plasma processing apparatus |
| CN114171364A (en) * | 2021-12-03 | 2022-03-11 | 北京北方华创微电子装备有限公司 | Semiconductor processing equipment |
| CN114171364B (en) * | 2021-12-03 | 2024-05-17 | 北京北方华创微电子装备有限公司 | Semiconductor processing equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI301311B (en) | Method and apparatus for dechucking a substrate | |
| EP0630990B1 (en) | Method of limiting sticking of body to a susceptor in a deposition treatment | |
| US20040223286A1 (en) | Wafer stage including electrostatic chuck and method for dechucking wafer using the wafer stage | |
| JP2001525616A (en) | Electrostatic chuck that can release the substrate quickly | |
| JP2001093884A (en) | Device and method for treating plasma | |
| JP2879887B2 (en) | Plasma processing method | |
| JP2004047511A (en) | Method for releasing, method for processing, electrostatic attracting device, and treatment apparatus | |
| JPH0794500A (en) | Forming method of film | |
| JP4322484B2 (en) | Plasma processing method and plasma processing apparatus | |
| TW200903627A (en) | Plasma processing apparatus and structure therein | |
| JP2004014868A (en) | Electrostatic chuck and processing apparatus | |
| JP2002134489A (en) | Method for destaticizing substrate, vapor depositing device and method for manufacturing semiconductor device | |
| JP4656364B2 (en) | Plasma processing method | |
| JP3423186B2 (en) | Processing method | |
| JP2869384B2 (en) | Plasma processing method | |
| JPH06302678A (en) | Electrostatic chuck | |
| JP4060941B2 (en) | Plasma processing method | |
| JP4330737B2 (en) | Vacuum processing method | |
| JPH1027780A (en) | Plasma treating method | |
| JP4070974B2 (en) | Plasma processing method and plasma processing apparatus | |
| JP3162272B2 (en) | Plasma processing method | |
| JP2004319972A (en) | Etching method and etching device | |
| JP4749683B2 (en) | Etching method | |
| KR100319468B1 (en) | Plasma Treatment Method | |
| KR20230085937A (en) | Method for reducing defects in multi-layer PECVD TEOS oxide film |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071019 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090428 |