JP2002124681A5 - - Google Patents

Description

また、フィールド酸化膜ＦＬＸの端部に係合するようにゲート電極１０ａおよび１１ａが配設されているが、ゲート電極１０ａは第１ゲート電極１０とは電気的には接続されず、ソース電極９に接続されるか、フローティング状態となり、ゲート電極１１ａは第２ゲート電極１１とは電気的には接続されず、第１ドレイン電極１２に接続されるか、フローティング状態となっている。

ソース配線ＳＬ１および第１ゲート配線Ｇ１は、例えば第２層アルミ配線で構成され、ソース配線ＳＬ１は第１ゲート電極１０Ａおよび第２ドレイン電極１３Ａ上をオーバーラップし、第１ゲート配線Ｇ１は第２ドレイン電極１３Ａ上をオーバーラップし、さらにトレンチ分離壁６２０および６４０上をオーバーラップしてハイサイド領域ＨＲにまで延在している。

ＰチャネルＭＯＳトランジスタＰＴは、ハイサイド領域ＨＲの内部側から順に平行に配設された、直線状のソース電極９１Ｃ、第１ゲート電極１０Ｃおよび第２ドレイン電極１３Ｃで構成されている。

そして、ソース電極９１Ｃ、第１ゲート電極１０Ｃおよび第２ドレイン電極１３Ｃの各々の両端部にはトレンチ分離壁６９０が配設され、ソース電極９１Ｃよりもハイサイド領域ＨＲの内部側にはトレンチ分離壁６９１が配設され、第２ドレイン電極１３Ｃよりも外部側にはトレンチ分離壁６８１が配設されている。

なお、Ｐ型ウエル領域３２２とＮ型ウエル領域６１１との間のＳＯＩ層１０２の表面上にはフィールド酸化膜が配設され、当該フィールド酸化膜は、Ｐ型ドレイン領域７およびＰ型ウエル領域３２２の表面上にも配設され、それらの上部にはマルチフィールドプレートが配設されているが、図示は省略する。

また、トレンチ分離壁６９１、６８１および６７０は、ＳＯＩ層１０２を貫通して埋め込み酸化膜１０１に達するトレンチの内壁を内壁酸化膜６０１で覆い、内壁酸化膜６０１で囲まれる領域にドープトポリシリコン等の導電体６０２が埋め込まれた構成となっている。そして、トレンチ分離壁６９１、６８１および６７０の上部にはフィールド酸化膜ＦＬＸが配設されている。

なお、トレンチ分離壁６９１の両側面は、埋め込み酸化膜１０１に達するＰ型ウエル領域３２４で覆われ、トレンチ分離壁６８１の両側面は、埋め込み酸化膜１０１に達するＰ型ウエル領域３２１および３２３で覆われ、トレンチ分離壁６７０の両側面は、埋め込み酸化膜１０１に達するＰ型ウエル領域３２２および３２３で覆われているが、これは、トレンチ近傍で発生する結晶欠陥を覆い、デバイス内に結晶欠陥に起因するリーク電流が流れないようにするための構成である。

また、ＰチャネルＭＯＳトランジスタＰＴにおける第１ゲート電極１０Ｃと、第２ドレイン電極１３Ｃとの間のＳＯＩ層１０２の上部には、マルチフィールドプレートＭＦＰＺが配設されている。

そして、マルチフィールドプレートＭＦＰＺの配列方向に沿ったプレート幅（ライン）およびプレート間隔（スペース）は、マルチトレンチ構造のトレンチ幅（ライン）およびトレンチ間隔（スペース）と一致するように構成されている。

図２３に示すように、各トレンチ２２のそれぞれは、内壁酸化膜２２１によって壁面が覆われ、内壁酸化膜２２１で囲まれた領域にドープトポリシリコン等の導電体２２２が埋め込まれた構成となっている。なお、充填された各導電体は他の特定の部位と電気的に接続されることなく形成されている。

また、マルチフィールドプレートＭＦＰＺのラインおよびスペースは、マルチトレンチ構造のラインおよびスペースと一致しているので、ＰチャネルＭＯＳトランジスタＰＴのソース電極９１Ｃと第２ドレイン電極１３Ｃとの間の領域の電界分布を整えることができる。

Images