JP2002122881A - 液晶表示装置及びその製造方法 - Google Patents
液晶表示装置及びその製造方法Info
- Publication number
- JP2002122881A JP2002122881A JP2000313575A JP2000313575A JP2002122881A JP 2002122881 A JP2002122881 A JP 2002122881A JP 2000313575 A JP2000313575 A JP 2000313575A JP 2000313575 A JP2000313575 A JP 2000313575A JP 2002122881 A JP2002122881 A JP 2002122881A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- substrate
- film
- impurity
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】ＬＤＤＴＦＴ及び補助容量を搭載する液晶表示
装置では、ＴＦＴのゲート絶縁膜と補助容量の容量絶縁
膜とが同層だと補助容量の小型化及び開口率の向上が困
難となる。容量絶縁膜のみの薄膜化を図る場合、補助容
量の下部電極の角部を容量絶縁膜が覆う構造では、下部
電極角部での容量絶縁膜の薄膜化、電界集中の影響を受
け、信頼性的に弱い。また、ゲート電極と上部容量電極
とが同層だと、下部電極の高濃度不純物層とＬＤＤ層の
活性化を行うのに高濃度イオン注入及び低濃度イオン注
入後にレーザアニールが必要で、レーザアニール回数が
多くなる。 【解決手段】容量開口１１を下部容量電極となる高不純
物濃度層５４の内側に開口するので、容量絶縁膜１２を
薄く形成しても下部容量電極の角を容量絶縁膜が覆わ
ず、角部における容量絶縁膜の薄膜化、電界集中を回避
でき、補助容量の専有面積の縮小化及び高信頼性度化を
実現できる。また、ＴＦＴのゲート電極と補助容量の上
部容量電極の層とが異なるので、レーザアニールを１回
で済ませることができる。
装置では、ＴＦＴのゲート絶縁膜と補助容量の容量絶縁
膜とが同層だと補助容量の小型化及び開口率の向上が困
難となる。容量絶縁膜のみの薄膜化を図る場合、補助容
量の下部電極の角部を容量絶縁膜が覆う構造では、下部
電極角部での容量絶縁膜の薄膜化、電界集中の影響を受
け、信頼性的に弱い。また、ゲート電極と上部容量電極
とが同層だと、下部電極の高濃度不純物層とＬＤＤ層の
活性化を行うのに高濃度イオン注入及び低濃度イオン注
入後にレーザアニールが必要で、レーザアニール回数が
多くなる。 【解決手段】容量開口１１を下部容量電極となる高不純
物濃度層５４の内側に開口するので、容量絶縁膜１２を
薄く形成しても下部容量電極の角を容量絶縁膜が覆わ
ず、角部における容量絶縁膜の薄膜化、電界集中を回避
でき、補助容量の専有面積の縮小化及び高信頼性度化を
実現できる。また、ＴＦＴのゲート電極と補助容量の上
部容量電極の層とが異なるので、レーザアニールを１回
で済ませることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置、特
に、プレーナ型ＬＤＤＴＦＴ及び補助容量を用いた液晶
表示装置及びその製造方法に関する。
に、プレーナ型ＬＤＤＴＦＴ及び補助容量を用いた液晶
表示装置及びその製造方法に関する。
【０００２】
【従来の技術】正スタガード型ＴＦＴにＬＤＤ構造を採
用し、かつ、補助容量を用いた液晶表示装置として、特
開平９−８０４８３号公報に記載された構造及び製造方
法がある。この公報を従来例１として、図６に製造方法
を示す。
用し、かつ、補助容量を用いた液晶表示装置として、特
開平９−８０４８３号公報に記載された構造及び製造方
法がある。この公報を従来例１として、図６に製造方法
を示す。
【０００３】まず、透明絶縁性基板１０１の上を下地絶
縁膜１０３で覆い、その上にポリシリコンを堆積、パタ
ーニングしてポリシリコン層を形成する。さらに、ポリ
シリコン層の上に、シリコン酸化膜からなる第１ゲート
絶縁膜１０５を形成し、ｎ型の高濃度の不純物をイオン
ドーピングして、ポリシリコン層に高濃度不純物層１５
４及びチャネルポリシリコン層１２４を形成する。この
後、高濃度不純物層１５４を活性化させるためにレーザ
を用いて第１レーザアニールを行う（図６（ａ））。
縁膜１０３で覆い、その上にポリシリコンを堆積、パタ
ーニングしてポリシリコン層を形成する。さらに、ポリ
シリコン層の上に、シリコン酸化膜からなる第１ゲート
絶縁膜１０５を形成し、ｎ型の高濃度の不純物をイオン
ドーピングして、ポリシリコン層に高濃度不純物層１５
４及びチャネルポリシリコン層１２４を形成する。この
後、高濃度不純物層１５４を活性化させるためにレーザ
を用いて第１レーザアニールを行う（図６（ａ））。
【０００４】次に、全面にシリコン酸化膜を堆積して第
２ゲート絶縁膜１１２を形成し、さらにその上にＭｏＴ
ａを堆積、パターニングしてゲート電極１０６及び上部
容量電極１１３を形成する。このとき、ゲート電極１０
６は、第１ゲート絶縁膜１０５の幅よりも若干小さくな
るように形成し、ゲート電極１０６をマスクとしてｎ型
の低濃度の不純物をイオンドーピングして、ポリシリコ
ン層にＬＤＤ層１４４を形成する。この後、他の領域に
形成した別のポリシリコン層にｐチャネルＴＦＴ形成の
ためのｐ型不純物の イオンドーピングを行い、保護膜
（図示省略）で覆った後にレーザを用いて第２レーザア
ニールを行う（図６（ｂ））。
２ゲート絶縁膜１１２を形成し、さらにその上にＭｏＴ
ａを堆積、パターニングしてゲート電極１０６及び上部
容量電極１１３を形成する。このとき、ゲート電極１０
６は、第１ゲート絶縁膜１０５の幅よりも若干小さくな
るように形成し、ゲート電極１０６をマスクとしてｎ型
の低濃度の不純物をイオンドーピングして、ポリシリコ
ン層にＬＤＤ層１４４を形成する。この後、他の領域に
形成した別のポリシリコン層にｐチャネルＴＦＴ形成の
ためのｐ型不純物の イオンドーピングを行い、保護膜
（図示省略）で覆った後にレーザを用いて第２レーザア
ニールを行う（図６（ｂ））。
【０００５】次に、正スタガード型ＴＦＴ及び補助容量
を用いた液晶表示装置として、特開平１−１２９２３４
号公報に記載されたものを従来例２として、図７にその
製造方法を示す。
を用いた液晶表示装置として、特開平１−１２９２３４
号公報に記載されたものを従来例２として、図７にその
製造方法を示す。
【０００６】まず、透明絶縁性基板２０１の上を下地絶
縁膜２０３で覆い、その上に多結晶シリコンを堆積、パ
ターニングして多結晶シリコン２０４を形成する。さら
に、多結晶シリコン２０４の上に、シリコン酸化膜から
なるゲート絶縁膜２０５及び多結晶シリコンのゲート電
極２０６を形成し、ｎ型の高濃度の不純物をイオン注入
して、多結晶シリコン２０４に高濃度不純物層２５４を
形成する（図７（ａ））。この後、シリコン酸化膜の保
護膜２１２を形成し、補助容量部の上方にＩＴＯを用い
た画素電極２１３を形成する（図７（ｂ））。最後に、
ＴＦＴのソース・ドレインにコンタクトホール２１６を
開け、ソース電極２１４をが素電極２１３にコンタクト
するように形成すると共に、ドレイン電極２１５を形成
する（図７（ｃ））。
縁膜２０３で覆い、その上に多結晶シリコンを堆積、パ
ターニングして多結晶シリコン２０４を形成する。さら
に、多結晶シリコン２０４の上に、シリコン酸化膜から
なるゲート絶縁膜２０５及び多結晶シリコンのゲート電
極２０６を形成し、ｎ型の高濃度の不純物をイオン注入
して、多結晶シリコン２０４に高濃度不純物層２５４を
形成する（図７（ａ））。この後、シリコン酸化膜の保
護膜２１２を形成し、補助容量部の上方にＩＴＯを用い
た画素電極２１３を形成する（図７（ｂ））。最後に、
ＴＦＴのソース・ドレインにコンタクトホール２１６を
開け、ソース電極２１４をが素電極２１３にコンタクト
するように形成すると共に、ドレイン電極２１５を形成
する（図７（ｃ））。
【０００７】
【発明が解決しようとする課題】しかしながら、上述の
従来例は、以下のような問題を有している。
従来例は、以下のような問題を有している。
【０００８】まず、従来例１は、図６に示すように、高
濃度不純物層とＬＤＤ層を活性化するのに、高濃度イオ
ン注入及び低濃度イオン注入の後にそれぞれレーザアニ
ールを行い、２回のレーザアニールを必要としている。
これは、ゲート電極と上部容量電極が同層で形成されて
いるために、全ての不純物導入工程後では上部容量電極
の下部がレーザ活性化不能であるためと、高濃度不純物
層とＬＤＤ層では上部の絶縁膜厚が異なるためにレーザ
光の反射率が異なり、両層の活性化を満足するレーザ活
性化条件が得難いためである。
濃度不純物層とＬＤＤ層を活性化するのに、高濃度イオ
ン注入及び低濃度イオン注入の後にそれぞれレーザアニ
ールを行い、２回のレーザアニールを必要としている。
これは、ゲート電極と上部容量電極が同層で形成されて
いるために、全ての不純物導入工程後では上部容量電極
の下部がレーザ活性化不能であるためと、高濃度不純物
層とＬＤＤ層では上部の絶縁膜厚が異なるためにレーザ
光の反射率が異なり、両層の活性化を満足するレーザ活
性化条件が得難いためである。
【０００９】次に、従来例２は、図７に示すように、保
護膜（一般的に厚い）で容量絶縁膜を構成しており、面
積的に補助容量を小さくできない。また、補助容量の下
部電極の角部を容量絶縁膜が覆っており、下部電極角部
での容量絶縁膜の薄膜化（厚く付かない）、下部電極角
部での電界集中の影響を受ける構造であり、信頼性的に
弱い構成となっている。
護膜（一般的に厚い）で容量絶縁膜を構成しており、面
積的に補助容量を小さくできない。また、補助容量の下
部電極の角部を容量絶縁膜が覆っており、下部電極角部
での容量絶縁膜の薄膜化（厚く付かない）、下部電極角
部での電界集中の影響を受ける構造であり、信頼性的に
弱い構成となっている。
【００１０】本発明の目的は、短いプロセスでより小さ
い占有面積の補助容量を実現できるプレーナ型ＬＤＤＴ
ＦＴ、補助容量搭載の液晶表示装置及びその製造方法を
提供することにある。
い占有面積の補助容量を実現できるプレーナ型ＬＤＤＴ
ＦＴ、補助容量搭載の液晶表示装置及びその製造方法を
提供することにある。
【００１１】
【課題を解決するための手段】本発明の液晶表示装置
は、薄膜トランジスタ及び補助容量が形成された第１の
基板と、前記第１の基板と対向して配置される第２の基
板と、前記第１の基板と前記第２の基板との間に挟持さ
れた液晶層とを有する液晶表示装置であって、前記第１
の基板は、前記薄膜トランジスタの活性層及び前記補助
容量の下部電極を構成する半導体層と、該半導体層の上
部に前記薄膜トランジスタのゲート絶縁膜として設けら
れた第1絶縁膜と、第１絶縁膜上に設けられたゲート電
極と、前記半導体層の上部に前記補助容量の容量絶縁膜
として設けられた第２絶縁膜とを有し、前記第1絶縁膜
は前記下部電極上に開口部を有し、前記開口部以外は前
記第１絶縁膜が直接前記半導体層上に形成されており、
前記開口部には前記第１の絶縁膜より薄い前記第２絶縁
膜が直接前記半導体層上に形成されており、少なくとも
前記開口部の第２絶縁膜上に前記補助容量の上部電極が
形成されていることを特徴とし、前記半導体層は、前記
ゲート電極に対向する領域の近傍に形成された第１の濃
度の第１不純物領域と、少なくとも前記補助容量の上部
電極に対向する領域に形成され、前記第１不純物領域と
同じ導電型の第２の濃度の第２不純物領域とを有し、前
記第１の濃度が前記第２の濃度より低く、前記ゲート電
極は、最上層をアルミニウムまたはその合金薄膜とする
多層膜からなり、さらに具体的には、最下層を微結晶シ
リコン層とし、最上層をアルミニウムまたはその合金薄
膜とする多層膜からなる、というものである。
は、薄膜トランジスタ及び補助容量が形成された第１の
基板と、前記第１の基板と対向して配置される第２の基
板と、前記第１の基板と前記第２の基板との間に挟持さ
れた液晶層とを有する液晶表示装置であって、前記第１
の基板は、前記薄膜トランジスタの活性層及び前記補助
容量の下部電極を構成する半導体層と、該半導体層の上
部に前記薄膜トランジスタのゲート絶縁膜として設けら
れた第1絶縁膜と、第１絶縁膜上に設けられたゲート電
極と、前記半導体層の上部に前記補助容量の容量絶縁膜
として設けられた第２絶縁膜とを有し、前記第1絶縁膜
は前記下部電極上に開口部を有し、前記開口部以外は前
記第１絶縁膜が直接前記半導体層上に形成されており、
前記開口部には前記第１の絶縁膜より薄い前記第２絶縁
膜が直接前記半導体層上に形成されており、少なくとも
前記開口部の第２絶縁膜上に前記補助容量の上部電極が
形成されていることを特徴とし、前記半導体層は、前記
ゲート電極に対向する領域の近傍に形成された第１の濃
度の第１不純物領域と、少なくとも前記補助容量の上部
電極に対向する領域に形成され、前記第１不純物領域と
同じ導電型の第２の濃度の第２不純物領域とを有し、前
記第１の濃度が前記第２の濃度より低く、前記ゲート電
極は、最上層をアルミニウムまたはその合金薄膜とする
多層膜からなり、さらに具体的には、最下層を微結晶シ
リコン層とし、最上層をアルミニウムまたはその合金薄
膜とする多層膜からなる、というものである。
【００１２】次に、本発明の液晶表示装置の製造方法
は、第１の基板に薄膜トランジスタ及び補助容量を形成
し、前記第１の基板と対向して第２の基板を配置し、前
記第１の基板と前記第２の基板との間に液晶層を挟持す
る液晶表示装置の製造方法であって、前記第１の基板に
薄膜トランジスタ及び補助容量を形成する工程が、前記
第１の基板上に多結晶半導体膜を形成する工程と、前記
多結晶半導体膜上に第１絶縁膜を堆積する工程と、前記
第1絶縁膜上にゲート電極を形成する工程と、前記ゲー
ト電極をマスクとして前記多結晶半導体膜に第１の濃度
の第１不純物を導入する工程と、前記ゲート電極のチャ
ネル長方向に所定のマージンを有し前記ゲート電極をチ
ャネル長方向に包含する形状のマスクを用いて前記多結
晶半導体膜に前記第１不純物と同じ導電型の第２の濃度
の第２不純物を導入する工程と、前記第１不純物を導入
する工程及び前記第２不純物を導入する工程の後に、前
記多結晶半導体膜にレーザ光を照射して前記第１不純物
及び前記第２不純物を活性化する不純物活性化工程と、
前記不純物活性化工程の後に、前記多結晶半導体膜の第
２不純物が導入された領域内の所定の領域上の第１絶縁
膜を除去して前記第１絶縁膜に開口部を形成する工程
と、前記開口部に第２絶縁膜を前記第１絶縁膜より薄く
堆積する工程と、前記開口部の第２絶縁膜上に容量上部
電極を形成する工程とを有することを特徴とし、前記第
１の濃度を前記第２の濃度より低くする、というもので
ある。
は、第１の基板に薄膜トランジスタ及び補助容量を形成
し、前記第１の基板と対向して第２の基板を配置し、前
記第１の基板と前記第２の基板との間に液晶層を挟持す
る液晶表示装置の製造方法であって、前記第１の基板に
薄膜トランジスタ及び補助容量を形成する工程が、前記
第１の基板上に多結晶半導体膜を形成する工程と、前記
多結晶半導体膜上に第１絶縁膜を堆積する工程と、前記
第1絶縁膜上にゲート電極を形成する工程と、前記ゲー
ト電極をマスクとして前記多結晶半導体膜に第１の濃度
の第１不純物を導入する工程と、前記ゲート電極のチャ
ネル長方向に所定のマージンを有し前記ゲート電極をチ
ャネル長方向に包含する形状のマスクを用いて前記多結
晶半導体膜に前記第１不純物と同じ導電型の第２の濃度
の第２不純物を導入する工程と、前記第１不純物を導入
する工程及び前記第２不純物を導入する工程の後に、前
記多結晶半導体膜にレーザ光を照射して前記第１不純物
及び前記第２不純物を活性化する不純物活性化工程と、
前記不純物活性化工程の後に、前記多結晶半導体膜の第
２不純物が導入された領域内の所定の領域上の第１絶縁
膜を除去して前記第１絶縁膜に開口部を形成する工程
と、前記開口部に第２絶縁膜を前記第１絶縁膜より薄く
堆積する工程と、前記開口部の第２絶縁膜上に容量上部
電極を形成する工程とを有することを特徴とし、前記第
１の濃度を前記第２の濃度より低くする、というもので
ある。
【００１３】
【発明の実施の形態】次に、本発明の実施形態について
図１〜４を参照して説明する。図１（ａ）は、液晶表示
装置のＴＦＴ基板側の１画素分の平面図であり、本発明
に関連する部分に限定して示している。図１（ｂ）は、
図１（ａ）の切断線Ａ−Ａ’における断面図である。
図１〜４を参照して説明する。図１（ａ）は、液晶表示
装置のＴＦＴ基板側の１画素分の平面図であり、本発明
に関連する部分に限定して示している。図１（ｂ）は、
図１（ａ）の切断線Ａ−Ａ’における断面図である。
【００１４】まず、図１（ａ）に示すように、遮光膜２
がゲート電極６（ゲート配線を含む）の下方に敷かれ、
ポリシリコン層４は遮光膜２とゲート電極６との間にあ
って、その一部がゲート電極６と交差している。ポリシ
リコン層４の上は第１絶縁膜が覆い、補助容量を形成す
るために、第１絶縁膜は、ポリシリコン層４の上で一部
開口され、容量開口１１を有する構成となっている。ポ
リシリコン層４の容量開口１１の上は容量絶縁膜として
の第２絶縁膜が覆っており、さらに、容量開口の内側に
上部容量電極１３が形成されている。以上説明した構成
素子の他に、ＴＦＴ基板には、ソース・ドレイン電極及
びデータ線、コンタクトスルーホール、上方からの光を
遮光するためのブラックマトリクス、画素電極等が形成
されるが、本発明の主要部分には関連しないので、ここ
では図示を省略している。
がゲート電極６（ゲート配線を含む）の下方に敷かれ、
ポリシリコン層４は遮光膜２とゲート電極６との間にあ
って、その一部がゲート電極６と交差している。ポリシ
リコン層４の上は第１絶縁膜が覆い、補助容量を形成す
るために、第１絶縁膜は、ポリシリコン層４の上で一部
開口され、容量開口１１を有する構成となっている。ポ
リシリコン層４の容量開口１１の上は容量絶縁膜として
の第２絶縁膜が覆っており、さらに、容量開口の内側に
上部容量電極１３が形成されている。以上説明した構成
素子の他に、ＴＦＴ基板には、ソース・ドレイン電極及
びデータ線、コンタクトスルーホール、上方からの光を
遮光するためのブラックマトリクス、画素電極等が形成
されるが、本発明の主要部分には関連しないので、ここ
では図示を省略している。
【００１５】次に、図１（ｂ）に示すように、透明絶縁
性基板１の上には、タングステンシリサイド（又はＣｒ
でも良い）からなる０．１７５μｍの厚さの遮光膜２
と、その上をシリコン酸化膜からなる１μｍの厚さの下
地絶縁膜３が覆っている。下地絶縁膜３の上には、０．
０７５μｍの膜厚のポリシリコン層４が形成され、ポリ
シリコン層４を覆ってシリコン酸化膜からなる第１絶縁
膜５が０．１５μｍの厚さに成膜されている。
性基板１の上には、タングステンシリサイド（又はＣｒ
でも良い）からなる０．１７５μｍの厚さの遮光膜２
と、その上をシリコン酸化膜からなる１μｍの厚さの下
地絶縁膜３が覆っている。下地絶縁膜３の上には、０．
０７５μｍの膜厚のポリシリコン層４が形成され、ポリ
シリコン層４を覆ってシリコン酸化膜からなる第１絶縁
膜５が０．１５μｍの厚さに成膜されている。
【００１６】ポリシリコン層４の上方には、第１絶縁膜
５を挟んで０．１μｍの厚さのゲート電極６が形成され
ている。ここで、ポリシリコン層４は、ｎ型の不純物が
ドープされた高不純物濃度層５４、低濃度不純物層から
なるＬＤＤ層４４、さらに活性層３４に区分される。Ｌ
ＤＤ層４４はゲート電極６の下方に位置して、ゲート電
極６に電圧を印加することにより反転層を生じる。この
図においては、ｎ型のＴＦＴを例として示しているが、
図に示されない他のポリシリコン層にｐ型のＴＦＴを形
成することができることは容易に類推される。
５を挟んで０．１μｍの厚さのゲート電極６が形成され
ている。ここで、ポリシリコン層４は、ｎ型の不純物が
ドープされた高不純物濃度層５４、低濃度不純物層から
なるＬＤＤ層４４、さらに活性層３４に区分される。Ｌ
ＤＤ層４４はゲート電極６の下方に位置して、ゲート電
極６に電圧を印加することにより反転層を生じる。この
図においては、ｎ型のＴＦＴを例として示しているが、
図に示されない他のポリシリコン層にｐ型のＴＦＴを形
成することができることは容易に類推される。
【００１７】次に、ポリシリコン層４の高不純物濃度層
５４の一部の領域上にある第１絶縁膜には容量開口１１
が形成され、高不純物濃度層５４のうち容量開口１１に
おいて露出する部分は、ゲート電極６と共に第２絶縁膜
１２で覆われる。第１絶縁膜５を０．１５μｍのシリコ
ン酸化膜とするとき、第２絶縁膜１２は、０．０５μｍ
のシリコン酸化膜及び０．０７μｍのシリコン窒化膜、
或いは、０．１μｍのシリコン窒化膜のみからなる。即
ち、第２絶縁膜１２及び第１絶縁膜５が同じ絶縁膜材料
で形成されるときは、第２絶縁膜１２は第１絶縁膜５よ
りも膜厚が薄く設定される、さらに一般的に言えば、第
２絶縁膜１２の膜厚は、絶縁膜の比誘電率を考えた場合
に、第２絶縁膜１２のシリコン酸化膜換算での膜厚を第
１絶縁膜５のシリコン酸化膜換算での膜厚よりも薄くな
るように設定される。
５４の一部の領域上にある第１絶縁膜には容量開口１１
が形成され、高不純物濃度層５４のうち容量開口１１に
おいて露出する部分は、ゲート電極６と共に第２絶縁膜
１２で覆われる。第１絶縁膜５を０．１５μｍのシリコ
ン酸化膜とするとき、第２絶縁膜１２は、０．０５μｍ
のシリコン酸化膜及び０．０７μｍのシリコン窒化膜、
或いは、０．１μｍのシリコン窒化膜のみからなる。即
ち、第２絶縁膜１２及び第１絶縁膜５が同じ絶縁膜材料
で形成されるときは、第２絶縁膜１２は第１絶縁膜５よ
りも膜厚が薄く設定される、さらに一般的に言えば、第
２絶縁膜１２の膜厚は、絶縁膜の比誘電率を考えた場合
に、第２絶縁膜１２のシリコン酸化膜換算での膜厚を第
１絶縁膜５のシリコン酸化膜換算での膜厚よりも薄くな
るように設定される。
【００１８】次に、第２絶縁膜１２のうち容量開口１１
を覆う部分は、上部容量電極１３により覆われる。この
場合、上部容量電極１３は、容量開口１１の内側になる
ようにレイアウトされているが、容量開口１１を包含す
る形にレイアウトされていても良い。
を覆う部分は、上部容量電極１３により覆われる。この
場合、上部容量電極１３は、容量開口１１の内側になる
ようにレイアウトされているが、容量開口１１を包含す
る形にレイアウトされていても良い。
【００１９】次に、本実施形態のＴＦＴ及び補助容量を
形成するための製造方法について、図１（ｂ）と同じ箇
所の断面図で図２〜５に示す。
形成するための製造方法について、図１（ｂ）と同じ箇
所の断面図で図２〜５に示す。
【００２０】まず、透明絶縁性基板１の上に、スパッタ
リング法又はＣＶＤ法によりタングステンシリサイドを
０．１７５μｍの厚さに堆積し、パターニングして遮光
膜２を形成する。続いて、遮光膜を覆ってシリコン酸化
膜をＣＶＤ法により１μｍの厚さに堆積して下地絶縁膜
３とし、続いて、その上にＬＰＣＶＤ法によりボロンを
ドープしたアモルファスシリコン膜（ａ−Ｓｉ膜）を
０．０７５μｍの膜厚に堆積した後、レーザアニール処
理を施し、パターニングしてポリシリコン層４を形成す
る（図２（ａ））。
リング法又はＣＶＤ法によりタングステンシリサイドを
０．１７５μｍの厚さに堆積し、パターニングして遮光
膜２を形成する。続いて、遮光膜を覆ってシリコン酸化
膜をＣＶＤ法により１μｍの厚さに堆積して下地絶縁膜
３とし、続いて、その上にＬＰＣＶＤ法によりボロンを
ドープしたアモルファスシリコン膜（ａ−Ｓｉ膜）を
０．０７５μｍの膜厚に堆積した後、レーザアニール処
理を施し、パターニングしてポリシリコン層４を形成す
る（図２（ａ））。
【００２１】次に、ポリシリコン層４を覆ってシリコン
酸化膜からなる第１絶縁膜５を０．１５μｍの厚さに成
膜し、続いて、その上にプラズマＣＶＤ法によりＳｉＨ
4とＰＨ3とＨ2を原料ガスとして、下層ゲート電極とな
るマイクロクリスタルシリコン薄膜（Ｍｉｃｒｏｃｒｙ
ｓｔａｌ Ｓｉｌｉｃｏｎ Ｔｈｉｎ Ｆｉｌｍ）１６
を７０ｎｍ成膜し、続いて、スパッタリング法により上
層ゲート電極となる０．１μｍの厚さのタングステンシ
リサイド２６を堆積し、タングステンシリサイド及びマ
イクロクリスタルシリコン薄膜をパターニングし、遮光
膜２に平面的に包含される形状にゲート電極６を形成す
る（図２（ｂ））。ここで、マイクロクリスタルシリコ
ン薄膜１６の膜厚は、膜の抵抗率を下げるために７０ｎ
ｍ以上に成膜することが必要であり、また、上層ゲート
電極の材料としては、タングステンシリサイド２６に代
えて、アルミニウム、クロム、モリブデンシリサイド、
タングステンモリブデン合金等の他の金属を使用しても
良く、特に、アルミニウムを選択すると、タングステン
シリサイドに比べて、後続のレーザアニールのマスクと
なる際に、ゲート電極材料が飛び難いというメリットが
ある。
酸化膜からなる第１絶縁膜５を０．１５μｍの厚さに成
膜し、続いて、その上にプラズマＣＶＤ法によりＳｉＨ
4とＰＨ3とＨ2を原料ガスとして、下層ゲート電極とな
るマイクロクリスタルシリコン薄膜（Ｍｉｃｒｏｃｒｙ
ｓｔａｌ Ｓｉｌｉｃｏｎ Ｔｈｉｎ Ｆｉｌｍ）１６
を７０ｎｍ成膜し、続いて、スパッタリング法により上
層ゲート電極となる０．１μｍの厚さのタングステンシ
リサイド２６を堆積し、タングステンシリサイド及びマ
イクロクリスタルシリコン薄膜をパターニングし、遮光
膜２に平面的に包含される形状にゲート電極６を形成す
る（図２（ｂ））。ここで、マイクロクリスタルシリコ
ン薄膜１６の膜厚は、膜の抵抗率を下げるために７０ｎ
ｍ以上に成膜することが必要であり、また、上層ゲート
電極の材料としては、タングステンシリサイド２６に代
えて、アルミニウム、クロム、モリブデンシリサイド、
タングステンモリブデン合金等の他の金属を使用しても
良く、特に、アルミニウムを選択すると、タングステン
シリサイドに比べて、後続のレーザアニールのマスクと
なる際に、ゲート電極材料が飛び難いというメリットが
ある。
【００２２】次に、ゲート電極６をマスクとし、第１絶
縁膜５を通してＰＨ3を１×１０12〜１×１０13／ｃｍ2
のドーズ量でポリシリコン層４に低濃度イオン注入８を
行う。これにより、ポリシリコン層４に低不純物濃度層
２４が形成され、同時に、ゲート電極６の下方に活性層
３４が画定される（図２（ｃ））。
縁膜５を通してＰＨ3を１×１０12〜１×１０13／ｃｍ2
のドーズ量でポリシリコン層４に低濃度イオン注入８を
行う。これにより、ポリシリコン層４に低不純物濃度層
２４が形成され、同時に、ゲート電極６の下方に活性層
３４が画定される（図２（ｃ））。
【００２３】次に、第１絶縁膜５の上にゲート電極６を
ゲート長方向に包含する形状にレジスト等からなるマス
クパターン７を形成し、マスクパターン７及びゲート電
極６をマスクとして、第１絶縁膜５を通してＰＨ3を１
×１０15〜１×１０16／ｃｍ2のドーズ量でポリシリコ
ン層４に高濃度イオン注入９を行う。これにより、ポリ
シリコン層４のうち、ゲート電極６に対向する領域以外
で、マスクパターン７のみにマスクされた領域には高濃
度イオン注入９が行われず、低不純物濃度層２４は維持
され、ＬＤＤ層４４が画定される。また、ＬＤＤ層４４
以外の低不純物濃度層２４は、高濃度イオン注入９が行
われて高不純物濃度層５４となる（図３（ａ））。
ゲート長方向に包含する形状にレジスト等からなるマス
クパターン７を形成し、マスクパターン７及びゲート電
極６をマスクとして、第１絶縁膜５を通してＰＨ3を１
×１０15〜１×１０16／ｃｍ2のドーズ量でポリシリコ
ン層４に高濃度イオン注入９を行う。これにより、ポリ
シリコン層４のうち、ゲート電極６に対向する領域以外
で、マスクパターン７のみにマスクされた領域には高濃
度イオン注入９が行われず、低不純物濃度層２４は維持
され、ＬＤＤ層４４が画定される。また、ＬＤＤ層４４
以外の低不純物濃度層２４は、高濃度イオン注入９が行
われて高不純物濃度層５４となる（図３（ａ））。
【００２４】なお、高濃度イオン注入はポリシリコン層
のパターニング直後に、レジスト等からなるマスクパタ
ーンを形成して行っても良い。但し、目合わせ精度の観
点から、ゲート電極形成後の方が望ましい。
のパターニング直後に、レジスト等からなるマスクパタ
ーンを形成して行っても良い。但し、目合わせ精度の観
点から、ゲート電極形成後の方が望ましい。
【００２５】次に、マスクパターン７を除去し、ゲート
電極の上方から第１絶縁膜５を通してエネルギー密度２
６０ｍＪ／ｃｍ２、ビーム重ね率５０〜９５％の条件の
下にレーザ照射１０を行い、ＬＤＤ層４４及び高不純物
濃度層５４を同時に活性化させる（図３（ｂ））。
電極の上方から第１絶縁膜５を通してエネルギー密度２
６０ｍＪ／ｃｍ２、ビーム重ね率５０〜９５％の条件の
下にレーザ照射１０を行い、ＬＤＤ層４４及び高不純物
濃度層５４を同時に活性化させる（図３（ｂ））。
【００２６】ここで、ゲート電極の最上層がタングステ
ンシリサイドの場合にはエネルギー密度２９０ｍＪ／ｃ
ｍ２以上で膜剥れが発生したのに対して、アルミニウム
では４００ｍＪ／ｃｍ２でも膜剥れは観察されなかっ
た。レーザ活性化時のエネルギー密度が高い方が、不純
物の活性化率が向上するので、ゲート電極の最上層にア
ルミニウムを用いた方がプロセスマージンが向上するだ
けでなく、不純物注入量を減らせることが出来る。
ンシリサイドの場合にはエネルギー密度２９０ｍＪ／ｃ
ｍ２以上で膜剥れが発生したのに対して、アルミニウム
では４００ｍＪ／ｃｍ２でも膜剥れは観察されなかっ
た。レーザ活性化時のエネルギー密度が高い方が、不純
物の活性化率が向上するので、ゲート電極の最上層にア
ルミニウムを用いた方がプロセスマージンが向上するだ
けでなく、不純物注入量を減らせることが出来る。
【００２７】次に、高不純物濃度層５４の上にある第１
絶縁膜５の一部を除去して、第１絶縁膜５に容量開口１
１を形成する（図３（ｃ））。
絶縁膜５の一部を除去して、第１絶縁膜５に容量開口１
１を形成する（図３（ｃ））。
【００２８】次に、容量開口１１に露出した高不純物濃
度層５４の表面及びゲート電極６を覆って０．０５μｍ
の厚さのシリコン酸化膜からなる第２絶縁膜１２をＣＶ
Ｄ法により堆積する（図４（ａ））。ここで、第２絶縁
膜１２をシリコン窒化膜で形成する場合には、膜厚０．
０７〜０．１μｍの程度となるように堆積すればよい。
また、シリコン酸化膜０．０５μｍにシリコン窒化膜
０．０７μｍを重ねた２層膜にしてもよい。
度層５４の表面及びゲート電極６を覆って０．０５μｍ
の厚さのシリコン酸化膜からなる第２絶縁膜１２をＣＶ
Ｄ法により堆積する（図４（ａ））。ここで、第２絶縁
膜１２をシリコン窒化膜で形成する場合には、膜厚０．
０７〜０．１μｍの程度となるように堆積すればよい。
また、シリコン酸化膜０．０５μｍにシリコン窒化膜
０．０７μｍを重ねた２層膜にしてもよい。
【００２９】次に、タングステンシリサイド、Ｃｒ、ア
ルミニウムのいずれかの材料膜を選択して第２絶縁膜１
２の上に０．２〜０．５μｍの厚さに堆積させ、容量開
口１１の上に残るように材料膜をパターニングして上部
容量電極１３とする（図４（ｂ））。この場合、上部容
量電極１３のパターンを容量開口１１の内側に形成して
いるが、容量開口１１を包含する形状に形成しても良
い。
ルミニウムのいずれかの材料膜を選択して第２絶縁膜１
２の上に０．２〜０．５μｍの厚さに堆積させ、容量開
口１１の上に残るように材料膜をパターニングして上部
容量電極１３とする（図４（ｂ））。この場合、上部容
量電極１３のパターンを容量開口１１の内側に形成して
いるが、容量開口１１を包含する形状に形成しても良
い。
【００３０】この後、図示はしないが、層間絶縁膜、コ
ンタクトスルーホール、ソース・ドレイン電極及びデー
タ線、ブラックマトリクス、画素電極等が形成される。
ここでは、簡略化のために、便宜上、図４（ｂ）のよう
に形成された薄膜トランジスタ及び補助容量を保護絶縁
膜１７で覆う構成としている。このようにして、ＴＦＴ
基板７０が得られる。
ンタクトスルーホール、ソース・ドレイン電極及びデー
タ線、ブラックマトリクス、画素電極等が形成される。
ここでは、簡略化のために、便宜上、図４（ｂ）のよう
に形成された薄膜トランジスタ及び補助容量を保護絶縁
膜１７で覆う構成としている。このようにして、ＴＦＴ
基板７０が得られる。
【００３１】次に、透明絶縁性基板７１の全面に対向電
極７２を形成し、対向基板８０を得る。この後、ＴＦＴ
基板７０及び対向基板８０の対向する面に配向膜７３を
それぞれ塗布し、ＴＦＴ基板７０及び対向基板８０が対
向配置されたときに、配向軸が９０°となるように、そ
れぞれの配向膜７３をラビング処理する。続いて、ＴＦ
Ｔ基板７０及び対向基板８０の対向する面と反対側の面
に偏光板７４を貼着し、その後、両基板を対向して組み
立て、セル化し、その間隙に液晶組成物７５を注入、封
止すると、液晶表示装置が完成する（図５）。
極７２を形成し、対向基板８０を得る。この後、ＴＦＴ
基板７０及び対向基板８０の対向する面に配向膜７３を
それぞれ塗布し、ＴＦＴ基板７０及び対向基板８０が対
向配置されたときに、配向軸が９０°となるように、そ
れぞれの配向膜７３をラビング処理する。続いて、ＴＦ
Ｔ基板７０及び対向基板８０の対向する面と反対側の面
に偏光板７４を貼着し、その後、両基板を対向して組み
立て、セル化し、その間隙に液晶組成物７５を注入、封
止すると、液晶表示装置が完成する（図５）。
【００３２】以上のようにして、ＬＤＤを有するＴＦ
Ｔ、補助容量及びそれらの搭載されたＴＦＴ基板を有す
る液晶表示装置を形成する。
Ｔ、補助容量及びそれらの搭載されたＴＦＴ基板を有す
る液晶表示装置を形成する。
【００３３】補助容量の構造に関しては、容量開口１１
がポリシリコン層４（或いは、高不純物濃度層５４）の
内側に開口されるので、従来例２の構造のように、下部
容量電極の角を容量絶縁膜が覆う形状とならず、下部容
量電極の角部における容量絶縁膜の薄膜化、下部容量電
極の角部における電界集中を回避でき、高信頼性度の補
助容量とすることができる。
がポリシリコン層４（或いは、高不純物濃度層５４）の
内側に開口されるので、従来例２の構造のように、下部
容量電極の角を容量絶縁膜が覆う形状とならず、下部容
量電極の角部における容量絶縁膜の薄膜化、下部容量電
極の角部における電界集中を回避でき、高信頼性度の補
助容量とすることができる。
【００３４】また、ＴＦＴ及び補助容量の製造方法に関
しては、従来例１ではポリシリコン層に導入された不純
物を活性化させるのに２回のレーザアニールを必要とし
たが、本実施形態では１回のレーザアニールで済む。ま
た、ポリシリコン層に導入された不純物を活性化させる
のに熱アニールを用いると、５００℃で行った場合、炉
への出し入れ、昇温、降温動作も含めると１６時間もの
時間を要したのに対して、レーザアニールを用いると基
板１枚あたり数分で済むという工程短縮効果も大きい。
さらに、本実施形態のレーザアニールは、ポリシリコン
層上で均一な膜厚を呈する第１絶縁膜を通して行われる
ので、レーザ光反射率をポリシリコン層上で均一に保つ
ことができ、ポリシリコン層に導入された不純物の活性
化を均一にすることができる。
しては、従来例１ではポリシリコン層に導入された不純
物を活性化させるのに２回のレーザアニールを必要とし
たが、本実施形態では１回のレーザアニールで済む。ま
た、ポリシリコン層に導入された不純物を活性化させる
のに熱アニールを用いると、５００℃で行った場合、炉
への出し入れ、昇温、降温動作も含めると１６時間もの
時間を要したのに対して、レーザアニールを用いると基
板１枚あたり数分で済むという工程短縮効果も大きい。
さらに、本実施形態のレーザアニールは、ポリシリコン
層上で均一な膜厚を呈する第１絶縁膜を通して行われる
ので、レーザ光反射率をポリシリコン層上で均一に保つ
ことができ、ポリシリコン層に導入された不純物の活性
化を均一にすることができる。
【００３５】
【発明の効果】以上に説明したように、本発明によれ
ば、容量開口が下部容量電極となる高不純物濃度層の内
側に開口されるので、容量絶縁膜を薄く形成しても下部
容量電極の角を容量絶縁膜が覆う形状とならず、下部容
量電極の角部における容量絶縁膜の薄膜化、下部容量電
極の角部における電界集中を回避でき、補助容量の専有
面積を小さくできると同時に高信頼性度の補助容量を得
ることができる。
ば、容量開口が下部容量電極となる高不純物濃度層の内
側に開口されるので、容量絶縁膜を薄く形成しても下部
容量電極の角を容量絶縁膜が覆う形状とならず、下部容
量電極の角部における容量絶縁膜の薄膜化、下部容量電
極の角部における電界集中を回避でき、補助容量の専有
面積を小さくできると同時に高信頼性度の補助容量を得
ることができる。
【００３６】また、ＴＦＴ及び補助容量の製造方法に関
しては、ポリシリコン層に導入された不純物を活性化さ
せるのに１回のレーザアニールで済み、工程短縮が可能
となると共に、本発明のレーザアニールは、ポリシリコ
ン層上で均一な膜厚を呈する絶縁膜を通して行われるの
で、レーザ光反射率をポリシリコン層上で均一に保つこ
とができ、ポリシリコン層に導入された不純物の活性化
をより均一にすることができる。
しては、ポリシリコン層に導入された不純物を活性化さ
せるのに１回のレーザアニールで済み、工程短縮が可能
となると共に、本発明のレーザアニールは、ポリシリコ
ン層上で均一な膜厚を呈する絶縁膜を通して行われるの
で、レーザ光反射率をポリシリコン層上で均一に保つこ
とができ、ポリシリコン層に導入された不純物の活性化
をより均一にすることができる。
【図１】本発明の実施形態の液晶表示装置の平面図及び
断面図である。
断面図である。
【図２】本発明の実施形態の液晶表示装置の製造方法を
製造工程順に示す断面図である。
製造工程順に示す断面図である。
【図３】図２に続く製造工程を示す断面図である。
【図４】図３に続く製造工程を示す断面図である。
【図５】図４に続く製造工程を示す断面図である。
【図６】第１従来例の液晶表示装置の製造方法を製造工
程順に示す断面図である。
程順に示す断面図である。
【図７】第２従来例の液晶表示装置の製造方法を製造工
程順に示す断面図である。
程順に示す断面図である。
１、７１、１０１、２０１ 透明絶縁性基板 ２ 遮光膜 ３、１０３、２０３ 下地絶縁膜 ４ ポリシリコン層 ５ 第１絶縁膜 ６、１０６、２０６ ゲート電極 ７ マスクパターン ８、１０８ 低濃度イオン注入 ９、１０９、２０９ 高濃度イオン注入 １０ レーザ照射 １１ 容量開口 １２ 第２絶縁膜 １３、１１３ 上部容量電極 １６ マイクロクリスタルシリコン薄膜 ２４ 低濃度不純物層 ２６ タングステンシリサイド ３４、１３４ 活性層 ４４、１４４ ＬＤＤ層 ５４、１５４、２５４ 高濃度不純物層 ７０ ＴＦＴ基板 ７２ 対向電極 ７３ 配向膜 ７４ 偏光板 ７５ 液晶組成物 ８０ 対向基板 １０５ 第１ゲート絶縁膜 １１２ 第２ゲート絶縁膜 １２４ チャネルポリシリコン ２０４ 多結晶シリコン ２０５ ゲート絶縁膜 ２１２ 保護膜 ２１３ 画素電極 ２１４ ソース電極 ２１５ ドレイン電極 ２１６ コンタクトホール
フロントページの続き Ｆターム(参考） 2H092 JA25 JA29 JA36 JA38 JA42 JA44 JA46 JB13 JB23 JB32 JB33 JB38 JB51 JB57 JB63 JB69 KA04 KA07 KB14 MA05 MA07 MA14 MA15 MA16 MA18 MA19 MA20 MA22 MA27 MA28 MA35 MA37 MA41 NA25 NA27 NA28 NA29 PA06 5C094 BA03 BA43 CA19 CA24 DA14 DA15 EA04 EA07 EB02 ED14 FB12 FB14 FB15 5F110 CC02 DD13 EE03 EE04 EE05 EE08 EE14 EE44 EE45 FF02 GG02 GG13 GG25 GG47 HJ01 HJ04 HJ13 HJ23 HM15 NN03 NN04 NN23 NN24 NN35 NN45 NN46 NN54 NN73 PP03 QQ11
Claims (6)
- 【請求項１】 薄膜トランジスタ及び補助容量が形成さ
れた第１の基板と、前記第１の基板と対向して配置され
る第２の基板と、前記第１の基板と前記第２の基板との
間に挟持された液晶層とを有する液晶表示装置であっ
て、前記第１の基板は、前記薄膜トランジスタの活性層
及び前記補助容量の下部電極を構成する半導体層と、該
半導体層の上部に前記薄膜トランジスタのゲート絶縁膜
として設けられた第1絶縁膜と、第１絶縁膜上に設けら
れたゲート電極と、前記半導体層の上部に前記補助容量
の容量絶縁膜として設けられた第２絶縁膜とを有し、前
記第1絶縁膜は前記下部電極上に開口部を有し、前記開
口部以外は前記第１絶縁膜が直接前記半導体層上に形成
されており、前記開口部には前記第１の絶縁膜より薄い
前記第２絶縁膜が直接前記半導体層上に形成されてお
り、少なくとも前記開口部の第２絶縁膜上に前記補助容
量の上部電極が形成されていることを特徴とする液晶表
示装置。 - 【請求項２】 前記半導体層は、前記ゲート電極に対向
する領域の近傍に形成された第１の濃度の第１不純物領
域と、少なくとも前記補助容量の上部電極に対向する領
域に形成され、前記第１不純物領域と同じ導電型の第２
の濃度の第２不純物領域とを有し、前記第１の濃度が前
記第２の濃度より低い請求項１記載の液晶表示装置。 - 【請求項３】 前記ゲート電極は、最上層をアルミニウ
ムまたはその合金薄膜とする多層膜からなる請求項１又
は２記載の液晶表示装置。 - 【請求項４】 前記ゲート電極は、最下層を微結晶シリ
コン層とし、最上層をアルミニウムまたはその合金薄膜
とする多層膜からなる請求項１、２又は３記載の液晶表
示装置。 - 【請求項５】 第１の基板に薄膜トランジスタ及び補助
容量を形成し、前記第１の基板と対向して第２の基板を
配置し、前記第１の基板と前記第２の基板との間に液晶
層を挟持する液晶表示装置の製造方法であって、前記第
１の基板に薄膜トランジスタ及び補助容量を形成する工
程が、前記第１の基板上に多結晶半導体膜を形成する工
程と、前記多結晶半導体膜上に第１絶縁膜を堆積する工
程と、前記第1絶縁膜上にゲート電極を形成する工程
と、前記ゲート電極をマスクとして前記多結晶半導体膜
に第１の濃度の第１不純物を導入する工程と、前記ゲー
ト電極のチャネル長方向に所定のマージンを有し前記ゲ
ート電極をチャネル長方向に包含する形状のマスクを用
いて前記多結晶半導体膜に前記第１不純物と同じ導電型
の第２の濃度の第２不純物を導入する工程と、前記第１
不純物を導入する工程及び前記第２不純物を導入する工
程の後に、前記多結晶半導体膜にレーザ光を照射して前
記第１不純物及び前記第２不純物を活性化する不純物活
性化工程と、前記不純物活性化工程の後に、前記多結晶
半導体膜の第２不純物が導入された領域内の所定の領域
上の第１絶縁膜を除去して前記第１絶縁膜に開口部を形
成する工程と、前記開口部に第２絶縁膜を前記第１絶縁
膜より薄く堆積する工程と、前記開口部の第２絶縁膜上
に容量上部電極を形成する工程とを有することを特徴と
する液晶表示装置の製造方法。 - 【請求項６】 前記第１の濃度を前記第２の濃度より低
くする請求項５記載の液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000313575A JP2002122881A (ja) | 2000-10-13 | 2000-10-13 | 液晶表示装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000313575A JP2002122881A (ja) | 2000-10-13 | 2000-10-13 | 液晶表示装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002122881A true JP2002122881A (ja) | 2002-04-26 |
Family
ID=18792969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000313575A Pending JP2002122881A (ja) | 2000-10-13 | 2000-10-13 | 液晶表示装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002122881A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005084104A (ja) * | 2003-09-04 | 2005-03-31 | Seiko Epson Corp | 半導体装置及び電気光学装置 |
| US6911717B2 (en) | 2002-03-26 | 2005-06-28 | Kabushiki Kaisha Ekisho Sentan Gijutsu Kaihatsu Center | Processing method and apparatus for annealing and doping semiconductor |
| JP2005285978A (ja) * | 2004-03-29 | 2005-10-13 | Sony Corp | 表示装置およびその製造方法 |
| JP2008058850A (ja) * | 2006-09-04 | 2008-03-13 | Mitsubishi Electric Corp | 表示装置とその製造方法 |
| KR100848097B1 (ko) * | 2002-05-13 | 2008-07-24 | 삼성전자주식회사 | 박막 트랜지스터 어레이 기판의 제조 방법 |
| JP2009048064A (ja) * | 2007-08-22 | 2009-03-05 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP2010107991A (ja) * | 2009-12-04 | 2010-05-13 | Hitachi Displays Ltd | 表示装置 |
| JP2013073037A (ja) * | 2011-09-28 | 2013-04-22 | Seiko Epson Corp | 電気光学装置およびその製造方法、並びに電子機器 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0281029A (ja) * | 1988-09-19 | 1990-03-22 | Sanyo Electric Co Ltd | 液晶表示装置の製造方法 |
| JPH04336530A (ja) * | 1991-05-14 | 1992-11-24 | Mitsubishi Electric Corp | 液晶ディスプレイ |
| JPH09153621A (ja) * | 1995-12-01 | 1997-06-10 | Sharp Corp | 薄膜トランジスタおよびその製造方法と、それを用いた液晶表示装置 |
| JPH10133226A (ja) * | 1996-10-28 | 1998-05-22 | Toshiba Electron Eng Corp | 液晶駆動装置およびその製造方法 |
| JP2001356709A (ja) * | 2000-06-15 | 2001-12-26 | Seiko Epson Corp | 電気光学装置及びその製造方法 |
-
2000
- 2000-10-13 JP JP2000313575A patent/JP2002122881A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0281029A (ja) * | 1988-09-19 | 1990-03-22 | Sanyo Electric Co Ltd | 液晶表示装置の製造方法 |
| JPH04336530A (ja) * | 1991-05-14 | 1992-11-24 | Mitsubishi Electric Corp | 液晶ディスプレイ |
| JPH09153621A (ja) * | 1995-12-01 | 1997-06-10 | Sharp Corp | 薄膜トランジスタおよびその製造方法と、それを用いた液晶表示装置 |
| JPH10133226A (ja) * | 1996-10-28 | 1998-05-22 | Toshiba Electron Eng Corp | 液晶駆動装置およびその製造方法 |
| JP2001356709A (ja) * | 2000-06-15 | 2001-12-26 | Seiko Epson Corp | 電気光学装置及びその製造方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6911717B2 (en) | 2002-03-26 | 2005-06-28 | Kabushiki Kaisha Ekisho Sentan Gijutsu Kaihatsu Center | Processing method and apparatus for annealing and doping semiconductor |
| US7241702B2 (en) | 2002-03-26 | 2007-07-10 | Kabushiki Kaisha Ekisho Sentan Gijutsu Kaihatsu Center | Processing method for annealing and doping a semiconductor |
| KR100848097B1 (ko) * | 2002-05-13 | 2008-07-24 | 삼성전자주식회사 | 박막 트랜지스터 어레이 기판의 제조 방법 |
| JP2005084104A (ja) * | 2003-09-04 | 2005-03-31 | Seiko Epson Corp | 半導体装置及び電気光学装置 |
| JP2005285978A (ja) * | 2004-03-29 | 2005-10-13 | Sony Corp | 表示装置およびその製造方法 |
| JP4631300B2 (ja) * | 2004-03-29 | 2011-02-16 | ソニー株式会社 | 表示装置の製造方法 |
| JP2008058850A (ja) * | 2006-09-04 | 2008-03-13 | Mitsubishi Electric Corp | 表示装置とその製造方法 |
| JP2009048064A (ja) * | 2007-08-22 | 2009-03-05 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP2010107991A (ja) * | 2009-12-04 | 2010-05-13 | Hitachi Displays Ltd | 表示装置 |
| JP2013073037A (ja) * | 2011-09-28 | 2013-04-22 | Seiko Epson Corp | 電気光学装置およびその製造方法、並びに電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7102164B2 (en) | Semiconductor device having a conductive layer with a light shielding part | |
| US5508209A (en) | Method for fabricating thin film transistor using anodic oxidation | |
| JP3274081B2 (ja) | 薄膜トランジスタの製造方法および液晶表示装置の製造方法 | |
| EP0372821B1 (en) | Liquid crystal display panel with reduced pixel defects | |
| JP4372993B2 (ja) | アクティブマトリックス液晶表示装置の製造方法 | |
| US6812975B2 (en) | Active matrix type display | |
| JP4126156B2 (ja) | 液晶表示装置 | |
| JP2001085702A (ja) | トップゲート形ポリシリコン薄膜トランジスター製造方法 | |
| US7166503B2 (en) | Method of manufacturing a TFT with laser irradiation | |
| KR100343307B1 (ko) | 박막 트랜지스터의 제조방법 | |
| KR20050029512A (ko) | 다결정 실리콘 박막 트랜지스터 및 그 제조 방법 | |
| JP2002122881A (ja) | 液晶表示装置及びその製造方法 | |
| EP1153428A1 (en) | Thin film transistor and method of manufacturing the same | |
| US6534350B2 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step | |
| JPH1079514A (ja) | アクティブマトリクス基板の製造方法 | |
| JP2000206566A (ja) | 薄膜半導体装置 | |
| JPH10161151A (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
| JPH08213626A (ja) | 薄膜半導体装置及びその製造方法 | |
| JP2004271903A (ja) | 薄膜トランジスタ基板およびその製造方法並びに液晶表示装置 | |
| JPH0191468A (ja) | 薄膜トランジスタ | |
| JP2002033480A (ja) | 薄膜トランジスタ、表示素子および投射型表示装置ならびに表示素子の製造方法 | |
| JPH07142737A (ja) | 薄膜トランジスタの製造方法 | |
| JP2004327539A (ja) | 半導体装置の製造方法及び半導体装置、並びにこれを備えた電気光学装置及び電子機器 | |
| JP3293568B2 (ja) | 薄膜トランジスタ | |
| KR100989257B1 (ko) | 결정화 방법과 이를 이용한 액정 표시 장치용 어레이 기판및 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050314 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070118 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070911 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080612 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090511 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100618 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101026 |