JP2002110727A - 縦型ｍｏｓトランジスタの製造方法 - Google Patents

縦型ｍｏｓトランジスタの製造方法

Info

Publication number
JP2002110727A
JP2002110727A JP2000295899A JP2000295899A JP2002110727A JP 2002110727 A JP2002110727 A JP 2002110727A JP 2000295899 A JP2000295899 A JP 2000295899A JP 2000295899 A JP2000295899 A JP 2000295899A JP 2002110727 A JP2002110727 A JP 2002110727A
Authority
JP
Japan
Prior art keywords
source
mos transistor
vertical mos
transistor
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000295899A
Other languages
English (en)
Inventor
Hidesato Katsuta
英里 勝田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP2000295899A priority Critical patent/JP2002110727A/ja
Publication of JP2002110727A publication Critical patent/JP2002110727A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】従来、縦型ＭＯＳトランジスタは、半導体チッ
プのトランジスタ領域のソース電極群に対して単一のソ
ースパッドを設け、良品とされた半導体チップのソース
パッドをボンディングワイヤによりソース端子と接続し
て製品化していたが、チップ内で１箇所でも欠陥のある
トランジスタがあればそのチップは不良となるためチッ
プの歩留まり低下させ、製造コストの増大を招いてい
た。 【解決手段】半導体チップ１００を２分割以上のトラン
ジスタ領域５１、５２に分割し、それぞれのトランジス
タ領域に対応するソースパッド１、２を設け、２つのト
ランジスタ領域の内一つでも良品があれば、そのトラン
ジスタ領域に対応するソースパッドをソース端子に接続
して製品化するので、半導体チップの不良による廃棄率
を減らすことができ、製品としての製造コストを下げる
ことが可能となった。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、縦型ＭＯＳトラン
ジスタの製造方法に関し、特に、縦型ＭＯＳトランジス
タの製造コストを低減する製造方法に関する。
【０００２】
【従来の技術】従来の縦型ＭＯＳトランジスタを搭載し
た半導体チップの平面図を図２に示す。図２に示すよう
に、半導体チップ２００のトランジスタ領域２５１のソ
ース電極群に対して単一のソースパッド２０１を設け、
単一のソースパッド２０１を通して縦型ＭＯＳトランジ
スタの動作をテスターで確認し、良品とされた半導体チ
ップ２００のソースパッド２０１をボンディングワイヤ
２０４により、ゲートパッド２０５をボンディングヤイ
ヤ２０６により、それぞれパッケージのソース端子及び
ゲート端子と接続して、製品化していた。
【０００３】
【発明が解決しようとする課題】然るに、１チップ内で
１箇所でも欠陥のあるトランジスタがあればそのチップ
は不良となるためチップの歩留まり低下させ、結果とし
て製造コストの増大を招いていた。
【０００４】本発明の目的は、縦型ＭＯＳトランジスタ
の製造方法において、チップ内に欠陥のあるトランジス
タを含む場合であっても、チップを良品として救済でき
る確率を高くし、結果として製造コストを低減できる縦
型ＭＯＳトランジスタの製造方法を提供することにあ
る。
【０００５】
【課題を解決するための手段】本発明の縦型ＭＯＳトラ
ンジスタの製造方法は、一導電型の半導体基板をドレイ
ン、前記半導体基板の表面に形成した複数の逆導電型領
域をベース、前記ベース内に形成した一導電型領域をソ
ース、前記半導体基板表面に形成した第１絶縁膜をゲー
ト絶縁膜、前記ゲート絶縁膜の上にあって前記ソース及
び前記半導体基板に横方向に挟まれたベースを覆うゲー
ト電極、前記ドレインを半導体基板の裏面から取り出す
ドレイン電極、前記ゲート電極を一括して外部へ取り出
すゲート用パッド、前記ソースを所定の数に区分して、
区分された領域に含まれるソースを一括して取り出すソ
ース用パッドを備える縦型ＭＯＳトランジスタのチップ
に対して、前記ソース用パッドに接続する縦型ＭＯＳト
ランジスタのうち、正常に動作する良品縦型ＭＯＳトラ
ンジスタのみを前記チップ内で選別し、前記ゲート用パ
ッドの他に、前記良品縦型ＭＯＳトランジスタに接続す
るソース用パッドに対してソースリード端子との間でボ
ンディングを行い、前記良品縦型ＭＯＳトランジスタ以
外の不良品縦型ＭＯＳトランジスタに接続するソース用
パッドに対してはボンディングを行わないことを特徴と
し、前記不良品縦型ＭＯＳトランジスタに接続するソー
ス用パッドには、不良であることを示す不良印が印され
ており、前記チップを、印されている不良印のモード毎
にグループ分けし、前記グループ毎にグループに対応し
たボンディングプログラムを用いてボンディングを行
う、というものである。
【０００６】上記の縦型ＭＯＳトランジスタの製造方法
は、前記ドレイン電極は、チップを収容するパッケージ
のチップ搭載領域を通して外部に取り出され、また、前
記パッケージは、３端子のリード有するパッケージであ
り、前記パッケージは、放熱板を有するというものであ
る。
【０００７】
【発明の実施の形態】本発明は、縦型ＭＯＳＦＥＴの製
造方法に関し、ソース電極を複数に分割し、選択的にワ
イヤボンディングを行って、従来不良となっていたチッ
プをグレード分けすることにより、良品として製品化す
ることができることを特徴とする。
【０００８】次に、本発明の実施形態について、図１を
参照して説明する。図１（ａ）は、本実施形態の製造方
法を説明するための縦型ＭＯＳＦＥＴの平面図であり、
図１（ｂ）は、図１（ａ）の切断線Ａ−Ａ’における断
面図である。
【０００９】縦型ＭＯＳＦＥＴは、以下のような構造を
有している。
【００１０】まず、図１（ａ）に示すように、縦型ＭＯ
ＳＦＥＴを搭載した半導体チップ１００は、ソース電極
群を２分割して、それぞれ第１トランジスタ領域５１及
び第２トランジスタ領域５２とする。第１トランジスタ
領域５１のソース電極群及び第２トランジスタ領域５２
のソース電極群に対して、外部端子との接続用にそれぞ
れ第１ソースパッド１及び第２ソースパッド２が設けら
れる。図においては、第１トランジスタ領域５１のソー
ス電極群の中に不良の個所が含まれているために、第１
ソースパッド１の上に不良印３がインクにより印されて
いる。
【００１１】従って、正常にトランジスタ動作する第２
トランジスタ領域５２は、第２ソースパッド２にボンデ
ィングしてパッケージのソース端子とボンディングワイ
ヤ４により接続される。
【００１２】半導体チップ１００には、上記の第１ソー
スパッド１及び第２ソースパッド２の他に、ゲートパッ
ド５が設けられており、ゲートパッド５にボンディング
してパッケージのゲート端子とボンディングワイヤ６に
より接続される。
【００１３】以上の実施形態では、半導体チップ１００
のうち、第２トランジスタ領域５２のみが正常にトラン
ジスタ動作する例を説明したが、他に、半導体チップ１
００のうち第１トランジスタ領域５１のみが正常にトラ
ンジスタ動作するケース、第１トランジスタ領域５１及
び第２トランジスタ領域５２が共に正常にトランジスタ
動作するケースがあり、合計で３つのケースがある。
【００１４】第１トランジスタ領域５１のみが正常にト
ランジスタ動作するケースでは、第１ソースパッド１に
ボンディングしてパッケージのソース端子とボンディン
グワイヤにより接続され、第１トランジスタ領域５１及
び第２トランジスタ領域５２が共に正常にトランジスタ
動作するケースでは、第１ソースパッド１及び第２ソー
スパッド２共にボンディングしてパッケージのソース端
子とボンディングワイヤにより接続されることとなる。
【００１５】上記のようにソースパッド及びゲートパッ
ドがボンディングによりそれぞれパッケージのソース端
子及びゲート端子に接続されるボンディング工程の前
に、半導体チップ１００は、テスターによって３つの良
品グループに分けられる。ボンディング工程では、それ
らのグループ毎にボンディングプログラムを変えてボン
ディングを行い、例えば、第１トランジスタ領域５１及
び第２トランジスタ領域５２が共に正常にトランジスタ
動作する半導体チップは製品グループ１、第１トランジ
スタ領域５１のみが正常にトランジスタ動作する半導体
チップは製品グループ２、第２トランジスタ領域５２の
みが正常にトランジスタ動作する半導体チップは製品グ
ループ３にグループ分けされて製品出荷することとな
る。
【００１６】また、上述のパッケージは、具体的には、
例えば、３端子のリード有し、放熱板を有するパッケー
ジが挙げられる。
【００１７】図１（ｂ）は、図１（ａ）の切断線Ａ−
Ａ’における断面図であり、縦型ＭＯＳＦＥＴの断面図
を示している。ここで、縦型ＭＯＳＦＥＴの構造を簡単
に説明しておく。
【００１８】まず、ｎ型エピタキシャル層を含むｎ型の
半導体基板２１の表面にｐ型のベース層２２を形成し、
ベース層２２を貫通して半導体基板２１に達するゲート
電極用の溝２３を掘り、溝２３の表面にはゲート酸化膜
２４を形成する。溝２３の両側のベース層２２にはｎ型
のソース層２５を形成する。溝２３にはゲート電極２６
が充填されてソース層２５の上方にまで延在するように
形成され、さらに、半導体チップ１００のゲートパッド
５に導出される。
【００１９】また、ソース電極２７は層間絶縁膜２８に
よりゲート電極２６から絶縁され、ソース電極２７を覆
う保護絶縁膜２９を開口して第２ソースパッド２が形成
される。さらに、第２ソースパッド２は、ボンディング
ワイヤ４によりパッケージのソース端子に接続される。
【００２０】半導体チップ１００の底面は半導体基板２
１の底面であり、縦型ＭＯＳＦＥＴのドレインとして機
能する。半導体基板２１の底面は、パッケージの半導体
チップ搭載領域と接合金属により接続されており、さら
にパッケージのドレイン端子に導出される。
【００２１】縦型ＭＯＳＦＥＴを上記のような方法で製
造することにより、半導体チップ全体のソース電極群に
対して、単一のソースパッドを設けて製造する場合に比
べて、半導体チップの不良による廃棄率を減らすことが
でき、製品としての製造コストを下げることが可能とな
った。
【００２２】上記の実施形態においては、半導体チップ
を２分割して製造する方法を示したが、電流容量特性の
許す限りの範囲において、３分割以上に拡張することも
できる。
【００２３】
【発明の効果】本発明の縦型ＭＯＳＦＥＴの製造方法に
よれば、半導体チップを２分割以上のトランジスタ領域
に分割し、それぞれのトランジスタ領域に対応するソー
スパッドを設け、複数のトランジスタ領域の内一つでも
良品があれば、そのトランジスタ領域に対応するソース
パッドをソース端子に接続して製品化するので、半導体
チップの不良による廃棄率を減らすことができ、製品と
しての製造コストを下げることが可能となった。
【図面の簡単な説明】
【図１】本発明による実施形態の縦型ＭＯＳＦＥＴの平
面図及び断面図である。
【図２】従来の縦型ＭＯＳＦＥＴの平面図である。
【符号の説明】
１ 第１ソースパッド ２ 第２ソースパッド ３ 不良印 ４、６、２０４、２０６ ボンディングワイヤ ５、２０５ ゲートパッド ２１ 半導体基板 ２２ ベース層 ２３ 溝 ２４ ゲート酸化膜 ２５ ソース層 ２６ ゲート電極 ２７ ソース電極 ２８ 層間絶縁膜 ２９ 保護絶縁膜 ５１ 第１トランジスタ領域 ５２ 第２トランジスタ領域 １００、２００ 半導体チップ ２０１ ソースパッド ２５１ トランジスタ領域

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 一導電型の半導体基板をドレイン、前記
    半導体基板の表面に形成した複数の逆導電型領域をベー
    ス、前記ベース内に形成した一導電型領域をソース、前
    記半導体基板表面に形成した第１絶縁膜をゲート絶縁
    膜、前記ゲート絶縁膜の上にあって前記ソース及び前記
    半導体基板に横方向に挟まれたベースを覆うゲート電
    極、前記ドレインを半導体基板の裏面から取り出すドレ
    イン電極、前記ゲート電極を一括して外部へ取り出すゲ
    ート用パッド、前記ソースを所定の数に区分して、区分
    された領域に含まれるソースを一括して取り出すソース
    用パッドを備える縦型ＭＯＳトランジスタのチップに対
    して、前記ソース用パッドに接続する縦型ＭＯＳトラン
    ジスタのうち、正常に動作する良品縦型ＭＯＳトランジ
    スタのみを前記チップ内で選別し、前記ゲート用パッド
    の他に、前記良品縦型ＭＯＳトランジスタに接続するソ
    ース用パッドに対してソースリード端子との間でボンデ
    ィングを行い、前記良品縦型ＭＯＳトランジスタ以外の
    不良品縦型ＭＯＳトランジスタに接続するソース用パッ
    ドに対してはボンディングを行わないことを特徴とする
    縦型ＭＯＳトランジスタの製造方法。
  2. 【請求項２】 前記不良品縦型ＭＯＳトランジスタに接
    続するソース用パッドには、不良であることを示す不良
    印が印されている請求項１記載の縦型ＭＯＳトランジス
    タの製造方法。
  3. 【請求項３】 前記チップを、印されている不良印のモ
    ード毎にグループ分けし、前記グループ毎にグループに
    対応したボンディングプログラムを用いてボンディング
    を行う請求項２記載の縦型ＭＯＳトランジスタの製造方
    法。
  4. 【請求項４】 前記ドレイン電極は、チップを収容する
    パッケージのチップ搭載領域を通して外部に取り出され
    る請求項１、２又は３記載の縦型ＭＯＳトランジスタの
    製造方法。
  5. 【請求項５】 前記パッケージは、３端子のリード有す
    るパッケージである請求項４記載の縦型ＭＯＳトランジ
    スタの製造方法。
  6. 【請求項６】 前記パッケージは、放熱板を有する請求
    項４又は５記載の縦型ＭＯＳトランジスタの製造方法。
JP2000295899A 2000-09-28 2000-09-28 縦型ｍｏｓトランジスタの製造方法 Pending JP2002110727A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000295899A JP2002110727A (ja) 2000-09-28 2000-09-28 縦型ｍｏｓトランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000295899A JP2002110727A (ja) 2000-09-28 2000-09-28 縦型ｍｏｓトランジスタの製造方法

Publications (1)

Publication Number Publication Date
JP2002110727A true JP2002110727A (ja) 2002-04-12

Family

ID=18778253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000295899A Pending JP2002110727A (ja) 2000-09-28 2000-09-28 縦型ｍｏｓトランジスタの製造方法

Country Status (1)

Country Link
JP (1) JP2002110727A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003107422A1 (ja) * 2002-06-13 2003-12-24 松下電器産業株式会社 半導体デバイス及びその製造方法
JP2006210777A (ja) * 2005-01-31 2006-08-10 Nec Electronics Corp 半導体装置
JP5599388B2 (ja) * 2009-04-28 2014-10-01 三菱電機株式会社 電力用半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003107422A1 (ja) * 2002-06-13 2003-12-24 松下電器産業株式会社 半導体デバイス及びその製造方法
KR100700863B1 (ko) * 2002-06-13 2007-03-29 마츠시타 덴끼 산교 가부시키가이샤 반도체디바이스 및 그 제조방법
US7230273B2 (en) 2002-06-13 2007-06-12 Matsushita Electric Industrial Co., Ltd. Semiconductor device with a plurality of semiconductor elements each including a wide band-gap semiconductor
CN100403537C (zh) * 2002-06-13 2008-07-16 松下电器产业株式会社 半导体器件及其制造方法
JP2010251772A (ja) * 2002-06-13 2010-11-04 Panasonic Corp 半導体デバイス及びその製造方法
JP2006210777A (ja) * 2005-01-31 2006-08-10 Nec Electronics Corp 半導体装置
JP5599388B2 (ja) * 2009-04-28 2014-10-01 三菱電機株式会社 電力用半導体装置

Similar Documents

Publication Publication Date Title
US8564112B2 (en) Semiconductor device
TWI575704B (zh) 半導體裝置
JP3759131B2 (ja) リードレスパッケージ型半導体装置とその製造方法
KR101204139B1 (ko) Ｄｃ／ｄｃ 컨버터용 반도체장치
JP5390064B2 (ja) 半導体装置
US20060151868A1 (en) Package for gallium nitride semiconductor devices
KR20090093880A (ko) 반도체 장치
JP2004079760A (ja) 半導体装置及びその組立方法
US20180158758A1 (en) Leadframe and method of manufacturing the same
JP2017017283A (ja) パワーモジュールおよびインバータ装置
JP5315378B2 (ja) Ｄｃ／ｄｃコンバータ用半導体装置
US9853023B2 (en) Semiconductor device and semiconductor package
KR100617527B1 (ko) 반도체장치
US20070132110A1 (en) Semiconductor device having a molded package
JP3695314B2 (ja) 絶縁ゲート型パワーｉｃ
JP2002110727A (ja) 縦型ｍｏｓトランジスタの製造方法
US11211310B1 (en) Package structures
JP5648095B2 (ja) 半導体装置
JP2011228719A (ja) Ｄｃ／ｄｃコンバータ用半導体装置
US9929076B2 (en) Semiconductor package of a flipped MOSFET chip and a multi-based die paddle with top surface groove-divided multiple connecting areas for connection to the flipped MOSFET electrodes
JP4186346B2 (ja) 半導体装置
JP2005116687A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JP2006216596A (ja) 半導体装置およびその製造方法
CN117936486B (zh) 一种功率器件封装结构及其制备方法
TWI750988B (zh) 導線架及其運用於半導體封裝結構的製作方法