JP2002110453A - Thin-film electronic part and substrate - Google Patents
Thin-film electronic part and substrateInfo
- Publication number
- JP2002110453A JP2002110453A JP2000296931A JP2000296931A JP2002110453A JP 2002110453 A JP2002110453 A JP 2002110453A JP 2000296931 A JP2000296931 A JP 2000296931A JP 2000296931 A JP2000296931 A JP 2000296931A JP 2002110453 A JP2002110453 A JP 2002110453A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- solder
- layer
- thin
- diffusion preventing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は薄膜電子部品および
基板に関し、例えば、薄膜コンデンサ、積層薄膜コンデ
ンサ、薄膜インダクタ、薄膜フィルタ等に好適に用いら
れる高周波用途の薄膜電子部品および基板に関するもの
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film electronic component and a substrate, and more particularly to a high frequency thin film electronic component and a substrate suitably used for a thin film capacitor, a laminated thin film capacitor, a thin film inductor, a thin film filter and the like.
【０００２】[0002]
【従来技術】近年、電子機器の小型化、高機能化に伴
い、電子機器内に設置される電子部品にも小型化、薄型
化、高周波対応などの要求が強くなってきている。特
に、大量の情報を高速に処理する必要のあるコンピュー
タの高速デジタル回路では、パーソナルコンピュータレ
ベルにおいても、ＣＰＵチップ内のクロック周波数は２
００ＭＨｚから１ＧＨｚ、チップ間バスのクロック周波
数も７５ＭＨｚから１３３ＭＨｚという具合に高速化が
顕著である。2. Description of the Related Art In recent years, as electronic devices have become smaller and more sophisticated, there has been a growing demand for electronic components installed in electronic devices to be smaller, thinner, and compatible with high frequencies. In particular, in a high-speed digital circuit of a computer which needs to process a large amount of information at high speed, the clock frequency in the CPU chip is 2 at the personal computer level.
The speed is remarkably increased from 00 MHz to 1 GHz and the clock frequency of the bus between chips is also from 75 MHz to 133 MHz.
【０００３】また、ＬＳＩの集積度が高まりチップ内の
素子数の増大につれ、消費電力を抑えるために電源電圧
は低下の傾向にある。これらＩＣ回路の高速化、高密度
化、低電圧化に伴い、コンデンサ等の受動部品も小型大
容量化と併せて、高周波もしくは高速パルスに対して優
れた特性を示すことが必須になってきている。Further, as the degree of integration of LSIs increases and the number of elements in a chip increases, the power supply voltage tends to decrease in order to suppress power consumption. As the speed, density, and voltage of these IC circuits have increased, it has become essential for passive components, such as capacitors, to exhibit excellent characteristics with respect to high-frequency or high-speed pulses, along with increasing the size and capacity. I have.
【０００４】また、素子数の増大に伴う実装精度の向上
や、部品実装に伴うリフロー耐性の向上等、前述した受
動素子自身の電気的な特性だけではなく、実装に関する
特性（実装精度、実装信頼性）も高いレベルで要求され
るようになってきている。[0004] In addition to the above-described electrical characteristics of the passive element itself, such as improvement in mounting accuracy due to an increase in the number of elements and improvement in reflow resistance due to component mounting, characteristics relating to mounting (mounting accuracy, mounting reliability). Sex) is also being required at a high level.
【０００５】コンデンサの接続部のインダクタンスを低
減させる手法に関して、ＵＳＰ４，４３９，８１３に、
ＴｉＷ、Ｔａ、Ａｌ、Ｃｕからなる下側電極からの電気
信号を最短距離で得るため、絶縁層、最上電極および保
護層に貫通孔を設け、この貫通孔の内面にＣｒ／Ｃｕ／
ＡｕからなるＢＬＭ層を形成した後、このＢＬＭ層上に
半田バンプを形成した薄膜コンデンサが開示されてい
る。[0005] US Pat. No. 4,439,813 describes a technique for reducing the inductance of a connection portion of a capacitor.
In order to obtain an electric signal from the lower electrode made of TiW, Ta, Al, and Cu at the shortest distance, through holes are provided in the insulating layer, the uppermost electrode, and the protective layer, and Cr / Cu /
A thin film capacitor in which a BLM layer made of Au is formed, and then a solder bump is formed on the BLM layer is disclosed.
【０００６】[0006]
【発明が解決しようとする課題】受動部品の高周波用途
を考慮する場合、高周波での損失の小さい材料が電極お
よび導体として用いられる。低抵抗な電極材料として、
Ｃｕ、Ｎｉ、ＡｇおよびＡｕが考えられるが、Ｃｕ、Ｎ
ｉは耐酸化性に問題があり、誘電体薄膜形成時、磁性体
薄膜形成時等、高温での処理が必要な薄膜コンデンサや
薄膜インダクタにおいては電極として使用するのが困難
である。また、Ａｇは耐酸化性の点ではＣｕ、Ｎｉに比
較して優れているものの、マイグレーションおよび絶縁
層との反応の問題があり、絶縁層の薄い薄膜部品の電極
として使用するのは困難である。When high-frequency applications of passive components are considered, materials having low loss at high frequencies are used as electrodes and conductors. As a low-resistance electrode material,
Cu, Ni, Ag and Au are conceivable, but Cu, N
i has a problem in oxidation resistance, and it is difficult to use it as an electrode in a thin film capacitor or a thin film inductor that requires high-temperature treatment, such as when forming a dielectric thin film or a magnetic thin film. Although Ag is superior to Cu and Ni in terms of oxidation resistance, it has problems of migration and reaction with an insulating layer, and is difficult to use as an electrode of a thin-film component having a thin insulating layer. .
【０００７】一方、Ａｕは低抵抗でかつ耐酸化性が良好
であり、絶縁体および磁性体との反応もないため、高周
波用途の薄膜コンデンサや薄膜インダクタの電極として
十分使用可能である。[0007] On the other hand, Au has low resistance and good oxidation resistance, and does not react with an insulator or a magnetic substance. Therefore, Au can be sufficiently used as an electrode of a thin film capacitor or a thin film inductor for high frequency use.
【０００８】しかしながら、受動部品の抵抗を下げるた
めにＡｕ電極を用いた場合、受動部品の回路基板への接
続強度やリフロー耐性に関して問題がある。Ａｕは通
常、半田との密着層として用いられるほど半田と反応し
やすく、Ｓｎを含む半田の場合、Ａｕ−Ｓｎ合金を形成
する。このＡｕ−Ｓｎ合金は固くて脆い金属であり、半
田と電極との界面に厚い合金層が形成されると、接続強
度が劣化するという問題がある。従って、Ａｕを電極層
として用いる場合、半田との反応を確実に抑える必要が
ある。However, when an Au electrode is used to reduce the resistance of the passive component, there are problems in connection strength of the passive component to the circuit board and reflow resistance. Au generally reacts more easily with solder as it is used as an adhesive layer with solder, and in the case of solder containing Sn, forms an Au-Sn alloy. This Au-Sn alloy is a hard and brittle metal, and there is a problem in that when a thick alloy layer is formed at the interface between the solder and the electrode, the connection strength is deteriorated. Therefore, when Au is used as the electrode layer, it is necessary to reliably suppress the reaction with the solder.
【０００９】そこで、半田の拡散を抑えるため、電極層
と半田形成領域との間に半田拡散防止層を形成すること
が考えられるが、従来、半田形成領域のみに半田拡散防
止層が形成されており、膜厚方向への半田拡散に対して
は、従来、半田拡散防止層の膜厚を厚くする手法が取ら
れていた。しかしながら、半田は電極の平面方向にも拡
散するため、半田の拡散を十分に抑制することができ
ず、電極層に半田が拡散し、半田拡散防止層形成領域周
囲のＡｕ電極と反応するという問題があった。In order to suppress the diffusion of solder, it is conceivable to form a solder diffusion preventing layer between the electrode layer and the solder forming region. Conventionally, however, a solder diffusion preventing layer is formed only in the solder forming region. Conventionally, a technique for increasing the thickness of the solder diffusion preventing layer has been adopted for the solder diffusion in the film thickness direction. However, since the solder also diffuses in the plane direction of the electrode, the diffusion of the solder cannot be sufficiently suppressed, and the solder diffuses into the electrode layer and reacts with the Au electrode around the area where the solder diffusion preventing layer is formed. was there.
【００１０】即ち、半田形成領域のみに形成される半田
拡散防止層では、電極表面方向への半田拡散を十分に抑
制することができず、半田が電極層に拡散し、電極と反
応し、電極消失による特性劣化などのリフロー耐性に問
題が生じていた。That is, the solder diffusion preventing layer formed only in the solder formation region cannot sufficiently suppress the solder diffusion toward the electrode surface, and the solder diffuses into the electrode layer, reacts with the electrode, and reacts with the electrode. There has been a problem in reflow resistance such as characteristic deterioration due to disappearance.
【００１１】本発明は、電極平面方向への半田拡散を防
止できる薄膜電子部品および基板を提供することを目的
とする。An object of the present invention is to provide a thin-film electronic component and a substrate which can prevent the diffusion of solder in the plane direction of the electrode.
【００１２】[0012]
【課題を解決するための手段】本発明の薄膜電子部品
は、支持基板と、該支持基板上に設けられた複数の電極
を有する薄膜素子と、該薄膜素子を被覆する保護層と、
該保護層に形成された貫通孔内に位置する最上層の前記
電極上に設けられた半田拡散防止層と、該半田拡散防止
層上に設けられ、前記貫通孔内に露出する端子電極とを
具備する薄膜電子部品であって、前記半田拡散防止層
が、前記保護層の貫通孔から外部に向けて１μｍ以上延
設されていることを特徴とする。According to the present invention, there is provided a thin film electronic component comprising: a support substrate; a thin film element having a plurality of electrodes provided on the support substrate; a protective layer covering the thin film element;
A solder diffusion preventing layer provided on the uppermost layer of the electrode located in the through hole formed in the protective layer; and a terminal electrode provided on the solder diffusion preventing layer and exposed in the through hole. The thin-film electronic component provided, wherein the solder diffusion preventing layer extends from the through hole of the protective layer toward the outside by 1 μm or more.
【００１３】このような構成を採用することで、例え
ば、電極材料が半田と反応しやすいＡｕの場合であって
も、最上の電極上の半田拡散防止層が、保護層に設けら
れた貫通孔、つまり、外部電極が形成される領域の端よ
り１μｍ以上延設され、貫通孔の面積よりも広く形成さ
れているため、リフローを複数回経ることにより半田が
電極平面方向へ拡散したとしても、半田は半田拡散防止
層上を拡散することになり、電極との接触がなく、Ａｕ
からなる電極との反応を十分に抑制することができる。By adopting such a structure, for example, even when the electrode material is Au which easily reacts with the solder, the solder diffusion preventing layer on the uppermost electrode is provided with the through hole provided in the protective layer. In other words, since the external electrode extends 1 μm or more from the end of the region where the external electrode is formed and is formed to be wider than the area of the through hole, even if the solder diffuses in the electrode plane direction through a plurality of reflows, The solder diffuses on the solder diffusion preventing layer, there is no contact with the electrode, and Au
Can be sufficiently suppressed.
【００１４】特に、半田拡散防止層は薄膜素子の最上層
の電極全面に形成されていることが望ましい。これによ
り、電極との反応をさらに抑制できるとともに、例え
ば、半田拡散防止層をスパッタリング法により作製する
場合等においては、半田拡散防止層を最上の電極に連続
して形成することができ、作製が容易となる。In particular, it is desirable that the solder diffusion preventing layer is formed on the entire surface of the uppermost electrode of the thin film element. Thereby, the reaction with the electrode can be further suppressed, and for example, in the case where the solder diffusion preventing layer is formed by a sputtering method, the solder diffusion preventing layer can be formed continuously with the uppermost electrode. It will be easier.
【００１５】また、本発明では、半田拡散防止層が、同
一材料層を２層以上積層してなることが望ましい。この
ような構成を採用することで、半田拡散防止層の欠陥が
少なくなるので、単層で形成するよりも、膜厚方向への
半田拡散を抑制することができる。Further, in the present invention, it is desirable that the solder diffusion preventing layer is formed by laminating two or more layers of the same material. By employing such a configuration, the number of defects in the solder diffusion preventing layer is reduced, so that the diffusion of solder in the film thickness direction can be suppressed as compared with the case of forming a single layer.
【００１６】前記したように最上層の電極全面に半田拡
散防止層を形成する場合、半田拡散防止層の内部応力に
よる剥離が懸念されるが、半田拡散防止層を、同一材料
層を２層以上積層して形成することで、半田拡散防止層
の膜厚を薄くすることができ、これにより内部応力を小
さくでき、尚且つ、半田拡散防止層の欠陥が少なくなる
ので、膜厚方向への半田拡散を抑制することができる。When the solder diffusion preventing layer is formed on the entire surface of the uppermost electrode as described above, there is a concern that the solder diffusion preventing layer may be peeled off due to internal stress. By forming the layers in a stacked manner, the thickness of the solder diffusion preventing layer can be reduced, whereby the internal stress can be reduced, and the defects of the solder diffusion preventing layer can be reduced. Diffusion can be suppressed.
【００１７】また、半田拡散防止層は、Ｔｉ、Ｃｒ、Ｎ
ｉ、Ｃｕ、Ｐｄ、Ｐｔのうち少なくとも１種の金属、ま
たはこれらのうち２種以上の合金からなることが望まし
い。電極はＡｕからなることが効果的である。The solder diffusion preventing layer is made of Ti, Cr, N
It is desirable to be made of at least one metal among i, Cu, Pd, and Pt, or an alloy of two or more of these metals. It is effective that the electrodes are made of Au.
【００１８】また、本発明の薄膜電子部品は、保護層の
貫通孔内の端子電極上に、外部電極が設けられているこ
とが望ましい。Further, in the thin film electronic component of the present invention, it is preferable that an external electrode is provided on the terminal electrode in the through hole of the protective layer.
【００１９】さらに、本発明の基板は、上記薄膜電子部
品を、外部電極を介して基体の表面に設けてなるもので
ある。Further, the substrate of the present invention is such that the above-mentioned thin film electronic component is provided on the surface of a base via an external electrode.
【００２０】[0020]
【発明の実施の形態】図１は、本発明の薄膜コンデンサ
からなる薄膜電子部品を示すもので、この薄膜コンデン
サは、図１に示すように、支持基板１上の一部に、絶縁
体層３（誘電体薄膜）、下側電極５、上側電極７を有す
る薄膜素子Ａが複数設けられて構成されている。絶縁体
層３は下側電極５、上側電極７により挟持されて、薄膜
素子Ａ（容量素子）が構成されている。FIG. 1 shows a thin-film electronic component comprising a thin-film capacitor of the present invention. As shown in FIG. 3 (dielectric thin film), a plurality of thin film elements A having a lower electrode 5 and an upper electrode 7 are provided. The insulator layer 3 is sandwiched between the lower electrode 5 and the upper electrode 7 to form a thin film element A (capacitance element).
【００２１】そして、薄膜素子Ａは保護層９により被覆
され、この保護層９には、絶縁体層３が形成されていな
い絶縁体層非形成領域Ｂに貫通孔１０が形成されてい
る。最上の電極である上側電極７には半田拡散防止層１
２が形成され、この半田拡散防止層１２には端子電極１
３が形成され、この端子電極１３が、保護層９の貫通孔
１０内に露出している。Then, the thin film element A is covered with a protective layer 9, and a through hole 10 is formed in the protective layer 9 in a region B where no insulator layer 3 is formed. The upper electrode 7, which is the uppermost electrode, has a solder diffusion preventing layer 1
2 is formed, and the terminal electrode 1
3 are formed, and the terminal electrodes 13 are exposed in the through holes 10 of the protective layer 9.
【００２２】また、本発明の薄膜電子部品は、図２に示
すように、保護層９の貫通孔１０内の端子電極１３上
に、外部電極１４を形成しても良い。なお、図１の薄膜
電子部品は、外部端子は、基板に実装する際に形成され
ることになる。In the thin-film electronic component of the present invention, as shown in FIG. 2, an external electrode 14 may be formed on the terminal electrode 13 in the through hole 10 of the protective layer 9. In the thin-film electronic component of FIG. 1, the external terminals are formed when the external terminals are mounted on a substrate.
【００２３】下側電極５、上側電極７の材質は、薄膜電
子部品の用途、及び各部位の使用目的によって限定さ
れ、例えば高速信号回路に用いられる場合は、電気抵抗
の低いものが良く、Ｃｕ、Ａｕ、Ａｇなどがあり、特に
Ａｕが望ましい。The material of the lower electrode 5 and the upper electrode 7 is limited by the use of the thin film electronic component and the purpose of use of each part. For example, when used for a high-speed signal circuit, a material having a low electric resistance is preferable. , Au, Ag, etc., with Au being particularly desirable.
【００２４】そして、半田拡散防止層１２は、保護層９
の貫通孔１０から外部に向けて１μｍ以上延設されてい
る。即ち、半田拡散防止層１２は、保護層９の貫通孔１
０より広い領域に形成されている。The solder diffusion preventing layer 12 is
Extending from the through hole 10 toward the outside by 1 μm or more. That is, the solder diffusion preventing layer 12 is formed in the through hole 1 of the protective layer 9.
It is formed in a region wider than zero.
【００２５】このような構成を採用することで、外部電
極１４を構成する半田が電極平面方向へ拡散したとして
も、上側電極７上の半田拡散防止層１２が、保護層９に
設けられた貫通孔１０、つまり、外部電極１４が形成さ
れる領域の端より１μｍ以上広く形成されているため、
リフローを複数回経て半田拡散が進行しても、電極平面
方向への半田拡散を十分に抑制することができ、上側電
極７との反応を防止できる。By adopting such a configuration, even if the solder constituting the external electrode 14 diffuses in the electrode plane direction, the solder diffusion preventing layer 12 on the upper electrode 7 is provided with the through-hole provided on the protective layer 9. Since the hole 10 is formed at least 1 μm wider than the end of the region where the external electrode 14 is formed,
Even if the solder diffusion progresses through a plurality of reflows, the solder diffusion in the electrode plane direction can be sufficiently suppressed, and the reaction with the upper electrode 7 can be prevented.
【００２６】また、半田拡散防止層１２は、図１に示す
ように、上側電極７全面を覆うように形成されているこ
とが望ましく、電極平面方向への半田拡散防止の理由は
前述した通りであるが、更に、上側電極７上全面に半田
拡散防止層１２が形成されることで、上側電極７と半田
拡散防止層１２の接触面積が最大限となり、上側電極７
と半田拡散防止層１２の密着性が高まる。その結果、半
田拡散防止層１２を介して形成される外部電極１４の密
着強度が向上するため、外部電極１４のシェア強度やプ
ル強度、チッププル強度の向上が期待でき、耐リフロー
性が向上する。The solder diffusion preventing layer 12 is preferably formed so as to cover the entire surface of the upper electrode 7 as shown in FIG. 1, and the reason for preventing the solder diffusion in the electrode plane direction is as described above. However, since the solder diffusion preventing layer 12 is further formed on the entire surface of the upper electrode 7, the contact area between the upper electrode 7 and the solder diffusion preventing layer 12 is maximized, and the upper electrode 7
And the adhesion of the solder diffusion preventing layer 12 is enhanced. As a result, the adhesion strength of the external electrode 14 formed via the solder diffusion preventing layer 12 is improved, so that the shear strength, the pull strength, and the chip pull strength of the external electrode 14 can be expected to be improved, and the reflow resistance is improved.
【００２７】また、半田拡散防止層１２は、同一材料層
を２層以上積層することにより、図３に示すように、下
側の同一材料層１２ａと上側の同一材料層１２ｂとが形
成され、それぞれの同一材料層１２ａ、１２ｂにおいて
厚み方向に結晶粒が成長しており、それぞれの結晶粒は
形成位置が異なり、不連続とされ、その粒界については
同一材料層１２ａの粒界が同一材料層１２ｂの結晶粒に
より閉塞されたり、あるいは結晶粒の粒界が厚み方向に
直線的に形成されず、一旦界面で不連続となっている。
尚、図３（ａ）は半田拡散防止層１２近傍の断面図の一
部拡大図であり、白地の部分が結晶粒であり、黒地の部
分が粒界である。As shown in FIG. 3, the solder diffusion preventing layer 12 is formed by laminating two or more same material layers to form a lower same material layer 12a and an upper same material layer 12b. Crystal grains grow in the thickness direction in each of the same material layers 12a and 12b, and the respective crystal grains are formed at different positions and are discontinuous, and the grain boundaries of the same material layer 12a are formed of the same material. The crystal grains of the layer 12b are closed or the grain boundaries of the crystal grains are not linearly formed in the thickness direction, and are once discontinuous at the interface.
FIG. 3A is a partially enlarged view of a cross-sectional view near the solder diffusion preventing layer 12, in which white portions are crystal grains and black portions are grain boundaries.
【００２８】ここでスパッタリング法により２回分けて
同一材料層を形成するとは、一層目の同一材料層を作製
した後、一旦スパッタ放電を停止したり、あるいは蒸着
物と被蒸着物との間にシャッタを入れた後、再度同一材
料層をスパッタリング法により作製することにより、同
一材料層が2層積層された半田拡散防止層１２が作製さ
れる。Here, to form the same material layer twice by the sputtering method means that the sputter discharge is temporarily stopped after the first layer of the same material is formed, or between the deposited material and the material to be deposited. After the shutter is turned on, the same material layer is formed again by the sputtering method, so that the solder diffusion preventing layer 12 in which two layers of the same material are stacked is manufactured.
【００２９】スパッタリング法により形成された層は、
結晶粒が層厚み方向に成長するため、その結晶粒の間に
粒界が存在する。本発明では、同一材料層を２層以上積
層して半田拡散防止層を構成することにより、１層目の
同一材料層とその上層の同一材料層では、結晶粒の形成
位置が異なる（不連続）ことに起因して、同一材料層の
結晶粒の粒界が厚み方向に直線的に形成されず、一旦界
面で不連続となり、１層目の同一材料層の粒界がその上
層の同一材料層の結晶粒により閉塞されたり、あるいは
１層目の同一材料層と上層の同一材料層の粒界が接続さ
れるとしても迂回して接続され、半田の拡散経路を途絶
あるいは長くでき、薄い半田拡散防止層であっても、Ａ
ｕからなる電極層への半田の拡散を抑制でき、リフロー
工程における薄膜電子部品の耐リフロー性を向上でき
る。The layer formed by the sputtering method
Since the crystal grains grow in the layer thickness direction, grain boundaries exist between the crystal grains. In the present invention, by forming two or more layers of the same material to form a solder diffusion preventing layer, the same material layer as the first layer and the same material layer thereover have different crystal grain formation positions (discontinuous). ), The grain boundaries of the crystal grains of the same material layer are not linearly formed in the thickness direction, but are once discontinuous at the interface, and the grain boundaries of the same material layer of the first layer are the same material of the upper layer. Even if it is closed by crystal grains of the layer, or if the same material layer of the first layer and the grain boundary of the same material layer of the upper layer are connected, they are connected in a detour, and the diffusion path of the solder can be interrupted or lengthened. Even if it is a diffusion prevention layer, A
The diffusion of the solder into the electrode layer made of u can be suppressed, and the reflow resistance of the thin-film electronic component in the reflow step can be improved.
【００３０】また、半田拡散防止層１２は、Ｔｉ、Ｃ
ｒ、Ｎｉ、Ｃｕ、Ｐｄ、Ｐｔのうち少なくとも１種の金
属、またはこれらのうち２種以上の合金からなることが
望ましい。半田拡散防止層１２の膜厚は、その機能を果
たすには１μｍ以上あれば良く、２〜１０μｍが望まし
い。The solder diffusion preventing layer 12 is made of Ti, C
It is desirable to be made of at least one metal among r, Ni, Cu, Pd, and Pt, or an alloy of two or more of these metals. The thickness of the solder diffusion preventing layer 12 may be 1 μm or more in order to fulfill its function, and is preferably 2 to 10 μm.
【００３１】外部電極１４は、形状的には、バンプ状、
箔状、板状、線状、ペースト状等があり、特に限定され
るものではなく、複数の形状を組合せても良い。また、
材質は、Ｐｂ、Ｓｎ、Ａｕ、Ｃｕ、Ｐｔ、Ｐｄ、Ａｇ、
Ａｌ、Ｎｉ、Ｂｉ、Ｉｎ、Ｓｂ、Ｚｎなどがあり、導電
性のものであれば良く、複数の材料を組合せても良い。The external electrode 14 has a bump shape,
There are a foil shape, a plate shape, a line shape, a paste shape and the like, and there is no particular limitation, and a plurality of shapes may be combined. Also,
The materials are Pb, Sn, Au, Cu, Pt, Pd, Ag,
There are Al, Ni, Bi, In, Sb, Zn, etc., as long as they are conductive, and a plurality of materials may be combined.
【００３２】また、端子電極１３は電気的導通が確保で
きればその材料は特に限定されないが、外部電極１４の
密着性を向上させるためには、Ａｕが望ましい。The material of the terminal electrode 13 is not particularly limited as long as electrical conduction can be ensured, but Au is desirable for improving the adhesion of the external electrode 14.
【００３３】保護層９は、薄膜コンデンサの表面を保護
するためのものであり、例えば、Ｓｉ3Ｎ4、ＳｉＯ2、
ポリイミド樹脂およびＢＣＢ（ベンゾシクロブテン）等
から構成されている。The protective layer 9 is for protecting the surface of the thin film capacitor, for example, Si 3 N 4 , SiO 2 ,
It is composed of a polyimide resin and BCB (benzocyclobutene).
【００３４】以上のように構成された薄膜電子部品で
は、保護層９に設けられた貫通孔１０より、つまり、外
部電極１４が形成される領域の端より１μｍ以上広い領
域まで、半田拡散防止層１２が形成されているため、下
側電極５、上側電極７への電極平面方向の半田拡散を抑
制でき、リフロー工程における薄膜電子部品の耐リフロ
ー性を向上できる。In the thin-film electronic component configured as described above, the solder diffusion preventing layer extends from the through hole 10 provided in the protective layer 9, that is, to a region 1 μm or more wider than the end of the region where the external electrode 14 is formed. Since 12 is formed, solder diffusion in the electrode plane direction to the lower electrode 5 and the upper electrode 7 can be suppressed, and the reflow resistance of the thin-film electronic component in the reflow step can be improved.
【００３５】即ち、例えば、下側電極５、上側電極７の
材料にＡｕを用いたとしても、外部電極１４が半田から
形成された場合、上側電極７全面に半田拡散防止層１２
が形成されているため、下側電極５、上側電極７への、
半田の電極平面方向の拡散を抑制することができ、半田
と下側電極５、上側電極７との界面における合金層の形
成が防止され、外部電極１４の密着強度の劣化を抑制で
きるとともに、リフロー時に半田成分が下側電極５、上
側電極７を介して拡散することを防止でき、下側電極
５、上側電極７間のショートや、下側電極５、上側電極
７の消失による特性劣化を抑制でき、リフロー耐性を向
上できる。That is, for example, even if Au is used as the material of the lower electrode 5 and the upper electrode 7, when the external electrode 14 is formed of solder, the solder diffusion preventing layer 12 is formed on the entire surface of the upper electrode 7.
Are formed, so that the lower electrode 5 and the upper electrode 7
Diffusion of the solder in the electrode plane direction can be suppressed, the formation of an alloy layer at the interface between the solder and the lower electrode 5 and the upper electrode 7 can be prevented, and the deterioration of the adhesion strength of the external electrode 14 can be suppressed. Sometimes, the diffusion of the solder component through the lower electrode 5 and the upper electrode 7 can be prevented, and the short circuit between the lower electrode 5 and the upper electrode 7 and the characteristic deterioration due to the disappearance of the lower electrode 5 and the upper electrode 7 can be suppressed. And the reflow resistance can be improved.
【００３６】更に、半田拡散防止層１２が同一材料層を
２層以上積層して形成されているため、単層で同等の膜
厚の半田拡散防止層よりも、膜厚方向への半田拡散を抑
制することができる。Further, since the solder diffusion preventing layer 12 is formed by laminating two or more layers of the same material, the solder diffusion in the film thickness direction can be reduced more than a single layer of the solder diffusion preventing layer having the same thickness. Can be suppressed.
【００３７】尚、上記例では、下側電極５、上側電極７
の材料は低抵抗であり、かつ高温での耐酸化性及び誘電
体材料との反応の小さいＡｕからなる材料で形成した
が、支持基板１との密着性を上げるために、下側電極
５、上側電極７と支持基板１との間にＴｉやＣｒに代表
される密着層を介在しても良い。In the above example, the lower electrode 5 and the upper electrode 7
Was formed of a material made of Au which has low resistance, high oxidation resistance at high temperature, and a small reaction with the dielectric material. However, in order to increase the adhesion to the support substrate 1, the lower electrode 5, An adhesion layer typified by Ti or Cr may be interposed between the upper electrode 7 and the support substrate 1.
【００３８】また、上記例では、本発明を薄膜コンデン
サに適用した例について説明したが、上記例に限定され
るものではなく、例えば、薄膜インダクタ、薄膜ＬＣフ
ィルタ、あるいはこれらを複合した薄膜複合部品に適用
しても良い。Further, in the above example, an example in which the present invention is applied to a thin film capacitor has been described. However, the present invention is not limited to the above example. For example, a thin film inductor, a thin film LC filter, or a thin film composite component in which these are combined. May be applied.
【００３９】また、上記例では、一層の絶縁体層を電極
で挟持した単板型を示したが、複数の絶縁体層と電極と
を交互に積層した積層型薄膜コンデンサであっても良
い。In the above example, a single-plate type in which one insulating layer is sandwiched between electrodes has been described, but a multilayer thin-film capacitor in which a plurality of insulating layers and electrodes are alternately stacked may be used.
【００４０】[0040]
【実施例】電極ならびに半田拡散防止層の形成はＤＣス
パッタ法を、絶縁体層はゾルゲル法にて作製した。EXAMPLE An electrode and a solder diffusion preventing layer were formed by a DC sputtering method, and an insulator layer was formed by a sol-gel method.
【００４１】先ず、アルミナからなる支持基板上にＴｉ
からなる１０ｎｍの密着層を形成し、この密着層の上面
に、０．３μｍのＡｕ層を形成し、下側電極とした。フ
ォトリソグラフィ技術を用いて、下側電極をパターン加
工した。加工された下側電極に、ゾルゲル法にて合成し
たＰｂ（Ｍｇ1/3Ｎｂ2/3）Ｏ3−ＰｂＴｉＯ3−ＰｂＺｒ
Ｏ3塗布溶液を、スピンコート法を用いて塗布し、３８
０℃で熱処理、８１０℃で焼成を行い、膜厚０．８μｍ
のＰｂ（Ｍｇ1/3Ｎｂ2/3）Ｏ3−ＰｂＴｉＯ3−ＰｂＺｒ
Ｏ3からなる絶縁体層を形成した。その後フォトリソグ
ラフィ技術を用いて、絶縁体層に貫通孔を形成した。First, Ti is placed on a support substrate made of alumina.
Was formed, and a 0.3 μm Au layer was formed on the upper surface of the adhesion layer to form a lower electrode. The lower electrode was patterned using a photolithography technique. On the processed lower electrode, Pb (Mg 1/3 Nb 2/3 ) O 3 -PbTiO 3 -PbZr synthesized by the sol-gel method
An O 3 coating solution was applied by using a spin coating method, and 38
Heat treatment at 0 ° C, baking at 810 ° C, film thickness 0.8μm
Of Pb (Mg 1/3 Nb 2/3 ) O 3 -PbTiO 3 -PbZr
An insulator layer made of O 3 was formed. Thereafter, through holes were formed in the insulator layer by using a photolithography technique.
【００４２】次に、絶縁体層の上面に、膜厚０．３μｍ
のＡｕ層を形成し、上側電極とし、この上側電極上に、
まず膜厚１．５μｍのＮｉ層を形成した後、蒸着を一旦
停止し、この後、再度膜厚１．５μｍのＮｉ層を形成す
ることにより、膜厚３μｍのＮｉ層を形成し、半田拡散
防止層とし、この半田拡散防止層上に、膜厚０．０１μ
ｍのＡｕからなる端子電極を形成した。このあと、フォ
トリソグラフィ技術を用いて、端子電極を加工後、上側
電極及び半田拡散防止層を加工した。半田拡散防止層
は、上側電極全面に形成されるようにパターニングし
た。Next, a 0.3 μm thick film is formed on the upper surface of the insulator layer.
Is formed as an upper electrode, and on this upper electrode,
First, a 1.5-μm-thick Ni layer is formed, and then the vapor deposition is temporarily stopped. Thereafter, a 1.5-μm-thick Ni layer is formed again to form a 3-μm-thick Ni layer. A layer having a thickness of 0.01 μm on the solder diffusion preventing layer.
A terminal electrode made of m Au was formed. Then, after processing the terminal electrode by using the photolithography technique, the upper electrode and the solder diffusion preventing layer were processed. The solder diffusion preventing layer was patterned so as to be formed on the entire upper electrode.
【００４３】この後、光感光性ＢＣＢを塗布し、露光、
現像を行い、端子電極が露出するように、直径約１００
μｍ、深さ４μｍの貫通孔を有する保護層を形成した。Thereafter, a photosensitive BCB is applied, exposed,
Develop and apply a diameter of about 100 to expose the terminal electrodes.
A protective layer having a through hole having a thickness of 4 μm and a depth of 4 μm was formed.
【００４４】最後に、スクリーン印刷を用いて、加工さ
れた端子電極の上にＳｎ−３Ａｇ−０．７Ｃｕ半田から
なる半田ペーストを転写し、リフローを行い、半田バン
プからなる外部電極を形成し、図２に示したような薄膜
コンデンサを得た。Finally, a solder paste made of Sn-3Ag-0.7Cu solder is transferred onto the processed terminal electrodes by screen printing, and reflow is performed to form external electrodes made of solder bumps. A thin film capacitor as shown in FIG. 2 was obtained.
【００４５】得られた薄膜コンデンサの有効電極面積は
１．４ｍｍ2であり、周波数１ｋＨｚでの静電容量は約
４０ｎＦであった。The effective electrode area of the obtained thin film capacitor was 1.4 mm 2 , and the capacitance at a frequency of 1 kHz was about 40 nF.
【００４６】また、貫通孔、即ち外部電極の端を基準
に、半田拡散防止層の形成領域を変えて形成する以外
は、上記と同様にして薄膜コンデンサを作製した。ま
た、図４に示すように、半田拡散防止層を、外部電極の
端までの領域、即ち貫通孔内にのみ形成する以外は、上
記と同様にして比較例の薄膜コンデンサを作製した。A thin film capacitor was manufactured in the same manner as described above except that the formation region of the solder diffusion preventing layer was changed with reference to the through hole, that is, the end of the external electrode. Further, as shown in FIG. 4, a thin film capacitor of a comparative example was manufactured in the same manner as described above except that the solder diffusion preventing layer was formed only in the region up to the end of the external electrode, that is, in the through hole.
【００４７】この図４の薄膜コンデンサでは、貫通孔１
０と同じ面積で半田拡散防止層２５が形成され、この半
田拡散防止層２５の上面に端子電極２７が形成され、こ
の端子電極２７上に外部端子１４が形成されている。
尚、図２と同じ部分は同一符号を付した。In the thin film capacitor shown in FIG.
The solder diffusion preventing layer 25 is formed in the same area as 0, the terminal electrode 27 is formed on the upper surface of the solder diffusion preventing layer 25, and the external terminal 14 is formed on the terminal electrode 27.
The same parts as those in FIG. 2 are denoted by the same reference numerals.
【００４８】それぞれの薄膜コンデンサについてリフロ
ー１０回行い、その後、それぞれの外部電極のシェア強
度を測定し、半田拡散防止層の形成領域とシェア強度劣
化の関係を調べ、その結果を図５に示した。図５におい
て、横軸が半田拡散防止層の形成領域、つまり外部電極
の端より半田拡散防止層の端までの距離を示し、縦軸は
イニシャル状態のシェア強度に対するリフロー１０回後
のシェア強度の比率を示す。尚、シェア強度は、シェア
強度テスターを用いて、測定した。The reflow was performed 10 times for each thin film capacitor. Thereafter, the shear strength of each external electrode was measured, and the relationship between the formation area of the solder diffusion preventing layer and the shear strength deterioration was examined. The results are shown in FIG. . In FIG. 5, the abscissa indicates the region where the solder diffusion preventing layer is formed, that is, the distance from the end of the external electrode to the end of the solder diffusion preventing layer, and the ordinate indicates the shear strength after 10 reflows with respect to the initial state shear strength. Indicates the ratio. The shear strength was measured using a shear strength tester.
【００４９】この図５から、半田拡散防止層の形成領域
が、外部電極の端より１μｍ以上では、イニシャルのシ
ェア強度のほぼ７０％以上を保っていることがわかる。
つまり、リフロー１０回経ると、外部電極からの電極へ
の半田拡散は０．８μｍ以下まで進行していることが予
測される。It can be seen from FIG. 5 that when the area where the solder diffusion preventing layer is formed is 1 μm or more from the end of the external electrode, the initial shear strength is maintained at about 70% or more.
That is, after 10 reflows, it is expected that the diffusion of the solder from the external electrode to the electrode has progressed to 0.8 μm or less.
【００５０】また、得られた薄膜コンデンサについて、
外部電極のボールシェア強度を、シェア強度テスターを
用いて各リフロー後に測定し、その結果を図６に示し
た。また、シェア強度測定後の外部電極の破壊モードを
各リフロー後に観察し、破壊面が半田である時、半田破
壊とし、その結果を図７に示した。尚、半田破壊以外の
破壊モードとしては、下側電極、上側電極、半田拡散防
止層、支持基板などの界面が確認された。これらの図に
おいて、実線は図２の薄膜コンデンサについて、破線は
図４の薄膜コンデンサについて記載した。Further, regarding the obtained thin film capacitor,
The ball shear strength of the external electrode was measured after each reflow using a shear strength tester, and the results are shown in FIG. Further, the fracture mode of the external electrode after the shear strength measurement was observed after each reflow. When the fracture surface was solder, the fracture was regarded as solder fracture, and the result is shown in FIG. In addition, as a destruction mode other than the destruction of the solder, an interface between the lower electrode, the upper electrode, the solder diffusion preventing layer, the support substrate, and the like was confirmed. In these figures, the solid line shows the thin film capacitor of FIG. 2 and the broken line shows the thin film capacitor of FIG.
【００５１】図６から、繰り返しリフロー処理後のボー
ルシェア強度を測定した結果、図４に示す薄膜コンデン
サでは、リフロー5回を経るとシェア強度がイニシャル
（リフロー０回）の６０％にまで減少しているのに対
し、図２に示す本発明の薄膜コンデンサでは、リフロー
５回を経てもイニシャルと同等のシェア強度が保たれて
いることを確認した。From FIG. 6, the ball shear strength after repeated reflow treatment was measured. As a result, in the thin film capacitor shown in FIG. 4, the shear strength was reduced to 60% of the initial (0 reflow times) after 5 reflows. On the other hand, in the thin film capacitor of the present invention shown in FIG. 2, it was confirmed that the shear strength equivalent to the initial was maintained even after five reflows.
【００５２】また、外部電極の理想的な破壊モードでは
半田破壊であるが、図７によると、図４に示す薄膜コン
デンサの場合、イニシャルの状態は全体の９０％が半田
破壊であるが、図６に示されたようにシェア強度が急激
に劣化するリフロー５回以降は、半田破壊が全体の５０
％以下と減少していることを確認した。In the ideal breakdown mode of the external electrodes, solder breakdown occurs. According to FIG. 7, in the case of the thin film capacitor shown in FIG. 4, 90% of the initial state is solder breakdown. As shown in FIG. 6, after 5 reflows in which the shear strength deteriorates sharply, solder destruction is 50% of the total.
% Or less.
【００５３】一方、図２に示す薄膜コンデンサの場合、
リフロー５回を経ても、外部電極のほぼ全数が半田破壊
を起こしており、リフロー１１回を経ても、全体の７０
％は半田破壊であることを確認した。On the other hand, in the case of the thin film capacitor shown in FIG.
Almost all of the external electrodes have undergone solder destruction even after 5 reflows.
% Was confirmed to be due to solder breakdown.
【００５４】また、半田バンプの組成以外のプロセスは
同様にして、Ｐｂが６３重量％、Ｓｎが３７重量％から
なる共晶半田ペーストや、Ｓｎ−３．５Ａｇ半田、及び
Ｐｂが９５重量％、Ｓｎが５重量％からなる高温半田ペ
ーストの半田バンプを有する薄膜コンデンサを作製し、
同様の評価を行った。リフロー温度こそ半田バンプ組成
によって異なるものの、密着強度の劣化、および静電容
量の挙動は共晶半田バンプでの結果と同様であり、本発
明の構造がリフロー耐性に対して大きな効果があること
を確認した。Similarly, the processes other than the composition of the solder bumps were the same, and a eutectic solder paste consisting of 63% by weight of Pb and 37% by weight of Sn, 95% by weight of Sn-3.5Ag solder, and 95% by weight of Pb, Producing a thin film capacitor having solder bumps of high-temperature solder paste comprising 5% by weight of Sn;
The same evaluation was performed. Although the reflow temperature differs depending on the solder bump composition, the degradation of adhesion strength and the behavior of the capacitance are the same as those of the eutectic solder bump, and it is clear that the structure of the present invention has a great effect on the reflow resistance. confirmed.
【００５５】また、図１に示すように、外部電極を形成
せずに、その他のプロセスは同様にして、外部電極を有
しない薄膜コンデンサを作製した。作製した薄膜コンデ
ンサをＡｇからなるワイヤーボンディングを用いて、基
板に実装し、同様の評価を行った結果、密着強度の劣
化、および静電容量の挙動は、外部電極を有する薄膜コ
ンデンサと同様であり、本発明の構造が、外部電極を有
しないものに対しても、リフロー耐性に対して大きな効
果があることを確認した。Further, as shown in FIG. 1, a thin film capacitor having no external electrode was manufactured in the same manner as the above except that no external electrode was formed. The fabricated thin film capacitor was mounted on a substrate using wire bonding made of Ag, and the same evaluation was performed. As a result, the degradation of adhesion strength and the behavior of the capacitance were the same as those of the thin film capacitor having external electrodes. It has been confirmed that the structure of the present invention has a great effect on the reflow resistance even with no external electrode.
【００５６】[0056]
【発明の効果】本発明の薄膜電子部品では、半田拡散防
止層が、保護層の貫通孔から外部に向けて１μｍ以上延
設されているため、例えば、電極材料が半田と反応しや
すいＡｕの場合であっても、最上の電極上の半田拡散防
止層が、保護層に設けられた貫通孔、つまり、外部電極
が形成される領域の端より１μｍ以上延設され、貫通孔
の面積よりも広く形成されているため、リフローを複数
回経ることにより半田が電極平面方向へ拡散したとして
も、半田は半田拡散防止層上を拡散することになり、電
極との接触がなく、Ａｕからなる電極との反応を十分に
抑制することができる。In the thin-film electronic component of the present invention, the solder diffusion preventing layer extends from the through hole of the protective layer to the outside by 1 μm or more. Even in this case, the solder diffusion preventing layer on the uppermost electrode extends 1 μm or more from the through hole provided in the protective layer, that is, the end of the region where the external electrode is formed, and has an area larger than the area of the through hole. Since the electrode is formed widely, even if the solder diffuses in the electrode plane direction by performing reflow a plurality of times, the solder diffuses on the solder diffusion prevention layer, and there is no contact with the electrode, and the electrode made of Au is formed. Can be sufficiently suppressed.
【図１】本発明の外部電極を形成しない場合の薄膜電子
部品を示す断面図である。FIG. 1 is a cross-sectional view showing a thin-film electronic component when an external electrode according to the present invention is not formed.
【図２】本発明の外部電極を有する薄膜電子部品を示す
断面図である。FIG. 2 is a cross-sectional view illustrating a thin-film electronic component having an external electrode according to the present invention.
【図３】（ａ）半田拡散防止層の断面図、（ｂ）半田拡
散防止層近傍の断面写真である。3A is a cross-sectional view of a solder diffusion preventing layer, and FIG. 3B is a cross-sectional photograph of the vicinity of the solder diffusion preventing layer.
【図４】本発明と比較評価した薄膜電子部品を示す断面
図である。FIG. 4 is a cross-sectional view showing a thin-film electronic component evaluated in comparison with the present invention.
【図５】半田拡散防止層の形成領域とシェア強度の関係
を示すグラフである。FIG. 5 is a graph showing a relationship between a formation region of a solder diffusion preventing layer and a shear strength.
【図６】リフローサイクルとボールシェア強度の関係を
示すグラフである。FIG. 6 is a graph showing a relationship between a reflow cycle and ball shear strength.
【図７】リフローサイクルと半田バンプ破壊モードの関
係を示したグラフである。FIG. 7 is a graph showing a relationship between a reflow cycle and a solder bump destruction mode.
１・・・支持基板 ３・・・絶縁体層 ５・・・下側電極 ７・・・上側電極 ９・・・保護層 １０・・・貫通孔 １２・・・半田拡散防止層 １３・・・端子電極 １４・・・外部電極 Ａ・・・薄膜素子 DESCRIPTION OF SYMBOLS 1 ... Support substrate 3 ... Insulator layer 5 ... Lower electrode 7 ... Upper electrode 9 ... Protective layer 10 ... Through-hole 12 ... Solder diffusion prevention layer 13 ... Terminal electrode 14 ・ ・ ・ External electrode A ・ ・ ・ Thin film element
Claims (6)
数の電極を有する薄膜素子と、該薄膜素子を被覆する保
護層と、該保護層に形成された貫通孔内に位置する最上
層の前記電極上に設けられた半田拡散防止層と、該半田
拡散防止層上に設けられ、前記貫通孔内に露出する端子
電極とを具備する薄膜電子部品であって、前記半田拡散
防止層が、前記保護層の貫通孔から外部に向けて１μｍ
以上延設されていることを特徴とする薄膜電子部品。A thin film element having a plurality of electrodes provided on the support substrate; a protective layer covering the thin film element; and a thin film element located in a through hole formed in the protective layer. A thin-film electronic component comprising: a solder diffusion preventing layer provided on an upper electrode; and a terminal electrode provided on the solder diffusion preventing layer and exposed in the through hole, wherein the solder diffusion preventing layer is provided. Is 1 μm from the through hole of the protective layer to the outside.
A thin-film electronic component extending as described above.
極全面に形成されていることを特徴とする請求項１記載
の薄膜電子部品。2. The thin film electronic component according to claim 1, wherein the solder diffusion preventing layer is formed on the entire surface of the uppermost electrode of the thin film element.
層してなることを特徴とする請求項１または２記載の薄
膜電子部品。3. The thin-film electronic component according to claim 1, wherein the solder diffusion preventing layer is formed by laminating two or more layers of the same material.
ｕ、Ｐｄ、Ｐｔのうち少なくとも１種の金属、またはこ
れらのうち２種以上の合金からなることを特徴とする請
求項１乃至３のうちいずれかに記載の薄膜電子部品。4. The solder diffusion preventing layer is made of Ti, Cr, Ni, C
The thin-film electronic component according to any one of claims 1 to 3, wherein the thin-film electronic component is made of at least one metal among u, Pd, and Pt, or an alloy of two or more thereof.
極が設けられていることを特徴とする請求項１乃至４の
うちいずれかに記載の薄膜電子部品。5. The thin-film electronic component according to claim 1, wherein an external electrode is provided on the terminal electrode in the through hole of the protective layer.
膜電子部品を、外部電極を介して基体の表面に設けてな
ることを特徴とする基板。6. A substrate, wherein the thin-film electronic component according to claim 1 is provided on a surface of a base via an external electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000296931A JP2002110453A (en) | 2000-09-28 | 2000-09-28 | Thin-film electronic part and substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000296931A JP2002110453A (en) | 2000-09-28 | 2000-09-28 | Thin-film electronic part and substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002110453A true JP2002110453A (en) | 2002-04-12 |
Family
ID=18779124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000296931A Pending JP2002110453A (en) | 2000-09-28 | 2000-09-28 | Thin-film electronic part and substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002110453A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7807337B2 (en) | 2003-11-06 | 2010-10-05 | Samsung Electronics Co., Ltd. | Inductor for a system-on-a-chip and a method for manufacturing the same |
-
2000
- 2000-09-28 JP JP2000296931A patent/JP2002110453A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7807337B2 (en) | 2003-11-06 | 2010-10-05 | Samsung Electronics Co., Ltd. | Inductor for a system-on-a-chip and a method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003031576A (en) | Semiconductor element and manufacturing method therefor | |
| US6624500B2 (en) | Thin-film electronic component and motherboard | |
| JP2003188313A (en) | Semiconductor device and its manufacturing method | |
| JPWO2009028596A1 (en) | Passive element embedded substrate, manufacturing method, and semiconductor device | |
| JP4447881B2 (en) | Manufacturing method of interposer | |
| JPH0547586A (en) | Capacitor | |
| JP3709117B2 (en) | Thin film electronic components and substrates | |
| JP3967964B2 (en) | Thin film electronic components | |
| JP2001185444A (en) | Thin film electronic component | |
| JP2001284168A (en) | Thin-film electronic component and substrate | |
| JP2007234660A (en) | Wiring board, and production process of wiring board | |
| JP4009078B2 (en) | Thin film electronic components | |
| JP2002110453A (en) | Thin-film electronic part and substrate | |
| JP3860675B2 (en) | Capacitor | |
| JP2002075782A (en) | Thin-film capacitor | |
| JP3652281B2 (en) | Thin film electronic components and substrates | |
| JP2001345234A (en) | Thin film electronic part, laminated thin film electronic part, and substrate | |
| JP3681951B2 (en) | Thin film electronic components and substrates | |
| JP2002217337A (en) | Packaging member, and its manufacturing method | |
| JP3572228B2 (en) | Thin film electronic components | |
| JPH0888318A (en) | Thin-film capacitor and board with built-u//in thin-film capacitor | |
| JP2001345232A (en) | Thin film electronic part and substrate | |
| JP2001185445A (en) | Thin film electronic component | |
| KR100515405B1 (en) | Manufacturing method of the flip-chip package substrate having embedded capacitors | |
| JP3645808B2 (en) | Thin-film electronic component, its manufacturing method and substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20040614 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20040622 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040823 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040928 |