JP2001345234A - Thin film electronic part, laminated thin film electronic part, and substrate - Google Patents
Thin film electronic part, laminated thin film electronic part, and substrateInfo
- Publication number
- JP2001345234A JP2001345234A JP2000364768A JP2000364768A JP2001345234A JP 2001345234 A JP2001345234 A JP 2001345234A JP 2000364768 A JP2000364768 A JP 2000364768A JP 2000364768 A JP2000364768 A JP 2000364768A JP 2001345234 A JP2001345234 A JP 2001345234A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- thin
- film electronic
- electronic component
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は薄膜電子部品および
積層薄膜電子部品並びに基板に関し、例えば、薄膜コン
デンサ、薄膜インダクタ、薄膜フィルタ、薄膜抵抗、薄
膜ＲＣフィルタ等に好適に用いられる高周波用途の薄膜
電子部品および積層薄膜電子部品並びに基板に関するも
のである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin-film electronic component, a laminated thin-film electronic component, and a substrate, for example, a high-frequency thin-film electronic device suitably used for a thin-film capacitor, a thin-film inductor, a thin-film filter, a thin-film resistor, a thin-film RC filter and the like. The present invention relates to a component, a laminated thin film electronic component, and a substrate.
【０００２】[0002]
【従来技術】近年、電子機器の小型化、高機能化に伴
い、電子機器内に設置される電子部品にも小型化、薄型
化、高周波対応などの要求が強くなってきている。2. Description of the Related Art In recent years, as electronic devices have become smaller and more sophisticated, there has been a growing demand for electronic components installed in electronic devices to be smaller, thinner, and compatible with high frequencies.
【０００３】特に、大量の情報を高速に処理する必要の
あるコンピュータの高速デジタル回路では、パーソナル
コンピュータレベルにおいても、ＣＰＵチップ内のクロ
ック周波数は２００ＭＨｚから１ＧＨｚ、チップ間バス
のクロック周波数も７５ＭＨｚから１３３ＭＨｚという
具合に高速化が顕著である。In particular, in a high-speed digital circuit of a computer which needs to process a large amount of information at high speed, the clock frequency in the CPU chip is 200 MHz to 1 GHz, and the clock frequency of the bus between chips is also 75 MHz to 133 MHz even at the personal computer level. The speedup is remarkable.
【０００４】また、ＬＳＩの集積度が高まりチップ内の
素子数の増大につれ、消費電力を抑えるために電源電圧
は低下の傾向にある。これらＩＣ回路の高速化、高密度
化、低電圧化に伴い、コンデンサ等の受動部品も小型大
容量化と併せて、高周波もしくは高速パルスに対して優
れた特性を示すことが必須になってきている。As the degree of integration of LSIs increases and the number of elements in a chip increases, the power supply voltage tends to decrease in order to suppress power consumption. As the speed, density, and voltage of these IC circuits have increased, it has become essential for passive components, such as capacitors, to exhibit excellent characteristics with respect to high-frequency or high-speed pulses, along with increasing the size and capacity. I have.
【０００５】動作周波数が高くなるにつれ、素子の持つ
抵抗やインダクタンスがロジック回路側の電源電圧の瞬
時低下、または新たな電圧ノイズを発生させてしまい、
結果として、ロジック回路上のエラーを引き起こしてし
まう。特に最近のＬＳＩは総素子数の増大による消費電
力増大を抑えるために電源電圧は低下しており、電源電
圧の許容変動幅も小さくなっている。今後、さらに素子
数の増大と動作周波数の増加が促進されると、実装部分
の抵抗、インダクタンス成分も無視できなくなり、ロジ
ック回路エラーの一要因となってくる。As the operating frequency increases, the resistance and inductance of the elements cause an instantaneous drop in the power supply voltage on the logic circuit side or new voltage noise,
As a result, an error occurs in the logic circuit. Particularly in recent LSIs, the power supply voltage has been reduced in order to suppress an increase in power consumption due to an increase in the total number of elements, and the allowable fluctuation width of the power supply voltage has been reduced. If the number of elements and the operating frequency further increase in the future, the resistance and inductance components of the mounting part cannot be neglected, and this will be a factor of a logic circuit error.
【０００６】また、素子数の増大に伴う実装精度の向上
や、部品実装に伴うリフロー耐性の向上等、前述した受
動素子自身の電気的な特性だけではなく、実装に関する
特性（実装精度、実装信頼性）も高いレベルで要求され
るようになってきている。[0006] In addition to the above-described electrical characteristics of the passive element itself, such as improvement in mounting accuracy due to an increase in the number of elements and improvement in reflow resistance due to component mounting, characteristics relating to mounting (mounting accuracy, mounting reliability). Sex) is also being required at a high level.
【０００７】このような要求に対して、ＵＳＰ４，４３
９，８１３には、支持基板上に、下部電極、絶縁層、上
部電極及び保護層を順次設け、ＴｉＷ、Ｔａ及びＡｌ、
Ｃｕからなる下部電極からの電気信号を最短距離で得る
ため、絶縁層、上部電極及び保護層に貫通孔を設け、こ
の貫通孔内壁にＣｒ／Ｃｕ／ＡｕからなるＢＬＭ層を形
成した後、このＢＬＭ層上に半田バンプを形成した薄膜
コンデンサが開示されている。In response to such demands, US Pat.
9, 813, a lower electrode, an insulating layer, an upper electrode, and a protective layer are sequentially provided on a supporting substrate, and TiW, Ta, Al,
In order to obtain an electric signal from the lower electrode made of Cu at the shortest distance, a through hole is provided in the insulating layer, the upper electrode and the protective layer, and a BLM layer made of Cr / Cu / Au is formed on the inner wall of the through hole. A thin film capacitor having a solder bump formed on a BLM layer is disclosed.
【０００８】このような薄膜コンデンサは、母基板（基
体）の表面に形成された表面電極に、支持基板の一方側
の面に形成された半田バンプを位置合わせし、リフロー
（加熱）処理することにより実装される。In such a thin film capacitor, a solder bump formed on one surface of a support substrate is aligned with a surface electrode formed on the surface of a mother substrate (substrate), and reflow (heating) processing is performed. Implemented by
【０００９】[0009]
【発明が解決しようとする課題】しかしながら、上記公
報に開示された薄膜コンデンサでは、支持基板の一方側
の面に形成された半田バンプを、母基板の表面に形成さ
れた表面電極に位置合わせする必要があったため、支持
基板の存在により目視による位置合わせ制御が困難であ
り、その後のリフロー処理により、母基板の表面電極と
薄膜コンデンサの半田バンプが、設計通りに接続されて
いるかの確認が困難であった。即ち、このような電気的
な接続を確認するには、母基板に薄膜コンデンサを実装
した後、母基板の特性を評価することにより行うしか無
かった。However, in the thin film capacitor disclosed in the above publication, the solder bumps formed on one surface of the supporting substrate are aligned with the surface electrodes formed on the surface of the mother substrate. Since it was necessary, it was difficult to visually control the alignment due to the presence of the support substrate, and it was difficult to confirm whether the surface electrodes of the mother board and the solder bumps of the thin film capacitor were connected as designed by the reflow process. Met. That is, the only way to confirm such electrical connection is to mount the thin film capacitor on the motherboard and then evaluate the characteristics of the motherboard.
【００１０】本発明は、母基板への実装後に電気的接続
の確認を容易に行うことができる薄膜電子部品を提供す
ることを目的とし、さらにはこのような薄膜電子部品を
積層した積層薄膜電子部品並びに基板を提供することを
目的とする。[0010] It is an object of the present invention to provide a thin-film electronic component capable of easily confirming an electrical connection after mounting on a mother board. An object is to provide a component and a substrate.
【００１１】[0011]
【課題を解決するための手段】本発明の薄膜電子部品
は、支持基板と、該支持基板上に設けられ、電極層と絶
縁体層を有する薄膜素子と、該薄膜素子を被覆する保護
層と、前記電極層と電気的に接続する外部端子とを具備
する薄膜電子部品であって、前記支持基板に貫通孔を形
成し、該貫通孔内に充填された導電体と前記外部端子と
を電気的に接続したものである。According to the present invention, there is provided a thin-film electronic component comprising: a support substrate; a thin-film device provided on the support substrate and having an electrode layer and an insulator layer; and a protective layer covering the thin-film device. A thin-film electronic component comprising an external terminal electrically connected to the electrode layer, wherein a through-hole is formed in the support substrate, and a conductor filled in the through-hole and the external terminal are electrically connected to each other. It is the one that was connected in a way.
【００１２】このような構成を採用することにより、リ
フロー処理により母基板に薄膜電子部品を実装した後、
支持基板に形成された導電体を用いて、薄膜電子部品単
体の特性を測定することにより、母基板の表面電極と薄
膜コンデンサ等の薄膜電子部品の外部端子が、設計通り
に電気的に接続されているか、また薄膜電子部品が破損
あるいは設計通りの特性を有しているかを容易に確認で
きる。By adopting such a configuration, after mounting the thin film electronic component on the mother board by the reflow process,
By measuring the characteristics of the thin film electronic component alone using the conductor formed on the support substrate, the surface electrodes of the mother board and the external terminals of the thin film electronic component such as a thin film capacitor are electrically connected as designed. And whether the thin film electronic component is damaged or has characteristics as designed.
【００１３】本発明では、支持基板の外部端子形成位置
に貫通孔を形成することにより、支持基板の一方側の面
に形成された外部端子と、母基板の表面に形成された表
面電極との電気的接続を導通評価により確認しつつ、薄
膜電子部品を母基板に実装することが可能となり、実装
信頼性を向上できる。According to the present invention, by forming a through hole at a position where an external terminal is formed on the supporting substrate, the external terminal formed on one surface of the supporting substrate and the surface electrode formed on the surface of the mother substrate are formed. The thin-film electronic component can be mounted on the motherboard while confirming the electrical connection by conducting evaluation, and the mounting reliability can be improved.
【００１４】また、従来の薄膜電子部品では、支持基板
の一方側の面に形成された半田バンプを、母基板の表面
電極に接続する必要があったため、リフロー処理により
薄膜電子部品の一方側の面に大きな応力が作用し、これ
により薄膜電子部品に外部端子剥れ等の構造上の欠陥が
生じる虞があったが、本発明では、支持基板内にも導電
体が形成されているため、かつ導電体と薄膜電子部品の
外部端子が接続されているため、リフロー処理後、母基
板との接続によって薄膜電子部品の外部端子に生じる応
力が支持基板内に形成された導電体によって吸収され、
発生する応力を低減できる。このような応力を低減する
ためには、支持基板の導電体が、外部端子形成側とは反
対側に突出して形成されていることが望ましい。In the conventional thin-film electronic component, it is necessary to connect the solder bump formed on one surface of the supporting substrate to the surface electrode of the mother substrate. A large stress acts on the surface, which may cause structural defects such as peeling of external terminals in the thin film electronic component. However, in the present invention, since a conductor is also formed in the support substrate, And since the conductor and the external terminal of the thin-film electronic component are connected, after the reflow process, the stress generated in the external terminal of the thin-film electronic component by connection with the mother board is absorbed by the conductor formed in the support substrate,
The generated stress can be reduced. In order to reduce such stress, it is desirable that the conductor of the support substrate is formed so as to protrude to the side opposite to the side where the external terminals are formed.
【００１５】さらに、薄膜素子は、絶縁体層を電極層に
より挟持した受動素子であることが望ましい。Further, the thin film element is desirably a passive element in which an insulator layer is sandwiched between electrode layers.
【００１６】また、本発明の積層薄膜電子部品は、上記
薄膜電子部品を複数積層してなるとともに、一方の薄膜
電子部品の外部端子と、他方の薄膜電子部品の支持基板
に設けられた導電体とを電気的に接続して形成され、要
求される種々の特性に対応できる。Further, the laminated thin film electronic component of the present invention is formed by laminating a plurality of the above thin film electronic components, and has a conductor provided on an external terminal of one thin film electronic component and a support substrate of the other thin film electronic component. Are electrically connected to each other to meet various required characteristics.
【００１７】さらに、本発明の基板は、基体の表面に、
上記した薄膜電子部品、または積層薄膜電子部品を設け
てなるものである。Further, the substrate of the present invention comprises
The thin-film electronic component or the laminated thin-film electronic component described above is provided.
【００１８】[0018]
【発明の実施の形態】図１は、本発明の薄膜コンデンサ
からなる薄膜電子部品を示すもので、この薄膜コンデン
サは、図１に示すように、支持基板１上に、絶縁体層３
（誘電体薄膜）と電極層５、７を有する薄膜素子Ａが複
数設けられて構成されている。電極層５、７はＡｕから
構成され、絶縁体層３は電極層５、７により挟持され
て、薄膜素子Ａ（容量素子）が構成されている。FIG. 1 shows a thin-film electronic component comprising a thin-film capacitor of the present invention. As shown in FIG.
(Dielectric thin film) and a plurality of thin film elements A having electrode layers 5 and 7 are provided. The electrode layers 5 and 7 are made of Au, and the insulator layer 3 is sandwiched between the electrode layers 5 and 7 to form a thin film element A (capacitance element).
【００１９】薄膜素子Ａは保護層９により被覆されてお
り、その絶縁体層３が形成されていない絶縁体層非形成
領域Ｂには、半田バンプからなる外部端子１１ａ、１１
ｂが突出して設けられている。The thin-film element A is covered with a protective layer 9. In the non-insulator layer-forming region B where the insulator layer 3 is not formed, external terminals 11a and 11 made of solder bumps are provided.
b is protrudingly provided.
【００２０】下側電極層５は、外部端子１１ｂを取り囲
むように環状にエッチングされ、容量を形成する下側電
極層５ａと容量を形成しない下側電極層５ｂとに分離さ
れている。The lower electrode layer 5 is circularly etched so as to surround the external terminal 11b, and is separated into a lower electrode layer 5a forming a capacitance and a lower electrode layer 5b not forming a capacitance.
【００２１】また、上側電極層７は、絶縁体層３上にお
いて外部端子１１ａを取り囲むように環状にエッチング
され、容量を形成する上側電極層７ａと容量を形成しな
い上側電極層７ｂとに分離されている。薄膜素子Ａは、
下側電極層５ａと上側電極層７ａにより絶縁体層３を挟
持して構成されている。The upper electrode layer 7 is circularly etched on the insulator layer 3 so as to surround the external terminal 11a, and is separated into an upper electrode layer 7a forming a capacitor and an upper electrode layer 7b not forming a capacitor. ing. The thin film element A is
The lower electrode layer 5a and the upper electrode layer 7a sandwich the insulator layer 3.
【００２２】上側電極層７上には半田拡散防止層１７が
形成されており、この半田拡散防止層１７上には、半田
密着層１８が形成されている。A solder diffusion preventing layer 17 is formed on the upper electrode layer 7, and a solder adhesion layer 18 is formed on the solder diffusion preventing layer 17.
【００２３】絶縁体層非形成領域Ｂにおける保護層９に
は貫通孔１３ａ、１３ｂが形成され、貫通孔１３ａ、１
３ｂの底面には半田密着層１８が露出しており、貫通孔
１３ａ、１３ｂの底面に露出した半田密着層１８は、電
極層５、７および半田拡散防止層１７を介して支持基板
１に接合されている。外部端子１１ａ、１１ｂは、貫通
孔１３ａ、１３ｂ内に下端部が収容されており、この外
部端子１１ａ、１１ｂの下端部は、貫通孔１３ａ、１３
ｂの底面に露出した半田密着層１８に接合されている。Through holes 13a and 13b are formed in the protective layer 9 in the non-insulator layer forming region B, and the through holes 13a and 13b are formed.
A solder adhesion layer 18 is exposed on the bottom surface of 3b, and the solder adhesion layer 18 exposed on the bottom surfaces of the through holes 13a and 13b is joined to the support substrate 1 via the electrode layers 5, 7 and the solder diffusion preventing layer 17. Have been. The lower ends of the external terminals 11a and 11b are housed in the through holes 13a and 13b, and the lower ends of the external terminals 11a and 11b are connected to the through holes 13a and 13b.
b is joined to the solder adhesion layer 18 exposed on the bottom surface.
【００２４】そして、支持基板１には、絶縁体層非形成
領域Ｂに、即ち、支持基板１の外部端子形成位置に貫通
孔３１ａ、３１ｂが形成されており、貫通孔３１ａ内に
導電体３２ａが、貫通孔３１ｂ内に導電体３２ｂが充填
されている。これらの導電体３２ａ、３２ｂは耐酸化性
に優れたもの、例えばＡｇ、Ｐｄ、Ｐｔ等からなること
が望ましい。In the support substrate 1, through holes 31a and 31b are formed in the region B where the insulator layer is not formed, that is, at the positions where the external terminals are formed on the support substrate 1, and the conductor 32a is formed in the through hole 31a. However, the conductor 32b is filled in the through hole 31b. These conductors 32a and 32b are desirably made of one having excellent oxidation resistance, for example, Ag, Pd, Pt or the like.
【００２５】これらの支持基板１の導電体３２ａ、３２
ｂには、下側電極層５ａ、５ｂとが電気的に接続されて
おり、これにより、導電体３２ａ、３２ｂには、外部端
子１１ａ、１１ｂが電気的に接続されている。また、導
電体３２ａ、３２ｂは、図１（ｂ）に示すように、薄膜
コンデンサの上方から見ると、外部端子１１ａ、１１ｂ
と同一位置に形成されており、その直径は外部端子１１
ａ、１１ｂの上部の直径よりも小さく形成されている。
導電体３２ａ、３２ｂの下面は、支持基板１と同一平面
とされている。また、絶縁体層３は、絶縁体層非形成領
域Ｂを除く全面に、下側電極（金属層５ｂも含む）５お
よび上側電極（金属層７ｂも含む）７は、環状にエッチ
ングされた部分を除いて全面に形成されている。The conductors 32a, 32 of these support substrates 1
b is electrically connected to the lower electrode layers 5a and 5b, whereby the external terminals 11a and 11b are electrically connected to the conductors 32a and 32b. As shown in FIG. 1B, the conductors 32a and 32b have external terminals 11a and 11b when viewed from above the thin film capacitor.
Is formed at the same position as that of the external terminal 11.
a, 11b are formed smaller than the diameter of the upper part.
The lower surfaces of the conductors 32a and 32b are flush with the support substrate 1. In addition, the lower electrode (including the metal layer 5b) 5 and the upper electrode (including the metal layer 7b) 7 are formed in a circularly etched portion on the entire surface of the insulating layer 3 excluding the insulating layer non-forming region B. It is formed on the entire surface except for.
【００２６】薄膜コンデンサの誘電体薄膜を構成する絶
縁体層３は、高周波領域において高い比誘電率を有する
ペロブスカイト型酸化物結晶からなる誘電体でよく、例
えばＰｂ（Ｍｇ，Ｎｂ）Ｏ3系、Ｐｂ（Ｍｇ，Ｎｂ）Ｏ3
−ＰｂＴｉＯ3系、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3系、Ｐｂ（Ｍ
ｇ，Ｎｂ）Ｏ3−Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3系、（Ｐｂ，Ｌ
ａ）ＺｒＴｉＯ3系、ＢａＴｉＯ3系、（Ｓｒ，Ｂａ）Ｔ
ｉＯ3系、あるいはこれに他の添加物を添加したり、置
換した化合物であってもよく、特に限定されるものでは
ない。The insulator layer 3 constituting the dielectric thin film of the thin film capacitor may be a dielectric made of a perovskite-type oxide crystal having a high relative dielectric constant in a high-frequency range, for example, a Pb (Mg, Nb) O 3 -based material. Pb (Mg, Nb) O 3
-PbTiO 3 system, Pb (Zr, Ti) O 3 system, Pb (M
g, Nb) O 3 -Pb ( Zr, Ti) O 3 system, (Pb, L
a) ZrTiO 3 system, BaTiO 3 system, (Sr, Ba) T
It may be an iO 3 -based compound or a compound obtained by adding or substituting another additive thereto, and is not particularly limited.
【００２７】また、絶縁体層３の膜厚は、高容量と絶縁
性を確保するため０．３〜１．０μｍが望ましい。これ
は０．３μｍよりも薄い場合には被覆性が良好でなく、
絶縁性が低下する場合があり、１．０μｍよりも厚い場
合には、容量が小さくなる傾向があるからである。絶縁
体層３の膜厚は０．４〜０．８μｍが望ましい。The thickness of the insulator layer 3 is preferably 0.3 to 1.0 μm in order to ensure high capacity and insulation. This is not good when the thickness is less than 0.3 μm,
This is because the insulating property may decrease, and when the thickness is greater than 1.0 μm, the capacitance tends to decrease. The thickness of the insulator layer 3 is preferably 0.4 to 0.8 μm.
【００２８】Ａｕからなる電極層５、７の膜厚は、高周
波領域でのインピーダンスと膜の被覆性を考慮すると
０．３〜０．５μｍが望ましい。電極層５、７の膜厚が
０．３μｍよりも薄い場合には、一部に被覆されない部
分が発生する虞があるからであり、また０．５μｍより
も厚い場合は、高周波領域における導体の表皮効果を考
慮すると導体層の抵抗は殆ど変化しないからである。The thickness of the electrode layers 5 and 7 made of Au is preferably 0.3 to 0.5 μm in consideration of impedance in a high-frequency region and coatability of the film. When the thickness of the electrode layers 5 and 7 is smaller than 0.3 μm, there is a possibility that a portion not covered may occur. When the thickness is larger than 0.5 μm, the conductor of the conductor in the high frequency region may be formed. This is because the resistance of the conductor layer hardly changes when the skin effect is considered.
【００２９】支持基板１としては、アルミナ、サファイ
ア、窒化アルミ、ＭｇＯ単結晶、ＳｒＴｉＯ3単結晶、
表面酸化シリコン、ガラス、石英等から選択されるもの
で特に限定されない。保護膜９は、薄膜コンデンサの表
面を保護するためのものであり、例えば、Ｓｉ3Ｎ4、Ｓ
ｉＯ2、ポリイミド樹脂およびベンゾシクロブテン（Ｂ
ＣＢ）等から構成されている。As the support substrate 1, alumina, sapphire, aluminum nitride, MgO single crystal, SrTiO 3 single crystal,
The material is selected from silicon oxide, glass, quartz, and the like, and is not particularly limited. The protective film 9 is for protecting the surface of the thin film capacitor, for example, Si 3 N 4 , S 3
iO 2 , polyimide resin and benzocyclobutene (B
CB) and the like.
【００３０】外部端子１１ａ、１１ｂは、Ｐｂ、Ｓｎ、
Ａｇ、Ｉｎ、Ｃｕ、Ｂｉ、ＳｂおよびＺｎのうち少なく
とも２種以上の金属からなることが望ましく、薄膜電子
部品の用途に応じて、融点及び共晶温度の異なる材料を
選択すればよい。また、外部端子１１ａ、１１ｂはスク
リーン印刷、ボールマウンター等の公知の技術を用いて
形成される。The external terminals 11a and 11b are connected to Pb, Sn,
It is desirable to use at least two metals among Ag, In, Cu, Bi, Sb and Zn, and materials having different melting points and eutectic temperatures may be selected according to the use of the thin film electronic component. The external terminals 11a and 11b are formed by using a known technique such as screen printing and a ball mounter.
【００３１】半田拡散防止層１７は、Ｔｉ、Ｃｒ、Ｎ
ｉ、Ｃｕ、Ｐｄ、Ｐｔ、またはこれらの金属から選ばれ
る２種以上からなる合金のうちいずれかからなり、スパ
ッタ、蒸着、メッキ等で形成可能であれば良い。半田拡
散防止層１７の厚みは、半田バリアとしての機能を発現
するためには０．３μｍ以上の厚みであれば良い。The solder diffusion preventing layer 17 is made of Ti, Cr, N
It may be made of any one of i, Cu, Pd, Pt, or an alloy of two or more kinds selected from these metals, as long as it can be formed by sputtering, vapor deposition, plating, or the like. The thickness of the solder diffusion preventing layer 17 may be 0.3 μm or more in order to exhibit a function as a solder barrier.
【００３２】また、半田密着層１８は半田濡れ性の良好
な材料であることが望ましく、前記材料として、Ｎｉ−
Ｃｒ、Ａｕ等があり、特にＡｕが望ましい。更に、半田
拡散防止層１７とＡｕからなる電極層５、７との密着性
を向上させるため、これらの間に公知の密着材料である
ＴｉやＣｒを介在させても良い。The solder adhesion layer 18 is preferably made of a material having good solder wettability.
There are Cr, Au and the like, and Au is particularly desirable. Further, in order to improve the adhesion between the solder diffusion preventing layer 17 and the electrode layers 5 and 7 made of Au, a known adhesion material such as Ti or Cr may be interposed between them.
【００３３】上記のような薄膜コンデンサ４３は、図２
に示すように、基体（母基板）４０の表面に形成された
表面電極４１ａ、４１ｂに、外部端子１１ａ、１１ｂを
位置決めした後、リフロー処理することにより接合し、
実装される。The thin film capacitor 43 as described above is similar to that shown in FIG.
As shown in (2), after positioning the external terminals 11a and 11b on the surface electrodes 41a and 41b formed on the surface of the base (mother substrate) 40, they are joined by reflow processing,
Implemented.
【００３４】以上のように構成された薄膜コンデンサで
は、外部端子１１ａ、１１ｂが支持基板１内の導電体３
２ａ、３２ｂと電気的に接続されているので、薄膜コン
デンサを母基板４０に実装した後に、母基板４０の表面
電極４１ａ、４１ｂと外部端子１１ａ、１１ｂの電気的
接続を、導電体３２ａ、３２ｂを介して特性を測定する
ことにより容易に確認でき、実装精度が向上する。In the thin-film capacitor configured as described above, the external terminals 11a and 11b are connected to the conductor 3 in the support substrate 1.
2a and 32b, the thin-film capacitors are mounted on the motherboard 40, and then the surface electrodes 41a and 41b of the motherboard 40 and the external terminals 11a and 11b are electrically connected to the conductors 32a and 32b. The characteristics can be easily confirmed by measuring the characteristics via the interface, and the mounting accuracy is improved.
【００３５】また、薄膜コンデンサ４３を母基板４０に
実装した後に、母基板４０に他の部品を複数回のリフロ
ー処理を施して実装する場合であっても、リフロー処理
後に母基板４０の表面電極４１ａ、４１ｂと外部端子１
１ａ、１１ｂの電気的接続を容易に確認できる。このよ
うに導電体３２ａ、３２ｂを介して薄膜コンデンサ４３
の特性を測定できるため、実装精度を向上できるととも
にリフロー処理後における薄膜コンデンサ４３の破損状
況、特性劣化状況を確認でき、不良となった時点で薄膜
コンデンサを取り替えたり、その後の母基板４０への他
の部品の実装を停止できる。Even when the thin-film capacitor 43 is mounted on the mother board 40 and then other components are mounted on the mother board 40 by performing reflow processing a plurality of times, the surface electrodes of the mother board 40 may be mounted after the reflow processing. 41a, 41b and external terminal 1
The electrical connection of 1a, 11b can be easily confirmed. As described above, the thin film capacitor 43 is connected via the conductors 32a and 32b.
Of the thin film capacitor 43 after reflow processing, the state of breakage and deterioration of the characteristics of the thin film capacitor 43 can be confirmed. The mounting of other components can be stopped.
【００３６】また、支持基板１の外部端子形成位置に貫
通孔３１ａ、３１ｂを形成することにより、支持基板１
の一方側の面に形成された外部端子１１ａ、１１ｂと、
母基板４０の表面に形成された表面電極４１a、４１ｂ
との電気的接続を導通評価により確認しつつ、薄膜コン
デンサ４３を母基板４０に実装することができ、実装信
頼性を向上できる。Further, by forming through holes 31a and 31b at the external terminal formation positions of the support substrate 1, the support substrate 1
External terminals 11a and 11b formed on one surface of
Surface electrodes 41a and 41b formed on the surface of mother substrate 40
The thin film capacitor 43 can be mounted on the mother board 40 while confirming the electrical connection between the thin film capacitor 43 and the conduction evaluation, and the mounting reliability can be improved.
【００３７】さらに、本発明では、支持基板１内に導電
体３２ａ、３２ｂが形成されているため、支持基板１の
一方側に外部端子１１ａ、１１ｂが形成されている場合
においても、リフロー処理により薄膜素子Ａに生じる応
力が、導電体３２ａ、３２ｂによって吸収されるため、
低減できる。このような応力を低減するためには、支持
基板１の導電体３２a、３２ｂを、外部端子形成側とは
反対側に突出して形成することが望ましい。Further, according to the present invention, since the conductors 32a and 32b are formed in the support substrate 1, even when the external terminals 11a and 11b are formed on one side of the support substrate 1, reflow processing is performed. Since the stress generated in the thin film element A is absorbed by the conductors 32a and 32b,
Can be reduced. In order to reduce such stress, it is desirable to form the conductors 32a and 32b of the support substrate 1 so as to protrude to the side opposite to the side where external terminals are formed.
【００３８】尚、本発明の薄膜電子部品として薄膜コン
デンサを例に説明したが、本発明では上記例に限定され
るものではなく、例えば、薄膜インダクタ、薄膜ＬＣフ
ィルタ、薄膜抵抗、薄膜ＲＣフィルタ、あるいは薄膜コ
ンデンサ、薄膜インダクタ、薄膜ＬＣフィルタ、薄膜抵
抗、薄膜ＲＣフィルタを複合した薄膜複合部品に本発明
を適用しても良いことは勿論である。Although a thin film capacitor has been described as an example of the thin film electronic component of the present invention, the present invention is not limited to the above example. For example, a thin film inductor, a thin film LC filter, a thin film resistor, a thin film RC filter, Alternatively, it is needless to say that the present invention may be applied to a thin film composite component in which a thin film capacitor, a thin film inductor, a thin film LC filter, a thin film resistor, and a thin film RC filter are combined.
【００３９】また、本発明の薄膜電子部品では、半田バ
ンプからなる外部端子１１ａ、１１ｂを保護層９の貫通
孔１３ａ、１３ｂに設けた例について説明したが、本発
明は上記例に限定されるものではなく、要旨を変更しな
い範囲で変更できる。In the thin-film electronic component of the present invention, an example has been described in which the external terminals 11a and 11b made of solder bumps are provided in the through holes 13a and 13b of the protective layer 9, but the present invention is limited to the above-described example. It can be changed without changing the gist.
【００４０】例えば、半田バンプを形成しない場合に
は、図３に示すように、保護層９の貫通孔１３ａ、１３
ｂ内に露出した半田密着層１８が外部端子となる。尚、
図３は、半田バンプからなる外部端子を設けない以外
は、図１と同一であるため同一符号を付した。For example, when the solder bumps are not formed, as shown in FIG.
The solder adhesion layer 18 exposed in the area b serves as an external terminal. still,
FIG. 3 is the same as FIG. 1 except that no external terminals made of solder bumps are provided, and thus the same reference numerals are given.
【００４１】この場合には、母基板に実装する段階で導
電性部材により、母基板の表面電極と半田密着層１８が
接続される。導電性部材としては、形状的には、バンプ
状、箔状、板状、ワイヤ、ペースト状等があり、特に限
定されるものではなく、複数の形状を組合せても良い。
また、材質は、Ｐｂ、Ｓｎ、Ａｕ、Ｃｕ、Ｐｔ、Ｐｄ、
Ａｇ、Ａｌ、Ｎｉ、Ｂｉ、Ｉｎ、Ｓｂ、Ｚｎなどがあ
り、導電性のものであれば良く、複数の材料を組合せて
も良い。導電性樹脂であっても良い。In this case, the surface electrodes of the mother board and the solder adhesion layer 18 are connected by a conductive member at the stage of mounting on the mother board. The conductive member may be in a bump shape, a foil shape, a plate shape, a wire, a paste shape, or the like, and is not particularly limited. A plurality of shapes may be combined.
The materials are Pb, Sn, Au, Cu, Pt, Pd,
There are Ag, Al, Ni, Bi, In, Sb, Zn, etc., as long as they are conductive, and a plurality of materials may be combined. It may be a conductive resin.
【００４２】尚、半田密着層１８が形成されない場合
や、半田密着層１８の上面に金属層が形成される場合に
は、保護層９の貫通孔１３ａ、１３ｂ内に露出した層の
一部が外部電極となる。When the solder adhesion layer 18 is not formed, or when a metal layer is formed on the upper surface of the solder adhesion layer 18, a part of the layer exposed in the through holes 13a and 13b of the protective layer 9 is removed. It becomes an external electrode.
【００４３】図４は、本発明の積層薄膜電子部品の例と
して積層薄膜コンデンサを示すもので、図１に示す薄膜
コンデンサを２個積層してなり、下方の薄膜コンデンサ
５０の外部端子１１ａ、１１ｂと、上方の薄膜コンデン
サ５３の支持基板１内に設けられた導電体３２ａ、３２
ｂとが電気的に接続されて構成されている。FIG. 4 shows a laminated thin-film capacitor as an example of the laminated thin-film electronic component of the present invention. The two thin-film capacitors shown in FIG. 1 are laminated, and external terminals 11a and 11b of a thin-film capacitor 50 below. And conductors 32a and 32 provided in the support substrate 1 of the thin film capacitor 53 above.
b are electrically connected to each other.
【００４４】このような積層薄膜コンデンサでは、薄膜
コンデンサ５０、５３を複合することにより、所望の特
性を得ることができる。In such a multilayer thin film capacitor, desired characteristics can be obtained by combining the thin film capacitors 50 and 53.
【００４５】尚、図４に示した積層薄膜コンデンサは２
段積層した例について説明したが、本発明では上記例に
限定されるものではなく、薄膜コンデンサを３段以上積
層しても良く、また、薄膜コンデンサの代わりに、例え
ば、薄膜インダクタ、薄膜ＬＣフィルタ、あるいは薄膜
コンデンサ、薄膜インダクタ、薄膜ＬＣフィルタを複合
した薄膜複合部品に適用しても良い。The multilayer thin film capacitor shown in FIG.
Although the example in which the layers are stacked has been described, the present invention is not limited to the above example, and three or more thin film capacitors may be stacked. In place of the thin film capacitors, for example, a thin film inductor and a thin film LC filter may be used. Alternatively, the present invention may be applied to a thin film composite component in which a thin film capacitor, a thin film inductor, and a thin film LC filter are combined.
【００４６】[0046]
【実施例】電極層および半田拡散防止層および半田密着
層の形成はＤＣスパッタ法を、絶縁体層（誘電体薄膜）
はゾルゲル法にて作製した。DESCRIPTION OF THE PREFERRED EMBODIMENTS For forming an electrode layer, a solder diffusion preventing layer and a solder adhesion layer, a DC sputtering method is used, and an insulating layer (dielectric thin film) is used.
Was prepared by a sol-gel method.
【００４７】先ず、アルミナからなる支持基板に、直径
約０．１５ｍｍの貫通孔を形成し、この貫通孔中にタン
グステンペーストを充填し、焼付けを行い、支持基板に
おける貫通孔内に導電体を形成した。次に、アルミナか
らなる支持基板上にＴｉからなる３ｎｍの密着層を形成
し、この密着層の上面に、０．３μｍのＡｕ層を形成
し、下側電極層とした。First, a through hole having a diameter of about 0.15 mm is formed in a support substrate made of alumina, and a tungsten paste is filled in the through hole and baked to form a conductor in the through hole in the support substrate. did. Next, a 3 nm adhesion layer made of Ti was formed on a support substrate made of alumina, and a 0.3 μm Au layer was formed on the upper surface of this adhesion layer to form a lower electrode layer.
【００４８】フォトリソグラフィ技術を用いて、下側電
極層をパターン加工した。加工された下側電極層に、ゾ
ルゲル法にて合成したＰｂ（Ｍｇ1/3Ｎｂ2/3）Ｏ3−Ｐ
ｂＴｉＯ3−ＰｂＺｒＯ3塗布溶液をスピンコート法を用
いて塗布し、乾燥させた後、３８０℃で熱処理、８１５
℃で焼成を行い、膜厚０．７μｍのＰｂ（Ｍｇ1/3Ｎｂ
2/3）Ｏ3−ＰｂＴｉＯ3−ＰｂＺｒＯ3からなる絶縁体層
を形成した。その後フォトリソグラフィ技術を用いて、
絶縁体層に貫通孔を形成した。The lower electrode layer was patterned by photolithography. Pb (Mg 1/3 Nb 2/3 ) O 3 -P synthesized by the sol-gel method was applied to the processed lower electrode layer.
After the bTiO 3 -PbZrO 3 coating solution was coated by spin coating, dried, heat treated at 380 ° C., 815
Baking at a temperature of 0.7 ° C. to form a 0.7 μm-thick Pb (Mg 1/3 Nb
2/3 ) An insulator layer made of O 3 —PbTiO 3 —PbZrO 3 was formed. Then, using photolithography technology,
A through hole was formed in the insulator layer.
【００４９】次に、絶縁体層の上面に、膜厚３０ｎｍの
Ｔｉからなる密着層と、膜厚０．３μｍのＡｕからなる
上側電極層と、膜厚１．５μｍのＮｉからなる半田拡散
防止層と、膜厚０．３ｕｍのＡｕからなる半田密着層を
順次形成した。その後、フォトリソグラフィ技術を用い
て、先ず、半田密着層を直径１２０μｍの形状に加工
し、その後半田拡散防止層を直径１５０μｍの形状に加
工し、その後、上側電極層および密着層をパターン加工
した。Next, on the upper surface of the insulator layer, an adhesion layer made of 30 nm thick Ti, an upper electrode layer made of 0.3 μm thick Au, and a solder diffusion prevention made of 1.5 μm thick Ni A layer and a solder adhesion layer made of Au having a thickness of 0.3 μm were sequentially formed. Then, using a photolithography technique, first, the solder adhesion layer was processed into a shape having a diameter of 120 μm, then the solder diffusion preventing layer was processed into a shape having a diameter of 150 μm, and then the upper electrode layer and the adhesion layer were patterned.
【００５０】この後、光感光性ＢＣＢを塗布し、露光、
現像を行い、支持基板の導電体が形成された位置に、Ａ
ｕからなる半田密着層が露出するように、直径約１００
μｍ、深さ１μｍの貫通孔を有する保護層を形成した。Thereafter, a photosensitive BCB is applied, exposed,
After the development, the position of the support substrate where the conductor is formed is A
u so that the solder adhesion layer made of u is exposed.
A protective layer having a through hole having a thickness of 1 μm and a depth of 1 μm was formed.
【００５１】最後に、スクリーン印刷を用いて、加工さ
れた半田密着層の上にＰｂが６３重量％、Ｓｎが３７重
量％からなる共晶半田ペーストを転写し、リフローを行
い、半田バンプからなる外部端子を形成し、図１に示し
たような薄膜コンデンサを得た。Finally, a eutectic solder paste containing 63% by weight of Pb and 37% by weight of Sn is transferred onto the processed solder adhesion layer by screen printing, and reflowed to form solder bumps. External terminals were formed to obtain a thin film capacitor as shown in FIG.
【００５２】得られた薄膜コンデンサの有効電極面積は
１．４ｍｍ2であり、周波数１ｋＨｚでの静電容量は約
４０ｎＦであった。The effective electrode area of the obtained thin film capacitor was 1.4 mm 2 , and the capacitance at a frequency of 1 kHz was about 40 nF.
【００５３】前記薄膜コンデンサを実装する際、支持基
板に形成された貫通孔内の導電体により、電気的接続を
確認しつつ、基板への実装を行うことができた。また、
導電体を介して薄膜コンデンサの特性を測定できた。さ
らに、実装後の部品の接続強度をシェア強度測定により
評価した結果、支持基板に導電体を有することにより、
従来よりも高い接続強度を示すことを確認できた。When mounting the thin film capacitor, it was possible to mount the thin film capacitor on the substrate while confirming the electrical connection by the conductor in the through hole formed in the support substrate. Also,
The characteristics of the thin film capacitor could be measured via the conductor. Furthermore, as a result of evaluating the connection strength of the mounted components by shear strength measurement, by having a conductor on the support substrate,
It was confirmed that the connection strength was higher than before.
【００５４】また、前記薄膜コンデンサにおいて、一方
の薄膜コンデンサの半田バンプからなる外部端子と、他
方の薄膜コンデンサの支持基板に形成された貫通孔内の
導電体を、電気的に接続し、並列接続された２段の積層
薄膜コンデンサを形成することができた。In the thin film capacitor, an external terminal formed of a solder bump of one thin film capacitor and a conductor in a through hole formed in a support substrate of the other thin film capacitor are electrically connected to each other and connected in parallel. Thus, a two-stage laminated thin film capacitor was formed.
【００５５】[0055]
【発明の効果】本発明によれば、薄膜電子部品の外部端
子と、支持基板中に形成された貫通孔内の導電体が電気
的に接続されているため、薄膜電子部品を母基板へ実装
する際、導電体を基準に実装することができ、実装精度
が向上する。また、薄膜電子部品を母基板に実装し、リ
フロー処理を繰り返し行った後でも、母基板に実装され
た薄膜電子部品の外部端子と、母基板の表面電極との電
気的接続を容易に確認できるため、実装信頼性が向上す
る。According to the present invention, since the external terminals of the thin-film electronic component are electrically connected to the conductors in the through holes formed in the support substrate, the thin-film electronic component is mounted on the motherboard. In this case, the mounting can be performed based on the conductor, and the mounting accuracy is improved. Further, even after the thin-film electronic component is mounted on the motherboard and the reflow process is repeatedly performed, the electrical connection between the external terminal of the thin-film electronic component mounted on the motherboard and the surface electrode of the motherboard can be easily confirmed. Therefore, mounting reliability is improved.
【図１】本発明の薄膜電子部品を示すもので、（ａ）は
断面図、（ｂ）は平面図である。1A and 1B show a thin film electronic component of the present invention, wherein FIG. 1A is a cross-sectional view and FIG. 1B is a plan view.
【図２】本発明の薄膜電子部品が母基板に実装された状
態を示す断面図である。FIG. 2 is a sectional view showing a state in which the thin film electronic component of the present invention is mounted on a mother board.
【図３】半田密着層が外部端子となる場合の本発明の薄
膜電子部品を示す断面図である。FIG. 3 is a cross-sectional view showing the thin-film electronic component of the present invention when a solder adhesion layer becomes an external terminal.
【図４】本発明の積層薄膜電子部品を示す断面図であ
る。FIG. 4 is a sectional view showing a laminated thin-film electronic component of the present invention.
１・・・支持基板 ３・・・絶縁体層 ５、７・・・電極層 ９・・・保護層 １１ａ、１１ｂ・・・外部端子 ３１ａ、３１ｂ・・・貫通孔 ３２ａ、３２ｂ・・・導電体 Ａ・・・薄膜素子 ４０・・・母基板（基体） ４３、５０、５３・・・薄膜コンデンサ DESCRIPTION OF SYMBOLS 1 ... Support substrate 3 ... Insulator layer 5, 7 ... Electrode layer 9 ... Protective layer 11a, 11b ... External terminal 31a, 31b ... Through-hole 32a, 32b ... Conduction Body A: Thin film element 40: Mother substrate (base) 43, 50, 53: Thin film capacitor
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｇ 4/12 ３９４ Ｈ０１Ｇ 1/035 Ｄ 4/38 4/38 Ａ 4/40 4/40 ３２１Ａ Ｆターム(参考） 5E001 AB06 AC04 AC09 AC10 AD05 AE00 AE03 AF00 AF03 AG01 AH01 AH03 AH07 AJ01 AJ02 AJ03 5E033 AA01 BB02 BE01 BG03 BH03 BH06 5E070 AA01 AA05 AB01 CB01 CB17 CB18 DA15 EA01 5E082 AB03 BC32 DD07 EE05 EE18 EE24 EE37 EE47 FG04 FG26 FG27 FG54 GG01 GG10 GG11 GG26 GG28 HH43 HH47 JJ15 KK01 MM24 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01G 4/12 394 H01G 1/035 D 4/38 4/38 A 4/40 4/40 321A F term ( 5E001 AB06 AC04 AC09 AC10 AD05 AE00 AE03 AF00 AF03 AG01 AH01 AH03 AH07 AJ01 AJ02 AJ03 5E033 AA01 BB02 BE01 BG03 BH03 BH06 5E070 AA01 AA05 AB01 CB01 CB17 CB18 DA15 EA01 5E08 EB01 EB01 EB01 EB01 EB01 EB01 EB01 EB01 EE01 5E082 GG11 GG26 GG28 HH43 HH47 JJ15 KK01 MM24
Claims (5)
極層と絶縁体層とを有する薄膜素子と、該薄膜素子を被
覆する保護層と、前記電極層と電気的に接続する外部端
子とを具備する薄膜電子部品であって、前記支持基板に
貫通孔を形成し、該貫通孔内に充填された導電体と前記
外部端子とを電気的に接続したことを特徴とする薄膜電
子部品。1. A thin film element provided on the supporting substrate, having an electrode layer and an insulator layer, a protective layer covering the thin film element, and an external device electrically connected to the electrode layer. A thin-film electronic component comprising: a terminal; and a through-hole formed in the support substrate, wherein a conductor filled in the through-hole and the external terminal are electrically connected. parts.
成されていることを特徴とする請求項１記載の薄膜電子
部品。2. The thin-film electronic component according to claim 1, wherein a through-hole is formed at a position on the support substrate where external terminals are formed.
した受動素子であることを特徴とする請求項１または２
記載の薄膜電子部品。3. The thin film element is a passive element having an insulator layer sandwiched between electrode layers.
The thin film electronic component according to the above.
膜電子部品を複数積層してなるとともに、一方の薄膜電
子部品の外部端子と、他方の薄膜電子部品の支持基板に
設けられた導電体とを電気的に接続してなることを特徴
とする積層薄膜電子部品。4. A thin-film electronic component according to claim 1, wherein a plurality of thin-film electronic components are stacked and provided on an external terminal of one of the thin-film electronic components and on a support substrate of the other thin-film electronic component. A laminated thin-film electronic component characterized by being electrically connected to a conductor.
れかに記載の薄膜電子部品、または請求項４記載の積層
薄膜電子部品を設けてなることを特徴とする基板。5. A substrate comprising a thin-film electronic component according to claim 1 or a laminated thin-film electronic component according to claim 4 provided on a surface of a base.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000364768A JP2001345234A (en) | 2000-03-29 | 2000-11-30 | Thin film electronic part, laminated thin film electronic part, and substrate |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000092188 | 2000-03-29 | ||
| JP2000-92188 | 2000-03-29 | ||
| JP2000364768A JP2001345234A (en) | 2000-03-29 | 2000-11-30 | Thin film electronic part, laminated thin film electronic part, and substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001345234A true JP2001345234A (en) | 2001-12-14 |
Family
ID=26588771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000364768A Pending JP2001345234A (en) | 2000-03-29 | 2000-11-30 | Thin film electronic part, laminated thin film electronic part, and substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001345234A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003243253A (en) * | 2002-02-15 | 2003-08-29 | Rohm Co Ltd | Composite network electronic component |
| JP2007081325A (en) * | 2005-09-16 | 2007-03-29 | Murata Mfg Co Ltd | Thin film capacitor |
| US7271476B2 (en) | 2003-08-28 | 2007-09-18 | Kyocera Corporation | Wiring substrate for mounting semiconductor components |
| JP2011040571A (en) * | 2009-08-11 | 2011-02-24 | Murata Mfg Co Ltd | Dielectric thin film element |
-
2000
- 2000-11-30 JP JP2000364768A patent/JP2001345234A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003243253A (en) * | 2002-02-15 | 2003-08-29 | Rohm Co Ltd | Composite network electronic component |
| US7271476B2 (en) | 2003-08-28 | 2007-09-18 | Kyocera Corporation | Wiring substrate for mounting semiconductor components |
| JP2007081325A (en) * | 2005-09-16 | 2007-03-29 | Murata Mfg Co Ltd | Thin film capacitor |
| JP2011040571A (en) * | 2009-08-11 | 2011-02-24 | Murata Mfg Co Ltd | Dielectric thin film element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6624501B2 (en) | Capacitor and semiconductor device | |
| US8351185B2 (en) | Electronic component and manufacturing method thereof | |
| JP2002252297A (en) | Electronic circuit device using multilayer circuit board | |
| JP5672678B2 (en) | Electronic component and manufacturing method thereof | |
| JP2002008942A (en) | Capacitor device, method of manufacturing the same, and module mounted with the device | |
| US6624500B2 (en) | Thin-film electronic component and motherboard | |
| JPH0547586A (en) | Capacitor | |
| JP3967964B2 (en) | Thin film electronic components | |
| JP3709117B2 (en) | Thin film electronic components and substrates | |
| JP2001345234A (en) | Thin film electronic part, laminated thin film electronic part, and substrate | |
| JP2001185444A (en) | Thin film electronic component | |
| JP2001284168A (en) | Thin-film electronic component and substrate | |
| JP3578026B2 (en) | Substrate with built-in passive element and method of manufacturing the same | |
| JP4009078B2 (en) | Thin film electronic components | |
| JP3652281B2 (en) | Thin film electronic components and substrates | |
| JP2002075782A (en) | Thin-film capacitor | |
| JPH0888318A (en) | Thin-film capacitor and board with built-u//in thin-film capacitor | |
| JP3681951B2 (en) | Thin film electronic components and substrates | |
| JP2006005309A (en) | Capacitor device | |
| JP2000252163A (en) | Capacitor | |
| JP2001345232A (en) | Thin film electronic part and substrate | |
| JP2001250885A (en) | Circuit substrate with built-in capacitor and semiconductor device using the same | |
| KR100515405B1 (en) | Manufacturing method of the flip-chip package substrate having embedded capacitors | |
| JP3572228B2 (en) | Thin film electronic components | |
| JP2003347156A (en) | Thin film electronic component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040611 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040823 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041005 |