JP2001185445A - Thin film electronic component - Google Patents
Thin film electronic componentInfo
- Publication number
- JP2001185445A JP2001185445A JP36668499A JP36668499A JP2001185445A JP 2001185445 A JP2001185445 A JP 2001185445A JP 36668499 A JP36668499 A JP 36668499A JP 36668499 A JP36668499 A JP 36668499A JP 2001185445 A JP2001185445 A JP 2001185445A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- solder
- thin
- thin film
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は薄膜電子部品に関
し、特に、支持基板に、絶縁体層とＡｕからなる電極層
を有する薄膜素子を設け、この薄膜素子を保護層で被覆
するとともに、保護層から半田バンプを突出して設けた
薄膜電子部品、例えば、薄膜コンデンサ、薄膜インダク
タ、薄膜フィルタ等に好適に用いられる高周波用途の薄
膜電子部品に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin-film electronic component, and more particularly to a thin-film element having an insulating layer and an electrode layer made of Au on a support substrate, and covering this thin-film element with a protective layer. The present invention relates to a thin-film electronic component provided with a solder bump projecting therefrom, for example, a thin-film electronic component for high-frequency applications suitably used for a thin-film capacitor, a thin-film inductor, a thin-film filter and the like.
【０００２】[0002]
【従来技術】近年、電子機器の小型化、高機能化に伴
い、電子機器内に設置される電子部品にも小型化、薄型
化、高周波対応などの要求が強くなってきている。2. Description of the Related Art In recent years, as electronic devices have become smaller and more sophisticated, there has been a growing demand for electronic components installed in electronic devices to be smaller, thinner, and compatible with high frequencies.
【０００３】特に、大量の情報を高速に処理する必要の
あるコンピュータの高速デジタル回路では、パーソナル
コンピュータレベルにおいても、ＣＰＵチップ内のクロ
ック周波数は２００ＭＨｚから１ＧＨｚ、チップ間バス
のクロック周波数も７５ＭＨｚから１３３ＭＨｚという
具合に高速化が顕著である。In particular, in a high-speed digital circuit of a computer which needs to process a large amount of information at high speed, the clock frequency in the CPU chip is 200 MHz to 1 GHz, and the clock frequency of the bus between chips is also 75 MHz to 133 MHz even at the personal computer level. The speedup is remarkable.
【０００４】また、ＬＳＩの集積度が高まりチップ内の
素子数の増大につれ、消費電力を抑えるために電源電圧
は低下の傾向にある。これらＩＣ回路の高速化、高密度
化、低電圧化に伴い、コンデンサ等の受動部品も小型大
容量化と併せて、高周波もしくは高速パルスに対して優
れた特性を示すことが必須になってきている。As the degree of integration of LSIs increases and the number of elements in a chip increases, the power supply voltage tends to decrease in order to suppress power consumption. As the speed, density, and voltage of these IC circuits have increased, it has become essential for passive components, such as capacitors, to exhibit excellent characteristics with respect to high-frequency or high-speed pulses, along with increasing the size and capacity. I have.
【０００５】動作周波数が高くなるにつれ、素子の持つ
抵抗やインダクタンスがロジック回路側の電源電圧の瞬
時低下、または新たな電圧ノイズを発生させてしまい。
結果として、ロジック回路上のエラーを引き起こしてし
まう。特に最近のＬＳＩは総素子数の増大による消費電
力増大を抑えるために電源電圧は低下しており、電源電
圧の許容変動幅も小さくなっている。今後、さらに素子
数の増大と動作周波数の増加が促進されると、実装部分
の抵抗、インダクタンス成分も無視できなくなり、ロジ
ック回路エラーの一要因となってくる。[0005] As the operating frequency increases, the resistance or inductance of the element causes an instantaneous decrease in the power supply voltage on the logic circuit side or new voltage noise.
As a result, an error occurs in the logic circuit. Particularly in recent LSIs, the power supply voltage has been reduced in order to suppress an increase in power consumption due to an increase in the total number of elements, and the allowable fluctuation width of the power supply voltage has been reduced. If the number of elements and the operating frequency further increase in the future, the resistance and inductance components of the mounting part cannot be neglected, and this will be a factor of a logic circuit error.
【０００６】また、素子数の増大に伴う実装精度の向上
や、部品実装に伴うリフロー耐性の向上等、前述した受
動素子自身の電気的な特性だけではなく、実装に関する
特性（実装精度、実装信頼性）も高いレベルで要求され
るようになってきている。[0006] In addition to the above-described electrical characteristics of the passive element itself, such as improvement in mounting accuracy due to an increase in the number of elements and improvement in reflow resistance due to component mounting, characteristics relating to mounting (mounting accuracy, mounting reliability). Sex) is also being required at a high level.
【０００７】コンデンサの接続部のインダクタンスを低
減させる手法に関して、ＵＳＰ４，４３９，８１３に、
ＴｉＷ、Ｔａ及びＡｌ、Ｃｕからなる下部電極からの電
気信号を最短距離で得るため、絶縁層、上部導体層及び
保護層に貫通孔を設け、この貫通孔内壁にＣｒ／Ｃｕ／
ＡｕからなるＢＬＭ層を形成した後、このＢＬＭ層上に
半田バンプを形成した薄膜コンデンサが開示されてい
る。[0007] US Pat. No. 4,439,813 describes a technique for reducing the inductance of a connection portion of a capacitor.
In order to obtain an electric signal from the lower electrode made of TiW, Ta, Al, and Cu at the shortest distance, a through hole is provided in the insulating layer, the upper conductor layer, and the protective layer, and Cr / Cu /
A thin film capacitor in which a BLM layer made of Au is formed, and then a solder bump is formed on the BLM layer is disclosed.
【０００８】[0008]
【発明が解決しようとする課題】しかしながら、ＵＳＰ
４，４３９，８１３に開示された端子部構造の場合、上
部下部電極上に、貫通孔を有するＳｉＯ2 絶縁層の貫通
孔を被覆する様にＢＬＭ層が形成されているため、導体
層への半田の拡散は抑制できる。しかしながら、上部電
極側の半田バンプが誘電体薄膜上に形成されているた
め、リフロー時の半田バンプの収縮により、誘電体薄膜
に過大な応力が発生するため、誘電体薄膜にクラックが
発生し、絶縁性を確保することが困難となるという問題
があった。SUMMARY OF THE INVENTION However, USP
In the case of the terminal structure disclosed in U.S. Pat. No. 4,439,813, the BLM layer is formed on the upper lower electrode so as to cover the through hole of the SiO 2 insulating layer having the through hole. Diffusion of solder can be suppressed. However, since the solder bump on the upper electrode side is formed on the dielectric thin film, an excessive stress is generated in the dielectric thin film due to the shrinkage of the solder bump at the time of reflow. There has been a problem that it is difficult to ensure insulation.
【０００９】即ち、受動部品の高周波用途を考慮する場
合、高周波での損失の小さい材料が電極及び導体として
用いられる。低抵抗な電極材料として、Ｃｕ、Ｎｉ、Ａ
ｇおよびＡｕが考えられるが、Ｃｕ、Ｎｉは耐酸化性に
問題があり、誘電体薄膜層形成時、磁性体薄膜形成時、
高温での処理が必要な薄膜コンデンサや薄膜インダクタ
においては電極として使用するのが困難である。That is, when considering the use of high-frequency passive components, materials having low loss at high frequencies are used as electrodes and conductors. Cu, Ni, A as low-resistance electrode materials
g and Au are conceivable, but Cu and Ni have problems in oxidation resistance, and when forming a dielectric thin film layer, when forming a magnetic thin film,
It is difficult to use as an electrode in a thin-film capacitor or a thin-film inductor that requires high-temperature processing.
【００１０】また、Ａｇは耐酸化性の点ではＣｕ、Ｎｉ
に比較して優れているものの、マイグレーションおよび
誘電体との反応の問題があり、絶縁層の薄い薄膜部品の
電極として使用するのは困難である。Ag is Cu, Ni in terms of oxidation resistance.
However, it is difficult to use it as an electrode of a thin-film component having a thin insulating layer because of problems of migration and reaction with a dielectric.
【００１１】一方、Ａｕは低抵抗でかつ耐酸化性が良好
であり、誘電体および磁性体との反応もないため、高周
波用途の薄膜コンデンサや薄膜インダクタの電極として
十分使用可能である。On the other hand, Au has a low resistance and good oxidation resistance, and does not react with a dielectric or a magnetic substance. Therefore, it can be sufficiently used as an electrode of a thin film capacitor or a thin film inductor for high frequency use.
【００１２】しかしながら、受動部品の抵抗を下げるた
めにＡｕからなる電極を用いた場合、接続強度やリフロ
ー耐性に関して問題があった。However, when an electrode made of Au is used to reduce the resistance of the passive component, there are problems in connection strength and reflow resistance.
【００１３】即ち、Ａｕは、通常、半田との密着層とし
て用いられるほど、半田と反応しやすく、すぐにＡｕ−
Ｓｎ合金を形成する。このＡｕ−Ｓｎ合金は固くてもろ
い金属であり、半田と電極との界面に厚い合金層が形成
されると、半田バンプの密着強度が劣化するという問題
があった。That is, the more the Au is used as an adhesive layer with the solder, the more easily it reacts with the solder, and immediately the Au-
A Sn alloy is formed. This Au-Sn alloy is a hard and brittle metal, and there is a problem that the adhesion strength of the solder bump is deteriorated when a thick alloy layer is formed at the interface between the solder and the electrode.
【００１４】しかしながら、半田の濡れ性を上げ、接触
面積を増加させるためにＡｕからなる電極層は必要であ
り、通常薄いＡｕ層が端子及びパッド表面に形成され
る。また、半田に含有されるＳｎはリフロー時にＡｕ−
Ｓｎ合金を形成しながらＡｕ層上を拡散していくので、
端子及びパッド下またはその周囲にＡｕ等の半田に対し
て濡れの良い電極あるいは導体が近接している場合、半
田がそのＡｕ層に流れ込み、電極間でショートしたり、
Ａｕ層消失による特性劣化などのリフロー耐性に問題が
生じてしまう。However, an electrode layer made of Au is required to increase the wettability of the solder and increase the contact area, and a thin Au layer is usually formed on the terminal and pad surfaces. In addition, Sn contained in the solder is Au-
Since it diffuses on the Au layer while forming the Sn alloy,
When an electrode or conductor having good wettability with respect to solder such as Au is located under or around the terminals and pads, the solder flows into the Au layer and short-circuits between the electrodes,
A problem arises in reflow resistance such as characteristic degradation due to disappearance of the Au layer.
【００１５】以上の様に、種々の構造が提案されている
が、Ａｕからなる電極を有し、かつ半田バンプを有する
薄膜電子部品への応用する場合、素子特性と素子信頼性
及び接続信頼性を満足する素子構造はいままでなかっ
た。本発明は、絶縁体層におけるクラック発生を防止
し、絶縁性を確保することができる薄膜電子部品を提供
することを目的とし、さらには、Ａｕからなる電極を有
し、かつ半田バンプを有する薄膜電子部品において、素
子特性、素子信頼性および接続信頼性を向上できる薄膜
電子部品を提供することを目的とする。As described above, various structures have been proposed, but when applied to a thin-film electronic component having an electrode made of Au and having a solder bump, element characteristics, element reliability and connection reliability are required. There has been no device structure satisfying the above. An object of the present invention is to provide a thin-film electronic component capable of preventing the occurrence of cracks in an insulator layer and ensuring insulation, and further has a thin film having an electrode made of Au and having a solder bump. It is an object of the present invention to provide a thin-film electronic component capable of improving element characteristics, element reliability, and connection reliability in electronic components.
【００１６】[0016]
【課題を解決するための手段】本発明の薄膜電子部品
は、支持基板と、該支持基板上に設けられ、絶縁体層と
電極層を有する薄膜素子と、該薄膜素子および前記絶縁
体層が形成されていない絶縁体層非形成領域を被覆する
保護層と、該保護層から突出して設けられた半田バンプ
とを具備するとともに、前記絶縁体層非形成領域におけ
る保護層に貫通孔を設け、該貫通孔内に前記半田バンプ
の下部を充填し、前記半田バンプと前記貫通孔の底面に
露出した前記電極層との間に、底面半田拡散防止金属層
を形成し、さらに、半田バンプと貫通孔の内壁面との間
に、側面半田拡散防止金属層を形成したものである。According to the present invention, there is provided a thin-film electronic component comprising: a support substrate; a thin-film device provided on the support substrate and having an insulating layer and an electrode layer; A protective layer that covers the non-formed insulator layer non-forming region, and a solder bump provided so as to protrude from the protective layer, and a through hole is provided in the protective layer in the non-formed insulator layer region, The lower portion of the solder bump is filled in the through hole, and a bottom surface solder diffusion preventing metal layer is formed between the solder bump and the electrode layer exposed on the bottom surface of the through hole. A side surface solder diffusion preventing metal layer is formed between the hole and the inner wall surface.
【００１７】このように、絶縁体層非形成領域に半田バ
ンプが形成されるため、薄膜素子の絶縁体層は、絶縁体
層の厚みに対して非常に大きな半田バンプが、リフロー
時に収縮しても、リフロー工程で生じる半田バンプの熱
収縮に伴う応力に対して、絶縁体層が直接ダメージを受
けず、絶縁体層に過大な応力が発生することがなく、絶
縁体層におけるクラック発生を防止することができ、ク
ラックに半田が流れ込むことがなく、これにより絶縁性
を確保することができ、素子特性を維持した状態で、か
つ実装信頼性も確保できる。As described above, since the solder bump is formed in the region where the insulator layer is not formed, the insulator layer of the thin film element is shrunk at the time of reflow by the solder bump which is very large with respect to the thickness of the insulator layer. In addition, the insulator layer is not directly damaged by the stress caused by the thermal shrinkage of the solder bumps generated in the reflow process, so that no excessive stress is generated in the insulator layer and cracks in the insulator layer are prevented. This prevents solder from flowing into the cracks, thereby ensuring insulation properties, and maintaining the element characteristics and ensuring mounting reliability.
【００１８】また、底面に底面半田拡散防止金属層を、
側面に側面半田拡散防止金属層を形成した貫通孔内に、
半田バンプの下部を充填したので、アンカー効果によ
り、ボールシェア強度が増大するとともに、半田と電極
層との界面における合金層の形成が抑制され、半田バン
プの密着強度の劣化が抑制でき、リフロー時に半田成分
がＡｕからなる電極層を介して拡散することを防止で
き、電極間のショートや、Ａｕからなる電極層消失によ
る特性劣化を抑制でき、リフロー耐性を向上できる。Further, a bottom surface solder diffusion preventing metal layer is provided on the bottom surface,
Inside the through hole with the side surface solder diffusion prevention metal layer formed on the side,
Since the lower part of the solder bump is filled, the ball shear strength is increased by the anchor effect, the formation of the alloy layer at the interface between the solder and the electrode layer is suppressed, and the deterioration of the adhesion strength of the solder bump can be suppressed. It is possible to prevent the solder component from diffusing through the electrode layer made of Au, to suppress a short circuit between the electrodes, and to suppress the characteristic deterioration due to the disappearance of the electrode layer made of Au, and to improve the reflow resistance.
【００１９】また、薄膜素子の電極層はＡｕからなるこ
とが望ましい。このようにＡｕからなる電極層を用いる
ことにより、薄膜素子の高周波化を促進できるととも
に、このようにＡｕからなる電極層を用いたとしても、
半田バンプが貫通孔内の半田拡散防止金属層を介して電
極層に電気的に接続されているため、半田と電極層との
界面における合金層の形成が抑制され、半田バンプの密
着強度の劣化が抑制できるとともに、リフロー時に半田
成分がＡｕからなる電極層を介して拡散することを防止
でき、電極間のショートや、Ａｕからなる電極層消失に
よる特性劣化を抑制でき、リフロー耐性を向上できる。The electrode layer of the thin film element is preferably made of Au. By using the electrode layer made of Au in this way, it is possible to promote the high frequency of the thin film element, and even if the electrode layer made of Au is used in this way,
Since the solder bump is electrically connected to the electrode layer via the solder diffusion preventing metal layer in the through hole, formation of an alloy layer at the interface between the solder and the electrode layer is suppressed, and the adhesion strength of the solder bump is deteriorated. In addition, it is possible to prevent the solder component from being diffused through the electrode layer made of Au during reflow, to suppress a short circuit between the electrodes, and to suppress the characteristic deterioration due to the disappearance of the electrode layer made of Au, thereby improving the reflow resistance.
【００２０】さらに、薄膜素子は、絶縁体層を下側電極
層と上側電極層により挟持した受動素子であることが望
ましい。このような薄膜コンデンサ、薄膜インダクタ、
薄膜フィルタ等の高周波用途の薄膜電子部品では、絶縁
体層が薄く、しかも良好な高周波特性が要求されるた
め、本発明を用いる意義は大きい。Further, the thin film element is desirably a passive element having an insulator layer sandwiched between a lower electrode layer and an upper electrode layer. Such thin film capacitors, thin film inductors,
In thin-film electronic components for high-frequency applications such as thin-film filters, the use of the present invention is significant because the insulator layer is thin and good high-frequency characteristics are required.
【００２１】また、絶縁体層非形成領域における保護層
の表面であって、前記貫通孔の周囲に、表面半田拡散防
止金属層が形成されていることが望ましい。このように
することにより、保護層と半田バンプとの間の隙間がな
くなり、リフロー処理を繰り返し行った場合に、さらに
半田が直接Ａｕからなる電極層に拡散しにくくなり、半
田バンプの密着強度の劣化をさらに抑制でき、実装信頼
性も向上できる。Preferably, a metal layer for preventing solder diffusion is formed on the surface of the protective layer in the region where the insulator layer is not formed and around the through hole. By doing so, the gap between the protective layer and the solder bump is eliminated, and when the reflow process is repeatedly performed, the solder is less likely to directly diffuse into the electrode layer made of Au, and the adhesion strength of the solder bump is reduced. Deterioration can be further suppressed, and mounting reliability can be improved.
【００２２】また、半田バンプと半田拡散防止金属層と
の間に、半田密着層を形成することにより、半田濡れ性
が悪い半田拡散防止金属層に対して、半田バンプを強固
に接合できる。Further, by forming a solder adhesion layer between the solder bump and the solder diffusion preventing metal layer, the solder bump can be firmly joined to the solder diffusion preventing metal layer having poor solder wettability.
【００２３】上記した、半田拡散防止金属層は、Ｔｉ、
Ｃｒ、Ｎｉ、Ｃｕ、Ｐｄ、Ｐｔ、およびこれらの金属か
ら選ばれる２種以上からなる合金のうちいずれかからな
ることが望ましい。The above-mentioned solder diffusion preventing metal layer is made of Ti,
It is desirable to be made of one of Cr, Ni, Cu, Pd, Pt, and an alloy of two or more selected from these metals.
【００２４】さらに、上記した半田バンプは、Ｐｂ、Ｓ
ｎ、Ａｇ、Ｉｎ、Ｃｕ、Ｂｉ、ＳｂおよびＺｎのうち少
なくとも２種以上の金属からなることが望ましい。Further, the above-mentioned solder bumps are made of Pb, S
It is desirable to be made of at least two metals among n, Ag, In, Cu, Bi, Sb and Zn.
【００２５】[0025]
【発明の実施の形態】図１は、薄膜コンデンサからなる
薄膜電子部品を示すもので、この薄膜コンデンサは、図
１に示すように、支持基板１上に、絶縁体層３（誘電体
薄膜）と電極層５、７を有する薄膜素子Ａが複数設けら
れて構成されている。電極層５、７はＡｕから構成さ
れ、絶縁体層３は電極層５、７により挟持されて、薄膜
素子Ａ（容量素子）が構成されている。FIG. 1 shows a thin-film electronic component comprising a thin-film capacitor. As shown in FIG. 1, this thin-film capacitor has an insulating layer 3 (dielectric thin film) on a support substrate 1 as shown in FIG. And a plurality of thin film elements A having electrode layers 5 and 7 are provided. The electrode layers 5 and 7 are made of Au, and the insulator layer 3 is sandwiched between the electrode layers 5 and 7 to form a thin film element A (capacitance element).
【００２６】薄膜コンデンサの誘電体薄膜を構成する絶
縁体層３は、高周波領域において高い比誘電率を有する
ペロブスカイト型酸化物結晶からなる誘電体でよく、例
えばＰｂ（Ｍｇ，Ｎｂ）Ｏ3 系、Ｐｂ（Ｍｇ，Ｎｂ）Ｏ
3 −ＰｂＴｉＯ3 系、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 系、Ｐｂ
（Ｍｇ，Ｎｂ）Ｏ3 −Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 系、（Ｐ
ｂ，Ｌａ）ＺｒＴｉＯ3 系、ＢａＴｉＯ3 系、（Ｓｒ，
Ｂａ）ＴｉＯ3 系、あるいはこれに他の添加物を添加し
たり、置換した化合物であってもよく、特に限定される
ものではない。The insulator layer 3 constituting the dielectric thin film of the thin film capacitor may be a dielectric made of a perovskite-type oxide crystal having a high relative dielectric constant in a high-frequency range, for example, a Pb (Mg, Nb) O 3 -based material. Pb (Mg, Nb) O
3- PbTiO 3 system, Pb (Zr, Ti) O 3 system, Pb
(Mg, Nb) O 3 -Pb (Zr, Ti) O 3 system, (P
b, La) ZrTiO 3 system, BaTiO 3 system, (Sr,
Ba) It may be a TiO 3 -based compound or a compound obtained by adding or substituting other additives thereto, and is not particularly limited.
【００２７】また、絶縁体層３の膜厚は、高容量と絶縁
性を確保するため０．３〜１．０μｍが望ましい。これ
は０．３μｍよりも薄い場合には被覆性が良好でなく、
絶縁性が低下する場合があり、１．０μｍよりも厚い場
合には、容量が小さくなる傾向があるからである。絶縁
体層３の膜厚は０．４〜０．８μｍが望ましい。The thickness of the insulator layer 3 is preferably 0.3 to 1.0 μm in order to ensure high capacity and insulation. This is not good when the thickness is less than 0.3 μm,
This is because the insulating property may decrease, and when the thickness is greater than 1.0 μm, the capacitance tends to decrease. The thickness of the insulator layer 3 is preferably 0.4 to 0.8 μm.
【００２８】Ａｕからなる電極層５、７の膜厚は、高周
波領域でのインピーダンスと膜の被覆性を考慮すると
０．３〜０．５μｍが望ましい。電極層５、７の膜厚が
０．３μｍよりも薄い場合には、一部に被覆されない部
分が発生する虞があるからであり、また０．５μｍより
も厚い場合は、高周波領域における導体の表皮効果を考
慮すると導体層の抵抗は殆ど変化しないからである。The thickness of the electrode layers 5 and 7 made of Au is preferably 0.3 to 0.5 μm in consideration of impedance in a high-frequency region and coatability of the film. When the thickness of the electrode layers 5 and 7 is smaller than 0.3 μm, there is a possibility that a portion not covered may occur. When the thickness is larger than 0.5 μm, the conductor of the conductor in the high frequency region may be formed. This is because the resistance of the conductor layer hardly changes when the skin effect is considered.
【００２９】ここで、支持基板１としては、アルミナ、
サファイア、窒化アルミ、ＭｇＯ単結晶、ＳｒＴｉＯ3
単結晶、表面酸化シリコン、ガラス、石英等から選択さ
れるもので特に限定されない。Here, the support substrate 1 is made of alumina,
Sapphire, aluminum nitride, MgO single crystal, SrTiO 3
The material is selected from single crystal, surface silicon oxide, glass, quartz, and the like, and is not particularly limited.
【００３０】そして、薄膜素子Ａ、および絶縁体層３が
形成されていない絶縁体層非形成領域Ｂは保護層９によ
り被覆され、この保護層９には、半田バンプ１１が突出
して設けられている。The thin-film element A and the non-insulator layer-forming region B where the insulator layer 3 is not formed are covered with a protective layer 9, on which a solder bump 11 is provided so as to protrude. I have.
【００３１】保護膜９は、薄膜コンデンサの表面を保護
するためのものであり、例えば、Ｓｉ3 Ｎ4 、Ｓｉ
Ｏ2 、ポリイミド樹脂およびＢＣＢ（ベンゾシクロブテ
ン）等から構成されている。The protective film 9 is for protecting the surface of the thin film capacitor, for example, Si 3 N 4 , Si 3
It is composed of O 2 , polyimide resin, BCB (benzocyclobutene) and the like.
【００３２】絶縁体層非形成領域Ｂにおける保護層９に
は貫通孔１３ａ、１３ｂが形成され、貫通孔１３ａの底
面には上側電極層７が露出しており、また、貫通孔１３
ｂの底面には下側電極層５の上面に形成された取出電極
層１５が露出している。貫通孔１３ａの底面に露出した
上側電極層７は、取出電極層１６を介して支持基板１に
接合されており、下側電極層５は支持基板１に直接接合
されている。Through holes 13a and 13b are formed in the protective layer 9 in the non-insulator layer forming region B, and the upper electrode layer 7 is exposed at the bottom of the through hole 13a.
The extraction electrode layer 15 formed on the upper surface of the lower electrode layer 5 is exposed at the bottom surface of b. The upper electrode layer 7 exposed on the bottom surface of the through hole 13a is joined to the support substrate 1 via the extraction electrode layer 16, and the lower electrode layer 5 is directly joined to the support substrate 1.
【００３３】そして、貫通孔１３ａ、１３ｂの底面に露
出した上側電極層７、取出電極層１５の表面には、底面
半田拡散防止金属層１７が形成され、貫通孔１３ａ、１
３ｂの内壁面には側面半田拡散防止金属層１８が形成さ
れ、半田拡散防止金属層１７、１８が形成された貫通孔
１３ａ、１３ｂには、半田バンプ１１の下部が充填され
ている。これにより、半田バンプ１１は、半田拡散防止
金属層１７を介して、電極層５、７に電気的に接続され
る。On the surfaces of the upper electrode layer 7 and the extraction electrode layer 15 exposed on the bottom surfaces of the through holes 13a and 13b, a bottom surface solder diffusion preventing metal layer 17 is formed.
A side solder diffusion preventing metal layer 18 is formed on the inner wall surface of 3b, and the lower portions of the solder bumps 11 are filled in the through holes 13a and 13b in which the solder diffusion preventing metal layers 17 and 18 are formed. Thereby, the solder bump 11 is electrically connected to the electrode layers 5 and 7 via the solder diffusion preventing metal layer 17.
【００３４】また、絶縁体層非形成領域Ｂにおける保護
層９の表面であって、貫通孔１３ａ、１３ｂの周囲に表
面半田拡散防止金属層１９が形成されており、この表面
半田拡散防止金属層１９は、半田バンプ１１が形成され
る領域と同一領域に形成されている。即ち、表面半田拡
散防止金属層１９の上面には半田バンプ１１が形成され
ている。The surface solder diffusion preventing metal layer 19 is formed around the through holes 13a and 13b on the surface of the protective layer 9 in the insulator layer non-forming region B. 19 is formed in the same region as the region where the solder bump 11 is formed. That is, the solder bumps 11 are formed on the upper surface of the surface solder diffusion preventing metal layer 19.
【００３５】半田拡散防止金属層１７、１８、１９は、
Ｔｉ、Ｃｒ、Ｎｉ、Ｃｕ、Ｐｄ、Ｐｔ、およびこれらの
金属から選ばれる２種以上からなる合金のうちいずれか
からなり、スパッタ、蒸着、メッキ等で形成可能であれ
ば良い。半田拡散防止金属層１７、１８、１９の厚み
は、均一に被覆できればよいが、半田バリアとしての機
能を発現するためには０．５〜１μｍの厚みであればよ
い。The solder diffusion preventing metal layers 17, 18, 19
It may be made of any one of Ti, Cr, Ni, Cu, Pd, Pt, and an alloy of two or more selected from these metals, as long as it can be formed by sputtering, vapor deposition, plating, or the like. The thickness of the solder diffusion preventing metal layers 17, 18, and 19 may be any thickness as long as they can be uniformly coated, but may be 0.5 to 1 μm in order to exhibit a function as a solder barrier.
【００３６】半田バンプ１１は、Ｐｂ、Ｓｎ、Ａｇ、Ｉ
ｎ、Ｃｕ、Ｂｉ、ＳｂおよびＺｎのうち少なくとも２種
以上の金属からなることが望ましく、薄膜電子部品の用
途に応じて、融点及び共晶温度の異なる材料を選択すれ
ばよい。また、半田バンプ１１はスクリーン印刷、ボー
ルマウンター等の公知の技術を用いて形成される。The solder bumps 11 are made of Pb, Sn, Ag, I
It is desirable to use at least two metals among n, Cu, Bi, Sb and Zn, and materials having different melting points and eutectic temperatures may be selected according to the use of the thin film electronic component. The solder bumps 11 are formed by using a known technique such as screen printing or a ball mounter.
【００３７】また、半田バンプ１１と、半田拡散防止金
属層１７、１８、１９との間には、ハンダ濡れ性の良好
な半田密着層が形成されていることが望ましい。ハンダ
濡れ性の良好な材料として、Ｎｉ−Ｃｒ、Ａｕ等があ
り、特にＡｕが望ましい。さらに、半田拡散防止金属層
１７、１８、１９とＡｕからなる電極層５、７および保
護層９との密着性を向上させるため、これらの間に公知
の密着材料であるＴｉやＣｒを介在させてもよい。It is desirable that a solder adhesion layer having good solder wettability is formed between the solder bump 11 and the solder diffusion preventing metal layers 17, 18, 19. Materials having good solder wettability include Ni-Cr, Au and the like, and Au is particularly desirable. Furthermore, in order to improve the adhesion between the solder diffusion preventing metal layers 17, 18, 19 and the electrode layers 5, 7 and the protective layer 9 made of Au, a known adhesion material such as Ti or Cr is interposed between them. You may.
【００３８】上記のようにして構成された薄膜電子部品
は、半田バンプ１１を、母基板の表面の電極に接続して
用いられる。The thin-film electronic component configured as described above is used by connecting the solder bumps 11 to the electrodes on the surface of the motherboard.
【００３９】以上のように構成された薄膜電子部品で
は、絶縁体層非形成領域Ｂに半田バンプ１１が形成され
ているため、半田バンプ１１がリフロー時に収縮して
も、リフロー工程で生じる半田バンプ１１の熱収縮に伴
う応力に対して、絶縁体層３が直接ダメージを受けず、
絶縁体層３に過大な応力が発生することがなく、絶縁体
層３におけるクラック発生を防止することができ、クラ
ックに半田が流れ込むことがなく、これにより絶縁性を
確保することができ、素子特性を維持した状態で、かつ
実装信頼性も確保できる。In the thin-film electronic component configured as described above, since the solder bumps 11 are formed in the insulating layer non-formation regions B, even if the solder bumps 11 shrink during reflow, the solder bumps generated in the reflow process are formed. The insulator layer 3 is not directly damaged by the stress caused by the heat shrinkage of No. 11,
No excessive stress is generated in the insulator layer 3, cracks can be prevented from being generated in the insulator layer 3, and solder does not flow into the cracks, whereby insulation can be ensured. The mounting reliability can be ensured while maintaining the characteristics.
【００４０】また、薄膜素子Ａの電極層５、７として、
抵抗の小さいＡｕからなる電極層５、７を用いたため、
高周波での抵抗を低下でき、薄膜素子Ａの高周波化を促
進できる。さらに、高誘電率のペロブスカイト型酸化物
を絶縁体層３として使用できるため、高容量の薄膜コン
デンサを形成でき、高周波でのインピーダンスを低下す
ることができる。As the electrode layers 5 and 7 of the thin film element A,
Since the electrode layers 5 and 7 made of Au having a small resistance were used,
The resistance at high frequencies can be reduced, and the high frequency of the thin film element A can be promoted. Furthermore, since a perovskite oxide having a high dielectric constant can be used as the insulator layer 3, a high-capacity thin-film capacitor can be formed, and the impedance at high frequencies can be reduced.
【００４１】さらに、Ａｕからなる電極層５、７を用い
たとしても、半田バンプ１１が、貫通孔１３ａ、１３ｂ
内の底面に形成された底面半田拡散防止金属層１７を介
して電極層５、７に電気的に接続されるため、半田と電
極層５、７との界面における合金層の形成が防止され、
半田バンプ１１の密着強度を向上できるとともに、リフ
ロー時に半田成分がＡｕからなる電極層５、７を介して
拡散することを防止でき、電極層５、７間のショート
や、Ａｕからなる電極層５、７の消失による特性劣化を
抑制でき、リフロー耐性を向上できる。Further, even if the electrode layers 5 and 7 made of Au are used, the solder bumps 11 are not formed in the through holes 13a and 13b.
Since it is electrically connected to the electrode layers 5 and 7 via the bottom surface solder diffusion preventing metal layer 17 formed on the inner bottom surface, the formation of an alloy layer at the interface between the solder and the electrode layers 5 and 7 is prevented,
The adhesion strength of the solder bumps 11 can be improved, and the solder component can be prevented from diffusing through the electrode layers 5 and 7 made of Au during reflow, and a short circuit between the electrode layers 5 and 7 and the electrode layer 5 made of Au can be prevented. , 7 can be suppressed, and the reflow resistance can be improved.
【００４２】さらに、貫通孔１３ａ、１３ｂの内壁面に
側面半田拡散防止金属層１８、保護層９の表面に表面半
田拡散防止金属層１９を形成しているため、リフロー処
理を繰り返し行った場合に、貫通孔１３ａ、１３ｂの周
囲の半田拡散防止金属層１８、１９により、さらに半田
が電極層５、７に拡散しにくくなり、半田バンプ１１の
密着強度を向上でき、実装信頼性もさらに向上できる。Further, since the side surface solder diffusion preventing metal layer 18 is formed on the inner wall surfaces of the through holes 13a and 13b, and the surface solder diffusion preventing metal layer 19 is formed on the surface of the protective layer 9, the reflow process is repeated. The solder diffusion preventing metal layers 18 and 19 around the through holes 13a and 13b further prevent the solder from diffusing into the electrode layers 5 and 7, thereby improving the adhesion strength of the solder bumps 11 and further improving the mounting reliability. .
【００４３】尚、本発明での電極層５、７の材料は低抵
抗であり、かつ高温での耐酸化性及び誘電体材料との反
応の小さいＡｕからなる材料であるが、支持基板１との
密着性を上げるために、電極層５、７と支持基板１との
間にＴｉやＣｒに代表される密着層を介在しても良い。The material of the electrode layers 5 and 7 in the present invention is a material made of Au which has low resistance, high oxidation resistance at high temperature and small reaction with the dielectric material. May be provided between the electrode layers 5 and 7 and the support substrate 1 with an adhesion layer typified by Ti or Cr.
【００４４】また、上記例では、本発明を薄膜コンデン
サに適用した例について説明したが、本発明では上記例
に限定されるものではなく、例えば、薄膜インダクタ、
薄膜ＬＣフィルタ、あるいはこれらを複合した薄膜複合
部品に適用しても良い。In the above example, an example in which the present invention is applied to a thin film capacitor has been described. However, the present invention is not limited to the above example.
The present invention may be applied to a thin film LC filter or a thin film composite component obtained by combining these.
【００４５】また、上記例では、一層の絶縁体層を電極
層で挟持した単板型を示したが、複数の絶縁体層と電極
層とを交互に積層した薄膜コンデンサであっても良い。In the above example, the single-plate type in which one insulating layer is sandwiched between the electrode layers has been described, but a thin-film capacitor in which a plurality of insulating layers and electrode layers are alternately stacked may be used.
【００４６】[0046]
【実施例】電極層ならびに半田拡散防止金属の形成は高
周波マグネトロンスパッタ法を、誘電体薄膜（絶縁体
層）はゾルゲル法にて作製した。EXAMPLE An electrode layer and a solder diffusion preventing metal were formed by a high-frequency magnetron sputtering method, and a dielectric thin film (insulator layer) was formed by a sol-gel method.
【００４７】先ず、アルミナからなる支持基板上にＴｉ
からなる３ｎｍの密着層を形成し、この密着層の上面
に、０．３μｍのＡｕ層を形成し、下側電極層とした。First, on a supporting substrate made of alumina, Ti
Was formed, and a 0.3 μm Au layer was formed on the upper surface of the adhesion layer to form a lower electrode layer.
【００４８】フォトリソグラフィ技術を用いて、下側電
極層をパターン加工した。加工された下側電極層に、ゾ
ルゲル法にて合成したＰｂ（Ｍｇ1/3 Ｎｂ2/3 ）Ｏ3 −
ＰｂＴｉＯ3 −ＰｂＺｒＯ3 塗布溶液をスピンコート法
を用いて塗布し、乾燥させた後、３８０℃で熱処理、８
１５℃で焼成を行い、膜厚０．７μｍのＰｂ（Ｍｇ1/ 3
Ｎｂ2/3 ）Ｏ3 −ＰｂＴｉＯ3 −ＰｂＺｒＯ3 からなる
誘電体薄膜を形成した。その後フォトリソグラフィ技術
を用いて、誘電体薄膜に貫通孔を形成した。The lower electrode layer was patterned by photolithography. On the processed lower electrode layer, Pb (Mg 1/3 Nb 2/3 ) O 3 − synthesized by the sol-gel method was used.
A PbTiO 3 -PbZrO 3 coating solution is applied by spin coating, dried, and then heat-treated at 380 ° C.
Baked at 15 ° C., the film thickness 0.7μm of Pb (Mg 1/3
A dielectric thin film made of Nb 2/3 ) O 3 -PbTiO 3 -PbZrO 3 was formed. Thereafter, through holes were formed in the dielectric thin film by using a photolithography technique.
【００４９】次に、誘電体薄膜の上面に、膜厚０．３μ
ｍのＡｕ層を形成し、上側電極層とし、この上側電極層
上に、膜厚３０ｎｍのＴｉからなる密着層を形成し、フ
ォトリソグラフィ技術を用いて、上側電極層および密着
層を加工し、薄膜コンデンサとした。Next, a 0.3 μm thick film is formed on the upper surface of the dielectric thin film.
An Au layer having a thickness of 30 m is formed as an upper electrode layer, an adhesion layer made of 30 nm thick Ti is formed on the upper electrode layer, and the upper electrode layer and the adhesion layer are processed using photolithography technology. It was a thin film capacitor.
【００５０】この後、光感光性ＢＣＢを塗布し、露光、
現像を行い、Ａｕからなる電極層が露出するように、直
径約１００μｍ、深さ１μｍの貫通孔を有する保護層を
形成した。Thereafter, a photosensitive BCB is applied, exposed,
Development was performed to form a protective layer having a through hole having a diameter of about 100 μm and a depth of 1 μm so that the Au electrode layer was exposed.
【００５１】保護膜層上および貫通孔内に、蒸着法によ
り、膜厚０．５μｍの半田拡散防止金属層を形成し、こ
の後、膜厚０．１μｍの半田密着層Ａｕを形成し、保護
膜の貫通孔及び貫通孔周囲が残留するように直径約１２
０μｍの形状にフォトリソグラフィ技術を用いて加工し
た。A 0.5 μm-thick solder diffusion preventing metal layer is formed on the protective film layer and in the through hole by a vapor deposition method, and then a 0.1 μm-thick solder adhesion layer Au is formed. The diameter of the membrane is about 12
It was processed to a shape of 0 μm using a photolithography technique.
【００５２】最後に、スクリーン印刷を用いて、加工さ
れた半田拡散防止金属層の上に、Ｐｂが６３重量％、Ｓ
ｎが３７重量％からなる共晶半田ペーストを転写し、リ
フローを行い半田バンプ層を形成し、図１に示したよう
な薄膜コンデンサを得た。Finally, using screen printing, Pb was 63% by weight, S
A eutectic solder paste containing n of 37% by weight was transferred and reflowed to form a solder bump layer, thereby obtaining a thin film capacitor as shown in FIG.
【００５３】得られた薄膜コンデンサの有効電極面積は
１．４ｍｍ2 であり、周波数１ｋＨｚでの静電容量は約
４０ｎＦであった。The effective electrode area of the obtained thin film capacitor was 1.4 mm 2 , and the capacitance at a frequency of 1 kHz was about 40 nF.
【００５４】比較例として、同じプロセス及び条件を用
いて、図２に示した断面構造を有する薄膜コンデンサを
得た。この従来の薄膜コンデンサでは、Ａｕからなる電
極層５１、５３上に、直接半田拡散防止金属層５５が形
成され、その上に保護膜５７が形成されており、半田拡
散防止金属層５５が電極層５１、５３と保護膜５７の間
に形成され、保護膜５７に設けられた貫通孔の底部に露
出した半田拡散防止金属層５５に、半田バンプ５９の下
部が接続されている。As a comparative example, a thin film capacitor having the cross-sectional structure shown in FIG. 2 was obtained using the same process and conditions. In this conventional thin film capacitor, a solder diffusion preventing metal layer 55 is formed directly on Au electrode layers 51 and 53, and a protective film 57 is formed thereon. The lower portion of the solder bump 59 is connected to a solder diffusion preventing metal layer 55 formed between the protection films 57 and 51 and exposed at the bottom of the through hole provided in the protection film 57.
【００５５】両者の端子構造の違いを比較するため、半
田バンプ形成時のリフロー条件で表１に示す回数だけリ
フローを繰り返し、半田バンプの半田がＡｕからなる電
極層をどの程度拡散するかを、高倍率のマイクロスコー
プで観察し、半田バンプ形成時の半田バンプの直径Ｒ1
と、リフロー後の直径Ｒ2 の比（Ｒ2 ／Ｒ1 ）を求め、
その結果を表１に記載した。In order to compare the difference in terminal structure between the two, the reflow was repeated the number of times shown in Table 1 under the reflow conditions for forming the solder bump, and the extent to which the solder of the solder bump diffused through the electrode layer made of Au was determined. Observed with a high magnification microscope, the diameter R 1 of the solder bump when forming the solder bump
And the ratio of the diameter R 2 after reflow (R 2 / R 1 )
The results are shown in Table 1.
【００５６】また、ボールシェア強度を、シェア強度テ
スターを用いて、各リフロー後測定し、その結果を図３
に示した。The ball shear strength was measured after each reflow using a shear strength tester.
It was shown to.
【００５７】[0057]
【表１】 [Table 1]
【００５８】表１によると、比較例で作製した図２の断
面構造を有する薄膜コンデンサでは、リフロー２回目の
時点で、初期の半田ボールの２倍の大きさまで、Ａｕか
らなる電極層上へ拡散しているのに対し、本発明の図１
の断面構造を有する薄膜コンデンサではリフロー５回目
で１．２倍の大きさ、リフロー１０回目でも１．６倍の
大きさまでしか拡散は生じておらず、ほとんど拡散は生
じなかった。これにより、端子構造を変えることによっ
て、半田の拡散を抑制できることがわかる。According to Table 1, in the thin film capacitor having the cross-sectional structure shown in FIG. 2 manufactured in the comparative example, at the time of the second reflow, the diffusion to the electrode layer made of Au was twice as large as the initial solder ball. FIG. 1 of the present invention
In the thin film capacitor having the cross-sectional structure described above, the diffusion occurred only up to 1.2 times the size at the fifth reflow, and 1.6 times the size at the tenth reflow, and almost no diffusion occurred. This shows that the diffusion of the solder can be suppressed by changing the terminal structure.
【００５９】また、図３は繰り返しリフロー処理後のボ
ールシェア強度を測定した結果であるが、比較例で作製
した図２の断面構造を有する薄膜コンデンサではリフロ
ー１回目ですでにイニシャルの３０％強度が低下し、２
回目ではイニシャルの約５０％の強度しかないのに対し
て、本発明の断面構造を有する薄膜コンデンサでは、リ
フロー１０回目でもイニシャルの約１５％程度しか低下
しておらず、半田バンプの強度劣化も改善されているこ
とがわかる。FIG. 3 shows the results of measurement of the ball shear strength after repeated reflow treatment. In the thin film capacitor having the cross-sectional structure shown in FIG. Decreases and 2
In the thin film capacitor having the cross-sectional structure of the present invention, only about 15% of the initial value is reduced at the 10th reflow, and the strength of the solder bump is also deteriorated. It can be seen that it has been improved.
【００６０】図４は本発明の断面構造を有する薄膜コン
デンサおよび比較例として作製した薄膜コンデンサにお
けるリフロー回数と静電容量の関係を示した図である。FIG. 4 is a diagram showing the relationship between the number of reflows and the capacitance of a thin film capacitor having a cross-sectional structure according to the present invention and a thin film capacitor manufactured as a comparative example.
【００６１】この図４から、理解されるように、比較例
の試料では、リフロー回数の増加と共に、静電容量が徐
々に低下し、５回目でショートが発生した。この静電容
量の低下は半田のＡｕ電極層への拡散により、容量を形
成する電極層の有効面積が低下したためである。また５
回目では極性の異なる電極層間が半田の拡散により短絡
したため、導通が生じている。As can be understood from FIG. 4, in the sample of the comparative example, the capacitance gradually decreased as the number of reflows increased, and a short circuit occurred at the fifth time. This decrease in capacitance is due to a decrease in the effective area of the electrode layer forming the capacitance due to the diffusion of the solder into the Au electrode layer. Also 5
At the first time, conduction occurs because electrode layers having different polarities are short-circuited due to diffusion of solder.
【００６２】これに対し、本発明の断面構造を有する薄
膜コンデンサでは、リフロー１０回目においても、容量
の変化はほとんど生じていないことから、半田の拡散及
び半田バンプの熱収縮の伴う、応力は誘電体薄膜にはほ
とんど影響されず、絶縁が確保されていることが判る。On the other hand, in the thin film capacitor having the cross-sectional structure of the present invention, since the capacitance hardly changes even at the tenth reflow, the stress accompanying the diffusion of the solder and the thermal shrinkage of the solder bump is reduced by the dielectric constant. It can be seen that there is almost no effect on the body thin film and the insulation is secured.
【００６３】また、半田バンプの組成以外のプロセスは
同様にして、Ｐｂ９５Ｓｎ５半田、Ｓｎ−３．５Ａｇ半
田、Ｓｎ−３Ａｇ−０．７Ｃｕ半田の半田バンプを有す
る薄膜コンデンサを作製し、同様の評価を行った。リフ
ロー温度こそ半田バンプ組成によって異なるものの、密
着強度の劣化、および静電容量の劣化の挙動は共晶半田
バンプでの結果と同様であり、本発明の構造がリフロー
耐性に対して大きな効果があることを確認した。In the same manner as in the process except for the composition of the solder bumps, a thin film capacitor having solder bumps of Pb95Sn5 solder, Sn-3.5Ag solder, and Sn-3Ag-0.7Cu solder was manufactured, and the same evaluation was performed. went. Although the reflow temperature depends on the solder bump composition, the behavior of the deterioration of the adhesion strength and the deterioration of the capacitance are the same as those of the eutectic solder bump, and the structure of the present invention has a great effect on the reflow resistance. It was confirmed.
【００６４】[0064]
【発明の効果】以上の詳述したように、本発明によれ
ば、絶縁体層非形成領域に半田バンプが形成されるた
め、薄膜素子の絶縁体層は、絶縁体層の厚みに対して非
常に大きな半田バンプが、リフロー時に収縮しても、リ
フロー工程で生じる半田バンプの熱収縮に伴う応力に対
して、絶縁体層が直接ダメージを受けず、絶縁体層に過
大な応力が発生することがなく、絶縁体層におけるクラ
ック発生を防止することができ、クラックに半田が流れ
込むことがなく、これにより絶縁性を確保することがで
き、素子特性を維持した状態で、かつ実装信頼性も確保
できる。As described above in detail, according to the present invention, since the solder bump is formed in the region where the insulator layer is not formed, the insulator layer of the thin film element has a thickness smaller than the thickness of the insulator layer. Even if a very large solder bump shrinks during reflow, the insulator layer is not directly damaged by the stress due to the thermal shrinkage of the solder bump generated in the reflow process, and excessive stress occurs in the insulator layer Cracks in the insulator layer can be prevented, solder does not flow into the cracks, thereby ensuring insulation properties, maintaining device characteristics, and improving mounting reliability. Can be secured.
【００６５】また、底面に底面半田拡散防止金属層を形
成した貫通孔内に、半田バンプの下部を充填したので、
半田バンプの密着強度を向上できるとともに、底面半田
拡散防止金属層により、半田と電極層との界面における
合金層の形成が抑制され、半田バンプの密着強度の劣化
を抑制でき、リフロー時に半田成分がＡｕからなる電極
層を介して拡散することを防止でき、電極間のショート
や、Ａｕからなる電極層消失による特性劣化を抑制で
き、リフロー耐性を向上できる。Since the lower portion of the solder bump is filled in the through hole having the bottom surface solder diffusion preventing metal layer formed on the bottom surface,
In addition to improving the adhesion strength of the solder bump, the formation of an alloy layer at the interface between the solder and the electrode layer is suppressed by the bottom surface solder diffusion preventing metal layer, the deterioration of the adhesion strength of the solder bump can be suppressed, and the solder component during reflow is reduced. Diffusion through the electrode layer made of Au can be prevented, short-circuiting between electrodes and deterioration of characteristics due to disappearance of the electrode layer made of Au can be suppressed, and reflow resistance can be improved.
【図１】本発明の薄膜電子部品を示す断面図である。FIG. 1 is a sectional view showing a thin-film electronic component of the present invention.
【図２】比較例で作製した薄膜コンデンサを示す断面図
であるFIG. 2 is a cross-sectional view illustrating a thin-film capacitor manufactured in a comparative example.
【図３】リフロー回数に対するボールシェア強度劣化率
を示した図である。FIG. 3 is a diagram showing a ball shear strength deterioration rate with respect to the number of reflows.
【図４】リフロー回数に対する静電容量劣化率を示した
図である。FIG. 4 is a diagram showing a capacitance deterioration rate with respect to the number of reflows.
１・・・支持基板 ３・・・絶縁体層 ５、７・・・電極層 ９・・・保護層 １１・・・半田バンプ １３ａ、１３ｂ・・・貫通孔 １７・・・底面半田拡散防止金属層 １８・・・側面半田拡散防止金属層 １９・・・表面半田拡散防止金属層 Ａ・・・薄膜素子 Ｂ・・・絶縁体層非形成領域 DESCRIPTION OF SYMBOLS 1 ... Support substrate 3 ... Insulator layer 5, 7 ... Electrode layer 9 ... Protective layer 11 ... Solder bump 13a, 13b ... Through-hole 17 ... Bottom solder diffusion prevention metal Layer 18: Side solder diffusion preventing metal layer 19: Surface solder diffusion preventing metal layer A: Thin film element B: Insulator layer non-formed area
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E082 AA01 AB03 BC23 BC33 BC36 EE05 EE18 EE23 EE26 EE37 EE39 FG04 FG26 FG27 FG41 FG46 FG54 GG01 GG11 HH43 HH47 KK01 5F038 AC05 AC15 AZ04 BE07 EZ06 EZ20 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5E082 AA01 AB03 BC23 BC33 BC36 EE05 EE18 EE23 EE26 EE37 EE39 FG04 FG26 FG27 FG41 FG46 FG54 GG01 GG11 HH43 HH47 KK01 5F038 AC05 AC15 AZ04 BE07 EZ06 EZ06
Claims (7)
縁体層と電極層を有する薄膜素子と、該薄膜素子および
前記絶縁体層が形成されていない絶縁体層非形成領域を
被覆する保護層と、該保護層から突出して設けられた半
田バンプとを具備するとともに、前記絶縁体層非形成領
域における保護層に貫通孔を設け、該貫通孔内に前記半
田バンプの下部を充填し、前記半田バンプと前記貫通孔
の底面に露出した前記電極層との間に、底面半田拡散防
止金属層を形成し、前記半田バンプと前記貫通孔の内壁
面との間に、側面半田拡散防止金属層を形成したことを
特徴とする薄膜電子部品。1. A support substrate, a thin film element provided on the support substrate and having an insulator layer and an electrode layer, and a region where no insulator layer is formed on which the thin film element and the insulator layer are not formed. A protection layer, and a solder bump protruding from the protection layer, and a through-hole is provided in the protection layer in the region where the insulator layer is not formed, and the lower portion of the solder bump is filled in the through-hole. Forming a bottom surface solder diffusion preventing metal layer between the solder bump and the electrode layer exposed on the bottom surface of the through hole, and forming a side surface solder diffusion between the solder bump and an inner wall surface of the through hole. A thin-film electronic component having a prevention metal layer formed thereon.
徴とする請求項１記載の薄膜電子部品。2. The thin film electronic component according to claim 1, wherein the electrode layer of the thin film element is made of Au.
電極層により挟持した受動素子であることを特徴とする
請求項１または２記載の薄膜電子部品。3. The thin-film electronic component according to claim 1, wherein the thin-film element is a passive element having an insulator layer sandwiched between a lower electrode layer and an upper electrode layer.
であって、前記貫通孔の周囲に、表面半田拡散防止金属
層が形成されていることを特徴とする請求項１乃至３の
うちいずれかに記載の薄膜電子部品。4. The method according to claim 1, wherein a surface solder diffusion preventing metal layer is formed on the surface of the protective layer in the region where the insulator layer is not formed, and around the through hole. The thin-film electronic component according to any one of the above.
は、半田密着層が形成されていることを特徴とする請求
項１乃至４のうちいずれかに記載の薄膜電子部品。5. The thin-film electronic component according to claim 1, wherein a solder adhesion layer is formed between the solder bump and the solder diffusion preventing metal layer.
ｉ、Ｃｕ、Ｐｄ、Ｐｔ、およびこれらの金属から選ばれ
る２種以上からなる合金のうちいずれかからなることを
特徴とする請求項１乃至５のうちいずれかに記載の薄膜
電子部品。6. The solder diffusion preventing metal layer is made of Ti, Cr, N
The thin-film electronic component according to any one of claims 1 to 5, wherein the component is made of any one of i, Cu, Pd, Pt, and an alloy of two or more kinds selected from these metals.
Ｃｕ、Ｂｉ、ＳｂおよびＺｎのうち少なくとも２種以上
の金属からなることを特徴とする請求項１乃至６のうち
いずれかに記載の薄膜電子部品。7. The solder bump is made of Pb, Sn, Ag, In,
The thin-film electronic component according to any one of claims 1 to 6, wherein the thin-film electronic component is made of at least two metals of Cu, Bi, Sb, and Zn.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36668499A JP2001185445A (en) | 1999-12-24 | 1999-12-24 | Thin film electronic component |
| US09/698,523 US6573584B1 (en) | 1999-10-29 | 2000-10-27 | Thin film electronic device and circuit board mounting the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36668499A JP2001185445A (en) | 1999-12-24 | 1999-12-24 | Thin film electronic component |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001185445A true JP2001185445A (en) | 2001-07-06 |
Family
ID=18487399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36668499A Pending JP2001185445A (en) | 1999-10-29 | 1999-12-24 | Thin film electronic component |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001185445A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006118237A1 (en) * | 2005-04-28 | 2006-11-09 | Mitsui Mining & Smelting Co., Ltd | Capacitor layer forming material and production method for the capacitor layer forming material |
-
1999
- 1999-12-24 JP JP36668499A patent/JP2001185445A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006118237A1 (en) * | 2005-04-28 | 2006-11-09 | Mitsui Mining & Smelting Co., Ltd | Capacitor layer forming material and production method for the capacitor layer forming material |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6573584B1 (en) | Thin film electronic device and circuit board mounting the same | |
| US6624501B2 (en) | Capacitor and semiconductor device | |
| US6624500B2 (en) | Thin-film electronic component and motherboard | |
| JPH0547586A (en) | Capacitor | |
| JP2001185444A (en) | Thin film electronic component | |
| JP3709117B2 (en) | Thin film electronic components and substrates | |
| JP3967964B2 (en) | Thin film electronic components | |
| JP2001284168A (en) | Thin-film electronic component and substrate | |
| JPH10294421A (en) | Multichip module and its manufacture | |
| JP2001358248A (en) | Circuit board incorporating capacitor, and method of manufacturing the same | |
| JP4009078B2 (en) | Thin film electronic components | |
| JP2001185445A (en) | Thin film electronic component | |
| JP2002075782A (en) | Thin-film capacitor | |
| JP3572228B2 (en) | Thin film electronic components | |
| JP2001345232A (en) | Thin film electronic part and substrate | |
| JP3681951B2 (en) | Thin film electronic components and substrates | |
| JPH0888318A (en) | Thin-film capacitor and board with built-u//in thin-film capacitor | |
| JP3652281B2 (en) | Thin film electronic components and substrates | |
| JP2001345234A (en) | Thin film electronic part, laminated thin film electronic part, and substrate | |
| JP2000049044A (en) | Thin film capacitor | |
| JP2000252163A (en) | Capacitor | |
| JP2006005309A (en) | Capacitor device | |
| JP2001250885A (en) | Circuit substrate with built-in capacitor and semiconductor device using the same | |
| JP2002110453A (en) | Thin-film electronic part and substrate | |
| JP3645808B2 (en) | Thin-film electronic component, its manufacturing method and substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041012 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041220 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050201 |