JP2002093987A - 認識パターン付リードフレーム - Google Patents
認識パターン付リードフレームInfo
- Publication number
- JP2002093987A JP2002093987A JP2000278945A JP2000278945A JP2002093987A JP 2002093987 A JP2002093987 A JP 2002093987A JP 2000278945 A JP2000278945 A JP 2000278945A JP 2000278945 A JP2000278945 A JP 2000278945A JP 2002093987 A JP2002093987 A JP 2002093987A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- island
- pattern
- recognition pattern
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】半導体装置に使われる金属製リードフレームの
パターンは、半導体装置の多ピン化、小型化に伴い左右
上下がほぼ対称なものが増えており、リードフレームの
誤セット、誤認識及び、リードフレームへの半導体チッ
プの搭載ずれなどの問題がふえている。 【解決手段】検出が容易でかつリードフレームの方向性
を確実に判別できるパターンをアイランドの近くに設け
る。
パターンは、半導体装置の多ピン化、小型化に伴い左右
上下がほぼ対称なものが増えており、リードフレームの
誤セット、誤認識及び、リードフレームへの半導体チッ
プの搭載ずれなどの問題がふえている。 【解決手段】検出が容易でかつリードフレームの方向性
を確実に判別できるパターンをアイランドの近くに設け
る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に使われ
る金属製リードフレームに関するものである。
る金属製リードフレームに関するものである。
【０００２】
【従来の技術】ワイヤボンディング方式を用いた半導体
装置に使われる金属製リードフレームのパターンは、通
常、使用される半導体チップ上の電極の配置を考慮し
て、最適なワイヤレイアウトができるように設計されて
いる。しかしながら、近年の多ピン化、小チップ化に伴
い、半導体チップ上の電極はチップ周囲にほぼ等間隔で
並ぶようになり、リードフレームも左右もしくは左右上
下ほぼ対称なパターンになってきている。図６はＱＦＰ
（Quad Flat Package ）用リードフレームの一例を示し
たもので、半導体チップを搭載するアイランド２、半導
体チップ上の電極とワイヤで接続されるインナーリード
部５及び、アイランド２を支持するアイランドサポート
バー６がほぼ上下左右対称なパターンとして形成されて
いる。
装置に使われる金属製リードフレームのパターンは、通
常、使用される半導体チップ上の電極の配置を考慮し
て、最適なワイヤレイアウトができるように設計されて
いる。しかしながら、近年の多ピン化、小チップ化に伴
い、半導体チップ上の電極はチップ周囲にほぼ等間隔で
並ぶようになり、リードフレームも左右もしくは左右上
下ほぼ対称なパターンになってきている。図６はＱＦＰ
（Quad Flat Package ）用リードフレームの一例を示し
たもので、半導体チップを搭載するアイランド２、半導
体チップ上の電極とワイヤで接続されるインナーリード
部５及び、アイランド２を支持するアイランドサポート
バー６がほぼ上下左右対称なパターンとして形成されて
いる。
【０００３】
【発明が解決しようとする課題】半導体装置の小型化、
多ピン化に対応して、半導体チップを高精度にアイラン
ドへ搭載することが要求されている。通常、半導体チッ
プを正確にアイランドに搭載するために、ダイボンディ
ング装置と呼ばれる専用装置が使用されるが、当該装置
では、カメラを用いてアイランドの位置情報を入手し、
その情報に基づいて、別途保持した半導体チップをアイ
ランドの上に搭載するようになっている。その際、使用
するリードフレームが図６のような上下左右対称に近い
パターンの場合、以下のような問題があった。 １）リードフレームが上下左右間違えて装置にセット
（以下誤セットと記す）された場合でも装置内で検出で
きるように、リードフレームの上下左右を識別できる特
徴パターンをあらかじめ装置に登録する必要があるが、
上下左右特徴の少ないリードフレームでそのような特徴
パターンを設定するのは困難であり、また設定に時間が
かかっていた。 ２）半導体チップに近いインナーリード部付近のパター
ンは、ほぼ上下左右対称にならざるをえないため、方向
性を識別できる特徴パターンはチップ付近から離れた場
所にある場合が多く、その検出には余分な動きを伴い装
置の生産性低下の原因となっていた。 ３）特徴パターンの形状が検出に不適当なため、検出が
安定せず、半導体チップをアイランドに搭載する際位置
ずれのおそれがあった。
多ピン化に対応して、半導体チップを高精度にアイラン
ドへ搭載することが要求されている。通常、半導体チッ
プを正確にアイランドに搭載するために、ダイボンディ
ング装置と呼ばれる専用装置が使用されるが、当該装置
では、カメラを用いてアイランドの位置情報を入手し、
その情報に基づいて、別途保持した半導体チップをアイ
ランドの上に搭載するようになっている。その際、使用
するリードフレームが図６のような上下左右対称に近い
パターンの場合、以下のような問題があった。 １）リードフレームが上下左右間違えて装置にセット
（以下誤セットと記す）された場合でも装置内で検出で
きるように、リードフレームの上下左右を識別できる特
徴パターンをあらかじめ装置に登録する必要があるが、
上下左右特徴の少ないリードフレームでそのような特徴
パターンを設定するのは困難であり、また設定に時間が
かかっていた。 ２）半導体チップに近いインナーリード部付近のパター
ンは、ほぼ上下左右対称にならざるをえないため、方向
性を識別できる特徴パターンはチップ付近から離れた場
所にある場合が多く、その検出には余分な動きを伴い装
置の生産性低下の原因となっていた。 ３）特徴パターンの形状が検出に不適当なため、検出が
安定せず、半導体チップをアイランドに搭載する際位置
ずれのおそれがあった。
【０００４】
【課題を解決するための手段】本発明は、アイランド付
近に、検出が容易でかつリードフレームの方向性を確実
に判別できるパターンを設けることにより、上記課題を
解決したものである。
近に、検出が容易でかつリードフレームの方向性を確実
に判別できるパターンを設けることにより、上記課題を
解決したものである。
【０００５】
【実施例】以下、図を用いて本発明を詳細に説明する。
図１は本発明に係るリードフレーム１のアイランド２に
半導体チップ４を搭載した状態を示す平面図で、アイラ
ンド２の一部に検出パターン３として凸部が設けられて
いる。
図１は本発明に係るリードフレーム１のアイランド２に
半導体チップ４を搭載した状態を示す平面図で、アイラ
ンド２の一部に検出パターン３として凸部が設けられて
いる。
【０００６】ダイボンディング装置ではあらかじめカメ
ラを用いて、アイランド２の位置を測定するが、その際
同時に検出パターン３も検出することができ、リードフ
レーム１の正確な位置情報とリードフレームのセット方
向を同時に確認することができる。
ラを用いて、アイランド２の位置を測定するが、その際
同時に検出パターン３も検出することができ、リードフ
レーム１の正確な位置情報とリードフレームのセット方
向を同時に確認することができる。
【０００７】図２は検出パターンとしてアイランドに凹
部を設けたものである。
部を設けたものである。
【０００８】図３は検出パターンとしてアイランドサポ
ートバーに凸部を設けたものである。
ートバーに凸部を設けたものである。
【０００９】図４は検出パターンとしてアイランドの角
に小孔を設けたものである。
に小孔を設けたものである。
【００１０】図５は検出パターンとしてアイランドの２
辺に凸部を設けたものである。
辺に凸部を設けたものである。
【００１１】
【発明の効果】本発明のリードフレームによる効果を列
挙すると以下のようになる。 １）リードフレームの方向性を示す特徴パターンを容易
にかつ短時間でダイボンディング装置に登録できる。 ２）特徴パターンがアイランド付近にあるため、特徴パ
ターン検出のために装置が特別な動きをする必要がな
く、生産性低下がない。 ３）確実に検出できる特徴パターンのため、位置ずれ等
の問題発生がない。
挙すると以下のようになる。 １）リードフレームの方向性を示す特徴パターンを容易
にかつ短時間でダイボンディング装置に登録できる。 ２）特徴パターンがアイランド付近にあるため、特徴パ
ターン検出のために装置が特別な動きをする必要がな
く、生産性低下がない。 ３）確実に検出できる特徴パターンのため、位置ずれ等
の問題発生がない。
【図１】本発明に係るリードフレームに半導体チップを
搭載した状態を示す平面図である。
搭載した状態を示す平面図である。
【図２】本発明に係るリードフレームの他の実施例を示
す図である。
す図である。
【図３】本発明に係るリードフレームの他の実施例を示
す図である。
す図である。
【図４】本発明に係るリードフレームの他の実施例を示
す図である。
す図である。
【図５】本発明に係るリードフレームの他の実施例を示
す図である。
す図である。
【図６】従来使われているリードフレームの一例であ
る。
る。
１ リードフレーム ２ アイランド ３ 検出パターン ４ 半導体チップ ５ インナーリード部 ６ アイランドサポートバー
Claims (3)
- 【請求項１】 半導体装置に用いる金属製リードフレー
ムにおいて、半導体チップを搭載するアイランドの近傍
に、リードフレームの方向を示す認識パターンを有する
ことを特徴とする認識パターン付リードフレーム。 - 【請求項２】 アイランドの一辺もしくは複数の辺に凸
状または凹状の認識パターンを設けたことを特徴とする
請求項１の認識パターン付リードフレーム。 - 【請求項３】 アイランドの一または複数の角に小孔を
設けたことを特徴とする請求項１の認識パターン付リー
ドフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000278945A JP2002093987A (ja) | 2000-09-13 | 2000-09-13 | 認識パターン付リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000278945A JP2002093987A (ja) | 2000-09-13 | 2000-09-13 | 認識パターン付リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002093987A true JP2002093987A (ja) | 2002-03-29 |
Family
ID=18764029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000278945A Pending JP2002093987A (ja) | 2000-09-13 | 2000-09-13 | 認識パターン付リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002093987A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011014758A (ja) * | 2009-07-03 | 2011-01-20 | Renesas Electronics Corp | リードフレーム及びこれを用いた電子部品 |
-
2000
- 2000-09-13 JP JP2000278945A patent/JP2002093987A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011014758A (ja) * | 2009-07-03 | 2011-01-20 | Renesas Electronics Corp | リードフレーム及びこれを用いた電子部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003332513A (ja) | 半導体装置およびその製造方法 | |
| JP3893624B2 (ja) | 半導体装置用基板、リードフレーム、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US20060128040A1 (en) | Bond positioning method for wire-bonding process and substrate for the bond positioning method | |
| KR100546698B1 (ko) | 반도체 패키지의 서브스트레이트 | |
| US6990226B2 (en) | Pattern recognition method | |
| JP2004200585A (ja) | 表面実装型パッケージ | |
| JP2002093987A (ja) | 認識パターン付リードフレーム | |
| US9997439B2 (en) | Method for fabricating an advanced routable quad flat no-lead package | |
| JP4031005B2 (ja) | 半導体装置の製造方法 | |
| US8618678B2 (en) | Chip structure and chip package structure | |
| JP2947225B2 (ja) | 半導体装置の製造方法 | |
| JP4487696B2 (ja) | 物理量センサ及び物理量センサの製造方法 | |
| KR100460047B1 (ko) | 반도체패키지의 본딩검사방법 | |
| JPH02224184A (ja) | 混成集積回路基板の位置検出方法 | |
| JP2891908B2 (ja) | 半導体集積回路の試験装置およびその試験方法 | |
| KR970007845B1 (ko) | 반도체 와이어본딩에서의 리드프레임 인식방법 | |
| JPH05110239A (ja) | プリント配線基板 | |
| JP2586410B2 (ja) | 半導体装置およびその実装方法 | |
| JP2803260B2 (ja) | 半導体装置の製造方法 | |
| JP3681856B2 (ja) | 樹脂封止型電子部品 | |
| KR100379090B1 (ko) | 반도체패키지용 리드프레임 | |
| JPH08274205A (ja) | 半導体装置及びその製造方法 | |
| JPH03245543A (ja) | パターン認識装置 | |
| JPH04250656A (ja) | リードフレーム | |
| JPH09312452A (ja) | Ｌｓｉピン番号識別付き基板 |