JP2010262663A - メモリインタフェース装置、メモリインタフェース方法、およびモデム装置 - Google Patents
メモリインタフェース装置、メモリインタフェース方法、およびモデム装置 Download PDFInfo
- Publication number
- JP2010262663A JP2010262663A JP2010140809A JP2010140809A JP2010262663A JP 2010262663 A JP2010262663 A JP 2010262663A JP 2010140809 A JP2010140809 A JP 2010140809A JP 2010140809 A JP2010140809 A JP 2010140809A JP 2010262663 A JP2010262663 A JP 2010262663A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- read
- writing
- amount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
- G06F13/4059—Coupling between buses using bus bridges where the bridge performs a synchronising function where the synchronisation uses buffers, e.g. for speed matching between buses
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
【解決手段】PC2からFIFOメモリ100へ所定量単位のデータ書き込みが検出された場合に、PC2に対して、FIFOメモリ100からのデータの読み出しが完了したことを通知する信号を発生し、FIFOメモリ100内のデータ蓄積量が所定の読み出し開始蓄積量に到達した場合に、PCカード1のCPU10に対して割り込み信号を発生する。
【選択図】図1
Description
前記所定量単位で前記第1の機器から前記メモリにデータを書き込む第1のメモリ書き込み読み出し装置、及び前記所定量単位で前記メモリからデータを読み出し、前記第1の機器に送信する第2のメモリ書き込み読み出し装置に対してメモリアクセスを制御するメモリインタフェース装置において、前記第1のメモリ書き込み読み出し装置は、前記第1の機器からの前記メモリへの前記所定量単位のデータ書き込みを検出する書き込み検出手段と、前記所定量単位のデータ書き込みが検出された場合に、前記第1の機器に対して、前記メモリからのデータの読み出しが完了したことを通知する前期読み出し完了通知を発生する第1の完了信号発生手段と、前記メモリ内のデータ蓄積量を計測する第1のデータ蓄積量計測手段と、前記メモリ内のデータ蓄積量が所定の読み出し開始蓄積量に到達した場合に、割り込み信号を発生して前記メモリ内のデータを全て読み出す第1のメモリ読み出し制御手段を備え、前記第2のメモリ書き込み読み出し装置は、前記メモリへの所定量のデータ書き込みを検出する書き込み量検出手段と、前記所定量のデータ書き込みが検出された場合に、前記第1の機器に対して、前記メモリへのデータの書き込みの完了を通知する書き込み完了通知信号を発生する第2の完了信号発生手段と、前記メモリ内のデータ蓄積量を計測する第2のデータ蓄積量計測手段と、前記第2の完了信号発生手段からの書き込み完了通知信号発生後に、前記第1の機器が前記メモリから前記所定量単位毎のデータ読み出しを開始することで、前記メモリ内のデータ蓄積量が所定の読み出し完了蓄積量に到達して前記メモリからの読み出しが完了した場合に割り込み信号を発生する第2のメモリ読み出し制御手段と、を備えたことを特徴としている。
また本発明のモデム装置は、所定量単位毎にメモリに通信データ、制御コマンドのデータを書き込む度に、前記メモリからのデータの読み出しが完了したことを確認してから、前記メモリへ次の前記所定単位量毎のデータ書き込みを行うメモリ書き込み手順を遵守するデータ処理装置に接続され、前記データ処理装置とのデータ交換を行うモデムインターフェースと、前記メモリと、前記メモリに前記データを書き込み読み出すメモリ書き込み読み出し装置とを備えたモデム装置において、前記メモリ書き込み読み出し装置は、前記データ処理装置から、前記所定量単位で前記メモリにデータを書き込む第1のメモリ書き込み読み出し装置と、前記モデム装置の前記メモリから前記所定量単位毎にデータを読み出し、前記データ処理装置に送信する第2のメモリ書き込み読み出し装置を備え、前記第1のメモリ書き込み読み出し装置は、前記データ処理装置からの前記メモリへの前記所定量単位のデータ書き込みを検出する書き込み検出手段と、前記所定量単位のデータ書き込みが検出された場合に、前記データ処理装置に対して、前記メモリからのデータの読み出しが完了したとして読み出し完了通知信号を発生する第1の完了信号発生手段と、前記メモリ内のデータ蓄積量を計測する第1のデータ蓄積量計測手段と、前記メモリ内のデータ蓄積量が所定の読み出し開始蓄積量に到達した場合に、割り込み信号を発生して前記メモリ内のデータを全て読み出す第1のメモリ読み出し制御手段を備え、前記第2のメモリ書き込み読み出し装置は、前記第2のメモリ書き込み読み出し装置から前記メモリへの前記所定量のデータ書き込みを検出する書き込み量検出手段と、前記所定量のデータ書き込みが検出された場合に、前記データ処理装置に対して、前記メモリへのデータの書き込みの完了を通知する書き込み完了通知信号を発生する第2の完了信号発生手段と、前記メモリ内のデータ蓄積量を計測する第2のデータ蓄積量計測手段と、前記第2の完了信号発生手段からの書き込み完了通知信号発生後に、前記第1の機器が前記メモリから前記所定量単位毎のデータ読み出しを開始することで、前記メモリ内のデータ蓄積量が所定の読み出し完了蓄積量に到達して前記メモリからの読み出しが完了した場合に割り込み信号を発生する第2のメモリ読み出し制御手段と、を備えたことを特徴とする。
、送信データを一定量のデータに分割する。そして、該所定量単位でFIFOメモリ100にデータを書き込む度に、FIFOメモリ100からのデータの読み出しが完了したことを確認してから、次のFIFOメモリ100へのデータ書き込みを行う。PC2のCPUは、PCカード1からの読み出し完了通知信号(図1参照)の受信により、FIFOメモリ100からのデータの読み出しが完了したと判断する。
み出し完了通知信号を発生してPC2へ出力する。すなわち、PC2による上記した所定量単位のFIFOメモリ100へのデータ書き込みが検出された場合に、読み出し完了通知信号を発生する。これにより、PC2のCPUは、FIFOメモリ100からのデータ読み出しが実際には完了していないが、該読み出し完了通知信号の受信によりFIFOメモリ100からのデータ読み出しが完了したと判断して、次のFIFOメモリ100へのデータ書き込みを行う。この結果、FIFOメモリ100には、PC2による上記したデータ書き込みの所定量を超えてデータが蓄積されることとなる。
1b 無線モデム装置
2 携帯型パーソナルコンピュータ(PC)
10、10a CPU
100 FIFOメモリ
120、220 メモリインターフェース部
302 アンテナ
Claims (9)
- 所定量単位でデータを書き込む度に、データの読み出しが完了したことを通知する読み出し完了通知を受信してから、次の前記所定量単位のデータの書き込みを行う手順を遵守する第1の機器と、メモリを有する第2の機器との間で、前記所定量単位のデータを相互に送受信し、
前記所定量単位で前記第1の機器から前記メモリにデータを書き込む第1のメモリ書き込み読み出し装置、及び前記所定量単位で前記メモリからデータを読み出し、前記第1の機器に送信する第2のメモリ書き込み読み出し装置に対してメモリアクセスを制御するメモリインタフェース装置において、
前記第1のメモリ書き込み読み出し装置は、
前記第1の機器からの前記メモリへの前記所定量単位のデータ書き込みを検出する書き込み検出手段と、
前記所定量単位のデータ書き込みが検出された場合に、前記第1の機器に対して、前記メモリからのデータの読み出しが完了したことを通知する前期読み出し完了通知を発生する第1の完了信号発生手段と、
前記メモリ内のデータ蓄積量を計測する第1のデータ蓄積量計測手段と、
前記メモリ内のデータ蓄積量が所定の読み出し開始蓄積量に到達した場合に、割り込み信号を発生して前記メモリ内のデータを全て読み出す第1のメモリ読み出し制御手段を備え、
前記第2のメモリ書き込み読み出し装置は、
前記メモリへの所定量のデータ書き込みを検出する書き込み量検出手段と、
前記所定量のデータ書き込みが検出された場合に、前記第1の機器に対して、前記メモリへのデータの書き込みの完了を通知する書き込み完了通知信号を発生する第2の完了信号発生手段と、
前記メモリ内のデータ蓄積量を計測する第2のデータ蓄積量計測手段と、
前記第2の完了信号発生手段からの書き込み完了通知信号発生後に、前記第1の機器が前記メモリから前記所定量単位毎のデータ読み出しを開始することで、前記メモリ内のデータ蓄積量が所定の読み出し完了蓄積量に到達して前記メモリからの読み出しが完了した場合に割り込み信号を発生する第2のメモリ読み出し制御手段と、
を備えたことを特徴とするメモリインタフェース装置。 - 前記第1のメモリ読み出し制御手段は、前記メモリ内のデータ蓄積量が所定の読み出し開始蓄積量に到達した場合に、前記第1の完了信号発生手段による信号発生を一時的に停止させることを特徴とする
請求項1に記載のメモリインタフェース装置。 - 前記第1の機器から前記メモリへの前記所定量単位のデータ書き込みが途切れている期間を計時し、この計時値が所定のタイマ期間に達すると、前記第1のメモリ読み出し制御手段へタイムアウト信号を出力する第1のタイマを備え、
前記第1のメモリ読み出し制御手段は、前記タイムアウト信号を受信した場合にも、割り込み信号を発生することを特徴とする
請求項1または請求項2のいずれかに記載のメモリインタフェース装置。 - 前記第2のメモリ書き込み読み出し装置からメモリへのデータ書き込みが途切れている期間を計時し、この計時値が所定のタイマ期間に達すると、前記第2の完了信号発生手段にタイムアウト信号を出力する第2のタイマを備え、
前記第2の完了信号発生手段は、前記タイムアウト信号を受信した場合に、前記第1の機器に対して完了通知信号を発生することを特徴とする
請求項1乃至請求項3のいずれかに記載のメモリインタフェース装置。 - 所定量単位でデータを書き込む度に、データの読み出しが完了したことを通知する読み出し完了通知を受信してから、次の前記所定量単位のデータの書き込みを行う手順を遵守する第1の機器と、メモリを有する第2の機器との間で、前記所定量単位のデータを相互に送受信し、
前記所定量単位で前記第1の機器から前記メモリにデータを書き込む第1のメモリ書き込み読み出し装置、及び前記所定量単位で前記メモリからデータを読み出し、前記第1の機器に送信する第2のメモリ書き込み読み出し装置に対してメモリアクセスを制御するメモリインタフェース方法において、
前記第1のメモリ書き込み読み出し装置において、
前記第1の機器からの前記メモリへの前記所定量単位のデータ書き込みを書き込み検出手段により検出する過程と、
前記所定量単位のデータ書き込みが検出された場合に、前記第1の機器に対して、第1の完了信号発生手段により読み出し完了通知信号を発生して前記メモリからのデータの読み出しが完了したことを通知する過程と、
前記メモリ内のデータ蓄積量を第1のデータ蓄積量計測手段により計測する過程と、
前記メモリ内のデータ蓄積量が所定の読み出し開始蓄積量に到達した場合に、第1のメモリ読み出し制御手段により割り込み信号を発生して前記メモリ内のデータを全て読み出す過程と、
前記第2のメモリ書き込み読み出し装置において、
前記メモリへの所定量のデータ書き込みを書き込み量検出手段により検出する過程と、
前記所定量のデータ書き込みが検出された場合に、前記第1の機器に対して、第2の完了信号発生手段により前記メモリへのデータの書き込みの完了を通知する書き込み完了通知信号を発生する過程と、
前記メモリ内のデータ蓄積量を第2のデータ蓄積量計測手段により計測する過程と、
第2のメモリ読み出し制御手段により前記第2の完了信号発生手段からの書き込み完了通知信号発生後に前期メモリから前記第1の機器が前記所定量単位毎のデータ読み出しを開始することで、前記メモリ内のデータ蓄積量が所定の読み出し完了蓄積量に到達し前期メモリからの読み出しが完了した場合に割り込み信号を発生する過程と、
を含むことを特徴とするメモリインタフェース方法。 - 前記メモリ内のデータ蓄積量が所定の読み出し開始蓄積量に到達した場合に、前記第1のメモリ読み出し制御手段により前記読み出し完了通知を一時的に停止させる過程をさらに含むことを特徴とする請求項5に記載のメモリインタフェース方法。
- 前記第1の機器から前記メモリへの前記所定量単位のデータ書き込みが途切れている期間を第1のタイマにより計時する過程と、
この計時値が所定のタイマ期間に達した場合に、前記第1のメモリ読み出し制御手段により割り込み信号を発生する過程と、
をさらに含むことを特徴とする
請求項5または請求項6に記載のメモリインタフェース方法。 - 前記第2のメモリ書き込み読み出し装置から前記メモリへのデータ書き込みが途切れている期間を第2のタイマにより計時する過程と、
この計時値が所定のタイマ期間に達すると、第2のタイマによりタイムアウト信号を出力する過程と、
前記タイムアウト信号により前記第1の機器に対して前記第2のメモリ読み出し制御手段から書き込み完了通知信号を出力する過程と、
をさらに含むことを特徴とする
請求項5乃至請求項7のいずれかに記載のメモリインタフェース方法。 - 所定量単位毎にメモリに通信データ、制御コマンドのデータを書き込む度に、前記メモリからのデータの読み出しが完了したことを確認してから、前記メモリへ次の前記所定単位量毎のデータ書き込みを行うメモリ書き込み手順を遵守するデータ処理装置に接続され、
前記データ処理装置とのデータ交換を行うモデムインターフェースと、前記メモリと、前記メモリに前記データを書き込み読み出すメモリ書き込み読み出し装置とを備えたモデム装置において、
前記メモリ書き込み読み出し装置は、
前記データ処理装置から、前記所定量単位で前記メモリにデータを書き込む第1のメモリ書き込み読み出し装置と、
前記モデム装置の前記メモリから前記所定量単位毎にデータを読み出し、前記データ処理装置に送信する第2のメモリ書き込み読み出し装置を備え、
前記第1のメモリ書き込み読み出し装置は、
前記データ処理装置からの前記メモリへの前記所定量単位のデータ書き込みを検出する書き込み検出手段と、
前記所定量単位のデータ書き込みが検出された場合に、前記データ処理装置に対して、前記メモリからのデータの読み出しが完了したとして読み出し完了通知信号を発生する第1の完了信号発生手段と、
前記メモリ内のデータ蓄積量を計測する第1のデータ蓄積量計測手段と、
前記メモリ内のデータ蓄積量が所定の読み出し開始蓄積量に到達した場合に、割り込み信号を発生して前記メモリ内のデータを全て読み出す第1のメモリ読み出し制御手段を備え、
前記第2のメモリ書き込み読み出し装置は、
前記第2のメモリ書き込み読み出し装置から前記メモリへの前記所定量のデータ書き込みを検出する書き込み量検出手段と、
前記所定量のデータ書き込みが検出された場合に、前記データ処理装置に対して、前記メモリへのデータの書き込みの完了を通知する書き込み完了通知信号を発生する第2の完了信号発生手段と、
前記メモリ内のデータ蓄積量を計測する第2のデータ蓄積量計測手段と、
前記第2の完了信号発生手段からの書き込み完了通知信号発生後に、前記第1の機器が前記メモリから前記所定量単位毎のデータ読み出しを開始することで、前記メモリ内のデータ蓄積量が所定の読み出し完了蓄積量に到達して前記メモリからの読み出しが完了した場合に割り込み信号を発生する第2のメモリ読み出し制御手段と、
を備えたことを特徴とするモデム装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010140809A JP2010262663A (ja) | 2004-01-13 | 2010-06-21 | メモリインタフェース装置、メモリインタフェース方法、およびモデム装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004004960 | 2004-01-13 | ||
JP2010140809A JP2010262663A (ja) | 2004-01-13 | 2010-06-21 | メモリインタフェース装置、メモリインタフェース方法、およびモデム装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005517002A Division JPWO2005069152A1 (ja) | 2004-01-13 | 2005-01-05 | メモリインタフェース装置、メモリインタフェース方法、およびモデム装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010262663A true JP2010262663A (ja) | 2010-11-18 |
Family
ID=34792082
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005517002A Pending JPWO2005069152A1 (ja) | 2004-01-13 | 2005-01-05 | メモリインタフェース装置、メモリインタフェース方法、およびモデム装置 |
JP2010140809A Pending JP2010262663A (ja) | 2004-01-13 | 2010-06-21 | メモリインタフェース装置、メモリインタフェース方法、およびモデム装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005517002A Pending JPWO2005069152A1 (ja) | 2004-01-13 | 2005-01-05 | メモリインタフェース装置、メモリインタフェース方法、およびモデム装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7890728B2 (ja) |
EP (1) | EP1710707B1 (ja) |
JP (2) | JPWO2005069152A1 (ja) |
CN (1) | CN100520751C (ja) |
WO (1) | WO2005069152A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100395696C (zh) * | 2006-08-11 | 2008-06-18 | 华为技术有限公司 | 静态存储器接口装置及其数据传输方法 |
JP2016208269A (ja) * | 2015-04-22 | 2016-12-08 | キヤノン株式会社 | 情報処理装置、画像処理装置、通知制御方法、並びにプログラム |
Citations (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05197678A (ja) * | 1992-01-20 | 1993-08-06 | Matsushita Electric Ind Co Ltd | データ転送方法とデータ転送装置 |
JPH05303528A (ja) * | 1992-04-27 | 1993-11-16 | Oki Electric Ind Co Ltd | ライトバック式ディスクキャッシュ装置 |
JPH06259379A (ja) * | 1993-03-05 | 1994-09-16 | Kyocera Corp | データ転送制御装置 |
JPH06325565A (ja) * | 1993-05-14 | 1994-11-25 | Nec Corp | カウント機能付きfifoメモリ |
JPH07319627A (ja) * | 1994-05-24 | 1995-12-08 | Mitsubishi Electric Corp | 外部記憶装置 |
JPH07334448A (ja) * | 1994-06-14 | 1995-12-22 | Hokkaido Nippon Denki Software Kk | データ転送制御装置 |
JPH08234920A (ja) * | 1995-02-28 | 1996-09-13 | Fujitsu Ltd | 外部記憶装置及び外部記憶制御装置 |
JPH08286836A (ja) * | 1995-04-14 | 1996-11-01 | Olympus Optical Co Ltd | 情報記録再生装置 |
JPH09171486A (ja) * | 1995-10-16 | 1997-06-30 | Seiko Epson Corp | Pcカード |
JPH09212424A (ja) * | 1996-01-30 | 1997-08-15 | Toshiba Corp | ディスクキャッシュ及びディスクキャッシュ方法 |
JPH10106143A (ja) * | 1996-09-25 | 1998-04-24 | Nikon Corp | 光ディスク記録再生装置 |
JPH10301913A (ja) * | 1997-04-25 | 1998-11-13 | Kofu Nippon Denki Kk | バッファメモリ付きスイッチ回路 |
JP2000267936A (ja) * | 1999-03-18 | 2000-09-29 | Hitachi Ltd | ディスクサブシステム |
JP2001134421A (ja) * | 1999-11-05 | 2001-05-18 | Ricoh Co Ltd | Fifo記憶装置 |
JP2001154811A (ja) * | 1999-11-30 | 2001-06-08 | Toshiba Corp | 計算機システム |
JP2002009849A (ja) * | 2000-06-21 | 2002-01-11 | Nec Microsystems Ltd | Usb転送制御方法およびusbコントローラ |
JP2002082901A (ja) * | 2000-09-06 | 2002-03-22 | Toshiba Corp | バス制御装置 |
JP2002318778A (ja) * | 2001-04-20 | 2002-10-31 | Ricoh Co Ltd | データ通信システムとその通信方法 |
JP2003022248A (ja) * | 2001-07-06 | 2003-01-24 | Sony Corp | バスブリッジ回路及びデータ転送方法 |
JP2003091513A (ja) * | 2001-07-11 | 2003-03-28 | Seiko Epson Corp | データ処理装置、データ入出力装置およびデータ入出力方法 |
JP2003248654A (ja) * | 2002-02-25 | 2003-09-05 | Matsushita Electric Ind Co Ltd | データ転送制御装置とその制御方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5084841A (en) * | 1989-08-14 | 1992-01-28 | Texas Instruments Incorporated | Programmable status flag generator FIFO using gray code |
US5278956A (en) * | 1990-01-22 | 1994-01-11 | Vlsi Technology, Inc. | Variable sized FIFO memory and programmable trigger level therefor for use in a UART or the like |
JP3276147B2 (ja) * | 1991-08-07 | 2002-04-22 | アダプテック・インコーポレイテッド | 計算機バスとディスクドライブ間のデータの複数のセクタの自動読み出し及び自動書き込みインテリジェントハードウェア |
US6415363B1 (en) * | 1999-02-26 | 2002-07-02 | International Business Corporation | Memory statistics counter and method for counting the number of accesses to a portion of memory |
US7181608B2 (en) * | 2000-02-03 | 2007-02-20 | Realtime Data Llc | Systems and methods for accelerated loading of operating systems and application programs |
US6384634B1 (en) * | 2001-02-21 | 2002-05-07 | Nortel Networks Limited | Elastic store: recovery and boundary verification |
US6553448B1 (en) * | 2001-03-01 | 2003-04-22 | 3Com Corporation | Method for unit distance encoding of asynchronous pointers for non-power-of-two sized buffers |
US6622208B2 (en) * | 2001-03-30 | 2003-09-16 | Cirrus Logic, Inc. | System and methods using a system-on-a-chip with soft cache |
US6836809B2 (en) * | 2001-08-23 | 2004-12-28 | Intel Corporation | Writing and reading data from a queue |
-
2005
- 2005-01-05 WO PCT/JP2005/000011 patent/WO2005069152A1/ja active Application Filing
- 2005-01-05 US US10/585,751 patent/US7890728B2/en not_active Expired - Fee Related
- 2005-01-05 CN CNB2005800072899A patent/CN100520751C/zh not_active Expired - Fee Related
- 2005-01-05 JP JP2005517002A patent/JPWO2005069152A1/ja active Pending
- 2005-01-05 EP EP05726220A patent/EP1710707B1/en not_active Not-in-force
-
2010
- 2010-06-21 JP JP2010140809A patent/JP2010262663A/ja active Pending
Patent Citations (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05197678A (ja) * | 1992-01-20 | 1993-08-06 | Matsushita Electric Ind Co Ltd | データ転送方法とデータ転送装置 |
JPH05303528A (ja) * | 1992-04-27 | 1993-11-16 | Oki Electric Ind Co Ltd | ライトバック式ディスクキャッシュ装置 |
JPH06259379A (ja) * | 1993-03-05 | 1994-09-16 | Kyocera Corp | データ転送制御装置 |
JPH06325565A (ja) * | 1993-05-14 | 1994-11-25 | Nec Corp | カウント機能付きfifoメモリ |
JPH07319627A (ja) * | 1994-05-24 | 1995-12-08 | Mitsubishi Electric Corp | 外部記憶装置 |
JPH07334448A (ja) * | 1994-06-14 | 1995-12-22 | Hokkaido Nippon Denki Software Kk | データ転送制御装置 |
JPH08234920A (ja) * | 1995-02-28 | 1996-09-13 | Fujitsu Ltd | 外部記憶装置及び外部記憶制御装置 |
JPH08286836A (ja) * | 1995-04-14 | 1996-11-01 | Olympus Optical Co Ltd | 情報記録再生装置 |
JPH09171486A (ja) * | 1995-10-16 | 1997-06-30 | Seiko Epson Corp | Pcカード |
JPH09212424A (ja) * | 1996-01-30 | 1997-08-15 | Toshiba Corp | ディスクキャッシュ及びディスクキャッシュ方法 |
JPH10106143A (ja) * | 1996-09-25 | 1998-04-24 | Nikon Corp | 光ディスク記録再生装置 |
JPH10301913A (ja) * | 1997-04-25 | 1998-11-13 | Kofu Nippon Denki Kk | バッファメモリ付きスイッチ回路 |
JP2000267936A (ja) * | 1999-03-18 | 2000-09-29 | Hitachi Ltd | ディスクサブシステム |
JP2001134421A (ja) * | 1999-11-05 | 2001-05-18 | Ricoh Co Ltd | Fifo記憶装置 |
JP2001154811A (ja) * | 1999-11-30 | 2001-06-08 | Toshiba Corp | 計算機システム |
JP2002009849A (ja) * | 2000-06-21 | 2002-01-11 | Nec Microsystems Ltd | Usb転送制御方法およびusbコントローラ |
JP2002082901A (ja) * | 2000-09-06 | 2002-03-22 | Toshiba Corp | バス制御装置 |
JP2002318778A (ja) * | 2001-04-20 | 2002-10-31 | Ricoh Co Ltd | データ通信システムとその通信方法 |
JP2003022248A (ja) * | 2001-07-06 | 2003-01-24 | Sony Corp | バスブリッジ回路及びデータ転送方法 |
JP2003091513A (ja) * | 2001-07-11 | 2003-03-28 | Seiko Epson Corp | データ処理装置、データ入出力装置およびデータ入出力方法 |
JP2003248654A (ja) * | 2002-02-25 | 2003-09-05 | Matsushita Electric Ind Co Ltd | データ転送制御装置とその制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2005069152A1 (ja) | 2007-12-27 |
EP1710707A1 (en) | 2006-10-11 |
WO2005069152A1 (ja) | 2005-07-28 |
US20070160037A1 (en) | 2007-07-12 |
EP1710707B1 (en) | 2013-04-03 |
EP1710707A4 (en) | 2007-11-21 |
CN1930561A (zh) | 2007-03-14 |
US7890728B2 (en) | 2011-02-15 |
CN100520751C (zh) | 2009-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE44270E1 (en) | System for providing access of multiple data buffers to a data retaining and processing device | |
JP5902702B2 (ja) | イニシエータ装置、ターゲット装置、通信システム、タイムアウト検出方法、およびタイムアウト検出プログラム | |
CN1551592B (zh) | 数据传输控制装置、电子设备及数据传输控制方法 | |
US8386908B2 (en) | Data transmission methods and universal serial bus host controllers utilizing the same | |
US7627700B2 (en) | Expanded memory for communications controller | |
JP2001236304A (ja) | マイクロコンピュータ | |
EP2207101A1 (en) | Method and device for parallel interfacing | |
US9875199B2 (en) | Data transfer control apparatus | |
TWI483117B (zh) | 用於執行命令之裝置、主機控制器及用於執行命令之系統 | |
US20060184708A1 (en) | Host controller device and method | |
CN105988955B (zh) | Sdio设备及其应用的电子装置和数据传输方法 | |
JP2010262663A (ja) | メモリインタフェース装置、メモリインタフェース方法、およびモデム装置 | |
WO2012081085A1 (ja) | 割込み要因管理装置及び割込み処理システム | |
US20100106869A1 (en) | USB Storage Device and Interface Circuit Thereof | |
JP2011090485A (ja) | パイプ調停回路、パイプ調停方法 | |
CN112445743B (zh) | 一种去除毛刺的方法、装置及状态机 | |
US20080222385A1 (en) | Parameter setting method and apparatus for network controller | |
CN213122961U (zh) | 工控***及电子设备 | |
JP2006195607A (ja) | バルクアウト転送終了判定方法および回路 | |
KR100974914B1 (ko) | 스마트 카드에 적합한 디엠에이를 이용한 유에스비 데이터 전송 방법 | |
CN117573209A (zh) | 一种基于硬件的中断聚合方法及装置 | |
JP2004355041A (ja) | Dma転送中継装置,dma転送方法,及びdma転送システム | |
CN118210561A (zh) | 一种fpga快速加载方法、装置、设备及介质 | |
JP4252577B2 (ja) | マイクロコンピュータ及びデータ受信方法 | |
JP2013243509A (ja) | 通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130312 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130425 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130716 |