JP2006059303A - コンピュータシステム - Google Patents
コンピュータシステム Download PDFInfo
- Publication number
- JP2006059303A JP2006059303A JP2004243454A JP2004243454A JP2006059303A JP 2006059303 A JP2006059303 A JP 2006059303A JP 2004243454 A JP2004243454 A JP 2004243454A JP 2004243454 A JP2004243454 A JP 2004243454A JP 2006059303 A JP2006059303 A JP 2006059303A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- area
- data
- system bus
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
【解決手段】 システムバス4に接続されて、CPU1から指示された周期とパルス幅を有するパルス信号PWMを生成する可変パルス生成部5を設ける。一方、DMAC10Aは、メモリ2の第1領域と第2領域との間のデータ転送を制御する場合、セレクタ17によって可変パルス生成部5で生成されたパルス信号PWMを選択し、このパルス信号PWMのタイミングに従ってメモリ2内のデータ転送を制御する。パルス信号PWMの周期を適切に設定することにより、メモリ2内でのデータ転送によってシステムバス4が長時間占有されることがなくなり、並行動作する別タスクへの悪影響が減少する。
【選択図】 図1
Description
このコンピュータシステムは、CPU1、メモリ2、周辺装置3等がシステムバス4を介して接続されると共に、このメモリ2と周辺装置3の間、またはメモリ2内の異なる記憶領域間でデータの受け渡しを行うためのDMAC10を備えている。
このDMAC10で、例えばCPU1からの制御指示に基づいて周辺装置3から出力されるデータをメモリ2に書き込む場合、制御部11は、読出アドレスレジスタ12に周辺装置3のアドレスをセットし、書込アドレスレジスタ13にメモリ2の所定の記憶領域の先頭アドレスをセットする。更に、制御部11は、カウンタ14に受け渡しするデータ数をセットした後、選択信号SELによってセレクタ17の端子B側を選択する。
時刻t6において、パルス信号PWMが出力されると、カウント値CNTは1となり、要求信号MRQは“H”となる。しかし、ビジー状態BUSYが“H”となっているので、制御部11によるデータの受け渡し動作は抑制される。
2 メモリ
3 周辺装置
4 システムバス
5 可変パルス生成部
6 カウンタ
7 比較器
10A DMAC(ダイナミックメモリアクセス制御回路)
Claims (2)
- 中央処理装置、メモリ及び周辺装置が共通のシステムバスに接続されると共に、前記中央処理装置から与えられる指示に従って前記システムバスを使用して該中央処理装置を介さずに前記メモリと前記周辺装置との間、または前記メモリ内の第1領域と第2領域との間のデータ転送を制御するダイレクトメモリアクセス制御回路を備えたコンピュータシステムにおいて、
前記システムバスに接続されて前記中央処理装置から指示された周期とパルス幅を有するパルス信号を生成する可変パルス生成部を設け、
前記ダイレクトメモリアクセス制御回路は、前記可変パルス生成部で生成された前記パルス信号に従って前記メモリ内の第1領域と第2領域との間のデータ転送を制御するように構成したことを特徴とするコンピュータシステム。 - 中央処理装置、メモリ及び周辺装置が共通のシステムバスに接続されると共に、前記中央処理装置から与えられる指示に従って該中央処理装置を介さずに前記システムバスを使用して前記メモリと前記周辺装置との間、または前記メモリ内の第1領域と第2領域との間のデータ転送を制御するダイレクトメモリアクセス制御回路を備えたコンピュータシステムにおいて、
前記システムバスに接続されて前記中央処理装置から指示された周期でパルス信号を生成する可変パルス生成部と、
前記パルス信号が与えられたときにカウント値を増加させ、クリア信号が与えられたときには該カウント値を減少させ、リセット信号が与えられたときには該カウント値をリセットするアップダウンカウンタと、
前記カウント値が1以上の値のときに転送要求信号を出力する比較器とを設け、
前記ダイレクトメモリアクセス制御回路は、前記メモリ内の第1領域と第2領域との間のデータ転送制御に先立って前記リセット信号を出力し、該データ転送制御が開始された後は、前記システムバスがビジー状態でなく、かつ、前記転送要求信号が与えられている限り、該第1領域の1アドレスからデータを読み出して該第2領域の対応するアドレスへその読み出したデータを書き込む制御を行うと共に、該データの転送毎に前記クリア信号を出力するように構成したことを特徴とするコンピュータシステム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004243454A JP2006059303A (ja) | 2004-08-24 | 2004-08-24 | コンピュータシステム |
US11/080,462 US20060047866A1 (en) | 2004-08-24 | 2005-03-16 | Computer system having direct memory access controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004243454A JP2006059303A (ja) | 2004-08-24 | 2004-08-24 | コンピュータシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006059303A true JP2006059303A (ja) | 2006-03-02 |
Family
ID=35944786
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004243454A Pending JP2006059303A (ja) | 2004-08-24 | 2004-08-24 | コンピュータシステム |
Country Status (2)
Country | Link |
---|---|
US (1) | US20060047866A1 (ja) |
JP (1) | JP2006059303A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008262315A (ja) * | 2007-04-11 | 2008-10-30 | Renesas Technology Corp | Dmaコントローラおよびdma転送方法 |
JP2012234581A (ja) * | 2012-09-05 | 2012-11-29 | Renesas Electronics Corp | Dmaコントローラ |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TR200701649A2 (tr) * | 2007-03-16 | 2008-10-21 | Vestel Elektron�K Sanay� Ve T�Caret A.�. | Port (bağlantı noktası) çoğaltmak için yöntem ve devre |
TR201000986A2 (tr) | 2010-02-09 | 2011-08-22 | Vestel Elektroni̇k Sanayi̇ Ve Ti̇caret Anoni̇m Şi̇rketi̇@ | Analog sinyal seçim yöntemi ve devresi. |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62145345A (ja) * | 1985-12-20 | 1987-06-29 | Fujitsu Ltd | 直接メモリアクセス間隔制御方式 |
JP2001297053A (ja) * | 2000-04-13 | 2001-10-26 | Matsushita Electric Ind Co Ltd | Dmaリクエスト発行回路およびdmaリクエスト発行方法 |
JP2002183078A (ja) * | 2000-12-14 | 2002-06-28 | Sony Corp | データ転送装置及びデータ転送方法 |
JP2004038333A (ja) * | 2002-06-28 | 2004-02-05 | Nec Engineering Ltd | データ転送システム |
JP2004145376A (ja) * | 2001-03-09 | 2004-05-20 | Internatl Business Mach Corp <Ibm> | Dma転送制御方法及び制御装置 |
JP2005534094A (ja) * | 2002-07-23 | 2005-11-10 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | プロセッサ間で通信を行うための改良プロセッサ間通信システム |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2339369B (en) * | 1998-07-09 | 2003-06-18 | Advanced Risc Mach Ltd | Apparatus and method for controlling timing of transfer requests within a data processing apparatus |
JP2001225510A (ja) * | 2000-02-17 | 2001-08-21 | Matsushita Electric Ind Co Ltd | 画像処理装置 |
JP4245852B2 (ja) * | 2002-03-19 | 2009-04-02 | 富士通マイクロエレクトロニクス株式会社 | ダイレクトメモリアクセス装置 |
JP2003281074A (ja) * | 2002-03-19 | 2003-10-03 | Fujitsu Ltd | ダイレクトメモリアクセス装置 |
-
2004
- 2004-08-24 JP JP2004243454A patent/JP2006059303A/ja active Pending
-
2005
- 2005-03-16 US US11/080,462 patent/US20060047866A1/en not_active Abandoned
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62145345A (ja) * | 1985-12-20 | 1987-06-29 | Fujitsu Ltd | 直接メモリアクセス間隔制御方式 |
JP2001297053A (ja) * | 2000-04-13 | 2001-10-26 | Matsushita Electric Ind Co Ltd | Dmaリクエスト発行回路およびdmaリクエスト発行方法 |
JP2002183078A (ja) * | 2000-12-14 | 2002-06-28 | Sony Corp | データ転送装置及びデータ転送方法 |
JP2004145376A (ja) * | 2001-03-09 | 2004-05-20 | Internatl Business Mach Corp <Ibm> | Dma転送制御方法及び制御装置 |
JP2004038333A (ja) * | 2002-06-28 | 2004-02-05 | Nec Engineering Ltd | データ転送システム |
JP2005534094A (ja) * | 2002-07-23 | 2005-11-10 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | プロセッサ間で通信を行うための改良プロセッサ間通信システム |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008262315A (ja) * | 2007-04-11 | 2008-10-30 | Renesas Technology Corp | Dmaコントローラおよびdma転送方法 |
JP2012234581A (ja) * | 2012-09-05 | 2012-11-29 | Renesas Electronics Corp | Dmaコントローラ |
Also Published As
Publication number | Publication date |
---|---|
US20060047866A1 (en) | 2006-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004287757A (ja) | Dma制御装置 | |
JP2006195714A (ja) | リソース管理装置 | |
JP2008009817A (ja) | 半導体装置及びデータ転送方法 | |
JP4325685B2 (ja) | メモリを制御するメモリコントローラ、メモリモジュール、メモリの制御方法、および、コンピュータ。 | |
JP2007172254A (ja) | メモリ制御回路 | |
JP4957283B2 (ja) | メモリを制御するメモリコントローラ、メモリの制御方法。 | |
JP6004463B2 (ja) | 記憶装置及びその制御方法 | |
US20060047866A1 (en) | Computer system having direct memory access controller | |
JP2005293596A (ja) | データ要求のアービトレーション | |
JP2014107585A (ja) | 画像形成装置 | |
JP4193746B2 (ja) | マトリックス状バス接続システム | |
JP2005085079A (ja) | データ転送制御装置 | |
JP2007310735A (ja) | ダイレクトメモリアクセスコントローラ | |
US10540305B2 (en) | Semiconductor device | |
US20090063725A1 (en) | Direct memory access system | |
JP2007052685A (ja) | マイクロコントローラ | |
JP2009271610A (ja) | バッファ制御回路、バッファ回路およびデータ処理装置 | |
JP2008210280A (ja) | 半導体装置及びdmaコントローラ | |
JP4723334B2 (ja) | Dma転送システム | |
JP2010140440A (ja) | バス調停装置 | |
JP2005250683A (ja) | マイクロコンピュータ | |
JP2008225894A (ja) | Sdramコントローラ | |
JP2006024134A (ja) | Dma転送装置及びdma転送方法 | |
JP2005063358A (ja) | 命令供給制御装置および半導体装置 | |
JP2001167049A (ja) | バス調停装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061116 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081126 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090316 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100406 |