JP6248680B2 - 同期整流コンバータおよび同期整流コンバータの制御方法 - Google Patents

同期整流コンバータおよび同期整流コンバータの制御方法 Download PDF

Info

Publication number
JP6248680B2
JP6248680B2 JP2014028549A JP2014028549A JP6248680B2 JP 6248680 B2 JP6248680 B2 JP 6248680B2 JP 2014028549 A JP2014028549 A JP 2014028549A JP 2014028549 A JP2014028549 A JP 2014028549A JP 6248680 B2 JP6248680 B2 JP 6248680B2
Authority
JP
Japan
Prior art keywords
circuit
switching element
delay
output current
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014028549A
Other languages
English (en)
Other versions
JP2015154676A (ja
Inventor
遊 米澤
遊 米澤
中島　善康
善康 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2014028549A priority Critical patent/JP6248680B2/ja
Priority to US14/587,785 priority patent/US9559593B2/en
Publication of JP2015154676A publication Critical patent/JP2015154676A/ja
Application granted granted Critical
Publication of JP6248680B2 publication Critical patent/JP6248680B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、同期整流コンバータおよび同期整流コンバータの制御方法に関する。
ＤＣ−ＤＣコンバータが、各種の分野で使用されている。例えば、携帯型電子機器は、電池等のバッテリィを電源として使用するが、機器稼働に伴う電力消費にしたがい時間とともにバッテリィ電力は放電され、バッテリィの出力電圧は低下していく。こうしたバッテリィ電圧の継時変化に対して機器電源の電圧値を一定に維持するため、ＤＣ−ＤＣコンバータにより供給電源の定電圧化が図られている。
携帯型電子機器で使用されるＤＣ−ＤＣコンバータは、バッテリィの再充電あるいは交換に至るまでの機器の稼働時間を伸ばすため、電力損失の最小化を図る必要があり、特に高効率の電力変換が要求される。このようなＤＣ−ＤＣコンバータは、同期整流コンバータで実現するのが一般的である。
同期整流式コンバータは、インダクタ（チョークコイル）と、第１（主）スイッチング素子と、第２（同期整流）スイッチング素子と、容量素子（コンデンサ）と、２つの入力端子と、２つの出力端子と、制御回路と、を有する。２つの入力端子には、入力電源から直流電圧が供給される。２つの出力端子は、負荷ＲＬに接続される。２つの出力端子の他方は、２つの入力端子の他方に接続される。第１スイッチング素子は、インダクタの一端と入力端子の一方との間に接続される。第２スイッチング素子は、インダクタの一端と入力端子の他方との間に接続される。容量素子は、インダクタの他端と入力端子の他方との間に接続される。第１スイッチング素子を導通してインダクタに電流を供給し、第１スイッチング素子を遮断（オフ）してインダクタへの電流供給を停止する。インダクタはそのまま電流を流すように動作するので、第２スイッチング素子を導通すると、第２スイッチング素子から電流が供給される。この動作により、インダクタを介して、容量素子が充電される。
上記のように、第１スイッチング素子および第２スイッチング素子を所定周期で交互に導通（オン）され、第１スイッチング素子および第２スイッチング素子を導通する時間で容量素子の充電電圧が変化する。このような制御を連続モードと称し、導通時間を変化させる制御をＰＷＭ(Pulse Width Modulation)制御と称する。負荷が大きく、出力電流（電力供給量）が大きいと容量素子の充電電圧は低下し、負荷が小さく、出力電流（電力供給量）が小さいと容量素子の充電電圧は上昇する。そこで、容量素子の充電電圧を検出し、容量素子の充電電圧に応じて、第１スイッチング素子および第２スイッチング素子を導通する時間を制御する。
第１スイッチング素子と第２スイッチング素子は、ＭＯＳＦＥＴ等で実現され、非同期コンバータで整流素子として使用されるダイオード等に比べて、導通損失が小さく、電源の状態に応じた精密な制御を行え、電力損失を低くできる。
上記のような機器に使用される同期整流式コンバータは、電力供給量の大きい重負荷から電力供給量の小さい軽負荷までの広範囲の負荷領域での高効率化が求められる。ここで、軽負荷時に、第１および第２スイッチング素子の電流が逆流するため、重負荷時に比べて軽負荷時において電力変換効率の低下が大きいという問題がある。
この問題を解決するため、第２スイッチング素子に流れる電流がゼロ、すなわち電流反転を検出すると、第２スイッチング素子が遮断するように制御することにより、逆流を防止することが提案されている。この制御方法は、ダイオードエミュレーション（不連続モード制御）と称され、不連続モード制御により軽負荷時の効率を改善する。
一方、同期整流式コンバータは、負荷急変時に、出力電圧（容量素子の電圧）が変化するが、短時間で所望の出力電圧に復帰することが求められる。これを負荷急変応答性と称する。不連続モード制御では、コンバータのゲイン（利得）のゼロクロス周波数が低下し、応答性が劣化するため、負荷急変後の出力電圧の復旧が遅れる。すなわち、不連続モード制御は、負荷急変応答性が低いという問題がある。
特許文献１は、上記問題を解決するため、電流反転を検出すると直ちに第２スイッチング素子が遮断するのではなく、電流反転検出後遅れて第２スイッチング素子を遮断するように制御することを開示している。これにより、インダクタに反転電流を流して、軽負荷時にインダクタのエネルギが過剰に負荷に送られるのを抑制する。特許文献１に記載された制御方法によれば、連続モードと不連続モードの中間の動作が行われることになり、インダクタに蓄積されるエネルギを早めに放出できるため応答性が改善する。
しかし、特許文献１に記載された制御方法は、軽負荷時の効率が低下するという問題がある。
特開２００６−０１４４８２号公報
実施形態によれば、負荷急変応答性が良好で且つ効率も良好な同期整流コンバータおよび同期整流コンバータの制御方法が開示される。
発明の第１の観点によれば、同期整流コンバータは、誘導素子と、第１スイッチング素子と、第２スイッチング素子と、容量素子と、制御回路と、電流反転検出回路と、遅延回路と、同期整流リセット回路と、軽負荷状態検出部と、遅延制御回路と、を有する。第１スイッチング素子は誘導素子の一端と入力端子の一端との間に接続され、第２スイッチング素子は誘導素子の一端と入力端子の他端との間に接続され、容量素子は、誘導素子の他端と入力端子の他端との間に接続される。制御回路は、誘導素子と容量素子の接続ノードの電圧を検出し、検出した電圧に基づいて第１スイッチング素子および第２スイッチング素子を交互に導通させる制御信号を出力する。電流反転検出回路は、第２スイッチング素子から誘導素子に供給する電流の方向の反転を検出し、反転信号を出力する。遅延回路は、反転信号を遅延して遅延反転信号を出力する。同期整流リセット回路は、遅延反転信号に応じて、第２スイッチング素子を遮断状態にするように制御信号を変化させる。軽負荷状態検出部は、誘導素子と容量素子の接続ノードから負荷に供給する出力電流の低下を検出し、出力電流低下検出信号を出力する。遅延制御回路は、出力電流低下検出信号の発生から徐々に値が低下する遅延制御信号を発生する。遅延回路は、遅延制御信号の値に応じて遅延反転信号の遅延量を変化させる。
発明の第２の観点によれば、制御対象の同期整流コンバータは、誘導素子と、第１スイッチング素子と、第２スイッチング素子と、容量素子と、を有し、誘導素子と容量素子のノード電圧を検出し、検出電圧に基づいて第１および第２スイッチング素子を交互に導通させる。同期整流コンバータの制御方法は、第２スイッチング素子から誘導素子に供給する電流の方向の反転を検出し、反転の検出後、遅延して前記第２スイッチング素子を遮断状態にし、誘導素子と容量素子の接続ノードから負荷に供給する出力電流の低下を検出する。そして、制御方法は、出力電流の低下検出からの時間に応じて、反転の検出から第２スイッチング素子を遮断状態にするまでの遅延量を変化させる。
実施形態によれば、不連続モード制御と同等の良好な効率を有し、不連続モード制御に比べて負荷急変応答性を改善した同期整流コンバータおよびその制御方法が実現される。
図１は、一般的な同期整流型降圧(Buck)コンバータを示す図であり、（Ａ）が回路図であり、（Ｂ）が動作を示すタイムチャートである。 図２は、図１の連続モード制御の同期整流コンバータの軽負荷時の動作を示すタイムチャートである。 図３は、不連続モード制御の同期整流式コンバータを示す図であり、（Ａ）が回路図であり、（Ｂ）が動作を示すタイムチャートである。 図４は、図１の連続モード制御の同期整流コンバータと、図３の不連続モード制御の同期整流コンバータの、出力電流に応じた回路効率および回路損失を示す図であり、（Ａ）が回路効率を、（Ｂ）が回路損失を示す。 図５は、図１の連続モード制御の同期整流コンバータと、図３の不連続モード制御の同期整流コンバータの、負荷急変応答性を示す図であり、（Ａ）は、出力電流が急変した時の出力電圧の変動を、（Ｂ）は、ゲイン（利得）および位相の周波数特性を示す。 図６は、特許文献１に記載された同期整流コンバータを示す図であり、（Ａ）が回路図、（Ｂ）が動作を示すタイムチャートである。 図７は、連続モード制御、不連続（断続）モード制御、および特許文献１に記載の制御を比較する図である。 図８は、連続モード制御の同期整流コンバータと、不連続モード制御の同期整流コンバータと、特許文献１に記載の同期整流コンバータの、出力電流に応じた回路効率および回路損失を示す図であり、（Ａ）が回路効率を、（Ｂ）が回路損失を示す。 図９は、第１実施形態の同期整流コンバータの回路構成を示す図である。 図１０は、第１実施形態の同期整流コンバータにおけるディレイ時間制御に関係する動作を示すタイムチャートである。 図１１は、第１実施形態の同期整流コンバータにおける出力電流変動（負荷急変）時の出力電圧の変化をシミュレーションした結果を示す図であり、実線が第１実施形態の同期整流コンバータの特性を、破線が不連続モード制御の特性を、示す。 図１２は、連続モード制御、不連続モード制御、特許文献１に記載の制御、および第１実施形態の制御を行った場合の同期整流コンバータの、出力電流に応じた回路効率および回路損失を示す図であり、（Ａ）が回路効率を、（Ｂ）が回路損失を示す。 図１３は、第１実施形態の同期整流コンバータで新たに追加した部分および変更する部分についての具体的な回路例を示す図である。 図１４は、第２実施形態の同期整流コンバータの構成を示す図である。 図１５は、デジタル処理のシーケンスを示すフローチャートである。
実施形態を説明する前に、一般的な同期整流（型）コンバータについて説明する。
図１は、一般的な同期整流型降圧(Buck)コンバータを示す図であり、（Ａ）が回路図であり、（Ｂ）が動作を示すタイムチャートである。
同期整流コンバータは、インダクタ（チョークコイル）Ｌと、第１スイッチング素子ＳＷ１と、第２スイッチング素子ＳＷ２と、容量素子Ｃと、入力端子１１および１２と、出力端子１３および１４と、制御回路１５と、を有する。入力端子１１および１２には、入力電源（電池）１０から直流の電源電圧ＶINが供給される。出力端子１３および１４は、負荷ＲＬに接続される。入力端子１２と出力端子１４は、接続される。
ＳＷ１は、インダクタＬの一端と入力端子１１との間に接続される。ＳＷ２は、インダクタＬの一端と入力端子１２との間に接続される。したがって、ＳＷ１とＳＷ２は、入力端子１１と１２の間に直列に接続され、その接続ノードにインダクタＬの一端が接続される。容量素子Ｃは、インダクタＬの他端（出力端子１３）と入力端子１２（出力端子１４）との間に接続される。制御回路１５は、図１の（Ｂ）に示すようなＳＷ１の導通・遮断（オン・オフ）を制御する制御信号ＧSW1およびＳＷ２のオン・オフを制御する制御信号ＧSW2を出力する。
ＳＷ１とＳＷ２は、Ｎ型ＭＯＳＦＥＴで実現され、ＧSW1およびＧSW2がＳＷ１、ＳＷ２のソース電極電位に対して「高(H: High)」の時に導通（オン）し、ＧSW1およびＧSW2が「低(L: Low)」の時に遮断（オフ）する。ＧSW1は、周期ＴでＨとＬを繰り返し、ＧSW1がＨとなり、ＳＷ１がオンする期間ＴONの周期Ｔに対するデューティ比(Duty)をＴON／Ｔで表す。ＧSW1およびＧSW2が同時にＨにすると入力端子１１と１２間に大きな電流が流れるため、ＧSW1およびＧSW2は、交互にＨとなり、同時にＨにならないように制御される。しかし、一方がＬに立った直後に他方がＨになるので、ＳＷ１とＳＷ２はほぼ連続してオンするので、連続モード制御と称する。
ＳＷ１を導通させると、電流ＩSW1がインダクタＬに供給され、インダクタＬに電流ＩLが流れる。電流ＩSW1は、ＳＷ１が導通すると流れ始め、徐々に増加する。これに応じて、電流ＩLおよび容量素子Ｃに流れ込む電流ＩCも徐々に増加し、容量素子Ｃの充電が行われ、出力電圧ＶOUT（容量素子Ｃの電圧）も変化する。ＳＷ１を遮断すると、電流ＩSW1はゼロになるが、インダクタＬは逆起電力によりそのまま電流ＩLを流すように働くので、ＳＷ２を導通すると、ＳＷ２から電流ＩSW2が供給され、インダクタＬに電流ＩLが流れ続けるが、電流は徐々に低下する。出力電圧ＶOUTは、電源電圧ＶINにデューティ比を乗じた値になり、出力電流ＩOUTは、ＶINを負荷ＲLで除した値となる。
負荷ＲLは変動し、負荷ＲLが大きく、出力電流（電力供給量）ＩOUTが大きいと、出力電圧ＶOUTは低下し、負荷ＲLが小さく、出力電流ＩOUTが小さいと出力電圧ＶOUTは上昇する。そこで、制御回路１５は、出力電圧ＶOUT（コンデンサの充電電圧）を検出し、所望の出力電圧ＶOUTが得られるように、デューティ比を制御する。
同期整流コンバータは、電力供給量の大きい重負荷から電力供給量の小さい軽負荷までの広範囲の負荷領域での高効率化が求められる。図１の連続モード制御の同期整流コンバータは、軽負荷時に、ＳＷ１およびＳＷ２で電流が逆流するため、重負荷時に比べて軽負荷時において電力変換効率の低下が大きいという問題がある。
図２は、図１の連続モード制御の同期整流コンバータの軽負荷時の動作を示すタイムチャートである。
軽負荷であるため、ＳＷ２をオフし、ＳＷ１をオンする時に、輪Ｓで示す部分のように、ＩSW1が負となり、ＳＷ１を電流が逆流する。この電流の逆流により効率が低下し、損失が増大する。
この問題を解決するため、第２スイッチング素子に流れる電流がゼロ、すなわち電流反転を検出すると、第２スイッチング素子が遮断するように制御することにより、逆流を防止することが提案されている。この制御方法は、ダイオードエミュレーション（不連続モード制御）と称され、不連続モード制御により軽負荷時の効率を改善する。
図３は、不連続モード制御の同期整流式コンバータを示す図であり、（Ａ）が回路図であり、（Ｂ）が動作を示すタイムチャートである。
図３の（Ａ）に示すように、不連続モード制御の同期整流式コンバータは、図１の（Ａ）の連続モード制御の同期整流式コンバータにおいて、ＳＷ２に流れる電流を検出するセンサ１６を設けている。センサ１６は、電流の逆流を検出するもので、電圧から逆流を検出ものでもよい。図２にも示すように、ＳＷ２がオンすると、ＩSW2は一旦大きな値になるがその後減少し、軽負荷のためにＳＷ２がオンしている間にゼロを超えて減少する。そこで、図３の（Ｂ）に示すように、制御回路１５は、ＩSW2がゼロになったことを検出すると、ＳＷ２をオフするように制御する。これにより、ＳＷ２がオフしてから次にＳＷ１がオンするまでの期間、ＳＷ１およびＳＷ２がオフとなり、インダクタＬへの電流供給が中断し、電流供給が不連続となる。以上の通り、不連続モード制御を行う同期整流コンバータは、軽負荷時に電流の逆流を防止するので、効率が改善する。
図４は、図１の連続モード制御の同期整流コンバータと、図３の不連続モード制御の同期整流コンバータの、出力電流に応じた回路効率および回路損失を示す図であり、（Ａ）が回路効率を、（Ｂ）が回路損失を示す。図４において、実線が図１の連続モード制御の同期整流コンバータの特性を、破線が図３の不連続モード制御の同期整流コンバータの特性を示す。
図４から、不連続モード制御の同期整流コンバータは、連続モード制御の同期整流コンバータに比べて、特に出力電流が小さい時（軽負荷時）に、回路効率が改善し、回路損失が削減されることが分かる。
同期整流式コンバータは、負荷急変時に、出力電圧（コンデンサの電圧）が変化するが、短時間で所望の出力電圧に復帰することが求められる。これを負荷急変応答性と称する。
図５は、図１の連続モード制御の同期整流コンバータと、図３の不連続モード制御の同期整流コンバータの、負荷急変応答性を示す図であり、（Ａ）は、出力電流が急変した時の出力電圧の変動を、（Ｂ）は、ゲイン（利得）および位相の周波数特性を示す。図４において、実線が図１の連続モード制御の同期整流コンバータの特性を、破線が図３の不連続モード制御の同期整流コンバータの特性を示す。
図５の（Ａ）の下側に示すように、出力電流が急激に増加した場合、連続モード制御と不連続モード制御で出力電圧の変動にほとんど差はない。しかし、出力電流が急激に減少した場合、連続モード制御では出力電圧は振動しながらも短時間で所定電圧に収束するのに対して、不連続モード制御では、出力電圧が所定電圧に収束するまでの時間が長いことが分かる。
図５の（Ｂ）に示すように、連続モード制御では、ゲインは１０4Ｈｚ付近まで２０ｄＢでほぼ一定であり、それ以上の周波数で徐々に低下する。これに対して、不連続モード制御では、ゲインは１０2Ｈｚ付近まで２０ｄＢでほぼ一定であり、それ以上の周波数で低下する。そのため、ゲインがゼロｄＢになるゼロクロス周波数は、連続モード制御では、２．５×１０4Ｈｚ付近であるのに対して、不連続モード制御では、１０3Ｈｚ付近となり、低下していることが分かる。また、位相は、連続モード制御では、１０4Ｈｚ付近でゼロから−１５０度まで急激に変化した後−９０度に収束するのに対して、不連続モード制御では、１０0Ｈｚから１０7Ｈｚ付近まで振動しながらでゼロから−９０度まで変化する。
以上の通り、不連続モード制御では、コンバータのゲイン（利得）のゼロクロス周波数が低下し、応答性が劣化するため、負荷急変後の出力電圧の復旧が遅れる。すなわち、不連続モード制御は、負荷急変応答性が低いという問題がある。不連続モード制御においては、効率改善降下と負荷急変応答性は、トレードオフの関係にあり、両方を同時に改善するのは難しい。
特許文献１は、上記問題を解決するため、電流反転を検出すると直ちに第２スイッチング素子が遮断するのではなく、電流反転検出後遅れて第２スイッチング素子を遮断するように制御することを開示している。
図６は、特許文献１に記載された同期整流コンバータを示す図であり、（Ａ）が回路図、（Ｂ）が動作を示すタイムチャートである。
図６の（Ａ）の同期整流コンバータは、センス抵抗Ｒｓで、インダクタＬ１から容量素子Ｃ１に流れるまたはＣ１からＬ１に流れる電流を検出し、検出した電流値に応じて第１スイッチング素子ＦＥＴ１および第２スイッチング素子ＦＥＴ２をオン・オフする。これにより、Ｃ１の電圧（出力電圧）が所望の電圧値となるように制御される。なお、ＦＥＴ２のオン信号／Ｑは、ＦＥＴ１のオン信号Ｑの逆相信号である。さらに、比較器ＣＯＭＰ２が、ＦＥＴ２のドレインの電圧をゼロレベルと比較し、ＦＥＴ２を流れる電流の逆流を検出する。逆流していない時には、ＣＯＭＰ２の出力Ｎ１は「高(H: High)」であり、そのままＡＮＤ１に入力し、ＦＥＴ２のオン信号／ＱがＦＥＴ２のゲートに印加される。逆流が発生すると、ＣＯＭＰ２の出力Ｎ１は「低(L: Low)」に変化するが、この場合は遅延回路ＤＬを介してＡＮＤ１に入力するため、ＦＥＴ２は逆流が発生してから遅れてオフする。これにより、インダクタに反転電流を流して、軽負荷時にインダクタのエネルギが過剰に負荷に送られるのを抑制する。
図７は、連続モード制御、不連続（断続）モード制御、および特許文献１に記載の制御を比較する図である。図７の（Ａ）から（Ｃ）は、連続モード制御、不連続モード制御、および特許文献１に記載の制御の動作タイムチャートである。図７の（Ｄ）から（Ｆ）は、出力電流が０Ａから１０Ａに、または１０Ａから０Ａに変化した時の出力電圧の変化を示し、２本の破線が変化した時を示す。
図７の（Ａ）に示すように、連続モード制御では、ＳＷ１とＳＷ２が交互にオンし、インダクタＬに流れる電流は、ＳＷ１はオンの時に増加し、ＳＷ２がオンの時に減少する。図７の（Ｂ）に示すように、不連続モード制御では、インダクタＬの電流が逆流を開始すると、すなわちインダクタ電流がゼロになると、ＳＷ２をオフする。図７の（Ｃ）に示すように、特許文献１に記載の制御では、不連続モード制御のようにインダクタＬの電流が逆流を開始したことを検出した後、遅延してＳＷ２をオフする。
図７の（Ｄ）に示すように、連続モード制御では、出力電流が変化しても、出力電圧はほとんど変動しない。図７の（Ｅ）に示すように、不連続モード制御では、出力電流が変化すると変動が発生し、特に電流が１０Ａから０Ａに変化する電流オフ時の変動が大きく、所定の出力電圧に収束するまで時間がかかる。図７の（Ｆ）に示すように、特許文献１に記載の制御では、出力電流が変化すると変動が発生するが、不連続モード制御よりは早く収束する。
図８は、連続モード制御の同期整流コンバータと、不連続モード制御の同期整流コンバータと、特許文献１に記載の同期整流コンバータの、出力電流に応じた回路効率および回路損失を示す図であり、（Ａ）が回路効率を、（Ｂ）が回路損失を示す。図８において、実線が連続モード制御、破線が不連続モード制御、点線が特許文献１、の同期整流コンバータの特性を示す。
図８から、特許文献１に記載の同期整流コンバータの回路効率および回路損失は、出力電流が小さい時（軽負荷時）には、連続モード制御と不連続モード制御の中間であることが分かる。特許文献１に記載された制御方法によれば、連続モードと不連続モードの中間の動作が行われることになり、インダクタに蓄積されるエネルギを早めに放出できるため応答性が改善する。しかし、特許文献１に記載された制御方法は、軽負荷時の効率が低下するという問題がある。このように、特許文献１に記載された制御でも、効率改善降下と負荷急変応答性は、トレードオフの関係にある。
図９は、第１実施形態の同期整流コンバータの回路構成を示す図である。
第１実施形態の同期整流コンバータは、インダクタＬと、第１（主）スイッチング素子ＳＷ１と、第２（同期整流）スイッチング素子ＳＷ２と、容量素子Ｃと、入力端子１１および１２と、出力端子１３および１４と、センサ１６と、を有する。さらに、第１実施形態の同期整流コンバータは、フィードバック制御回路２０と、ＰＷＭ信号発生回路２４と、を有する。なお、図示していないが、容量素子Ｃの電圧を検出する電圧センサが設けられ、フィードバック制御回路２０は、制御回路１５に対応し、容量素子Ｃの電圧に応じてデューティ、すなわちＰＷＭ信号を制御する。以上の要素は、図３の（Ａ）に示した不連続モード制御を行う同期整流コンバータのものと同じであり、同様の機能を実現できるものであれば特に限定されない。
さらに、第１実施形態の同期整流コンバータは、電流反転検出回路２１と、ディレイ回路２２と、同期整流リセット回路２３と、を有する。以上の要素は、特許文献１に記載された各要素に対応する。例えば、電流反転検出回路２１はＣＯＭＰ２に、ディレイ回路２２は遅延回路ＤＬおよびスイッチＳＷに、同期整流リセット回路２３はＡＮＤ１に対応する。ただし、第１実施形態の電流反転検出回路２１、ディレイ回路２２および同期整流リセット回路２３は、これに限定されるものではない。
さらに、第１実施形態の同期整流コンバータは、出力電流（負荷電流）センサ３０と、電流値平均化回路３１と、出力電流低下検出器３２と、遅延(Delay)時間制御回路３３と、を有する。ディレイ回路２２は、遅延(Delay)時間制御回路３３からの遅延（ディレイ）時間制御信号に応じて遅延（ディレイ）時間が変化するように形成される。言い換えれば、第１実施形態の同期整流コンバータは、特許文献１に記載された同期整流コンバータに、出力電流センサ３０、電流値平均化回路３１、出力電流低下検出器３２および遅延時間制御回路３３を追加し、ディレイ回路２２を変形した構成を有する。
第１実施形態の同期整流コンバータでは、出力電流（負荷電流）が増大した後減少して閾値以下になると、出力電流センサ３０、電流値平均化回路３１および出力電流低下検出器３２が、この出力電流の減少を検出し、遅延時間制御回路３３を起動する。遅延時間制御回路３３は、起動直後はディレイ回路２２におけるディレイ時間を大きくし、その後時間の経過にしたがってディレイ回路２２におけるディレイ時間を徐々に小さくし、最終的にゼロ近くにするように制御するディレイ時間制御信号を出力する。
図１０は、第１実施形態の同期整流コンバータにおけるディレイ時間制御に関係する動作を示すタイムチャートである。
出力電流はスイッチングに伴うリップルを有するので、電流値平均化回路３１は、出力電流センサ３０の検出した出力信号の高周波成分を除去して平均化した信号を生成する。平均化した出力電流が増大した後減少し、閾値Ｉｔｈ以下になると、出力電流低下検出器３２の出力がＨに変化し、低下検出信号を出力する。出力電流の低下に応じて、出力電圧は、例えば図示のように一時的に上昇する。
ディレイ時間制御回路３３は、低下検出信号に応じて、高レベルに立ち上がった後、徐々に低下するディレイ時間制御信号を発生し、ディレイ回路２２に供給する。ディレイ回路２２は、ディレイ時間制御信号のレベルに応じて、電流反転検出回路２１の出力するＳＷ２をオフする信号の遅延量を変化させる。例えば、ディレイ時間制御信号は、立ち上り時のディレイ時間(Delay Time)が、周期Ｔから、ＳＷ１のオン時間デューティ(Duty)×Ｔを減じた値Ｔ−Duty×Ｔとする。図１０において、Ｔａで示す時点では、ディレイ（Ｄｅｌａｙ）Ａをｐ×Ｔａ（ｐは定数）とし、Ｔｂで示す時点では、ディレイ（Ｄｅｌａｙ）Ａをｐ×Ｔｂとする。Ｔａ＞Ｔｂであるから、Ｄｅｌａｙ Ａ＞Ｄｅｌａｙ Ｂである。
図１１は、第１実施形態の同期整流コンバータにおける出力電流変動（負荷急変）時の出力電圧の変化をシミュレーションした結果を示す図であり、実線が第１実施形態の同期整流コンバータの特性を、破線が不連続モード制御の特性を、示す。
第１実施形態では、不連続モード制御に比べて、出力電圧は、負荷が急変すると変動しても、早く目標電圧へ戻ることが分かる。
図１２は、連続モード制御、不連続モード制御、特許文献１に記載の制御、および第１実施形態の制御を行った場合の同期整流コンバータの、出力電流に応じた回路効率および回路損失を示す図であり、（Ａ）が回路効率を、（Ｂ）が回路損失を示す。図８において、実線が連続モード制御、点線が不連続モード制御、一点鎖線が特許文献１、太破線が第１実施形態の同期整流コンバータの特性を示す。
図１２から、第１実施形態の同期整流コンバータの回路効率および回路損失は、不連続モード制御の場合と同じであり、連続モード制御および特許文献１に記載の制御に比べて良好である。さらに、図１１に示したように、第１実施形態での不連続モード制御で問題となる負荷急変応答性は、不連続モード制御の場合に比べて改善される。
図１３は、第１実施形態の同期整流コンバータで新たに追加した部分および変更する部分についての具体的な回路例を示す図である。
出力電流を検出するセンサ３０は、容量素子Ｃの一端と出力端子１３の間に接続された抵抗ＲＩと、ＲＩの両端の電圧を検出する増幅器ＯＰ１と、抵抗Ｒ１およびＲ２と、で形成される。センサ３０は、特許文献１に記載されたインダクタの電流を検出する回路に類似した回路である。
電流値平均化回路３１は、ＯＰ１の出力に接続された容量素子Ｃ１１で形成される。Ｃ１１はローパスフィルタとして機能し、リップルを除去する。
出力電流低下検出器３２は、抵抗Ｒ１およびＲ２と、増幅器ＯＰ２と、コンパレータＯＰ３と、とで形成される。コンパレータＯＰ３は、Ｃ１１の電圧（出力電流信号に対応する平均化された信号）を、ＯＰ２の出力する閾値電圧と比較し、Ｃ１１の電圧が閾値電圧以下になると出力を変化させ、出力低下検出信号を出力する。
ディレイ時間制御回路３３は、Ｄ−ＦＦ１、Ｄ−ＦＦ２およびＤ−ＦＦ３と、遅延回路５０および５１と、トランジスタＴｒ１およびＴｒ２と、容量素子Ｃ１２と、抵抗Ｒ１１と、を有する。Ｄ−ＦＦ１は、ＯＰ３からの出力低下検出信号に応じて出力を立ち上げ、それに応じてＤ−ＦＦ２は、１ショットパルスを発生する。Ｄ−ＦＦ２は、／Ｑが遅延回路５０を介してリセット端子に入力され、処理状態に復帰するので、１ショットパルスのパルス幅は遅延回路５０の遅延量により決定される。Ｄ−ＦＦ３および遅延回路５１は、出力電流が再び閾値を上回ると、Ｄ−ＦＦ１をリセットする動作を行う。なお、Ｄ−ＦＦ１をリセットする動作は、ＯＰ３の出力を使用せずに、出力電流を別の閾値電圧と比較することにより発生した信号により行うようにしてもよい。
上記の１ショットパルスが発生すると、Ｔｒ１が導通し、Ｔｒ２が遮断する。これにより、Ｃ１２が高い電圧に充電された状態になる。１ショットパルスが終了すると、Ｔｒ１が遮断し、Ｔｒ２が導通するので、Ｃ１２に充電された電化がＴｒ２および抵抗Ｒ１１を介して放電し、Ｃ１の電圧は徐々に低下する。Ｃ１２の電圧が、ディレイ時間制御信号である。
ディレイ回路２２は、２個のインバータＩｎｖ１およびＩｎｖ２と、ｐ型ディプリーショントランジスタＴｒ３と、容量Ｃ１３と、で形成される。Ｔｒ３は、ゲートにディレイ時間制御信号が印加され、ディレイ時間制御信号の電圧が高い時には高い抵抗値を有し、ディレイ時間制御信号の電圧が低い時には低い抵抗値を有する抵抗として機能する。言い換えれば、ディレイ時間制御信号の電圧が高い時にはＩｎｖ１の出力の負荷が大きく、ディレイ回路２２の遅延時間が長くなり、ディレイ時間制御信号の電圧が低い時にはＩｎｖ１の出力の負荷が小さく、ディレイ回路２２の遅延時間が短い。このようにして、ディレイ時間制御信号の電圧に応じた遅延が行われる。なお、出力電流低下が検出されない時には、ディレイ時間制御信号はゼロであり、ディレイ回路２２の遅延時間は長い。
第１実施形態では、高負荷の時には連続モード制御が行われ、負荷が低下した軽負荷状態で不連続モード制御に切り替わる。出力電流低下検出器３２が出力電流の低下を判定する閾値は、インダクタＬの電流が反転するかどうかが切り替わる閾値に設定する事が望ましい。以下、その計算方法を説明する。
インダクタＬの電流ＩLの変化分ΔＩLは、次の式で表される。
ΔＩL＝ＶIN＊Ｄｕｔｙ／（Ｌ＊ｆSW）
不連続モードに切り替わるのは出力電流ＩOUTがΔＩLより小さくなる場合であるため、ＩOUTがΔＩL＝ＶIN＊Ｄｕｔｙ／（Ｌ＊ｆSW）より小さい時に出力電流低下と判定されるように、閾値電圧を設定する。
ディレイ回路２２によるディレイ時間およびディレイ時間制御信号は、負荷電流が変化した後の電圧変動が最も小さくなるように設定することが望ましい。設定する方法としては、シミュレーションにより電圧変動を確認する方法と、実測により電圧変動を確認に、その電圧変動が最小になるようにディレイ時間を設定する。
図１４は、第２実施形態の同期整流コンバータの構成を示す図である。
第１実施形態の同期整流コンバータでは、各部をアナログ回路で実現したが、制御に関係する部分はデジタル処理により実現することも可能である。第２実施形態では、電流センサ３０のアナログ出力をデジタル信号に変換するＡ／Ｄ変換器６０を設ける。さらに、第２実施形態では、フィードバック制御回路２０Ａ、ディレイ回路２２Ａ、同期整流リセット回路２３Ａ、ＰＷＭ信号発生回路２４Ａ、電流値平均化回路３１Ａ、出力電流低下検出器３２Ａ、ディレイ時間制御回路３３Ａを、デジタル処理回路で実現する。図１４において、破線で囲った部分がデジタル処理で実現される部分で、例えばＤＳＰ(Digital Signal Processor)等で実現される。
図１５は、上記のデジタル処理のシーケンスを示すフローチャートである。
ステップＳ１１では、Ａ／Ｄ変換器６０により、出力電流のＡ／Ｄ変換が行われる。
ステップＳ１２では、デジタル出力電流の平均化処理を行い、平均化した出力電流を算出する。
ステップＳ１３では、平均化した出力電流が閾値を超えているか判定し、超えていれば反転信号のディレイは固定値で行うので、Ｓ１１に戻り、閾値以下の場合にはステップＳ１４に進む。
ステップＳ１４では、ディレイ設定値レジスタＲＧからディレイ設定値を読み込む。
ステップＳ１５では、反転電流を検出してからのディレイ時間を生成する。
ステップＳ１６では、生成したディレイ時間に基づいて同期整流リセット処理を行い、ＳＷ２をオフする。
次に、第２実施形態で使用するＡ／Ｄ変換器６０の望ましい特性について説明する。
出力電流を検出するＡ／Ｄ変換器６０は、出力電流の変化を即座に検出できることが必要である。出力電流の最大変化量は、通常電源の仕様としてｄｉ／ｄｔが定義される。このｄｉ／ｄｔに対して、変化量を検出するには、ｄｉ／ｄｔで示される周波数成分１／ｄｔに対して倍のサンプリング周波数が必要になる。この時の周波数は１／ｄｔとなる。ここで、ｄｔは、出力電流が最大変化する時の時間とする。
また、出力電流に含まれるスイッチング周波数ｆswの成分以上に対しては、負荷急変応答に対応する必要が無いため、それ以下の周波数とする。
以上のことから、Ａ／Ｄ変換器６０のサンプリング周波数Ｆsampleは、
１／ｄｔ≦Ｆsample≦ｆsw
となる。
以上、実施形態を説明したが、各種の変形例が可能であるのは言うまでもない。例えば、例示した回路は一例であり、同様の機能を実現できるものであればどのようなものでもよい。
以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明および技術に適用する発明の概念の理解を助ける目的で記載されたものである。特に記載された例や条件は発明の範囲を制限することを意図するものではなく、明細書のそのような例の構成は発明の利点および欠点を示すものではない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神および範囲を逸脱することなく行えることが理解されるべきである。
１１、１２ 入力端子
１３、１４ 出力端子
１５ 制御回路
１６ センサ
２０ フィードバック制御回路
２１ 電流反転検出回路
２２ ディレイ回路
２３ 同期整流リセット回路
２４ ＰＷＭ信号発生回路
３０ 電流センサ
３１ 電流値平均化回路
３２ 出力電流低下検出器
３３ ディレイ時間制御回路
Ｌ インダクタ
ＳＷ１ 第１（主）スイッチング素子
ＳＷ２ 第２（同期整流）スイッチング素子
Ｃ 容量素子

Claims (5)

  1. 誘導素子と、
    前記誘導素子の一端と入力端子の一端との間に接続された第１スイッチング素子と、
    前記誘導素子の一端と入力端子の他端との間に接続された第２スイッチング素子と、
    前記誘導素子の他端と入力端子の他端との間に接続された容量素子と、
    前記誘導素子と前記容量素子の接続ノードの電圧を検出し、検出した電圧に基づいて前記第１スイッチング素子および前記第２スイッチング素子を交互に導通させる制御信号を出力する制御回路と、
    前記第２スイッチング素子から前記誘導素子に供給する電流の方向の反転を検出し、反転信号を出力する電流反転検出回路と、
    前記反転信号を遅延して遅延反転信号を出力する遅延回路と、
    前記遅延反転信号に応じて、前記第２スイッチング素子を遮断状態にするように前記制御信号を変化させる同期整流リセット回路と、
    前記誘導素子と前記容量素子の接続ノードから負荷に供給する出力電流の低下を検出し、出力電流低下検出信号を出力する軽負荷状態検出部と、
    前記出力電流低下検出信号の発生から徐々に値が低下する遅延制御信号を発生する遅延制御回路と、を有し、
    前記遅延回路は、前記遅延制御信号の値に応じて前記遅延反転信号の遅延量を変化させる、ことを特徴とする同期整流コンバータ。
  2. 前記軽負荷状態検出部は、前記出力電流が、前記誘導素子を流れる電流の変化分より小さくなる時に、前記出力電流低下検出信号を出力する請求項１に記載の同期整流コンバータ。
  3. 前記制御回路、前記遅延回路、前記同期整流リセット回路および前記遅延制御回路は、ＤＳＰにより実現される請求項１または２に記載の同期整流コンバータ。
  4. 誘導素子と、前記誘導素子の一端と入力端子の一端との間に接続された第１スイッチング素子と、前記誘導素子の一端と入力端子の他端との間に接続された第２スイッチング素子と、前記誘導素子の他端と入力端子の他端との間に接続された容量素子と、を有し、前記誘導素子と前記容量素子の接続ノードの電圧を検出し、検出した電圧に基づいて前記第１スイッチング素子および前記第２スイッチング素子を交互に導通させる同期整流コンバータの制御方法であって、
    前記第２スイッチング素子から前記誘導素子に供給する電流の方向の反転を検出し、
    前記反転の検出後、遅延して前記第２スイッチング素子を遮断状態にし、
    前記誘導素子と前記容量素子の接続ノードから負荷に供給する出力電流の低下を検出し、
    前記出力電流の低下検出からの時間に応じて、前記反転の検出から前記第２スイッチング素子を遮断状態にするまでの遅延量を変化させる、ことを特徴とする同期整流コンバータの制御方法。
  5. 前記出力電流の低下は、前記出力電流が、前記誘導素子を流れる電流の変化分より小さくなる時に検出する請求項４に記載の同期整流コンバータの制御方法。
JP2014028549A 2014-02-18 2014-02-18 同期整流コンバータおよび同期整流コンバータの制御方法 Expired - Fee Related JP6248680B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014028549A JP6248680B2 (ja) 2014-02-18 2014-02-18 同期整流コンバータおよび同期整流コンバータの制御方法
US14/587,785 US9559593B2 (en) 2014-02-18 2014-12-31 Synchronous rectification converter and control method of synchronous rectification converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014028549A JP6248680B2 (ja) 2014-02-18 2014-02-18 同期整流コンバータおよび同期整流コンバータの制御方法

Publications (2)

Publication Number Publication Date
JP2015154676A JP2015154676A (ja) 2015-08-24
JP6248680B2 true JP6248680B2 (ja) 2017-12-20

Family

ID=53798996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014028549A Expired - Fee Related JP6248680B2 (ja) 2014-02-18 2014-02-18 同期整流コンバータおよび同期整流コンバータの制御方法

Country Status (2)

Country Link
US (1) US9559593B2 (ja)
JP (1) JP6248680B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014107545A1 (de) * 2014-05-28 2015-12-03 Phoenix Contact Gmbh & Co. Kg Energieversorgungsgerät
DE102015105476A1 (de) * 2015-04-10 2016-10-13 Abb Schweiz Ag Verfahren und Vorrichtung zur Energieversorgung einer Niederspannungslast
JP2017158301A (ja) * 2016-03-01 2017-09-07 矢崎総業株式会社 スイッチング電源装置及びスイッチング電源制御方法
EP3410825B1 (en) * 2017-05-30 2021-01-13 Helvar Oy Ab Method and circuit for efficient and accurate driving of leds on both high and low currents
JP6930260B2 (ja) * 2017-07-13 2021-09-01 住友電気工業株式会社 直流電圧変換回路及びその制御方法
KR102626874B1 (ko) * 2018-10-25 2024-01-18 삼성전자주식회사 부스트 컨버터의 내부 조건에 기초하여 부하 전류의 세기를 추정하기 위한 전자 회로

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3280615B2 (ja) * 1998-02-18 2002-05-13 ティーディーケイ株式会社 スイッチング電源装置
JP4651977B2 (ja) * 2004-06-25 2011-03-16 富士通セミコンダクター株式会社 Ｄｃ−ｄｃコンバータの制御回路、およびその制御方法
TW200608708A (en) * 2004-08-26 2006-03-01 Richtek Techohnology Corp Current-mode control converter with fixed frequency, and method thereof
JP4710749B2 (ja) * 2006-07-28 2011-06-29 富士電機システムズ株式会社 Ｄｃ−ｄｃコンバータの制御回路及び方法
JP2010088108A (ja) * 2008-09-08 2010-04-15 Elpida Memory Inc Ｄｌｌ回路及びその制御方法
JP5087109B2 (ja) * 2010-06-18 2012-11-28 トヨタ自動車株式会社 電圧変換回路装置
JP2012070589A (ja) * 2010-09-27 2012-04-05 Sanken Electric Co Ltd スイッチング電源装置
US8471630B2 (en) * 2010-11-29 2013-06-25 Realtek Semiconductor Corp. Fast settling reference voltage buffer and method thereof
JP5320424B2 (ja) * 2011-03-24 2013-10-23 株式会社東芝 Ｄｃ−ｄｃ変換器制御装置およびｄｃ−ｄｃ変換器
US8917073B2 (en) * 2012-11-02 2014-12-23 Monolithic Power Systems, Inc. Cot converter with controlled frequency and associated method

Also Published As

Publication number Publication date
US20150236590A1 (en) 2015-08-20
US9559593B2 (en) 2017-01-31
JP2015154676A (ja) 2015-08-24

Similar Documents

Publication Publication Date Title
JP6248680B2 (ja) 同期整流コンバータおよび同期整流コンバータの制御方法
JP5422922B2 (ja) 同期整流型ｄｃ−ｄｃコンバータの逆流防止回路
JP4527480B2 (ja) Ｄｃ−ｄｃコンバータにおける電力効率を最適化する方法および回路
TWI489777B (zh) 開關調節器、其控制電路及其控制方法
US7538526B2 (en) Switching regulator, and a circuit and method for controlling the switching regulator
JP5326421B2 (ja) Ｄｃ−ｄｃコンバータの異常電流防止回路
JP5211959B2 (ja) Ｄｃ−ｄｃコンバータ
JP4629648B2 (ja) コンパレータ方式ｄｃ−ｄｃコンバータ
KR101379047B1 (ko) 다상 비반전 벅 부스트 전압 컨버터
JP6039327B2 (ja) スイッチング電源装置
JP6209022B2 (ja) スイッチングレギュレータ
JP4841329B2 (ja) Ｄｃ−ｄｃコンバータ
JP4734382B2 (ja) Ｄｃ−ｄｃコンバータ用集積回路
JP2000092824A (ja) スイッチングレギュレータおよびｌｓｉシステム
JP2009247202A (ja) Ｄｃ−ｄｃシステムのための逆電流低減技法
JP2017212797A (ja) 同期整流型のｄｃ／ｄｃコンバータおよびそのコントローラ、制御方法ならびに電子機器
JP5510572B2 (ja) Ｄｃ−ｄｃコンバータの異常電流防止回路
JP4548100B2 (ja) Ｄｃ−ｄｃコンバータ
JP2013150515A (ja) 降圧スイッチングレギュレータおよびその制御回路、制御方法、それを用いた電子機器
JP2005160224A (ja) 電力変換装置
JP5287261B2 (ja) Ｄｃ−ｄｃコンバータ
JP2009225642A (ja) 電源装置および半導体集積回路装置
JP2007135287A (ja) Ｄｃ−ｄｃコンバータ
JP6912300B2 (ja) スイッチングレギュレータ
JP5034750B2 (ja) 電源制御回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171106

R150 Certificate of patent or registration of utility model

Ref document number: 6248680

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees