JP2002057422A - Electronic apparatus - Google Patents
Electronic apparatusInfo
- Publication number
- JP2002057422A JP2002057422A JP2000242392A JP2000242392A JP2002057422A JP 2002057422 A JP2002057422 A JP 2002057422A JP 2000242392 A JP2000242392 A JP 2000242392A JP 2000242392 A JP2000242392 A JP 2000242392A JP 2002057422 A JP2002057422 A JP 2002057422A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- wiring
- bypass capacitor
- wiring pattern
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は電子装置に関し、特
に電子装置のノイズを低減するフィルタ回路の改良に関
する。[0001] 1. Field of the Invention [0002] The present invention relates to an electronic device, and more particularly to an improvement of a filter circuit for reducing noise of the electronic device.
【０００２】[0002]
【従来の技術】電子装置は、今日、配線基板に、電子部
品が搭載されるとともに、該電子部品の接続端子と導通
するグランドパターンとワイヤ状の配線パターンが形成
されたものが広く普及している。2. Description of the Related Art Today, an electronic device in which an electronic component is mounted on a wiring board and a ground pattern and a wire-like wiring pattern which are electrically connected to a connection terminal of the electronic component is widely used. I have.
【０００３】また、電子部品からの放射性、伝導性のノ
イズを防止する技術として、ノイズの出力端となる電源
端子近傍、あるいは信号端子近傍で、配線パターンとグ
ランドパターン間をバイパスコンデンサにより接続して
フィルタ回路を形成し、ノイズを減じることが行われて
いる。As a technique for preventing radiated or conductive noise from electronic components, a bypass capacitor is connected between a wiring pattern and a ground pattern in the vicinity of a power supply terminal or a signal terminal serving as a noise output terminal. It has been practiced to form a filter circuit to reduce noise.
【０００４】図７はかかる技術を適用した電子装置の代
表例を示すもので、配線基板８００の上に電子部品とし
てＣＰＵ８０１と電源レギュレータ８０５とが搭載さ
れ、配線基板８００の表面にはこれらの各接続端子８０
２，８０３（ＣＰＵについてのみ図示）と導通するワイ
ヤ状の配線パターン８０６，８０７が形成されるととも
にグランドパターン８０８が形成される。配線パターン
８０６，８０７はＣＰＵ８０１と電源レギュレータ８０
５を接続する第１の配線パターン８０６、電源レギュレ
ータ８０５と大本の電源回路の間を接続する第２の配線
パターン８０７である。FIG. 7 shows a typical example of an electronic device to which such a technique is applied. A CPU 801 and a power regulator 805 are mounted as electronic components on a wiring board 800, and these components are mounted on the surface of the wiring board 800. Connection terminal 80
2, 803 (shown only for the CPU) are formed, and a ground pattern 808 is formed. The wiring patterns 806 and 807 are composed of the CPU 801 and the power regulator 80.
5 and a second wiring pattern 807 connecting between the power supply regulator 805 and the main power supply circuit.
【０００５】図例では前記バイパスコンデンサは３つ設
けられ、第１のバイパスコンデンサ８０９は、ＣＰＵ８
０１の接続端子８０２の近傍で第１の配線パターン８０
６とグランドパターン８０８とを接続しており、第２の
バイパスコンデンサ８１０は、電源レギュレータ８０５
の出力側の接続端子の近傍で第１の配線パターン８０６
とグランドパターン８０８とを接続している。また、第
３のバイパスコンデンサ８１１は電源レギュレータ８０
５の入力側の接続端子の近傍で第２の配線パターン８０
７とグランドパターン８０８とを接続している。In the illustrated example, three bypass capacitors are provided, and a first bypass capacitor 809 is connected to the CPU 8.
The first wiring pattern 80 near the connection terminal 802 of FIG.
6 and the ground pattern 808, and the second bypass capacitor 810 is connected to the power regulator 805.
Near the connection terminal on the output side of the first wiring pattern 806
And the ground pattern 808 are connected. The third bypass capacitor 811 is connected to the power regulator 80
5, the second wiring pattern 80 near the connection terminal on the input side.
7 and the ground pattern 808 are connected.
【０００６】図８はこれらバイパスコンデンサ８０９〜
８１１、配線パターン８０６により形成されるフィルタ
回路の等価回路を示すもので、ＣＰＵ８０１と電源レギ
ュレータ８０５間に注目すると、高周波信号に対して配
線パターン８０６がインダクタとして作用し、π型のフ
ィルタ回路が形成される（第１従来例）。FIG. 8 shows these bypass capacitors 809 to 809.
811 shows an equivalent circuit of a filter circuit formed by the wiring pattern 806. When attention is paid between the CPU 801 and the power regulator 805, the wiring pattern 806 acts as an inductor for a high-frequency signal, and a π-type filter circuit is formed. (First conventional example).
【０００７】２０００年電子情報通信学会総合大会予稿
集Ｂ−４−６６には、電源プレーン層とグランドプレー
ン層を有する多層の配線基板にＶＬＳＩを搭載した電子
装置のノイズ低減技術が示されている。図９はこの電子
装置を示すもので、配線基板は電源プレーン層とグラン
ドプレーン層を有し、ＣＰＵ８０１Ａの２つの電源端子
８０２ａ，８０２ｂに給電する配線パターン８１２は、
略Ｌ字形で、電源端子８０２ａ，８０２ｂを順次、通る
１本のワイヤ状になっており、電源端子８０２ａと電源
端子８０２ｂとをつなぐ横線路８１２１の図中左端部か
ら、縦線路８１２２が、電源プレーン層に通じるスルー
ホールパターン８１３に伸びている。また、ＣＰＵ８０
１Ａのグランド端子８０３ａ，８０３ｂはグランドプレ
ーン層に通じるスルーホールパターン８１４，８１５と
導通している。[0007] Proceedings of the 2000 IEICE General Conference B-4-66 show a noise reduction technique for an electronic device in which a VLSI is mounted on a multilayer wiring board having a power plane layer and a ground plane layer. . FIG. 9 shows this electronic device. The wiring board has a power plane layer and a ground plane layer, and a wiring pattern 812 for supplying power to two power terminals 802a and 802b of the CPU 801A includes:
The wire is approximately L-shaped, and has a wire shape that sequentially passes through the power terminals 802a and 802b. From the left end of the horizontal line 8121 connecting the power terminals 802a and 802b, the vertical line 8122 It extends to a through-hole pattern 813 communicating with the plane layer. Also, the CPU 80
The 1A ground terminals 803a and 803b are electrically connected to through-hole patterns 814 and 815 that communicate with the ground plane layer.
【０００８】バイパスコンデンサは３つ設けられ、第
１、第２のバイパスコンデンサ８１９，８２０は、各電
源端子８０２ａ，８０２ｂの近傍で配線パターン８１２
と、グランドプレーン層に通じるスルーホールパターン
８１６，８１７とを接続している。第３のバイパスコン
デンサ８２１は、電源プレーン層に通じるスルーホール
パターン８１３の近傍で、配線パターン８１２と、グラ
ンドプレーン層に通じるスルーホールパターン８１８と
を接続している。[0008] Three bypass capacitors are provided, and the first and second bypass capacitors 819 and 820 are connected to the wiring patterns 812 near the power supply terminals 802a and 802b.
And through hole patterns 816 and 817 communicating with the ground plane layer. The third bypass capacitor 821 connects the wiring pattern 812 and the through hole pattern 818 to the ground plane layer in the vicinity of the through hole pattern 813 to the power plane layer.
【０００９】図１０はこれらバイパスコンデンサ８１９
〜８２１、配線パターン８１２により形成されるフィル
タ回路の等価回路を示すもので、一方のノイズ源８０４
ｂからは１段のπ型の回路であるが、他方のノイズ源８
０４ａからはπ型の回路が２段になっており、ノイズ低
減効果の向上を図っている（第２従来例）。FIG. 10 shows these bypass capacitors 819.
821, an equivalent circuit of a filter circuit formed by the wiring pattern 812, and one noise source 804
b is a one-stage π-type circuit, but the other noise source 8
From 04a, a two-stage π-type circuit is provided to improve the noise reduction effect (second conventional example).
【００１０】[0010]
【発明が解決しようとする課題】しかしながら、前記第
１従来例では、インダクタとして作用する配線パターン
８０６，８０７は電子部品８０１，８０５のレイアウト
で略決定してしまい、フィルタ回路の周波数特性はあま
り自由度がなく、十分にノイズ低減効果を得ることが困
難である。このため、ノイズ低減効果をも十分に考慮し
て電子部品８０１，８０５のレイアウトおよび配線パタ
ーン８０６，８０７のレイアウトを行うとすれば、複雑
な電子装置では最適化に手間がかかる。However, in the first conventional example, the wiring patterns 806 and 807 acting as inductors are substantially determined by the layout of the electronic components 801 and 805, and the frequency characteristics of the filter circuit are not so flexible. It is difficult to obtain a sufficient noise reduction effect. For this reason, if the layout of the electronic components 801 and 805 and the layout of the wiring patterns 806 and 807 are performed with sufficient consideration of the noise reduction effect, it takes time to optimize a complicated electronic device.
【００１１】前記第２従来例では一方の電源端子８０２
ｂの近傍に設けた第２のバイパスコンデンサ８２０によ
り他方の電源端子８０２ａを出力端とするノイズ源８０
４ａに対してバイパスコンデンサ８１９，８２０が２段
に挿入されるとともに、給電端であるスルーホール８１
３を比較的自由に配置できるので一定のノイズ低減効果
を奏するとはいえ、適用が多層配線基板に限定され一般
的ではない。すなわち、配線基板が片面基板や両面基板
である電子装置に適用しようとすると、フィルタ回路の
周波数特性が結局、給電端としての電源レギユレータの
配置によって決まってしまい必ずしも十分ではない。In the second conventional example, one power supply terminal 802 is provided.
b, a noise source 80 having the other power supply terminal 802a as an output terminal by a second bypass capacitor 820 provided near
4a, bypass capacitors 819 and 820 are inserted in two stages, and a through hole 81 serving as a power supply end is provided.
3 can be arranged relatively freely, so that a certain noise reduction effect can be achieved, but the application is limited to a multilayer wiring board and is not common. In other words, when the wiring board is applied to an electronic device having a single-sided board or a double-sided board, the frequency characteristics of the filter circuit are ultimately determined by the arrangement of the power supply regulator as the power supply terminal, which is not always sufficient.
【００１２】本発明は前記実情に鑑みなされたもので、
高いノイズ低減効果の得られる電子装置を提供すること
を目的とする。The present invention has been made in view of the above circumstances,
An object of the present invention is to provide an electronic device capable of achieving a high noise reduction effect.
【００１３】[0013]
【課題を解決するための手段】請求項１記載の発明で
は、配線基板に、電子部品が搭載されるとともに、該電
子部品の接続端子と導通するグランドパターンとワイヤ
状の配線パターンが形成されてなり、かつ、前記接続端
子の近傍で前記グランドパターンと前記配線パターンと
を接続するバイパスコンデンサを設けて、インダクタと
して作用する前記配線パターンと前記バイパスコンデン
サとにより、前記電子部品で発生するノイズを除去する
フィルタ回路を形成した電子装置において、該フィルタ
回路には、前記バイパスコンデンサとは別の位置で前記
グランドパターンと前記配線パターンとを接続する別の
バイパスコンデンサを設ける。According to the first aspect of the present invention, an electronic component is mounted on a wiring board, and a ground pattern and a wire-like wiring pattern that are electrically connected to connection terminals of the electronic component are formed. And a bypass capacitor connecting the ground pattern and the wiring pattern is provided near the connection terminal, and the noise generated in the electronic component is removed by the wiring pattern and the bypass capacitor acting as an inductor. In the electronic device in which the filter circuit is formed, the filter circuit is provided with another bypass capacitor for connecting the ground pattern and the wiring pattern at a position different from the bypass capacitor.
【００１４】別のバイパスコンデンサを設け、該バイパ
スコンデンサの配線パターンとの接続位置を適宜調整す
ることで、フィルタ回路の周波数特性を所望の特性に調
整することができ、良好なノイズ低減効果を得ることが
できる。電子部品や配線パターンのレイアウト変更を伴
わないので、開発期間が長期化することがない。By providing another bypass capacitor and appropriately adjusting the connection position of the bypass capacitor with the wiring pattern, the frequency characteristic of the filter circuit can be adjusted to a desired characteristic, and a good noise reduction effect can be obtained. be able to. Since the layout of electronic components and wiring patterns is not changed, the development period is not lengthened.
【００１５】請求項２記載の発明では、請求項１の発明
の構成において、前記グランドパターンをワイヤ状とす
る。According to a second aspect of the present invention, in the configuration of the first aspect, the ground pattern has a wire shape.
【００１６】グランドパターンをワイヤ状とすることで
フィルタ回路にはグランド側にも実質的にインダクタが
挿入されることになり、さらにノイズ低減効果を高める
ことができる。By forming the ground pattern in a wire shape, an inductor is substantially inserted into the filter circuit also on the ground side, and the noise reduction effect can be further enhanced.
【００１７】請求項３記載の発明では、配線基板に、電
子部品が搭載されるとともに、該電子部品の接続端子と
導通するグランドパターンとワイヤ状の配線パターンが
形成されてなり、かつ、前記接続端子の近傍で前記グラ
ンドパターンと前記配線パターンとを接続するバイパス
コンデンサを設けて、前記インダクタとして作用する前
記配線パターンと前記バイパスコンデンサとにより、前
記電子部品で発生するノイズを除去するフィルタ回路を
形成した電子装置において、複数の前記接続端子に共通
に給電する前記配線パターンを、該配線パターンと導通
する複数の前記接続端子との接続点を実質的に順次通る
１本のワイヤ状とする。前記グランドパターンを、該グ
ランドパターンと導通する複数の前記接続端子との接続
点を実質的に順次通る１本のワイヤ状とする。According to the third aspect of the present invention, the electronic component is mounted on the wiring board, and a ground pattern and a wire-like wiring pattern that are electrically connected to the connection terminals of the electronic component are formed. A bypass capacitor for connecting the ground pattern and the wiring pattern is provided near the terminal, and a filter circuit for removing noise generated in the electronic component is formed by the wiring pattern and the bypass capacitor acting as the inductor. In the electronic device described above, the wiring pattern that commonly supplies power to the plurality of connection terminals is a single wire that substantially sequentially passes through connection points between the plurality of connection terminals that conduct with the wiring pattern. The ground pattern is a single wire that substantially sequentially passes through connection points with the plurality of connection terminals that conduct with the ground pattern.
【００１８】フィルタ回路が多数段の構成となる上、さ
らに、グランドパターンをワイヤ状とすることでフィル
タ回路にはグランド側にも実質的にインダクタが挿入さ
れることになり、ノイズ低減効果を高めることができ
る。The filter circuit has a multi-stage configuration, and furthermore, by forming the ground pattern into a wire shape, an inductor is substantially inserted into the filter circuit also on the ground side, thereby improving the noise reduction effect. be able to.
【００１９】[0019]
【発明の実施の形態】（第１実施形態）図１に本発明の
電子装置の構成を示す。電子装置は、配線基板１０上に
種々の電子部品２１，２２が実装されたもので、説明の
便宜のため、電子部品として扁平で矩形のＣＰＵ２１
と、これに給電する３端子の電源レギュレータ２２のみ
を示している。ＣＰＵ２１と電源レギュレータ２２の間
は、配線基板１０の表面に形成した導電膜の導電パター
ン１１，１２，１３により配線されている。また、配線
基板１０上にはバイパスコンデンサ３１，３２，３３，
４１，４２が実装されており、これら導電パターン１１
〜１３とバイパスコンデンサ３１〜４２により、ＣＰＵ
２１からのノイズを除去するフィルタ回路５１が構成さ
れる。(First Embodiment) FIG. 1 shows the configuration of an electronic device according to the present invention. The electronic device has various electronic components 21 and 22 mounted on a wiring board 10. For the sake of convenience of explanation, a flat and rectangular CPU 21 is used as the electronic component.
And only a three-terminal power supply regulator 22 for supplying power thereto. The wiring between the CPU 21 and the power supply regulator 22 is made by conductive patterns 11, 12, and 13 of a conductive film formed on the surface of the wiring board 10. Also, on the wiring board 10, the bypass capacitors 31, 32, 33,
41 and 42 are mounted, and these conductive patterns 11
13 and the bypass capacitors 31 to 42, the CPU
A filter circuit 51 for removing noise from the filter 21 is configured.
【００２０】前記導電パターン１１〜１３は配線パター
ン１１，１２とグランドパターン１３とからなる。配線
パターン１１，１２はワイヤ状で、一方、グランドパタ
ーン１３は大きな面積を有する島状であり、ワイヤ状の
配線パターン１１，１２が、グランドパターン１３の周
縁から略等間隔をおいてレイアウトされている。The conductive patterns 11 to 13 are composed of wiring patterns 11 and 12 and a ground pattern 13. The wiring patterns 11 and 12 are in the form of wires, while the ground pattern 13 is in the form of an island having a large area. The wiring patterns 11 and 12 are laid out at substantially equal intervals from the periphery of the ground pattern 13. I have.
【００２１】第１の配線パターン１１は一端がＣＰＵ２
１の電源ピン２１１と導通しており、他端が電源レギュ
レータ２２の出力端子と導通している。第２の配線パタ
ーン１２は一端が電源レギュレータ２２の入力端子と導
通しており、他端は電源レギュレータ２２に給電するた
めの図示しない大本の電源回路に伸びている。The first wiring pattern 11 has one end connected to the CPU 2.
One power supply pin 211 is electrically connected, and the other end is electrically connected to the output terminal of the power supply regulator 22. One end of the second wiring pattern 12 is electrically connected to the input terminal of the power supply regulator 22, and the other end extends to a main power supply circuit (not shown) for supplying power to the power supply regulator 22.
【００２２】また、グランドパターン１３はＣＰＵ２１
の直近位置でＣＰＵ２１のグランドピン２１２と導通し
ている。またグランドパターン１３は電源レギュレータ
２２の直近位置で周縁の一部が突出して電源レギュレー
タ２２のグランド端子と導通している。The ground pattern 13 is connected to the CPU 21.
Is electrically connected to the ground pin 212 of the CPU 21 at a position immediately adjacent to. The ground pattern 13 has a part of the periphery protruding at a position immediately adjacent to the power regulator 22 and is electrically connected to the ground terminal of the power regulator 22.
【００２３】配線パターン１１，１２とグランドパター
ン１３とは前記バイパスコンデンサ３１〜４２により接
続してある。第１のバイパスコンデンサ３１は、ＣＰＵ
２１の電源ピン２１１の直近位置で配線パターン１１と
導通し、グランドピン２１２の直近位置でグランドパタ
ーン１３と導通する。第２のバイパスコンデンサ３２
は、電源レギュレータ２２の出力端子と直近位置で配線
パターン１１と導通し、電源レギュレータ２２のグラン
ド端子の直近位置でグランドパターン１３と導通する。
また、第３のバイパスコンデンサ３３は、電源レギュレ
ータ２２の入力端子の直近位置で配線パターン１２と導
通し、電源レギュレータ２２のグランド端子の直近位置
でグランドパターン１３と導通する。The wiring patterns 11, 12 and the ground pattern 13 are connected by the bypass capacitors 31 to 42. The first bypass capacitor 31 has a CPU
The conductive pattern 21 is electrically connected to the wiring pattern 11 at a position immediately adjacent to the power supply pin 211, and is electrically connected to the ground pattern 13 at a position immediately adjacent to the ground pin 212. Second bypass capacitor 32
Is electrically connected to the wiring pattern 11 at a position immediately adjacent to the output terminal of the power regulator 22, and is electrically connected to the ground pattern 13 at a position immediately adjacent to the ground terminal of the power regulator 22.
The third bypass capacitor 33 is electrically connected to the wiring pattern 12 at a position immediately adjacent to the input terminal of the power regulator 22 and is electrically connected to the ground pattern 13 at a position immediately adjacent to the ground terminal of the power regulator 22.
【００２４】他の２つのバイパスコンデンサ４１，４２
は調整用のもので、前記バイパスコンデンサ３１，３２
と同様に配線パターン１１とグランドパターン１３を橋
渡しして、第１のバイパスコンデンサ３１の配置位置と
第２のバイパスコンデンサ３２の配置位置の間に設けら
れる（以下、調整用のバイパスコンデンサ４１，４２
を、ＣＰＵ２１側から第１の調整用のバイパスコンデン
サ４１、第２の調整用のバイパスコンデンサ４２とい
う）。The other two bypass capacitors 41 and 42
Are for adjustment, and the bypass capacitors 31, 32
In the same manner as described above, the wiring pattern 11 and the ground pattern 13 are bridged and provided between the arrangement position of the first bypass capacitor 31 and the arrangement position of the second bypass capacitor 32 (hereinafter, bypass capacitors 41 and 42 for adjustment).
Are referred to as a first adjustment bypass capacitor 41 and a second adjustment bypass capacitor 42 from the CPU 21 side).
【００２５】また、配線パターン１１はワイヤ状なので
高周波数域のノイズに対してインダクタとして作用す
る。Further, since the wiring pattern 11 has a wire shape, it acts as an inductor against noise in a high frequency range.
【００２６】図２はフィルタ回路５１の等価回路を示す
もので、前記配線パターン１１のうち、第１のバイパス
コンデンサ３１の接続点と第１の調整用バイパスコンデ
ンサ４１の接続点で区画される第１の線路１１１が第１
のインダクタ１１１であり、第１の調整用バイパスコン
デンサ４１の接続点と第２の調整用バイパスコンデンサ
４２の接続点で区画される第２の線路１１２が第２のイ
ンダクタ１１２であり、第２の調整用バイパスコンデン
サ４２の接続点と第２のバイパスコンデンサ３２の接続
点で区画される第３の線路１１３が第３のインダクタ１
１３である。FIG. 2 shows an equivalent circuit of the filter circuit 51, which is defined by a connection point of the first bypass capacitor 31 and a connection point of the first adjustment bypass capacitor 41 in the wiring pattern 11. The first line 111 is the first
The second line 112 defined by the connection point of the first adjustment bypass capacitor 41 and the connection point of the second adjustment bypass capacitor 42 is the second inductor 112, The third line 113 defined by the connection point of the adjustment bypass capacitor 42 and the connection point of the second bypass capacitor 32 is the third inductor 1
Thirteen.
【００２７】このように、フィルタ回路５１は、ノイズ
源５０からみると、π型のフィルタが３段に接続された
ものと等価であり、第１、第２の調整用バイパスコンデ
ンサ４２の配置に応じて各線路１１１〜１１３の長さＬ
1 ，Ｌ2 ，Ｌ3 が変わり、そのインダクタンスが変わる
ので、フィルタ回路５１の周波数特性を調整できる。し
かも、ＣＰＵ２１や電源レギュレータ２２、導電パター
ン１１〜１３のレイアウト変更を伴わないから、所望の
周波数特性を得るのが容易であり、開発期間の短縮を図
ることができる。As described above, when viewed from the noise source 50, the filter circuit 51 is equivalent to a π-type filter connected in three stages, and the arrangement of the first and second adjustment bypass capacitors 42 The length L of each line 111-113 according to
Since 1, L2 and L3 change and their inductance changes, the frequency characteristics of the filter circuit 51 can be adjusted. In addition, since the layout of the CPU 21, the power supply regulator 22, and the conductive patterns 11 to 13 is not changed, it is easy to obtain a desired frequency characteristic, and the development period can be shortened.
【００２８】（第２実施形態）本発明の第２の実施形態
を図３に示す。第１実施形態において導電パターンを別
の構成に代えたもので、図中、第１実施形態と同じ番号
を付した部分は第１実施形態と実質的に同じ作動をする
ので、第１実施形態との相違点を中心に説明する。(Second Embodiment) FIG. 3 shows a second embodiment of the present invention. In the first embodiment, the conductive pattern is replaced with another configuration. In the figure, portions denoted by the same reference numerals as those in the first embodiment perform substantially the same operations as those in the first embodiment. The following description focuses on the differences from FIG.
【００２９】配線パターン１１とグランドパターン１４
はいずれもワイヤ状で、所定間隔をおいてレイアウトさ
れている。Wiring pattern 11 and ground pattern 14
Are wire-shaped and are laid out at predetermined intervals.
【００３０】本実施形態ではグランドパターン１４をワ
イヤ状としたことで、フィルタ回路５１Ａがグランド側
の配線にもインダクタを有することとなる。図４はフィ
ルタ回路５１Ａの等価回路を示すもので、前記グランド
パターン１４のうち、第１のバイパスコンデンサ３１の
接続点と第１の調整用バイパスコンデンサ４１の接続点
で区画される第１の線路１４１が第４のインダクタ１４
１であり、第１の調整用バイパスコンデンサ４１の接続
点と第２の調整用バイパスコンデンサ４２の接続点で区
画される第２の線路１４２が第５のインダクタ１４２で
あり、第２の調整用バイパスコンデンサ４２の接続点と
第２のバイパスコンデンサ３２の接続点で区画される第
３の線路１４３が第６のインダクタ１４３である。In the present embodiment, since the ground pattern 14 is formed in a wire shape, the filter circuit 51A also has an inductor in the wiring on the ground side. FIG. 4 shows an equivalent circuit of the filter circuit 51A. A first line defined by a connection point of the first bypass capacitor 31 and a connection point of the first adjustment bypass capacitor 41 in the ground pattern 14. 141 is the fourth inductor 14
1, the second line 142 defined by the connection point of the first adjustment bypass capacitor 41 and the connection point of the second adjustment bypass capacitor 42 is a fifth inductor 142, A third line 143 defined by a connection point of the bypass capacitor 42 and a connection point of the second bypass capacitor 32 is a sixth inductor 143.
【００３１】グランド側の配線にもインダクタンスを有
する事により、さらに高いノイズ低減効果を得ることが
できる。By providing the wiring on the ground side with an inductance, a higher noise reduction effect can be obtained.
【００３２】なお、フィルタ回路５１Ａのグランド側に
も等価的にインダクタが挿入されるので、グランド電位
の安定性を確保すべくバイパスコンデンサ３１〜４２は
大きめの静電容量のものを用いるのがよい。Since an inductor is equivalently inserted on the ground side of the filter circuit 51A, it is preferable to use a bypass capacitor 31-42 having a relatively large capacitance in order to secure the stability of the ground potential. .
【００３３】なお、前記各実施形態において調整用のバ
イパスコンデンサは２つ設けているが、必ずしもこれに
限定されるものではなく、１つでもよいし、３つ以上で
もよい。In the above embodiments, two bypass capacitors for adjustment are provided. However, the present invention is not limited to this, and one or three or more bypass capacitors may be provided.
【００３４】また、配線基板が片面基板ではなく両面基
板や多層配線基板の電子装置にも適用することもでき
る。Further, the present invention can be applied to an electronic device in which the wiring substrate is not a single-sided substrate but a double-sided substrate or a multilayer wiring substrate.
【００３５】（第３実施形態）本発明の第３の実施形態
を図５に示す。配線基板１０Ａは両面基板または多層基
板が用いられる。ＣＰＵ２１Ａと図示しない電源レギュ
レータの間を配線する導電パターン１５，１６は配線パ
ターン１５とグランドパターン１６とからなる。いずれ
もワイヤ状で、略Ｌ字の形状を与えられている。配線パ
ターン１５はＣＰＵ２１Ａが固定される配線基板１０Ａ
の最上層に形成され、グランドパターン１６は配線パタ
ーン１５形成層とは異なる層に形成されている。配線パ
ターン１５とグランドパターン１６とは所定間隔をおい
てレイアウトされている。(Third Embodiment) FIG. 5 shows a third embodiment of the present invention. As the wiring board 10A, a double-sided board or a multilayer board is used. The conductive patterns 15 and 16 for wiring between the CPU 21A and the power supply regulator (not shown) include a wiring pattern 15 and a ground pattern 16. Each of them has a wire shape and is given a substantially L-shape. The wiring pattern 15 is a wiring board 10A to which the CPU 21A is fixed.
And the ground pattern 16 is formed in a layer different from the wiring pattern 15 forming layer. The wiring pattern 15 and the ground pattern 16 are laid out at a predetermined interval.
【００３６】配線パターン１５、グランドパターン１６
の横線路１５１，１６１は、矩形のＣＰＵ２１Ａの辺と
略平行しており、配線パターン横線路１５１の両端から
ＣＰＵ２１Ａ側に突出する突出部にてＣＰＵ２１Ａの２
つの電源ピン２１１ａ，２１１ｂと導通している。Wiring pattern 15, ground pattern 16
The horizontal lines 151 and 161 are substantially parallel to the sides of the rectangular CPU 21A, and project from both ends of the wiring pattern horizontal line 151 toward the CPU 21A.
It is electrically connected to the two power pins 211a and 211b.
【００３７】一方、グランドパターン１６はＣＰＵ２１
Ａと近接する２か所でスルーホールパターン１７１，１
７２と配線基板１０Ａを貫通するスルーホールを介して
ＣＰＵ２１Ａの２つのグランドピン２１２ａ，２１２ｂ
と導通している。On the other hand, the ground pattern 16 is
A through hole patterns 171, 1 at two places close to A
72 and two ground pins 212a and 212b of the CPU 21A through through holes passing through the wiring board 10A.
It is conducting.
【００３８】また、配線パターン１５、グランドパター
ン１６の縦線路１５２，１６２は前記電源レギュレータ
に向かって伸びている。The vertical lines 152 and 162 of the wiring pattern 15 and the ground pattern 16 extend toward the power regulator.
【００３９】配線パターン１５とグランドパターン１６
とはバイパスコンデンサ３４，３５，３６により接続さ
れている。第１のバイパスコンデンサ３４は、ＣＰＵ２
１Ａの第１の電源ピン２１１ａの直近位置で、配線パタ
ーン１５と導通し、ＣＰＵ２１Ａの第１のグランドピン
２１２ａの直近位置で、グランドパターン１６と導通し
ている。第２のバイパスコンデンサ３５は、ＣＰＵ２１
Ａの第２の電源ピン２１１ｂの直近位置で、配線パター
ン１５と導通し、ＣＰＵ２１Ａの第２のグランドピン２
１２ｂの直近位置で、グランドパターン１６と導通して
いる。第３のバイパスコンデンサ３６は、配線パターン
縦線路１５２とその途中で導通し、グランドパターン縦
線路１６２とその途中で導通している。Wiring pattern 15 and ground pattern 16
Are connected by bypass capacitors 34, 35 and 36. The first bypass capacitor 34 is connected to the CPU 2
It is electrically connected to the wiring pattern 15 at a position immediately adjacent to the first power supply pin 211a of 1A, and electrically connected to the ground pattern 16 at a position immediately adjacent to the first ground pin 212a of the CPU 21A. The second bypass capacitor 35 is connected to the CPU 21
A, at a position immediately adjacent to the second power supply pin 211 b of the CPU 21 </ b> A, the second ground pin 2 of the CPU 21 </ b> A is electrically connected to the wiring pattern 15.
It is electrically connected to the ground pattern 16 at a position immediately adjacent to 12b. The third bypass capacitor 36 is electrically connected to the wiring pattern vertical line 152 on the way, and is electrically connected to the ground pattern vertical line 162 on the way.
【００４０】図６はこれら導電パターン１５，１６、バ
イパスコンデンサ３４〜３６により構成されるフィルタ
回路５１Ｂの等価回路を示すもので、前記配線パターン
１５のうち、第１のバイパスコンデンサ３４の接続点と
第２のバイパスコンデンサ３５の接続点で区画される横
線路１５１が第１のインダクタ１５１であり、第２のバ
イパスコンデンサ３５の接続点と第３のバイパスコンデ
ンサ３６の接続点で区画される縦線路１５２が第２のイ
ンダクタ１５２である。FIG. 6 shows an equivalent circuit of the filter circuit 51B composed of the conductive patterns 15, 16 and the bypass capacitors 34 to 36. The horizontal line 151 defined by the connection point of the second bypass capacitor 35 is the first inductor 151, and the vertical line defined by the connection point of the second bypass capacitor 35 and the connection point of the third bypass capacitor 36. 152 is a second inductor 152.
【００４１】一方、グランドパターン１６のうち、第１
のバイパスコンデンサ３４の接続点と第２のバイパスコ
ンデンサ３５の接続点で区画される横線路１６１が第３
のインダクタ１６１であり、第２のバイパスコンデンサ
３５の接続点と第３のバイパスコンデンサ３６の接続点
で区画される縦線路１６２が第４のインダクタ１６２で
ある。On the other hand, among the ground patterns 16, the first
The horizontal line 161 defined by the connection point of the bypass capacitor 34 and the connection point of the second bypass capacitor 35 is the third line.
The vertical line 162 defined by the connection point of the second bypass capacitor 35 and the connection point of the third bypass capacitor 36 is the fourth inductor 162.
【００４２】前掲図９、図１０に示した従来の電子装置
に比して、フィルタ回路のグランド側にもインダクタが
挿入されることになって、高いノイズ低減効果を得るこ
とができる。As compared with the conventional electronic devices shown in FIGS. 9 and 10, an inductor is also inserted on the ground side of the filter circuit, so that a high noise reduction effect can be obtained.
【００４３】また、前記各実施形態はＣＰＵで発生し電
源端子から出力するノイズについて説明したが、他の信
号端子から出力するノイズの低減に対しても適用でき
る。またノイズが発生する電子部品もＣＰＵに限定され
るものではない。In the above embodiments, the noise generated by the CPU and output from the power supply terminal has been described. However, the present invention can be applied to the reduction of noise output from other signal terminals. Further, the electronic components that generate noise are not limited to the CPU.
【図１】本発明の第１の電子装置の部品配置および配線
レイアウトを示す要部平面図である。FIG. 1 is a main part plan view showing a component arrangement and a wiring layout of a first electronic device of the present invention.
【図２】前記電子装置のフィルタ回路の等価回路であ
る。FIG. 2 is an equivalent circuit of a filter circuit of the electronic device.
【図３】本発明の第２の電子装置の部品配置および配線
レイアウトを示す要部平面図である。FIG. 3 is a main part plan view showing a component layout and a wiring layout of a second electronic device of the present invention.
【図４】前記電子装置のフィルタ回路の等価回路であ
る。FIG. 4 is an equivalent circuit of a filter circuit of the electronic device.
【図５】本発明の第３の電子装置の部品配置および配線
レイアウトを示す要部平面図である。FIG. 5 is a main part plan view showing a component arrangement and a wiring layout of a third electronic device of the present invention.
【図６】前記電子装置のフィルタ回路の等価回路であ
る。FIG. 6 is an equivalent circuit of a filter circuit of the electronic device.
【図７】従来の電子装置の第１の代表例の部品配置およ
び配線レイアウトを示す要部平面図である。FIG. 7 is a main part plan view showing a component arrangement and a wiring layout of a first representative example of a conventional electronic device.
【図８】前記電子装置のフィルタ回路の等価回路であ
る。FIG. 8 is an equivalent circuit of a filter circuit of the electronic device.
【図９】従来の電子装置の第２の代表例の部品配置およ
び配線レイアウトを示す要部平面図である。FIG. 9 is a main part plan view showing a component arrangement and a wiring layout of a second typical example of a conventional electronic device.
【図１０】前記電子装置のフィルタ回路の等価回路であ
る。FIG. 10 is an equivalent circuit of a filter circuit of the electronic device.
１０，１０Ａ 配線基板 １１，１２，１５ 配線パターン １３，１４，１６ グランドパターン １７１，１７２，１７３，１７４ スルーホールパター
ン ２１，２１Ａ ＣＰＵ（電子部品） ２１１，２１１ａ，２１１ｂ 電源端子（接続端子） ２１２，２１２ａ，２１２ｂ グランド端子（接続端
子） ２２ 電源レギュレータ（電子部品） ３１，３２，３３，３４，３５，３６ バイパスコンデ
ンサ ４１，４２ 調整用のバイパスコンデンサ ５０，５０ａ，５０ｂ ノイズ源 ５１，５１Ａ，５１Ｂ フィルタ回路10, 10A Wiring board 11, 12, 15 Wiring pattern 13, 14, 16 Ground pattern 171, 172, 173, 174 Through hole pattern 21, 21A CPU (electronic component) 211, 211a, 211b Power supply terminal (connection terminal) 212, 212a, 212b Ground terminal (connection terminal) 22 Power supply regulator (electronic component) 31, 32, 33, 34, 35, 36 Bypass capacitor 41, 42 Bypass capacitor 50, 50a, 50b for adjustment Noise source 51, 51A, 51B Filter circuit
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山田 道治 愛知県西尾市下羽角町岩谷14番地 株式会 社日本自動車部品総合研究所内 (72)発明者 市川 浩司 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 Ｆターム(参考） 4E351 BB09 BB13 BB24 BB29 BB41 DD01 GG06 5E338 AA00 BB75 CC01 CC04 CC06 CD17 CD22 CD32 EE13 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Michiharu Yamada, 14 Iwatani, Shimowakaku-cho, Nishio-shi, Aichi Prefecture Inside Japan Automotive Parts Research Institute Co., Ltd. (72) Koji Ichikawa 1-1-1, Showa-cho, Kariya-shi, Aichi Prefecture F term in DENSO Corporation (reference) 4E351 BB09 BB13 BB24 BB29 BB41 DD01 GG06 5E338 AA00 BB75 CC01 CC04 CC06 CD17 CD22 CD32 EE13
Claims (3)
もに、該電子部品の接続端子と導通するグランドパター
ンとワイヤ状の配線パターンが形成されてなり、かつ、
前記接続端子の近傍で前記グランドパターンと前記配線
パターンとを接続するバイパスコンデンサを設けて、イ
ンダクタとして作用する前記配線パターンと前記バイパ
スコンデンサとにより、前記電子部品で発生するノイズ
を除去するフィルタ回路を形成した電子装置において、 該フィルタ回路には、前記バイパスコンデンサとは別の
位置で前記グランドパターンと前記配線パターンとを接
続する別のバイパスコンデンサを設けたことを特徴とす
る電子装置。An electronic component is mounted on a wiring board, and a ground pattern and a wire-shaped wiring pattern that are electrically connected to connection terminals of the electronic component are formed.
A filter circuit for providing a bypass capacitor for connecting the ground pattern and the wiring pattern in the vicinity of the connection terminal, and removing a noise generated in the electronic component by the wiring pattern and the bypass capacitor acting as an inductor. The formed electronic device, wherein the filter circuit is provided with another bypass capacitor that connects the ground pattern and the wiring pattern at a position different from the bypass capacitor.
グランドパターンをワイヤ状とした電子装置。2. The electronic device according to claim 1, wherein the ground pattern has a wire shape.
もに、該電子部品の接続端子と導通するグランドパター
ンとワイヤ状の配線パターンが形成されてなり、かつ、
前記接続端子の近傍で前記グランドパターンと前記配線
パターンとを接続するバイパスコンデンサを設けて、前
記インダクタとして作用する前記配線パターンと前記バ
イパスコンデンサとにより、前記電子部品で発生するノ
イズを除去するフィルタ回路を形成した電子装置におい
て、 複数の前記接続端子に共通に給電する前記配線パターン
を、該配線パターンと導通する複数の前記接続端子との
接続点を実質的に順次通る１本のワイヤ状とし、 前記グランドパターンを、該グランドパターンと導通す
る複数の前記接続端子との接続点を実質的に順次通る１
本のワイヤ状としたことを特徴とする電子装置。3. An electronic component is mounted on a wiring board, and a ground pattern and a wire-like wiring pattern that are electrically connected to connection terminals of the electronic component are formed.
A filter circuit for providing a bypass capacitor for connecting the ground pattern and the wiring pattern in the vicinity of the connection terminal and removing noise generated in the electronic component by the wiring pattern and the bypass capacitor acting as the inductor; In the electronic device formed, the wiring pattern that supplies power to the plurality of connection terminals in common is formed into a single wire that substantially sequentially passes through connection points with the plurality of connection terminals that conduct with the wiring pattern, 1 that substantially sequentially passes through the ground pattern at connection points with the plurality of connection terminals that conduct with the ground pattern.
An electronic device having a wire shape.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000242392A JP3619129B2 (en) | 2000-08-10 | 2000-08-10 | Electronic equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000242392A JP3619129B2 (en) | 2000-08-10 | 2000-08-10 | Electronic equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002057422A true JP2002057422A (en) | 2002-02-22 |
| JP3619129B2 JP3619129B2 (en) | 2005-02-09 |
Family
ID=18733423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000242392A Expired - Fee Related JP3619129B2 (en) | 2000-08-10 | 2000-08-10 | Electronic equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3619129B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004140210A (en) * | 2002-10-18 | 2004-05-13 | Renesas Technology Corp | System |
| JP2006351672A (en) * | 2005-06-14 | 2006-12-28 | Nec Corp | Printed circuit board |
| JP2007242745A (en) * | 2006-03-07 | 2007-09-20 | Renesas Technology Corp | Printed circuit board, computer aided design (cad) program, electromagnetic field simulator, circuit simulator, car, semiconductor device, and user guide |
| JPWO2006112010A1 (en) * | 2005-04-13 | 2008-11-20 | 株式会社ルネサステクノロジ | Electronic equipment |
-
2000
- 2000-08-10 JP JP2000242392A patent/JP3619129B2/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004140210A (en) * | 2002-10-18 | 2004-05-13 | Renesas Technology Corp | System |
| JPWO2006112010A1 (en) * | 2005-04-13 | 2008-11-20 | 株式会社ルネサステクノロジ | Electronic equipment |
| JP4624415B2 (en) * | 2005-04-13 | 2011-02-02 | ルネサスエレクトロニクス株式会社 | Electronic equipment |
| US7900066B2 (en) | 2005-04-13 | 2011-03-01 | Renesas Electronics Corporation | Electronic device |
| US8205105B2 (en) | 2005-04-13 | 2012-06-19 | Renesas Electronics Corporation | Electronic device |
| JP2006351672A (en) * | 2005-06-14 | 2006-12-28 | Nec Corp | Printed circuit board |
| JP4683205B2 (en) * | 2005-06-14 | 2011-05-18 | 日本電気株式会社 | Printed circuit board |
| JP2007242745A (en) * | 2006-03-07 | 2007-09-20 | Renesas Technology Corp | Printed circuit board, computer aided design (cad) program, electromagnetic field simulator, circuit simulator, car, semiconductor device, and user guide |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3619129B2 (en) | 2005-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3668610B2 (en) | High frequency power amplifier circuit | |
| JPH076928A (en) | Installation structure of capacitor on printed circuit board | |
| JP3666967B2 (en) | Ground connection structure | |
| JP2001023849A (en) | Circuit with capacitor and wiring board | |
| JP2845210B2 (en) | Ground configuration to reduce electromagnetic radiation | |
| JPH10242601A (en) | Method for connecting printed wiring board with housing, and electronic apparatus | |
| JP2004140210A (en) | System | |
| JP2002057422A (en) | Electronic apparatus | |
| JP2000223905A (en) | Electronic device | |
| JPH10190166A (en) | Method for connecting printed wiring board with case, and electronic apparatus having connection structure by the connection method | |
| JP2005086632A (en) | Radio communication apparatus | |
| JP2001015885A (en) | High-frequency electronic circuit and structure of mounting chip three-terminal capacitor on the same | |
| JP2001326432A (en) | Connection structure of printed wiring board and cable, and electronic equipment | |
| JP4103466B2 (en) | High-frequency connector surface mounting method, high-frequency connector mounting printed circuit board, and printed circuit board | |
| JP2003347691A (en) | Noise filter mounting substrate | |
| JP3159445B2 (en) | High frequency oscillator | |
| JP4013751B2 (en) | DC-DC converter | |
| JP2002368545A (en) | Method for measures against noise in electronic circuit and electronic substrate | |
| JP2917629B2 (en) | Bypass circuit | |
| JP2005011844A (en) | Electronic circuit unit | |
| JPH01141402A (en) | Microwave integrated circuit device | |
| JPH07283582A (en) | Printed wiring board | |
| JP2000165163A (en) | High frequency power amplifier | |
| JPH0576096U (en) | Mounting structure for laminated integrated components | |
| JPH06310662A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040610 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040817 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041014 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041111 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3619129 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |