JP3619129B2

JP3619129B2 - Electronic equipment

Info

Publication number: JP3619129B2
Application number: JP2000242392A
Authority: JP
Inventors: 孝直井; 道治山田; 浩司市川
Original assignee: Denso Corp; Nippon Soken Inc
Current assignee: Denso Corp; Soken Inc
Priority date: 2000-08-10
Filing date: 2000-08-10
Publication date: 2005-02-09
Anticipated expiration: 2020-08-10
Also published as: JP2002057422A

Description

【０００１】
【発明の属する技術分野】
本発明は電子装置に関し、特に電子装置のノイズを低減するフィルタ回路の改良に関する。
【０００２】
【従来の技術】
電子装置は、今日、配線基板に、電子部品が搭載されるとともに、該電子部品の接続端子と導通するグランドパターンとワイヤ状の配線パターンが形成されたものが広く普及している。
【０００３】
また、電子部品からの放射性、伝導性のノイズを防止する技術として、ノイズの出力端となる電源端子近傍、あるいは信号端子近傍で、配線パターンとグランドパターン間をバイパスコンデンサにより接続してフィルタ回路を形成し、ノイズを減じることが行われている。
【０００４】
図７はかかる技術を適用した電子装置の代表例を示すもので、配線基板８００の上に電子部品としてＣＰＵ８０１と電源レギュレータ８０５とが搭載され、配線基板８００の表面にはこれらの各接続端子８０２，８０３（ＣＰＵについてのみ図示）と導通するワイヤ状の配線パターン８０６，８０７が形成されるとともにグランドパターン８０８が形成される。配線パターン８０６，８０７はＣＰＵ８０１と電源レギュレータ８０５を接続する第１の配線パターン８０６、電源レギュレータ８０５と大本の電源回路の間を接続する第２の配線パターン８０７である。
【０００５】
図例では前記バイパスコンデンサは３つ設けられ、第１のバイパスコンデンサ８０９は、ＣＰＵ８０１の接続端子８０２の近傍で第１の配線パターン８０６とグランドパターン８０８とを接続しており、第２のバイパスコンデンサ８１０は、電源レギュレータ８０５の出力側の接続端子の近傍で第１の配線パターン８０６とグランドパターン８０８とを接続している。また、第３のバイパスコンデンサ８１１は電源レギュレータ８０５の入力側の接続端子の近傍で第２の配線パターン８０７とグランドパターン８０８とを接続している。
【０００６】
図８はこれらバイパスコンデンサ８０９〜８１１、配線パターン８０６により形成されるフィルタ回路の等価回路を示すもので、ＣＰＵ８０１と電源レギュレータ８０５間に注目すると、高周波信号に対して配線パターン８０６がインダクタとして作用し、π型のフィルタ回路が形成される（第１従来例）。
【０００７】
２０００年電子情報通信学会総合大会予稿集Ｂ−４−６６には、電源プレーン層とグランドプレーン層を有する多層の配線基板にＶＬＳＩを搭載した電子装置のノイズ低減技術が示されている。図９はこの電子装置を示すもので、配線基板は電源プレーン層とグランドプレーン層を有し、ＣＰＵ８０１Ａの２つの電源端子８０２ａ，８０２ｂに給電する配線パターン８１２は、略Ｌ字形で、電源端子８０２ａ，８０２ｂを順次、通る１本のワイヤ状になっており、電源端子８０２ａと電源端子８０２ｂとをつなぐ横線路８１２１の図中左端部から、縦線路８１２２が、電源プレーン層に通じるスルーホールパターン８１３に伸びている。また、ＣＰＵ８０１Ａのグランド端子８０３ａ，８０３ｂはグランドプレーン層に通じるスルーホールパターン８１４，８１５と導通している。
【０００８】
バイパスコンデンサは３つ設けられ、第１、第２のバイパスコンデンサ８１９，８２０は、各電源端子８０２ａ，８０２ｂの近傍で配線パターン８１２と、グランドプレーン層に通じるスルーホールパターン８１６，８１７とを接続している。第３のバイパスコンデンサ８２１は、電源プレーン層に通じるスルーホールパターン８１３の近傍で、配線パターン８１２と、グランドプレーン層に通じるスルーホールパターン８１８とを接続している。
【０００９】
図１０はこれらバイパスコンデンサ８１９〜８２１、配線パターン８１２により形成されるフィルタ回路の等価回路を示すもので、一方のノイズ源８０４ｂからは１段のπ型の回路であるが、他方のノイズ源８０４ａからはπ型の回路が２段になっており、ノイズ低減効果の向上を図っている（第２従来例）。
【００１０】
【発明が解決しようとする課題】
しかしながら、前記第１従来例では、インダクタとして作用する配線パターン８０６，８０７は電子部品８０１，８０５のレイアウトで略決定してしまい、フィルタ回路の周波数特性はあまり自由度がなく、十分にノイズ低減効果を得ることが困難である。このため、ノイズ低減効果をも十分に考慮して電子部品８０１，８０５のレイアウトおよび配線パターン８０６，８０７のレイアウトを行うとすれば、複雑な電子装置では最適化に手間がかかる。
【００１１】
前記第２従来例では一方の電源端子８０２ｂの近傍に設けた第２のバイパスコンデンサ８２０により他方の電源端子８０２ａを出力端とするノイズ源８０４ａに対してバイパスコンデンサ８１９，８２０が２段に挿入されるとともに、給電端であるスルーホール８１３を比較的自由に配置できるので一定のノイズ低減効果を奏するとはいえ、適用が多層配線基板に限定され一般的ではない。すなわち、配線基板が片面基板や両面基板である電子装置に適用しようとすると、フィルタ回路の周波数特性が結局、給電端としての電源レギユレータの配置によって決まってしまい必ずしも十分ではない。
【００１２】
本発明は前記実情に鑑みなされたもので、高いノイズ低減効果の得られる電子装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】
請求項１記載の発明では、配線基板に、電子部品が搭載されるとともに、該電子部品の接続端子と導通するグランドパターンとワイヤ状の配線パターンが形成されてなり、かつ、前記接続端子の近傍で前記グランドパターンと前記配線パターンとを接続するバイパスコンデンサを設けて、インダクタとして作用する前記配線パターンと前記バイパスコンデンサとにより、前記電子部品で発生するノイズを除去するフィルタ回路を形成した電子装置において、
複数の前記接続端子に共通に給電する前記配線パターンを、該配線パターンと導通する複数の前記接続端子との接続点を実質的に順次通る１本のワイヤ状とする。
前記グランドパターンを、該グランドパターンと導通する複数の前記接続端子との接続点を実質的に順次通る１本のワイヤ状とする。
【００１８】
フィルタ回路が多数段の構成となる上、さらに、グランドパターンをワイヤ状とすることでフィルタ回路にはグランド側にも実質的にインダクタが挿入されることになり、ノイズ低減効果を高めることができる。
【００１９】
【発明の実施の形態】
（第１実施形態）
図１に本発明の電子装置の構成を示す。電子装置は、配線基板１０上に種々の電子部品２１，２２が実装されたもので、説明の便宜のため、電子部品として扁平で矩形のＣＰＵ２１と、これに給電する３端子の電源レギュレータ２２のみを示している。ＣＰＵ２１と電源レギュレータ２２の間は、配線基板１０の表面に形成した導電膜の導電パターン１１，１２，１３により配線されている。また、配線基板１０上にはバイパスコンデンサ３１，３２，３３，４１，４２が実装されており、これら導電パターン１１〜１３とバイパスコンデンサ３１〜４２により、ＣＰＵ２１からのノイズを除去するフィルタ回路５１が構成される。
【００２０】
前記導電パターン１１〜１３は配線パターン１１，１２とグランドパターン１３とからなる。配線パターン１１，１２はワイヤ状で、一方、グランドパターン１３は大きな面積を有する島状であり、ワイヤ状の配線パターン１１，１２が、グランドパターン１３の周縁から略等間隔をおいてレイアウトされている。
【００２１】
第１の配線パターン１１は一端がＣＰＵ２１の電源ピン２１１と導通しており、他端が電源レギュレータ２２の出力端子と導通している。第２の配線パターン１２は一端が電源レギュレータ２２の入力端子と導通しており、他端は電源レギュレータ２２に給電するための図示しない大本の電源回路に伸びている。
【００２２】
また、グランドパターン１３はＣＰＵ２１の直近位置でＣＰＵ２１のグランドピン２１２と導通している。またグランドパターン１３は電源レギュレータ２２の直近位置で周縁の一部が突出して電源レギュレータ２２のグランド端子と導通している。
【００２３】
配線パターン１１，１２とグランドパターン１３とは前記バイパスコンデンサ３１〜４２により接続してある。第１のバイパスコンデンサ３１は、ＣＰＵ２１の電源ピン２１１の直近位置で配線パターン１１と導通し、グランドピン２１２の直近位置でグランドパターン１３と導通する。第２のバイパスコンデンサ３２は、電源レギュレータ２２の出力端子と直近位置で配線パターン１１と導通し、電源レギュレータ２２のグランド端子の直近位置でグランドパターン１３と導通する。また、第３のバイパスコンデンサ３３は、電源レギュレータ２２の入力端子の直近位置で配線パターン１２と導通し、電源レギュレータ２２のグランド端子の直近位置でグランドパターン１３と導通する。
【００２４】
他の２つのバイパスコンデンサ４１，４２は調整用のもので、前記バイパスコンデンサ３１，３２と同様に配線パターン１１とグランドパターン１３を橋渡しして、第１のバイパスコンデンサ３１の配置位置と第２のバイパスコンデンサ３２の配置位置の間に設けられる（以下、調整用のバイパスコンデンサ４１，４２を、ＣＰＵ２１側から第１の調整用のバイパスコンデンサ４１、第２の調整用のバイパスコンデンサ４２という）。
【００２５】
また、配線パターン１１はワイヤ状なので高周波数域のノイズに対してインダクタとして作用する。
【００２６】
図２はフィルタ回路５１の等価回路を示すもので、前記配線パターン１１のうち、第１のバイパスコンデンサ３１の接続点と第１の調整用バイパスコンデンサ４１の接続点で区画される第１の線路１１１が第１のインダクタ１１１であり、第１の調整用バイパスコンデンサ４１の接続点と第２の調整用バイパスコンデンサ４２の接続点で区画される第２の線路１１２が第２のインダクタ１１２であり、第２の調整用バイパスコンデンサ４２の接続点と第２のバイパスコンデンサ３２の接続点で区画される第３の線路１１３が第３のインダクタ１１３である。
【００２７】
このように、フィルタ回路５１は、ノイズ源５０からみると、π型のフィルタが３段に接続されたものと等価であり、第１、第２の調整用バイパスコンデンサ４２の配置に応じて各線路１１１〜１１３の長さＬ１，Ｌ２，Ｌ３が変わり、そのインダクタンスが変わるので、フィルタ回路５１の周波数特性を調整できる。しかも、ＣＰＵ２１や電源レギュレータ２２、導電パターン１１〜１３のレイアウト変更を伴わないから、所望の周波数特性を得るのが容易であり、開発期間の短縮を図ることができる。
【００２８】
（第２実施形態）
本発明の第２の実施形態を図３に示す。第１実施形態において導電パターンを別の構成に代えたもので、図中、第１実施形態と同じ番号を付した部分は第１実施形態と実質的に同じ作動をするので、第１実施形態との相違点を中心に説明する。
【００２９】
配線パターン１１とグランドパターン１４はいずれもワイヤ状で、所定間隔をおいてレイアウトされている。
【００３０】
本実施形態ではグランドパターン１４をワイヤ状としたことで、フィルタ回路５１Ａがグランド側の配線にもインダクタを有することとなる。図４はフィルタ回路５１Ａの等価回路を示すもので、前記グランドパターン１４のうち、第１のバイパスコンデンサ３１の接続点と第１の調整用バイパスコンデンサ４１の接続点で区画される第１の線路１４１が第４のインダクタ１４１であり、第１の調整用バイパスコンデンサ４１の接続点と第２の調整用バイパスコンデンサ４２の接続点で区画される第２の線路１４２が第５のインダクタ１４２であり、第２の調整用バイパスコンデンサ４２の接続点と第２のバイパスコンデンサ３２の接続点で区画される第３の線路１４３が第６のインダクタ１４３である。
【００３１】
グランド側の配線にもインダクタンスを有する事により、さらに高いノイズ低減効果を得ることができる。
【００３２】
なお、フィルタ回路５１Ａのグランド側にも等価的にインダクタが挿入されるので、グランド電位の安定性を確保すべくバイパスコンデンサ３１〜４２は大きめの静電容量のものを用いるのがよい。
【００３３】
なお、前記各実施形態において調整用のバイパスコンデンサは２つ設けているが、必ずしもこれに限定されるものではなく、１つでもよいし、３つ以上でもよい。
【００３４】
また、配線基板が片面基板ではなく両面基板や多層配線基板の電子装置にも適用することもできる。
【００３５】
（第３実施形態）
本発明の第３の実施形態を図５に示す。配線基板１０Ａは両面基板または多層基板が用いられる。ＣＰＵ２１Ａと図示しない電源レギュレータの間を配線する導電パターン１５，１６は配線パターン１５とグランドパターン１６とからなる。いずれもワイヤ状で、略Ｌ字の形状を与えられている。配線パターン１５はＣＰＵ２１Ａが固定される配線基板１０Ａの最上層に形成され、グランドパターン１６は配線パターン１５形成層とは異なる層に形成されている。配線パターン１５とグランドパターン１６とは所定間隔をおいてレイアウトされている。
【００３６】
配線パターン１５、グランドパターン１６の横線路１５１，１６１は、矩形のＣＰＵ２１Ａの辺と略平行しており、配線パターン横線路１５１の両端からＣＰＵ２１Ａ側に突出する突出部にてＣＰＵ２１Ａの２つの電源ピン２１１ａ，２１１ｂと導通している。
【００３７】
一方、グランドパターン１６はＣＰＵ２１Ａと近接する２か所でスルーホールパターン１７１，１７２と配線基板１０Ａを貫通するスルーホールを介してＣＰＵ２１Ａの２つのグランドピン２１２ａ，２１２ｂと導通している。
【００３８】
また、配線パターン１５、グランドパターン１６の縦線路１５２，１６２は前記電源レギュレータに向かって伸びている。
【００３９】
配線パターン１５とグランドパターン１６とはバイパスコンデンサ３４，３５，３６により接続されている。第１のバイパスコンデンサ３４は、ＣＰＵ２１Ａの第１の電源ピン２１１ａの直近位置で、配線パターン１５と導通し、ＣＰＵ２１Ａの第１のグランドピン２１２ａの直近位置で、グランドパターン１６と導通している。第２のバイパスコンデンサ３５は、ＣＰＵ２１Ａの第２の電源ピン２１１ｂの直近位置で、配線パターン１５と導通し、ＣＰＵ２１Ａの第２のグランドピン２１２ｂの直近位置で、グランドパターン１６と導通している。第３のバイパスコンデンサ３６は、配線パターン縦線路１５２とその途中で導通し、グランドパターン縦線路１６２とその途中で導通している。
【００４０】
図６はこれら導電パターン１５，１６、バイパスコンデンサ３４〜３６により構成されるフィルタ回路５１Ｂの等価回路を示すもので、前記配線パターン１５のうち、第１のバイパスコンデンサ３４の接続点と第２のバイパスコンデンサ３５の接続点で区画される横線路１５１が第１のインダクタ１５１であり、第２のバイパスコンデンサ３５の接続点と第３のバイパスコンデンサ３６の接続点で区画される縦線路１５２が第２のインダクタ１５２である。
【００４１】
一方、グランドパターン１６のうち、第１のバイパスコンデンサ３４の接続点と第２のバイパスコンデンサ３５の接続点で区画される横線路１６１が第３のインダクタ１６１であり、第２のバイパスコンデンサ３５の接続点と第３のバイパスコンデンサ３６の接続点で区画される縦線路１６２が第４のインダクタ１６２である。
【００４２】
前掲図９、図１０に示した従来の電子装置に比して、フィルタ回路のグランド側にもインダクタが挿入されることになって、高いノイズ低減効果を得ることができる。
【００４３】
また、前記各実施形態はＣＰＵで発生し電源端子から出力するノイズについて説明したが、他の信号端子から出力するノイズの低減に対しても適用できる。またノイズが発生する電子部品もＣＰＵに限定されるものではない。
【図面の簡単な説明】
【図１】本発明の第１の電子装置の部品配置および配線レイアウトを示す要部平面図である。
【図２】前記電子装置のフィルタ回路の等価回路である。
【図３】本発明の第２の電子装置の部品配置および配線レイアウトを示す要部平面図である。
【図４】前記電子装置のフィルタ回路の等価回路である。
【図５】本発明の第３の電子装置の部品配置および配線レイアウトを示す要部平面図である。
【図６】前記電子装置のフィルタ回路の等価回路である。
【図７】従来の電子装置の第１の代表例の部品配置および配線レイアウトを示す要部平面図である。
【図８】前記電子装置のフィルタ回路の等価回路である。
【図９】従来の電子装置の第２の代表例の部品配置および配線レイアウトを示す要部平面図である。
【図１０】前記電子装置のフィルタ回路の等価回路である。
【符号の説明】
１０，１０Ａ配線基板
１１，１２，１５配線パターン
１３，１４，１６グランドパターン
１７１，１７２，１７３，１７４スルーホールパターン
２１，２１ＡＣＰＵ（電子部品）
２１１，２１１ａ，２１１ｂ電源端子（接続端子）
２１２，２１２ａ，２１２ｂグランド端子（接続端子）
２２電源レギュレータ（電子部品）
３１，３２，３３，３４，３５，３６バイパスコンデンサ
４１，４２調整用のバイパスコンデンサ
５０，５０ａ，５０ｂノイズ源
５１，５１Ａ，５１Ｂフィルタ回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electronic device, and more particularly to an improvement of a filter circuit that reduces noise in the electronic device.
[0002]
[Prior art]
2. Description of the Related Art Today, electronic devices are widely used in which electronic components are mounted on a wiring board, and a ground pattern and a wire-like wiring pattern that are electrically connected to connection terminals of the electronic components are formed.
[0003]
Also, as a technology to prevent radiated and conductive noise from electronic components, a filter circuit is established by connecting the wiring pattern and the ground pattern with a bypass capacitor in the vicinity of the power supply terminal or the signal terminal that is the output terminal of the noise. Forming and reducing noise is done.
[0004]
FIG. 7 shows a typical example of an electronic device to which such a technique is applied. A CPU 801 and a power supply regulator 805 are mounted on a wiring board 800 as electronic components, and the connection terminals 802 are provided on the surface of the wiring board 800. , 803 (shown only for the CPU), wire-like wiring patterns 806, 807 and a ground pattern 808 are formed. The wiring patterns 806 and 807 are a first wiring pattern 806 that connects the CPU 801 and the power supply regulator 805, and a second wiring pattern 807 that connects the power supply regulator 805 and a large number of power supply circuits.
[0005]
In the illustrated example, three bypass capacitors are provided, and the first bypass capacitor 809 connects the first wiring pattern 806 and the ground pattern 808 in the vicinity of the connection terminal 802 of the CPU 801, and the second bypass capacitor 810 connects the first wiring pattern 806 and the ground pattern 808 in the vicinity of the connection terminal on the output side of the power supply regulator 805. The third bypass capacitor 811 connects the second wiring pattern 807 and the ground pattern 808 in the vicinity of the connection terminal on the input side of the power regulator 805.
[0006]
FIG. 8 shows an equivalent circuit of a filter circuit formed by the bypass capacitors 809 to 811 and the wiring pattern 806. When attention is paid between the CPU 801 and the power supply regulator 805, the wiring pattern 806 acts as an inductor for a high-frequency signal. , A π-type filter circuit is formed (first conventional example).
[0007]
The 2000 IEICE General Conference Proceedings B-4-66 discloses a noise reduction technique for an electronic device in which a VLSI is mounted on a multilayer wiring board having a power plane layer and a ground plane layer. FIG. 9 shows this electronic device. The wiring board has a power plane layer and a ground plane layer. A wiring pattern 812 for supplying power to the two power terminals 802a and 802b of the CPU 801A is substantially L-shaped, and the power terminal 802a. , 802b, one through-wire pattern 813 through which the vertical line 8122 leads to the power plane layer from the left end of the horizontal line 8121 connecting the power terminal 802a and the power terminal 802b. Is growing. The ground terminals 803a and 803b of the CPU 801A are electrically connected to the through-hole patterns 814 and 815 that communicate with the ground plane layer.
[0008]
Three bypass capacitors are provided, and the first and second bypass capacitors 819 and 820 connect the wiring pattern 812 and the through-hole patterns 816 and 817 leading to the ground plane layer in the vicinity of the power supply terminals 802a and 802b. ing. The third bypass capacitor 821 connects the wiring pattern 812 and the through-hole pattern 818 leading to the ground plane layer in the vicinity of the through-hole pattern 813 leading to the power plane layer.
[0009]
FIG. 10 shows an equivalent circuit of a filter circuit formed by the bypass capacitors 819 to 821 and the wiring pattern 812. The one noise source 804b is a one-stage π-type circuit, but the other noise source 804a. Has a two-stage π-type circuit to improve the noise reduction effect (second conventional example).
[0010]
[Problems to be solved by the invention]
However, in the first conventional example, the wiring patterns 806 and 807 acting as inductors are substantially determined by the layout of the electronic components 801 and 805, and the frequency characteristics of the filter circuit are not so flexible, and the noise reduction effect is sufficiently achieved. Is difficult to get. For this reason, if the layout of the electronic components 801 and 805 and the layout of the wiring patterns 806 and 807 are performed with sufficient consideration of the noise reduction effect, it takes time to optimize the complicated electronic device.
[0011]
In the second conventional example, bypass capacitors 819 and 820 are inserted in two stages with respect to a noise source 804a having the other power supply terminal 802a as an output end by a second bypass capacitor 820 provided in the vicinity of one power supply terminal 802b. In addition, since the through-hole 813 that is the power supply end can be relatively freely arranged, although a certain noise reduction effect is achieved, the application is limited to a multilayer wiring board and is not general. In other words, if it is intended to be applied to an electronic device in which the wiring board is a single-sided board or a double-sided board, the frequency characteristics of the filter circuit are ultimately determined by the arrangement of the power supply regulator as the power supply end, which is not always sufficient.
[0012]
The present invention has been made in view of the above circumstances, and an object thereof is to provide an electronic device that can obtain a high noise reduction effect.
[0017]
[Means for Solving the Problems]
In the first aspect of the present invention, an electronic component is mounted on the wiring board, and a ground pattern and a wire-like wiring pattern that are electrically connected to the connection terminal of the electronic component are formed, and in the vicinity of the connection terminal. In an electronic device, wherein a bypass capacitor for connecting the ground pattern and the wiring pattern is provided , and a filter circuit for removing noise generated in the electronic component is formed by the wiring pattern and the bypass capacitor acting as an inductor ,
The wiring pattern that supplies power to the plurality of connection terminals in common is formed into a single wire shape that sequentially passes through the connection points with the plurality of connection terminals that are electrically connected to the wiring pattern.
The ground pattern is formed in a single wire shape that sequentially passes through connection points with the plurality of connection terminals that are electrically connected to the ground pattern.
[0018]
In addition to the multi-stage filter circuit, the ground pattern is formed into a wire shape, so that an inductor is substantially inserted on the ground side of the filter circuit, and the noise reduction effect can be enhanced. .
[0019]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
FIG. 1 shows a configuration of an electronic device of the present invention. The electronic device has various electronic components 21 and 22 mounted on the wiring board 10. For convenience of explanation, only a flat and rectangular CPU 21 as an electronic component and a three-terminal power regulator 22 that supplies power to the CPU 21 are provided. Is shown. The CPU 21 and the power supply regulator 22 are wired by conductive patterns 11, 12, 13 of a conductive film formed on the surface of the wiring substrate 10. Further, bypass capacitors 31, 32, 33, 41, and 42 are mounted on the wiring board 10, and a filter circuit 51 that removes noise from the CPU 21 is formed by the conductive patterns 11 to 13 and the bypass capacitors 31 to 42. Composed.
[0020]
The conductive patterns 11 to 13 include wiring patterns 11 and 12 and a ground pattern 13. The wiring patterns 11 and 12 are in a wire shape, while the ground pattern 13 is an island shape having a large area, and the wire-like wiring patterns 11 and 12 are laid out at substantially equal intervals from the periphery of the ground pattern 13. Yes.
[0021]
One end of the first wiring pattern 11 is electrically connected to the power supply pin 211 of the CPU 21, and the other end is electrically connected to the output terminal of the power supply regulator 22. One end of the second wiring pattern 12 is electrically connected to the input terminal of the power regulator 22, and the other end extends to a large power circuit (not shown) for supplying power to the power regulator 22.
[0022]
The ground pattern 13 is electrically connected to the ground pin 212 of the CPU 21 at a position closest to the CPU 21. In addition, the ground pattern 13 is partially connected to the ground terminal of the power regulator 22 with a part of the periphery protruding at a position closest to the power regulator 22.
[0023]
The wiring patterns 11, 12 and the ground pattern 13 are connected by the bypass capacitors 31-42. The first bypass capacitor 31 is electrically connected to the wiring pattern 11 at a position closest to the power supply pin 211 of the CPU 21 and is electrically connected to the ground pattern 13 at a position closest to the ground pin 212. The second bypass capacitor 32 is electrically connected to the wiring pattern 11 at a position closest to the output terminal of the power regulator 22 and is electrically connected to the ground pattern 13 at a position closest to the ground terminal of the power regulator 22. The third bypass capacitor 33 is electrically connected to the wiring pattern 12 at a position closest to the input terminal of the power regulator 22 and is electrically connected to the ground pattern 13 at a position closest to the ground terminal of the power regulator 22.
[0024]
The other two bypass capacitors 41 and 42 are for adjustment. Like the bypass capacitors 31 and 32, the wiring pattern 11 and the ground pattern 13 are bridged, and the arrangement position of the first bypass capacitor 31 and the second Provided between positions where the bypass capacitor 32 is disposed (hereinafter, the adjustment bypass capacitors 41 and 42 are referred to as a first adjustment bypass capacitor 41 and a second adjustment bypass capacitor 42 from the CPU 21 side).
[0025]
Further, since the wiring pattern 11 is in the form of a wire, it acts as an inductor against noise in a high frequency range.
[0026]
FIG. 2 shows an equivalent circuit of the filter circuit 51. In the wiring pattern 11, the first line defined by the connection point of the first bypass capacitor 31 and the connection point of the first adjustment bypass capacitor 41 is shown. 111 is the first inductor 111, and the second line 112 defined by the connection point of the first adjustment bypass capacitor 41 and the connection point of the second adjustment bypass capacitor 42 is the second inductor 112. The third inductor 113 is the third line 113 defined by the connection point of the second adjustment bypass capacitor 42 and the connection point of the second bypass capacitor 32.
[0027]
Thus, when viewed from the noise source 50, the filter circuit 51 is equivalent to one in which a π-type filter is connected in three stages, and each of the filter circuits 51 depends on the arrangement of the first and second adjustment bypass capacitors 42. Since the lengths L1, L2, and L3 of the lines 111 to 113 change and the inductance changes, the frequency characteristics of the filter circuit 51 can be adjusted. Moreover, since the layout of the CPU 21, the power supply regulator 22, and the conductive patterns 11 to 13 is not changed, it is easy to obtain a desired frequency characteristic, and the development period can be shortened.
[0028]
(Second Embodiment)
A second embodiment of the present invention is shown in FIG. In the first embodiment, the conductive pattern is replaced with another configuration. In the drawing, the same reference numerals as those in the first embodiment operate substantially the same as those in the first embodiment. The difference will be mainly described.
[0029]
The wiring pattern 11 and the ground pattern 14 are both wire-like and are laid out at a predetermined interval.
[0030]
In the present embodiment, since the ground pattern 14 is formed in a wire shape, the filter circuit 51A has an inductor also in the wiring on the ground side. FIG. 4 shows an equivalent circuit of the filter circuit 51A. In the ground pattern 14, the first line defined by the connection point of the first bypass capacitor 31 and the connection point of the first adjustment bypass capacitor 41 is shown. 141 is the fourth inductor 141, and the second line 142 defined by the connection point of the first adjustment bypass capacitor 41 and the connection point of the second adjustment bypass capacitor 42 is the fifth inductor 142. The third line 143 defined by the connection point of the second adjustment bypass capacitor 42 and the connection point of the second bypass capacitor 32 is the sixth inductor 143.
[0031]
Since the ground wiring also has inductance, a higher noise reduction effect can be obtained.
[0032]
In addition, since an inductor is equivalently inserted on the ground side of the filter circuit 51A, it is preferable to use bypass capacitors 31 to 42 having a large capacitance in order to ensure the stability of the ground potential.
[0033]
In each of the above embodiments, two bypass capacitors for adjustment are provided. However, the number of bypass capacitors is not necessarily limited to this, and may be one or three or more.
[0034]
Further, the present invention can also be applied to an electronic device in which the wiring board is not a single-sided board but a double-sided board or a multilayer wiring board.
[0035]
(Third embodiment)
A third embodiment of the present invention is shown in FIG. The wiring board 10A is a double-sided board or a multilayer board. The conductive patterns 15 and 16 for wiring between the CPU 21A and a power regulator (not shown) are composed of a wiring pattern 15 and a ground pattern 16. Both are wire-shaped and have a substantially L-shape. The wiring pattern 15 is formed in the uppermost layer of the wiring substrate 10A to which the CPU 21A is fixed, and the ground pattern 16 is formed in a layer different from the wiring pattern 15 formation layer. The wiring pattern 15 and the ground pattern 16 are laid out at a predetermined interval.
[0036]
The horizontal lines 151 and 161 of the wiring pattern 15 and the ground pattern 16 are substantially parallel to the sides of the rectangular CPU 21A, and the two power pins of the CPU 21A are protruded from both ends of the wiring pattern horizontal line 151 to the CPU 21A side. It is electrically connected to 211a and 211b.
[0037]
On the other hand, the ground pattern 16 is electrically connected to the two ground pins 212a and 212b of the CPU 21A through the through-hole patterns 171 and 172 and the through-holes penetrating the wiring board 10A at two positions close to the CPU 21A.
[0038]
The vertical lines 152 and 162 of the wiring pattern 15 and the ground pattern 16 extend toward the power supply regulator.
[0039]
The wiring pattern 15 and the ground pattern 16 are connected by bypass capacitors 34, 35, and 36. The first bypass capacitor 34 is electrically connected to the wiring pattern 15 at a position closest to the first power supply pin 211a of the CPU 21A, and is electrically connected to the ground pattern 16 at a position closest to the first ground pin 212a of the CPU 21A. The second bypass capacitor 35 is electrically connected to the wiring pattern 15 at a position closest to the second power supply pin 211b of the CPU 21A, and is electrically connected to the ground pattern 16 at a position closest to the second ground pin 212b of the CPU 21A. The third bypass capacitor 36 is electrically connected to the wiring pattern vertical line 152 in the middle thereof, and is electrically connected to the ground pattern vertical line 162 in the middle thereof.
[0040]
FIG. 6 shows an equivalent circuit of a filter circuit 51B composed of the conductive patterns 15 and 16 and the bypass capacitors 34 to 36. In the wiring pattern 15, the connection point between the first bypass capacitor 34 and the second The horizontal line 151 defined by the connection point of the bypass capacitor 35 is the first inductor 151, and the vertical line 152 defined by the connection point of the second bypass capacitor 35 and the connection point of the third bypass capacitor 36 is the first inductor 151. 2 inductor 152.
[0041]
On the other hand, in the ground pattern 16, the horizontal line 161 defined by the connection point of the first bypass capacitor 34 and the connection point of the second bypass capacitor 35 is the third inductor 161. The vertical line 162 defined by the connection point and the connection point of the third bypass capacitor 36 is the fourth inductor 162.
[0042]
Compared to the conventional electronic devices shown in FIGS. 9 and 10, the inductor is also inserted on the ground side of the filter circuit, so that a high noise reduction effect can be obtained.
[0043]
Moreover, although each said embodiment demonstrated the noise which generate | occur | produces in CPU and outputs from a power supply terminal, it is applicable also to reduction of the noise output from another signal terminal. Also, electronic components that generate noise are not limited to CPUs.
[Brief description of the drawings]
FIG. 1 is a plan view of a principal part showing component arrangement and wiring layout of a first electronic device of the present invention.
FIG. 2 is an equivalent circuit of a filter circuit of the electronic device.
FIG. 3 is a plan view of relevant parts showing a component arrangement and wiring layout of a second electronic device of the present invention.
FIG. 4 is an equivalent circuit of a filter circuit of the electronic device.
FIG. 5 is a plan view of a principal part showing component arrangement and wiring layout of a third electronic device of the present invention.
FIG. 6 is an equivalent circuit of a filter circuit of the electronic device.
FIG. 7 is a main part plan view showing a component arrangement and a wiring layout of a first representative example of a conventional electronic device.
FIG. 8 is an equivalent circuit of a filter circuit of the electronic device.
FIG. 9 is a plan view of relevant parts showing a component arrangement and wiring layout of a second representative example of a conventional electronic device.
FIG. 10 is an equivalent circuit of a filter circuit of the electronic device.
[Explanation of symbols]
10, 10A Wiring board 11, 12, 15 Wiring pattern 13, 14, 16 Ground pattern 171, 172, 173, 174 Through-hole pattern 21, 21A CPU (electronic component)
211, 211a, 211b Power supply terminal (connection terminal)
212, 212a, 212b Ground terminals (connection terminals)
22 Power supply regulator (electronic parts)
31, 32, 33, 34, 35, 36 Bypass capacitors 41, 42 Adjustment bypass capacitors 50, 50a, 50b Noise sources 51, 51A, 51B Filter circuit

Claims

配線基板に、電子部品が搭載されるとともに、該電子部品の接続端子と導通するグランドパターンとワイヤ状の配線パターンが形成されてなり、かつ、前記接続端子の近傍で前記グランドパターンと前記配線パターンとを接続するバイパスコンデンサを設けて、前記インダクタとして作用する前記配線パターンと前記バイパスコンデンサとにより、前記電子部品で発生するノイズを除去するフィルタ回路を形成した電子装置において、
複数の前記接続端子に共通に給電する前記配線パターンを、該配線パターンと導通する複数の前記接続端子との接続点を実質的に順次通る１本のワイヤ状とし、
前記グランドパターンを、該グランドパターンと導通する複数の前記接続端子との接続点を実質的に順次通る１本のワイヤ状としたことを特徴とする電子装置。 An electronic component is mounted on the wiring board, and a ground pattern and a wire-like wiring pattern that are electrically connected to the connection terminal of the electronic component are formed, and the ground pattern and the wiring pattern are adjacent to the connection terminal. In the electronic device in which a filter circuit for removing noise generated in the electronic component is formed by the wiring pattern that acts as the inductor and the bypass capacitor by providing a bypass capacitor that connects the
The wiring pattern that feeds power to the plurality of connection terminals in common is a single wire that substantially sequentially passes through connection points with the plurality of connection terminals that are electrically connected to the wiring pattern,
The electronic device according to claim 1, wherein the ground pattern is formed into a single wire shape that sequentially passes through connection points with the plurality of connection terminals that are electrically connected to the ground pattern.